JP3234081B2 - Information transmission device and method of driving the information transmission device - Google Patents

Information transmission device and method of driving the information transmission device

Info

Publication number
JP3234081B2
JP3234081B2 JP34659693A JP34659693A JP3234081B2 JP 3234081 B2 JP3234081 B2 JP 3234081B2 JP 34659693 A JP34659693 A JP 34659693A JP 34659693 A JP34659693 A JP 34659693A JP 3234081 B2 JP3234081 B2 JP 3234081B2
Authority
JP
Japan
Prior art keywords
scanning
scan
period
display
transmission device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34659693A
Other languages
Japanese (ja)
Other versions
JPH07181930A (en
Inventor
一典 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP34659693A priority Critical patent/JP3234081B2/en
Priority to CA002137723A priority patent/CA2137723C/en
Priority to EP94309286A priority patent/EP0658870B1/en
Priority to AU80399/94A priority patent/AU693486B2/en
Priority to AT94309286T priority patent/ATE192875T1/en
Priority to DE69424383T priority patent/DE69424383D1/en
Priority to KR1019940034777A priority patent/KR0154356B1/en
Priority to CN94113097A priority patent/CN1126917A/en
Publication of JPH07181930A publication Critical patent/JPH07181930A/en
Priority to US08/946,644 priority patent/US6057824A/en
Application granted granted Critical
Publication of JP3234081B2 publication Critical patent/JP3234081B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、一般的には、情報伝達
装置及び該情報伝達装置の駆動方法に係り、詳しくはフ
レーム変調により中間調表示を行うものに関する。
BACKGROUND OF THE INVENTION The present invention generally relates to information transmission.
The present invention relates to a device and a driving method of the information transmission device , and more particularly to a device for displaying a halftone by frame modulation.

【0002】[0002]

【従来の技術】従来より、マトリクス電極を構成する走
査電極群と情報電極群との間に液晶化合物を充填し、こ
れら走査電極群及び情報電極群の交差部にて多数の画素
を形成して画像情報の表示を行う液晶表示素子はよく知
られている。中でも、双安定性を有し電界に対する応答
の速い強誘電性液晶表示素子は、高速かつ記憶型の表示
素子として期待されている。例えば、特開昭61−90
23号公報などには、透明電極が形成されると共に配向
処理の施された2枚のガラス基板を備え、これらのガラ
ス基板を1〜3μm位のセルギャップを保つように対向
配置して液晶セルを構成し、さらに、これらのガラス基
板間に強誘電性液晶を注入した液晶表示素子が開示され
ている。また、これをマトリクス駆動する際の駆動方法
についてもこれまで多数提案されている。例えば、米国
特許第4655561号、米国特許第4709995
号、米国特許第4800382号、米国特許第4836
656号、米国特許第4932759号、米国特許第4
938574号、米国特許第5058994号等の明細
書などに実用的な駆動装置が開示されている。
2. Description of the Related Art Conventionally, a liquid crystal compound is filled between a scanning electrode group and an information electrode group constituting a matrix electrode, and a large number of pixels are formed at intersections of the scanning electrode group and the information electrode group. Liquid crystal display elements for displaying image information are well known. Above all, a ferroelectric liquid crystal display device having bistability and quick response to an electric field is expected as a high-speed and storage-type display device. For example, JP-A-61-90
No. 23 and the like include two glass substrates on which a transparent electrode is formed and subjected to an alignment treatment, and these glass substrates are arranged to face each other so as to maintain a cell gap of about 1 to 3 μm. And a liquid crystal display device in which a ferroelectric liquid crystal is injected between these glass substrates. In addition, a number of driving methods for matrix driving have been proposed so far. For example, US Pat. No. 4,655,561, US Pat.
No. 4,800,382; U.S. Pat.
No. 656, U.S. Pat. No. 4,932,759, U.S. Pat.
Practical driving devices are disclosed in specifications such as 938574 and U.S. Pat. No. 5,058,994.

【0003】ところで、このような液晶表示素子におい
て中間調を表示する方法としてはフレーム変調方式(時
間変調方式、フレーム間引き方式)が知られている。こ
の方法は、特開昭61−69036号公報、特開昭62
−56936号公報、特開昭64−61180号公報、
特開平5−127623号公報、及びヨーロッパ特許公
開明細書第319291号などに開示されており、階調
表示機能を持たず2状態のみを表示する画素において、
これら2状態の表示時間の比率を変化させることにより
疑似的に階調表示を行うものである。
As a method of displaying a halftone in such a liquid crystal display device, a frame modulation method (time modulation method, frame thinning method) is known. This method is disclosed in JP-A-61-69036 and JP-A-62
-56936, JP-A-64-61180,
JP-A-5-127623 and European Patent Publication No. 319291 disclose a pixel which does not have a gradation display function and displays only two states.
By changing the ratio of the display time in these two states, pseudo gradation display is performed.

【0004】[0004]

【発明が解決しようとする課題】ところで、上述したフ
レーム変調方式においては、全ての走査電極を同じ回数
走査することにより1フレームを構成していたため表示
に時間がかかってしまい、フレーム周波数が低下してフ
リッカが発生してしまうという問題があった。なお、か
かるフリッカ発生防止のためには、走査電極の数を制限
する必要があった。
In the above-mentioned frame modulation method, one frame is formed by scanning all the scanning electrodes the same number of times, so that it takes a long time to display and the frame frequency decreases. There is a problem that flicker occurs. In order to prevent such flicker, it was necessary to limit the number of scanning electrodes.

【0005】また、全ての走査電極を同じ回数走査する
ことにより1フレームを構成していたため、表示内容の
変更があっても書き換えの周期を変更することはでき
ず、したがって素早い応答ができないという問題があっ
た。つまり、コンピュータやワークステーションなどの
OA機器では、オペレータの意図が迅速にCPUに反映
されなければならず、マウスなどのポインティングデバ
イスの移動表示のレスポンスが高められる必要がある。
Further, since one frame is formed by scanning all the scanning electrodes the same number of times, the rewriting cycle cannot be changed even if the display content is changed, and therefore a quick response cannot be made. was there. That is, in an OA device such as a computer or a workstation, the intention of the operator must be promptly reflected on the CPU, and the response of moving display of a pointing device such as a mouse needs to be enhanced.

【0006】そこで、本発明は、1フレームを全画面走
査期間と部分書き換え期間とに分け、該部分書き換え期
間においては表示内容の変更のある走査電極についての
み走査を行うことにより、フリッカの発生のない良好な
中間調表示を行うと共にポインティングデバイスなどの
移動表示のレスポンスを高める情報伝達装置、及び該情
報伝達装置の駆動方法を提供することを目的とする。
Accordingly, the present invention divides one frame into a full-screen scanning period and a partial rewriting period, and scans only the scanning electrodes whose display contents are changed in the partial rewriting period, thereby preventing flicker. Information transmission device that performs excellent halftone display and enhances the response of moving display such as a pointing device , and the like.
An object of the present invention is to provide a method for driving a notification transmission device .

【0007】[0007]

【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、互いに対向するように配置さ
れる一対の基板と、これらの一対の基板上にそれぞれ配
置されて交差部にて多数の画素を形成する走査電極群及
び情報電極群と、前記一対の基板間に挟持される液晶
と、を備えた情報伝達装置であって、1フレーム内にお
ける表示時間の比率を変更することにより中間調表示を
行うようにした情報伝達装置の駆動方法において、前記
1フレームが、全走査電極の走査を行う全画面走査期間
と、表示内容の変更のある走査電極についてのみ走査を
行う部分書き換え期間とからなり、フレーム周期よりも
短い周期で部分的に表示の書き換えを行い、かつ、前記
部分書き換え期間において、nを正の数とした場合に2
n 階調の表示を行う、ことを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has a pair of substrates arranged so as to face each other, and an intersection formed on each of the pair of substrates. at a number of scan electrode groups to form a pixel and the information electrode group, an information transmission device and a liquid crystal sandwiched between the pair of substrates to change the scale of the display time within one frame In the method for driving an information transmission device that performs halftone display, the one frame includes a full-screen scanning period in which scanning of all scanning electrodes is performed, and a portion in which scanning is performed only on scanning electrodes whose display contents are changed. consists of a rewriting period, have rows rewriting partially visible in a period shorter than a frame period, and the
In the partial rewriting period, when n is a positive number, 2
The display is performed with n gradations .

【0008】[0008]

【0009】[0009]

【0010】[0010]

【0011】[0011]

【0012】この場合、前記全画面走査期間及び前記部
分書き換え期間において、等しい階調表示を行う、よう
にすると好ましい。
In this case, it is preferable that equal gradation display is performed in the full screen scanning period and the partial rewriting period.

【0013】また、全画面走査期間においてインターレ
ース走査を行う、ようにすると好ましい。
It is preferable that interlaced scanning be performed during the entire screen scanning period.

【0014】またさらに、前記液晶が強誘電性液晶であ
る、と好ましい。
Still further, it is preferable that the liquid crystal is a ferroelectric liquid crystal.

【0015】一方、本発明に係る情報伝達装置は、互い
に対向するように配置された一対の基板、これらの一対
の基板上にそれぞれ配置されて交差部にて多数の画素を
形成する為の走査電極群及び情報電極群、及び前記一対
の基板間に挟持された液晶からなる液晶表示素子を備
え、かつ、中間調表示を行うようにした情報伝達装置に
おいて、1フレーム期間を、表示期間が均等である複数
のブロックに分割し、該ブロックのうち互いに連続しな
い複数の部分走査ブロックで、画像に変更のある画素に
応じた走査電極のみを走査選択する部分書換走査を行
い、部分走査ブロック以外の全面走査ブロックにて全て
の走査電極を走査選択する全画面走査を行う走査信号制
御回路を備え、全画面走査期間において、1フレーム期
間内で第1選択走査と第2選択走査を含む複数の選択走
査を夫々の走査電極に行い、夫々の走査電極への第1選
択走査から第2選択走査までの1フレーム期間内での第
1インターバル比を設定し、部分書換走査期間におい
て、1ブロック期間内で第1選択走査と第2選択走査を
含む複数の選択走査を夫々の走査電極に行い、同一走査
電極への第1選択走査から第2選択走査までの1ブロッ
ク期間内での第2インターバル比を設定し、全画面走査
と部分書換走査の表示可能な階調数を等しくするために
第1インターバル比と第2インターバル比とを等しく定
める、ことを特徴とする。
Meanwhile, the information transmission device according to the present invention, another
A pair of substrates arranged so as to face each other,
Are arranged on the substrate of
A scanning electrode group and an information electrode group for forming, and the pair
A liquid crystal display device consisting of liquid crystal sandwiched between substrates
Information transmission device that displays halftones
In addition, one frame period is divided into a plurality of frames having the same display period.
Divided into blocks of
In multiple partial scan blocks, pixels that have changed in the image
Performs partial rewrite scan to scan and select only the corresponding scan electrodes
All in the whole scan block other than the partial scan block
Scan signal control to perform full screen scan to select scan electrodes
Control circuit, one frame period during the entire screen scanning period
A plurality of selective scans including a first selective scan and a second selective scan within
The inspection is performed for each scan electrode, and the first selection for each scan electrode is performed.
During the one frame period from the selective scanning to the second selective scanning.
One interval ratio is set, and during the partial rewriting scanning period,
The first selection scan and the second selection scan within one block period.
Perform multiple selective scans on each scan electrode, including the same scan
One block from the first selection scan to the second selection scan on the electrode
Set the second interval ratio within the scanning period and scan the entire screen
And the number of displayable gradations in partial rewrite scanning
Set the first interval ratio and the second interval ratio equal
It is characterized by the following.

【0016】[0016]

【作用】以上構成に基づき、前記1フレームが、全走査
電極の走査を行う全画面走査期間と、表示内容の変更の
ある走査電極についてのみ走査を行う部分書き換え期間
とからなるため、表示内容の変更があった場合には、そ
の変更のあった走査電極についてはフレーム周期よりも
短い周期で部分的に表示の書き換えを行うことができ
る。
According to the above construction, the one frame includes a full-screen scanning period for scanning all the scanning electrodes and a partial rewriting period for scanning only the scanning electrodes whose display contents are changed. When there is a change, the display of the changed scan electrode can be partially rewritten in a cycle shorter than the frame cycle.

【0017】[0017]

【実施例】以下、図面に沿って、本発明の実施例につい
て説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】まず、本発明の第1実施例について、図1
乃至図9に沿って説明する。
First, a first embodiment of the present invention will be described with reference to FIG.
9 will be described with reference to FIG.

【0019】本実施例に係る液晶表示素子1は、図1に
示すように、所定間隙を有して相対向するように配置さ
れた一対のガラス基板2,3を備えており、これらの両
基板2,3上には走査電極5,…及び情報電極6,…が
多数配置されている。これらの電極5,…,6,…は、
図2に詳示するように、帯状形状をしており、それら電
極5,…,6,…の交差部にて多数の画素(例えば、符
号7にて図示)を形成している。そして、これらの電極
5,…,6,…を被覆するように絶縁膜9,9が形成さ
れており、さらに配向膜10,10が形成されている。
また、基板間の間隙はシール材11によって閉塞されて
おり、該間隙には強誘電性液晶12が充填されている。
さらに、両基板2,3に対向する位置には、それぞれア
ナライザ13及びポラライザ15が配置されており、こ
れらは互いにクロスニコルで配置されている。
As shown in FIG. 1, the liquid crystal display element 1 according to the present embodiment includes a pair of glass substrates 2 and 3 which are arranged to face each other with a predetermined gap. A large number of scanning electrodes 5,... And information electrodes 6,. These electrodes 5, ..., 6, ...
As shown in detail in FIG. 2, it has a band shape, and a large number of pixels (for example, indicated by reference numeral 7) are formed at intersections of the electrodes 5,. An insulating film 9 is formed so as to cover these electrodes 5,..., 6, and an alignment film 10 is further formed.
The gap between the substrates is closed by a sealing material 11, and the gap is filled with a ferroelectric liquid crystal 12.
Further, an analyzer 13 and a polarizer 15 are arranged at positions facing the two substrates 2 and 3, respectively, and these are arranged in crossed Nicols.

【0020】次に、上述した液晶表示素子1の周辺機器
について、図3に沿って説明する。
Next, peripheral devices of the above-described liquid crystal display element 1 will be described with reference to FIG.

【0021】本実施例に係る液晶表示素子1には走査信
号印加回路402及び情報信号印加回路403が接続さ
れており、これらの回路402,403には、走査信号
制御回路404及び情報信号制御回路406、駆動制御
回路405、及びグラフィックコントローラ407が順
に接続されている。そして、駆動制御回路405を介し
てグラフィックコントローラ407から走査信号制御回
路404及び情報信号制御回路406へは、データと走
査方式信号とが送信されるようになっている。このうち
のデータは、これらの回路404,406によってアド
レスデータと表示データとに変換され、また、他方の走
査方式信号は、そのまま走査信号印加回路402及び情
報信号印加回路403に送られるようになっている。さ
らに、走査信号印加回路402は、アドレスデータに従
って走査信号A(図4参照)を発生し、該信号Aを走査
電極5,…に印加するように構成されている。また、情
報信号印加回路403は、表示データに従って情報信号
B又はCを発生し、いずれかの信号を情報電極6,…に
印加するように構成されている。
A scanning signal application circuit 402 and an information signal application circuit 403 are connected to the liquid crystal display element 1 according to the present embodiment, and these circuits 402 and 403 are connected to a scanning signal control circuit 404 and an information signal control circuit. 406, a drive control circuit 405, and a graphic controller 407 are sequentially connected. Then, the data and the scanning method signal are transmitted from the graphic controller 407 to the scanning signal control circuit 404 and the information signal control circuit 406 via the drive control circuit 405. These data are converted into address data and display data by these circuits 404 and 406, and the other scanning method signal is sent to the scanning signal applying circuit 402 and the information signal applying circuit 403 as they are. ing. Further, the scanning signal application circuit 402 is configured to generate a scanning signal A (see FIG. 4) in accordance with the address data and apply the signal A to the scanning electrodes 5,. Further, the information signal application circuit 403 is configured to generate an information signal B or C according to the display data and apply either signal to the information electrodes 6,.

【0022】次に、これらの信号A,B,Cについて、
図4に沿って説明する。
Next, regarding these signals A, B and C,
Description will be made with reference to FIG.

【0023】走査信号Aは、リセットパルスA1、選択
パルスA2及び補助パルスA3からなっており、情報信
号Bは明情報信号で、他方の情報信号Cは暗情報信号で
ある。なお、リセットパルスA1の振幅をV1、選択パ
ルスA2の振幅をV2、補助パルスA3の振幅をV3と
し、情報信号B,Cの振幅をV4,V5としている。そ
して、走査信号AのリセットパルスA1は選択した走査
電極上の全ての画素を暗状態にし、これらの画素は、情
報の表示(明表示又は暗表示)→リセットパルスA1に
よるリセット(暗状態)→情報の表示(明表示又は暗表
示)という順序で表示内容を切り替えることとなる。図
5(a) はその一例を示したものであり、曲線Dは明表示
→暗状態→明表示となる様子を示し、曲線Eは暗表示→
暗状態→暗表示となる様子を示している。この図におい
て、横軸には時間を、縦軸には透過光量をそれぞれとっ
ている。
The scanning signal A comprises a reset pulse A1, a selection pulse A2 and an auxiliary pulse A3. The information signal B is a bright information signal and the other information signal C is a dark information signal. The amplitude of the reset pulse A1 is V1, the amplitude of the selection pulse A2 is V2, the amplitude of the auxiliary pulse A3 is V3, and the amplitudes of the information signals B and C are V4 and V5. Then, the reset pulse A1 of the scanning signal A brings all the pixels on the selected scanning electrode into a dark state, and these pixels display information (bright display or dark display) → reset by the reset pulse A1 (dark state) → The display contents are switched in the order of displaying information (bright display or dark display). FIG. 5 (a) shows an example of such a case. Curve D shows a state of bright display → dark state → bright display, and curve E shows dark display →
This shows a state where a dark state is changed to a dark display. In this figure, the horizontal axis represents time, and the vertical axis represents the amount of transmitted light.

【0024】なお、この図に符号Fにて示す期間、すな
わち、リセット期間の一部と選択期間の一部とを加えた
期間においては、厳密な意味での表示は行われておら
ず、実際に表示が行われている期間はこの期間Fを除い
たものである。しかし、リセット期間に比べ走査選択か
ら次の走査選択までが十分に長い場合にはこれを表示期
間としても実質上問題はない。また、この期間Fは、図
4の駆動信号を用いるとほぼ1Hに等しい。なお、図5
(b) は画素表示が曲線Dのように変化する場合に印加さ
れる駆動波形を示しており、同図(c) は画素表示が曲線
Eのように変化する場合に印加される駆動波形を示して
いる。また、これらの図における符号301、302、
303は、それぞれリセットパルス、選択パルス、及び
補助パルスである。
In the period indicated by reference numeral F in this figure, that is, a period in which a part of the reset period and a part of the selection period are added, display in a strict sense is not performed. Are excluded from this period F. However, when the period from the scanning selection to the next scanning selection is sufficiently longer than the reset period, there is substantially no problem even if this is set as the display period. Further, this period F is substantially equal to 1H using the drive signal of FIG. FIG.
(b) shows the driving waveform applied when the pixel display changes as shown by a curve D, and FIG. 2 (c) shows the driving waveform applied when the pixel display changes as a curve E. Is shown. Also, reference numerals 301, 302,
303 is a reset pulse, a selection pulse, and an auxiliary pulse, respectively.

【0025】次に、320×200個の画素を持つ液晶
表示素子を例に取って、その走査選択のタイミングにつ
いて、図6に沿って説明する。ここで、縦軸(y軸)に
は走査電極のアドレスを取り、横軸(t軸)には時間を
取っており、1垂直走査期間(1H)を単位としてい
る。
Next, taking a liquid crystal display device having 320 × 200 pixels as an example, the scan selection timing will be described with reference to FIG. Here, the vertical axis (y-axis) takes the address of the scanning electrode, the horizontal axis (t-axis) takes time, and one vertical scanning period (1H) is used as a unit.

【0026】本実施例においては、1フレーム内に60
0回の走査選択を行うようになっており(600H)、
1フレームを第1〜第6の6つのブロックに分けて、第
1,3,4,6の4つのブロック(全面走査ブロック)
を全画面走査期間とし、残りの第2及び第5の2つのブ
ロック(部分走査ブロック)を部分書き換え走査期間と
している。したがって、全画面走査期間においては40
0回(400H)の全画面走査を行い、部分書き換え走
査期間においては200回(200H)の部分書き換え
走査を行うようになっている。なお、本実施例において
は、6つのブロックは表示時間が均等であり、部分走査
ブロックは互いに連続しないように設定されている。以
下、全画面走査期間及び部分書き換え走査期間のそれぞ
れについて説明する。
In this embodiment, 60 frames are included in one frame.
Zero scanning selection is performed (600H),
One frame is divided into six blocks ( first to sixth ), and four blocks ( first, third, fourth and sixth ) (entire scanning block)
Is a full-screen scanning period, and the remaining two blocks, the second and fifth (partial scanning blocks), are a partial rewriting scanning period. Therefore, during the entire screen scanning period, 40
Zero (400H) full screen scanning is performed, and 200 (200H) partial rewriting scans are performed during the partial rewriting scanning period. In the present embodiment, six blocks are equal display time, partial scan
The blocks are set so as not to be continuous with each other. Hereinafter, each of the full screen scanning period and the partial rewriting scanning period will be described.

【0027】全画面走査期間においては、表示内容の変
更の有無にかかわらず200個の走査アドレスに対して
各2回(計400回)の走査を行う。具体的には、走査
アドレスの0〜99をupper 、100〜199をlower
とした場合に、第1ブロックでupper の第1回の走査
(第1選択走査)、第3ブロックでupper の第2回の走
査(第2選択走査)、第4ブロックでlower の第1回の
走査(第1選択走査)、第6ブロックでlower の第2回
の走査(第2選択走査)を行う。そして、このようなタ
イミングにて走査が行われることにより、全てのアドレ
スで表示期間GとHとの比(第1インターバル比)が
1:2となる。したがって、表1に示すように、これら
の期間G,Hにおける暗表示/明表示の組み合わせによ
って4つの階調が表示されることとなる。そして、これ
ら4つの階調に伴って、図7に示す輝度が得られる(明
表示を100%、暗表示0%とする)。なお、上述した
表示期間GとHとの比を計算するにはリセット期間を考
慮する必要があるが、該リセット期間は、全期間(走査
選択から次の走査選択までの期間)の1/200又は1
/400であることから無視できる。
In the entire screen scanning period, scanning is performed twice (a total of 400 times) for 200 scanning addresses regardless of whether or not display contents are changed. Specifically, scan addresses 0 to 99 are upper, and 100 to 199 are lower.
, The first scan of the upper in the first block (first selective scan), the second scan of the upper in the third block (second selective scan), and the first scan of the lower in the fourth block. (First selection scan), and a lower second scan (second selection scan) is performed in the sixth block. Then, by performing scanning at such timing, the ratio between the display periods G and H (first interval ratio) becomes 1: 2 at all addresses. Therefore, as shown in Table 1, four gradations are displayed by a combination of dark display / bright display in these periods G and H. Then, the luminance shown in FIG. 7 is obtained with these four gradations (bright display is set to 100% and dark display is set to 0%). In order to calculate the ratio between the display periods G and H, it is necessary to consider the reset period. However, the reset period is 1/200 of the entire period (the period from the scan selection to the next scan selection). Or 1
Since it is / 400, it can be ignored.

【0028】[0028]

【表1】 一方の部分書き換え走査期間においては、図6に示すよ
うに、2つのブロックで200回の走査選択を行い、各
ブロックで100回分の走査選択を行うが、さらに各ブ
ロックを5つのセットに分割している。そして、各セッ
トにおいては、図8に示すように、表示内容の変更があ
る任意の走査アドレスを4本選択し、20回(20H)
の走査選択を行うこととしている。したがって、1つの
ブロックにおいては20本の走査線アドレスに対して部
分書き換えがなされることとなる。図8は、1つのセッ
トにおいて4本の走査アドレスY0〜Y3に対して20
回の走査選択を行うタイミングを示したものであり、図
中の符号「●」は走査選択による暗状態の期間であるこ
とを示している。各走査アドレスとも、階調性をはっき
りさせるため、比が1:2の表示期間IとJとをそれぞ
れ2回ずつ設けている。そして、このように表示期間I
とJとの比(第2インターバル比)を1:2にすること
により、これらの期間I,Jにおける暗表示/明表示の
組み合わせによって4つの階調が表示されることとなる
(表2参照)。また、これら4つの階調に伴って、図9
に示す輝度が得られる(明表示を100%、暗表示0%
とする)。なお、特許請求の範囲の請求項10中「部分
書換走査期間における第1選択走査」とは、図8のJ期
間が開始されるきっかけとなった選択走査を意味し、
「部分書換走査期間における第2選択走査」とは、図8
のI期間が開始されるきっかけとなった選択走査を意味
するものとする。
[Table 1] In one partial rewriting scanning period, as shown in FIG. 6, 200 blocks of scanning selection are performed in two blocks, and 100 blocks of scanning selection are performed in each block. Each block is further divided into five sets. ing. Then, in each set, as shown in FIG. 8, four arbitrary scanning addresses whose display contents are changed are selected, and 20 times (20H)
Scan selection is performed. Therefore, in one block, partial rewriting is performed for 20 scanning line addresses. FIG. 8 shows a case where four scan addresses Y0 to Y3 in one set have 20 scan addresses.
This indicates the timing of performing the scan selection twice, and the symbol “●” in the figure indicates the period of the dark state due to the scan selection. In each scanning address, display periods I and J having a ratio of 1: 2 are provided twice each in order to clarify the gradation. Then, the display period I
By setting the ratio (second interval ratio) between J and J to 1: 2, four gradations are displayed by a combination of dark display / bright display in these periods I and J (see Table 2). ). In addition, with these four gradations, FIG.
(Bright display is 100%, dark display is 0%)
And). It should be noted that, in claim 10 of the claims, “the first selective scanning in the partial rewriting scanning period” means the selective scanning that triggered the start of the J period in FIG.
The “second selective scanning in the partial rewriting scanning period” refers to FIG.
Means the selective scanning that triggered the start of the I period.

【0029】以上のように、本実施例においては、全画
面走査時、部分書き換え走査時共に4階調表示がなされ
る。
As described above, in this embodiment, four gradations are displayed both in scanning the entire screen and in scanning partial rewriting.

【0030】[0030]

【表2】 以下、本実施例の効果について説明する。[Table 2] Hereinafter, effects of the present embodiment will be described.

【0031】本実施例においては、全画面走査時、部分
書き換え走査時共に4階調表示するようにし、同じ階調
及び輝度を保つようにしたため、どの階調を表示してい
るかのオペレータの判断が容易になる。また、階調のバ
ランスの差に伴うフリッカの発生も防止できる。
In this embodiment, four gradations are displayed for both full-screen scanning and partial rewriting scanning, and the same gradation and luminance are maintained, so that the operator can determine which gradation is being displayed. Becomes easier. Also, it is possible to prevent the occurrence of flicker due to a difference in gradation balance.

【0032】また、本実施例においては第2及び第5の
2つのブロックを部分書き換え走査期間として、全画面
走査期間と部分書き換え走査期間とを交互に設けてい
る。したがって、表示内容が変化すると全画面走査を止
めて部分書き換えを行った場合に比べて画質の低下が少
なく、良好な中間調が可能となる。また、このように部
分書き換え走査期間が1フレームの中で均等に設けられ
ているため、表示内容の変化に対するレスポンスを高め
ることができる。
In this embodiment, the second and fifth blocks are used as the partial rewriting scanning periods, and the full-screen scanning period and the partial rewriting scanning periods are provided alternately. Therefore, when the display content changes, the image quality is less reduced than in the case where the full-screen scanning is stopped and partial rewriting is performed, and a good halftone can be obtained. In addition, since the partial rewriting scanning periods are provided evenly in one frame, a response to a change in display content can be increased.

【0033】さらに、本実施例におけるフレーム変調の
比率が2n (nは正の整数)であるため、画質が良好
で、データ処理上も好ましい。
Further, since the ratio of the frame modulation in this embodiment is 2 n (n is a positive integer), the image quality is good and the data processing is preferable.

【0034】またさらに、本実施例においては、全画面
走査のみの駆動法に比べて部分書き換えをする周期が短
いため、ポインティングデバイスなどの移動表示のレス
ポンスを高めることができる。また、全画面走査期間と
部分書き換え走査期間とのバランスが適切であり、走査
選択に隙間を設けていないため、走査周期が遅くなら
ず、フレーム周波数の低下やフリッカの発生もない。
Further, in this embodiment, since the period of the partial rewriting is shorter than the driving method using only the full screen scanning, the response of the moving display of the pointing device or the like can be improved. Further, since the balance between the full-screen scanning period and the partial rewriting scanning period is appropriate and no gap is provided in the scanning selection, the scanning cycle does not become slow, and the frame frequency does not decrease and flicker does not occur.

【0035】なお、本発明者は、本実施例の効果を確か
めるための実験を行った。実験に用いた液晶表示素子は
表3に示す物性の液晶を充填したものとし、図4に示し
た各信号を V1= 20V V2=−14V V3= 6.6V V4= 6V V5= −6V ΔT= 25μs 1H= 50μs としたが、良好な中間調表示が得られた。このとき、フ
レーム周波数が約33Hz、部分書き換えが可能な周波
数が約67Hzとなり、フリッカは発生せず、マウスの
応答も良好であった。
The inventor conducted an experiment for confirming the effect of the present embodiment. The liquid crystal display element used in the experiment is assumed to be filled with liquid crystal having the physical properties shown in Table 3, and the signals shown in FIG. 4 are obtained by V1 = 20V V2 = -14V V3 = 6.6V V4 = 6V V5 = −6V ΔT = Although 25 μs 1H = 50 μs, good halftone display was obtained. At this time, the frame frequency was about 33 Hz, and the partially rewritable frequency was about 67 Hz. No flicker occurred and the mouse response was good.

【0036】[0036]

【表3】 なお、表示内容の変化がない場合には本来的に部分書き
換えをする必要はないが、階調性を維持するためには部
分書き換え期間を短縮しないことが望ましい。また、コ
ントラストを維持するために、情報信号と同様の波形を
印加し続けた方が良い。さらに、上述実施例に係る液晶
表示素子に3色のカラーフィルタを配置し、3つの画素
で多色表示するようにしてもよい。
[Table 3] When there is no change in the display content, it is not necessary to perform partial rewriting originally, but it is desirable not to shorten the partial rewriting period in order to maintain gradation. Further, in order to maintain the contrast, it is better to keep applying the same waveform as the information signal. Furthermore, three color filters may be arranged in the liquid crystal display element according to the above-described embodiment, and three pixels may be used to perform multi-color display.

【0037】ついで、図10に沿って、本発明の他の例
について説明する。
Next, another example of the present invention will be described with reference to FIG.

【0038】図10は、走査アドレスと走査信号の印加
タイミングとの関係(走査チャート)を示したものであ
り、この例における表示素子は640×400個の画素
を有するものとする。また、全画面走査時、及び部分書
き換え走査時共に4階調表示するようにしている。な
お、全画面走査においては、インターレース走査を行っ
ている。
FIG. 10 shows the relationship (scanning chart) between the scanning address and the application timing of the scanning signal. It is assumed that the display element in this example has 640 × 400 pixels. Further, four gradations are displayed at the time of full screen scanning and partial rewriting scanning. Note that interlaced scanning is performed in full-screen scanning.

【0039】図10においてy軸は走査電極のアドレス
を表し、t軸は時間軸で1Hを単位としている。1フレ
ーム内に1200回の走査選択を行い(1200H)、
その内の800回(800H)を全画面走査、400回
(400H)を部分書き換え走査に充てている。まず、
1フレーム内を12個のブロックに分け、第1,2,
4,5,7,8,10,11ブロックを全画面走査期
間、第3,6,9,12ブロックを部分書き換え走査期
間とする。全画面走査期間は表示内容の変更の有無にか
かわらず400個の走査アドレスを1フレームかけて各
2回走査することにより中間調を表示する期間である。
一方、部分書き換え走査期間は、表示内容の変更がある
任意の走査アドレスを選択できる期間であり1フレーム
内に100回分の走査選択が4回できるように設定して
ある。
In FIG. 10, the y-axis represents the address of the scanning electrode, and the t-axis is 1H on the time axis. 1200 scanning selections are made in one frame (1200H),
Of these, 800 times (800H) are used for full screen scanning, and 400 times (400H) are used for partial rewriting scanning. First,
One frame is divided into 12 blocks, and the first, second,
Blocks 4, 5, 7, 8, 10, and 11 are a full screen scanning period, and blocks 3, 6, 9, and 12 are a partial rewriting scanning period. The full-screen scanning period is a period in which halftones are displayed by scanning 400 scanning addresses twice over one frame, regardless of whether or not the display contents are changed.
On the other hand, the partial rewriting scanning period is a period in which an arbitrary scanning address having a change in display content can be selected, and is set such that 100 scanning selections can be performed four times in one frame.

【0040】全画面走査のとき、走査アドレスの0〜9
9をupper1、100〜199をupper2、200〜299
をlower1、300〜399をlower2とすると、第1ブロ
ックでupper1偶数アドレスとlower1奇数アドレスの第1
回の走査、第2ブロックでupper2奇数アドレスとlower2
偶数アドレスの第1回の走査、第4ブロックでupper1奇
数アドレスとlower1偶数アドレスの第1回の走査、第5
ブロックでupper1偶数アドレスとlower1奇数アドレスの
第2回の走査、第7ブロックでupper2偶数アドレスとlo
wer2奇数アドレスの第1回の走査、第8ブロックでuppe
r1奇数アドレスとlower1偶数アドレスの第2回の走査、
第10ブロックでupper2奇数アドレスとlower2偶数アド
レスの第2回の走査、第11ブロックでupper2偶数アド
レスとlower2奇数アドレスの第2回の走査をインターレ
ースで行う。そして、このようなタイミングにて走査が
行われることにより、全てのアドレスで表示期間KとL
との比が1:2となる。なお、図では、偶数アドレスを
実線、奇数アドレスを点線でそれぞれ表している。ま
た、リセット期間と走査選択から次の走査選択までの期
間との比が1:400又は1:800であることから、
リセット期間は無視できる。さらに、第3,6,9,1
2ブロックの部分書き換え走査期間においては、上述実
施例と同様の制御をしている。したがって、この例にお
いても、暗表示/明表示の組み合わせによって4つの階
調が表示され、上述実施例と同様の効果を得られる。
In the case of full-screen scanning, the scanning addresses 0 to 9
9 is upper1, 100-199 is upper2, 200-299
Is lower1 and 300-399 are lower2, the first block of the upper1 even address and the lower1 odd address in the first block.
Scans, upper2 odd address and lower2 in second block
1st scan of even address, 1st scan of upper1 odd address and lower1 even address in 4th block, 5th scan
The second scan of the upper1 even address and the lower1 odd address in the block, the upper2 even address and lo in the seventh block
wer2 1st scan of odd address, uppe in 8th block
r1 odd address and lower1 even address second scan,
The 10th block performs the second scan of the upper 2 odd address and the lower 2 even address, and the 11th block performs the second scan of the upper 2 even address and the lower 2 odd address by interlacing. Scanning is performed at such a timing, so that the display periods K and L at all the addresses are obtained.
Is 1: 2. In the figure, even addresses are represented by solid lines, and odd addresses are represented by dotted lines. Further, since the ratio of the reset period to the period from the scan selection to the next scan selection is 1: 400 or 1: 800,
The reset period can be ignored. Furthermore, the third, sixth, ninth,
In the partial rewriting scanning period of two blocks, the same control as in the above embodiment is performed. Therefore, also in this example, four gradations are displayed by a combination of dark display / bright display, and the same effect as in the above-described embodiment can be obtained.

【0041】なお、本発明者は効果を確かめるための実
験を行った。そして、その実験においては、図4に示し
た各信号を V1= 25V V2=−17V V3= 7.7V V4= 7V V5= −7V ΔT= 20μs 1H= 40μs としたが、良好な中間調表示が得られた。このとき、フ
レーム周波数が約20Hz、部分書き換えが可能な周波
数が約80Hzとなり、フリッカは発生せず、マウスの
応答も良好であった。
The inventor conducted an experiment to confirm the effect. In the experiment, V1 = 25V V2 = −17V V3 = 7.7V V4 = 7V V5 = −7V ΔT = 20 μs 1H = 40 μs for each signal shown in FIG. Obtained. At this time, the frame frequency was about 20 Hz, and the partial rewritable frequency was about 80 Hz. No flicker occurred and the mouse response was good.

【0042】[0042]

【発明の効果】以上説明したように、本発明によると、
1フレームを全画面走査期間と部分書き換え期間とに分
けて、該部分書き換え期間においては、表示内容の変更
のある走査電極についてのみ走査を行うようにしたた
め、フレーム周期よりも短い周期で部分的に表示の書き
換えを行うことができる。したがって、表示内容が変化
すると全画面走査を止めて部分書き換えを行った場合に
比べて画質の低下が少なく、良好な中間調が可能とな
る。また、表示内容の変化に対するレスポンスを高める
ことができる。
As described above, according to the present invention,
One frame is divided into a full-screen scanning period and a partial rewriting period. In the partial rewriting period, only the scanning electrodes whose display contents are changed are scanned, so that the scanning is partially performed in a cycle shorter than the frame cycle. The display can be rewritten. Therefore, when the display content changes, the image quality is less reduced than in the case where the full-screen scanning is stopped and partial rewriting is performed, and a good halftone can be obtained. Further, a response to a change in display content can be increased.

【0043】一方、前記全画面走査期間及び前記部分書
き換え期間において、等しい階調表示を行うようにする
ことにより、どの階調を表示しているかのオペレータの
判断が容易になる。また、階調の差に伴うフリッカの発
生も防止できる。
On the other hand, by performing equal gradation display in the full screen scanning period and the partial rewriting period, the operator can easily determine which gradation is being displayed. Also, it is possible to prevent the occurrence of flicker due to the difference in gradation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施例に用いられる液晶表示素子の構造を示
す断面図。
FIG. 1 is a sectional view showing the structure of a liquid crystal display element used in this embodiment.

【図2】本実施例に用いられる液晶表示素子の構造を示
す平面図。
FIG. 2 is a plan view showing a structure of a liquid crystal display element used in the present embodiment.

【図3】液晶表示素子の周辺機器を説明するためのブロ
ック図。
FIG. 3 is a block diagram illustrating peripheral devices of a liquid crystal display element.

【図4】走査信号A及び情報信号B,Cの波形図。FIG. 4 is a waveform diagram of a scanning signal A and information signals B and C.

【図5】(a) は画素における透過光量の変化を示した
図、(b) 及び(c) は駆動信号の一例を示した図。
5A is a diagram showing a change in the amount of transmitted light in a pixel, and FIGS. 5B and 5C are diagrams showing an example of a drive signal. FIG.

【図6】走査アドレスと走査信号が印加されるタイミン
グとの関係を示すチャート図。
FIG. 6 is a chart showing a relationship between a scan address and a timing at which a scan signal is applied.

【図7】画素の階調と輝度との関係を説明するための
図。
FIG. 7 is a diagram for explaining the relationship between pixel gradation and luminance.

【図8】1つのセットにおいて4本の走査アドレスY0
〜Y3に対して20回の走査選択を行うタイミングを示
したチャート図。
FIG. 8 shows four scan addresses Y0 in one set.
FIG. 9 is a chart showing timings at which 20 scan selections are made for Y3.

【図9】画素の階調と輝度との関係を説明するための
図。
FIG. 9 is a diagram for explaining the relationship between pixel gradation and luminance.

【図10】走査アドレスと走査信号が印加されるタイミ
ングとの関係を示すチャート図。
FIG. 10 is a chart showing a relationship between a scan address and a timing at which a scan signal is applied.

【符号の説明】[Explanation of symbols]

1 液晶表示素子 2,3 基板(ガラス基板) 5,… 走査電極 6,… 情報電極 12 液晶(強誘電性液晶) 404 走査信号制御回路 406 情報信号制御回路 407 グラフィックコントローラ DESCRIPTION OF SYMBOLS 1 Liquid crystal display element 2, 3 Substrate (glass substrate) 5, ... Scan electrode 6, ... Information electrode 12 Liquid crystal (ferroelectric liquid crystal) 404 Scan signal control circuit 406 Information signal control circuit 407 Graphic controller

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−73618(JP,A) 特開 昭62−9320(JP,A) 特開 平1−140198(JP,A) 特開 平4−37893(JP,A) 特開 平4−134419(JP,A) 特開 平5−45620(JP,A) 特開 平5−119298(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/36 G02F 1/133 560 G02F 1/133 575 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-73618 (JP, A) JP-A-69320 (JP, A) JP-A-1-140198 (JP, A) JP-A-4- 37893 (JP, A) JP-A-4-134419 (JP, A) JP-A-5-45620 (JP, A) JP-A-5-119298 (JP, A) (58) Fields investigated (Int. 7, DB name) G09G 3/36 G02F 1/133 560 G02F 1/133 575

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 互いに対向するように配置される一対の
基板と、これらの一対の基板上にそれぞれ配置されて交
差部にて多数の画素を形成する走査電極群及び情報電極
群と、前記一対の基板間に挟持される液晶と、を備え
情報伝達装置であって、1フレーム内における表示時間
の比率を変更することにより中間調表示を行うようにし
情報伝達装置の駆動方法において、 前記1フレームが、全走査電極の走査を行う全画面走査
期間と、表示内容の変更のある走査電極についてのみ走
査を行う部分書き換え期間とからなり、 フレーム周期よりも短い周期で部分的に表示の書き換え
を行い、かつ、 前記部分書き換え期間において、nを正の数とした場合
に2 n 階調の表示を行う、 ことを特徴とする情報伝達装置の駆動方法。
1. A pair of a pair arranged to face each other.
And a substrate and the
Scan electrode group and information electrode forming a large number of pixels at the difference part
And a liquid crystal sandwiched between the pair of substrates.Was
An information transmission device,Display time within one frame
Halftone display by changing the ratio of
WasDriving method of information transmission deviceIn the above, the one frame may be a full screen scan for scanning all scan electrodes.
Scan only for the scanning electrodes whose period and display contents change
The display is partially rewritten in a cycle shorter than the frame cycle.
RowAnd When n is a positive number during the partial rewriting period
To 2 n Display gradation, A method for driving an information transmission device, comprising:
【請求項2】 前記全画面走査期間及び前記部分書き換
え期間において、等しい階調表示を行う、 ことを特徴とする請求項1に記載の情報伝達装置の駆動
方法。
2. The full-screen scanning period and the partial rewriting.
2. The driving of the information transmission device according to claim 1 , wherein equal gradation display is performed during the receiving period.
Method.
【請求項3】 全画面走査期間においてインターレース
走査を行う、 ことを特徴とする請求項1又は2に記載の情報伝達装置
の駆動方法。
(3)Interlaced during full screen scanning
Scanning, The information transmission device according to claim 1 or 2, wherein
Drive method.
【請求項4】 前記液晶が強誘電性液晶である、 ことを特徴とする請求項1乃至3のいずれか1項に記載
の情報伝達装置の駆動方法。
(4)The liquid crystal is a ferroelectric liquid crystal, The method according to any one of claims 1 to 3, wherein
Driving method of the information transmission device.
【請求項5】 互いに対向するように配置された一対の
基板、これらの一対の基板上にそれぞれ配置されて交差
部にて多数の画素を形成する為の走査電極群及び情報電
極群、及び前記一対の基板間に挟持された液晶からなる
液晶表示素子を備え、かつ、中間調表示を行うようにし
た情報伝達装置において、 1フレーム期間を、表示期間が均等である複数のブロッ
に分割し、該ブロックのうち互いに連続しない複数の
部分走査ブロックで、画像に変更のある画素に応じた走
査電極のみを走査選択する部分書換走査を行い、部分走
査ブロック以外の全面走査ブロックにて全ての走査電極
を走査選択する全画面走査を行う走査信号制御回路を備
え、 全画面走査期間において、1フレーム期間内で第1選択
走査と第2選択走査を含む複数の選択走査を夫々の走査
電極に行い、夫々の走査電極への第1選択走査から第2
選択走査までの1フレーム期間内での第1インターバル
比を設定し、 部分書換走査期間において、1ブロック期間内で第1選
択走査と第2選択走査を含む複数の選択走査を夫々の走
査電極に行い、同一走査電極への第1選択走査から第2
選択走査までの1ブロック期間内での第2インターバル
比を設定し、 全画面走査と部分書換走査の表示可能な階調数を等しく
するために第1インターバル比と第2インターバル比と
を等しく定める、ことを特徴とする情報伝達装置。
5. A pair of substrates arranged so as to face each other, a scanning electrode group and an information electrode group arranged on the pair of substrates and forming a large number of pixels at intersections, and In an information transmission device including a liquid crystal display element made of liquid crystal sandwiched between a pair of substrates and performing halftone display, one frame period is divided into a plurality of blocks having a uniform display period.
Divided into click, a plurality of non-contiguous with each other among the block
In the partial scanning block , partial rewriting scanning is performed to select only the scanning electrodes corresponding to the pixels whose image is changed, and the partial scanning is performed.
A scanning signal control circuit for performing full screen scanning for scanning and selecting all the scanning electrodes in the entire scanning block other than the scanning block, and performing the first selection scanning and the second selection scanning within one frame period during the entire screen scanning A plurality of selective scans, including the first selective scan on each of the scan electrodes.
A first interval ratio is set within one frame period up to the selection scan, and a plurality of selection scans including the first selection scan and the second selection scan are performed on each scan electrode within the one block period during the partial rewrite scan period. From the first selective scan to the same scan electrode.
A second interval ratio within one block period up to the selective scanning is set, and the first interval ratio and the second interval ratio are determined to be equal in order to equalize the number of displayable gradations in full screen scanning and partial rewriting scanning. An information transmission device characterized by the above-mentioned.
JP34659693A 1993-12-14 1993-12-22 Information transmission device and method of driving the information transmission device Expired - Fee Related JP3234081B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP34659693A JP3234081B2 (en) 1993-12-22 1993-12-22 Information transmission device and method of driving the information transmission device
CA002137723A CA2137723C (en) 1993-12-14 1994-12-09 Display apparatus
AU80399/94A AU693486B2 (en) 1993-12-14 1994-12-13 Display apparatus
AT94309286T ATE192875T1 (en) 1993-12-14 1994-12-13 DISPLAY DEVICE WITH GRAYSCALE
EP94309286A EP0658870B1 (en) 1993-12-14 1994-12-13 Gradation display
DE69424383T DE69424383D1 (en) 1993-12-14 1994-12-13 Display device with grayscale
KR1019940034777A KR0154356B1 (en) 1993-12-14 1994-12-14 A display device
CN94113097A CN1126917A (en) 1993-12-14 1994-12-14 Display apparatus
US08/946,644 US6057824A (en) 1993-12-14 1997-10-07 Display apparatus having fast rewrite operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34659693A JP3234081B2 (en) 1993-12-22 1993-12-22 Information transmission device and method of driving the information transmission device

Publications (2)

Publication Number Publication Date
JPH07181930A JPH07181930A (en) 1995-07-21
JP3234081B2 true JP3234081B2 (en) 2001-12-04

Family

ID=18384504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34659693A Expired - Fee Related JP3234081B2 (en) 1993-12-14 1993-12-22 Information transmission device and method of driving the information transmission device

Country Status (1)

Country Link
JP (1) JP3234081B2 (en)

Also Published As

Publication number Publication date
JPH07181930A (en) 1995-07-21

Similar Documents

Publication Publication Date Title
KR0154356B1 (en) A display device
JP3230755B2 (en) Matrix driving method for flat display device
JP3834086B2 (en) Matrix type display device and driving method thereof
JPH0534702A (en) Display device
JP2004294968A (en) Multi-line addressing driving method and device for simple matrix liquid crystal
JP2000081863A (en) Switchable display device
JP5016154B2 (en) Light modulator
CN109949766B (en) Pixel matrix driving method and display device
KR100300552B1 (en) Light modulator
JP2004271719A (en) Driving method of liquid crystal display, and liquid crystal display
JP3234081B2 (en) Information transmission device and method of driving the information transmission device
JP3154878B2 (en) Frame duty drive method
JP3627354B2 (en) Driving method of liquid crystal display device
JPH02162322A (en) Method for driving ferroelectric liquid crystal panel and driving controller
JP3108844B2 (en) Display device
JP2635967B2 (en) Driving method of ferroelectric liquid crystal device
CN109841197B (en) Liquid crystal display device and scanning driving method thereof
JP3365007B2 (en) Liquid crystal device driving method and display device
JP2652451B2 (en) Driving method of liquid crystal matrix panel
JPH0588646A (en) Matrix driving method for plane type display device
JP2000330093A (en) Matrix type liquid crystal display device
JP3428569B2 (en) Liquid crystal device driving method and display device
JPH02310519A (en) Liquid crystal element and driving method thereof
JPH09281463A (en) Method for setting frame frequency of liquid crystal display device, its drive method and electronic equipment using it
JP3632569B2 (en) Method for driving liquid crystal device and display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees