JP3232421B2 - Distance measuring device - Google Patents

Distance measuring device

Info

Publication number
JP3232421B2
JP3232421B2 JP14509693A JP14509693A JP3232421B2 JP 3232421 B2 JP3232421 B2 JP 3232421B2 JP 14509693 A JP14509693 A JP 14509693A JP 14509693 A JP14509693 A JP 14509693A JP 3232421 B2 JP3232421 B2 JP 3232421B2
Authority
JP
Japan
Prior art keywords
circuit
light
switch
time
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14509693A
Other languages
Japanese (ja)
Other versions
JPH0713067A (en
Inventor
浩幸 斉藤
顕 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Precision Inc
Original Assignee
Seiko Precision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Precision Inc filed Critical Seiko Precision Inc
Priority to JP14509693A priority Critical patent/JP3232421B2/en
Priority to US08/260,353 priority patent/US5572012A/en
Priority to GB9725885A priority patent/GB2317521B/en
Priority to DE4421092A priority patent/DE4421092C2/en
Priority to GB9412103A priority patent/GB2279197B/en
Publication of JPH0713067A publication Critical patent/JPH0713067A/en
Application granted granted Critical
Publication of JP3232421B2 publication Critical patent/JP3232421B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Optical Distance (AREA)
  • Focusing (AREA)
  • Automatic Focus Adjustment (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はカメラ用等の測距装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a distance measuring device for a camera or the like .

【0002】[0002]

【従来の技術】従来の公知のアクティブタイプの測距装
置は、被写体に向けて近赤外光を投光し、被写体からの
反射光を受光素子で受光する。受光素子上での前記反射
光の入射位置は被写体距離に応じて変化するから、反射
光の入射位置を電気的に調べることで被写体までの距離
を測定することができる。
2. Description of the Related Art A known active type distance measuring device emits near-infrared light toward a subject, and receives light reflected from the subject by a light receiving element. Since the incident position of the reflected light on the light receiving element changes according to the subject distance, the distance to the subject can be measured by electrically examining the incident position of the reflected light.

【0003】前記の受光素子として、半導体位置検出素
子(Position Sensitive Devic
e、以下PSDという)が多く用いられている。PSD
は2つの出力端子を備え、入射光の強度と位置とに応じ
た電流を各出力端子から出力する。この2つの出力電流
の値、またはこれらに対応した2つの電圧の比を求める
ことによって、光の入射位置にのみ依存した信号を得る
ことができる。
As the light receiving element, a semiconductor position detecting element (Position Sensitive Device) is used.
e, hereafter referred to as PSD). PSD
Has two output terminals, and outputs a current corresponding to the intensity and position of incident light from each output terminal. By calculating the value of the two output currents or the ratio of the two voltages corresponding to the two output currents, it is possible to obtain a signal that depends only on the light incident position.

【0004】このような測距装置では、近赤外投光素子
(InfraRed Emitting Diode、以
下IREDという)をパルス駆動し、PSDからの信号
を交流結合で信号成分だけ取り出し適度に増幅する。増
幅された信号を発光時間の後半だけ積分し、積分電圧が
所定電圧になるまで積分を繰り返し、それまでの回数を
PSDからの信号の大きさとする。PSDからの2つの
出力について所定電圧までの積分回数をN1、N2とす
ると式(1)の値Xから被写体までの距離を算出する。 X=N1/(N1+N2) (1)
In such a distance measuring apparatus, a near-infrared emitting element (hereinafter, referred to as IRED) is pulse-driven, and a signal from the PSD is extracted by an AC coupling to a signal component and is appropriately amplified. The amplified signal is integrated for the latter half of the light emission time, and the integration is repeated until the integrated voltage reaches a predetermined voltage, and the number of times until the integration is taken as the magnitude of the signal from the PSD. Assuming that the number of integrations up to a predetermined voltage for the two outputs from the PSD is N1 and N2, the distance to the subject is calculated from the value X of Expression (1). X = N1 / (N1 + N2) (1)

【0005】[0005]

【発明が解決しようとする課題】上記のように交流結合
された信号は、被写体までの距離や被写体の反射率で信
号の大きさが異なる。また値N1・N2を大きく設定す
れば値Xの精度を上げることができるものの、そのため
には増幅回路中に設定が可能なゲインを多く持つ必要が
あり、回路規模が増大する。
As described above, the magnitude of the AC-coupled signal differs depending on the distance to the subject and the reflectance of the subject. If the values N1 and N2 are set to be large, the accuracy of the value X can be increased. However, for that purpose, it is necessary to have many gains that can be set in the amplifier circuit, and the circuit scale increases.

【0006】[0006]

【課題を解決するための手段】以上の課題を解決するた
め、本発明では、被写体へ複数のパルス光を照射する投
光手段と、前記被写体からの反射光を受光する受光手段
、前記受光手段の出力信号を積分する積分回路と、前
記積分回路の出力信号が所定値に達するまでの前記パル
ス光の数をカウントするカウント手段と、前記カウント
手段のカウント値に基づき前記被写体までの距離を演算
する演算手段を有し、前記積分回路は前記パルス光の投
光時間内で設定自在の動作時間の積分動作を行う構成と
している。
In order to solve the above problems, the present invention provides a light projecting means for irradiating a subject with a plurality of pulsed lights, a light receiving means for receiving light reflected from the subject , An integrating circuit for integrating the output signal of the means , and the pulse until the output signal of the integrating circuit reaches a predetermined value.
Counting means for counting the number of light beams;
Calculating means for calculating the distance to the subject based on the count value of the means , wherein the integrating circuit projects the pulsed light.
A configuration that performs an integration operation with an operation time that can be set within the light time
are doing.

【0007】[0007]

【実施例】本発明の構成を図1に基づいて説明する。投
光回路10は被写体に測距のための投射光を投光する投
光回路である。PSD3は被写体からの反射光を受光
し、電流電圧変換回路20および30にその受光位置に
応じた信号を出力する。電流電圧変換回路20および3
0は共にPSD3の出力電流を電圧に変換する回路であ
り、これらの出力信号のうちの1つがスイッチ4によっ
て選択される。この選択された信号は続く増幅回路40
によって増幅され、さらに続く積分回路50によって積
分され、レベル判定回路60によって基準電圧と比較さ
れ、その比較結果はCPU70に出力される。CPU7
0はRAM71、ROM72、カウンタ73、カウンタ
74とデータの授受を行うと共に、投光回路10および
モータ75に駆動信号を出力する。モータ75は鏡筒7
6を駆動する。動作の概要としては、被写体にパルス光
を投光しその反射光のレベルに応じて増幅回路のゲイン
を決定する。その結果、反射光のレベルが非常に高い場
合はゲインを最小にした状態で積分回路の積分時間を短
くし、増幅回路を飽和させることなく測距精度を維持す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the present invention will be described with reference to FIG. The light projecting circuit 10 is a light projecting circuit that projects projection light for distance measurement to a subject. The PSD 3 receives the reflected light from the subject and outputs a signal corresponding to the light receiving position to the current / voltage conversion circuits 20 and 30. Current-voltage conversion circuits 20 and 3
Numeral 0 denotes a circuit for converting the output current of the PSD 3 into a voltage, and one of these output signals is selected by the switch 4. The selected signal is supplied to the following amplifying circuit 40.
, And is further integrated by the integrating circuit 50, compared with the reference voltage by the level determination circuit 60, and the comparison result is output to the CPU 70. CPU7
0 transmits / receives data to / from the RAM 71, the ROM 72, the counter 73, the counter 74, and outputs a drive signal to the light emitting circuit 10 and the motor 75. The motor 75 is the lens barrel 7
6 is driven. The outline of the operation is that the subject
And the gain of the amplifier circuit according to the level of the reflected light.
To determine. As a result, when the reflected light level is very high,
If the gain is minimized, shorten the integration time of the integrator.
Comb, maintaining ranging accuracy without saturating the amplifier circuit
You.

【0008】次に、各回路の動作について詳しく説明す
る。不図示の公知のレリーズスイッチが押されると、測
距動作に先立ってCPU70を含む図1内のすべての回
路の電源がオンする。次にCPU70はRAM71の内
容をクリアし、増幅回路40のゲインを決定する。投光
回路10はIRED14を駆動するための駆動回路であ
り、ベース抵抗11、トランジスタ12、電流制限抵抗
13およびIRED14からなる。CPU70からパル
ス状の投光信号が出力されると、ベース抵抗11はその
信号がハイ(”H”)レベルになる条件でIRED14
を駆動し、IRED14は発光する。発光した光は投光
レンズ1によって集光され不図示の被写体に向けて投光
される。被写体によって反射された光の一部は受光レン
ズ2によって再び集光されPSD3に入射する。
Next, the operation of each circuit will be described in detail. When a known release switch (not shown) is pressed, the power of all the circuits in FIG. 1 including the CPU 70 is turned on prior to the distance measuring operation. Next, the CPU 70 clears the contents of the RAM 71 and determines the gain of the amplifier circuit 40. The light projecting circuit 10 is a driving circuit for driving the IRED 14, and includes a base resistor 11, a transistor 12, a current limiting resistor 13, and the IRED 14. When a pulsed light emission signal is output from the CPU 70, the base resistor 11 outputs the IRED 14 under the condition that the signal becomes high ("H") level.
And the IRED 14 emits light. The emitted light is condensed by the light projecting lens 1 and projected toward a subject (not shown). Part of the light reflected by the subject is collected again by the light receiving lens 2 and enters the PSD 3.

【0009】電流電圧変換回路20および電流電圧変換
回路30はPSD3と一体となって受光回路を構成す
る。PSD3に光信号が入射すると、PSD3はその強
度と入射位置に応じた電流を電流電圧変換回路20と電
流電圧変換回路30に出力する。電流電圧変換回路20
はアンプ21と帰還抵抗22で構成され入力電流に比例
した電圧を出力する回路であり、電流電圧変換回路30
はアンプ31と帰還抵抗32とを持ち、電流電圧変換回
路20とまったく同じ構成で、入力電流に応じた電圧を
出力する。
The current-voltage conversion circuit 20 and the current-voltage conversion circuit 30 constitute a light receiving circuit integrally with the PSD 3. When an optical signal is incident on the PSD 3, the PSD 3 outputs a current corresponding to the intensity and the incident position to the current-voltage conversion circuit 20 and the current-voltage conversion circuit 30. Current-voltage conversion circuit 20
Is a circuit comprising an amplifier 21 and a feedback resistor 22 and outputting a voltage proportional to the input current.
Has an amplifier 31 and a feedback resistor 32, has exactly the same configuration as the current-voltage conversion circuit 20, and outputs a voltage corresponding to the input current.

【0010】スイッチ4は電流電圧変換回路20と電流
電圧変換回路30のいずれかの出力を後段の回路に伝え
る役割を持ち、その状態はCPU70によって制御され
る。PSD3の遠距離側信号の測距を行うときは電流電
圧変換回路20に、近距離側信号の測距を行うときは電
流電圧変換回路30側にオンする。
The switch 4 has a role of transmitting the output of one of the current-voltage conversion circuit 20 and the current-voltage conversion circuit 30 to a subsequent circuit, and its state is controlled by the CPU 70. It turns on the current-voltage conversion circuit 20 when measuring the distance of the long-distance signal of the PSD 3, and turns on the current-voltage conversion circuit 30 when measuring the distance of the short-distance signal.

【0011】増幅回路40はゲイン切換の可能な増幅回
路である。増幅回路40の前にはカップリングコンデン
サ5が接続され、入力信号の直流成分はここでカットさ
れる。増幅回路40はアンプ41と2個の帰還抵抗で構
成された、入力信号をある一定のゲインで増幅する回路
である。回路中にスイッチ46とスイッチ47という2
つのスイッチを持っており、これらのスイッチはCPU
70によってオン/オフを制御できる。スイッチ46は
帰還抵抗43を、スイッチ47は帰還抵抗44をそれぞ
れオン/オフするので、これらのスイッチの状態により
アンプ41のゲインが段階的に変化する。従って信号の
増幅もこの段階的に変化したゲインに応じて行われ、後
段の積分回路50に出力される。増幅回路40は反転増
幅を行うので、出力する電圧の極性は電源電圧と逆極性
となる。
The amplifying circuit 40 is an amplifying circuit capable of switching a gain. The coupling capacitor 5 is connected before the amplifier circuit 40, and the DC component of the input signal is cut off here. The amplification circuit 40 is a circuit composed of an amplifier 41 and two feedback resistors, and amplifies an input signal with a certain gain. The switch 46 and the switch 47 in the circuit
Has two switches, these switches are CPU
ON / OFF can be controlled by 70. Since the switch 46 turns on / off the feedback resistor 43 and the switch 47 turns on / off the feedback resistor 44, the gain of the amplifier 41 changes stepwise according to the state of these switches. Therefore, signal amplification is also performed in accordance with the stepwise changed gain, and is output to the integration circuit 50 in the subsequent stage. Since the amplifier circuit 40 performs inverting amplification, the polarity of the output voltage is opposite to the power supply voltage.

【0012】積分回路50はアンプ51、入力抵抗5
2、積分コンデンサ53、スイッチ54、電圧ホロワ5
5で構成された、入力電圧を時間積分するための回路で
ある。積分動作に先だって積分コンデンサ53に残って
いる電荷を放電するためスイッチ54がオンする。十分
に放電するとスイッチ54はオフする。スイッチ6のオ
ンによって積分動作が開始すると、積分コンデンサ53
は入力信号の時間積分値を電荷として貯える。このとき
積分コンデンサ53の端子間電圧はコンパレータ61に
出力されている。積分動作が終了するとスイッチ6はオ
フする。
An integrating circuit 50 includes an amplifier 51 and an input resistor 5.
2, integrating capacitor 53, switch 54, voltage follower 5
5 is a circuit for integrating the input voltage with time. Prior to the integration operation, the switch 54 is turned on to discharge the charge remaining in the integration capacitor 53. When the discharge is sufficient, the switch 54 turns off. When the integration operation is started by turning on the switch 6, the integration capacitor 53
Stores the time integrated value of the input signal as electric charge. At this time, the voltage between the terminals of the integrating capacitor 53 is output to the comparator 61. When the integration operation is completed, the switch 6 turns off.

【0013】レベル判定回路60はコンパレータ61と
基準電源63、基準電源64とで構成された入力電圧の
レベルを判定するための回路である。コンパレータ61
は積分電圧Viをスイッチ62によって選択された基準
電源63の電圧V1または基準電源64の電圧V2と逐
次比較し、積分電圧Viの方が高ければHレベル、低け
ればLレベルとなるようなデジタル信号出力電圧Voを
CPU70に出力する。
The level determining circuit 60 is a circuit for determining the level of the input voltage composed of the comparator 61, the reference power supply 63, and the reference power supply 64. Comparator 61
Is a digital signal such that the integrated voltage Vi is sequentially compared with the voltage V1 of the reference power supply 63 or the voltage V2 of the reference power supply 64 selected by the switch 62. If the integrated voltage Vi is higher, the digital signal becomes H level; The output voltage Vo is output to the CPU 70.

【0014】次に本発明の実施例の回路の動作について
説明する。この測距ルーチンに入ると、まず図1内のす
べての回路の電源をオンする。次にCPU70はRAM
71の内容をクリアし、増幅回路40のゲインを後述の
方法によって決定する。このゲイン決定の動作の中で被
写体からの反射光が非常に大きい場合はRAM71中の
至近フラグがセットされるので、その場合は測距を行わ
ずに至近と判定する。それから電流電圧変換回路20で
測距し、値N1がRAM71に保存される。この遠距離
側の測距動作中に被写体からの反射光が非常に小さい場
合はRAM71中の無限遠フラグがセットされるので、
その場合は無限遠と判定する。さらにそれから電流電圧
変換回路30で測距し、値N2がRAM71に保存され
る。以上で測距動作が終了すると、無限遠フラグがセッ
トされていれば無限遠、至近フラグがセットされていれ
ば至近と判断し、いずれでもなければRAM71に保存
されている値N1とN2を用いて値Xを算出する。値X
が定まると、図5に示すように値Xによって一義的に定
まるROM72のアドレスを参照し被写体までの距離を
求め、モータ75を制御して鏡筒76を駆動する。最後
にCPU70は図1内のすべての回路の電源をオフし
て、このルーチンを抜ける。図4にこの測距動作中の図
1の各部の変化を示した。
Next, the operation of the circuit according to the embodiment of the present invention will be described. When entering this distance measurement routine, first, the power supplies of all the circuits in FIG. 1 are turned on. Next, the CPU 70
The contents of 71 are cleared, and the gain of the amplifier circuit 40 is determined by a method described later. If the reflected light from the subject is very large during the operation of determining the gain, the close flag in the RAM 71 is set. In this case, it is determined that the distance is not measured and the close distance is determined. Then, the distance is measured by the current-voltage conversion circuit 20, and the value N1 is stored in the RAM 71. If the reflected light from the subject is very small during the distance measuring operation on the far side, the infinity flag in the RAM 71 is set.
In that case, it is determined to be infinity. Then, the distance is measured by the current-voltage conversion circuit 30, and the value N2 is stored in the RAM 71. When the distance measuring operation is completed as described above, it is determined that the infinity flag is set to infinity, and if the close flag is set, it is determined to be close. Otherwise, the values N1 and N2 stored in the RAM 71 are used. To calculate a value X. Value X
Is determined, the distance to the subject is determined by referring to the address of the ROM 72 uniquely determined by the value X as shown in FIG. 5, and the lens barrel 76 is driven by controlling the motor 75. Finally, the CPU 70 turns off the power of all the circuits in FIG. 1 and exits this routine. FIG. 4 shows a change of each part in FIG. 1 during the distance measuring operation.

【0015】次に、増幅回路40のゲイン決定の動作を
図2、図3を使って説明する。最初にCPU70によっ
てスイッチ4を電流電圧変換回路20側にオンする。ス
イッチ62を基準電源63側にオンし、スイッチ54を
オンする。これは図3aの条件である。積分コンデンサ
53にたまっている電荷を放電し(図2a)、十分に電
荷を放電した後、スイッチ54をオフし、そしてカウン
タ73中の値N1を0にクリアする(図2b)。そして
CPU70は投光回路10を動作させ、投光を開始す
る。投光開始に伴う各アンプの立ち上り時間の確保と電
源変動の影響とを軽減するため、投光後時間T1(たと
えば36マイクロ秒)を経過してから積分回路を時間T
2(たとえば64マイクロ秒)の間だけ動作させる。そ
れが終わると投光・積分を停止して、時間T5の間だけ
待機し、カウンタに1を加える。
Next, the operation of determining the gain of the amplifier circuit 40 will be described with reference to FIGS. First, the switch 4 is turned on by the CPU 70 to the current-voltage conversion circuit 20 side. The switch 62 is turned on to the reference power supply 63 side, and the switch 54 is turned on. This is the condition of FIG. 3a. The charge stored in the integrating capacitor 53 is discharged (FIG. 2a), and after sufficiently discharging, the switch 54 is turned off and the value N1 in the counter 73 is cleared to 0 (FIG. 2b). Then, the CPU 70 operates the light emitting circuit 10 to start emitting light. In order to secure the rise time of each amplifier at the start of light emission and to reduce the influence of power supply fluctuation, the integration circuit is activated after the time T1 (for example, 36 microseconds) has elapsed after light emission.
2 (for example, 64 microseconds). After that, the light emission / integration is stopped, and the apparatus stands by only for the time T5, and adds 1 to the counter.

【0016】図2のように、この動作をあらかじめ決め
られた回数Ng(たとえば10回)だけ繰り返した後、
スイッチ6をオフして積分コンデンサ53の端子間電圧
すなわち積分電圧Viをコンパレータ61に出力し、コ
ンパレータ61はその電圧を基準電源63の電圧V1と
比較してその結果をデジタル信号に変換してCPU70
に出力する。CPU70はコンパレータ61の出力がH
レベルならばスイッチ46をオンする。これは図3bの
条件であり、このときのゲインは、図3に示されるよう
に前回の投光時の2分の1になる。以下同様に積分動作
と比較演算とをくり返し、コンパレータ61の出力がH
レベルならスイッチ47をオンする。これは図3cの条
件であり、このときのゲインは、図3に示されるように
前回の投光時の4分の1になる。もしすべてのスイッチ
をオンしてもコンパレータ61の出力がHレベルの場合
はこの積分時間のままではこれ以上小さいゲインは設定
できないため、1投光時間中の積分時間を時間T2の8
分の1である時間T3(この場合は8マイクロ秒)に設
定し等価的なゲインを8分の1にしたうえでスイッチ4
6と47とを開放し、同様な処理を行う。これは図3d
の条件である。
As shown in FIG. 2, after repeating this operation a predetermined number of times Ng (for example, 10 times),
The switch 6 is turned off to output the voltage between the terminals of the integration capacitor 53, that is, the integration voltage Vi, to the comparator 61. The comparator 61 compares the voltage with the voltage V1 of the reference power supply 63, converts the result to a digital signal, and converts the result into a digital signal.
Output to The output of the comparator 61 is H
If the level is the level, the switch 46 is turned on. This is the condition of FIG. 3B, and the gain at this time is half that of the previous light projection as shown in FIG. Hereinafter, similarly, the integration operation and the comparison operation are repeated, and the output of the comparator 61 becomes H
If the level is the level, the switch 47 is turned on. This is the condition shown in FIG. 3C, and the gain at this time is one quarter that of the previous light projection, as shown in FIG. Even if all the switches are turned on, if the output of the comparator 61 is at the H level, a smaller gain cannot be set with this integration time.
The switch T4 is set to a time T3 (8 microseconds in this case), which is 1 / min and the equivalent gain is reduced to 1/8.
6 and 47 are opened, and the same processing is performed. This is Figure 3d
Is the condition.

【0017】このときゲインは最初の投光動作の8分の
1、16分の1、32分の1が設定でき、これらはそれ
ぞれ図3d、e、fの条件に相当する。スイッチ6の動
作は図2の破線で示される。それでもコンパレータ61
の出力がHレベルになるなら、次は1投光時間中の積分
時間を時間T2の64分の1である時間T4(この場合
は1マイクロ秒)に設定し等価的なゲインを64分の1
にしたうえでスイッチ46と47とを開放し、同様な処
理を行う。このときゲインは最初の投光動作の64分の
1、128分の1、256分の1が設定でき、これらは
それぞれ図3g、h、iの条件に相当する。スイッチ6
の動作は図2の点線で示される。1投光時間中の積分時
間が時間T4でかつスイッチ46と47を共にオンして
もなおコンパレータ61の出力がHレベルになる場合は
被写体からの反射光が非常に大きく、被写体が至近距離
にあるとみなせるので、至近フラグをセットしてこのル
ーチンを抜ける。それ以外の場合は、最終的に図3a〜
iのいずれかのゲインが選択されているため、この条件
をRAM71中の適切なアドレスに格納する。
At this time, the gain can be set to 1/8, 1/16, or 1/32 of the first light projecting operation, which correspond to the conditions of FIGS. 3d, 3e, and 3f, respectively. The operation of the switch 6 is indicated by a broken line in FIG. Still comparator 61
Becomes H level, the integration time during one light projection time is set to time T4 (1 microsecond in this case), which is 1/64 of time T2, and the equivalent gain is set to 64 minutes. 1
Then, the switches 46 and 47 are opened, and the same processing is performed. At this time, the gain can be set to 1/64, 1/128, and 256/1, which correspond to the conditions of FIGS. 3g, h, and i, respectively. Switch 6
Is indicated by the dotted line in FIG. If the integration time during one light emission period is time T4 and the output of the comparator 61 is still at the H level even when both the switches 46 and 47 are turned on, the reflected light from the subject is very large, and the subject is at a close distance. Since it can be considered that there is, the close flag is set and the process exits this routine. Otherwise, finally FIG.
Since any one of the gains i is selected, this condition is stored in an appropriate address in the RAM 71.

【0018】以上と同様の動作を電流電圧変換回路30
についても行い、最終的に得られたa〜iのいずれかの
ゲインを電流電圧変換回路20のゲイン決定動作によっ
て得られたゲインと比較し、増幅回路のスイッチ46・
47および積分時間をいずれかゲインの小さい方の条件
に設定する。
The same operation as described above is performed by the current-voltage conversion circuit 30.
Is performed, and any of the finally obtained gains a to i is compared with the gain obtained by the gain determination operation of the current-voltage conversion circuit 20.
47 and the integration time are set to the condition with the smaller gain.

【0019】次に、電流電圧変換回路20による測距を
図2に基づいて説明する。最初にスイッチ4を電流電圧
変換回路20側にオンする。次にスイッチ54をオン
し、積分コンデンサ53にたまっている電荷を放電させ
る。十分に電荷を放電した後、スイッチ54はオフす
る。そしてカウンタ73中の値N1を0にクリアする。
スイッチ62は基準電源64の方にオンし、電流電圧変
換回路20での測距動作に入る。測距の方法は図2に示
した通りである。投光を繰り返しながら値N1を加算し
ていき、積分電圧Viが基準電源64の電圧V2に達し
た時点で投光を終了するが、もしも被写体までの距離が
遠くてあらかじめ定められた回数Ncだけ投光してもV
2に達しない場合は被写体からの反射光が非常に小さい
ので被写体が無限遠位置にあるものと判断し、RAM7
1中の無限遠フラグをセットする。それ以外の場合は測
距終了時にカウンタ73に残っている値N1をRAM7
1に格納してこのルーチンを抜ける。
Next, distance measurement by the current / voltage conversion circuit 20 will be described with reference to FIG. First, the switch 4 is turned on to the current-voltage conversion circuit 20 side. Next, the switch 54 is turned on, and the electric charge accumulated in the integration capacitor 53 is discharged. After sufficiently discharging the charge, the switch 54 is turned off. Then, the value N1 in the counter 73 is cleared to zero.
The switch 62 is turned on toward the reference power supply 64, and starts the distance measuring operation in the current / voltage conversion circuit 20. The method of distance measurement is as shown in FIG. While repeating the light emission, the value N1 is added, and when the integrated voltage Vi reaches the voltage V2 of the reference power supply 64, the light emission ends. However, if the distance to the subject is long and the predetermined number of times Nc is reached. V
If it does not reach 2, the reflected light from the subject is very small, so it is determined that the subject is at the infinity position.
Set the infinity flag in 1. Otherwise, the value N1 remaining in the counter 73 at the end of the distance measurement is stored in the RAM 7
1 is stored and the routine exits.

【0020】電流電圧変換回路30による測距もほぼ同
様で、最初にスイッチ54をオンし、積分コンデンサ5
3にたまっている電荷を放電させる。十分に電荷を放電
した後、スイッチ54はオフする。そしてカウンタ74
中の値N2を0にクリアする。続いて測距動作に移る。
測距の方法は図2に示した通りである。投光を繰り返し
ながら値N2を加算していき、積分電圧ViがV2に達
した時点で投光を終了する。測距終了時にカウンタ74
に残っている値N2をRAM71の適切なアドレスに格
納してこのルーチンを抜ける。
The distance measurement by the current-voltage conversion circuit 30 is almost the same. First, the switch 54 is turned on and the integrating capacitor 5 is turned on.
The charge accumulated in 3 is discharged. After sufficiently discharging the charge, the switch 54 is turned off. And the counter 74
The middle value N2 is cleared to 0. Subsequently, the operation proceeds to the distance measuring operation.
The method of distance measurement is as shown in FIG. The value N2 is added while repeating the light emission, and the light emission ends when the integrated voltage Vi reaches V2. Counter 74 at the end of ranging
Is stored in the appropriate address of the RAM 71, and the process exits from this routine.

【0021】以上が本実施例における回路の動作であ
る。以上の動作をフローチャートで表わすと図6〜図9
のようになる。まず、メインルーチンを図6に基づいて
説明する。この測距ルーチンに入ると、CPU70は測
距回路全体の電源をオンし(S001)、CPU70は
RAM71の内容をクリアする(S002)。次に電流
電圧変換回路20によって増幅回路40の最終的なゲイ
ンを決定し、そのゲインをRAM71の適切なアドレス
に格納する(S003)。この時至近フラグがセットさ
れていればS012にジャンプする(S004)。さら
に電流電圧変換回路30によって増幅回路40の最終的
なゲインを決定し、そのゲインをRAM71の適切なア
ドレスに格納する(S005)このとき至近フラグがセ
ットされていればS012にジャンプする(S00
6)、そしてS003およびS005で求めたゲインを
RAM71から読み出して比較し、増幅回路のスイッチ
46・47および積分時間をいずれかゲインの小さい方
の条件に設定する(S007)。
The above is the operation of the circuit in this embodiment. The above operations are represented by flowcharts in FIGS.
become that way. First, the main routine will be described with reference to FIG. When entering the distance measurement routine, the CPU 70 turns on the power of the entire distance measurement circuit (S001), and the CPU 70 clears the contents of the RAM 71 (S002). Next, the final gain of the amplifier circuit 40 is determined by the current / voltage conversion circuit 20, and the gain is stored in an appropriate address of the RAM 71 (S003). At this time, if the close flag is set, the process jumps to S012 (S004). Further, the final gain of the amplifier circuit 40 is determined by the current / voltage conversion circuit 30, and the gain is stored at an appropriate address of the RAM 71 (S005). At this time, if the closest flag is set, the process jumps to S012 (S00).
6) Then, the gains obtained in S003 and S005 are read from the RAM 71 and compared, and the switches 46 and 47 of the amplifier circuit and the integration time are set to the condition of the smaller gain (S007).

【0022】それから電流電圧変換回路30での測距を
行い、値N1をRAM71の適切なアドレスに記憶し
(S008)、無限遠フラグの状態を確認し、セットさ
れていればS012にジャンプする(S009)。同様
に電流電圧変換回路30での測距を行い、値N2をRA
M71の適切なアドレスに記憶する(S010)。サブ
ルーチンS008とS010の操作でRAM71に保存
されている値N1と値N2を読み出して値Xを算出する
(S011)。その結果無限遠フラグがセットされてい
れば無限遠、至近フラグがセットされていれば至近、そ
れ以外では値Xによって一義的に定まるROM72のア
ドレス(図5)を参照して被写体までの距離を求め(S
012)、モータ75を制御して適切な位置に鏡筒76
を駆動する(S013)。最後に測距回路の電源をオフ
し(S014)、このルーチンを抜ける。
Then, the distance is measured by the current / voltage conversion circuit 30, the value N1 is stored in an appropriate address of the RAM 71 (S008), the state of the infinity flag is checked, and if it is set, the process jumps to S012 (S012). S009). Similarly, distance measurement is performed by the current-voltage conversion circuit 30, and the value N2 is set to RA
It is stored in an appropriate address of M71 (S010). The values N1 and N2 stored in the RAM 71 are read out by the operations of the subroutines S008 and S010 to calculate the value X (S011). As a result, if the infinity flag is set, the distance to the object is determined by referring to the address of the ROM 72 (FIG. 5) uniquely determined by the value X. Ask (S
012), controlling the motor 75 to position the lens barrel 76 at an appropriate position.
Is driven (S013). Finally, the power supply of the distance measuring circuit is turned off (S014), and the process exits from this routine.

【0023】次に、各サブルーチン内での動作を説明す
る。まず、増幅回路40のゲイン決定のサブルーチンを
図7に基づいて説明する。増幅回路40のゲイン決定の
サブルーチンに入ると、CPU70はスイッチ4を電流
電圧変換回路20側にオン、スイッチ62を基準電源6
3側にオンし(S101)、スイッチ54を一瞬オンし
積分コンデンサ53にたまっている電荷を放電し(S1
02)、積分時間を時間T2に設定し、カウンタ73中
の値N1を0にクリアする(S103)。
Next, the operation in each subroutine will be described. First, a subroutine for determining the gain of the amplifier circuit 40 will be described with reference to FIG. When the CPU 70 enters a subroutine for determining the gain of the amplifier circuit 40, the CPU 70 turns on the switch 4 on the current / voltage conversion circuit 20 side and switches the switch 62 on the reference power source 6
3 is turned on (S101), the switch 54 is momentarily turned on, and the electric charge accumulated in the integration capacitor 53 is discharged (S1).
02), the integration time is set to time T2, and the value N1 in the counter 73 is cleared to 0 (S103).

【0024】続いてCPU70によって投光を開始し
(S104)、時間T1だけ待機すると(S105)、
スイッチ6をオンし積分動作をしながら(S106)定
められた時間だけ積分動作を行う。この間積分コンデン
サ53には電荷が貯えられる(S107)。それから投
光回路10の動作を止めて投光動作を終了し、スイッチ
6をオフし積分動作を終えて(S108)、時間T5だ
け待機し(S109)、カウンタ73に1を加える(S
110)。カウンタ73中の値N1があらかじめ決めら
れた回数Ng未満ならばS104にジャンプする(S1
11)。値N1が回数Ng以上ならば積分電圧Viはコ
ンパレータ61に出力され、コンパレータ61はその電
圧をV1と比較し、その結果出力電圧VoをCPU70
に出力する(S112)。CPU70は出力電圧Voの
レベルを判断し(S113)、Hレベルであればそのと
きのスイッチ46および47の状態と積分時間とを記憶
し(S114)、メインルーチンに戻る。ここで定めら
れた条件はこの測距ルーチンを抜けるまで変更されな
い。
Subsequently, light emission is started by the CPU 70 (S104), and after waiting for a time T1 (S105),
While the switch 6 is turned on, the integration operation is performed for a predetermined time while performing the integration operation (S106). During this time, charge is stored in the integration capacitor 53 (S107). Then, the operation of the light projecting circuit 10 is stopped to end the light projecting operation, the switch 6 is turned off, the integration operation is finished (S108), the process waits for a time T5 (S109), and 1 is added to the counter 73 (S108).
110). If the value N1 in the counter 73 is less than the predetermined number Ng, the process jumps to S104 (S1).
11). If the value N1 is equal to or greater than the number Ng, the integrated voltage Vi is output to the comparator 61, and the comparator 61 compares the voltage with V1, and as a result outputs the output voltage Vo to the CPU 70.
(S112). The CPU 70 determines the level of the output voltage Vo (S113), and if it is at the H level, stores the states of the switches 46 and 47 and the integration time at that time (S114), and returns to the main routine. The conditions determined here are not changed until this distance measurement routine is exited.

【0025】出力電圧VoがLレベルだった場合、CP
U70はまずスイッチ46の状態を確認し(S11
5)、オフしていればスイッチ46をオンしアンプ41
のゲインをより小さくしてから(S116)、S102
にジャンプする(S117)。スイッチ46がオンして
いればスイッチ47の状態を確認し、オフしていればス
イッチ47をオンしアンプ41のゲインをより小さくし
てから(S118)、S102にジャンプする(S11
9)。スイッチ47がオンしていれば積分時間を時間T
3と比較し(S120)、時間T3よりも大きければ時
間T3に設定し、スイッチ46とスイッチ47をオフし
てからS102にジャンプする(S121)。積分時間
が時間T3よりも大きければさらに時間T4と比較し、
時間T4よりも大きければ時間T4に設定し、スイッチ
46とスイッチ47をオフしてからS102にジャンプ
する(S122)。時間T4であればRAM71中の至
近フラグをセットし(S123)、このサブルーチンを
抜け、メインルーチンに戻る。電流電圧変換回路30に
よるゲイン決定動作は、スイッチ4を最初に電流電圧変
換回路30側にオンする以外はS101からS123ま
でと同様なため、フローチャートは省略する。
When output voltage Vo is at L level, CP
U70 first checks the state of the switch 46 (S11).
5) If it is off, switch 46 is turned on and amplifier 41 is turned on.
After decreasing the gain of (S116), S102
Is jumped to (S117). If the switch 46 is on, the state of the switch 47 is checked. If the switch 46 is off, the switch 47 is turned on to reduce the gain of the amplifier 41 (S118), and then jump to S102 (S11).
9). If the switch 47 is on, the integration time is set to time T
3 (S120), and if it is longer than the time T3, the time is set to the time T3, the switches 46 and 47 are turned off, and the process jumps to S102 (S121). If the integration time is longer than the time T3, it is further compared with the time T4,
If the time is longer than the time T4, the time is set to the time T4, the switches 46 and 47 are turned off, and the process jumps to S102 (S122). If it is time T4, the closest flag in the RAM 71 is set (S123), and the process exits this subroutine and returns to the main routine. Since the gain determination operation by the current-voltage conversion circuit 30 is the same as that from S101 to S123 except that the switch 4 is first turned on to the current-voltage conversion circuit 30, the flowchart is omitted.

【0026】次に、電流電圧変換回路20による測距の
サブルーチンを図8に基づいて説明する。電流電圧変換
回路20による測距のサブルーチンに入ると、CPU7
0はスイッチ4を電流電圧変換回路20側にオンし、ス
イッチ62をV2側にオンし、さらにS114で記憶し
たスイッチ46とスイッチ47および積分時間を再現し
(S201)、スイッチ54を一瞬オンし積分コンデン
サ53にたまっている電荷を放電した後(S202)、
カウンタ73中の値N1を0にクリアする(S20
3)。続いて値N1が回数Nc以上かどうかを判定し、
回数Nc以上ならばRAM71中の無限遠フラグをセッ
トしメインルーチンに戻る(S205)。回数Nc未満
ならばS206にジャンプする(S204)。
Next, a subroutine for distance measurement by the current / voltage conversion circuit 20 will be described with reference to FIG. When a subroutine for distance measurement by the current / voltage conversion circuit 20 is entered, the CPU 7
0 turns on the switch 4 on the current / voltage conversion circuit 20 side, turns on the switch 62 on the V2 side, further reproduces the switches 46 and 47 and the integration time stored in S114 (S201), and turns on the switch 54 for a moment. After discharging the charge accumulated in the integration capacitor 53 (S202),
The value N1 in the counter 73 is cleared to 0 (S20)
3). Subsequently, it is determined whether or not the value N1 is equal to or greater than the number of times Nc,
If the number is equal to or greater than the number Nc, the infinity flag in the RAM 71 is set and the process returns to the main routine (S205). If the number is less than Nc, the process jumps to S206 (S204).

【0027】続いてCPU70によって投光を開始し
(S206)、時間T1だけ待機すると(S207)、
スイッチ6をオンし積分動作を開始し(S208)、S
114で記憶された条件で積分動作を行う(S20
9)。この間積分コンデンサ53には電荷が貯えられ
る。それから投光回路10の動作を止めて投光動作を終
了し、スイッチ6をオフし積分動作を終えて(S21
0)、時間T5だけ待機し(S211)、カウンタ73
に1を加算し(S212)、積分電圧Viをコンパレー
タ61に出力する。コンパレータ61はその電圧をV2
と比較し、その結果出力電圧VoをCPU70に出力す
る(S213)。CPU70は出力電圧Voのレベルを
判断し(S214)、Hレベルであればカウンタ73中
の値N1をRAM71に記憶して(S215)メインル
ーチンに戻る。LレベルであればS204にジャンプす
る。
Subsequently, light emission is started by the CPU 70 (S206), and after waiting for a time T1 (S207),
The switch 6 is turned on to start the integration operation (S208), and S
The integration operation is performed under the conditions stored in step 114 (S20).
9). During this time, charges are stored in the integration capacitor 53. Then, the operation of the light emitting circuit 10 is stopped to end the light emitting operation, the switch 6 is turned off, and the integration operation is completed (S21).
0), and waits for a time T5 (S211);
(S212), and outputs the integrated voltage Vi to the comparator 61. The comparator 61 calculates the voltage as V2
And outputs the output voltage Vo to the CPU 70 as a result (S213). The CPU 70 determines the level of the output voltage Vo (S214), and if it is at the H level, stores the value N1 in the counter 73 in the RAM 71 (S215) and returns to the main routine. If it is at the L level, the process jumps to S204.

【0028】次に、電流電圧変換回路30による測距の
サブルーチンを図9に基づいて説明する。電流電圧変換
回路30による測距のサブルーチンに入ると、CPU7
0はスイッチ4を電流電圧変換回路30側にオンし、ス
イッチ62をV2側にオンし、さらにS114で記憶し
たスイッチ46とスイッチ47および積分時間を再現し
(S301)、スイッチ54を一瞬オンし積分コンデン
サ53にたまっている電荷を放電した後(S302)、
カウンタ74中の値N2を0にクリアする(S30
3)。
Next, a subroutine for distance measurement by the current / voltage conversion circuit 30 will be described with reference to FIG. When the subroutine of the distance measurement by the current / voltage conversion circuit 30 is started, the CPU 7
0 turns on the switch 4 on the current-voltage conversion circuit 30 side, turns on the switch 62 on the V2 side, further reproduces the switches 46 and 47 and the integration time stored in S114 (S301), and turns on the switch 54 for a moment. After discharging the charges accumulated in the integration capacitor 53 (S302),
The value N2 in the counter 74 is cleared to 0 (S30)
3).

【0029】続いてCPU70によって投光を開始し
(S304)、時間T1だけ待機すると(S305)、
スイッチ6をオンし積分動作をしながら(S306)S
114で記憶された条件で積分動作を行う(S30
7)。この間積分コンデンサ53には電荷が貯えられ
る。それから投光回路10の動作を止めて投光動作を終
了し、スイッチ6をオフし、積分動作を終えて(S30
8)、時間T5だけ待機し(S309)、カウンタ74
に1を加算し(S310)、積分電圧Viをコンパレー
タ61に出力する。コンパレータ61はその電圧をV2
と比較し、その結果出力電圧VoをCPU70に出力す
る(S311)。CPU70は出力電圧Voのレベルを
判断し(S312)、Hレベルであればカウンタ74中
の値N2をRAM71に記憶して(S313)メインル
ーチンに戻る。LレベルであればS304にジャンプす
る。以上の動作により、被写体までの距離が測定され
る。
Subsequently, light emission is started by the CPU 70 (S304), and after waiting for a time T1 (S305),
While the switch 6 is turned on to perform the integration operation (S306), S
The integration operation is performed under the conditions stored in 114 (S30).
7). During this time, charges are stored in the integration capacitor 53. Then, the operation of the light emitting circuit 10 is stopped to end the light emitting operation, the switch 6 is turned off, and the integration operation is completed (S30).
8) Wait for time T5 (S309),
(S310), and outputs the integrated voltage Vi to the comparator 61. The comparator 61 calculates the voltage as V2
And outputs the output voltage Vo to the CPU 70 as a result (S311). The CPU 70 determines the level of the output voltage Vo (S312), and if it is at the H level, stores the value N2 in the counter 74 in the RAM 71 (S313) and returns to the main routine. If it is at the L level, the process jumps to S304. With the above operation, the distance to the subject is measured.

【0030】なお本実施例においては1投光中の積分時
間を64、8、1マイクロ秒の3段階に設定している
が、任意の値を設定してよいことはいうまでもない。ま
たアンプのゲインについても32倍、16倍、8倍の3
通りとなっているが、これも任意の個数のスイッチおよ
び抵抗を用いることができる。
In this embodiment, the integration time during one light projection is set to three stages of 64, 8, and 1 microsecond, but it goes without saying that any value may be set. Also, the gain of the amplifier is 32 times, 16 times, and 8 times.
However, any number of switches and resistors can be used.

【0031】[0031]

【発明の効果】本発明の構成によれば、積分コンデンサ
の端子間電圧をデジタル信号に変換せずに、積分回路の
出力信号が所定値に達するまでのパルス光の数に基づき
被写体までの距離を算出するため、より単純かつ安価な
回路で精度の高い測距を行うことができる。
According to the configuration of the present invention, the voltage between the terminals of the integrating capacitor is not converted into a digital signal, and the voltage of the integrating circuit is reduced .
Since the distance to the subject is calculated based on the number of pulse lights until the output signal reaches a predetermined value, highly accurate distance measurement can be performed with a simpler and less expensive circuit.

【0032】また、ゲイン設定と同様の効果を得ること
のできる積分時間を可変にできるようにしたので、利得
制御を利得可変の増幅回路のみで行う場合に比べて簡単
な構成でカウント部のカウント値を所定の数より大きく
することが可能となり、積分回路の出力信号が所定値に
達するまでのパルス光の数に基づき被写体までの距離を
算出する測距装置において、簡単な構成で測距精度の低
下を防止できる
Since the integration time for obtaining the same effect as the gain setting can be made variable, the gain
Control is simpler than when only a variable gain amplifier circuit is used
The count value of the counting section is larger than the specified number
And the output signal of the integrator circuit becomes a predetermined value.
The distance to the subject based on the number of pulsed light
In the distance measuring device to be calculated, the distance measurement accuracy is low with a simple configuration.
The bottom can be prevented .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す構成図FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】本発明の実施例の積分動作を説明する動作図FIG. 2 is an operation diagram illustrating an integration operation according to an embodiment of the present invention.

【図3】本発明の実施例において設定可能なゲインを説
明する図
FIG. 3 is a diagram illustrating gains that can be set in an embodiment of the present invention.

【図4】本発明の実施例の測距時の一連の動作を説明す
る動作図
FIG. 4 is an operation diagram illustrating a series of operations during distance measurement according to the embodiment of the present invention.

【図5】本発明の実施例の値Xから距離を求めるROM
72上のテーブル
FIG. 5 is a ROM for calculating a distance from a value X according to the embodiment of the present invention;
Table on 72

【図6】本発明の実施例の動作を示すメインフローチャ
ート
FIG. 6 is a main flowchart showing the operation of the embodiment of the present invention.

【図7】図6のフローチャートの増幅回路40のゲイン
決定の部分のサブルーチンを示すフローチャート
7 is a flowchart showing a subroutine of a part for determining a gain of the amplifier circuit 40 in the flowchart of FIG. 6;

【図8】図6のフローチャートの電流電圧変換回路20
による測距の部分のサブルーチンを示すフローチャート
8 is a current-voltage conversion circuit 20 in the flowchart of FIG.
Flowchart showing the subroutine of the distance measurement part by using

【図9】図6のフローチャートの電流電圧変換回路30
による測距の部分のサブルーチンを示すフローチャート
9 is a current-voltage conversion circuit 30 in the flowchart of FIG.
Flowchart showing the subroutine of the distance measurement part by using

【符号の説明】[Explanation of symbols]

10 投光回路 3 半導体位置検出素子(PSD) 20、30 電流電圧変換回路 40 増幅回路 50 積分回路 60 レベル判定回路 70 演算回路(CPU)71 カウント部 Reference Signs List 10 light emitting circuit 3 semiconductor position detecting element (PSD) 20, 30 current / voltage conversion circuit 40 amplification circuit 50 integration circuit 60 level determination circuit 70 arithmetic circuit (CPU) 71 counting section

フロントページの続き (56)参考文献 特開 昭62−246009(JP,A) 特開 平5−5621(JP,A) 特開 昭61−240113(JP,A) 特開 昭64−105210(JP,A) 特開 平1−205679(JP,A) 特開 平1−288178(JP,A) 特開 平4−351074(JP,A) 特開 平5−280973(JP,A) 特開 平6−67087(JP,A) 特開 平5−306931(JP,A) 特開 平2−12215(JP,A) 特開 昭62−165613(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02B 7/28 - 7/40 G01C 3/06 Continuation of the front page (56) References JP-A-62-260009 (JP, A) JP-A-5-5621 (JP, A) JP-A-61-240113 (JP, A) JP-A 64-105210 (JP) JP-A-1-205679 (JP, A) JP-A-1-288178 (JP, A) JP-A-4-351074 (JP, A) JP-A-5-280973 (JP, A) 6-67087 (JP, A) JP-A-5-306931 (JP, A) JP-A-2-12215 (JP, A) JP-A-62-165613 (JP, A) (58) Fields investigated (Int. G02B 7/ 28-7/40 G01C 3/06

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 被写体へ複数のパルス光を照射する投光
手段と、前記被写体からの反射光を受光する受光手段
、前記受光手段の出力信号を積分する積分回路と、前
記積分回路の出力信号が所定値に達するまでの前記パル
ス光の数をカウントするカウント手段と、前記カウント
手段のカウント値に基づき前記被写体までの距離を演算
する演算手段を有し、前記積分回路は前記パルス光の投
光時間内で設定自在の動作時間の積分動作を行うことを
特徴とする測距装置。
1. A light projecting means for irradiating a subject with a plurality of pulsed lights, a light receiving means for receiving reflected light from the subject, an integrating circuit for integrating an output signal of the light receiving means , and an output of the integrating circuit. The pulse until the signal reaches the predetermined value
Counting means for counting the number of light beams;
An arithmetic means for calculating a distance to the object based on the count value means, said integrating circuit measuring you and performing integral action of the operating time freely set within the light projecting time of the pulsed light Distance device.
JP14509693A 1993-06-16 1993-06-16 Distance measuring device Expired - Fee Related JP3232421B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP14509693A JP3232421B2 (en) 1993-06-16 1993-06-16 Distance measuring device
US08/260,353 US5572012A (en) 1993-06-16 1994-06-15 Distance measuring device for camera using integration of reflected light
GB9725885A GB2317521B (en) 1993-06-16 1994-06-16 Distance measuring device
DE4421092A DE4421092C2 (en) 1993-06-16 1994-06-16 Distance measuring device for a camera
GB9412103A GB2279197B (en) 1993-06-16 1994-06-16 Distance measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14509693A JP3232421B2 (en) 1993-06-16 1993-06-16 Distance measuring device

Publications (2)

Publication Number Publication Date
JPH0713067A JPH0713067A (en) 1995-01-17
JP3232421B2 true JP3232421B2 (en) 2001-11-26

Family

ID=15377286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14509693A Expired - Fee Related JP3232421B2 (en) 1993-06-16 1993-06-16 Distance measuring device

Country Status (1)

Country Link
JP (1) JP3232421B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4874538B2 (en) * 2004-11-18 2012-02-15 Hoya株式会社 Focus detection device

Also Published As

Publication number Publication date
JPH0713067A (en) 1995-01-17

Similar Documents

Publication Publication Date Title
US5444511A (en) Distance measuring device for camera
JP3232421B2 (en) Distance measuring device
US5572012A (en) Distance measuring device for camera using integration of reflected light
JP3337868B2 (en) Camera ranging device
US6549874B2 (en) Distance measuring device
JP3509282B2 (en) Camera ranging device
JP3234999B2 (en) Camera ranging device
JP3579524B2 (en) Distance measuring device and distance measuring method
JP3163405B2 (en) Camera ranging device
JP3174941B2 (en) Camera ranging device
JP2000214375A (en) Range finder device
JP3389406B2 (en) Camera ranging device
JP3361179B2 (en) Camera ranging device
JP3321336B2 (en) Camera ranging device
JP3223306B2 (en) Camera ranging device
JP3594816B2 (en) Distance measuring device
JP3481994B2 (en) Camera ranging device
JP3288984B2 (en) Distance measuring device and automatic focusing device
JPH06249650A (en) Range finder for camera
JPH09196664A (en) Distance measuring device for camera
JP3817097B2 (en) Ranging device
JPH07253321A (en) Distance measuring device for camera
JP2000121923A (en) Range finder
GB2317521A (en) Distance measuring device
JP2000162496A (en) Distance measuring equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090921

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees