JP3228229B2 - Optical waveguide platform and manufacturing method thereof - Google Patents

Optical waveguide platform and manufacturing method thereof

Info

Publication number
JP3228229B2
JP3228229B2 JP16721398A JP16721398A JP3228229B2 JP 3228229 B2 JP3228229 B2 JP 3228229B2 JP 16721398 A JP16721398 A JP 16721398A JP 16721398 A JP16721398 A JP 16721398A JP 3228229 B2 JP3228229 B2 JP 3228229B2
Authority
JP
Japan
Prior art keywords
optical waveguide
electrode wiring
optical
optical element
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16721398A
Other languages
Japanese (ja)
Other versions
JP2000002817A (en
Inventor
毅 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16721398A priority Critical patent/JP3228229B2/en
Publication of JP2000002817A publication Critical patent/JP2000002817A/en
Application granted granted Critical
Publication of JP3228229B2 publication Critical patent/JP3228229B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は光通信などに用いら
れるハイブリッド集積導波路型光デバイスにおいて、ハ
イブリッド集積された半導体光素子を動作させるための
電極配線を有する光導波路プラットフォームとその製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated waveguide type optical device used for optical communication and the like, and relates to an optical waveguide platform having electrode wirings for operating a hybrid integrated semiconductor optical device and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、光通信システムの大容量化が進む
とともに多機能の高度なシステムが求められている一方
で、光ファイバネットワークシステムの低コスト化の要
求が強くなっている。その中で、光デバイスの小型化、
高集積化および低コスト化は必須の項目である。このよ
うな状況の中、Si(シリコン)基板上に石英系光導波
路が形成された光導波路プラットフォーム上に、LD
(半導体レーザ)やPD(フォトダイオード)、あるい
はSOA(半導体光アンプ)などの半導体光素子を搭載
してハイブリッド集積することにより部品点数を削減
し、小型化、多機能化、低コスト化する技術が有力視さ
れており、現在盛んに研究が行われている。図3はこの
種の光導波路プラットフォームの概略構成を示す斜視図
であり、Si基板101の表面に絶縁膜102が形成さ
れ、この絶縁膜102の表面上には下層クラッド層14
1、コア142、上層クラッド層143からなる光導波
路104が形成されている。また、前記光導波路104
が形成されていない前記Si基板101の表面には、金
属膜をパターン形成した電極配線103が延設される。
また、前記光導波路104が形成されていないSi基板
101上の一部は光素子搭載部107として構成され、
LDやPD等の光素子108が前記電極配線103に設
けられたアイランド部103aに搭載される。前記光素
子108は前記電極配線103に電気接続され、この電
極配線103を通して前記光素子108に電気信号が伝
送される。
2. Description of the Related Art In recent years, as the capacity of an optical communication system has been increased and a multifunctional advanced system has been demanded, a demand for a cost reduction of an optical fiber network system has been increasing. Among them, miniaturization of optical devices,
High integration and low cost are essential items. Under these circumstances, an LD is placed on an optical waveguide platform in which a quartz-based optical waveguide is formed on a Si (silicon) substrate.
A technology that reduces the number of components and achieves miniaturization, multifunctionality, and cost reduction by mounting and integrating semiconductor optical elements such as (semiconductor laser), PD (photodiode), or SOA (semiconductor optical amplifier). Is considered to be promising, and research is being actively conducted. FIG. 3 is a perspective view showing a schematic configuration of this type of optical waveguide platform. An insulating film 102 is formed on a surface of a Si substrate 101, and a lower cladding layer 14 is formed on the surface of the insulating film 102.
1, an optical waveguide 104 including a core 142 and an upper cladding layer 143 is formed. Further, the optical waveguide 104
An electrode wiring 103 on which a metal film is patterned is extended on the surface of the Si substrate 101 on which no is formed.
Further, a part of the Si substrate 101 where the optical waveguide 104 is not formed is configured as an optical element mounting part 107,
An optical element 108 such as an LD or PD is mounted on the island portion 103 a provided on the electrode wiring 103. The optical element 108 is electrically connected to the electrode wiring 103, and an electric signal is transmitted to the optical element 108 through the electrode wiring 103.

【0003】しかしながら、このようなハイブリッド集
積した光素子に電気接続されるプラットフォーム上に形
成されている電極配線103は、Si基板101上に形
成された熱酸化膜などの1μm以下の薄い絶縁膜102
上に形成されているため、Si基板101の表面と電極
配線103が近接状態で対向配置された状態となり、S
i基板101による誘電体損失が大きい、あるいはSi
基板101と電極配線103との間の寄生容量が大きい
などの理由で、Gb/sオーダの高速動作特性が劣化す
るという問題があった。この問題を解決するために、1
994年電子情報通信学会秋季大会講演論文集C-195
に、図4に示す構成が提示されている。この構成は、光
導波路104の下層クラッド層141の形成と同時に、
Si基板101の表面にバッファ層106を形成し、こ
のバッファ層106上に電極配線103を形成したもの
である。バッファ層106は30μm程度の厚さに設定
することが可能なため、前記したようなSi基板101
による電極配線103への影響を十分低減することが可
能となり、良好な高速動作の特性を得ることができる。
However, the electrode wiring 103 formed on the platform electrically connected to such a hybrid integrated optical device is formed of a thin insulating film 102 of 1 μm or less such as a thermal oxide film formed on the Si substrate 101.
Since it is formed on the upper surface, the surface of the Si substrate 101 and the electrode wiring 103 are in a state where they are opposed to each other in a close state.
Dielectric loss due to the i-substrate 101 is large or Si
There is a problem that high-speed operation characteristics on the order of Gb / s are deteriorated due to a large parasitic capacitance between the substrate 101 and the electrode wiring 103. To solve this problem,
Proceedings of the 994 IEICE Autumn Conference C-195
FIG. 4 shows the configuration shown in FIG. This configuration is performed simultaneously with the formation of the lower cladding layer 141 of the optical waveguide 104.
The buffer layer 106 is formed on the surface of the Si substrate 101, and the electrode wiring 103 is formed on the buffer layer 106. Since the buffer layer 106 can be set to a thickness of about 30 μm, the Si substrate 101 as described above is used.
, The effect on the electrode wiring 103 can be sufficiently reduced, and good high-speed operation characteristics can be obtained.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、図4の
構成では、バッファ層106を形成するためには、Si
基板101のバッファ層形成領域の表面を予め凹状にエ
ッチングした上で、この凹状部に下層クラッド層141
と同時に石英系の材料を堆積し、その上でこの石英系材
料の表面を機械的に研磨してSi基板101の表面を平
坦化するという製造工程が必要であり、工程数が増加し
て製造が困難になるという問題がある。また、電極配線
103がSi基板101の表面に画成された光素子搭載
部107と同じ面上に形成されているため、例えば光導
波路104を横切るような柔軟な配線設計を行うことは
難しい。なお、図示は省略するが、1996年電子情報
通信学会総合大会講演論文集C-205 に示されているよう
に、上層クラッド層上に電極配線を形成し、半導体光素
子搭載部に形成された電極配線とはワイヤボンディング
によって接続するという構造であれば比較的配線設計の
自由度は増加するが、ワイヤボンディングはパターニン
グ配線と比較して手間がかかる上に、今後ますますハイ
ブリッド集積の集積規模が拡大され、それに伴って複雑
化、高密度化が要求される配線構造にとって設計自由度
が高いとはいえない。
However, in the configuration of FIG. 4, in order to form the buffer
After the surface of the buffer layer forming region of the substrate 101 is etched in advance in a concave shape, the lower clad layer 141 is formed in the concave portion.
At the same time, a manufacturing process of depositing a quartz-based material and then mechanically polishing the surface of the quartz-based material to flatten the surface of the Si substrate 101 is required. There is a problem that becomes difficult. In addition, since the electrode wiring 103 is formed on the same surface as the optical element mounting portion 107 defined on the surface of the Si substrate 101, it is difficult to design a flexible wiring that crosses the optical waveguide 104, for example. Although not shown, electrode wiring was formed on the upper clad layer and formed on the semiconductor optical element mounting portion as shown in the 1996 IEICE General Conference Lecture Paper C-205. If electrode wiring is connected by wire bonding, the degree of freedom in wiring design will increase relatively.However, wire bonding requires more time and effort than patterning wiring, and the scale of hybrid integration will increase in the future. It cannot be said that the degree of design freedom is high for a wiring structure that is expanded and requires complicated and high density.

【0005】本発明の目的は、電極配線における高速動
作の特性を改善することはもとより、電極配線の設計自
由度を高めるとともに、製造を容易に行うことが可能な
光導波路プラットフォームとその製造方法を提供するこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an optical waveguide platform and a method for manufacturing the same, which not only improve the high-speed operation characteristics of the electrode wiring, but also increase the degree of freedom in designing the electrode wiring and can easily manufacture the electrode waveguide. To provide.

【0006】[0006]

【課題を解決するための手段】本発明は、シリコン基板
上に光学材料でコア及びクラッドよりなる光導波路が形
成され、かつ前記光導波路の光導波端に臨む前記シリコ
基板上に光素子が搭載され、かつ前記光素子に対して
電気接続を行う電極配線が前記シリコン基板上に形成さ
れている光導波路プラットフォームにおいて、前記電極
配線のうち前記光素子に接続されている側の一部が前記
シリコン基板の表面に設けられた絶縁膜上において前記
光導波路の下側に形成され、前記電極配線の他の一部は
前記光導波路の上側に形成され、かつ前記下側と上側の
各電極配線は前記光導波路を厚さ方向に貫通する導電コ
ンタクトにより相互に電気接続され、さらに、前記導電
コンタクトは、前記コアよりも可及的に離れた位置で、
かつ前記光素子が搭載される箇所に可及的に近い位置に
形成され、前記下側の電極配線は前記光素子の搭載位置
から前記導電コンタクトの位置の間にわたって形成され
ことを特徴とする。前記光導波路は、下層クラッド層
と、前記下層クラッド層よりも幅寸法が小さいコアと、
前記コアの両側面及び上面を覆うように前記下層クラッ
ド層上に形成される上層クラッド層の積層構造として構
成され、前記導電コンタクトは前記コアが存在しない領
域において前記下層クラッド層と上層クラッド層を厚さ
方向に貫通して形成される。
The present invention SUMMARY OF], the silicone which optical waveguide consisting of a core and cladding of an optical material on a silicon substrate is formed, and facing the optical waveguide end of the optical waveguide
An optical element is mounted on a substrate, and an electrode wiring for electrically connecting to the optical element is formed on the silicon substrate. In the optical waveguide platform, the electrode wiring is connected to the optical element. said part of the side you are
On the insulating film provided on the surface of the silicon substrate , formed below the optical waveguide, another part of the electrode wiring is formed above the optical waveguide, and each of the lower and upper electrode wirings Are electrically connected to each other by a conductive contact penetrating the optical waveguide in a thickness direction, and further, the conductive
The contact is located as far as possible from the core,
And at a position as close as possible to the place where the optical element is mounted.
The lower electrode wiring is formed at the mounting position of the optical element.
And between the positions of the conductive contacts.
Characterized in that that. The optical waveguide, a lower cladding layer, a core having a smaller width dimension than the lower cladding layer,
An upper clad layer formed on the lower clad layer to cover both side surfaces and an upper surface of the core is formed as a laminated structure, and the conductive contact includes the lower clad layer and the upper clad layer in a region where the core does not exist. penetrated in the thickness direction Ru formed.

【0007】本発明の製造方法は、シリコン基板上に絶
縁膜を形成し、前記絶縁膜上に下側電極配線を形成する
工程と、前記下側電極配線上に光導波路を形成する工程
と、前記光導波路の一部を除去して前記下側電極配線の
一端部が露呈され光素子搭載部を形成する工程と、前
記光導波路に前記下側電極配線の他端部に導通するコン
タクトホールを厚さ方向に開口する工程と、前記光導波
路の上面に前記導通コンタクトホールを介して前記下側
電極配線の他端部に電気接続される上側電極配線を形成
する工程とを含み、前記導電コンタクトホールは前記光
素子搭載部に可及的に近い位置に形成する。ここで、前
記コンタクトホール内にメッキ法により金属膜を形成
し、前記上側電極配線は前記金属膜を介して前記下側電
極配線に電気接続する工程を採用してもよい。
According to the manufacturing method of the present invention, a step of forming an insulating film on a silicon substrate and forming a lower electrode wiring on the insulating film; a step of forming an optical waveguide on the lower electrode wiring; forming an optical element mounting portion having one end Ru is exposed part is removed the lower electrode wirings of the optical waveguide, the contact hole for conducting the other end of the lower electrode wiring to the optical waveguide a step of opening in the thickness direction, viewed including the step of forming the upper electrode wiring which is electrically connected through the conductive contact hole on the top surface of the optical waveguide to the other end of the lower electrode wirings, wherein The conductive contact hole is
It is formed at a position as close as possible to the element mounting portion . Here, a step of forming a metal film in the contact hole by a plating method and electrically connecting the upper electrode wiring to the lower electrode wiring via the metal film may be adopted.

【0008】本発明によれば、光素子に伝送される電気
信号はその大部分が光導波路の上面に形成されてシリコ
基板から離れた位置にある上側電極配線を伝送される
ことになり、シリコン基板の影響が低減されて高周波特
性が改善される。また、上側電極配線は光導波路の上面
に形成されるので設計上の自由度が大きくなり、光導波
路を横切るような電極配線の形成も容易になる。さら
に、下側電極配線はその一部が光導波路の下側に存在し
ているので、光素子搭載部の面積が非常に小さい場合で
も、下側電極配線の設計上の自由度が大きくなる。ま
た、本発明による製造方法では、従来の光導波路プラッ
トフォーム作製工程に少しの工程を付加するだけで本発
明の光導波路プラットフォーを作製することが可能で
ある。
According to the present invention, an electrical signal transmitted to the optical elements most part are formed on the top surface of the optical waveguide silico
Since the upper electrode wiring located at a position distant from the substrate is transmitted, the influence of the silicon substrate is reduced, and the high-frequency characteristics are improved. Further, since the upper electrode wiring is formed on the upper surface of the optical waveguide, the degree of freedom in design is increased, and the formation of the electrode wiring crossing the optical waveguide is facilitated. Furthermore, since a part of the lower electrode wiring exists below the optical waveguide, the degree of freedom in designing the lower electrode wiring increases even when the area of the optical element mounting portion is very small. In the production method according to the present invention, it is possible to produce an optical waveguide platform of the present invention by simply adding a few steps to the conventional light guide platform manufacturing process.

【0009】[0009]

【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。図1は本発明の第1の実施の形態
を示す斜視説明図である。表面に絶縁膜2が形成された
Siからなる基板1上に誘電体材料が順次積層されて形
成された下層クラッド層41、コア42、上層クラッド
層43で構成される光導波路4が形成される。前記コア
42は下層クラッド層41よりも細幅に形成され、前記
上層クラッド層43は前記コア42の側面ないし上面を
覆うように形成されている。また、前記上層クラッド層
43の上面には上側電極配線5が形成されている。さら
に、前記光導波路4の一部を前記基板1上において部分
的に除去することにより光素子搭載部7が形成されてお
り、前記絶縁膜2の表面上には、前記光素子搭載部7を
含む領域に光素子駆動用の下側電極配線3が形成されて
いる。前記下側電極配線3の一部は光導波路4を構成し
ている前記クラッド層41の下側にまで延長されてお
り、前記上層クラッド層43の上面に形成された前記上
側電極配線5に対し、前記クラッド層41,43を貫通
するコンタクトホール6を通じて相互に導通している。
前記コンタクトホール6は前記コア42内を伝搬する導
波光への影響が生じないように、コア42から離れた位
置で、かつ前記光素子搭載部7に可及的に近い位置に設
けられ、前記コンタクトホール6内には金属膜61が形
成され、これにより前記上下の各電極配線3,5は相互
に電気接続されている。そして、前記光素子搭載部7の
前記下側電極配線3の一部で構成されるアイランド部3
a上にはLD又はPD等の光素子8が搭載されており、
前記下側電極配線3に電気接続される。したがって、前
記光素子8は、前記下側電極配線3、コンタクトホール
6(金属膜61)を介して上側電極配線5に電気接続さ
れ、この上側電極配線5を通して給電され、あるいは電
気信号を出力するように構成される。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a perspective explanatory view showing a first embodiment of the present invention. An optical waveguide 4 composed of a lower clad layer 41, a core 42 and an upper clad layer 43 formed by sequentially laminating dielectric materials on a substrate 1 made of Si having an insulating film 2 formed on the surface is formed. . The core 42 is formed narrower than the lower clad layer 41, and the upper clad layer 43 is formed so as to cover the side surface or the upper surface of the core 42. An upper electrode wiring 5 is formed on the upper surface of the upper clad layer 43. Further, an optical element mounting portion 7 is formed by partially removing the optical waveguide 4 on the substrate 1, and the optical element mounting portion 7 is formed on the surface of the insulating film 2. The lower electrode wiring 3 for driving the optical element is formed in a region including the lower electrode wiring. A part of the lower electrode wiring 3 is extended to below the cladding layer 41 constituting the optical waveguide 4, and the upper electrode wiring 5 formed on the upper surface of the upper cladding layer 43 is separated from the lower electrode wiring 3. Are electrically connected to each other through a contact hole 6 penetrating the cladding layers 41 and 43.
The contact hole 6 is provided at a position away from the core 42 and as close as possible to the optical element mounting portion 7 so as not to affect the guided light propagating through the core 42. A metal film 61 is formed in the contact hole 6, whereby the upper and lower electrode wirings 3, 5 are electrically connected to each other. Then, the island portion 3 formed by a part of the lower electrode wiring 3 of the optical element mounting portion 7
An optical element 8 such as an LD or PD is mounted on a.
It is electrically connected to the lower electrode wiring 3. Therefore, the optical element 8 is electrically connected to the upper electrode wiring 5 via the lower electrode wiring 3 and the contact hole 6 (metal film 61), and is supplied with power or outputs an electric signal through the upper electrode wiring 5. It is configured as follows.

【0010】この構成では、Si基板1上に搭載された
光素子8に電気接続される電極配線は、その一部がSi
基板1の表面に沿って形成された下側電極配線3で構成
されるが、他の部分はコンタクトホール6を介して接続
された光導波路4上の上側電極配線5で構成されること
になる。したがって、電気信号はその大部分がSi基板
1の表面上の20μm以上の厚い石英膜上を伝送される
ことになり、Si基板1との間の寄生容量の影響が低減
された高周波特性に優れた電極配線構造を得ることがで
きる。また、上側電極配線5は上層クラッド層43の上
面に形成されるので設計上の自由度が大きく、例えばコ
ア42上を横切るような電極配線パターンも容易にでき
る。さらに、光素子搭載部7の面積が非常に小さく場合
でも、下側電極配線3はその一部が光導波路4の下側に
形成されているので、光素子搭載部7の面積に制約を受
けることがなく、設計上の自由度が大きくなり、設定が
容易なものとなる。
In this configuration, a part of the electrode wiring electrically connected to the optical element 8 mounted on the Si substrate 1 is made of Si.
The lower electrode wiring 3 is formed along the surface of the substrate 1, but the other part is formed by the upper electrode wiring 5 on the optical waveguide 4 connected via the contact hole 6. . Therefore, most of the electric signals are transmitted on the thick quartz film of 20 μm or more on the surface of the Si substrate 1, and the high frequency characteristics are excellent in which the influence of the parasitic capacitance with the Si substrate 1 is reduced. An electrode wiring structure can be obtained. Further, since the upper electrode wiring 5 is formed on the upper surface of the upper cladding layer 43, the degree of freedom in design is large, and for example, an electrode wiring pattern crossing over the core 42 can be easily formed. Further, even when the area of the optical element mounting part 7 is very small, the area of the optical element mounting part 7 is restricted because the lower electrode wiring 3 is partially formed below the optical waveguide 4. Therefore, the degree of freedom in design is increased and the setting is easy.

【0011】ここで、光導波路4の材料は例えば石英系
材料などを用いることができ、この石英系材料による成
膜技術としては、火炎堆積(FHD)法、化学気相堆積
(CVD)法、スパッタ法、蒸着法、SOG塗布などが
あるが、FHDのように光導波路形成に1000℃以上の高
温処理を伴う方法は、その下に形成された電極配線7に
大きな損傷を与えるため、それ以外の低温で光導波路を
形成できる方法が望ましい。例えばCVD法を用いれ
ば、アニール処理などを含めても 900℃以下で光導波路
4が形成できる。前記光導波路4は、石英系シングルモ
ード導波路として構成する場合には、通常では下層クラ
ッド層41と上層クラッド層43の厚さは10μm以上
である。したがって、前記したように光素子8に導通さ
れて電極配線を流れる電気信号は、その大部分が20μ
m以上の厚い石英膜上の電極配線5を伝搬することにな
り、Si基板1の影響が低減された高周波特性に優れた
電極配線構造を得ることができる。
Here, the material of the optical waveguide 4 can be, for example, a quartz-based material. Examples of the film-forming technique using the quartz-based material include a flame deposition (FHD) method, a chemical vapor deposition (CVD) method, and the like. There are sputtering method, vapor deposition method, SOG coating, and the like, but the method involving high temperature treatment of 1000 ° C. or more for forming the optical waveguide such as FHD causes a large damage to the electrode wiring 7 formed thereunder. A method that can form an optical waveguide at a low temperature is desirable. For example, if the CVD method is used, the optical waveguide 4 can be formed at 900 ° C. or less even if annealing treatment or the like is included. When the optical waveguide 4 is configured as a quartz-based single mode waveguide, the lower clad layer 41 and the upper clad layer 43 usually have a thickness of 10 μm or more. Therefore, as described above, most of the electric signals that are conducted to the optical element 8 and flow through the electrode wiring are 20 μm.
The electrode wiring 5 propagates on the quartz film having a thickness of not less than m, and an electrode wiring structure excellent in high-frequency characteristics in which the influence of the Si substrate 1 is reduced can be obtained.

【0012】一方、下側電極配線3の材料には例えば耐
熱性に優れたWSi(タングステンシリサイド)、Ti
Si(チタンシリサイド)などの高融点金属シリサイド
や、Ti(チタン)やCR(クロム)などの高融点金属
を使用することができる。また、光導波路4がさらに低
温で例えば 400℃以下で形成できるならAl(アルミニ
ウム)などの金属を使用することも可能である。これら
の金属の材料はこのようにプロセス温度を基準に様々に
選ぶことができる。なお、下側電極配線3の長さはでき
るだけ短く設計した方がよい。これはSi基板1の誘電
体損失の影響をできるだけ低減するのと、下側電極配線
3の材料として挙げた上記の高融点金属やシリサイドの
光導波路形成プロセス後の抵抗は数十μΩcm以上と金
(Au)などの低抵抗金属に比べ2桁以上大きいためで
ある。一方、上層クラッド層43上に形成される上側電
極配線5は、高温熱処理を加える工程がないので抵抗の
低い材料、例えばAu(金)、Ag(銀)、Cu
(銅)、Al(アルミニウム)など一般的な低抵抗配線
材料を用いることができる。コンタクトホール6内の金
属膜61についても同様である。ただし金属膜61はメ
ッキで形成できる材料であることが必要である。
On the other hand, the material of the lower electrode wiring 3 is, for example, WSi (tungsten silicide) or Ti having excellent heat resistance.
A high melting point metal silicide such as Si (titanium silicide) or a high melting point metal such as Ti (titanium) or CR (chromium) can be used. If the optical waveguide 4 can be formed at a lower temperature, for example, at 400 ° C. or lower, a metal such as Al (aluminum) can be used. The materials of these metals can thus be variously selected based on the process temperature. Note that it is better to design the length of the lower electrode wiring 3 as short as possible. This reduces the influence of the dielectric loss of the Si substrate 1 as much as possible, and the resistance after the optical waveguide forming process of the high melting point metal or the silicide mentioned as the material of the lower electrode wiring 3 is several tens μΩcm or more. This is because it is larger than a low resistance metal such as (Au) by two digits or more. On the other hand, the upper electrode wiring 5 formed on the upper clad layer 43 has a low resistance material such as Au (gold), Ag (silver), Cu
Common low-resistance wiring materials such as (copper) and Al (aluminum) can be used. The same applies to the metal film 61 in the contact hole 6. However, the metal film 61 needs to be a material that can be formed by plating.

【0013】次に、図1に示した本発明の光導波路プラ
ットフォームの製造方法を、図2の製造工程側面図を参
照して説明する。まず、図2(a)に示すように、Si
からなる基板1の表面を熱酸化処理し、その表面にシリ
コン熱酸化膜からなる絶縁膜2を形成する。ここで、絶
縁膜2はシリコン熱酸化膜の他に、例えばシリコン窒化
膜などでもよい。次いで、前記絶縁膜2の表面にWSi
(タングステンシリサイド)膜を形成し、かつこのWS
i膜をフォトリソグラフィ法により選択エッチングする
ことにより光素子駆動用の下側電極配線3を形成する。
ここで、前記下側電極配線3の材料は、例えばTiS
i,Ti,Crなどこの後の光導波路形成プロセスによ
って耐えられるものであればよい。
Next, a method of manufacturing the optical waveguide platform of the present invention shown in FIG. 1 will be described with reference to the manufacturing process side view of FIG. First, as shown in FIG.
The surface of a substrate 1 made of is thermally oxidized to form an insulating film 2 made of a silicon thermal oxide film on the surface. Here, the insulating film 2 may be, for example, a silicon nitride film in addition to the silicon thermal oxide film. Next, WSi is applied to the surface of the insulating film 2.
(Tungsten silicide) film and the WS
The lower electrode wiring 3 for driving the optical element is formed by selectively etching the i film by photolithography.
Here, the material of the lower electrode wiring 3 is, for example, TiS
Any material that can withstand the subsequent optical waveguide forming process, such as i, Ti, and Cr, may be used.

【0014】次に、図2(b)のように、CVD法によ
って前記絶縁膜2の表面上に石英系光導波路の下層クラ
ッド層41及びコア層を堆積した後、その表面上にフォ
トリソグラフィ法によってコアパターンを形成し、かつ
このコアパターンをマスクとしたRIE(リアクティブ
イオンエッチング)法により前記コア層を選択エッチン
グしてコア42を形成する。次いでその上に上層クラッ
ド層43を堆積し、光導波路4を形成する。各層の膜厚
は下層クラッド層41および上層クラッド層43が各1
0μm〜20μm程度、コア42が7μm程度以下であ
る。なお、石英系膜の堆積にはCVD法の他、スパッタ
法、蒸着法など900℃以下程度の低温成膜法であれば
よい。また、光導波路材料は石英系の他、有機系ポリマ
ーなどでもよい。
Next, as shown in FIG. 2B, a lower clad layer 41 and a core layer of a quartz optical waveguide are deposited on the surface of the insulating film 2 by the CVD method, and then a photolithography method is formed on the surface. Then, a core pattern is formed, and the core layer is selectively etched by RIE (reactive ion etching) using the core pattern as a mask to form a core 42. Next, an upper clad layer 43 is deposited thereon to form the optical waveguide 4. The thickness of each layer is such that the lower clad layer 41 and the upper
The thickness is about 0 μm to 20 μm, and the core 42 is about 7 μm or less. The deposition of the quartz-based film may be performed by a low-temperature film formation method of about 900 ° C. or less, such as a sputtering method or a vapor deposition method, in addition to the CVD method. The optical waveguide material may be an organic polymer or the like in addition to the quartz-based material.

【0015】次いで、図2(c)に示すように前記光導
波路4の表面上に一部を残してパターンマスクを形成
し、このパターンマスクを用いたRIE法によって前記
光導波路4の一部をその全厚さにわたって、すなわち上
層クラッド層43、コア42、下層クラッド層41をそ
れぞれ選択的にエッチングし、前記基板1の表面の絶縁
膜2と、その絶縁膜2の表面に形成された前記下側電極
配線3を露呈させた光素子搭載部7を形成する。このと
き、前記下側電極配線3の一部は下層クラッド層41の
下部に存在するように前記光導波路4のエッチングを行
う。また、この光導波路4の選択エッチングと同時に、
前記パターンマスクとRIE法により光導波路4の一部
にコンタクトホール6を開口する。このコンタクトホー
ル6は、前記前記光導波路4の下層クラッド層41の下
部に存在する前記下側電極配線3に通ずるように開口す
る。前記コンタクトホール6の径は数μm〜20μm程
度とする。
Next, as shown in FIG. 2C, a pattern mask is formed leaving a part on the surface of the optical waveguide 4, and a part of the optical waveguide 4 is formed by RIE using the pattern mask. Over the entire thickness, that is, the upper clad layer 43, the core 42, and the lower clad layer 41 are selectively etched, respectively, to form the insulating film 2 on the surface of the substrate 1 and the lower film formed on the surface of the insulating film 2. The optical element mounting portion 7 exposing the side electrode wiring 3 is formed. At this time, the optical waveguide 4 is etched so that a part of the lower electrode wiring 3 exists below the lower clad layer 41. At the same time as the selective etching of the optical waveguide 4,
A contact hole 6 is opened in a part of the optical waveguide 4 by using the pattern mask and the RIE method. The contact hole 6 is opened so as to communicate with the lower electrode wiring 3 existing below the lower clad layer 41 of the optical waveguide 4. The diameter of the contact hole 6 is about several μm to 20 μm.

【0016】続いて、図2(d)のように、上層クラッ
ド層43上に金属膜を被着し、かつこの金属膜をフォト
リソグラフィ法を用いて選択エッチングすることにより
上側電極配線5をパターニング形成する。このとき、前
記金属膜の一部をコンタクトホール6内に形成すること
により、前記上側電極配線5はコンタクトホール6を通
して前記下側電極配線3に電気接続されることになる。
なお、コンタクトホール内6の金属膜61は、電気気メ
ッキ法を用いてもよい。この場合には、コンタクトホー
ル6内に露呈された前記電極配線3に電流を流すことに
よって行う。ここで、上側電極配線5のパターニングと
メッキによる金属膜61の形成の工程は逆であってもよ
い。また、メッキによる金属膜の付着をよくするために
コンタクトホール6底部の下側電極配線3上にあらかじ
め金属膜61と同じ材料を蒸着やスパッタによって薄膜
を形成しておいてもよい。上側電極配線5や金属膜61
の材料には金、銀、銅、アルミなど様々な低抵抗金属を
使用することができる。
Subsequently, as shown in FIG. 2D, a metal film is deposited on the upper cladding layer 43, and the metal film is selectively etched by photolithography to pattern the upper electrode wiring 5. Form. At this time, by forming a part of the metal film in the contact hole 6, the upper electrode wiring 5 is electrically connected to the lower electrode wiring 3 through the contact hole 6.
The metal film 61 in the contact hole 6 may be formed by electroplating. In this case, the current is supplied to the electrode wiring 3 exposed in the contact hole 6. Here, the steps of patterning the upper electrode wiring 5 and forming the metal film 61 by plating may be reversed. Further, in order to improve adhesion of the metal film by plating, a thin film of the same material as the metal film 61 may be formed in advance on the lower electrode wiring 3 at the bottom of the contact hole 6 by vapor deposition or sputtering. Upper electrode wiring 5 and metal film 61
Various low-resistance metals such as gold, silver, copper, and aluminum can be used as the material.

【0017】しかる上で、前記光素子搭載部7の前記電
極配線3のアイランド部3aにLDやPD等の光素子8
を搭載し、光素子8と下側電極配線3との電気接続を行
い、さらにコンタクトホール6を介して上側電極配線5
に電気接続を行う。
Then, an optical element 8 such as an LD or PD is mounted on the island portion 3a of the electrode wiring 3 of the optical element mounting section 7.
To electrically connect the optical element 8 to the lower electrode wiring 3, and furthermore, to contact the upper electrode wiring 5 through the contact hole 6.
Make an electrical connection.

【0018】[0018]

【発明の効果】以上説明したように本発明は、光導波路
の下側に設けてその一部に光素子が搭載される下側電極
配線と、光導波路の上側に設けた上側配線とを、光導波
路に設けたスルーホールを介して相互に電気接続した構
成としているので、光素子に伝送される電気信号はその
大部分が厚い石英膜からなる光導波路の上面を伝搬する
ことになり、シリコン基板の影響が低減され、高周波特
性に優れた光導波路プラットフォームを得ることができ
る。また、上側電極配線は光導波路の上面に形成される
ので設計上の自由度が大きくなり、例えば光導波路のコ
ア上を横切るような電極配線パターンも容易にできる。
さらに、下側電極配線はその一部が光導波路の下側に形
成しているので、光素子搭載部の面積が小さい場合で
も、設計上の自由度が大きくなり、設計が容易になる。
一方、本発明の製造方法によれば、通常の光導波路プラ
ットフォームに少しの製造工程を付加するだけで本発明
の光導波路プラットフォームを容易に製造することが可
能となる。
As described above, according to the present invention, the lower electrode wiring provided on the lower side of the optical waveguide and partially having an optical element mounted thereon, and the upper wiring provided on the upper side of the optical waveguide, Since it is configured to be electrically connected to each other via through holes provided in the optical waveguide, most of the electric signals transmitted to the optical element propagate on the upper surface of the optical waveguide made of a thick quartz film, and silicon The influence of the substrate is reduced, and an optical waveguide platform having excellent high-frequency characteristics can be obtained. Further, since the upper electrode wiring is formed on the upper surface of the optical waveguide, the degree of freedom in design is increased, and, for example, an electrode wiring pattern that crosses over the core of the optical waveguide can be easily formed.
Further, since a part of the lower electrode wiring is formed below the optical waveguide, even when the area of the optical element mounting portion is small, the degree of freedom in design is increased and the design is facilitated.
On the other hand, according to the manufacturing method of the present invention, the optical waveguide platform of the present invention can be easily manufactured by adding a few manufacturing steps to a normal optical waveguide platform.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光導波路プラットフォームの一実施形
態の要部の斜視図である。
FIG. 1 is a perspective view of a main part of an embodiment of an optical waveguide platform of the present invention.

【図2】図1の光導波路プラットフォームの製造方法を
工程順に示す断面図である。
FIG. 2 is a cross-sectional view illustrating a method of manufacturing the optical waveguide platform of FIG. 1 in the order of steps.

【図3】従来の光導波路プラットフォームの一例を示す
斜視図である。
FIG. 3 is a perspective view showing an example of a conventional optical waveguide platform.

【図4】従来の光導波路プラットフォームの改善された
例を示す断面図である。
FIG. 4 is a cross-sectional view illustrating an improved example of a conventional optical waveguide platform.

【符号の説明】[Explanation of symbols]

1 Si基板 2 絶縁膜 3 下側電極配線 4 光導波路 41 下層クラッド層 42 コア 43 上層クラッド層 5 上側電極配線 6 スルーホール 7 光素子搭載部 8 光素子 Reference Signs List 1 Si substrate 2 Insulating film 3 Lower electrode wiring 4 Optical waveguide 41 Lower cladding layer 42 Core 43 Upper cladding layer 5 Upper electrode wiring 6 Through hole 7 Optical element mounting part 8 Optical element

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板上に光学材料でコア及びク
ラッドよりなる光導波路が形成され、かつ前記光導波路
の光導波端に臨む前記シリコン基板上に光素子が搭載さ
れ、かつ前記光素子に対して電気接続を行う電極配線が
前記シリコン基板上に形成されている光導波路プラット
フォームにおいて、前記電極配線のうち前記光素子に接
続されている側の一部が前記シリコン基板の表面に設け
られた絶縁膜上において前記光導波路の下側に形成さ
れ、前記電極配線の他の一部は前記光導波路の上側に形
成され、かつ前記下側と上側の各電極配線は前記光導波
路を厚さ方向に貫通する導電コンタクトにより相互に電
気接続され、前記導電コンタクトは、前記コアよりも可
及的に離れた位置で、かつ前記光素子が搭載される箇所
に可及的に近い位置に形成され、前記下側の電極配線は
前記光素子の搭載位置から前記導電コンタクトの位置の
間にわたって形成されることを特徴とする光導波路プラ
ットフォーム。
1. A light waveguide consisting of a core and cladding of an optical material on a silicon substrate is formed, and an optical element is mounted on the silicon substrate facing the optical waveguide end of the optical waveguide, and to the optical element In an optical waveguide platform in which electrode wiring for making electrical connection is formed on the silicon substrate, the electrode wiring is connected to the optical element.
Part of the side being continued is provided on the surface of the silicon substrate
On the insulating film formed, the lower part of the optical waveguide is formed, the other part of the electrode wiring is formed above the optical waveguide, and each of the lower and upper electrode wirings has a thickness of the optical waveguide. Are electrically connected to each other by a conductive contact penetrating in the vertical direction, and the conductive contact is larger than the core.
As far away as possible and where the optical element is mounted
Formed as close as possible to the lower electrode wiring,
From the mounting position of the optical element to the position of the conductive contact.
An optical waveguide platform formed therebetween .
【請求項2】 前記光導波路は、下層クラッド層と、前
記下層クラッド層よりも幅寸法が小さいコアと、前記コ
アの両側面及び上面を覆うように前記下層クラッド層上
に形成される上層クラッド層の積層構造として構成さ
れ、前記導電コンタクトは前記コアが存在しない領域に
おいて前記下層クラッド層と上層クラッド層を厚さ方向
に貫通して形成されている請求項1に記載の光導波路プ
ラットフォーム。
2. The optical waveguide, comprising: a lower cladding layer; a core having a smaller width dimension than the lower cladding layer; and an upper cladding formed on the lower cladding layer so as to cover both side surfaces and an upper surface of the core. 2. The optical waveguide platform according to claim 1, wherein the conductive contact is formed as a layered structure, and the conductive contact is formed to penetrate the lower clad layer and the upper clad layer in a thickness direction in a region where the core does not exist.
【請求項3】 前記光導波路は石英系材料で構成され、
前記電極配線は少なくとも下側の電極配線が高融点金属
あるいは高融点金属シリサイドで構成されることを特徴
とする請求項1又は2に記載の光導波路プラットフォー
ム。
Wherein said optical waveguide is composed of silica-based material,
The optical waveguide platform according to claim 1, wherein at least the lower electrode wiring of the electrode wiring is made of a high melting point metal or a high melting point metal silicide.
【請求項4】 シリコン基板上に絶縁膜を形成し、前記
絶縁膜上に下側電極配線を形成する工程と、前記下側電
極配線上に光導波路を形成する工程と、前記光導波路の
一部を除去して前記下側電極配線の一端部が露呈され
光素子搭載部を形成する工程と、前記光導波路に前記下
側電極配線の他端部に導通するコンタクトホールを厚さ
方向に開口する工程と、前記光導波路の上面に前記導通
コンタクトホールを介して前記下側電極配線の他端部に
電気接続される上側電極配線を形成する工程とを含み、
前記導電コンタクトホールは前記光素子搭載部に可及的
に近い位置に形成することを特徴とする光導波路プラッ
トフォームの製造方法。
4. A step of forming an insulating film on a silicon substrate, forming a lower electrode wiring on the insulating film, forming an optical waveguide on the lower electrode wiring, and forming one of the optical waveguides. forming a <br/> optical element mounting portion to which one end portion of the lower electrode wirings Ru is exposed by removing the part, a contact hole electrically connected to the other end portion of the lower electrode wirings to the optical waveguide a step of opening in the thickness direction, viewed including the step of forming the upper electrode wiring which is electrically connected through the conductive contact hole on the top surface of the optical waveguide to the other end of the lower electrode wirings,
The conductive contact hole is as large as possible in the optical element mounting part
A method for manufacturing an optical waveguide platform, wherein the optical waveguide platform is formed at a position close to the optical waveguide.
【請求項5】 前記コンタクトホール内には、メッキ法
により金属膜を形成し、前記上側電極配線は前記金属膜
を介して前記下側電極配線に電気接続する請求項に記
載の光導波路プラットフォームの製造方法。
5. The optical waveguide platform according to claim 4 , wherein a metal film is formed in the contact hole by a plating method, and the upper electrode wiring is electrically connected to the lower electrode wiring via the metal film. Manufacturing method.
JP16721398A 1998-06-15 1998-06-15 Optical waveguide platform and manufacturing method thereof Expired - Fee Related JP3228229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16721398A JP3228229B2 (en) 1998-06-15 1998-06-15 Optical waveguide platform and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16721398A JP3228229B2 (en) 1998-06-15 1998-06-15 Optical waveguide platform and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000002817A JP2000002817A (en) 2000-01-07
JP3228229B2 true JP3228229B2 (en) 2001-11-12

Family

ID=15845533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16721398A Expired - Fee Related JP3228229B2 (en) 1998-06-15 1998-06-15 Optical waveguide platform and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3228229B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902328B2 (en) 2001-07-30 2005-06-07 Matsushita Electric Industrial Co., Ltd. Optical module and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340906A (en) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd Optical/electrical wiring board, manufacture thereof and mounting board
JP3688162B2 (en) * 1999-10-08 2005-08-24 日本電信電話株式会社 Optical module
WO2005071807A1 (en) * 2004-01-21 2005-08-04 Nec Corporation Photoelectric composite module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902328B2 (en) 2001-07-30 2005-06-07 Matsushita Electric Industrial Co., Ltd. Optical module and manufacturing method thereof

Also Published As

Publication number Publication date
JP2000002817A (en) 2000-01-07

Similar Documents

Publication Publication Date Title
US6969630B2 (en) Method of making an integrated electromechanical switch and tunable capacitor
US20230003943A1 (en) Manufacture of semiconductor device with optical transmission channel between optical coupler and outside of the semiconductor device
JP3228229B2 (en) Optical waveguide platform and manufacturing method thereof
JP3381892B2 (en) Method for manufacturing mounting substrate for hybrid optoelectronic integration
TW574133B (en) Bridges for microelectromechanical structures
US6108477A (en) Photonic component with electrical conduction paths
CN111562687B (en) Method for manufacturing semiconductor device, semiconductor device and semiconductor integrated circuit
US20040160302A1 (en) Actuator and switch
KR100342471B1 (en) Fabricating method of nickel etching mask
JP3952294B2 (en) Waveguide type optical switch
JP3559528B2 (en) Opto-electric circuit board
JP3204486B2 (en) Optical hybrid circuit
CN111562688B (en) Method of manufacturing semiconductor device, and semiconductor integrated circuit
CN112611467B (en) Uncooled infrared device and manufacturing method thereof
CN110121139B (en) Preparation method of MEMS microphone
JP2017181849A (en) Semiconductor device and method for manufacturing the same
JP2643004B2 (en) Hybrid IC substrate
JP4119075B2 (en) Switch, integrated circuit device, manufacturing method, and switch manufacturing method
JP2001194633A (en) Optical wave guide circuit device and its manufacturing method
KR20050079552A (en) Method of manufacturing thin film resistor
KR100524778B1 (en) Silicon optical bench manufacturing method
JP2001116940A (en) Optical device
JPH04307757A (en) Semiconductor device and manufacture thereof
JPS60140747A (en) Manufacture of semiconductor device
JP2001318256A (en) Method for manufacturing polymeric waveguide

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees