JP3215297B2 - Method for manufacturing semiconductor light emitting device - Google Patents

Method for manufacturing semiconductor light emitting device

Info

Publication number
JP3215297B2
JP3215297B2 JP18119795A JP18119795A JP3215297B2 JP 3215297 B2 JP3215297 B2 JP 3215297B2 JP 18119795 A JP18119795 A JP 18119795A JP 18119795 A JP18119795 A JP 18119795A JP 3215297 B2 JP3215297 B2 JP 3215297B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
crystal layer
layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18119795A
Other languages
Japanese (ja)
Other versions
JPH0936486A (en
Inventor
浩 和田
健 上條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18119795A priority Critical patent/JP3215297B2/en
Publication of JPH0936486A publication Critical patent/JPH0936486A/en
Application granted granted Critical
Publication of JP3215297B2 publication Critical patent/JP3215297B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、半導体発光素子、特
に通信システム、光情報処理システム等に用いて好適な
半導体発光素子の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor light emitting device, particularly a semiconductor light emitting device suitable for use in a communication system, an optical information processing system, and the like.

【0002】[0002]

【従来の技術】従来、この種の半導体発光素子の製造方
法として、特開昭6−90061号(特願平4−240
565号)公報に開示されている方法がある。この公報
によれば、例えばInP基板のような半導体基板上に、
良好なダブルヘテロ(DH)構造例えばInP/InG
aAsPの結晶層を成長させた後、このDH構造の結晶
層(これを、以下単に、DH結晶層とかDH構造とかい
う。)を、この半導体基板とは材料が異なる、すなわち
異種の半導体基板、例えばSi基板上に直接接合させる
ことにより、この異種半導体基板上に作り込まれている
電気回路と、InP/InGaAs等からなる良好な発
光素子とを集積化することが可能であると提言されてい
る。
2. Description of the Related Art Conventionally, as a method of manufacturing a semiconductor light emitting device of this kind, Japanese Patent Application Laid-Open No. 6-90061 (Japanese Patent Application No. 4-240) has been proposed.
No. 565) is disclosed. According to this publication, for example, on a semiconductor substrate such as an InP substrate,
Good double hetero (DH) structure eg InP / InG
After growing the crystal layer of aAsP, the crystal layer having the DH structure (hereinafter simply referred to as the DH crystal layer or the DH structure) is made of a material different from that of the semiconductor substrate, that is, a semiconductor substrate of a different kind, for example, It has been proposed that by directly bonding on a Si substrate, it is possible to integrate an electric circuit formed on this heterogeneous semiconductor substrate and a good light emitting element made of InP / InGaAs or the like. .

【0003】[0003]

【発明が解決しようとする課題】しかし、この公報開示
の方法によれば、基板上にDH結晶層を成長させた後、
この結晶層の表面と異種半導体基板とを直接密着させ、
然る後、熱処理により、この密着面でDH結晶層と異種
半導体基板とを接合させている。その後、異種半導体基
板を劈開可能な厚さまで研磨し、続いて半導体基板をエ
ッチング除去して薄膜化を行ない、然る後、DH結晶層
を用いてレーザ素子を作っている。
However, according to the method disclosed in this publication, after growing a DH crystal layer on a substrate,
The surface of this crystal layer and the heterogeneous semiconductor substrate are brought into direct contact with each other,
After that, the DH crystal layer and the heterogeneous semiconductor substrate are bonded to each other at the contact surface by heat treatment. Thereafter, the heterogeneous semiconductor substrate is polished to a thickness that can be cleaved, and then the semiconductor substrate is etched and thinned, and thereafter, a laser device is manufactured using the DH crystal layer.

【0004】この従来方法によると、DH結晶層成長の
ための半導体基板および最終的にDH結晶層と接合され
て半導体発光素子を形成するための異種半導体基板の両
基板の熱膨張係数の相違に起因して、上述の熱処理によ
ってDH結晶層や両基板に歪みが発生してしまう。従っ
て、熱処理後に機械的な研磨や化学エッチングなどで薄
膜化処理を行なうと、両基板が割れたり、またDH結晶
層が剥離したりすることがあるため、従来方法は製造歩
留りが悪くなるおそれがあった。
According to this conventional method, the difference in the thermal expansion coefficient between the semiconductor substrate for growing the DH crystal layer and the heterogeneous semiconductor substrate which is finally joined to the DH crystal layer to form a semiconductor light emitting device is determined. For this reason, the above-described heat treatment causes distortion in the DH crystal layer and both substrates. Therefore, if the thinning treatment is performed by mechanical polishing or chemical etching after the heat treatment, the two substrates may be cracked or the DH crystal layer may be peeled off. there were.

【0005】また、異種半導体基板との接合面を形成す
るDH結晶層の表面は、このDH結晶層を成長させた半
導体基板の表面からは遠い面でもあるので、ゴミの付着
や、結晶の突起状成長のために、平坦面とならない場合
があり、従って、この従来方法では、DH結晶層の表面
を平坦面とするために非常に高度な結晶成長技術で行な
う必要があった。
Further, since the surface of the DH crystal layer forming the bonding surface with the heterogeneous semiconductor substrate is also far from the surface of the semiconductor substrate on which the DH crystal layer has been grown, dust adheres to the surface, and crystal projections occur. In some cases, a flat surface may not be formed due to the crystal growth, and therefore, in this conventional method, it is necessary to use a very advanced crystal growth technique to make the surface of the DH crystal layer flat.

【0006】そこで、従来より、非常に高度な結晶成長
技術を特に必要とせず、しかも、製造歩留りがよい半導
体発光素子の製造方法が望まれていた。
Therefore, there has been a demand for a method of manufacturing a semiconductor light emitting device which does not particularly require a very advanced crystal growth technique and has a high manufacturing yield.

【0007】[0007]

【課題を解決するための手段】この発明の製造方法によ
れば、次のようなステップで半導体発光素子を製造する
ことを特徴とする。
According to the manufacturing method of the present invention, a semiconductor light emitting device is manufactured by the following steps.

【0008】(a)先ず、半導体基板上にエッチストッ
プ層とダブルヘテロ構造の結晶層(DH結晶層)とを順
次に成長させる。
(A) First, an etch stop layer and a crystal layer having a double hetero structure (DH crystal layer) are sequentially grown on a semiconductor substrate.

【0009】(b)次に、このDH結晶層の表面を接着
剤を用いて支持基板に固定する。
(B) Next, the surface of the DH crystal layer is fixed to a supporting substrate using an adhesive.

【0010】(c)次に、上述の半導体基板およびエッ
チストップ層を2段階に分けた化学エッチングを順次行
うことによって除去する。この除去により、DH結晶層
の、支持基板とは反対側の表面が露出する。
(C) Next, the semiconductor substrate and the etch stop layer described above are removed by sequentially performing chemical etching in two stages. By this removal, the surface of the DH crystal layer opposite to the support substrate is exposed.

【0011】(d)次に、上述のDH結晶層の露出した
表面を洗浄する。
(D) Next, the exposed surface of the DH crystal layer is washed.

【0012】(e)一方、上述の半導体基板とは格子定
数の異なった異種半導体基板の表面を洗浄する。
(E) On the other hand, the surface of a heterogeneous semiconductor substrate having a different lattice constant from the above-mentioned semiconductor substrate is cleaned.

【0013】(f)次に、上述のDH結晶層の露出した
表面とこの異種半導体基板の表面とを直接密着させて固
定する。
(F) Next, the exposed surface of the above-mentioned DH crystal layer and the surface of this heterogeneous semiconductor substrate are directly adhered and fixed.

【0014】(g)次に、先の接着剤を除去して異種半
導体基板とDH結晶層とが密着固定している構造体を得
る。
(G) Next, the adhesive is removed to obtain a structure in which the heterogeneous semiconductor substrate and the DH crystal layer are adhered and fixed.

【0015】(h)次に、この構造体を熱処理して前述
のDH結晶層と異種半導体基板とを接合させる。
(H) Next, this structure is heat-treated to bond the DH crystal layer and the heterogeneous semiconductor substrate.

【0016】(i)その後、この構造体のDH結晶層を
用いて発光素子を作る。
(I) Thereafter, a light emitting device is manufactured using the DH crystal layer of this structure.

【0017】また、この発明の実施に当たり、好ましく
は、前述の(c)工程の半導体基板に対する化学エッチ
ングを2段階に分けて順次に行なうのが良い。
In practicing the present invention, it is preferable that the chemical etching of the semiconductor substrate in the above-mentioned step (c) is performed sequentially in two stages.

【0018】また、この発明の好適実施例によれば、半
導体基板をInP基板とし、エッチストップ層をInG
aAs層とし、ダブルへテロ構造をInP/InGaA
sP構造とし、異種半導体基板をSi基板またはGaA
s基板とするのが良い。
According to a preferred embodiment of the present invention, the semiconductor substrate is an InP substrate and the etch stop layer is an InG substrate.
aAs layer with double heterostructure of InP / InGaAs
An sP structure, and a heterogeneous semiconductor substrate is a Si substrate or GaAs
An s substrate is preferable.

【0019】さらに、この発明の好適実施例によれば、
半導体基板をGaAs基板とし、エッチストップ層をA
lGaAs層とし、ダブルへテロ構造をGaAs/Al
GaAs構造とし、異種半導体基板をGaAs基板とす
ることも出来る。
Further, according to a preferred embodiment of the present invention,
The semiconductor substrate is a GaAs substrate, and the etch stop layer is A
1GaAs layer and double heterostructure GaAs / Al
It is also possible to use a GaAs structure and use a GaAs substrate as the heterogeneous semiconductor substrate.

【0020】[0020]

【作用】このように、この発明の製造方法によれば、D
H結晶層の、これを成長させた半導体基板とは反対側の
表面に支持基板を設けた後、この半導体基板を除去して
薄膜化を行ない、然る後、半導体基板の除去により現れ
た、DH結晶層の、支持基板とは反対側の露出面に、異
種半導体基板を直接密着して固定し、その後、熱処理を
行なってDH結晶層と異種半導体基板とをその密着面で
接合させる構成となっている。
As described above, according to the manufacturing method of the present invention, D
After providing a support substrate on the surface of the H crystal layer opposite to the semiconductor substrate on which the H crystal layer was grown, the semiconductor substrate was removed to make it thinner, and thereafter, the semiconductor substrate appeared. A structure in which a heterogeneous semiconductor substrate is directly adhered and fixed to the exposed surface of the DH crystal layer opposite to the support substrate, and then a heat treatment is performed to join the DH crystal layer and the heterogeneous semiconductor substrate at the adhered surface; Has become.

【0021】従って、この発明では、接合のための熱処
理を行なう前の適当な段階で機械的研磨や化学エッチン
グによる薄膜化処理を行なうので、基板やDH結晶層に
熱歪みが生じていない状態で薄膜処理を行なえる。よっ
て、この発明によれば、従来のような熱歪みに起因し
た、基板やDH結晶層の割れや剥れが発生するおそれが
なく、その結果、製造歩留りが確実に向上する。
Therefore, according to the present invention, the thinning treatment by mechanical polishing or chemical etching is performed at an appropriate stage before the heat treatment for bonding is performed, so that the substrate and the DH crystal layer are not thermally strained. Thin film processing can be performed. Therefore, according to the present invention, there is no possibility that the substrate or the DH crystal layer is cracked or peeled off due to the conventional thermal strain, and as a result, the production yield is surely improved.

【0022】さらに、この発明では、DH結晶層と異種
半導体基板との接合を、DH結晶層を成長させた半導体
基板側の、DH結晶層の表面(結晶成長の下面でもあ
る。)で行なっている。ところで、半導体基板にDH結
晶層を成長させた場合、結晶がこの半導体基板側から順
次に成長するに従って、結晶成長の上面にはゴミの付着
や突起状成長が増大してくることは従来からも知られて
いる。従って、この発明の場合には、半導体基板側の結
晶成長面すなわちDH結晶層の下面を使用している。こ
の下面側の結晶層の領域では、このゴミの付着や突起状
成長がないか、または、これらがあったとしても、実質
的に支障とならない程度にしか生じておらず、従って、
この結晶成長面は実質的に平坦面であるといえる。よっ
て、この発明によれば、このDH結晶層の、異種半導体
基板との接合面を平坦面とするために、従来とは異な
り、非常に高度な結晶成長技術を必要としなくて済む。
Further, in the present invention, the DH crystal layer and the heterogeneous semiconductor substrate are joined to each other on the surface of the DH crystal layer (which is also the lower surface of crystal growth) on the side of the semiconductor substrate on which the DH crystal layer has been grown. I have. By the way, when a DH crystal layer is grown on a semiconductor substrate, as the crystal grows sequentially from the semiconductor substrate side, the attachment of dust and the growth of protrusions on the upper surface of the crystal growth have conventionally been increased. Are known. Therefore, in the case of the present invention, the crystal growth surface on the semiconductor substrate side, that is, the lower surface of the DH crystal layer is used. In the region of the crystal layer on the lower surface side, there is no attachment or protrusion growth of the dust, or even if it is present, it occurs only to the extent that it does not substantially hinder it.
This crystal growth surface can be said to be a substantially flat surface. Therefore, according to the present invention, in order to make the bonding surface of the DH crystal layer with the heterogeneous semiconductor substrate flat, unlike the conventional case, there is no need for a very advanced crystal growth technique.

【0023】この発明は、半導体基板に対する化学エッ
チングを2段階で行なうので、半導体基板が厚い場合に
そのエッチング過程でエッチング深さが不均一となって
しまうのを防止出来る。すなわち、この半導体基板をエ
ッチング除去して露出した面を平坦面とすることが出
来、後工程での異種半導体基板とDH結晶層との接合を
良好に行なわしめることが出来、製造歩留りの向上を図
ることが出来る。
According to the present invention, the chemical etching of the semiconductor substrate is performed in two stages, so that when the semiconductor substrate is thick, the etching depth can be prevented from becoming uneven during the etching process. That is, the surface exposed by etching and removing the semiconductor substrate can be made a flat surface, and the bonding between the heterogeneous semiconductor substrate and the DH crystal layer in the subsequent process can be performed well, thereby improving the production yield. I can plan.

【0024】[0024]

【実施例】以下、図を参照して、この発明の好適な実施
例を説明する。尚、図はこの発明を理解出来る程度に、
形状、大きさおよび配置関係を概略的に示してあるにす
ぎない。また、断面を表す部分に付すべき斜線等を一部
分省略して示してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described below with reference to the drawings. It should be noted that the figures are to the extent that the present invention can be understood.
It merely shows the shape, size and arrangement relationship schematically. Also, diagonal lines and the like to be added to portions representing sections are partially omitted.

【0025】また、以下説明する実施例では、発光素子
として代表的なInP/InGaAsPのダブルヘテロ
構造のレーザ素子を作り込む場合につき説明する。
In the embodiments described below, a case will be described in which a typical laser device having a double heterostructure of InP / InGaAsP is formed as a light emitting device.

【0026】図1は、この発明の半導体発光素子の製造
方法の説明に供するの製造の流れ図である。図2〜図5
は、この発明の実施例の説明に供する製造工程図であ
り、特に、図2は初期半導体基板上にダブルヘテロ(D
H)構造を形成する方法の説明図で、得られた構造体を
断面で示してある。図3は、初期半導体基板とDH構造
とを備えた構造体を支持基板(支持体ともいう。)に接
着した後、この初期半導体基板を除去するまでの工程を
示してある。図4は、支持体を接着させたDH構造を異
種半導体基板に一旦固定させた後、支持体を除去し、そ
の後、加熱(アニール)処理を行なってDH構造と異種
半導体基板とを接合させる工程を示している。図5は、
最終的にDH構造を利用して発光素子としてレーザ素子
を作る工程を示している。
FIG. 1 is a manufacturing flowchart for explaining a method of manufacturing a semiconductor light emitting device according to the present invention. 2 to 5
2 is a manufacturing process diagram for explaining an embodiment of the present invention. In particular, FIG. 2 shows a double hetero (D
H) Illustration of the method of forming the structure, showing the resulting structure in cross section. FIG. 3 shows a process after the structure including the initial semiconductor substrate and the DH structure is bonded to a support substrate (also referred to as a support) until the initial semiconductor substrate is removed. FIG. 4 shows a step of once fixing the DH structure to which the support is adhered to the heterogeneous semiconductor substrate, removing the support, and then performing a heating (annealing) treatment to join the DH structure and the heterogeneous semiconductor substrate. Is shown. FIG.
Finally, a process of manufacturing a laser device as a light emitting device using the DH structure is shown.

【0027】この発明では、先ず、初期の半導体基板と
して、例えば厚みが約350μmの第一導電型InP基
板を用意する。以下の実施例では、第一導電型をp導電
型とし、第二導電型をn導電型として説明するが、その
逆の組み合わせであっても良い。尚、以下の説明におい
て、特に必要がある場合を除き、導電型の説明は省略す
る。
In the present invention, a first conductivity type InP substrate having a thickness of, for example, about 350 μm is prepared as an initial semiconductor substrate. In the following embodiments, the first conductivity type will be described as the p conductivity type and the second conductivity type will be described as the n conductivity type, but the reverse combination may be used. In the following description, description of the conductivity type will be omitted unless it is particularly necessary.

【0028】この発明では、このInP基板10上にエ
ッチストップ層12とダブルヘテロ(DH)構造の結晶
層20とを順次に成長させる(図1のステップS1,図
2)。尚、このダブルヘテロ(DH)構造の結晶層を、
以下単にDH構造とかDH結晶層20という。この実施
例では、先ず、エッチストップ層12としてp型InG
aAs層を従来周知の方法で成長させる。次に、このD
H構造20をp型InGaAs層12上に周知の方法で
成長させる。この実施例では、第1クラッド層としての
p型InP層22、活性層としてのInGaAsP層2
4、第2クラッド層としてのn型InP層26およびキ
ャップ層(保護層ともいう。)としてのn型InGaA
s層28を順次に成長させる。このエッチストップ層1
2およびDH結晶層20の各層の全てが、基板10の格
子定数と出来るだけ整合した、すなわち基板の格子定数
に実質的に整合した格子定数となるような条件で成長さ
せる。一般に、DH結晶層を成長させるべき基板10の
格子定数をaとし、格子定数aとエッチストップ層12
およびDH結晶層20の各層の格子定数との差を△aと
したとき、△a/aが10-4より小さければ、DH構造
20は基板10と格子定数が整合していると見做し得
る。
According to the present invention, an etch stop layer 12 and a crystal layer 20 having a double hetero (DH) structure are sequentially grown on the InP substrate 10 (step S1, FIG. 2 in FIG. 1). The double hetero (DH) structure crystal layer is
Hereinafter, it is simply referred to as a DH structure or a DH crystal layer 20. In this embodiment, first, p-type InG
An aAs layer is grown by a conventionally known method. Next, this D
An H structure 20 is grown on the p-type InGaAs layer 12 by a known method. In this embodiment, a p-type InP layer 22 as a first cladding layer and an InGaAsP layer 2 as an active layer
4. n-type InP layer 26 as a second cladding layer and n-type InGaAs as a cap layer (also referred to as a protective layer)
The s layer 28 is grown sequentially. This etch stop layer 1
All of the layers 2 and the DH crystal layer 20 are grown under conditions such that the lattice constant matches the lattice constant of the substrate 10 as much as possible, that is, the lattice constant substantially matches the lattice constant of the substrate 10. Generally, the lattice constant of the substrate 10 on which the DH crystal layer is to be grown is a, and the lattice constant a and the etch stop layer 12
And 差 a / a is smaller than 10 −4 , assuming that the difference between the lattice constant of each layer of the DH crystal layer 20 and the DH crystal layer 20 is △ a, the DH structure 20 is regarded as having the lattice constant matching with the substrate 10. obtain.

【0029】次に、この発明によれば、DH結晶層20
を支持基板30に接着剤32を用いて固定する(図1の
ステップS2)。この実施例では、支持基板(支持体)
30は、表面が平坦面であって弾力性があれば良く、基
板10およびDH結晶層20等を備える構造体がそれ自
体たとえば3μm程度と薄くて指先でつかめない等、直
接取扱出来ないので、これを補強しおよび取扱容易に支
持するための補助手段として機能するものである。ま
た、この支持体は、柔らかい方がDH結晶層にコンタク
トし易くて良い。この支持体30として、好ましくは、
Matsunami Glass社製のカバーガラス(商品名)(厚み
0.13−0.17mm)を用いる。
Next, according to the present invention, the DH crystal layer 20
Is fixed to the support substrate 30 using an adhesive 32 (Step S2 in FIG. 1). In this embodiment, a support substrate (support)
30 is sufficient if the surface has a flat surface and elasticity, and the structure including the substrate 10 and the DH crystal layer 20 cannot be directly handled, for example, it is so thin as about 3 μm and cannot be grasped with a fingertip. It functions as an auxiliary means for reinforcing this and supporting it easily. The softer the support may be, the easier it is to contact the DH crystal layer. As the support 30, preferably,
A cover glass (product name) (thickness: 0.13-0.17 mm) manufactured by Matsunami Glass is used.

【0030】接着剤は一時的にDH結晶層と支持体とを
貼りつけ固定出来、途中で行なわれる選択エッチングに
耐え、さらには最終的には接着剤を容易に剥がせるもの
であることが必要であり、また、場合によっては、支持
体の面が凹凸面であるときは、この凹凸を埋め込んで接
着剤で平坦面として強固に接着出来るものであることが
必要である。そのため、接着剤として、この実施例で
は、ワックスを用い、好ましくは、日化精工製のプロテ
クトワックスK.P.W.−C(商品名)(軟化点は1
00℃近辺である)を用いるのが良い。
The adhesive needs to be capable of temporarily attaching and fixing the DH crystal layer and the support, to withstand selective etching performed halfway, and finally to be able to easily peel off the adhesive. In some cases, when the surface of the support is uneven, it is necessary to embed the unevenness so that it can be firmly adhered as a flat surface with an adhesive. Therefore, in this embodiment, a wax is used as the adhesive, and preferably, a protective wax K.I. P. W. -C (trade name) (softening point is 1
(Around 100 ° C.).

【0031】そこで、先ず、この実施例では、平坦な表
面を有するホットプレート34上にカバーガラス30を
載せ、ホットプレート34を120−130℃の範囲内
の適当な温度に温め、このカバーガラス30の上側にワ
ックス32を押し付けて溶かす(図3の(A))。尚、
図3および図4において、ワックス32のみに斜線を施
してこのワックス32を強調して示してある。
Therefore, in this embodiment, first, the cover glass 30 is placed on a hot plate 34 having a flat surface, and the hot plate 34 is heated to an appropriate temperature in the range of 120 to 130 ° C. The wax 32 is pressed against the upper side of the glass to melt (FIG. 3A). still,
3 and 4, only the wax 32 is hatched to emphasize the wax 32.

【0032】次に、DH結晶層20の、基板10から一
番離れている側の成長面、すなわちキャップ層28の上
面を、このワックス32を介して、カバーガラス30に
貼りつけて、基板10、エッチストップ層12およびD
H結晶層20からなる構造体を支持基板30に固定する
(図3の(B))。
Next, the growth surface of the DH crystal layer 20 on the side farthest from the substrate 10, ie, the upper surface of the cap layer 28, is attached to the cover glass 30 via the wax 32, , Etch stop layer 12 and D
The structure composed of the H crystal layer 20 is fixed to the support substrate 30 (FIG. 3B).

【0033】次に、ホットプレートから支持基板30が
固定された構造体を取り上げ、半導体基板10およびエ
ッチストップ層12を化学エッチングによって順次に除
去する(図1のステップS3)。そのため、先ず、この
実施例では、図3の(B)に示すカバーガラス30に固
定したDH構造を備える構造体を、このカバーガラスご
と、第一エッチャントに漬ける。この場合、好ましくは
このエッチャントをBr−CH3 OHエッチャントとす
るのが良い。このエッチャントで、InP基板10の厚
みが100μm程度となるまで、第一段階の化学エッチ
ングを行なう(図3の(C))。尚、図中、基板残部を
10aで示す。
Next, the structure on which the support substrate 30 is fixed is picked up from the hot plate, and the semiconductor substrate 10 and the etch stop layer 12 are sequentially removed by chemical etching (step S3 in FIG. 1). Therefore, in this embodiment, first, the structure having the DH structure fixed to the cover glass 30 shown in FIG. 3B is immersed together with the cover glass in the first etchant. In this case, preferably it is good to the etchant and Br-CH 3 OH etchant. The first-stage chemical etching is performed with this etchant until the thickness of the InP substrate 10 becomes about 100 μm (FIG. 3C). In the drawing, the remaining portion of the substrate is indicated by 10a.

【0034】続いて、第二エッチャントを用いて残存す
る基板10の部分(基板残部)10aを除去する(図3
の(D))。この第二エッチャントとして、好ましく
は、HClとする。この第二エッチャントは、下側に存
在しているエッチストップ層12の材料であるInGa
Asをエッチングしない選択エッチャントとする。この
ような選択エッチャントを用いることにより、基板に対
するエッチングを、下側のエッチストップ層12が現れ
たときに、自動的に停止させることが出来る。
Subsequently, the remaining portion 10a of the substrate 10 (substrate remaining portion) 10a is removed using a second etchant (FIG. 3).
(D)). The second etchant is preferably HCl. This second etchant is made of InGa which is the material of the underlying etch stop layer 12.
As is a selective etchant that is not etched. By using such a selective etchant, the etching of the substrate can be automatically stopped when the lower etch stop layer 12 appears.

【0035】また、特に、HClエッチャントはエッチ
ング中に表面を荒らすため、第二エッチングする前に、
基板の厚みをある程度までをBr−CH3 OHエッチャ
ントでエッチングしておくのが良い。このようなBr−
CH3 OHエッチャントとHClエッチャントによる2
段階化学エッチングにより、エッチングを均一に進め
て、基板10の一部分を残存させることなく基板10を
除去出来る。
Further, in particular, since the HCl etchant roughens the surface during the etching, it is necessary to perform the etching before the second etching.
Good idea to etching by the Br-CH 3 OH etchant the thickness of the substrate to some extent. Such Br-
2 with CH 3 OH etchant and HCl etchant
By the step chemical etching, the etching can be advanced uniformly, and the substrate 10 can be removed without leaving a part of the substrate 10.

【0036】次に、エッチストップ層12を化学エッチ
ングで除去する。この場合は、下側の第1クラッド層2
2としてのInGaAs層をエッチングしない、選択エ
ッチャントを用いる。この実施例では、好ましくは、H
2 SO4 :H22 :H2 O=3:1:1混合溶液を選
択エッチャントとするのがよい。このエッチストップ層
12をエッチング除去して第1クラッド層22の表面を
露出させる(図3の(E))。
Next, the etch stop layer 12 is removed by chemical etching. In this case, the lower first cladding layer 2
A selective etchant that does not etch the InGaAs layer 2 is used. In this embodiment, preferably, H
It is preferable to use a mixed solution of 2 SO 4 : H 2 O 2 : H 2 O = 3: 1: 1 as a selective etchant. The etch stop layer 12 is removed by etching to expose the surface of the first cladding layer 22 (FIG. 3E).

【0037】次に、この露出した第1クラッド層22の
表面を洗浄する(図1のステップS4)。この洗浄は水
洗で充分に行なう。この洗浄面が後述する異種半導体基
板との接合面となる。ところで、この第1クラッド層2
2の洗浄面の平坦性は、基板10に最初に成長させたエ
ッチストップ層12であるInGaAs層の表面の平坦
性に依存する。結晶成長においては、ゴミの付着や突起
状成長は、一般に成長層の厚みが厚くなるほどすなわち
成長時間が長くなるほど、また、成長層の層数が多くな
るほど、多くなることが判明している。図2に示した構
造体で説明すると、InGaAs層(エッチストップ
層)12の表面よりは、InGaAs層(キャップ層)
28の表面での方が、ゴミや突起が多く、表面の平坦性
は失われる場合が多い。従って、この最終成長層の表面
を接合面として利用するより、第1層20と第2層22
との界面を接合面として利用した方が、ゴミや突起の影
響が少なくより平坦である。従って、この界面を形成す
る第2成長層22の基板10側の成長面を接合面として
利用する限り、従来、平坦面を形成するために求められ
ていた、結晶成長に対する高度な技術的要請を、この発
明では排除出来、従って、製造歩留りの向上が図れる。
Next, the exposed surface of the first cladding layer 22 is cleaned (step S4 in FIG. 1). This washing is sufficiently performed by washing with water. This cleaning surface becomes a bonding surface with a heterogeneous semiconductor substrate described later. By the way, the first cladding layer 2
The flatness of the cleaning surface of No. 2 depends on the flatness of the surface of the InGaAs layer which is the etch stop layer 12 first grown on the substrate 10. In crystal growth, it has been found that dust adhesion and projection growth generally increase as the thickness of the growth layer increases, that is, as the growth time increases, and as the number of growth layers increases. Explaining with the structure shown in FIG. 2, the surface of the InGaAs layer (etch stop layer) 12 is higher than the InGaAs layer (cap layer).
The surface of No. 28 has more dust and protrusions, and the flatness of the surface is often lost. Therefore, the first layer 20 and the second layer 22 are used instead of using the surface of the final growth layer as a bonding surface.
The use of the interface with the surface as a bonding surface reduces the influence of dust and protrusions, and is more flat. Therefore, as long as the growth surface on the substrate 10 side of the second growth layer 22 forming this interface is used as a bonding surface, a high technical demand for crystal growth conventionally required for forming a flat surface is required. According to the present invention, the manufacturing yield can be improved.

【0038】次に、初期に使用した半導体基板10とは
格子定数が異なる異種半導体基板を用意する。この異種
半導体基板としてこの実施例では、初期の半導体基板の
材料であるInPとは異なる材料のSiまたはGaAs
基板を用いるが、ここではSi基板を例に挙げて説明す
る。先ず、このSi基板50は、通常、表面研磨された
基板であるため、その表面を洗浄する(図1のステップ
S5)。このため、このSi基板50を、先ず、H2
4 :H22 溶液で処理した後、約5分間水洗し、そ
の後、表面に形成される自然酸化膜を除去するため、緩
衝フッ酸処理を約30秒行なう。然る後、水洗を2分以
上行なう。その後、このように洗浄したSi基板50
と、支持基板30がワックス32で固定されているDH
結晶層20とをスピン乾燥により乾燥させ、その直後
に、Si基板の洗浄済面とDH結晶層20の第1クラッ
ド層22の洗浄面とをを対向させる(図4の(A))。
Next, a heterogeneous semiconductor substrate having a different lattice constant from the semiconductor substrate 10 used initially is prepared. In this embodiment, as this heterogeneous semiconductor substrate, Si or GaAs of a material different from InP, which is the material of the initial semiconductor substrate, is used.
Although a substrate is used, a description will be given here using a Si substrate as an example. First, the surface of the Si substrate 50 is usually cleaned because the surface is polished (Step S5 in FIG. 1). For this reason, this Si substrate 50 is first converted to H 2 S
After the treatment with the O 4 : H 2 O 2 solution, the substrate is washed with water for about 5 minutes, and then subjected to a buffered hydrofluoric acid treatment for about 30 seconds in order to remove a natural oxide film formed on the surface. After that, wash with water for 2 minutes or more. Then, the Si substrate 50 thus cleaned is cleaned.
And a DH in which the support substrate 30 is fixed with wax 32.
The crystal layer 20 is dried by spin drying. Immediately thereafter, the cleaned surface of the Si substrate and the cleaned surface of the first cladding layer 22 of the DH crystal layer 20 are opposed to each other (FIG. 4A).

【0039】そして、速やかに両対向面を室温で、何ら
接着剤等を用いることなく、直接密着させて、密着構造
体を得る(図1のステップS6,図4の(B))。この
とき、たとえば、ピンセットのような適当な押圧具を用
いて、両者を両側からその全面にわたって軽く押し付け
るようにして確実に密着するようにするのが良い。
Then, the two opposing surfaces are immediately brought into close contact with each other at room temperature without using any adhesive or the like to obtain an adhered structure (step S6 in FIG. 1, (B) in FIG. 4). At this time, it is preferable to use a suitable pressing tool such as a pair of tweezers to lightly press the both sides from the both sides over the entire surface so as to ensure the close contact.

【0040】尚、このようなSi基板とDH構造との密
着工程は、それぞれの洗浄面が汚染しないうちに行なう
のが良い。そのため、Si基板とDH結晶層の露出面の
洗浄を並行して行なって、洗浄後は時間をおかずに直ち
に密着させるのが良い。
It should be noted that such a contact step between the Si substrate and the DH structure is preferably performed before the respective cleaning surfaces are contaminated. Therefore, it is preferable that the cleaning of the exposed surface of the DH crystal layer and the Si substrate be performed in parallel, and that the cleaning be performed immediately after the cleaning without any time.

【0041】次に、支持基板30を接着する時に用いた
接着剤であるワックス32を除去する。そのため、この
ワックス32を溶かす溶剤、例えばこの実施例ではトリ
クロレンやソルファンTM等といったワックス溶剤60
に、ワックスで支持基板30が固定されている密着構造
体を漬け、溶剤を加熱する(図4の(C))。この処理
により、ワックス32が溶剤に溶け、これと共に支持基
板すなわちここではカバーガラス32がDH結晶層20
から剥離する。これを溶剤から取り出すと、図4の
(D)に示すようなSi基板50とDH結晶層20とか
らなる密着構造体を得る。
Next, the wax 32 which is the adhesive used when bonding the support substrate 30 is removed. Therefore, a solvent for dissolving the wax 32, for example, a wax solvent 60 such as trichlorene or Sorphan ™ in this embodiment.
Next, the adhesive structure on which the support substrate 30 is fixed is immersed in wax, and the solvent is heated (FIG. 4C). By this processing, the wax 32 is dissolved in the solvent, and the supporting substrate, that is, the cover glass 32 in this case, is also
Peel from When this is taken out from the solvent, an adhesive structure including the Si substrate 50 and the DH crystal layer 20 as shown in FIG. 4D is obtained.

【0042】次に、この密着構造体をアニール炉に入れ
て熱処理して、DH結晶層20と異種半導体基板である
Si基板50とを接合させる(図1のステップS7)。
この場合の接合とは、意図的に接着剤等を用いずに、D
H結晶層20とSi基板50とを一体に結びつけること
を意味している。このアニールは、この密着構造体の上
に約30−300g/cm2 の範囲内の適当な重りを載
せて負荷をかけた状態で、水素雰囲気中で行なう。アニ
ール温度の昇降は、長い時間をかけてゆっくりアニール
するように、望ましくは例えば、昇温レートを200℃
/時間とし、および降温レートを200℃/時間とする
のが良い。また、昇温後のアニールの最高温度を約40
0℃とし、この温度で30分程度保持させた後、降温さ
せるのが好適である。このように、ゆっくりした温度上
昇と温度低下により、DH結晶層20やSi基板に熱歪
みが生じないし、また、熱歪みが生じたとしても、実質
的に何らの障害がない程度の歪みにすぎない。
Next, this adhered structure is placed in an annealing furnace and heat-treated to bond the DH crystal layer 20 and the Si substrate 50, which is a heterogeneous semiconductor substrate (step S7 in FIG. 1).
Bonding in this case means that the D
This means that the H crystal layer 20 and the Si substrate 50 are integrally connected. This annealing is performed in a hydrogen atmosphere with a suitable weight in the range of about 30 to 300 g / cm 2 placed on the contact structure under a load. Preferably, the annealing temperature is increased or decreased by, for example, increasing the heating rate to 200 ° C. so that annealing is performed slowly over a long period of time.
/ Hour, and the temperature drop rate is preferably 200 ° C./hour. In addition, the maximum temperature of the annealing after the temperature is raised is about 40.
It is preferable that the temperature is reduced to 0 ° C., maintained at this temperature for about 30 minutes, and then lowered. As described above, the DH crystal layer 20 and the Si substrate are not thermally strained due to the slow temperature rise and the temperature fall, and even if the thermal strain is caused, the strain is only to the extent that there is substantially no obstacle. Absent.

【0043】次に、このDH結晶層20を利用して発光
素子であるレーザ素子を作りあげる(図1のステップS
8)。このレーザ発振を得るためのレーザ構造の作成例
を図5を参照して説明する。尚、図5において、電極の
みに斜線を施して電極を強調して示してある。ここで
は、DH結晶層20のキャップ層28上に例えば2−2
0μm程度の第2導電型の電極70を蒸着により形成す
る(図5の(A))。続いて、この電極70をエッチン
グマスクとして利用して、キャップ層28の表面から活
性層24までをメサエッチングして、第1クラッド層2
2の活性層24と接している表面を露出させる(図5の
(B))。次に、電極70、キャップ層28、第2クラ
ッド層26、活性層24からなるメサ構造の周りの、第
1クラッド層22の表面上に第1導電型の電極72を設
けてレーザ構造体を得る(図5の(C))。
Next, a laser device as a light emitting device is fabricated using the DH crystal layer 20 (step S in FIG. 1).
8). An example of creating a laser structure for obtaining this laser oscillation will be described with reference to FIG. In FIG. 5, only the electrodes are hatched to emphasize the electrodes. Here, for example, 2-2 is formed on the cap layer 28 of the DH crystal layer 20.
A second conductive type electrode 70 of about 0 μm is formed by vapor deposition (FIG. 5A). Subsequently, using the electrode 70 as an etching mask, the surface from the surface of the cap layer 28 to the active layer 24 is mesa-etched to form the first clad layer 2.
The surface in contact with the second active layer 24 is exposed (FIG. 5B). Next, a first conductive type electrode 72 is provided on the surface of the first cladding layer 22 around the mesa structure including the electrode 70, the cap layer 28, the second cladding layer 26, and the active layer 24, and the laser structure is formed. (FIG. 5C).

【0044】次に、異種半導体基板であるSi基板50
を研磨して、Si基板が劈開容易となるようにする(図
1のステップS9)。このSi基板50の初期の厚みは
最終厚を50μm程度に出来るように。例えば300μ
m程度とする。この研磨は、好ましくは、Al23
の研磨材を用いて研磨し、適当な共振器長となるように
劈開して発光素子すなわちここではレーザ素子が完成す
る。
Next, a Si substrate 50 which is a heterogeneous semiconductor substrate
Is polished so that the Si substrate is easily cleaved (Step S9 in FIG. 1). The initial thickness of the Si substrate 50 is such that the final thickness can be about 50 μm. For example, 300μ
m. This polishing is preferably performed by using an abrasive such as Al 2 O 3 and cleaved so as to have an appropriate resonator length to complete a light emitting element, that is, a laser element here.

【0045】上述した実施例では、DH結晶層を成長さ
せるべき初期の半導体基板としてInP基板を用い、I
nP/InGaAsPのダブルヘテロ構造の結晶層を成
長させ、異種半導体基板としてSi基板を用いる例につ
き説明したが、この実施例に何ら限定されるものではな
く、例えば、初期基板としてInP基板を用い、InP
/InGaAsPのダブルヘテロ構造の結晶層を成長さ
せ、異種半導体基板としてGaAs基板を用いてもよ
く、また、初期基板としてGaAs基板を用い、GaA
s/AlGaAsのダブルヘテロ構造の結晶層を成長さ
せ、異種半導体基板としてSi基板を用いても、前述し
た実施例と同様にして製造出来る。
In the above-described embodiment, an InP substrate is used as an initial semiconductor substrate on which a DH crystal layer is to be grown.
An example in which a crystal layer having an nP / InGaAsP double hetero structure is grown and a Si substrate is used as a heterogeneous semiconductor substrate has been described. However, the present invention is not limited to this embodiment. For example, an InP substrate may be used as an initial substrate. InP
A crystal layer having a double hetero structure of / InGaAsP may be grown, and a GaAs substrate may be used as a heterogeneous semiconductor substrate.
Even when a crystal layer having a double hetero structure of s / AlGaAs is grown and a Si substrate is used as a heterogeneous semiconductor substrate, it can be manufactured in the same manner as in the above-described embodiment.

【0046】[0046]

【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体発光素子の製造方法によれば、DH結晶
層の、これを成長させた半導体基板とは反対側の表面に
支持基板を設けた後、この半導体基板を除去して薄膜化
を行ない、然る後、半導体基板の除去により現れた、D
H結晶層の、支持基板とは反対側の露出面に、異種半導
体基板を直接密着して固定し、その後、熱処理を行なっ
てDH結晶層と異種半導体基板とをその密着面で接合さ
せている。
As is apparent from the above description, according to the method for manufacturing a semiconductor light emitting device of the present invention, the supporting substrate is provided on the surface of the DH crystal layer opposite to the semiconductor substrate on which the DH crystal layer has been grown. After the provision, the semiconductor substrate is removed to reduce the film thickness.
A heterogeneous semiconductor substrate is directly adhered and fixed to the exposed surface of the H crystal layer opposite to the support substrate, and then heat treatment is performed to join the DH crystal layer and the heterogeneous semiconductor substrate at the adhered surface. .

【0047】従って、この発明では、接合のための熱処
理を行なう前の適当な段階で機械的研磨や化学エッチン
グによる薄膜化処理を行なうので、基板やDH結晶層に
熱歪みが生じていない状態で薄膜処理を行なえる。よっ
て、この発明によれば、従来のような熱歪みに起因し
た、基板やDH結晶層の割れや剥れが発生するおそれが
なく、その結果、製造歩留りが確実に向上する。
Therefore, according to the present invention, the thinning treatment by mechanical polishing or chemical etching is performed at an appropriate stage before the heat treatment for bonding is performed, so that the substrate and the DH crystal layer are not thermally strained. Thin film processing can be performed. Therefore, according to the present invention, there is no possibility that the substrate or the DH crystal layer is cracked or peeled off due to the conventional thermal strain, and as a result, the production yield is surely improved.

【0048】さらに、この発明では、DH結晶層と異種
半導体基板との接合を、DH結晶層を成長させた半導体
基板側の、DH結晶層の表面(結晶成長の下面でもあ
る。)で行なっている。この下面側の結晶層の領域で
は、このゴミの付着や突起状成長がないか、または、こ
れらがあったとしても、実質的に支障とならない程度に
しか生じておらず、従って、この結晶成長面は実質的に
平坦面であるので、このDH結晶層の、異種半導体基板
との接合面を平坦面とするために、従来とは異なり、非
常に高度な結晶成長技術を必要としなくて済む。
Further, in the present invention, the DH crystal layer and the heterogeneous semiconductor substrate are joined to each other on the surface of the DH crystal layer on the semiconductor substrate side on which the DH crystal layer is grown (which is also the lower surface of the crystal growth). I have. In the region of the crystal layer on the lower surface side, there is no adhesion of dust or growth in the form of protrusions, or even if they are present, they occur to such an extent that they do not substantially hinder the growth. Since the surface is substantially a flat surface, it is not necessary to use a very advanced crystal growth technique unlike the related art in order to make the bonding surface of the DH crystal layer with the heterogeneous semiconductor substrate flat. .

【0049】この発明は、半導体基板に対する化学エッ
チングを2段階で行なうので、半導体基板が厚い場合に
そのエッチング過程でエッチング深さが不均一となって
しまうのを防止出来る。すなわち、この半導体基板をエ
ッチング除去して露出した面を平坦面とすることが出
来、後工程での異種半導体基板とDH結晶層との接合を
良好に行なわしめることが出来、製造歩留りの向上を図
ることが出来る。
According to the present invention, the chemical etching of the semiconductor substrate is performed in two stages, so that when the semiconductor substrate is thick, it is possible to prevent the etching depth from becoming uneven during the etching process. That is, the surface exposed by etching and removing the semiconductor substrate can be made a flat surface, and the bonding between the heterogeneous semiconductor substrate and the DH crystal layer in the subsequent process can be performed well, thereby improving the production yield. I can plan.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の半導体発光素子の製造方法の説明に
供する流れ図である。
FIG. 1 is a flowchart for explaining a method for manufacturing a semiconductor light emitting device of the present invention.

【図2】この発明の方法の説明に供する、DH構造の成
長層の断面図である。
FIG. 2 is a cross-sectional view of a growth layer having a DH structure for explaining the method of the present invention.

【図3】(A)〜(E)は、初期半導体基板とDH構造
とを備えた構造体を支持基板に接着した後、この初期半
導体基板を除去するまでの工程を説明するための工程図
である。
FIGS. 3A to 3E are process diagrams for explaining a process from bonding a structure including an initial semiconductor substrate and a DH structure to a supporting substrate to removing the initial semiconductor substrate; FIGS. It is.

【図4】(A)〜(D)は、支持基板を付けたDH構造
を異種半導体基板に一旦固定させた後、支持基板を除去
し、その後、加熱(アニール)処理を行なってDH構造
と異種半導体基板とを接合させる工程を説明するための
工程図である。
4 (A) to 4 (D) show that, once a DH structure with a support substrate is fixed to a heterogeneous semiconductor substrate, the support substrate is removed, and then a heating (annealing) process is performed to obtain a DH structure. FIG. 4 is a process diagram for describing a process of bonding with a different kind of semiconductor substrate.

【図5】(A)〜(C)は、最終的にDH構造を利用し
て発光素子としてレーザ素子を作る工程を説明するため
の工程図である。
FIGS. 5A to 5C are process diagrams for explaining a process of finally manufacturing a laser device as a light emitting device using a DH structure.

【符号の説明】[Explanation of symbols]

10:InP基板 12:エッチストップ層 20:DH結晶層 22:第1クラッド層 24:活性層 26:第2クラッド層 28:キャップ層 30:支持基板 32:接着剤 34:ホットプレート 50:Si基板 60:溶剤 70,72:電極 10: InP substrate 12: Etch stop layer 20: DH crystal layer 22: First cladding layer 24: Active layer 26: Second cladding layer 28: Cap layer 30: Support substrate 32: Adhesive 34: Hot plate 50: Si substrate 60: solvent 70, 72: electrode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−302857(JP,A) 特開 平4−10536(JP,A) 特開 平6−90061(JP,A) 特開 昭58−206184(JP,A) 特開 平7−240383(JP,A) 特開 平5−267790(JP,A) 特開 平6−224404(JP,A) 特開 平7−335967(JP,A) 特開 平6−296040(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 H01L 33/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-6-302857 (JP, A) JP-A-4-10536 (JP, A) JP-A-6-90061 (JP, A) JP-A-58-58 206184 (JP, A) JP-A-7-240383 (JP, A) JP-A-5-267790 (JP, A) JP-A-6-224404 (JP, A) JP-A-7-335967 (JP, A) JP-A-6-296040 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01S 5/00-5/50 H01L 33/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 (a)半導体基板上にエッチストップ層
とダブルヘテロ構造の結晶層とを順次に成長させる工程
と、 (b)該結晶層の表面を接着剤を用いて支持基板に固定
する工程と、 (c)前記半導体基板およびエッチストップ層を2段階
に分けた化学エッチングを順次行うことによって除去す
る工程と、 (d)前記結晶層の露出した表面を洗浄する工程と、 (e)前記半導体基板とは格子定数の異なった異種半導
体基板の表面を洗浄する工程と、 (f)前記結晶層の露出した表面と前記異種半導体基板
の表面とを直接密着させて固定する工程と、 (g)前記接着剤を除去して前記異種半導体基板に前記
結晶層が密着固定している構造体を得る工程と、 (h)該構造体を熱処理して前記結晶層と前記異種半導
体基板とを接合させる工程と、 (i)その後、該構造体の前記結晶層を用いて発光素子
を作る工程とを含むことを特徴とする半導体発光素子の
製造方法。
(A) a step of sequentially growing an etch stop layer and a crystal layer having a double heterostructure on a semiconductor substrate; and (b) fixing the surface of the crystal layer to a support substrate using an adhesive. (C) removing the semiconductor substrate and the etch stop layer by sequentially performing chemical etching in two stages; (d) cleaning the exposed surface of the crystal layer; and (e). (F) cleaning the surface of the heterogeneous semiconductor substrate having a different lattice constant from the semiconductor substrate; and (f) fixing the exposed surface of the crystal layer and the surface of the heterogeneous semiconductor substrate in close contact with each other; g) removing the adhesive to obtain a structure in which the crystal layer is adhered and fixed to the heterogeneous semiconductor substrate; and (h) heat treating the structure to separate the crystal layer from the heterogeneous semiconductor substrate. Joining process , (I) Then, a method of manufacturing a semiconductor light emitting device characterized by comprising a step of making a light emitting device using the crystal layer of the structure.
【請求項2】 請求項1に記載の半導体発光素子の製造
方法において、 前記半導体基板をInP基板とし、エッチストップ層を
InGaAs層とし、前記ダブルへテロ構造をInP/
InGaAsP構造とし、前記異種半導体基板をSi基
板またはGaAs基板としたことを特徴とする半導体発
光素子の製造方法。
2. The method for manufacturing a semiconductor light emitting device according to claim 1, wherein the semiconductor substrate is an InP substrate, an etch stop layer is an InGaAs layer, and the double heterostructure is InP /
A method for manufacturing a semiconductor light emitting device, having an InGaAsP structure, wherein the heterogeneous semiconductor substrate is a Si substrate or a GaAs substrate.
【請求項3】 請求項1に記載の半導体発光素子の製造
方法において、 前記半導体基板をGaAs基板とし、エッチストップ層
をAlGaAs層とし、前記ダブルへテロ構造をGaA
s/AlGaAs構造とし、前記異種半導体基板をGa
As基板としたことを特徴とする半導体発光素子の製造
方法。
3. The method according to claim 1, wherein the semiconductor substrate is a GaAs substrate, the etch stop layer is an AlGaAs layer, and the double hetero structure is GaAs.
s / AlGaAs structure, and the heterogeneous semiconductor substrate is Ga
A method for manufacturing a semiconductor light emitting device, comprising an As substrate.
JP18119795A 1995-07-18 1995-07-18 Method for manufacturing semiconductor light emitting device Expired - Fee Related JP3215297B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18119795A JP3215297B2 (en) 1995-07-18 1995-07-18 Method for manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18119795A JP3215297B2 (en) 1995-07-18 1995-07-18 Method for manufacturing semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH0936486A JPH0936486A (en) 1997-02-07
JP3215297B2 true JP3215297B2 (en) 2001-10-02

Family

ID=16096551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18119795A Expired - Fee Related JP3215297B2 (en) 1995-07-18 1995-07-18 Method for manufacturing semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3215297B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121319A1 (en) * 2007-12-10 2011-05-26 Haase Michael A Semiconductor light emitting device and method of making same
JP2014026999A (en) * 2012-07-24 2014-02-06 Sophia School Corp Semiconductor device, template substrate, and method of manufacturing semiconductor device
JP2015156440A (en) * 2014-02-20 2015-08-27 日本電信電話株式会社 Dissimilar semiconductor substrate and manufacturing method therefor
CN105576093B (en) * 2016-02-23 2018-02-02 河源市众拓光电科技有限公司 Method for stripping chip epitaxial substrate
DE102017130131B4 (en) * 2017-12-15 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Process for the production of optoelectronic semiconductor components and optoelectronic semiconductor component
CN110970340B (en) * 2019-10-31 2022-06-10 中国电子科技集团公司第五十五研究所 Flexible InP HBT device and preparation method thereof

Also Published As

Publication number Publication date
JPH0936486A (en) 1997-02-07

Similar Documents

Publication Publication Date Title
KR100390670B1 (en) Process for bonding crystalline substrates with different crystal lattices
US7615468B2 (en) Methods for making substrates and substrates formed therefrom
JP3294934B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
JP3237888B2 (en) Semiconductor substrate and method of manufacturing the same
JPH06349694A (en) Method for bonding of silicon to iii - v semiconductor material
JPH10223497A (en) Manufacture of laminated substrate
JP3215297B2 (en) Method for manufacturing semiconductor light emitting device
JP2662495B2 (en) Method for manufacturing bonded semiconductor substrate
JPH07297377A (en) Semiconductor device and manufacture thereof
JPH0312775B2 (en)
JP2988796B2 (en) Manufacturing method of integrated circuit device
JP3262470B2 (en) Semiconductor substrate and manufacturing method thereof
JPH11186187A (en) Production of soi substrate
JPH0682753B2 (en) Method for manufacturing semiconductor device
JP2699359B2 (en) Semiconductor substrate manufacturing method
JPH10308355A (en) Manufacture of semiconductor substrate
JPH0831791A (en) Manufacture for semiconductor layer
JP2000030993A (en) Manufacture of soi wafer and soi wafer
JPH0770472B2 (en) Method for manufacturing semiconductor substrate
JP3678769B2 (en) Manufacturing method of semiconductor device
JP2857456B2 (en) Method for manufacturing semiconductor film
JP3987029B2 (en) Semiconductor optical device manufacturing method and semiconductor optical device
JP3846657B2 (en) Bonded substrate and manufacturing method thereof
JP2807717B2 (en) Manufacturing method of semiconductor substrate
EP4391018A1 (en) Provisionally bonded wafer and method for producing same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010717

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070727

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees