JP3212711B2 - Input tuning circuit - Google Patents

Input tuning circuit

Info

Publication number
JP3212711B2
JP3212711B2 JP24742292A JP24742292A JP3212711B2 JP 3212711 B2 JP3212711 B2 JP 3212711B2 JP 24742292 A JP24742292 A JP 24742292A JP 24742292 A JP24742292 A JP 24742292A JP 3212711 B2 JP3212711 B2 JP 3212711B2
Authority
JP
Japan
Prior art keywords
tuning
circuit
image
capacitor
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24742292A
Other languages
Japanese (ja)
Other versions
JPH06104700A (en
Inventor
一彦 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24742292A priority Critical patent/JP3212711B2/en
Publication of JPH06104700A publication Critical patent/JPH06104700A/en
Application granted granted Critical
Publication of JP3212711B2 publication Critical patent/JP3212711B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機や
ビデオテープレコーダ等の高周波回路装置に使用される
電子同調チューナの入力同調回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input tuning circuit of an electronic tuning tuner used for a high-frequency circuit device such as a television receiver and a video tape recorder.

【0002】[0002]

【従来の技術】一般の電子同調チューナには図3のよう
な入力同調回路が使用されている。図3において、C1
及びC2は直流成分阻止用コンデンサーである。L1及
びL3はローバンド受信用同調コイルである。L2及び
L4はハイバンド受信用同調コイルである。D1及びD
2はバンド切換用スイッチングダイオード、R1及びR
2はスイッチングバイアス抵抗、R3は同調電圧印加用
バイアス抵抗、C3はトラッキング補正用であるととも
にハイバンド受信用同調コイルL4との並列共振によっ
てトラップ回路を構成するコンデンサー、C4は同調用
コンデンサー、TR1はRF増幅用トランジスター、C
5は同調回路1とRF増幅用トランジスターTR1との
結合コンデンサー、D3は同調用可変容量ダイオードで
ある。このように構成される入力同調回路の動作につい
ては周知であるので省略し、同調周波数について簡単に
説明する。入力同調回路1は、ローバンド受信用同調コ
イルL1及びL3あるいはハイバンド受信用同調コイル
L2及びL4のいずれかよりなる合成インダクタンスL
0と、可変印加同調電圧VTによる可変容量ダイオード
D3の可変容量cから成る共振回路として構成されてい
る。この場合の同調周波数fとインダクタンスL0と可
変容量cの関係は、 f=1/√(a・L0・c) ・・・ で表される。ここで、aは定数である。式より、可変
容量cが最小値cminの時同調周波数fは最大値fm
axとなり、可変容量cが最大値cmaxの時同調周波
数fは、最小値fminとなる。csを浮遊容量とし、
これらを式に代入すると、 (fmax/fmin)2 =(cmax+cs)/(cmin+cs)・・・ の関係が得られる。ちなみに、可変容量ダイオードD3
の容量の可変範囲(cmin〜cmax)が小さいた
め、式から共振周波数fの可変範囲(fmin〜fm
ax)も小さくなるので、受信バンドをハイとローのふ
たつに分けている。
2. Description of the Related Art An input tuning circuit as shown in FIG. 3 is used in a general electronic tuning tuner. In FIG. 3, C1
And C2 are DC component blocking capacitors. L1 and L3 are tuning coils for low band reception. L2 and L4 are tuning coils for high band reception. D1 and D
2 is a band switching switching diode, R1 and R
2 is a switching bias resistor, R3 is a tuning resistor for applying a tuning voltage, C3 is a capacitor for tracking correction and constitutes a trap circuit by parallel resonance with a tuning coil L4 for high band reception, C4 is a tuning capacitor, and TR1 is a tuning capacitor. Transistor for RF amplification, C
5 is a coupling capacitor between the tuning circuit 1 and the RF amplification transistor TR1, and D3 is a tuning variable capacitance diode. The operation of the input tuning circuit configured as described above is well known, and therefore will be omitted, and the tuning frequency will be briefly described. The input tuning circuit 1 has a combined inductance L composed of either the low-band receiving tuning coils L1 and L3 or the high-band receiving tuning coils L2 and L4.
It is configured as a resonance circuit including 0 and the variable capacitance c of the variable capacitance diode D3 by the variable applied tuning voltage VT. In this case, the relationship between the tuning frequency f, the inductance L0, and the variable capacitance c is represented by f = 1 / √ (a · L0 · c). Here, a is a constant. From the equation, when the variable capacitance c is the minimum value cmin, the tuning frequency f is the maximum value fm.
ax, and when the variable capacitance c is at the maximum value cmax, the tuning frequency f is at the minimum value fmin. Let cs be the stray capacitance,
By substituting these into the equation, the following relationship is obtained: (fmax / fmin) 2 = (cmax + cs) / (cmin + cs). By the way, the variable capacitance diode D3
Is small, the variable range of the resonance frequency f (fmin to fm) is obtained from the equation.
Since ax) also becomes smaller, the reception band is divided into high and low.

【0003】更に、最近はCATVの普及に伴って、チ
ューナの受信範囲を拡大する必要が出てきたためそれに
対応すべく、逆印加電圧による端子間容量の変化(cm
in〜cmax)が大きい特性を持つ可変容量ダイオー
ドが同調回路に使用されるようになった。さらに、同調
回路の共振周波数fの可変範囲(fmin〜fmax)
を大幅に延ばすには、同調回路以外の回路における負荷
の程度を大きく改善しなければならない。しかし、受信
範囲の拡大に伴って受信周波数が高くなると、RF増幅
用トランジスターTR1の入力容量による影響が無視で
きなくなるといった問題が起こる。
Further, recently, with the spread of CATV, it has become necessary to expand the receiving range of a tuner.
Variable-capacitance diodes with large characteristics (in to cmax) have come to be used in tuning circuits. Furthermore, the variable range of the resonance frequency f of the tuning circuit (fmin to fmax)
In order to greatly increase the load, it is necessary to greatly improve the degree of load in a circuit other than the tuning circuit. However, if the reception frequency increases with the expansion of the reception range, there arises a problem that the influence of the input capacitance of the RF amplification transistor TR1 cannot be ignored.

【0004】そこで、受信周波数が高い場合、同調回路
に与えるRF増幅用トランジスターTR1の入力容量の
影響を小さくするために、一般的には図4のように可変
容量ダイオードD4を配設する回路構成とし、同調回路
とRF増幅用トランジスターTR1の結合容量が小さく
なるようにされている。
In order to reduce the influence of the input capacitance of the RF amplifying transistor TR1 on the tuning circuit when the reception frequency is high, generally, a circuit configuration in which a variable capacitance diode D4 is arranged as shown in FIG. The coupling capacitance between the tuning circuit and the RF amplifying transistor TR1 is reduced.

【0005】図4において、図3と同一の構成要素につ
いては同一の番号を付す。C6は直流成分阻止用コンデ
ンサーである。可変容量ダイオードD3、D4は同じ特
性値を有するものとする。該可変容量ダイオードD4は
RF増幅用トランジスターTR1との結合容量を変化さ
せることができることによりバンド内に於ける利得偏差
を押さえるための結合補正として機能する。さらにこの
場合、該可変容量ダイオードD3、D4の合成容量cに
ついては、(cmax/cmin)の比が増加し、式
により(fmax/fmin)2 が増加することにな
り、換言すれば共振周波数fの可変範囲(fmin〜f
max)を大きくとれることになるので、可変容量ダイ
オードD4は同調補正容量としても機能する。尚、図3
及び図4において、コンデンサーC3とハイバンド受信
用同調コイルL4によって構成されるトラップ回路はイ
メージ妨害を軽減するために配設されている。
In FIG. 4, the same components as those in FIG. 3 are denoted by the same reference numerals. C6 is a DC component blocking capacitor. The variable capacitance diodes D3 and D4 have the same characteristic value. The variable capacitance diode D4 functions as a coupling correction for suppressing a gain deviation in a band by changing a coupling capacitance with the RF amplification transistor TR1. Further, in this case, as for the combined capacitance c of the variable capacitance diodes D3 and D4, the ratio of (cmax / cmin) increases, and (fmax / fmin) 2 increases according to the equation. In other words, the resonance frequency f Variable range (fmin to f
Since max) can be made large, the variable capacitance diode D4 also functions as a tuning correction capacitance. FIG.
In FIG. 4 and FIG. 4, a trap circuit including a capacitor C3 and a tuning coil L4 for high band reception is provided to reduce image disturbance.

【0006】[0006]

【発明が解決しようとする課題】上述のように、コンデ
ンサーC3とハイバンド受信用同調コイルL4によって
構成されるトラップ回路はそれぞれのチャンネル受信時
においてイメージ妨害を軽減するために配設されてい
る。しかし、トラップ回路の共振周波数は固定であるの
で、このトラップ回路の共振周波数と一致する受信帯域
周波数を有するチャンネルの受信時にはその受信信号が
カットされてしまうので、この場合このトラップ回路は
配設不可となりイメージ妨害を軽減できないチャンネル
が残る問題がある。
As described above, the trap circuit constituted by the capacitor C3 and the tuning coil L4 for high band reception is provided to reduce image disturbance at the time of reception of each channel. However, since the resonance frequency of the trap circuit is fixed, the reception signal is cut off when receiving a channel having a reception band frequency that matches the resonance frequency of the trap circuit. In this case, the trap circuit cannot be provided. There is a problem that a channel that cannot reduce image disturbance remains.

【0007】本発明はこのような点を改善するため、同
調電圧に連動してイメージ妨害を軽減するトラップ回路
の共振周波数を変えることにより、バンド内全域にわた
るイメージ妨害を軽減させる入力同調回路を提供する。
In order to improve such a point, the present invention provides an input tuning circuit which reduces image interference over the entire band by changing the resonance frequency of a trap circuit which reduces image interference in conjunction with a tuning voltage. I do.

【0008】[0008]

【課題を解決するための手段】本発明では、特定のチャ
ンネルの受信時に影響する他のチャンネルのイメージ信
号を除去するために信号路にイメージトラップ回路を設
けた入力同調回路において、高周波増幅用トランジスタ
ーとの結合用のコンデンサーと並列に、イメージトラッ
プ用のコイルとイメージトラップ用のコンデンサと同調
電圧によって容量値が変化する可変容量ダイオードとか
ら成る並列回路を接続して前記イメージトラップ回路を
形成したことを特徴とする。
According to the present invention, a high frequency amplifying transistor is provided in an input tuning circuit provided with an image trap circuit in a signal path for removing an image signal of another channel which affects the reception of a specific channel.
Parallel to the capacitor for coupling with the
Synchronized with coil for image trap and capacitor for image trap
A variable capacitance diode whose capacitance changes with voltage
To connect the image trap circuit
It is characterized by having been formed.

【0009】[0009]

【作用】このような構成によると、例えば特定のチャン
ネルに対し妨害となるチャンネルのイメージ信号に対し
ては、トラップ回路の周波数を前記特定のチャンネルに
影響を与えない周波数に選び、一方、その妨害チャンネ
ルの受信時には、該チャンネルの受信周波数からずらす
ことによって、どちらのチャンネルも不具合なく受信で
きることになる。
According to such a configuration, for example, for an image signal of a channel that interferes with a specific channel, the frequency of the trap circuit is selected to a frequency that does not affect the specific channel. At the time of receiving a channel, both channels can be received without any trouble by shifting from the reception frequency of the channel.

【0010】[0010]

【実施例】図1は本発明の実施例である。同図におい
て、入力端子INに直流成分阻止用コンデンサーC1の
一端を接続し、該直流成分阻止用コンデンサーC1の他
端とローバンド受信用同調コイルL1の一端とローバン
ド受信用同調コイルL3の一端を接続する(接続点
A)。該ローバンド受信用同調コイルL1の他端とハイ
バンド受信用同調コイルL2の一端と切換用スイッチン
グダイオードD1のアノードとを接続する(接続点
B)。前記ハイバンド受信用同調コイルL2の他端とハ
イバンド動作電圧BHを印加する端子と直流成分阻止用
コンデンサーC2の一端を接続し(接続点C)、該直流
成分阻止用コンデンサーC2の他端を接地する。
FIG. 1 shows an embodiment of the present invention. In the figure, one end of a DC component blocking capacitor C1 is connected to an input terminal IN, and the other end of the DC component blocking capacitor C1 is connected to one end of a low band receiving tuning coil L1 and one end of a low band receiving tuning coil L3. (Connection point A). The other end of the low-band reception tuning coil L1, one end of the high-band reception tuning coil L2, and the anode of the switching diode D1 are connected (connection point B). The other end of the high-band receiving tuning coil L2, a terminal for applying the high-band operating voltage BH, and one end of the DC component blocking capacitor C2 are connected (connection point C), and the other end of the DC component blocking capacitor C2 is connected. Ground.

【0011】前記ローバンド受信用同調コイルL3の他
端とハイバンド受信用同調コイルL4の一端とバンド切
換用スイッチングダイオードD2のアノードを接続する
(接続点D)。該バンド切換用スイッチングダイオード
D2のカソードと前記バンド切換用スイッチングダイオ
ードD1のカソードとスイッチングバイアス抵抗R1,
R2それぞれの一端を接続し(接続点E)、該スイッチ
ングバイアス抵抗R1の他端とローバンド動作電圧BL
を印加する端子を接続し、該スイッチングバイアス抵抗
R2の他端を接地する。
The other end of the low-band reception tuning coil L3, one end of the high-band reception tuning coil L4 and the anode of the band switching diode D2 are connected (connection point D). The cathode of the band switching diode D2, the cathode of the band switching diode D1 and the switching bias resistors R1,
R2 is connected at one end (connection point E), and the other end of the switching bias resistor R1 is connected to the low band operating voltage BL.
Is connected, and the other end of the switching bias resistor R2 is grounded.

【0012】前記ハイバンド受信用同調コイルL4の他
端と同調用コンデンサーC4の一端と結合コンデンサー
C5の一端を接続する(接続点F)。該結合コンデンサ
ーC5の他端と直流成分阻止用コンデンサーC6の一端
とRF増幅用トランジスターTR1を接続する(接続点
G)。
The other end of the tuning coil L4 for high band reception, one end of the tuning capacitor C4 and one end of the coupling capacitor C5 are connected (connection point F). The other end of the coupling capacitor C5, one end of the DC component blocking capacitor C6, and the RF amplification transistor TR1 are connected (connection point G).

【0013】前記同調用コンデンサーC4の他端とイメ
ージトラップ用コイルL5の一端とイメージトラップ用
コンデンサーC7の一端と同調電圧印加用バイアス抵抗
R3の一端と結合補正用可変容量ダイオードD4のカソ
ードと同調用可変容量ダイオードD3のカソードとを接
続し(接続点H,I,J)、該同調電圧印加用バイアス
抵抗R3の他端と同調電圧VTを印加する端子を接続
し、該同調用可変容量ダイオードD3のアノードを接地
する。該結合補正用可変容量ダイオードD4は、RF増
幅用トランジスターTR1との結合容量を同調電圧によ
って変えることによりバンド内に於ける利得偏差を押さ
える。
The other end of the tuning capacitor C4, one end of the image trapping coil L5, one end of the image trapping capacitor C7, one end of the tuning voltage applying bias resistor R3, and the cathode of the coupling correction variable capacitance diode D4. The variable capacitance diode D3 is connected to the cathode of the variable capacitance diode D3 (connection points H, I, J), the other end of the tuning voltage application bias resistor R3 is connected to the terminal for applying the tuning voltage VT, and the tuning variable capacitance diode D3 is connected. The anode of is grounded. The coupling correction variable capacitance diode D4 suppresses the gain deviation in the band by changing the coupling capacitance with the RF amplification transistor TR1 by the tuning voltage.

【0014】前記直流成分阻止用コンデンサーC6の他
端と前記イメージトラップ用コイルL5の他端と前記イ
メージトラップ用コンデンサーC7の他端と前記結合補
正用可変容量ダイオードD4のアノードとバイアス抵抗
R4の一端を接続し(接続点K,L,M)、該バイアス
抵抗R4の他端を接地する。以上により、イメージトラ
ップ用コイルL5、同調用コンデンサーC4、結合コン
デンサーC5、直流成分阻止用コンデンサーC6、イメ
ージトラップ用コンデンサーC7、同調補正用ダイオー
ドD4からなる共振回路Xが構成される。
The other end of the DC component blocking capacitor C6, the other end of the image trapping coil L5, the other end of the image trapping capacitor C7, the anode of the coupling correction variable capacitance diode D4, and one end of the bias resistor R4. (Connection points K, L, M), and the other end of the bias resistor R4 is grounded. As described above, a resonance circuit X including the image trap coil L5, the tuning capacitor C4, the coupling capacitor C5, the DC component blocking capacitor C6, the image trap capacitor C7, and the tuning correction diode D4 is configured.

【0015】例えばハイバンド動作電圧BHを印加する
ことによりハイバンド受信を選択した場合、図2に示す
ように、上記共振回路Xは並列共振回路を構成してお
り、この図において可変容量ダイオードD3及びD4は
同調電圧VTによる容量の変化が可能な可変コンデンサ
ーの機能を果たすので可変コンデンサーの図記号で表し
ている。このように上記共振回路Xは可変容量ダイオー
ドD4を含んで形成されているので、印加する同調電圧
VTを変化させることによって該共振回路Xの共振周波
数を任意に変えることができる。それ故、該共振回路X
の共振周波数をイメージ周波数に合致させることが可能
となり、この場合該共振回路Xはイメージトラップとし
て機能する。(共振回路Xを以後「イメージトラップ
X」という)
For example, when high band reception is selected by applying a high band operating voltage BH, the resonance circuit X constitutes a parallel resonance circuit as shown in FIG. And D4 have the function of a variable capacitor whose capacity can be changed by the tuning voltage VT, and are represented by the symbol of the variable capacitor. As described above, since the resonance circuit X includes the variable capacitance diode D4, the resonance frequency of the resonance circuit X can be arbitrarily changed by changing the tuning voltage VT to be applied. Therefore, the resonance circuit X
Can be matched with the image frequency, and in this case, the resonance circuit X functions as an image trap. (The resonance circuit X is hereinafter referred to as “image trap X”)

【0016】次に、イメージトラップ用コンデンサーC
7の利点について説明する。イメージトラップXの共振
周波数を設定する際、入力同調回路とRF増幅用トラン
ジスターTR1の結合用コンデンサーC5はイメージト
ラップXの共振周波数可変範囲に大きく影響するため、
イメージトラップXの共振周波数可変範囲には制約が生
じる。イメージトラップ用コンデンサーC7を接続すれ
ば、結合用コンデンサーC5によるイメージトラップX
の共振周波数可変範囲への影響が僅少となり、イメージ
トラップXの共振周波数を任意に設定することができる
ようになる。
Next, an image trapping condenser C
The advantage of No. 7 will be described. When setting the resonance frequency of the image trap X, the input tuning circuit and the coupling capacitor C5 of the RF amplification transistor TR1 greatly affect the resonance frequency variable range of the image trap X.
There is a restriction on the variable range of the resonance frequency of the image trap X. If the image trap capacitor C7 is connected, the image trap X by the coupling capacitor C5 can be used.
Has little effect on the resonance frequency variable range, and the resonance frequency of the image trap X can be set arbitrarily.

【0017】[0017]

【発明の効果】以上説明したように本発明の入力同調回
路によれば、イメージトラップ回路に同調補正用可変容
量ダイオードを含んだ形で構成しているため印加する同
調電圧を変化させることによって、イメージ妨害を軽減
するトラップ回路の共振周波数が可変となる。例えば特
定のチャンネルに対し妨害となるチャンネルのイメージ
信号に対しては、トラップ回路の周波数を前記特定のチ
ャンネルに影響を与えない周波数に選び、一方、その妨
害チャンネルの受信時には、該チャンネルの受信周波数
からずらすことによって、どちらのチャンネルも不具合
なく受信できることになる。これにより、バンド内のチ
ャンネルがすべて受信可能のままバンド内全域にわたっ
てイメージ妨害を軽減することが可能となる。さらに、
受信範囲の拡大に伴って受信周波数が高くなると、RF
増幅用トランジスターの入力容量による影響が大きくな
るので、これを回避するため、従来用いられてきた入力
同調回路と後段のRF増幅トランジスターとの間に配設
する結合容量補正用の可変容量ダイオードには、その機
能を果たすため大きな逆印加電圧を必要とするが、この
結合容量補正用の可変容量ダイオードを上記同調補正用
の可変容量ダイオードとして兼用し、結合容量補正用の
逆印加電圧を、同調補正用電圧として利用することがで
きる。
As described above, according to the input tuning circuit of the present invention, since the image trap circuit is configured so as to include the variable capacitance diode for tuning correction, the tuning voltage to be applied is changed. The resonance frequency of the trap circuit that reduces image disturbance becomes variable. For example, for an image signal of a channel that interferes with a specific channel, the frequency of the trap circuit is selected to a frequency that does not affect the specific channel. By displacing them, both channels can be received without any trouble. As a result, it is possible to reduce the image disturbance over the entire band while keeping all the channels in the band receivable. further,
As the reception frequency increases with the expansion of the reception range, RF
The influence of the input capacitance of the amplifying transistor becomes large, so to avoid this, the variable capacitance diode for coupling capacitance correction which is conventionally provided between the input tuning circuit and the subsequent RF amplifying transistor is used. In order to fulfill the function, a large reverse applied voltage is required, but the variable capacitance diode for correcting the coupling capacitance is also used as the variable capacitance diode for tuning correction, and the reverse applied voltage for correcting the coupling capacitance is corrected by tuning correction It can be used as a working voltage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明を実施した回路構成図。FIG. 1 is a circuit configuration diagram embodying the present invention.

【図2】 本発明を実施した回路構成の等価回路図。FIG. 2 is an equivalent circuit diagram of a circuit configuration embodying the present invention.

【図3】 従来の回路構成図。FIG. 3 is a conventional circuit configuration diagram.

【図4】 従来の他の回路構成図。FIG. 4 is another conventional circuit configuration diagram.

【符号の説明】[Explanation of symbols]

C1、C2、C6 直流成分阻止用コンデンサー C3、C7 イメージトラップ用コンデンサー C4 同調用コンデンサー C5 結合用コンデンサー R1,R2 バンド切換用バイアス抵抗 R3 同調電圧印加用バイアス抵抗 R4 バイアス抵抗 L1、L3 ローバンド同調用コイル L2、L4 ハイバンド同調用コイル D1、D2 バンド切換用ダイオード D3 同調用可変容量ダイオード D4 同調補正用可変容量ダイオード TR1 RF増幅用トランジスター X イメージトラップ(共振回路) BH ハイバンド動作電圧 BL ローバンド動作電圧 VT 同調電圧 A、B、C、・・・、M 接続点 C1, C2, C6 DC component blocking capacitor C3, C7 Image trapping capacitor C4 Tuning capacitor C5 Coupling capacitor R1, R2 Band switching bias resistor R3 Tuning voltage application bias resistor R4 Bias resistor L1, L3 Low band tuning coil L2, L4 High band tuning coil D1, D2 Band switching diode D3 Tuning variable capacitance diode D4 Tuning correction variable capacitance diode TR1 RF amplification transistor X Image trap (resonance circuit) BH High band operating voltage BL Low band operating voltage VT Tuning voltage A, B, C, ..., M Connection point

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−52323(JP,A) 特開 平2−250422(JP,A) 特開 平6−97779(JP,A) 特開 平2−241230(JP,A) 実開 昭61−128843(JP,U) 実開 平2−41519(JP,U) 実開 昭61−184318(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03J 5/24 H04B 1/18 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-52323 (JP, A) JP-A-2-250422 (JP, A) JP-A-6-97779 (JP, A) JP-A-2- 241230 (JP, A) Japanese Utility Model Application No. 61-128,843 (JP, U) Japanese Utility Model Application No. 2-41519 (JP, U) Japanese Utility Model Application No. 61-184318 (JP, U) (58) Fields surveyed (Int. 7 , DB name) H03J 5/24 H04B 1/18

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 特定のチャンネルの受信時に影響する他
のチャンネルのイメージ信号を除去するために信号路に
イメージトラップ回路を設けた入力同調回路において、高周波増幅用トランジスターとの結合用のコンデンサー
と並列に、イメージトラップ用のコイルとイメージトラ
ップ用のコンデンサと同調電圧によって容量値が変化す
る可変容量ダイオードとから成る並列回路を接続して前
記イメージトラップ回路を形成した ことを特徴とする入
力同調回路。
1. An input tuning circuit provided with an image trap circuit in a signal path for removing an image signal of another channel which affects the reception of a specific channel, and a capacitor for coupling with a high frequency amplification transistor.
In parallel with the image trap coil and image
The capacitance value varies depending on the
Before connecting a parallel circuit consisting of
An input tuning circuit characterized by forming an image trap circuit.
【請求項2】 前記可変容量ダイオードは入力同調回路
と後段の高周波増幅トランジスターとの間の結合容量を
同調電圧によって補正する機能を兼ねていることを特徴
とする請求項1に記載の入力同調回路。
2. The input tuning circuit according to claim 1, wherein said variable capacitance diode also has a function of correcting a coupling capacitance between an input tuning circuit and a high-frequency amplifying transistor at a subsequent stage by a tuning voltage. .
JP24742292A 1992-09-17 1992-09-17 Input tuning circuit Expired - Lifetime JP3212711B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24742292A JP3212711B2 (en) 1992-09-17 1992-09-17 Input tuning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24742292A JP3212711B2 (en) 1992-09-17 1992-09-17 Input tuning circuit

Publications (2)

Publication Number Publication Date
JPH06104700A JPH06104700A (en) 1994-04-15
JP3212711B2 true JP3212711B2 (en) 2001-09-25

Family

ID=17163204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24742292A Expired - Lifetime JP3212711B2 (en) 1992-09-17 1992-09-17 Input tuning circuit

Country Status (1)

Country Link
JP (1) JP3212711B2 (en)

Also Published As

Publication number Publication date
JPH06104700A (en) 1994-04-15

Similar Documents

Publication Publication Date Title
JP3038459B2 (en) Television device signal selection circuit
US6933984B2 (en) Television tuner which maintains UHF band tuning circuit bandwidth constant in low to high band range
US5978663A (en) Antenna tuning circuit
JP3212711B2 (en) Input tuning circuit
US4628540A (en) Tuning arrangement having a substantially constant frequency difference between an RF-circuit and an oscillator circuit
US4646360A (en) Constant bandwidth RF filter with improved low frequency attenuation
JPS6043696B2 (en) VHF tuner interstage tuning coupling circuit
US5463362A (en) Tuner circuit having a switching diode to change receiving bands
JP3106513B2 (en) Electronic tuning tuner
JP3053150B2 (en) TV tuner input tuning circuit
US3823379A (en) Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner
US4675634A (en) Variable-capacitance tuning circuit for high-frequency signals
US4484222A (en) Intermediate frequency circuit with solid state trap
JP2930806B2 (en) Tuner circuit
JP2911136B2 (en) Input tuning filter
JP3146916B2 (en) Electronic tuner input circuit
JP2814248B2 (en) High frequency amplifier
JPH066633Y2 (en) Electronic tuning tuner
JP3050884B2 (en) Electronic tuner input circuit
JP3103017U (en) Television tuner
JP2591310B2 (en) Input tuning circuit in electronic tuning tuner
JP3028534B2 (en) Electronic tuner
JPH11220362A (en) Television tuner
JP3031077B2 (en) Electronic tuner
JPH0546349Y2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9