JP3209891B2 - Ａｔｍセル一時記憶装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば、ＡＴＭ
セル交換機において、セルの競合に対処するためのＡＴ
Ｍセル一時記憶装置に関する。

【０００２】

【従来の技術】一般に、伝送情報をセルと呼ばれる固定
長のブロックに分解して伝送するＡＴＭ通信方式の交換
機においては、バッファを用いて、セルの競合に対処す
るようになっている。

【０００３】図２は、バッファを出力方路側に設ける出
力バッファ型のＡＴＭセル交換機の構成を示すブロック
図である。なお、図には、２×２のＡＴＭセル交換機を
代表として示す。

【０００４】図示のＡＴＭセル交換機は、入力方路１
１，１２から入力されるセルの交換を行う交換部２１
と、各出力方路１３，１４に設けられた出力バッファ部
２２，２３を有する。出力バッファ部２２，２３は、そ
れぞれ１つのバッファを有する。各バッファは、先入れ
先出し方式のメモリ回路（以下、「ＦＩＦＯ回路」とい
う）により構成されている。

【０００５】上記構成においては、各入力方路１１，１
２から入力されるセルは、交換部２１で時分割多重され
た後、その宛先に応じて、各出力方路１３，１４に振り
分けられる。各出力方路１３，１４に振り分けられたセ
ルは、出力バッファ部２２，２３のＦＩＦＯ回路に一時
的に記憶された後、時分割多重前の速度で順次出力され
る。

【０００６】このような構成においては、２つの入力方
路１１，１２に宛先の同じセルが同時に発生しても、Ｆ
ＩＦＯ回路で、競合する２つのセルの一方を待たせるこ
とができるので、このセルを廃棄することなく、伝送す
ることができる。

【０００７】

【発明が解決しようとする課題】以上述べたように、従
来のＡＴＭセル交換機においては、ＦＩＦＯ回路を用い
て、セルの競合に伴うセルの廃棄を防止するようになっ
ている。

【０００８】しかしながら、従来のＡＴＭ交換機におい
ては、１つの出力方路に１つのＦＩＦＯ回路を配置し、
各出力方路に振り分けられたセルを順番に対応するＦＩ
ＦＯ回路に記憶するようになっているため、セルの廃棄
を望まない伝送情報から生成されるセルが多数廃棄され
てしまったり、セルの遅延を望まない伝送情報から生成
されるセルが長時間遅延されてしまったり、セルの遅延
揺らぎの発生を望まない伝送情報から生成されるセルが
大きな遅延揺らぎを受けてしまうことがあるという問題
があった。

【０００９】すなわち、従来のＡＴＭセル交換機におい
ては、各出力方路に振り分けられたセルは、順番に１つ
のＦＩＦＯ回路に記憶される。このため、このＦＩＦＯ
回路が充満状態にあると、廃棄を望まない伝送情報から
生成されるセルであっても、無条件に廃棄されてしま
う。

【００１０】また、従来のＡＴＭセル交換機において
は、ＦＩＦＯ回路に記憶されたセルは、それまでにＦＩ
ＦＯ回路に記憶されているセルの数に応じた時間だけ遅
延される。このため、遅延を望まない伝送情報から生成
されるセルであっても、それまでに記憶されているセル
の数が多いと、長時間遅延されてしまう。

【００１１】さらに、従来のＡＴＭセル交換機において
は、セルの遅延時間は、ＦＩＦＯ回路に記憶されている
セルの数に応じて変化する。この遅延揺らぎは、ＦＩＦ
Ｏ回路の記憶容量が小さければ小さい。しかし、従来
は、セルの廃棄を小さくするために、ＦＩＦＯ回路の記
憶容量を大きくする傾向にあった。これにより、従来
は、伝送情報が遅延揺らぎの発生を望まない場合であっ
ても、この伝送情報から生成されるセルが大きな遅延揺
らぎを受けてしまうことがある。

【００１２】以上から、ＡＴＭセル交換機においては、
従来、各伝送情報ごとに、希望するセル廃棄率、セル遅
延時間、セル遅延揺らぎを確保することが可能なＡＴＭ
セル一時記憶装置（バッファ装置）が望まれている。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、この発明は、セルの通信品質をセルの廃棄率、遅延
時間、遅延揺らぎによって表し、この通信品質を複数の
クラスに分割し、伝送セルを希望する通信品質に基づい
てクラス分けし、各クラスごとにセル記憶手段を設け、
各セル記憶手段に、そのクラスの通信品質に応じた記憶
容量と優先順位を設定し、伝送されてきたセルをクラス
の同じセル記憶手段に書き込み、書き込まれたセルを、
優先順位に従って、その書込み順に読み出すようにした
ものである。

【００１４】ここで、セルの廃棄率が小さければ記憶容
量を大きくし、セルの廃棄率が大きければ記憶容量を小
さくし、セルの遅延時間が小さければ記憶容量を小さく
し、セルの遅延時間が大きければ記憶容量を大きくし、
セルの遅延揺らぎが小さければ記憶容量を小さくし、セ
ルの遅延揺らぎが大きければ記憶容量を大きくするよう
にして定められた記憶容量の相違で、セルの通信品質を
複数のクラスに分け、記憶容量が小さいものほど優先順
位を高くしている。このような構成においては、複数の
クラスの中から希望するクラスを指定されたセルをセル
記憶手段に書き込む場合は、各セルは、自分とクラスが
同じセル記憶手段に書き込まれる。一方、セル記憶手段
に書き込まれたセルを読み出す場合は、複数のセル記憶
手段が、優先順位に従って、優先順位の高いものから順
に選択され、選択されたセル記憶手段に書き込まれてい
るセルがその書込み順に読み出される。

【００１５】これにより、各セルの廃棄率、遅延時間、
遅延揺らぎは、これが記憶されるセル記憶手段に設定さ
れた記憶容量と優先順位によって規定される。したがっ
て、各セルのクラスを希望する通信品質に応じて指定す
れば、各伝送情報ごとに、希望するセル廃棄率、セル遅
延時間、セル遅延揺らぎを確保することができる。

【００１６】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態を詳細に説明する。図１は、この発明
のＡＴＭセル一時記憶装置の第１の実施の形態の構成を
示すブロック図である。なお、以下の説明では、この発
明を、出力バッファ型ＡＴＭセル交換機の出力バッファ
部に適用する場合を代表として説明する。

【００１７】図１において、１００は、ＡＴＭセル交換
機の交換部によりある出力方路に振り分けられたセルが
供給される入力端子である。この入力端子１００に供給
されるＡＴＭセルは、希望する通信品質に応じてクラス
分けされている。図には、セルをＡ，Ｂ，Ｃの３つのク
ラスに分ける場合を代表として示す。

【００１８】この実施の形態では、セルの通信品質は、
セルの廃棄率、遅延時間、遅延揺らぎによって表され
る。各クラスＡ，Ｂ，Ｃとセルの廃棄率、遅延時間、遅
延揺らぎとの関係は、例えば、図３のようになってい
る。

【００１９】図示の例の場合、クラスＡでは、大きいセ
ル廃棄率と、小さいセル遅延時間及びセル遅延揺らぎが
規定され、クラスＢでは、中間のセル廃棄率と、中間の
セル遅延時間及びセル遅延揺らぎが規定され、クラスＣ
では、小さいセル廃棄率と、大きいセル遅延時間及びセ
ル遅延揺らぎが規定されている。

【００２０】これらクラスＡ，Ｂ，Ｃは、通信業者によ
って利用者に提示される。利用者は、通信のたびに、言
い換えれば、各伝送情報ごとに、これらクラスＡ，Ｂ，
Ｃの中から希望するクラスを選択し、これを示すクラス
識別情報をセルのヘッダに挿入する。

【００２１】２００，３００，４００は、各クラスＡ，
Ｂ，Ｃごとに設けられ、対応するクラスのセルを一時的
に記憶するＦＩＦＯ回路部である。５００は、各ＦＩＦ
Ｏ回路部２００，３００，４００に対するセルの書込み
を制御するＦＩＦＯ書込み制御部である。６００は、各
ＦＩＦＯ回路部３００，４００，５００からのセルの読
出しを制御するＦＩＦＯ読出し制御部である。７００
は、各ＦＩＦＯ回路部３００，４００，５００から読み
出されたセルが供給される出力端子である。

【００２２】クラスＡに対応するＦＩＦＯ回路部２００
において、２０１は、セルを記憶するメモリである。２
０２は、後述する書込み指示パルスをカウントすること
により、メモリ２０１にセルを書き込むための書込みア
ドレスを発生する書込みアドレスカウンタである。

【００２３】２０３は、後述する読出し指示パルスをカ
ウントすることにより、メモリ２０１からセルを読み出
すための読出しアドレスを発生する読出しアドレスカウ
ンタである。２０４は、書込み指示パルスによってカウ
ントアップし、読出し指示パルスによってカウントダウ
ンすることにより、メモリ２０１に記憶されているセル
の数をカウントするセル数カウンタである。

【００２４】２０５は、セル数カウンタ２０４のカウン
ト値に基づいて、メモリ２０１にセルが記憶されている
か否かを判定する記憶判定回路である。２０６は、メモ
リ２０１に供給されるセルをゲートするためのゲート回
路である。２０７は、カウンタ２０２，２０４に供給さ
れる書込み指示パルスをゲートするためのゲート回路で
ある。

【００２５】２０８は、セル数カウンタ２０４のカウン
ト値が予め定めたしきい値Ｑ１に達すると、ゲート回路
２０６，２０７のゲートを閉じるゲート制御回路であ
る。このしきい値Ｑ１は、図４に示すように、これ以上
セルを記憶できないというメモリ２０１の論理最大バッ
ファ長を示す。すなわち、メモリ２０１の記憶容量を示
す。このしきい値Ｑ１は、メモリ２０１の物理最大サイ
ズの範囲内で、任意の値を設定することができる。

【００２６】なお、２つのアドレスカウンタ２０２，２
０３は、例えば、リングカウンタにより構成されてい
る。これに対し、セル数カウンタ２０４は、上記の如
く、アップダウンカウンタにより構成されている。

【００２７】また、詳細な説明は省略するが、クラスＢ
に対応するＦＩＦＯ回路部３００も、メモリ３０１と、
書込みアドレスカウンタ３０２と、読出しアドレスカウ
ンタ３０３と、セル数カウンタ３０４と、記憶判定回路
３０５と、ゲート回路３０６，３０７と、ゲート制御回
路３０８を有する。

【００２８】同様に、クラスＣに対応するＦＩＦＯ回路
部４００も、メモリ４０１と、書込みアドレスカウンタ
４０２と、読出しアドレスカウンタ４０３と、セル数カ
ウンタ４０４と、記憶判定回路４０５と、ゲート回路４
０６，４０７と、ゲート制御回路４０８を有する。

【００２９】上記メモリ２０１，３０１，４０１には、
対応するクラスＡ，Ｂ，Ｃの通信品質（セルの廃棄率、
遅延時間、遅延揺らぎ）に応じた記憶容量（しきい値Ｑ
１）と優先順位とが設定されている。この通信品質と記
憶容量及び優先順位の関係の一例を図５に示す。

【００３０】図示の例では、要求されるセル遅延時間や
セル遅延揺らぎが小さい場合は、小さい記憶容量と高い
優先順位が設定され、大きい場合は、大きい記憶容量と
低い優先順位が設定される。また、要求されるセル廃棄
率が小さい場合は、大きい記憶容量が設定され、大きい
場合は、小さい記憶容量が設定される。

【００３１】これにより、クラスＡ，Ｂ，Ｃのメモリ２
０１，３０１，４０１の記憶容量と優先順位は、図６に
示すようなものとなる。すなわち、メモリ２０１では、
小さい記憶容量と高い優先順位（１）が設定され、メモ
リ３０１では、中間の記憶容量と中間の優先順位（２）
が設定され、メモリ４０１では、大きい記憶容量と低い
優先順位（３）が設定されている。

【００３２】ＦＩＦＯ書込み制御部５００において、５
０１，５０２，５０３は、各クラスＡ，Ｂ，Ｃごとに設
けられ、入力端子１００に供給されたセルをゲートする
ゲート回路である。５０４，５０５，５０６は、各クラ
スＡ，Ｂ，Ｃごとに設けられ、セルのヘッダに挿入され
ているクラス識別情報に基づいて、セルのクラスを判別
するクラス判別回路である。

【００３３】５０７，５０８，５０９は、各クラスＡ，
Ｂ，Ｃごとに設けられ、クラス判別回路５０４，５０
５，５０６の判別結果に基づいて、自クラスのセルの書
込みを指示する書込み指示パルスを発生する書込み指示
パルス発生回路である。

【００３４】ＦＩＦＯ読出し制御部６００において、６
０１は、メモリ２０１，３０１，４０１に設定された優
先順位と記憶判定回路２０５，３０５，４０５の判定結
果とに基づいて、セルの読出しを指示する読出し指示パ
ルスを発生する読出し指示パルス発生回路である。６０
２は、メモリ２０１，３０１，４０１から読み出された
セルを出力端子７００に供給するセル出力回路である。

【００３５】上記クラス判別回路５０４，５０５，５０
６は、交換部における時分割多重後のセル交換周期に同
期してセルのクラスを判別する。また、読出し指示パル
ス発生回路６０１は、時分割多重前のセル交換周期に同
期して、読出し指示パルスを出力する。したがって、セ
ルの多重度をＮ（Ｎは２以上の整数）とすると、セル読
出しパルスの出力周期は、クラスの判別周期のＮ倍とな
る。

【００３６】なお、セルの書込みと読出しが重なる周期
では、例えば、その周期の前半で、セルの書込みが行わ
れ、後半でセルの読出しが行われる。

【００３７】上記構成においては、メモリ２０１，３０
１，４０１により、セル書込み手段が構成される。ま
た、ＦＩＦＯ書込み制御部５００と、書込みアドレスカ
ウンタ２０２と、セル数カウンタ２０４と、ゲート回路
２０６，２０７と、ゲート制御回路２０８により、セル
書込み手段が構成される。また、ＦＩＦＯ読出し制御部
６００と、読出しアドレスカウンタ２０３と、セル数カ
ウンタ２０４と、記憶判定回路２０５により、セル読出
し手段が構成される。ここでは、クラスＡでの表記を用
いたが、クラスＢ，Ｃについても同様である。さらに、
ゲート回路５０１，５０２，５０３と、クラス判別回路
５０４，５０５，５０６により、セル書込み手段の構成
要素であるセル分離手段が構成される。また、書込みア
ドレスカウンタ２０２，３０２，４０２と、セル数カウ
ンタ２０４，３０４，４０４と、ゲート回路２０６，２
０７，３０６，３０７，４０６，４０７と、ゲート制御
回路２０８，３０８，４０８と、書込み指示パルス発生
回路５０７，５０８，５０９により、セル書込み手段の
構成要素である書込み手段が構成される。

【００３８】また、セル数カウンタ２０４，３０４，４
０４と、記憶判定回路２０５，３０５，４０５によりセ
ル読出し手段の構成要素である記憶判定手段が構成され
る。また、読出し指示パルス発生回路６０１と、読出し
アドレスカウンタ２０３，３０３，４０３と、セル数カ
ウンタ２０４，３０４，４０４と、セル出力回路６０２
により、セル読出し手段の構成要素である読出し手段が
構成される。

【００３９】以上がこの実施の形態の構成である。次
に、上記構成において、動作を説明する。まず、メモリ
２０１，３０１，４０１にセルを書き込むセル書込み動
作を説明する。入力端子１００には、時分割多重後のセ
ル交換周期に同期して、セルが供給される。このセル
は、ゲート回路５０１，５０２，５０３とクラス判別回
路５０４，５０５，５０６に供給される。

【００４０】クラス判別回路５０４，５０５，５０６
は、入力セルのヘッダに挿入されているクラス識別情報
に基づいて、入力セルのクラスを判別する。そして、こ
のクラスが自分のクラスと一致すると、一致信号を出力
する。この一致信号は、ゲート回路５０１，５０２，５
０３と書込み指示パルス発生回路５０７，５０８，５０
９に供給される。

【００４１】ゲート回路５０１，５０２，５０３は、こ
の一致信号を受けると、入力セルを通す。これにより、
入力端子１００に供給されたセルは、各クラスＡ，Ｂ，
Ｃごとに分離されることになる。ゲート回路５０１，５
０２，５０３を通ったセルは、それぞれ対応するゲート
回路２０６，３０６，４０６を介してメモリ２０１，３
０１，４０１に供給される。

【００４２】書込み指示パルス発生回路５０７，５０
８，５０９は、一致信号を受けると、書込み指示パルス
を発生する。この書込み指示パルスは、それぞれゲート
回路２０７，３０７，４０７を介して書込みアドレスカ
ウンタ２０２，３０２，４０２と、セル数カウンタ２０
４，３０４，４０４に供給される。

【００４３】書込みアドレスカウンタ２０２，３０２，
４０２は、書込み指示パルスを受けると、これをカウン
トし、書込みアドレスをインクリメントする（但し、最
大アドレスのときに書込み指示パルスを受けると最小ア
ドレスにする）。これにより、メモリ２０１，３０１，
４０１に供給されたセルは、このインクリンメントされ
たアドレスに書き込まれる。

【００４４】セル数カウンタ２０４，３０４，４０４
は、書込み指示パルスを受けると、１だけカウントアッ
プする。これにより、このカウンタ２０４，３０４，４
０４のカウント値は、メモリ２０１，３０１，４０１に
記憶されているセル数を示すことになる。

【００４５】以下、同様に、入力端子１００にセルが供
給されるたびに、このセルは、自分とクラスが同じメモ
リ２０１，３０１，４０１に書き込まれる。この動作に
より、メモリ２０１，３０１，４０１に記憶されている
セルの数がしきい値Ｑ１に達すると、ゲート制御回路２
０８，３０８，４０８は、それぞれゲート回路２０６，
２０７，３０６，３０７，４０６，４０７のゲートを閉
じる。これにより、セル数カウンタ２０４，３０４，４
０４のカウント値がしきい値Ｑ１より小さくならない限
り、入力端子１００に供給されるセルは、廃棄される。

【００４６】以上の動作を具体例を使って説明する。い
ま、入力端子１００に、例えば、クラスＡのセルが供給
されたとする。この場合、一致信号は、クラス判別回路
５０４から出力される。これにより、ゲート回路５０１
のゲートが開かれる。また、書込み指示パルス発生回路
５０７から書込み指示パルスが出力される。

【００４７】その結果、入力セルは、ゲート回路５０
１，２０６を介してメモリ２０１に供給される。また、
書込みアドレスカウンタ２０２から出力される書込みア
ドレスが書込み指示パルスによってインクリメントされ
る。これにより、入力セルは、このインクリメントされ
たアドレスに書き込まれる。

【００４８】これと同時に、セル数カウンタ２０４のカ
ウント値がカウントアップされる。このカウント値がし
きい値Ｑ１に達すると、ゲート制御回路２０８がゲート
回路２０６，２０７を閉じる。これにより、このカウン
タ２０４のカウント値がしきい値Ｑ１より小さくならな
い限り、入力端子１００にクラスＡのセルが入力されて
も、このセルは廃棄される。

【００４９】以上が、メモリ２０１，３０１，４０１に
セルを書き込むセル書込み動作である。次に、メモリ２
０１，３０１，４０１からセルを読み出すセル読出し動
作を説明する。

【００５０】各クラスＡ，Ｂ，Ｃの記憶判定回路２０
５，３０５，４０５は、対応するセル数カウンタ２０
４，３０４，４０４のカウント値に基づいて、対応する
メモリ２０１，３０１，４０１にセルが記憶されている
か否かを判定する。この判定結果は、読出し指示パルス
発生回路６０１に供給される。

【００５１】読出し指示パルス発生回路６０１は、メモ
リ２０１，３０１，４０１に設定された優先順位に基づ
いて、まず、優先順位が最も高いクラスＡを選択し、こ
のクラスＡの記憶判定回路２０５の判定結果に基づい
て、メモリ２０１にセルが記憶されているか否かを判定
する。セルが記憶されていれば、読出しアドレスカウン
タ２０３とセル数カウンタ２０４に読出し指示パルスを
供給する。

【００５２】これにより、読出しアドレスカウンタ２０
３から出力される読出しアドレスがインクリメントされ
（但し、最大アドレスのときに読出し指示パルスを受け
ると最小アドレスにする）、このアドレスに記憶されて
いるセルが読み出される。このセルは、セル出力回路６
０２を介して出力端子７００に供給される。また、セル
数カウンタ２０４のカウント値がデクリメントされる。

【００５３】これに対し、セルが記憶されていなけれ
ば、読出し指示パルス発生回路６０１は、優先順位が２
番目に高いクラスＢを選択し、このクラスＢの記憶判定
回路３０５の判定結果に基づいて、メモリ３０１にセル
が記憶されているか否かを判定する。セルが記憶されて
いれば、読出しアドレスカウンタ３０３とセル数カウン
タ３０４に読出し指示パルスを供給する。これにより、
この場合、メモリ３０１からセルが読み出される。

【００５４】これに対し、セルが記憶されていなけれ
ば、読出し指示パルス発生回路６０１は、優先順位が最
も低いクラスＣを選択し、このクラスＣの記憶判定回路
４０５の判定結果に基づいて、メモリ４０１にセルが記
憶されているか否かを判定する。セルが記憶されていれ
ば、読出しアドレスカウンタ４０３とセル数カウンタ４
０４に読出し指示パルスを供給する。これにより、この
場合、メモリ４０１からセルが読み出される。

【００５５】これに対し、セルが記憶されていなけれ
ば、読出し指示パルス発生回路６０１は読出し指示パル
スの発生を行わない。以下、同様に、時分割多重前のセ
ル交換周期に同期して、上述した処理が繰り返される。
これにより、メモリ２０１，３０１，４０１に書き込ま
れたセルは、メモリ２０１に書き込まれたセルから順に
読み出され、上位のメモリにセルが無くなると、下位の
メモリからのセルの読出しが実行される。

【００５６】以上、この実施の形態の構成及び動作を説
明したが、この実施の形態によれば、次のような効果が
得られる。

【００５７】（１） まず、この実施の形態によれば、
セルの通信品質をセルの廃棄率、遅延時間、遅延揺らぎ
によって規定し、この通信品質を複数のクラスに分け、
各クラスごとにＦＩＦＯ回路を設け、各ＦＩＦＯ回路
に、そのクラスに応じた記憶容量と優先順位を設定する
ようにしたので、各伝送情報ごとに、希望するセル廃棄
率、セル遅延時間、セル遅延揺らぎを確保することがで
きる。

【００５８】（２） また、この実施の形態によれば、
各メモリ２０１，３０１，４０１からセルを読み出す
際、このメモリ２０１，３０１，４０１にセルが記憶さ
れているか否かを判定し、記憶されている場合のみ読出
す処理を実行するようにしたので、セルが記憶されてい
ないにもかかわらず、読出し処理が実行されるという事
態の発生を防止することができる。

【００５９】次に、この発明の第２の実施の形態を詳細
に説明する。先の実施の形態では、セルの通信品質をセ
ルの廃棄率、遅延時間、遅延揺らぎによって表し、これ
らを各クラスごとに規定する場合を説明した。これに対
し、この実施の形態は、セルの通信品質をセルの廃棄
率、遅延時間、遅延揺らぎのほかに、セルの輻輳状態、
非優先セルの廃棄率によっても表し、これらも各クラス
ごとに規定することができるようにしたものである。

【００６０】図７は、この実施の形態の要部構成を示す
ブロック図である。この実施の形態は、図１の各ＦＩＦ
Ｏ回路部２００，３００，４００に対して、非優先セル
の廃棄用の回路と輻輳制御用の回路とを追加したもので
ある。この場合、各ＦＩＦＯ回路部２００，３００，４
００の構成は、ほぼ同じである。したがって、以下の説
明では、例えば、ＦＩＦＯ回路部２００の構成を代表と
して、この実施の形態の構成を説明する。なお、図７に
おいて、図１とほぼ同一機能を果たす部分には同一符号
を付して詳細な説明を省略する。

【００６１】図７において、２０９は、セル数カウンタ
２０４のカウント値がしきい値Ｑ２に達すると、ゲート
回路５０１から供給されるセルが非優先セルか否かを判
定し、非優先セルであれば、ゲート回路２０６，２０７
のゲートを閉じるゲート制御回路である。

【００６２】なお、ゲート制御回路２０９には信号線の
図示は省略しているが入力セルのヘッダが与えられるよ
うになされており、入力セルが非優先セルか否かの判定
は、セルのヘッダに挿入されている非優先セル識別情報
に基づいて行われる。また、しきい値Ｑ２は、図８に示
すように、しきい値Ｑ１より小さい値に設定されてい
る。

【００６３】２１０は、セル数カウンタ２０４のカウン
ト値がしきい値Ｑ３に達すると、その後、このカウント
値がしきい値Ｑ４に低下するまで、ゲート回路５０１か
ら供給されるセルが輻輳制御対象セルであるか否かを判
定し、輻輳制御対象セルである場合、ゲート回路２０
７，２０８のゲートを閉じるゲート制御回路である。

【００６４】なお、ゲート制御回路２１０には信号線の
図示は省略しているが入力セルのヘッダが与えられるよ
うになされており、入力セルが輻輳制御対象セルか否か
の判定は、セルのヘッダに挿入されている輻輳制御対象
セル識別情報に基づいて行われる。また、しきい値Ｑ３
は、図８に示すように、しきい値Ｑ１より小さく、しき
い値Ｑ２より大きい値に設定されている。また、しきい
値Ｑ４は、図８に示すように、しきい値Ｑ２より小さい
値に設定されている。

【００６５】２１１は、セル数カウンタ２０４のカウン
ト値がしきい値Ｑ３に達すると、網制御部にセルの輻輳
状態が発生したことを通知し、この後、このカウント値
がしきい値Ｑ４まで低下すると、網制御部にセルの輻輳
状態が解消したことを通知する輻輳通知回路である。

【００６６】上述した網制御部は、ＡＴＭセル交換スイ
ッチ等の上位に位置し、上述した輻輳状態発生通知を受
けると、呼の受付け等を制御することにより、輻輳状態
からの回避を図る。一方、上述した輻輳状態解消通知を
受けると、呼の受付け等の制御を解除する。

【００６７】なお、詳細な説明は省略するが、ＦＩＦＯ
回路部３００，４００も、ＦＩＦＯ回路部２００と同じ
ような構成を有する。この場合、非優先セル廃棄用のし
きい値Ｑ２と輻輳制御用のしきい値Ｑ３（輻輳制御起動
用），Ｑ４（輻輳制御解除用）は、セル廃棄用のしきい
値Ｑ１と同様に、各クラスの非優先セル廃棄率とセル輻
輳状態に基づいて設定される。

【００６８】この場合、要求される非優先セル廃棄率が
小さい場合は、しきい値Ｑ２は、図９に示すように、大
きな値に設定され、大きい場合は、小さい値に設定され
る。また、要求されるセル輻輳状態が厳しい場合（セル
輻輳状態に対する許容度が低い場合）は、しきい値Ｑ
３，Ｑ４は、図９に示すように、小さい値に設定され、
緩い場合（セル輻輳状態に対する許容度が高い場合）
は、大きい値に設定される。

【００６９】上記構成において動作を説明する。メモリ
２０１に記憶されているセル数が徐々に増加し、セル数
カウンタ２０４のカウント値がしきい値Ｑ２に達する
と、ゲート制御回路２０９により、入力セルが非優先セ
ルか否かが判定される。非優先セルであれば、ゲート回
路２０６，２０７のゲートが閉じられる。これにより、
この場合は、非優先セルの書き込みが禁止される。

【００７０】これに対し、入力セルが非優先セルでなけ
れば、ゲート回路２０６，２０７のゲートは開いたまま
に設定される。これにより、この場合は、入力セルの書
込みがなされる。

【００７１】この状態で、セル数カウンタ２０４のカウ
ント値がしきい値Ｑ３に達すると、ゲート制御回路２１
０により、入力セルが輻輳制御対象セルか否かが判定さ
れる。輻輳制御対象セルであれば、ゲート回路２０６，
２０７のゲートが閉じられる。これにより、この場合
は、輻輳制御対象セルの書込みが禁止される。その結
果、輻輳状態からの回避が図られる。この状態は、カウ
ント値がしきい値Ｑ４に低下するまで続けられる。

【００７２】これに対し、入力セルが輻輳制御対象セル
でなければ、ゲート回路２０６，２０７のゲートは開い
たままに設定される。これにより、この場合は、入力セ
ルの書込みがなされる。

【００７３】また、セル数カウンタ２０４のカウント値
がしきい値Ｑ３に達すると、輻輳通知回路２１１から網
制御部に対して、セルの輻輳状態が発生したことが通知
される。これにより、この網制御部により、呼の受付け
等が制御される。その結果、セル輻輳状態からの回避が
図られる。

【００７４】この状態で、記憶セル数が徐々に減少し、
しきい値Ｑ４まで低下すると、輻輳通知回路２１１から
網制御部に対して、セルの輻輳状態が解消したことが通
知される。これにより、呼の受付けの制御等が解除され
る。

【００７５】以上詳述したこの実施の形態においても、
先の実施の形態と同様の効果を得ることができるととも
に、さらに、次のような効果を得ることができる。

【００７６】（１） まず、この実施の形態によれば、
通信品質をセルの廃棄率、遅延時間、遅延揺らぎだけで
なく、セル輻輳状態によっても表し、各クラスごとに、
セル輻輳状態を規定するようにしたので、各伝送情報ご
とに、許容可能なセル輻輳状態を設定することができ
る。

【００７７】（２） また、この実施の形態によれば、
通信品質をセルの廃棄率、遅延時間、遅延揺らぎだけで
なく、非優先セルの廃棄率によっても表し、各クラスご
とに、非優先セル廃棄率を規定するようにしたので、各
伝送情報ごとに、希望する非優先セル廃棄率を確保する
ことができる。

【００７８】（３） また、この実施の形態によれば、
非優先セルを廃棄するためのしきい値Ｑ２を、輻輳制御
を起動するためのしきい値Ｑ３より小さい値に設定した
ので、非優先セルの廃棄機能によって、セルの輻輳状態
の発生も抑制することができる。

【００７９】（４） また、この実施の形態によれば、
セルの輻輳状態を制御する構成として、上位の網制御部
にセル輻輳状態からの回避を依頼する構成と、輻輳制御
対象セルを廃棄する構成とを設けるようにしたので、セ
ルの輻輳状態が発生しても、迅速にこの状態から抜け出
すことができる。

【００８０】（５） また、この実施の形態によれば、
輻輳制御解除用のしきい値Ｑ４を輻輳制御起動用のしき
い値Ｑ３と同じ値ではなく、これより小さい値に設定し
たので、セルの記憶数がしきい値Ｑ３を中心に変動して
も、セル輻輳状態の制御とその解除が頻繁に繰り返され
てしまうことを防止することができる。

【００８１】以上、この発明の２つの実施の形態を詳細
に説明したが、この発明は、上述したような実施の形態
に限定されるものではない。

【００８２】（１） 例えば、先の第１，第２の実施の
形態では、優先順位に基づいて、メモリ２０１，３０
１，４０１からセルを読み出す場合、上位のメモリにセ
ルがなくなるまで、このメモリからのセルの読出しを実
行し、このメモリにセルがなくなってから、下位のメモ
リからのセルの読出しを実行する場合を説明した。

【００８３】しかし、この発明は、例えば、下位のメモ
リのセル記憶数がしきい値Ｑ１あるいはＱ１に近い値に
ある場合、上位のメモリにおいて、このメモリに要求さ
れるセル遅延時間を確保することができる状態にあれ
ば、このメモリにセルが残っている場合であっても、下
位のメモリからのセルの読出しを実行するようにしても
よい。

【００８４】このほかにも、要求されるセル遅延時間を
極力確保することができる範囲で、例えば、メモリ２０
１，３０１，４０１から優先順位に従った割合でセルの
読出しを行うようにしてもよい。

【００８５】（２） また、先の第２の実施の形態で
は、輻輳制御起動用のしきい値Ｑ３と輻輳制御解除用の
しきい値Ｑ４とを異なる値に設定する場合を説明した
が、この発明では、これらを同じ値に設定するようにし
てもよい。

【００８６】（３） また、先の第２の実施の形態で
は、セルの輻輳状態を制御する構成として、輻輳制御対
象セルを廃棄する構成と、上位の装置（網制御部）に輻
輳状態からの回避を依頼する構成を設ける場合を説明し
た。しかし、この発明は、この２つの構成のいずれか一
方の構成のみ、あるいは他の構成を用いるようにしても
よい。

【００８７】（４） また、先の第２の実施の形態で
は、セルの通信品質を表すパラメータとして、セルの廃
棄率、遅延時間、遅延揺らぎのほかに、セルの輻輳状
態、非優先セルの廃棄率を用いる場合を説明した。しか
し、この発明は、これに、さらに別のパラメータを追加
したり、これ以外のパラメータを用いるようにしてもよ
い。

【００８８】（５） また、先の第１，第２の実施の形
態では、この発明を、出力バッファ型のＡＴＭセル交換
機の出力バッファ部に適用する場合を説明した。しか
し、この発明は、入力バッファ型のＡＴＭセル交換機の
入力バッファ部や共通バッファ型ＡＴＭセル交換機の共
通バッファ部にも適用することができる。また、ＡＴＭ
セル交換機のバッファ部以外のバッファ装置にも適用す
ることができる。

【００８９】（６） このほかにも、この発明は、その
要旨を逸脱しない範囲で種々様々変形実施可能なことは
勿論である。

【００９０】

【発明の効果】以上詳述したように、この実施の形態に
よれば、セルの通信品質をセルの廃棄率、遅延時間、遅
延揺らぎによって定まる記憶容量で表し、この通信品質
を複数のクラスに分け、各クラスごとにＦＩＦＯ回路を
設け、各ＦＩＦＯ回路に、そのクラスに係る記憶容量に
対応させた優先順位を設定するようにしたので、各伝送
情報ごとに、希望するセル廃棄率、セル遅延時間、セル
遅延揺らぎを確保することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態の構成を示すブロ
ック図である。

【図２】出力バッファ型ＡＴＭ交換機の構成を示すブロ
ック図である。

【図３】第１の実施の形態の通信品質とクラスの関係の
一例を示す図である。

【図４】第１の実施の形態のしきい値を示す図である。

【図５】第１の実施の形態の通信品質と記憶容量及び優
先順位との関係の一例を示す図である。

【図６】第１の実施の形態における各メモリの記憶容量
と優先順位の一例を示す図である。

【図７】この発明の第２の実施の形態の構成を示すブロ
ック図である。

【図８】第２の実施の形態のしきい値を示す図である。

【図９】第２の実施の形態の非優先セル廃棄率及びセル
輻輳状態としきい値との関係の一例を示す図である。

【符号の説明】

１００…入力端子 ２００，３００，４００…ＦＩＦＯ回路部 ５００…ＦＩＦＯ書込み制御部 ６００…ＦＩＦＯ読出し制御部 ７００…出力端子 ２０１，３０１，４０１…メモリ ２０２，３０２，４０２…書込みアドレス発生カウンタ ２０３，３０３，４０３…読出しアドレス発生カウンタ ２０４，３０４，４０４…セル数カウンタ ２０５，３０５，４０５…記憶判定回路 ２０６，２０７，３０６，３０７，４０６，４０７，５
０１，５０２，５０３…ゲート回路 ２０８，３０８，４０８，２０９，２１０…ゲート制御
回路 ２１１…輻輳通知回路 ５０３，５０４，５０５…クラス判別回路 ５０７，５０８，５０９…書込み指示パルス発生回路 ６０１…読出し指示パルス発生回路 ６０２…セル出力回路 ７００…出力端子

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 セルの廃棄率が小さければ記憶容量を大
   きくし、セルの廃棄率が大きければ記憶容量を小さく
   し、セルの遅延時間が小さければ記憶容量を小さくし、
   セルの遅延時間が大きければ記憶容量を大きくし、セル
   の遅延揺らぎが小さければ記憶容量を小さくし、セルの
   遅延揺らぎが大きければ記憶容量を大きくするようにし
   て定められた記憶容量の相違で、セルの通信品質を複数
   のクラスに分け、それぞれ対応するクラスの通信品質に
   応じた記憶容量が設定された複数のセル記憶手段と、 前記複数のクラスの中から希望するクラスを指定された
   セルを受け、このセルを、前記複数のセル記憶手段のう
   ち、このセルとクラスが同じセル記憶手段に書き込むセ
   ル書込み手段と、前記記憶容量が小さいものほど優先順位を高くしてお
   り、 前記複数のセル記憶手段を、前記優先順位に従っ
   て、この優先順位の高いものから順に選択し、選択され
   たセル記憶手段に記憶されているセルをその書込み順に
   順次読み出すセル読出し手段とを具備したことを特徴と
   するＡＴＭセル一時記憶装置。
2. 【請求項２】 前記セルの通信品質を、セルの輻輳状態
   によっても表し、前記複数のセル記憶手段におけるセル
   の輻輳状態を、各クラスごとに制御する輻輳制御手段を
   設けたことを特徴とする請求項１記載のＡＴＭセル一時
   記憶装置。
3. 【請求項３】 前記輻輳制御手段は、 前記セル記憶手段に記憶されているセルの数が第１のし
   きい値に達すると、セルの輻輳状態が発生したことを通
   知する輻輳状態発生通知手段と、 前記セル記憶手段に記憶されているセルの数が前記第１
   のしきい値に達した後、この第１のしきい値より小さい
   第２のしきい値まで低下すると、セルの輻輳状態が解消
   したことを通知する輻輳状態解消通知手段と、 前記セル記憶手段に記憶されているセルの数が前記第１
   のしきい値に達すると、予め定めたセルの記憶を禁止す
   る記憶禁止手段とを具備するように構成されていること
   を特徴とする請求項２記載のＡＴＭセル一時記憶装置。
4. 【請求項４】 前記セルの通信品質を、非優先セルの廃
   棄率によっても表し、前記複数のセル記憶手段における
   前記非優先セルの廃棄率を、各クラスごとに制御する非
   優先セル廃棄率制御手段を設けたことを特徴とする請求
   項１記載のＡＴＭセル一時記憶装置。
5. 【請求項５】 前記セル書込み手段は、 前記複数のクラスの中から希望するクラスを指定された
   セルを、各クラスごとに分離するセル分離手段と、 このセル分離手段により分離されたセルを対応するセル
   記憶手段に書き込む書込み手段とを具備するように構成
   され、 前記セル読出し手段は、 各クラスごとに、前記セル記憶手段にセルが記憶されて
   いるか否かを判定する記憶判定手段と、 この記憶判定手段により前記セルが記憶されていると判
   定された場合のみ、前記セルの読出しを実行する読出し
   手段とを具備するように構成されていることを特徴とす
   る請求項１記載のＡＴＭセル一時記憶装置。