JP3197909B2 - Electronic still camera gradation improvement circuit - Google Patents

Electronic still camera gradation improvement circuit

Info

Publication number
JP3197909B2
JP3197909B2 JP03046991A JP3046991A JP3197909B2 JP 3197909 B2 JP3197909 B2 JP 3197909B2 JP 03046991 A JP03046991 A JP 03046991A JP 3046991 A JP3046991 A JP 3046991A JP 3197909 B2 JP3197909 B2 JP 3197909B2
Authority
JP
Japan
Prior art keywords
reference voltage
digital
luminance signal
value
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03046991A
Other languages
Japanese (ja)
Other versions
JPH04321382A (en
Inventor
孚 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP03046991A priority Critical patent/JP3197909B2/en
Publication of JPH04321382A publication Critical patent/JPH04321382A/en
Application granted granted Critical
Publication of JP3197909B2 publication Critical patent/JP3197909B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はアナログ輝度信号をデジ
タル輝度信号に変換して記録媒体に記録するデジタル電
子スチルカメラに係わり、特に被写体が暗い場合のアナ
ログデジタル変換時の量子化ノイズを抑える階調改善回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital electronic still camera for converting an analog luminance signal into a digital luminance signal and recording the digital luminance signal on a recording medium. The present invention relates to a key adjustment circuit.

【0002】[0002]

【従来の技術】従来の銀塩写真方式のカメラに代わるも
のとして、画像を静止画像として半導体メモリや磁気記
録媒体等に記録し又は再生するデジタル電子スチルカメ
ラが登場している。このデジタル電子スチルカメラで
は、CCD(Charge Coupleddevice)等の受光センサに
より画像を撮影し、これにより得られたアナログ輝度信
号をアナログデジタル変換器(以下、A/D変換器と呼
ぶ。)でデジタル輝度信号に変換するようになってい
る。変換されたデジタル輝度信号は半導体メモリ等に記
録される。一方、再生時は記録されたデジタル信号をデ
ジタルアナログ変換器(以下、D/A変換器と呼ぶ。)
によりアナログ信号に変換してCRTディスプレイ等に
表示するようになっている。
2. Description of the Related Art As an alternative to the conventional silver halide photographic camera, a digital electronic still camera which records or reproduces an image as a still image on a semiconductor memory or a magnetic recording medium has appeared. In this digital electronic still camera, an image is captured by a light receiving sensor such as a CCD (Charge Coupled Device), and an analog luminance signal obtained by this is digitally converted by an analog-to-digital converter (hereinafter, referred to as an A / D converter). It converts to a signal. The converted digital luminance signal is recorded in a semiconductor memory or the like. On the other hand, at the time of reproduction, the recorded digital signal is converted into a digital-to-analog converter (hereinafter, referred to as a D / A converter).
To convert the signal into an analog signal and display it on a CRT display or the like.

【0003】[0003]

【発明が解決しようとする課題】ところで、撮影時にA
/D変換器で変換されて出力されるデジタル信号の値
は、A/D変換器に与えられる下限基準電圧と上限基準
電圧によって定まるが、従来はこれらの基準電圧は固定
となっていた。従って、例えば暗い室内の壁のようにコ
ントラストがなく暗い被写体を撮影した場合には、CC
Dの露出制御にもかかわらず輝度信号のレベルは上限基
準電圧に比べてかなり低くなるため、そのままA/D変
換すると、全体としてデジタル値は小さなものとなって
しまう。
By the way, when shooting, A
The value of the digital signal converted and output by the / D converter is determined by the lower reference voltage and the upper reference voltage supplied to the A / D converter, but conventionally, these reference voltages are fixed. Therefore, when a dark subject without contrast is photographed, such as a dark indoor wall, CC
The level of the luminance signal is considerably lower than the upper limit reference voltage despite the exposure control of D, so that if the A / D conversion is performed as it is, the digital value as a whole will be small.

【0004】このように、従来のデジタル電子スチルカ
メラでは、A/D変換器に与えられる下限基準電圧と上
限基準電圧は固定となっていたので、次のような問題が
あった。
As described above, in the conventional digital electronic still camera, since the lower limit reference voltage and the upper limit reference voltage applied to the A / D converter are fixed, there are the following problems.

【0005】例えば、A/D変換器が8ビットの場合に
は、とりうるデジタル値は256ステップであるが、被
写体が全体的に暗い場合には、これらのステップのごく
一部である数十〜百数十ステップしか使用されないこと
となる。従って、本来の隣り合う画素同士の階調が微妙
に異なっていても、デジタル値としては同一の値になっ
てしまい、いわゆる量子化ノイズが発生する。この量子
化ノイズは、実際の被写体になかった等高線状の縞模様
パターン、即ち擬似輪郭として再生画像に現れることと
なる。
For example, when the A / D converter has 8 bits, the digital value that can be taken is 256 steps, but when the subject is entirely dark, several tens of steps which are only a part of these steps are used. Only one hundred steps are used. Therefore, even if the gray levels of the original adjacent pixels are slightly different, the digital values have the same value, and so-called quantization noise is generated. This quantization noise will appear in the reproduced image as a contour striped pattern that is not present in the actual subject, that is, a pseudo contour.

【0006】このように、従来のデジタル電子スチルカ
メラでは、コントラストが少なくて暗い被写体を撮影し
た場合に量子化ノイズによる画質劣化が発生し易いとい
う問題があった。
As described above, the conventional digital electronic still camera has a problem that when a dark subject having a low contrast is photographed, the image quality is likely to deteriorate due to quantization noise.

【0007】従って、上記問題点を解決しなければなら
ないという課題がある。この発明は、かかる課題を解決
するためになされたもので、デジタル電子スチルカメラ
において、被写体の明るさやコントラストに拘らず量子
化ノイズの影響を抑え、良好な画質を得ることができる
階調改善回路を得ることを目的とする。
[0007] Therefore, there is a problem that the above problem must be solved. SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and in a digital electronic still camera, a gradation improving circuit capable of suppressing the influence of quantization noise regardless of the brightness and contrast of a subject and obtaining good image quality. The purpose is to obtain.

【0008】[0008]

【課題を解決するための手段】この発明に係る階調改善
回路は、デジタル電子スチルカメラにおいて、受光量に
応じたアナログ輝度信号を出力する撮像部と、撮像部か
ら入力されるアナログ輝度信号を所定の基準電圧に基づ
いてデジタル輝度信号に変換するアナログデジタル変換
手段と、このアナログデジタル変換手段から出力された
デジタル輝度信号の最大値を検出する最大値検出手段
と、この最大値検出回路で検出された最大値に応じて、
前記基準電圧を変更する基準電圧変更手段と、この基準
電圧変更手段による基準電圧の変更内容を示す補正係数
を記憶する補正係数記憶手段と、を具備することを特徴
とする。
A gradation improving circuit according to the present invention is a digital electronic still camera, comprising : an imaging section for outputting an analog luminance signal corresponding to the amount of received light; and an analog luminance signal input from the imaging section. Analog-to-digital conversion means for converting to a digital luminance signal based on a predetermined reference voltage; maximum value detection means for detecting the maximum value of the digital luminance signal output from the analog-digital conversion means; and detection by this maximum value detection circuit Depending on the maximum value
A reference voltage changing means for changing the reference voltage, the reference
Correction coefficient indicating the content of reference voltage change by voltage change means
And a correction coefficient storage means for storing

【0009】[0009]

【作用】この発明に係るデジタル電子スチルカメラで
は、アナログデジタル変換器から出力されたデジタル輝
度信号の最大値に応じて、アナログデジタル変換器に与
える上限基準電圧を変更することにより、被写体の明る
さのレベルにかかわらず、常に適正な値のデジタル輝度
信号を得ることとし、量子化ノイズを低減する。また、
基準電圧の変更内容を記憶しておくことにより、適切な
再生を可能とする。
In the digital electronic still camera according to the present invention, the brightness of the subject is changed by changing the upper-limit reference voltage applied to the analog-digital converter according to the maximum value of the digital luminance signal output from the analog-digital converter. Irrespective of the level, the digital luminance signal of an appropriate value is always obtained, and the quantization noise is reduced. Also,
By memorizing the changes of the reference voltage,
Enable playback.

【0010】[0010]

【実施例】以下実施例につき本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiments.

【0011】図1は本発明の一実施例における階調改善
回路を応用したデジタル電子スチルカメラの要部を表し
たものである。この回路にはビデオ信号増幅器11が備
えられ、図示しないCCDから入力端子12を介して入
力されるビデオ信号13を所定の振幅に増幅するように
なっている。このビデオ信号増幅器11の出力側はクラ
ンプ回路14を介してA/D変換器15に接続されてい
る。クランプ回路14では、ビデオ信号増幅器11から
の輝度信号の黒レベルが規定値にクランプされるように
なっている。A/D変換器15は、クロック信号16に
同期してクランプ回路14からの輝度信号をA/D変換
し、8ビットのデジタル輝度信号17としてメモリ制御
回路18に出力するようになっている。
FIG. 1 shows a main part of a digital electronic still camera to which a gradation improving circuit according to an embodiment of the present invention is applied. This circuit is provided with a video signal amplifier 11, which amplifies a video signal 13 input from a CCD (not shown) via an input terminal 12 to a predetermined amplitude. The output side of the video signal amplifier 11 is connected to an A / D converter 15 via a clamp circuit 14. In the clamp circuit 14, the black level of the luminance signal from the video signal amplifier 11 is clamped to a specified value. The A / D converter 15 A / D converts the luminance signal from the clamp circuit 14 in synchronization with the clock signal 16 and outputs the result to the memory control circuit 18 as an 8-bit digital luminance signal 17.

【0012】メモリ制御回路18は、8ビットのデータ
バス21を介してビデオメモリ22に接続されると共
に、8ビットのデータバス23を介してメモリカード2
4に接続されている。ビデオメモリ22は2ポートのビ
デオRAMから構成され、書込みと読出しが並行して行
われるようになっている。メモリカード24は所定のフ
レーム数の画像を記録することができる不揮発性メモリ
からなる。
The memory control circuit 18 is connected to the video memory 22 via an 8-bit data bus 21 and is connected to the memory card 2 via an 8-bit data bus 23.
4 is connected. The video memory 22 is composed of a two-port video RAM, and writing and reading are performed in parallel. The memory card 24 is composed of a non-volatile memory capable of recording images of a predetermined number of frames.

【0013】また、メモリ制御回路18は8ビットのデ
ータバス25によりD/A変換器26に接続されると共
に、8ビットのデータバス27により最大値検出回路2
8に接続されている。このうち、D/A変換器26は、
メモリ制御回路18から出力される8ビット幅のデジタ
ル輝度信号をアナログに変換し、可変増幅器47及び高
域カット用のローパスフィルタ(LPF)48を経て出
力端子49から出力するようになっている。可変増幅器
47は中央処理装置(以下、CPUと呼ぶ。)31から
の利得制御信号32により、増幅利得が変化するように
なっている。
The memory control circuit 18 is connected to a D / A converter 26 via an 8-bit data bus 25, and the maximum value detection circuit 2 via an 8-bit data bus 27.
8 is connected. Among them, the D / A converter 26 is
The 8-bit digital luminance signal output from the memory control circuit 18 is converted into an analog signal, and is output from an output terminal 49 via a variable amplifier 47 and a low-pass filter (LPF) 48 for cutting high frequencies. The variable amplifier 47 changes its amplification gain in response to a gain control signal 32 from a central processing unit (hereinafter referred to as a CPU) 31.

【0014】一方、最大値検出回路28は8ビットのデ
ータバス34を介してCPU31に接続されている。C
PU31は制御線35を通じてメモリ制御回路18の制
御を行うと共に、ラッチ回路36に8ビット幅の上限基
準電圧設定用デジタル値37を供給するようになってい
る。この上限基準電圧設定用デジタル値37は、初期状
態においては、CCDのダイナミックレンジに対応した
上限基準電圧に相当する値に設定されている。CPU3
1からラッチ回路36へはラッチタイミングの基準とな
るクロック信号38も供給される。
On the other hand, the maximum value detection circuit 28 is connected to the CPU 31 via an 8-bit data bus 34. C
The PU 31 controls the memory control circuit 18 through the control line 35 and supplies the latch circuit 36 with a digital value 37 for setting an upper limit reference voltage having an 8-bit width. In the initial state, the upper-limit reference voltage setting digital value 37 is set to a value corresponding to the upper-limit reference voltage corresponding to the dynamic range of the CCD. CPU3
The clock signal 38 serving as a reference for the latch timing is also supplied from 1 to the latch circuit 36.

【0015】ラッチ回路36で一旦ラッチされた上限基
準電圧設定用デジタル値37はD/A変換器39により
アナログの上限基準電圧41に変換され、A/D変換器
15に供給されるようになっている。A/D変換器15
には、図示しない下限基準電圧設定回路からアナログの
下限基準電圧42が入力されている。
The digital value 37 for setting the upper limit reference voltage once latched by the latch circuit 36 is converted into an analog upper limit reference voltage 41 by the D / A converter 39 and supplied to the A / D converter 15. ing. A / D converter 15
Is supplied with an analog lower limit reference voltage 42 from a lower limit reference voltage setting circuit (not shown).

【0016】以上のような構成のデジタル電子スチルカ
メラの動作を説明する。
The operation of the digital electronic still camera configured as described above will be described.

【0017】図示しないCCDから入力端子12を経て
入力されたビデオ信号13はビデオ信号増幅器11で所
定の振幅に増幅され、クランプ回路14に入力される。
クランプ回路14では、ビデオ信号増幅器11で増幅さ
れたアナログ輝度信号19の黒レベルを規定値にクラン
プし、A/D変換器15に入力する。A/D変換器15
は、クロック信号16に同期してクランプ回路14から
の輝度信号をA/D変換し、8ビットのデジタル輝度信
号17としてメモリ制御回路18に出力する。図2はA
/D変換器15を詳細に表わしたものである。このA/
D変換器15には256個の比較器44−1〜44−2
56が備えられ、それぞれ一方の入力端子にはアナログ
輝度信号19がパラレルに入力されている。また、他方
の入力端子には、それぞれ所定の上限基準電圧41と下
限基準電圧42の間を分圧抵抗45−1〜45−255
により256等分した分圧電圧が与えられるようになっ
ている。例えば、上限基準電圧41及び下限基準電圧4
2の値をそれぞれVT 、VB とすると、分圧の1単位の
値ΔV1 は次の(1)式のようになる。
A video signal 13 input from a CCD (not shown) via an input terminal 12 is amplified to a predetermined amplitude by a video signal amplifier 11 and input to a clamp circuit 14.
In the clamp circuit 14, the black level of the analog luminance signal 19 amplified by the video signal amplifier 11 is clamped to a specified value and input to the A / D converter 15. A / D converter 15
A / D-converts the luminance signal from the clamp circuit 14 in synchronization with the clock signal 16 and outputs it to the memory control circuit 18 as an 8-bit digital luminance signal 17. FIG. 2 shows A
3 shows the / D converter 15 in detail. This A /
The D converter 15 has 256 comparators 44-1 to 44-2.
The analog luminance signal 19 is input in parallel to one input terminal. Further, the other input terminals respectively provide a voltage dividing resistor 45-1 to 45-255 between a predetermined upper reference voltage 41 and a lower reference voltage 42.
Thus, a divided voltage divided into 256 equal parts is provided. For example, the upper reference voltage 41 and the lower reference voltage 4
Assuming that the values of 2 are VT and VB respectively, the value ΔV1 of one unit of the partial pressure is expressed by the following equation (1).

【0018】 ΔV1 =(VT −VB )/256……(1) 図3は、上限基準電圧値VT 、下限基準電圧値VB 、及
びアナログ輝度信号19の関係を表わしたものである。
この図においては、アナログ輝度信号19のレンジが上
限基準電圧値VT と下限基準電圧値VB の間のほぼ全域
にわたっており、比較的照度が高くコントラストのよい
被写体を撮影した場合を示している。この場合には、A
/D変換器15から出力されるデジタル輝度信号17の
値は0〜FF(16進)の範囲に分布することとなる。
なお、この図で信号51は水平同期信号を示す。また、
下限基準電圧VB はクランプ回路14でクランプされた
黒レベルの電圧となっている。
ΔV 1 = (VT−VB) / 256 (1) FIG. 3 shows the relationship between the upper reference voltage VT, the lower reference voltage VB, and the analog luminance signal 19.
This figure shows a case where the range of the analog luminance signal 19 covers almost the entire range between the upper limit reference voltage value VT and the lower limit reference voltage value VB, and a subject having relatively high illuminance and good contrast is photographed. In this case, A
The value of the digital luminance signal 17 output from the / D converter 15 is distributed in the range of 0 to FF (hexadecimal).
In this figure, the signal 51 indicates a horizontal synchronizing signal. Also,
The lower-limit reference voltage VB is a black-level voltage clamped by the clamp circuit 14.

【0019】各比較器44−1〜44−256は、入力
信号としてのアナログ輝度信号19と分圧値との比較の
結果に応じて“0”または“1”レベルの信号を出力す
る。従って、256本の信号が出力されることとなる
が、デコーダ46はこれをクロック信号16に同期して
8ビットにデコードし、デジタル輝度信号17として出
力する。
Each of the comparators 44-1 to 44-256 outputs a signal of "0" or "1" level according to the result of comparison between the analog luminance signal 19 as an input signal and the divided voltage value. Therefore, 256 signals are output, and the decoder 46 decodes the signals into 8 bits in synchronization with the clock signal 16 and outputs them as the digital luminance signal 17.

【0020】さて、A/D変換器15から出力されたデ
ジタル輝度信号17は、メモリ制御回路18の制御によ
りビデオメモリ22に順次記録されるが、最大値検出回
路28は1フレーム分のデジタル輝度信号17を監視す
ることによりこの期間内での最大値を検出し、これをC
PU31に送出する。CPU31は、この最大値が所定
の値以下であったときはコントラスト不足と判断し、上
限基準電圧設定用デジタル値37を予め設定された小さ
い値に変更してラッチ回路36に出力する。ラッチ回路
36はこの上限基準電圧設定用デジタル値37をクロッ
ク信号38のタイミングでラッチしてD/A変換器39
に出力する。D/A変換器39はこれをD/A変換し、
低輝度被写体用の上限基準電圧VT ′をA/D変換器1
5に出力する。ただし、VT ′<VT とする。
The digital luminance signal 17 output from the A / D converter 15 is sequentially recorded in the video memory 22 under the control of the memory control circuit 18. The maximum value detection circuit 28 outputs the digital luminance signal for one frame. By monitoring the signal 17, the maximum value within this period is detected,
Send to PU31. When the maximum value is equal to or less than the predetermined value, the CPU 31 determines that the contrast is insufficient, changes the upper-limit reference voltage setting digital value 37 to a preset small value, and outputs the digital value to the latch circuit 36. The latch circuit 36 latches the digital value 37 for setting the upper-limit reference voltage at the timing of the clock signal 38 and performs D / A conversion 39
Output to The D / A converter 39 performs D / A conversion on this,
The A / D converter 1 converts the upper-limit reference voltage VT 'for a low-luminance subject to
5 is output. Note that VT '<VT.

【0021】図4は、本来の上限基準電圧VT 、低輝度
被写体用の上限基準電圧値VT ′、下限基準電圧値VB
、及びアナログ輝度信号19の関係を表わしたもので
ある。この図では、アナログ輝度信号19のレンジが本
来の上限基準電圧値VT と下限基準電圧値VB の半分以
下となっており、コントラストが悪く暗い被写体を撮影
した場合を示している。この場合、VT を上限基準電圧
としてA/D変換を行うと、出力されるデジタル輝度信
号17の値はいずれも小さな値となってしまい、前述し
たように量子化数の制限から等高線状の縞模様が発生し
易くなる。
FIG. 4 shows an original upper reference voltage VT, an upper reference voltage value VT 'for a low-luminance subject, and a lower reference voltage value VB.
, And the analog luminance signal 19. In this figure, the range of the analog luminance signal 19 is less than half of the original upper limit reference voltage value VT and lower limit reference voltage value VB, and shows a case where a dark subject with poor contrast is photographed. In this case, when the A / D conversion is performed with VT as the upper limit reference voltage, the value of the output digital luminance signal 17 becomes a small value, and as described above, the contour stripes are limited due to the limitation of the quantization number. Patterns are likely to occur.

【0022】そこで、この場合にはVT ′を上限基準電
圧としてA/D変換を行う。これにより、図4における
分圧の1単位の値ΔV2 は、次の(2)式に示すように
小さくなるため、出力されるデジタル輝度信号17の値
は全体的に大きなものとなる。即ち、A/D変換器15
の変換利得が大となる。
Therefore, in this case, A / D conversion is performed using VT 'as the upper limit reference voltage. As a result, the value ΔV2 of one unit of the partial pressure in FIG. 4 becomes small as shown in the following equation (2), so that the value of the output digital luminance signal 17 becomes large as a whole. That is, the A / D converter 15
Has a large conversion gain.

【0023】 ΔV2 =(VT ′−VB )/256……(2) 一方、最大値検出回路28からCPU31に入力された
最大値が所定の値以上のときは、上限基準電圧設定用デ
ジタル値37を変更せずに上限基準電圧VT をそのまま
採用する。
ΔV 2 = (VT′−VB) / 256 (2) On the other hand, when the maximum value input from the maximum value detection circuit 28 to the CPU 31 is equal to or larger than a predetermined value, the digital value 37 for setting the upper limit reference voltage is used. Is used without changing the upper limit reference voltage VT.

【0024】ここで、低輝度被写体撮影時には、上限基
準電圧をVT ′に再設定してA/D変換を行うが、再設
定した時点では変換の対象となったアナログ輝度信号1
9はどこにも保持されていないので、再変換は不可能で
ある。そこで、1回のシャッタの押下に対し、連続して
同じ絵を2回取り込み、2枚目の絵に対して再変換を行
う。すなわち、1枚目の絵をA/D変換して得られたデ
ジタル値はビデオメモリ22に書き込むが、そのデジタ
ル輝度信号の最大値が所定値以上のときは、そのビデオ
メモリ22の内容をそのままメモリカード24に転送し
て書き込み、所定値以下のときは上限基準電圧値を変更
して再変換したデジタル値を直接メモリカード24に書
き込む。
When photographing a low-luminance object, the upper-limit reference voltage is reset to VT 'and A / D conversion is performed.
Since 9 is not stored anywhere, retransformation is not possible. Therefore, the same picture is successively taken twice for one press of the shutter, and the second picture is converted again. That is, the digital value obtained by A / D-converting the first picture is written to the video memory 22, but when the maximum value of the digital luminance signal is equal to or more than a predetermined value, the contents of the video memory 22 are left unchanged. The data is transferred to the memory card 24 and written therein. If the value is equal to or smaller than the predetermined value, the digital value re-converted by changing the upper limit reference voltage value is directly written into the memory card 24.

【0025】なお、メモリカード24への画像データ書
込みに際して、CPU31は、画像再生時に可変増幅器
47に与えるべき増幅補正係数Kをメモリカード24に
書き込む処理を行う。この値は例えば次の(3)式で与
えられる。
When writing image data to the memory card 24, the CPU 31 performs a process of writing an amplification correction coefficient K to be given to the variable amplifier 47 during image reproduction to the memory card 24. This value is given, for example, by the following equation (3).

【0026】K=VT ′/VT ……(3) 図5はメモリカード24の内容を表わしたものである。
この図に示すように、1フレーム分のデータは画像デー
タ領域53と属性領域54から構成される。この属性領
域54には、画像データ領域53の画像データに関する
様々な属性データが格納され、再生時に参照されるよう
になっている。上記した増幅補正係数Kもこれらの属性
データの1つとして属性領域54に格納される。
K = VT '/ VT (3) FIG. 5 shows the contents of the memory card 24.
As shown in this figure, data for one frame is composed of an image data area 53 and an attribute area 54. The attribute area 54 stores various attribute data relating to the image data in the image data area 53, and is referred to during reproduction. The amplification correction coefficient K described above is also stored in the attribute area 54 as one of these attribute data.

【0027】以上のようにして、被写体の輝度に応じて
A/D変換器15の上限基準電圧を適宜変更することに
より、A/D変換の利得を十分確保しつつメモリカード
24への記録が行われることとなる。
As described above, by appropriately changing the upper-limit reference voltage of the A / D converter 15 in accordance with the luminance of the subject, recording on the memory card 24 while ensuring a sufficient A / D conversion gain is achieved. Will be performed.

【0028】次に、メモリカード24に記録された画像
を再生するときの動作を説明する。画像再生の指示があ
ると、CPU31はメモリ制御回路18を制御してメモ
リカード24から該当する画像フレームの画素を順次読
み出してD/A変換器26に出力する。このとき、対応
する属性領域54(図5)から増幅補正係数Kを読み取
り、これに本来の増幅率Aを乗じた値KAを利得制御信
号32として可変増幅器47に与える。
Next, an operation for reproducing an image recorded on the memory card 24 will be described. When there is an instruction to reproduce an image, the CPU 31 controls the memory control circuit 18 to sequentially read out the pixels of the corresponding image frame from the memory card 24 and output them to the D / A converter 26. At this time, the amplification correction coefficient K is read from the corresponding attribute area 54 (FIG. 5), and a value KA obtained by multiplying the amplification correction coefficient K by the original amplification factor A is given to the variable amplifier 47 as the gain control signal 32.

【0029】可変増幅器47は、D/A変換器26によ
り8ビットのデジタル輝度信号から変換されたアナログ
信号に対してKA倍の増幅を施す。こうして増幅された
アナログ輝度信号はローパスフィルタ48を経て出力端
子49から出力され、図示しない再生画像表示部若しく
はプリント部に供給されることとなる。
The variable amplifier 47 amplifies the analog signal converted from the 8-bit digital luminance signal by the D / A converter 26 by KA times. The amplified analog luminance signal is output from an output terminal 49 via a low-pass filter 48 and supplied to a reproduced image display unit or a print unit (not shown).

【0030】ここで増幅補正係数Kを用いて可変増幅器
47の増幅率を変化させるのは次のような理由による。
即ち、A/D変換器15におけるA/D変換時に、上限
基準電圧としてVT ′を使用した場合には、変換された
デジタル値は本来の上限基準電圧であるVT を使用した
場合よりも全体として大きな値となっている。従って、
再生時にこのデジタル値をD/A変換して得たアナログ
値を本来の増幅率Aで増幅したのでは、原被写体よりも
格段に明るい画像となってしまい、忠実な再生ができな
い。そこで、本来の増幅率Aに増幅補正係数Kを乗じて
増幅率を下げることにより適正なアナログ輝度信号を作
り出している。もちろん、上限基準電圧としてVT を使
用した画像の場合、Kは1となるので、本来の増幅率A
を用いることとなる。
The reason why the amplification factor of the variable amplifier 47 is changed using the amplification correction coefficient K is as follows.
That is, at the time of A / D conversion in the A / D converter 15, when VT 'is used as the upper limit reference voltage, the converted digital value is generally smaller than when the original upper limit reference voltage VT is used. It has a large value. Therefore,
If the analog value obtained by D / A conversion of this digital value during reproduction is amplified at the original amplification factor A, the image becomes much brighter than the original subject, and faithful reproduction cannot be performed. Therefore, an appropriate analog luminance signal is generated by lowering the amplification rate by multiplying the amplification rate A by the amplification correction coefficient K. Of course, in the case of an image using VT as the upper limit reference voltage, K becomes 1, so that the original amplification factor A
Will be used.

【0031】なお、本実施例では、被写体の照度に応
じ、2種類の上限基準電圧の値を使い分けてA/D変換
を行うこととしたが、これに限られるものではなく、3
種類以上の上限基準電圧を設定し、被写体の照度をさら
に細かくランク分けして処理を行うことも可能である。
In this embodiment, the A / D conversion is performed by selectively using two types of upper limit reference voltages in accordance with the illuminance of the subject. However, the present invention is not limited to this.
It is also possible to set more than kinds of upper limit reference voltages and to perform processing by further categorizing the illuminance of the subject.

【0032】[0032]

【発明の効果】以上説明したように、本発明によれば、
アナログデジタル変換器から出力されたデジタル輝度信
号の最大値に応じて、アナログデジタル変換器に与える
上限基準電圧を変更することとしたので、被写体の明る
さのレベルにかかわらず、常に適正な値のデジタル輝度
信号を得ることができる。従って、低照度の被写体の撮
影時であっても、量子化ノイズによる擬輪郭の発生を排
除することができ、品質のよい再生画像を得ることがで
きるという効果がある。
As described above, according to the present invention,
The upper reference voltage applied to the analog-to-digital converter is changed according to the maximum value of the digital luminance signal output from the analog-to-digital converter. A digital luminance signal can be obtained. Therefore, even when a low-illuminance subject is photographed, it is possible to eliminate the occurrence of false contours due to quantization noise, and to obtain a high-quality reproduced image.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例における階調改善回路を応用
したデジタル電子スチルカメラの要部を示すブロック図
である。
FIG. 1 is a block diagram illustrating a main part of a digital electronic still camera to which a gradation improving circuit according to an embodiment of the present invention is applied.

【図2】図1におけるアナログ輝度信号をデジタル値に
変換するA/D変換器を詳細に示すブロック図である。
FIG. 2 is a block diagram showing in detail an A / D converter for converting an analog luminance signal into a digital value in FIG.

【図3】比較的照度が高くコントラストのよい被写体を
撮影した場合におけるアナログ輝度信号と、上限基準電
圧値及び下限基準電圧値との関係を示す説明図である。
FIG. 3 is an explanatory diagram showing a relationship between an analog luminance signal and an upper reference voltage value and a lower reference voltage value when a subject having relatively high illuminance and good contrast is photographed.

【図4】照度が低くコントラストの悪い被写体を撮影し
た場合におけるアナログ輝度信号と、上限基準電圧値及
び下限基準電圧値との関係を示す説明図である。
FIG. 4 is an explanatory diagram showing a relationship between an analog luminance signal and an upper reference voltage value and a lower reference voltage value when a subject having low illuminance and poor contrast is photographed.

【図5】図1におけるメモリカードの内容を示す説明図
である。
FIG. 5 is an explanatory diagram showing contents of a memory card in FIG. 1;

【符号の説明】[Explanation of symbols]

15 A/D変換器 18 メモリ制御回路 22 ビデオメモリ 24 メモリカード 26 D/A変換器 28 最大値検出回路 31 CPU 39 D/A変換器 41 上限基準電圧 42 下限基準電圧 47 可変増幅器 Reference Signs List 15 A / D converter 18 Memory control circuit 22 Video memory 24 Memory card 26 D / A converter 28 Maximum value detection circuit 31 CPU 39 D / A converter 41 Upper reference voltage 42 Lower reference voltage 47 Variable amplifier

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】デジタル電子スチルカメラにおいて、 受光量に応じたアナログ輝度信号を出力する撮像部と、 撮像部から入力されるアナログ輝度信号を所定の基準電
圧に基づいてデジタル輝度信号に変換するアナログデジ
タル変換手段と、 このアナログデジタル変換手段から出力されたデジタル
輝度信号の最大値を検出する最大値検出手段と、 この最大値検出回路で検出された最大値に応じて、前記
基準電圧を変更する基準電圧変更手段と この基準電圧変更手段による基準電圧の変更内容を示す
補正係数を記憶する補正係数記憶手段と、 を具備することを特徴とする電子スチルカメラの階調改
善回路。
A digital electronic still camera for outputting an analog luminance signal corresponding to an amount of received light; and an analog converter for converting the analog luminance signal input from the imaging unit into a digital luminance signal based on a predetermined reference voltage. Digital conversion means; maximum value detection means for detecting the maximum value of the digital luminance signal output from the analog-digital conversion means; and changing the reference voltage according to the maximum value detected by the maximum value detection circuit. The reference voltage changing means and the contents of the change of the reference voltage by the reference voltage changing means are shown.
A gradation improvement circuit for an electronic still camera, comprising: a correction coefficient storage unit that stores a correction coefficient .
JP03046991A 1991-02-25 1991-02-25 Electronic still camera gradation improvement circuit Expired - Fee Related JP3197909B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03046991A JP3197909B2 (en) 1991-02-25 1991-02-25 Electronic still camera gradation improvement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03046991A JP3197909B2 (en) 1991-02-25 1991-02-25 Electronic still camera gradation improvement circuit

Publications (2)

Publication Number Publication Date
JPH04321382A JPH04321382A (en) 1992-11-11
JP3197909B2 true JP3197909B2 (en) 2001-08-13

Family

ID=12304733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03046991A Expired - Fee Related JP3197909B2 (en) 1991-02-25 1991-02-25 Electronic still camera gradation improvement circuit

Country Status (1)

Country Link
JP (1) JP3197909B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6994574B2 (en) 2018-07-09 2022-01-14 オリンパス株式会社 Light source device for endoscopes, endoscopes, and endoscope systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6994574B2 (en) 2018-07-09 2022-01-14 オリンパス株式会社 Light source device for endoscopes, endoscopes, and endoscope systems

Also Published As

Publication number Publication date
JPH04321382A (en) 1992-11-11

Similar Documents

Publication Publication Date Title
US4647976A (en) Apparatus and method for producing a still image video signal using solid-state imaging device
US7057653B1 (en) Apparatus capable of image capturing
JPH0318393B2 (en)
US5943094A (en) Image pickup device with noise data generation
JP2931311B2 (en) Digital electronic still camera
JPH07284011A (en) Digital electronic still camera
US7432962B2 (en) Dynamic range broadening method for a solid-state image sensor including photosensitive cells each having a main and a subregion
JP4260746B2 (en) Characteristic correction apparatus, imaging reproduction system, characteristic correction method, and program recording medium
JP2956655B2 (en) Video camera
JP3197909B2 (en) Electronic still camera gradation improvement circuit
JP3893474B2 (en) Image data forming method and image data recording apparatus
JPH0670275A (en) Electronic still camera device
US4849813A (en) Video camera with high-speed scanning
JPH05236422A (en) Image recorder
JP2787781B2 (en) Digital electronic still camera
JP2676642B2 (en) Digital electronic still camera
JP2952117B2 (en) Image signal processing device
JPH0686207A (en) Digital still camera
JP2000224541A (en) Still video camera
JPH02134985A (en) Picture reproducing device
EP0549069A1 (en) Image motion detection device for an image processing system and the method thereof
JP2004357238A (en) Image pickup device and its image processing method
JP2000115815A (en) Defect detection method and image pickup device
JP2002125241A (en) Still video camera
JPH0575859A (en) Mtf correction device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees