JP3196482B2 - Input device for control device - Google Patents

Input device for control device

Info

Publication number
JP3196482B2
JP3196482B2 JP04454194A JP4454194A JP3196482B2 JP 3196482 B2 JP3196482 B2 JP 3196482B2 JP 04454194 A JP04454194 A JP 04454194A JP 4454194 A JP4454194 A JP 4454194A JP 3196482 B2 JP3196482 B2 JP 3196482B2
Authority
JP
Japan
Prior art keywords
input
signal
counter
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04454194A
Other languages
Japanese (ja)
Other versions
JPH07253808A (en
Inventor
浩治 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP04454194A priority Critical patent/JP3196482B2/en
Publication of JPH07253808A publication Critical patent/JPH07253808A/en
Application granted granted Critical
Publication of JP3196482B2 publication Critical patent/JP3196482B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はプログラマブルコントロ
ーラなどの、制御の中枢に制御演算手段を有する制御装
置用の入力装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input device for a control device such as a programmable controller having a control operation means at the center of control.

【0002】[0002]

【従来の技術】制御の中枢に制御演算手段を有する制御
装置は、産業、民生などあらゆる分野に使用されるよう
になり、特にシーケンス制御に使用されるプログラマブ
ルコントローラ(以下略してPCという)は、大規模な
制御システムの中にも多数使用されるようになった。
2. Description of the Related Art A control device having a control operation means at the center of control has come to be used in various fields such as industrial and consumer applications. In particular, a programmable controller (hereinafter abbreviated as PC) used for sequence control is It has become widely used in large control systems.

【0003】図6は制御演算手段を有する制御演算装置
の使用例として、PCを使用したシステムの一例を示
す。図6(a) はPC1台を使用した制御システムを模型
的に示した図である。図においてC1はスイッチ、C2はリ
レーの接点、C3はリミットスイッチの接点、S1はセンサ
であり、開閉信号または電圧信号の論理値0または1の
信号を発信する。M1,M2 は電動機、V1は電磁弁である。
2はPCであって、PC2はスイッチC1などの開閉信号
やセンサS1の信号など、多数の信号を入力されて、これ
らの信号を制御用のデータとしてPC2内部に格納され
たシーケンス制御プログラムを実行することにより、外
部の電動機M1や電磁弁V1など多数の負荷を制御する。図
6(b) はPCを使用した大きい規模のシステムの構成例
を示した図で、101 はPCであり、PC101 はスイッチ
C1などの開閉信号やセンサS1の信号など多数の信号を、
複数個の入力専用の装置3を介して入力し、電動機M1や
電磁弁V1などのさらに多数の負荷を出力専用の装置4を
介して制御する。さらに大きいシステムは、以上に述べ
た様な制御システムを多数の構成要素として組み上げら
れる。
FIG. 6 shows an example of a system using a PC as an example of use of a control operation device having control operation means. FIG. 6A is a diagram schematically showing a control system using one PC. In the figure, C1 is a switch, C2 is a contact of a relay, C3 is a contact of a limit switch, and S1 is a sensor, which sends a signal of a logical value 0 or 1 of an open / close signal or a voltage signal. M1 and M2 are electric motors, and V1 is a solenoid valve.
Reference numeral 2 denotes a PC. The PC 2 receives a large number of signals such as an open / close signal of the switch C1 and the like and a signal of the sensor S1 and executes a sequence control program stored in the PC 2 as control data using these signals. Thus, a large number of loads such as the external motor M1 and the solenoid valve V1 are controlled. FIG. 6B shows a configuration example of a large-scale system using a PC, where 101 is a PC, and PC 101 is a switch.
A large number of signals, such as the open / close signal of C1 and the signal of sensor S1,
Input is performed via a plurality of input-only devices 3, and more loads such as the motor M 1 and the solenoid valve V 1 are controlled via the output-only device 4. Larger systems may incorporate a control system as described above as a number of components.

【0004】以上の例に説明した開閉信号を発するスイ
ッチC1やリレーC2やリミットスイッチC3などの信頼性
は、これらの機器を単独にみる場合は、極めて高いもの
である。しかしスイッチやリレーやリミットスイッチな
ど機械的に動く機構を有する入力用機器は、開閉の回数
に依存する寿命があり、寿命が近づくと必然的に信頼性
が低下する。
The reliability of the switch C1, the relay C2, the limit switch C3, etc. that emits the open / close signal described in the above example is extremely high when these devices are viewed alone. However, an input device having a mechanically movable mechanism such as a switch, a relay, or a limit switch has a life that depends on the number of times of opening and closing, and as the life approaches, reliability is inevitably reduced.

【0005】上述の様な入力用機器の信頼性の低下に対
して、規模の小さいシステムでは、入力用機器の不具合
が発生した時点で対処しても、不具合発生に至る時間が
長くその発生頻度も少ないので、殆ど問題にならないの
が普通である。しかしPCの進歩の結果、大規模なシス
テムの構築が可能になるに及んで、システムに使用され
る入力用機器の数が数千、数万に達するに至り、この様
なシステムでは、システムとしての信頼性は入力用機器
の使用数にほぼ比例して低下するから、システムの信頼
性を維持する上で、入力用機器の寿命についての対策が
欠かせない事項になってきた。そこで対策として、寿命
がある入力用機器については、入力用機器の種類に応じ
て、その機器の寿命を実験の結果や使用実績から推定し
て、寿命に達すると推定される前の時期に新品と交換す
ることが行われている。
In the case of a small-scale system, even if a problem occurs in the input device at the time of occurrence of the problem with the reliability of the input device as described above, it takes a long time to generate the problem, and the frequency of occurrence of the problem is long. And there is little, so it is usually hardly a problem. However, as a result of advances in PCs, large-scale systems can be constructed, and the number of input devices used in the systems has reached thousands and tens of thousands. Since the reliability of the device decreases almost in proportion to the number of input devices used, measures for the life of the input device have become indispensable in maintaining the reliability of the system. Therefore, as a countermeasure, for input devices that have a long service life, the life of the input device is estimated from the results of experiments and actual use in accordance with the type of input device, and a new product is expected before the life is estimated to be reached. A replacement has been made.

【0006】[0006]

【発明が解決しようとする課題】従来は以上に述べた様
に、制御システムのなかで使われている、動作頻度に依
存する寿命があ入力用機器については、統計的に見て、
その機器が寿命に達する以前に新品と交換することによ
り、現実に故障が発生することが防止されてきた。しか
しシステムが巨大になるに及んで、個々の入力用機器に
ついてその使用頻度を推定し、寿命の時期を見計らって
管理することは不可能に近く、いきおい、寿命に関係の
ない機器までも、時期がくれば交換するといった無駄も
発生していた。
As described above, input devices used in control systems that have a life that depends on the operation frequency are statistically considered as described above.
By replacing the device with a new one before the end of its life, it has been prevented that a failure actually occurs. However, as the system becomes huge, it is almost impossible to estimate the frequency of use of each input device and manage it by estimating the end of its life. There was also a waste of replacement when it came off.

【0007】本発明の目的は、動作頻度に依存する寿命
がある入力用機器については、自動的に動作回数を計数
して、その入力用機器の寿命を予知し、システムの信頼
性を維持し、かつ以上に述べた寿命のある物の交換によ
る無駄も省くことを実現する制御装置用入力装置を提供
することにある。
An object of the present invention is to automatically count the number of operations of an input device having a life that depends on the operation frequency, predict the life of the input device, and maintain the reliability of the system. Another object of the present invention is to provide an input device for a control device which can eliminate waste caused by the replacement of a product having a life described above.

【0008】[0008]

【課題を解決するための手段】前述の目的を達成するた
め、本発明によれば、外部から二値の論理値信号を入力
されて、この二値論理信号の二値に対応する電圧信号を
生成し、この電圧信号を外部の制御演算装置に出力する
入力回路からなる、入力装置において、第1のカウンタ
と第1の回路開閉手段と第2の回路開閉手段とを設け、
第1カウンタは入力回路から出力される電圧信号が作る
パルスを入力されて、このパルス数を積算し、この積算
値を第2の回路開閉手段に入力するように接続され、外
部信号入力時には、制御演算装置からの外部信号を入力
するための入力制御信号を入力されて、入力回路に入力
された信号を、第1回路開閉手段を経由して制御演算装
置に出力するとともに、第1カウンタから第2回路開閉
手段に入力された信号を第2回路開閉手段において阻止
し、第1カウンタの出力が読み出される場合には、制御
演算装置からのカウンタ読み出し信号を入力されて、第
1回路開閉手段はこの手段を経由して制御演算装置にい
たる信号を阻止し、第2回路開閉手段は第1カウンタか
ら入力された信号を制御演算装置に出力することを特徴
とする。
According to the present invention, in order to achieve the above object, according to the present invention, a binary logical value signal is inputted from the outside, and a voltage signal corresponding to the binary value of the binary logical signal is generated. An input device comprising an input circuit for generating and outputting this voltage signal to an external control operation device, wherein the input device includes a first counter, a first circuit opening / closing unit, and a second circuit opening / closing unit,
The first counter is connected to receive a pulse generated by the voltage signal output from the input circuit, integrate the number of pulses, and input the integrated value to the second circuit opening / closing means. An input control signal for inputting an external signal from the control arithmetic device is input, and a signal input to the input circuit is output to the control arithmetic device via the first circuit opening / closing means. The signal input to the second circuit opening / closing means is blocked by the second circuit opening / closing means, and when the output of the first counter is read out, the counter reading signal from the control arithmetic unit is inputted and the first circuit opening / closing means is inputted. Is characterized by blocking a signal reaching the control operation device via this means, and the second circuit opening / closing means outputting a signal input from the first counter to the control operation device.

【0009】また、レジスタと、セレクタとを設け、レ
ジスタは、制御演算装置からの選択データを入力され
て、この選択データを記憶し、セレクタはレジスタが記
憶する選択データを同セレクタの一方の端子から入力さ
れて、この選択データにより同セレクタの他方の端子か
ら入力される複数個の信号の内の一つを選択して、同セ
レクタの出力端子に出力し、このセレクタの出力端子か
ら出力される信号により作られる電圧パルス信号が第1
カウンタに入力される構成にすると好適である。またさ
らに、レジスタに換えて、第2のカウンタを設け、第2
カウンタは、このカウンタが記憶する数値を出力し、こ
のカウンタが出力する数値がセレクタの選択データを入
力する端子に接続され、第2カウンタは、このカウンタ
が記憶する数値が制御演算装置からの選択データを初期
値として入力されるとこのデータを記憶し、制御演算装
置からの計数パルス信号を入力されて、第2カウンタが
記憶する数に1を加算または減算する構成にすると好適
である。
A register and a selector are provided. The register receives selection data from the control arithmetic unit and stores the selection data. The selector transmits the selection data stored in the register to one terminal of the selector. The selector selects one of a plurality of signals input from the other terminal of the selector according to the selection data, outputs the selected signal to the output terminal of the selector, and outputs the signal from the output terminal of the selector. The voltage pulse signal generated by the
It is preferable to adopt a configuration in which the data is input to the counter. Further, a second counter is provided in place of the register, and the second counter is provided.
The counter outputs a numerical value stored in the counter, the numerical value output from the counter is connected to a terminal for inputting selection data of the selector, and the second counter outputs a numerical value stored in the counter from the control arithmetic unit. When the data is input as an initial value, it is preferable that the data is stored, a count pulse signal is input from the control arithmetic unit, and 1 is added or subtracted from the number stored in the second counter.

【0010】[0010]

【作用】外部の機器が発信する二値論理値信号、例えば
スイッチなどが発信する接点の開閉信号が入力回路に入
力されると、入力回路は電圧パルス信号例えば、開閉信
号の開の状態に対しては電圧Lレベルの信号を、閉の状
態に対しては電圧Hレベルの信号を出力する。
When a binary logical value signal transmitted from an external device, for example, an open / close signal of a contact transmitted from a switch or the like is input to an input circuit, the input circuit responds to a voltage pulse signal, for example, an open state of the open / close signal. And outputs a signal at a voltage L level for a closed state.

【0011】常時の外部信号入力時には、外部の制御演
算装置からの制御信号により、第1回路開閉手段は信号
が通過するように制御されているので、入力回路を経由
する外部信号は第1回路開閉手段を介して制御演算装置
に入力される。一方入力回路を経由する外部信号は電圧
信号のLレベルとHレベルが交互に現れる信号であるの
で、パルス信号を形成し、このパルス信号が第1カウン
タに入力されて、このパルス数が第1カウンタによって
計数される。第1カウンタに計数された数は、第1カウ
ンタから出力され第2回路開閉手段に入力されるが、第
2回路開閉手段は制御演算装置からの制御信号により、
第1カウンタからの出力信号を通過させない。
When a normal external signal is input, the first circuit opening / closing means is controlled by a control signal from an external control arithmetic unit so that the signal passes therethrough. The data is input to the control arithmetic unit via the opening / closing means. On the other hand, since the external signal passing through the input circuit is a signal in which the L level and the H level of the voltage signal appear alternately, a pulse signal is formed, and this pulse signal is inputted to the first counter, and the number of pulses becomes the first pulse. It is counted by a counter. The number counted by the first counter is output from the first counter and input to the second circuit opening / closing means. The second circuit opening / closing means is controlled by a control signal from the control operation device.
The output signal from the first counter is not passed.

【0012】制御演算装置から第1カウンタの出力を読
み込む信号が出力されると、この信号が第1開閉回路に
入力されて、第1回路開閉手段はハイインピーダンスの
状態になり、入力回路から入力される信号を通過させな
い。一方第2開閉手段は第1タイマから入力される信号
を通過させる状態になる。制御演算装置はこの第2開閉
手段を介して出力される第1カウンタの出力を読み込
み、その時点までの外部の機器の動作回数、例えば接点
の開閉回数を知ることができる。
When a signal for reading the output of the first counter is output from the control arithmetic unit, this signal is input to the first switching circuit, and the first circuit switching means is in a high impedance state, and is input from the input circuit. Do not allow the signal to pass. On the other hand, the second opening / closing means is in a state of passing the signal input from the first timer. The control arithmetic unit reads the output of the first counter output through the second opening / closing means, and can know the number of operations of the external device up to that point, for example, the number of times of opening / closing of the contact.

【0013】また、レジスタとセレクタを追加して設け
る場合は、先ずレジスタに予め制御演算装置より選択デ
ータが設定される。このレジスタに記憶された選択デー
タはレジスタから出力されて、セレクタの一方の端子に
入力される。セレクタはこの入力された選択データの数
値に対応する番号の入力信号を、セレクタの他方の端子
に入力されている複数個の入力信号の中から選択して、
出力する。セレクタから出力された信号は、上述の場合
と同様にして、第1カウンタにパルス電圧信号として積
算され、この積算値は、制御演算装置の第1カウンタ読
み込み信号により制御演算装置によって読み取られる。
When a register and a selector are additionally provided, first, selection data is set in the register in advance by the control arithmetic unit. The selection data stored in this register is output from the register and input to one terminal of the selector. The selector selects an input signal of a number corresponding to the numerical value of the input selection data from a plurality of input signals input to the other terminal of the selector,
Output. The signal output from the selector is accumulated in the first counter as a pulse voltage signal in the same manner as described above, and the accumulated value is read by the control operation device by the first counter read signal of the control operation device.

【0014】また、第2カウンタとセレクタを付加する
場合は、第2カウンタに記憶されている数値がセレクタ
に出力され、セレクタは第2カウンタから入力された数
値を番号とする入力信号を選択して出力する。一方第2
カウンタには、予め制御演算装置より選択データが設定
される。さらに制御演算装置から第2カウンタに計数パ
ルス信号が入力されると第2カウンタは記憶している数
に1を加算または減算する。この様にして、セレクタを
経由して第1カウンタに入力されるパルス電圧信号が順
次切替えられる。
When a second counter and a selector are added, the numerical value stored in the second counter is output to the selector, and the selector selects an input signal having the numerical value input from the second counter as a number. Output. While the second
The selection data is set in the counter in advance by the control arithmetic unit. Further, when the count pulse signal is input from the control arithmetic unit to the second counter, the second counter adds or subtracts 1 to or from the stored number. In this way, the pulse voltage signals input to the first counter via the selector are sequentially switched.

【0015】[0015]

【実施例】【Example】

(実施例1)図1に本発明による入力装置の一実施例
と、この入力装置を装備する制御装置の主要部のブロッ
ク図を示す。図において、IP1 は入力装置、2は制御演
算装置、であり、7はデータバスである。
(Embodiment 1) FIG. 1 shows an embodiment of an input device according to the present invention and a block diagram of a main part of a control device equipped with the input device. In the figure, IP1 is an input device, 2 is a control operation device, and 7 is a data bus.

【0016】入力装置IP1 は、第1カウンタ1、入力回
路3、バッブァ4、第2の回路開閉手段としてのバスド
ライバ5、第1の回路開閉手段としてのスリーステート
バッファ6、アンド論理素子81,82 よりなる。カウンタ
1は、その端子CPに入力されるパルス信号の立ち上がり
1回毎に、カウンタ1が記憶する数に1を加算する回路
素子、即ち入力端子CPに入力されるパルス数を計数する
回路素子であり、カウンタ1が記憶する数は、端子Q1〜
Qnに2進コードで出力される。また、端子CLに信号Hレ
ベルが入力されるとカウンタ1が記憶する数は0にクリ
アされる。
The input device IP1 includes a first counter 1, an input circuit 3, a buffer 4, a bus driver 5 as a second circuit switching means, a three-state buffer 6 as a first circuit switching means, an AND logic element 81, Consists of 82. The counter 1 is a circuit element for adding 1 to the number stored in the counter 1 for each rising of the pulse signal input to the terminal CP, that is, a circuit element for counting the number of pulses input to the input terminal CP. Yes, the number stored by the counter 1 depends on the terminals Q1 to Q1.
Output to Qn in binary code. When the signal H level is input to the terminal CL, the number stored in the counter 1 is cleared to zero.

【0017】制御演算装置2の構成を図2により説明す
る。図において、2は図1の制御演算装置2と同じもの
であり、制御演算装置2は、制御演算手段20、記憶手段
21、入出力回路22,23 、入出力表示手段24からなる。記
憶手段21には制御演算手段20によって実行されるプログ
ラムとプログラムの実行に関係するデータが格納されて
いる。入出力回路22は外部のデータバス7に接続し、制
御演算装置2と外部の間の信号を中継する。入出力回路
23は制御演算手段20が実行するプログラムに応じて、制
御演算装置2の外部に接続された回路素子を選択する信
号を出力する端子CSi(i は複数個ある信号の一つを表
す)と、外部の信号を読み込む時点をあたえる信号を出
力する端子RDと、外部に信号を出力する時点をあたえる
信号を出力する端子WRと、タイマクリア信号を出力する
端子Roとを備える。入力表示手段24は外部からの操作信
号を入力したり、制御演算手段20が実行するプログラム
に応じて、記憶手段21の内容や、制御演算手段20が有す
るデータなどを表示をする装置である。ABは制御演算手
段20が出力する番地信号や制御信号を伝送する内部バ
ス、DBは制御演算装置2を構成する各部間で授受するデ
ータを伝送する内部データバスである。
The configuration of the control arithmetic unit 2 will be described with reference to FIG. In the figure, 2 is the same as the control arithmetic unit 2 of FIG. 1, and the control arithmetic unit 2 includes a control arithmetic unit 20 and a storage unit.
21, input / output circuits 22 and 23, and input / output display means 24. The storage means 21 stores a program executed by the control arithmetic means 20 and data related to the execution of the program. The input / output circuit 22 is connected to the external data bus 7 and relays signals between the control arithmetic unit 2 and the outside. I / O circuit
23 is a terminal CSi (i represents one of a plurality of signals) for outputting a signal for selecting a circuit element connected to the outside of the control operation device 2 in accordance with a program executed by the control operation means 20; It has a terminal RD for outputting a signal giving a time point for reading an external signal, a terminal WR for outputting a signal giving a time point for outputting a signal to the outside, and a terminal Ro for outputting a timer clear signal. The input display means 24 is a device for inputting an operation signal from the outside and displaying the contents of the storage means 21 and the data of the control calculation means 20 according to a program executed by the control calculation means 20. AB is an internal bus for transmitting address signals and control signals output from the control operation means 20, and DB is an internal data bus for transmitting data transmitted and received between the units constituting the control operation device 2.

【0018】再び図1において、制御演算装置2は、図
示外の外部からのスイッチやリレーなどの信号を入力さ
れて、これらの信号を制御用のデータとし、制御演算装
置2の内部に格納された制御プログラムを実行すること
により、外部の電動機や電磁弁などの負荷を制御する信
号をデータバス7を介して送信する装置である。図では
外部からの接点信号を入力する回路の1回路分が示して
ある。
Referring again to FIG. 1, the control arithmetic unit 2 receives signals from external switches and relays (not shown), converts these signals into control data, and stores the data inside the control arithmetic unit 2. This is a device for transmitting a signal for controlling loads such as an external electric motor and a solenoid valve via the data bus 7 by executing the control program. The figure shows one circuit of a circuit for inputting a contact signal from the outside.

【0019】制御演算装置2への外部接点信号の入力は
次のとおりに行われる。図示外のスイッチ、リレーなど
の外部接点信号は、入力回路3に入力され、入力回路3
により電気的に絶縁され、接点信号が開の信号ならば電
圧がほぼ0ボルトに近いLレベル電圧として、閉の信号
ならば直流電源電圧に近いHレベル電圧として変換さ
れ、入力回路3より出力される。この出力された信号
は、バファ4により出力電流が増幅されて、信号Di1 と
してスリーステートバッファ6とカウンタ1に入力され
る。制御演算装置2は、外部信号を入力する命令を実行
すると、その出力信号端子CS1 の電圧をHレベルにし、
かつ出力端子RDの電圧をHレベルにする。この結果アン
ド論理素子81の出力信号Cs1oがHレベルになり、この信
号が第1の回路開閉手段としてのスリーステートバッフ
ァ6の制御信号端子En6 に入力されて、スリーステート
バッファ6はバッファとして機能し、信号Di1 が増幅さ
れてデータバス7を構成するデータ線71を経由して制御
演算装置2に読み込まれる。
The input of the external contact signal to the control arithmetic unit 2 is performed as follows. External contact signals such as switches and relays (not shown) are input to the input circuit 3 and the input circuit 3
When the contact signal is an open signal, the voltage is converted to an L level voltage close to 0 volt, and when the contact signal is a close signal, it is converted to an H level voltage close to the DC power supply voltage, and output from the input circuit 3. You. The output current of the output signal is amplified by the buffer 4 and input to the three-state buffer 6 and the counter 1 as a signal Di1. When the control arithmetic unit 2 executes the command to input an external signal, it sets the voltage of the output signal terminal CS1 to the H level,
In addition, the voltage of the output terminal RD is set to the H level. As a result, the output signal Cs1o of the AND logic element 81 becomes H level, and this signal is input to the control signal terminal En6 of the three-state buffer 6 as the first circuit opening / closing means, and the three-state buffer 6 functions as a buffer. , The signal Di1 is amplified and read into the control arithmetic unit 2 via the data line 71 forming the data bus 7.

【0020】一方カウンタ1は、システムの始動時に制
御演算装置2が出力するタイマクリア信号Roを、端子CL
に入力され内部に記憶する数が0にクリアされる。信号
Di1がカウンタの端子CPに入力されると、この信号の立
ち上がり毎に、カウンタ1はその内部に記憶する数に1
を加算する。信号Di1 は、外部接点信号が1回開閉を繰
り返す毎に、LレベルからHレベルへの立ち上がりが1
回現れるパルス信号となるので、システムの始動時点を
計数0とし、以後の外部接点の開閉回数を計数して、端
子Q1〜Qnに2進コードとして出力する。端子Q1〜Qnに出
力された信号は第2の回路開閉手段としてのバスドライ
バ5に入力されるが、常時はバスドライバの制御信号En
5 がLレベルになっているので、バスドライバ5を構成
するスリーステートバッファ51,52 〜5nがハイインピ
ーダンスになり、バスドライバ5に入力された信号はバ
スドライバ5で遮断され出力されない。
On the other hand, the counter 1 outputs a timer clear signal Ro output from the control arithmetic unit 2 when the system is started, to a terminal CL.
And the number stored therein is cleared to zero. signal
When Di1 is input to the terminal CP of the counter, each time the signal rises, the counter 1 increments the number stored therein by one.
Is added. Each time the external contact signal repeatedly opens and closes once, the signal Di1 rises from L level to H level by one.
Since the pulse signal appears twice, the start time of the system is set to count 0, the number of times the external contact is opened and closed is counted, and the binary signal is output to the terminals Q1 to Qn. The signals output to the terminals Q1 to Qn are input to the bus driver 5 as the second circuit opening / closing means.
Since 5 is at L level, the three-state buffers 51, 52 to 5n constituting the bus driver 5 become high impedance, and the signal input to the bus driver 5 is cut off by the bus driver 5 and is not output.

【0021】制御演算装置2にカウンタ1の出力を読み
出すべき信号が入力されると、即ち開閉信号数読み出し
信号が入力されると、制御演算装置2はカウンタ1の信
号を読み出す命令を実行することにより、端子CS1 の出
力をLレベルにし、端子CS2の出力をHレベルにすると
ともに端子RDの信号をHレベルにする。この結果アンド
論理素子81の出力信号Cs1oがLレベルになり、スリース
テートバッファ6への制御信号En6 がLレベルになっ
て、スリーステートバッファ6がハイインピーダンスと
なるので、この素子を経由する信号が遮断される。一
方、アンド論理素子82の出力信号Cs2oがHレベルにな
り、この信号がスリーステートバッファ5の制御信号En
5 として入力されるので、スリーステートバッファ5は
通常のバッファとして動作し、カウンタ1の出力はスリ
ーステートバッファ5を介して制御演算装置2に接続す
るデータバス7に出力され、制御演算装置2によって読
み込まれる。制御演算装置2によって読み込まれたカウ
ンタ1の出力データ、即ち外部接点の開閉回数を表すデ
ータは、制御演算装置2が表示プログラムを実行するこ
とにより、制御演算装置2に装備された入出力表示手段
24(図2参照)に表示される。以上の経過により、表示
されるカウンタ1の内容は、システムの始動以後の外部
接点信号の開閉回数を表している。 (実施例2)図3に本発明による入力装置の他の実施例
と、この入力装置を装備する制御装置の主要部のブロッ
ク図を示す。図に於いて、IP2 は入力装置、2は制御演
算装置、7はデータバスであり、制御演算装置2とデー
タバス7は図2により説明したものと同一である。入力
装置IP2 は、セレクタ10、レジスタ11、第1カウンタ
1、入力回路31、バッファ41〜4n、第2回路開閉手段と
してのバスドライバ5、第1回路開閉手段としてのスリ
ーステートバッファ61〜6n、アンド論理素子81,82,83
よりなり、図1により説明した実施例と同一のものには
同一符号を付している。
When a signal from which the output of the counter 1 is to be read is input to the control arithmetic device 2, that is, when a switching signal number read signal is input, the control arithmetic device 2 executes an instruction to read the signal of the counter 1. Thereby, the output of the terminal CS1 is set to L level, the output of the terminal CS2 is set to H level, and the signal of the terminal RD is set to H level. As a result, the output signal Cs1o of the AND logic element 81 becomes L level, the control signal En6 to the three-state buffer 6 becomes L level, and the three-state buffer 6 becomes high impedance. Will be shut off. On the other hand, the output signal Cs2o of the AND logic element 82 goes high, and this signal is the control signal En of the three-state buffer 5.
5, the three-state buffer 5 operates as a normal buffer, and the output of the counter 1 is output to the data bus 7 connected to the control operation device 2 via the three-state buffer 5, and is output by the control operation device 2. Is read. The output data of the counter 1 read by the control arithmetic unit 2, that is, the data representing the number of times of opening and closing of the external contact, is executed by the control arithmetic unit 2 executing a display program, and the input / output display means provided in the control arithmetic unit 2
24 (see FIG. 2). As a result of the above, the content of the displayed counter 1 indicates the number of times the external contact signal has been opened and closed since the start of the system. (Embodiment 2) FIG. 3 is a block diagram showing another embodiment of the input device according to the present invention and a main part of a control device equipped with the input device. In the figure, IP2 is an input device, 2 is a control operation device, and 7 is a data bus. The control operation device 2 and the data bus 7 are the same as those described with reference to FIG. The input device IP2 includes a selector 10, a register 11, a first counter 1, an input circuit 31, buffers 41 to 4n, a bus driver 5 as a second circuit switch, a three-state buffer 61 to 6n as a first circuit switch, AND logic element 81, 82, 83
The same components as those in the embodiment described with reference to FIG. 1 are denoted by the same reference numerals.

【0022】レジスタ11はデータバス7を経由するデー
タDs1 〜Dsn が入力されている時に、端子En11に入力さ
れる信号がHレベルになるとデータDs1 〜Dsn を記憶
し、記憶したデータを端子Do1 〜Don に出力する回路素
子であり、セレクタ10はレジスタ11の端子Do1 〜Don か
ら出力される信号を入力して、このデータが表す数を選
択データとして、セレクタの他の端子に入力されている
複数個の信号Di1 〜Dinのなかから選択データが表す数
を番号とする入力信号を選択して、端子Doに出力する回
路素子である。
The register 11 stores the data Ds1 to Dsn when the signal input to the terminal En11 becomes H level while the data Ds1 to Dsn via the data bus 7 is input, and stores the stored data in the terminals Do1 to Dos. The selector 10 receives signals output from the terminals Do1 to Don of the register 11 and uses the number represented by the data as selection data to select a plurality of signals input to the other terminals of the selector. This is a circuit element that selects an input signal having a number represented by the number represented by the selected data from among the signals Di1 to Din, and outputs the selected signal to a terminal Do.

【0023】制御演算装置2は予め、選択データDs1 〜
Dsn を出力し、端子Cs3 と端子WRをHレベルにする。こ
の結果、アンド論理素子83の出力信号Cs3oがHレベルに
なり、この信号がレジスタ11の端子En11に入力され、レ
ジスタ11に入力されている選択データDS1 〜Dsn がレジ
スタ11に記憶されて、端子Do1 〜Don に出力される。端
子Do1 〜Don から出力されるデータはセレクタ10に入力
され、このデータが表す数により、セレクタ10に入力さ
れいる信号Di1 〜Din の内の一つが選択され、セレクタ
10の出力端子Doに出力される。
The control arithmetic unit 2 previously selects the selection data Ds1 to
Dsn is output and terminal Cs3 and terminal WR are set to H level. As a result, the output signal Cs3o of the AND logic element 83 becomes H level, this signal is input to the terminal En11 of the register 11, the selection data DS1 to Dsn input to the register 11 are stored in the register 11, and Output to Do1 to Don. Data output from the terminals Do1 to Don is input to the selector 10, and one of the signals Di1 to Din input to the selector 10 is selected according to the number represented by the data, and
Output to the 10 output terminal Do.

【0024】外部からの接点信号は入力回路31により、
接点の開閉を示す信号が電圧のLレベルとHレベルに対
応する信号として変換され、バファ41〜4nにより電流が
増幅されて信号Di1 〜Din としてセレクタ10に入力され
る。セレクタ10はレジスタ11の出力端子Do1 〜Don の信
号を受けて、この信号を選択信号として、信号Di1 〜Di
n のうちの一つの信号を選択して、出力端子Doに出力す
る。カウンタ1はセレクタの出力端子Doからの信号を端
子CPに入力されて、実施例1の場合と同様にして、端子
Doからの信号に表された開閉信号を計数する。本実施例
は以上に述べたとおりに、複数個ある開閉信号のなかか
ら、予め指定された一つの信号を選択して、計数し、制
御演算装置からの開閉信号読み出し信号を受けて、それ
までの開閉数を表示するものである。表示については、
実施例1の場合と同様にして行われる。 (実施例3)図4に本発明による入力装置の他の実施例
と、この入力装置を装備する制御装置の主要部のブロッ
ク図を示す。図に於いて、IP3 は入力装置、112 は制御
演算装置、7はデータバスである。入力装置IP3 は、セ
レクタ10、第2カウタ12、第1カウンタ1、入力回路3
1、バッブァ41〜4n、第2回路開閉手段としてのバスド
ライバ5、第1回路開閉手段としてのスリーステートバ
ッファ61〜6n、アンド論理素子81,82,83よりなり、ラッ
チに換えてカウタ12を組み込む点を除き、図3により説
明した実施例と同一のものには同一名称同一符号を付し
ている。
An external contact signal is supplied to the input circuit 31 by the input circuit 31.
A signal indicating the opening and closing of the contact is converted as a signal corresponding to the L level and the H level of the voltage, and the current is amplified by the buffers 41 to 4n and input to the selector 10 as signals Di1 to Din. The selector 10 receives the signals of the output terminals Do1 to Don of the register 11 and uses these signals as selection signals to generate signals Di1 to Di.
Select one of n signals and output to the output terminal Do. The counter 1 receives the signal from the output terminal Do of the selector at the terminal CP, and performs the same operation as in the first embodiment.
The open / close signal represented by the signal from Do is counted. As described above, the present embodiment selects and counts one signal designated in advance from among a plurality of opening / closing signals, receives the opening / closing signal read signal from the control arithmetic unit, Is displayed. For display,
This is performed in the same manner as in the first embodiment. (Embodiment 3) FIG. 4 is a block diagram showing another embodiment of the input device according to the present invention and a main part of a control device equipped with the input device. In the figure, IP3 is an input device, 112 is a control operation device, and 7 is a data bus. The input device IP3 includes a selector 10, a second counter 12, a first counter 1, and an input circuit 3.
1. Buffers 41 to 4n, bus driver 5 as second circuit switching means, three-state buffers 61 to 6n as first circuit switching means, AND logic elements 81, 82, and 83. Except for the incorporation, the same components as those of the embodiment described with reference to FIG.

【0025】図5により本実施例の制御演算装置112 の
構成を説明する。図において20は制御演算手段、21は制
御演算手段、22,123 は入出力回路、25はタイマであっ
て、図2により説明した制御演算装置を構成する要素
と、同符号、同名称のものは同一である。また記憶手段
21には図5(b)に示すとおりに、複数個ある外部入力
信号の番号に対応して、その信号が作るパルス数を格納
する記憶領域を用意する。タイマ25は制御演算手段20か
ら設定時間を入力され、時間計測開始の信号を受けて始
動し、設定時間が経過すると、制御演算手段20に時間の
計測が終了したことを示す信号を送る。制御演算手段20
は、この信号が入力されると、入出力回路123 の端子CS
2 (図ではCSi として示されている複数個ある端子のう
ちの2番端子)とRDをHレベルにする。
Referring to FIG. 5, the configuration of the control arithmetic unit 112 of this embodiment will be described. In the figure, reference numeral 20 denotes a control operation means, 21 denotes a control operation means, 22 and 123 denote input / output circuits, and 25 denotes a timer, which have the same reference numerals and names as those constituting the control operation device described with reference to FIG. Are the same. Also storage means
In FIG. 5, as shown in FIG. 5B, a storage area for storing the number of pulses generated by a plurality of external input signals is prepared in accordance with the numbers of a plurality of external input signals. The timer 25 receives the set time from the control calculation means 20 and starts upon receiving a signal to start time measurement. When the set time has elapsed, the timer 25 sends a signal to the control calculation means 20 indicating that the time measurement has ended. Control calculation means 20
When this signal is input, the terminal CS of the input / output circuit 123
2 (Terminal 2 among a plurality of terminals indicated as CSi in the figure) and RD are set to H level.

【0026】再び図4に戻る。第2カウンタ12は、デー
タバス7を介して入力されるデータを端子Set への信号
がHレベルになる時点で記憶し、端子Qs1 〜Qsn に出力
する。以後、端子C に入力される信号がLレベルからH
レベルに立ち上がるごとに記憶しているデータに1を加
算しその結果を端子Qs1 〜Qsn に出力する。本実施例の
入力装置と、この装置を装備する制御装置の開閉信号の
計数は次のとおりに行われる。先ずシステムが始動する
と、制御演算装置112 は第2カウンタ12の初期設定値Ds
1 〜Dsn を出力し、端子CS2 と端子WRの出力信号をHレ
ベルにする。端子CS2 と端子WRからの信号は、論理素子
83に入力されて論理素子83の出力Cs30がHレベルにな
り、この信号がタイマ12の端子Set に入力されて、第2
カウンタ12は、予め入力されている初期値Ds1 〜Dsn に
設定される。
Returning to FIG. The second counter 12 stores the data input via the data bus 7 when the signal to the terminal Set becomes H level, and outputs the data to the terminals Qs1 to Qsn. Thereafter, the signal input to the terminal C changes from the L level to the H level.
Each time the level rises, 1 is added to the stored data, and the result is output to terminals Qs1 to Qsn. The counting of the open / close signal of the input device of this embodiment and the control device equipped with this device is performed as follows. First, when the system is started, the control arithmetic unit 112 sets the initial set value Ds of the second counter 12 to Ds.
1 to Dsn are output, and the output signals of the terminals CS2 and WR are set to the H level. The signals from terminal CS2 and terminal WR are
83, the output Cs30 of the logic element 83 goes high, and this signal is input to the terminal Set of the timer 12,
The counter 12 is set to initial values Ds1 to Dsn that have been input in advance.

【0027】外部からの接点信号は入力回路31により、
接点の開閉を示す信号が電圧のLレベルとHレベルに対
応する信号として変換され、バファ41〜4nにより電流が
増幅されて信号Di1 〜Din としてセレクタ10に入力され
る。セレクタ10は第2カウンタ12の出力端子Qs1 〜Qsn
の信号を受けて、この信号を選択信号として、信号Di1
〜Din のうちの一つの信号Dij を選択して、端子Doに出
力する。第1カウンタ1はセレクタの端子Doから出力さ
れる信号Dij を入力されて、実施例1の場合と同様にし
て、信号Dij により表された開閉信号を計数する。一方
制御演算装置112 内のタイマ25( 図5)は、計測する時
間が設定時間に達すると制御演算手段20( 図5)に時間
計測終了の信号を送る。制御演算手段20は、この時間計
測終了信号を入力すると、実施例1と同様にして、第1
カウンタ1の内容を入力し、この数値を、記憶手段21
(図5)内の現在選択中の信号Dij に相当する番号の記
憶領域にあるデータに加算し、加算結果を同領域に格納
する。続けて端子Roの出力をHレベルにし、第1カウン
タ1の内容を0にクリアする。更に続けて御演算装置11
2 は、御演算装置112 内のタイマ25の内容を0にクリア
してから再びタイマ25に以前と同じ設定時間を設定し時
間の計測を開始させる。さらにまた、端子Coに1回パル
スを出力してこの信号を第2カウンタ12の端子C に入力
して、カウンタ12が記憶している数を、従来記憶してい
る数に1を加算した数に更新する。第2カウンタ12が記
憶する数が1増加すると、セレクタ10に入力される選択
データQs1 〜Qsn がプラス1するので、信号Dij の次の
番号の信号Dij +1をセレクタ10の端子Doに出力し、この
信号が表す接点の開閉数が新しいデータとしてカウンタ
1に計数される。
An external contact signal is supplied to the input circuit 31 by the input circuit 31.
A signal indicating the opening and closing of the contact is converted as a signal corresponding to the L level and the H level of the voltage, and the current is amplified by the buffers 41 to 4n and input to the selector 10 as signals Di1 to Din. The selector 10 is connected to the output terminals Qs1 to Qsn of the second counter 12.
And the signal Di1 as a selection signal.
DDin is selected and output to the terminal Do. The first counter 1 receives the signal Dij output from the terminal Do of the selector, and counts the open / close signal represented by the signal Dij in the same manner as in the first embodiment. On the other hand, the timer 25 (FIG. 5) in the control arithmetic unit 112 sends a signal for ending the time measurement to the control arithmetic means 20 (FIG. 5) when the measured time reaches the set time. Upon input of the time measurement end signal, the control calculation means 20 performs the first
The contents of the counter 1 are inputted, and this numerical value is stored in the storage means 21.
The data is added to the data in the storage area of the number corresponding to the currently selected signal Dij in FIG. 5 and the addition result is stored in the same area. Subsequently, the output of the terminal Ro is set to the H level, and the content of the first counter 1 is cleared to 0. Continuing on, the arithmetic unit 11
Step 2 clears the content of the timer 25 in the control device 112 to 0, sets the same set time as before to the timer 25, and starts measuring the time. Furthermore, a pulse is output once to the terminal Co, and this signal is input to the terminal C of the second counter 12, and the number stored in the counter 12 is obtained by adding 1 to the number stored in the past. Update to When the number stored in the second counter 12 increases by one, the selection data Qs1 to Qsn input to the selector 10 increases by one, so that the signal Dij + 1 of the next number to the signal Dij is output to the terminal Do of the selector 10. The number of contacts opened and closed represented by this signal is counted by the counter 1 as new data.

【0028】制御演算装置112 内のタイマ25が再び設定
時間の計測を完了して、以上に述べたところと同様な動
作をする結果、記憶手段21内の現在選択中の信号Dij+1
に相当する番号の記憶領域にあるデータに加算して加算
結果を同領域に格納する。以下、第2カウンタ12の記憶
する数が1づつ加算されてゆくので、セレクタ10に入力
される信号Di1 〜Din のうちの順次1番づつ多い番号の
信号が選択されて、この番号に相当する信号の開閉回数
が計数され、それぞれの番号の記憶領域に加算される。
第2カウンタ12は計数可能な最大数までの計数が終わる
と、再び最初の数Ds1 〜Dsn に設定され、入力装置IP3
は同様な動作を繰り返す(以下の説明では、この繰り返
し数をサイクルという)。
The timer 25 in the control arithmetic unit 112 completes the measurement of the set time again, and performs the same operation as described above. As a result, the currently selected signal Dij + 1 in the storage means 21 is obtained.
Is added to the data in the storage area having the number corresponding to. Hereinafter, since the number stored in the second counter 12 is incremented by one, the signal with the next highest number among the signals Di1 to Din input to the selector 10 is selected and corresponds to this number. The number of times the signal is opened and closed is counted and added to the storage area of each number.
When the second counter 12 finishes counting up to the maximum number that can be counted, it is set again to the first number Ds1 to Dsn, and the input device IP3
Repeats the same operation (the number of repetitions is referred to as a cycle in the following description).

【0029】信号Di1 〜Din の入力が長期にわたり、以
上に述べたサイクル数が多数回に達すると、個々の信号
Dij の開閉回数の測定期間は、全ての信号につき等しく
なるように設定されているので、一つの信号についての
計測期間は、全体の計測期間を信号の数で除した期間に
なる。従って、一つの信号Dij の確率的に近似した開閉
回数は、信号の総数がn個とすると、制御演算装置112
の記憶手段21の、開閉信号記憶領域21d(図5)内のDij
番の領域に積算されている数値のn倍になる。信号Dij
の開閉回数を表示すべき信号が、制御演算装置112 に入
力されると、制御演算手段20が表示プログラムを実行す
ることにより、開閉信号記憶領域21d 内のDij 番の領域
に積算されている数値を、信号数倍して表示する。全て
の信号の開閉回数を表示すべき信号が、制御演算装置11
2 に入力されると、制御演算手段は開閉信号記憶領域21
d 内のデータが順次信号数倍して表示し、所定の開閉回
数の限度に近いものについては、マークを付加して表示
する。
When the signals Di1 to Din are input for a long time and the number of cycles described above reaches a large number, the individual signals
Since the measurement period of the number of times of opening and closing Dij is set to be equal for all signals, the measurement period for one signal is a period obtained by dividing the entire measurement period by the number of signals. Therefore, the number of times that one signal Dij is stochastically approximated is, assuming that the total number of signals is n, the control arithmetic unit 112
Dij in the opening / closing signal storage area 21d (FIG. 5) of the storage means 21 of FIG.
It becomes n times the numerical value accumulated in the area of the number. Signal Dij
When a signal for indicating the number of times of opening and closing is input to the control arithmetic unit 112, the control arithmetic means 20 executes the display program, and the numerical value accumulated in the area No. Dij in the open / close signal storage area 21d. Is multiplied by the number of signals and displayed. The signal to display the number of times of opening and closing of all signals is the control arithmetic unit 11
2 is input to the control operation means, the open / close signal storage area 21
The data in d is sequentially displayed by multiplying the number of signals, and the data near the limit of the predetermined number of times of opening and closing is displayed with a mark added.

【0030】[0030]

【発明の効果】以上に説明したとおり、本発明では、外
部から二値の論理値信号を入力されて、この二値論理信
号の二値に対応する電圧信号を生成し、この電圧信号を
外部の制御演算装置に出力する入力回路からなる、入力
装置において、第1のカウンタと第1の回路開閉手段と
第2の回路開閉手段とを設け、第1カウンタは入力回路
から出力される電圧信号により作られるパルスを入力さ
れて、このパルス数を積算し、この積算値を第2の回路
開閉手段に入力するように接続され、外部信号入力時に
は、制御演算装置からの外部信号を入力するための入力
制御信号を入力されて、入力回路に入力された信号を、
第1回路開閉手段を経由して制御演算装置に出力すると
ともに、第1カウンタから第2回路開閉手段に入力され
た信号を第2回路開閉手段において阻止し、第1カウン
タの出力が読み出される場合には、制御演算装置からの
カウンタ読み出し信号を入力されて、第1回路開閉手段
はこの手段を経由して制御演算装置にいたる信号を阻止
し、第2回路開閉手段は第1カウンタから入力された信
号を制御演算装置に出力する構成にする。
As described above, according to the present invention, a binary logic value signal is input from the outside, a voltage signal corresponding to the binary value of the binary logic signal is generated, and this voltage signal is converted to an external signal. An input device comprising an input circuit for outputting to a control operation device, a first counter, a first circuit opening / closing means, and a second circuit opening / closing means, wherein the first counter is a voltage signal output from the input circuit. Are connected so as to input the pulses produced by (1) and (2) to accumulate the number of pulses, and to input the integrated value to the second circuit opening / closing means, and to input an external signal from the control arithmetic unit when an external signal is input. Input control signal is input, and the signal input to the input circuit is
When the output from the first counter is output to the control arithmetic unit via the first circuit opening / closing means and the signal input from the first counter to the second circuit opening / closing means is blocked by the second circuit opening / closing means, and the output of the first counter is read Receives a counter read signal from the control operation device, the first circuit opening / closing means blocks a signal reaching the control operation device via this means, and the second circuit opening / closing means receives an input from the first counter. Is output to the control arithmetic unit.

【0031】本発明による入力装置にれば、上述のとお
りにして、必要に応じて、開閉信号などの二値信号を発
信する機器の開閉回数や動作回数の積算値を容易に知る
ことができるので、数百、数千にのぼる多数のスイッチ
やリレーやセンサなどの機器を持つシステムにおいて
も、システムを構成する機器の寿命の接近によるシステ
ムの信頼性低下の時期を事前にしかも容易に検知するこ
とができ、寿命が接近した機器を交換することによりシ
ステムの信頼性を確保することができる。従って、十分
に使用できる機器を、見込みによって廃却処分にして交
換するといった無駄が省け、しかもシステムの信頼性が
維持される効果が生まれる。
According to the input device of the present invention, as described above, the number of times of opening / closing and the integrated value of the number of times of operation of a device that transmits a binary signal such as an opening / closing signal can be easily known as necessary. Therefore, even in a system having hundreds or thousands of devices, such as switches, relays, and sensors, it is possible to detect in advance and easily the time when the reliability of the system is reduced due to the approaching life of the devices constituting the system. The reliability of the system can be ensured by replacing the equipment whose life is approaching. Therefore, it is possible to eliminate wasteful replacement of a device that can be sufficiently used by disposing of the device depending on the possibility, and to maintain the reliability of the system.

【0032】また、セレクタとレジスタを有する本発明
による制御装置においては、レジスタに予め記憶させた
数値をセレクタにあたえ、セレクタにより選択された外
部信号を計数するので、多数の外部信号に対応する計数
回路を、一回路分の計数回路でまかなうことができる効
果がある。また、上述のレジスタに換えてカウンタを有
する本発明による入力装置においては、カウンタにより
入力される複数個の入力信号が一定時間間隔で順次切り
換えて入力され、それぞれの信号についての計数値が積
算されるので、多数の信号る対する計数を、同時に平行
して行える効果が生まれる。
In the control device according to the present invention having the selector and the register, the numerical value stored in the register is given to the selector, and the external signal selected by the selector is counted. There is an effect that a circuit can be covered by a counting circuit for one circuit. In the input device according to the present invention having a counter in place of the above-described register, a plurality of input signals input by the counter are sequentially switched and input at fixed time intervals, and the count value of each signal is integrated. Therefore, there is an effect that counting of a large number of signals can be performed simultaneously in parallel.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1に記載した発明による入力装置の一実
施例を示すブロック図
FIG. 1 is a block diagram showing an embodiment of an input device according to the present invention;

【図2】請求項1に記載した発明による入力装置の一実
施例を示すブロック図に示されている制御演算装置のブ
ロック図
FIG. 2 is a block diagram of a control arithmetic unit shown in a block diagram showing an embodiment of the input device according to the first aspect of the present invention;

【図3】請求項2に記載した発明による入力装置の一実
施例を示すブロック図
FIG. 3 is a block diagram showing one embodiment of an input device according to the invention described in claim 2;

【図4】請求項3に記載した発明ににる入力装置の一実
施例を示すブロック図
FIG. 4 is a block diagram showing an embodiment of the input device according to the invention described in claim 3;

【図5】請求項3に記載した発明になる入力装置の一実
施例を示すブロック図に示されている制御演算装置を説
明する図であり、(a) は制御演算装置のブロック図、
(b)は制御演算装置内の記憶手段の中に設けられた積算
値格納領域の説明図
FIG. 5 is a diagram for explaining a control arithmetic unit shown in a block diagram showing an embodiment of the input device according to the third aspect of the present invention, wherein (a) is a block diagram of the control arithmetic unit;
(b) is an explanatory diagram of an integrated value storage area provided in the storage means in the control arithmetic device.

【図6】プログラマブルコントローラを含むシステムの
説明図であり、(a) は1台のプログラマブルコントロー
ラを制御中枢とするシステム構成図、(b) は1台のプロ
グラマブルコントローラと周辺の入出力装置を含むシス
テム構成図
6A and 6B are explanatory diagrams of a system including a programmable controller, in which FIG. 6A is a system configuration diagram in which one programmable controller is used as a control center, and FIG. 6B is a diagram including one programmable controller and peripheral input / output devices; System Configuration

【符号の説明】[Explanation of symbols]

IP1,IP2,IP3 入力装置 1 第1カウンタ 12 第2カウンタ 11 レジスタ 2,112 制御演算装置 3 入力回路 4 バッブァ 5 第2回路開閉手段としてのバスドライバ 51,52,5n 第2回路開閉手段を構成するスリーステ
ートバッファ 6 第1回路開閉手段としてのスリーステー
トバッファ 61,62,6n 第1回路開閉手段としてのスリーステー
トバッファ 7 データバス 81,82,83 アンド論理素子
IP1, IP2, IP3 Input device 1 First counter 12 Second counter 11 Register 2, 112 Control operation device 3 Input circuit 4 Buffer 5 Bus driver 51, 52, 5n as second circuit opening / closing means Constructs second circuit opening / closing means 6 three-state buffer 61,62,6n as first circuit switching means 3 three-state buffer 7 as first circuit switching means 7 data bus 81,82,83 AND logic element

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】外部から二値の論理値信号を入力されて、
この二値論理信号の二値に対応する電圧信号を生成し、
この電圧信号を外部の制御演算装置に出力する入力回路
からなる、入力装置において、 第1のカウンタと第1の回路開閉手段と第2の回路開閉
手段とを設け、 前記第1カウンタは前記入力回路から出力される前記電
圧信号が作るパルスを入力されて、このパルス数を積算
し、この積算値を前記第2の回路開閉手段に入力するよ
うに接続され、 外部信号入力時には、前記制御演算装置からの外部信号
を入力するための入力制御信号を入力されて、前記入力
回路に入力された信号を、前記第1回路開閉手段を経由
して前記制御演算装置に出力するとともに、前記第1カ
ウンタから前記第2回路開閉手段に入力された信号を前
記第2回路開閉手段において阻止し、 前記第1カウンタの出力が読み出される場合には、前記
制御演算装置からのカウンタ読み出し信号を入力され
て、前記第1回路開閉手段は、この手段を経由して前記
制御演算装置にいたる信号を阻止し、前記第2回路開閉
手段は前記第1カウンタから入力された信号を前記制御
演算装置に出力することを特徴とする制御装置用入力装
置。
1. A binary logic value signal is inputted from the outside,
Generating a voltage signal corresponding to the binary value of the binary logic signal,
An input device comprising an input circuit for outputting this voltage signal to an external control operation device, comprising: a first counter, a first circuit opening / closing unit, and a second circuit opening / closing unit; A pulse generated by the voltage signal output from the circuit is input, the number of pulses is integrated, and the integrated value is connected to the second circuit opening / closing means. When the external signal is input, the control operation is performed. An input control signal for inputting an external signal from the device is input, and a signal input to the input circuit is output to the control arithmetic device via the first circuit opening / closing means, and the first A signal input from the counter to the second circuit opening / closing means is blocked by the second circuit opening / closing means, and when the output of the first counter is read, the counter from the control arithmetic unit is read. When the first circuit opening / closing means receives the data read signal, the first circuit opening / closing means blocks a signal reaching the control arithmetic unit via this means, and the second circuit opening / closing means receives the signal input from the first counter. An input device for a control device, wherein the input device outputs the signal to the control arithmetic device.
【請求項2】請求項1に記載の入力装置において、レジ
スタと、セレクタとを設け、前記レジスタは、制御演算
装置からの選択データを入力されて、この選択データを
記憶し、前記セレクタは前記レジスタが記憶する前記選
択データを同セレクタの一方の端子から入力されて、こ
の選択データにより同セレクタの他方の端子から入力さ
れる複数個の信号の内の一つを選択して、同セレクタの
出力端子に出力し、このセレクタの出力端子から出力さ
れる信号により作られる電圧パルス信号が第1カウンタ
に入力されることを特徴とする制御装置用入力装置。
2. The input device according to claim 1, further comprising a register and a selector, wherein said register receives selection data from a control operation device and stores the selection data, and said selector stores said selection data. The selection data stored in the register is input from one terminal of the selector, and one of a plurality of signals input from the other terminal of the selector is selected based on the selection data, and An input device for a control device, wherein a voltage pulse signal output from an output terminal and generated by a signal output from an output terminal of the selector is input to a first counter.
【請求項3】請求項2に記載の入力装置において、レジ
スタに換えて、第2のカウンタを設け、前記第2カウン
タは、このカウンタが記憶する数値を出力し、このカウ
ンタが出力する数値がセレクタの選択データを入力する
端子に接続され、前記第2カウンタは、このカウンタが
記憶する数値が制御演算装置からの選択データを初期値
として入力されるとこのデータを記憶し、前記制御演算
装置からの計数パルス信号を入力されて、第2カウンタ
が記憶する数に1を加算または減算することを特徴とす
る制御装置用入力装置。
3. The input device according to claim 2, wherein a second counter is provided in place of the register, and said second counter outputs a numerical value stored by said counter, and a numerical value output by said counter is The second counter is connected to a terminal for inputting selection data of a selector, and the second counter stores the data stored in the counter when the numerical value stored in the counter is input with selection data from the control arithmetic device as an initial value. An input device for a control device, which receives the count pulse signal from the controller and adds or subtracts 1 to the number stored in the second counter.
JP04454194A 1994-03-16 1994-03-16 Input device for control device Expired - Fee Related JP3196482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04454194A JP3196482B2 (en) 1994-03-16 1994-03-16 Input device for control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04454194A JP3196482B2 (en) 1994-03-16 1994-03-16 Input device for control device

Publications (2)

Publication Number Publication Date
JPH07253808A JPH07253808A (en) 1995-10-03
JP3196482B2 true JP3196482B2 (en) 2001-08-06

Family

ID=12694376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04454194A Expired - Fee Related JP3196482B2 (en) 1994-03-16 1994-03-16 Input device for control device

Country Status (1)

Country Link
JP (1) JP3196482B2 (en)

Also Published As

Publication number Publication date
JPH07253808A (en) 1995-10-03

Similar Documents

Publication Publication Date Title
US4227247A (en) Integrated circuit controller programmable with unidirectional-logic instructions representative of sequential wire nodes and circuit elements of a ladder diagram
US3789201A (en) Simulated load forecast and control apparatus
JP3196482B2 (en) Input device for control device
JPH05206823A (en) Apparatus and method for loading of operating parameter on proximity switch
JP3196481B2 (en) Output device for control device
JP3515757B2 (en) Intelligent control device
SU1411530A1 (en) Device for protecting friction clutch against overload
SU1695344A1 (en) Device for checking and accounting of equipment operation
SU1545122A1 (en) Unit for controlling pneumatic commutator
GB2123557A (en) Flow meter measurement techniques
SU1488864A1 (en) Device for determining prespecified level of controlled parameter
SU1559433A1 (en) Device for interrogation of information sensors
SU1187150A2 (en) Digital control device servo drive control device
RU2221328C1 (en) Parallel binary pulse counter
JP2000029545A (en) Direct-current voltage power pack
SU1483456A1 (en) Digital unit check circuit
SU1716482A1 (en) Device for program controlling
SU1024447A1 (en) Device for counting finished products
SU1089550A1 (en) Sampling control device
SU1022259A1 (en) Device for monitoring emergency disconnection of sectionalizing apparatus
JPH0628872Y2 (en) Contact input information transmitter
SU1101841A1 (en) Control device for automatic vehicles
SU1287187A1 (en) Checking device
JPS6361718B2 (en)
SU734646A1 (en) Programmer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees