JP3192346B2 - Semiconductor device manufacturing method and semiconductor manufacturing apparatus - Google Patents

Semiconductor device manufacturing method and semiconductor manufacturing apparatus

Info

Publication number
JP3192346B2
JP3192346B2 JP8486095A JP8486095A JP3192346B2 JP 3192346 B2 JP3192346 B2 JP 3192346B2 JP 8486095 A JP8486095 A JP 8486095A JP 8486095 A JP8486095 A JP 8486095A JP 3192346 B2 JP3192346 B2 JP 3192346B2
Authority
JP
Japan
Prior art keywords
polishing
dressing
polishing cloth
film
abrasive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8486095A
Other languages
Japanese (ja)
Other versions
JPH08255775A (en
Inventor
宏之 大橋
直人 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8486095A priority Critical patent/JP3192346B2/en
Publication of JPH08255775A publication Critical patent/JPH08255775A/en
Application granted granted Critical
Publication of JP3192346B2 publication Critical patent/JP3192346B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/017Devices or means for dressing, cleaning or otherwise conditioning lapping tools

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
及びこの方法を実施するための半導体製造装置に関し、
とくに半導体基板をポリッシングするための研削装置の
研磨盤に取り付けられた研磨布をドレッシングによって
再びポリッシングが出来るように再生するドレッシング
方法及びこのポリッシング方法を実施するための研削装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a semiconductor manufacturing apparatus for performing the method.
More particularly, the present invention relates to a dressing method for regenerating a polishing cloth attached to a polishing plate of a grinding device for polishing a semiconductor substrate so that the polishing cloth can be polished again by dressing, and a grinding device for performing the polishing method.

【0002】[0002]

【従来の技術】ICやLSIなどの半導体装置は、半導
体基板に形成する集積回路を設計する設計工程、集積回
路を形成するために用いられる電子ビームなどを描画す
るためのマスク作成工程、単結晶インゴットから所定の
厚みのウェーハを形成するウェーハ製造工程、ウェーハ
に集積回路などの半導体素子を形成するウェーハ処理工
程、ウェーハを各半導体基板に分離しパッケージングし
て半導体装置を形成する組立工程及び検査工程等を経て
形成される。各工程には、それぞれその工程に必要な製
造装置が用意される。半導体製造装置にはこの他にも前
処理装置や排ガス処理装置など設備、環境に必要な製造
装置も用いられる。従来ウェーハ処理工程においてトレ
ンチやコンタクトホールなどの溝(トレンチ)部に金
属、ポリシリコン、シリコン酸化膜(SiO2 )などの
任意の材料を埋め込んだ後にその表面を平坦化する方法
としてエッチバックRIE(ReactiveIon Etching)法が
知られている。以下、図4及び図5を参照しながら方法
を説明する。
2. Description of the Related Art Semiconductor devices such as ICs and LSIs have a design process of designing an integrated circuit formed on a semiconductor substrate, a mask making process of drawing an electron beam used for forming an integrated circuit, and a single crystal. A wafer manufacturing process for forming a wafer of a predetermined thickness from an ingot, a wafer processing process for forming a semiconductor element such as an integrated circuit on the wafer, an assembling process and an inspection for separating and packaging the wafer into individual semiconductor substrates to form a semiconductor device It is formed through steps and the like. In each step, a manufacturing apparatus necessary for the step is prepared. In addition to the above, other equipment required for facilities and the environment, such as a pretreatment device and an exhaust gas treatment device, are used for the semiconductor manufacturing device. Conventionally, in a wafer processing process, an arbitrary material such as metal, polysilicon, silicon oxide film (SiO 2 ) is buried in a trench portion such as a trench or a contact hole, and then the surface is flattened. Reactive Ion Etching) method is known. Hereinafter, the method will be described with reference to FIGS.

【0003】まず、シリコン半導体などの半導体基板1
表面に熱酸化法などによるSiO2膜2及びCVD法な
どにより、ストッパー膜となるポリシリコン膜3を形成
する(図4(a))。次に、ポリシリコン膜3、SiO
2 膜2および半導体基板1表面をRIEにより選択的に
除去してそこに溝部4を形成する(図4(b))。次
に、前記溝部4の内部及びポリシリコン膜3の表面にS
iO2 膜5をCVD法により堆積させる(図4
(c))。このとき、溝部4の上にあたるSiO2 膜5
表面には溝部4の凹部に対応したへこみ51ができる。
さらに、SiO2 膜5表面の凹凸を小さくするために、
エッチバックレジスト6をSiO2 膜5上に形成する
(図5(a))。次いで、エッチバックレジスト6とS
iO2 膜5がほぼ同じエッチングレートとなる条件でR
IEを行う(図5(b))。このエッチバックRIEを
用いると溝部4にのみSiO2 膜5が埋め込まれ、ポリ
シリコン膜3の表面、つまり、ウエーハ表面が平坦にな
る。しかし、凹み51のあった部分には幾分凸部52が
残っており十分な平坦化が難しい。このウエーハ1表面
の平坦化は、ストッパー膜となるポリシリコン膜3のエ
ッチングレートがSiO2 膜5より小さくなるように設
定することにより可能となる。
First, a semiconductor substrate 1 such as a silicon semiconductor
A SiO 2 film 2 formed by a thermal oxidation method or the like and a polysilicon film 3 serving as a stopper film are formed by a CVD method or the like (FIG. 4A). Next, the polysilicon film 3, SiO
The film 2 and the surface of the semiconductor substrate 1 are selectively removed by RIE to form a groove 4 therein (FIG. 4B). Next, S is formed on the inside of the trench 4 and the surface of the polysilicon film 3.
An iO 2 film 5 is deposited by a CVD method (FIG. 4).
(C)). At this time, the SiO 2 film 5 on the groove 4
A depression 51 corresponding to the recess of the groove 4 is formed on the surface.
Further, in order to reduce irregularities on the surface of the SiO 2 film 5,
An etch-back resist 6 is formed on the SiO 2 film 5 (FIG. 5A). Next, the etch-back resist 6 and S
Under the condition that the iO 2 film 5 has almost the same etching rate, R
IE is performed (FIG. 5B). When this etch-back RIE is used, the SiO 2 film 5 is buried only in the groove 4, and the surface of the polysilicon film 3, that is, the wafer surface becomes flat. However, the protrusions 52 remain in the portions where the recesses 51 exist, and it is difficult to sufficiently planarize them. The surface of the wafer 1 can be flattened by setting the etching rate of the polysilicon film 3 serving as a stopper film to be smaller than that of the SiO 2 film 5.

【0004】しかしながら、このエッチバックRIE方
法は、エッチバックレジストの塗布などの工程が多くな
ること、ウェーハ表面にRIEダメージが入りやすいこ
と、良好な平坦化が難しいこと、また真空系の装置を用
いるため、構造が複雑で、危険なエッチングガスを使用
することなどから様々な問題点が多い。半導体装置に形
成される集積回路が高集積化、微細化するにつれてパタ
ーンの縮小と同時に表面形状も複雑になる。そのため従
来の平坦化技術では十分対応することができなくなる。
そのため、近年エッチバックRIEに代わって、CMP
(Chemical MechanicalPolishing) 法が行われるように
なってきた。次に、図6にウェーハ表面を平坦化するた
めに用いられるCMP用のポリッシング装置の概略を示
し、その構成を説明する。台11上にベアリング13を
介して研磨盤受け15が配置されている。この研磨受け
15上には研磨盤17が取り付けられている。この研磨
盤17上にはウェーハを研磨する研磨布19が張り付け
られている。研磨受け15及び研磨盤17を回転させる
ためにこれらの中心部分に駆動シャフト21が接続され
ている。この駆動シャフト21は、モータ23により回
転ベルト25を介して回転される。
However, this etch-back RIE method requires a large number of steps such as application of an etch-back resist, RIE damage to the wafer surface, difficulty in good planarization, and the use of a vacuum system. Therefore, there are many problems due to the complicated structure and the use of dangerous etching gas. As an integrated circuit formed in a semiconductor device becomes highly integrated and miniaturized, a pattern becomes smaller and a surface shape becomes more complicated. Therefore, the conventional flattening technique cannot sufficiently cope with it.
Therefore, instead of etch back RIE in recent years, CMP
(Chemical Mechanical Polishing) method has come to be used. Next, FIG. 6 shows an outline of a polishing apparatus for CMP used for flattening a wafer surface, and its configuration will be described. A polishing disc receiver 15 is arranged on the base 11 via a bearing 13. A polishing board 17 is mounted on the polishing receiver 15. On the polishing board 17, a polishing cloth 19 for polishing a wafer is attached. A drive shaft 21 is connected to a central portion of the polishing receiver 15 and the polishing disk 17 for rotating the polishing receiver 15 and the polishing disk 17. The drive shaft 21 is rotated by a motor 23 via a rotating belt 25.

【0005】一方、ウェーハ20は、研磨布19と対抗
する位置にくるように真空などにより、テンプレート2
9及び吸着布31が設けられた吸着盤33により吸着さ
れている。この吸着盤33は、駆動シャフト35に接続
されている。またこの駆動シャフト35は、モーター3
7によりギア39及び41を介し回転される。駆動シャ
フト35は、上下方向の移動に対し駆動台43に固定さ
れている。このような構造によって、シリンダ45によ
る上下の移動に伴い、駆動台43が上下移動し、これに
より吸着盤33に固定されたウェーハ20が研磨布19
に押しつけられたり研磨布19から離れたりする。ウェ
ーハ20と研磨布19の間には目的に応じて研磨剤が流
され、これによりウェーハ20のポリッシングが行われ
る。また、図面には示さないが、ウェーハは、ポリッシ
ングの間に別の駆動系によりX−Y方向(水平方向)に
移動可能となっている。
[0005] On the other hand, the wafer 20 is evacuated to a position corresponding to the polishing pad 19 by a vacuum or the like.
9 and a suction plate 33 provided with a suction cloth 31. This suction disk 33 is connected to a drive shaft 35. The drive shaft 35 is connected to the motor 3
7 through the gears 39 and 41. The drive shaft 35 is fixed to the drive base 43 for vertical movement. With such a structure, the drive table 43 moves up and down with the up and down movement by the cylinder 45, whereby the wafer 20 fixed to the suction plate 33 is moved to the polishing pad 19.
Or away from the polishing pad 19. An abrasive is flowed between the wafer 20 and the polishing cloth 19 according to the purpose, whereby the wafer 20 is polished. Although not shown in the drawings, the wafer can be moved in the XY direction (horizontal direction) by another drive system during polishing.

【0006】次に、図7及び図8を参照して図6に示す
ポリッシング装置を用いたCMP法によるウェーハ表面
の平坦化処理の一例を説明する。シリコンなどの半導体
基板1上にCVD法などによりSi3 4 膜7を形成す
る(図7(a))。次に、パターニングを行ってSi3
4 膜7及び半導体基板1の所定部分をエッチングし、
そこに溝部8を形成する(図7(b))。そしてSi3
4 膜7上及び溝部8内にSiO2 膜5をCVD法によ
り積層する(図8(a))。続いて、CMP法によりS
iO2 膜5をポリッシングし、ストッパー膜となるSi
3 4 膜7の露出を検出した段階でSiO2 膜5のポリ
ッシングを終了させることにより、溝部8内へのSiO
2 膜5の埋込みが完了すると共に半導体基板1表面の平
坦化が行われる(図8(b))。このCMP法は、図4
及び図5に示すエッチバックRIE法と比べ工程が短縮
され、また良好な平坦化が達成される。尚、CMP法自
体は新しい技術ではなく、前述した半導体装置の製造工
程におけるウェーハ製造工程での製造プロセスで用いら
れている技術である。最近、CMP技術が高集積デバイ
スの製造プロセスに用いられるようになっている。そこ
で、次に、図9乃至図11を参照してその応用例を説明
する。
Next, an example of a flattening process of a wafer surface by a CMP method using the polishing apparatus shown in FIG. 6 will be described with reference to FIGS. 7 and 8. An Si 3 N 4 film 7 is formed on a semiconductor substrate 1 such as silicon by a CVD method or the like (FIG. 7A). Then, Si 3 by patterning
Etching a predetermined portion of the N 4 film 7 and the semiconductor substrate 1,
A groove 8 is formed there (FIG. 7B). And Si 3
An SiO 2 film 5 is laminated on the N 4 film 7 and in the groove 8 by a CVD method (FIG. 8A). Then, S
The SiO 2 film 5 is polished to form a stopper film of Si.
The polishing of the SiO 2 film 5 is terminated at the stage when the exposure of the 3 N 4 film 7 is detected, so that the SiO 2 film 5
When the embedding of the two films 5 is completed, the surface of the semiconductor substrate 1 is flattened (FIG. 8B). This CMP method is shown in FIG.
In addition, the number of steps is shorter than that of the etch-back RIE method shown in FIG. 5, and excellent planarization is achieved. Note that the CMP method itself is not a new technology, but a technology used in a manufacturing process in a wafer manufacturing process in the semiconductor device manufacturing process described above. Recently, CMP technology has been used in the manufacturing process of highly integrated devices. Therefore, next, an application example thereof will be described with reference to FIGS.

【0007】図9は、トレンチ素子分離プロセスにおけ
るCMP法の応用である。半導体基板1表面を熱酸化し
てSiO2 膜2を形成した後、ポリッシングのストッパ
ー膜となるSi3 4 膜7をこのSiO2 膜の上にCV
D法により形成する。次に、リソグラフィによるパター
ニングで素子分離形成領域のSi3 4 膜7と、SiO
2 膜2及び半導体基板1の一部を除去して溝部9を形成
する。続いて溝部9内の半導体基板1表面を酸化し、さ
らに溝部9の底にボロンをイオン注入し、チャネルカッ
ト領域10を形成する。次に、Si3 4 膜7上及び溝
部9内にポリシリコン膜3をCVD法により形成する
(図9(a))。ポリシリコン膜に代えてSiO2 を利
用しても良い。次に、半導体基板1表面のポリシリコン
3をSi34 膜7が露出するまでポリッシングする
(図9(b))。このときのポリッシング条件では、ポ
リシリコン膜と比べSi3 4 膜7のポリッシングレー
トは、約1/10〜1/200程度と小さい条件を用い
ているためにSi3 4 膜7でポリッシングを止めるこ
とができ、溝内部にのみポリシリコン膜3が埋め込まれ
る。このようにポリッシングでのストッパー膜は、ポリ
ッシングしたい膜と比べポッシングレートの小さいもの
を選び、ポリッシング時間を指定することでこのストッ
パー膜が露出した段階でポリッシングを終了させること
ができる。
FIG. 9 shows an application of the CMP method in a trench element isolation process. After the surface of the semiconductor substrate 1 is thermally oxidized to form the SiO 2 film 2, a Si 3 N 4 film 7 serving as a polishing stopper film is formed on the SiO 2 film by CV.
Formed by Method D. Next, the Si 3 N 4 film 7 in the element isolation formation region and the SiO 3
The groove 9 is formed by removing the film 2 and a part of the semiconductor substrate 1. Subsequently, the surface of the semiconductor substrate 1 in the trench 9 is oxidized, and boron is ion-implanted into the bottom of the trench 9 to form a channel cut region 10. Next, a polysilicon film 3 is formed on the Si 3 N 4 film 7 and in the trench 9 by a CVD method (FIG. 9A). SiO 2 may be used instead of the polysilicon film. Next, the polysilicon 3 on the surface of the semiconductor substrate 1 is polished until the Si 3 N 4 film 7 is exposed (FIG. 9B). Under the polishing conditions at this time, since the polishing rate of the Si 3 N 4 film 7 is smaller than that of the polysilicon film, that is, about 1/10 to 1/200, polishing is performed with the Si 3 N 4 film 7. The polysilicon film 3 can be buried only inside the groove. As described above, as the stopper film in the polishing, a material having a lower polishing rate than the film to be polished is selected, and by specifying the polishing time, the polishing can be completed when the stopper film is exposed.

【0008】次に、図10及び図11を参照して金属配
線を絶縁膜の溝部内へ埋め込む場合に用いるCMP法の
応用例を説明する。半導体基板1上にCVD法によるS
iO2 膜5及びプラズマSiO2 膜12を続けて形成す
る(図10(a))。次に、プラズマSiO2 膜12を
パターニングして所定箇所に溝部14を形成する(図1
0(b))。溝部14内及びプラズマSiO2 膜12の
全面にCu膜16を積層する(図10(c))。プラズ
マSiO2 膜12をストッパー膜としてCu膜16をポ
リッシングする。プラズマSiO2 膜12が露出した段
階でCu膜16のポリッシングを終了させることにより
溝部14内にのみCu膜14が埋め込まれ、Cu埋め込
み配線が形成される(図11(a))。このポリッシン
グにより半導体基板1の表面が平坦化され、続く2層目
のプラズマSiO2 膜18の形成が容易になる(図11
(b))。このCMP法による平坦化により2層目、3
層目の電極配線(図示せず)の形成が容易となる。
Next, with reference to FIGS. 10 and 11, an application example of the CMP method used for embedding a metal wiring in a groove of an insulating film will be described. S by CVD on the semiconductor substrate 1
An iO 2 film 5 and a plasma SiO 2 film 12 are successively formed (FIG. 10A). Next, the plasma SiO 2 film 12 is patterned to form a groove 14 at a predetermined position.
0 (b)). A Cu film 16 is laminated in the groove 14 and on the entire surface of the plasma SiO 2 film 12 (FIG. 10C). The Cu film 16 is polished using the plasma SiO 2 film 12 as a stopper film. When the polishing of the Cu film 16 is completed at the stage where the plasma SiO 2 film 12 is exposed, the Cu film 14 is buried only in the groove portion 14 and a Cu buried wiring is formed (FIG. 11A). By this polishing, the surface of the semiconductor substrate 1 is planarized, and the subsequent formation of the second-layer plasma SiO 2 film 18 is facilitated (FIG. 11).
(B)). The planarization by the CMP method allows the second and third layers to be formed.
It becomes easy to form a layer of electrode wiring (not shown).

【0009】[0009]

【発明が解決しようとする課題】図6に示すようなポリ
ッシング装置でポリッシングする場合において、従来、
セリアやシリカなどの研磨粒子を含有する研磨剤(スラ
リー)を研磨布に供給しながら半導体基板をポリッシン
グする。通常1枚の研磨布で0.5〜1ロットの半導体
基板(ウェーハ)をポリッシングする(1ロットは、ウ
ェーハが24枚である)。しかし、同じ研磨布を用いて
ポリッシングを行う場合、半導体基板枚数が増加するに
伴い、研磨布の中に研磨粒子が蓄積されていく。その結
果、ポリッシングレートの増加変動や面内ばらつきの増
加などの問題が発生する。現在のこれら研磨粒子の除去
方法は、ナイロンブラシやダイヤモンド粒子の摩擦によ
るなど物理的なドレッシングに頼っているが、この方法
では蓄積した研磨粒子を完全に研磨布から取り除くこと
は出来ない。図3は、従来のドレッシング方法による作
用効果を説明する特性図であり、ポリッシングレート及
び面内ばらつきのポリッシングされる半導体基板の枚数
依存性を示している。
In the case of polishing with a polishing apparatus as shown in FIG.
A semiconductor substrate is polished while an abrasive (slurry) containing abrasive particles such as ceria and silica is supplied to a polishing cloth. Usually, 0.5 to 1 lot of semiconductor substrates (wafers) are polished with one polishing cloth (one lot has 24 wafers). However, when polishing is performed using the same polishing cloth, abrasive particles are accumulated in the polishing cloth as the number of semiconductor substrates increases. As a result, problems such as an increase in the polishing rate and an increase in the in-plane variation occur. The current method of removing these abrasive particles relies on physical dressing, such as by friction of nylon brushes or diamond particles, but this method cannot completely remove the accumulated abrasive particles from the polishing cloth. FIG. 3 is a characteristic diagram for explaining the operation and effect of the conventional dressing method, and shows the polishing rate and the in-plane variation depending on the number of semiconductor substrates to be polished.

【0010】図の縦軸は、ポリッシングレート(nm/
min)及び半導体基板の面内ばらつき(%)を示し、
横軸は、1枚の研磨布がポリッシングする半導体基板の
枚数を示している。ポリッシングレートや面内ばらつき
が良いのは高々半導体基板枚数が50枚程度までで、そ
れを越えるとポリッシングレートが大きくなり、これに
ともなって半導体基板の面内ばらつきが大きくなる。ポ
リッシングレートが大きくなると、半導体基板表面のポ
リッシング仕上がりの均一性が劣化して、図に示すよう
に面内ばらつきが増大するのである。本発明は、このよ
うな事情により成されたものであり、同一の研磨布でポ
リッシングした半導体基板のポリシングレート及び半導
体基板の面内ばらつきを減少させ、安定したポリッシン
グを行うことが可能な半導体製造装置及び半導体装置の
製造方法を提供することを目的にしている。
The vertical axis in the figure is the polishing rate (nm / nm).
min) and in-plane variation (%) of the semiconductor substrate.
The horizontal axis indicates the number of semiconductor substrates to be polished by one polishing cloth. The polishing rate and the in-plane variation are good at most when the number of semiconductor substrates is up to about 50, and when the number exceeds that, the polishing rate increases and the in-plane variation of the semiconductor substrate increases accordingly. When the polishing rate increases, the uniformity of the polishing finish on the surface of the semiconductor substrate deteriorates, and the in-plane variation increases as shown in the figure. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and a semiconductor manufacturing method capable of performing stable polishing by reducing the polishing rate of a semiconductor substrate polished with the same polishing cloth and the in-plane variation of the semiconductor substrate. It is an object to provide a device and a method for manufacturing a semiconductor device.

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、研磨粒子を含む研磨剤をかけながらポリッシ
ングする研磨布を用いて複数の半導体基板をポリッシン
グする工程と、前記複数の半導体基板をポリッシングし
た研磨布を研磨粒子を溶解させるドレッシング液でドレ
ッシングする工程とを備えていることを特徴とする。前
記研磨布をドレッシングする工程において、このドレッ
シングを行いながらブラシを用いてブラッシングするよ
うにしても良い。前記研磨布をドレッシングする工程の
後に、前記研磨布を水でドレッシングする工程をさらに
加えるようにしても良い。前記研磨布を水でドレッシン
グする工程において、このドレッシングを行いながらブ
ラシを用いてブラッシングするようにしても良い。研磨
粒子を溶解させるドレッシング液として弗酸、硝酸、硫
酸のいづれかを用いても良い。
According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising: polishing a plurality of semiconductor substrates using a polishing cloth which is polished while applying an abrasive containing abrasive particles; Dressing the polishing cloth polished with a dressing liquid that dissolves abrasive particles. In the step of dressing the polishing cloth, brushing may be performed using a brush while performing the dressing. After the step of dressing the polishing cloth, a step of dressing the polishing cloth with water may be further added. In the step of dressing the polishing cloth with water, brushing may be performed using a brush while performing the dressing. Any of hydrofluoric acid, nitric acid, and sulfuric acid may be used as a dressing liquid for dissolving the abrasive particles.

【0012】また、本発明の半導体製造装置は、研磨布
と、研磨盤駆動軸により回転され、表面に前記研磨布を
取り付けた研磨盤と、前記研磨布に研磨粒子を溶解させ
るドレッシング液を供給する手段と、前記研磨布をブラ
ッシングするブラシと、前記研磨布に水を供給する手段
とを備えていることを特徴とする。請求項6に記載の半
導体製造装置は、さらに比抵抗計又はpHセンサからな
るセンサを前記ドレッシング液及び水を排出する手段又
はその近傍に配置し、前記センサによって排出される前
記水に含まれる前記ドレッシング液を検知するようにし
ても良い。
Further, the semiconductor manufacturing apparatus of the present invention supplies a polishing cloth, a polishing disk rotated by a polishing disk drive shaft and having the polishing cloth mounted on a surface thereof, and a dressing liquid for dissolving abrasive particles in the polishing cloth. And a brush for brushing the polishing cloth, and a means for supplying water to the polishing cloth. 7. The semiconductor manufacturing apparatus according to claim 6, further comprising a sensor comprising a resistivity meter or a pH sensor disposed at or near the means for discharging the dressing liquid and water, wherein the water contained in the water discharged by the sensor is provided. The dressing liquid may be detected.

【0013】[0013]

【作用】ポリッシング装置の研磨布は、ブラシによるブ
ラッシングに代えて、又は、このブラッシングに加え
て、化学的なドレッシング液によるドレッシングを行う
ことにより殆ど使用前の状態に戻すことができる。ポリ
ッシングレートの増大及び半導体基板の面内ばらつきが
減少する。
The polishing cloth of the polishing apparatus can be almost returned to a state before use by performing dressing with a chemical dressing liquid instead of or in addition to brushing with a brush. The polishing rate increases and the in-plane variation of the semiconductor substrate decreases.

【0014】[0014]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は、本発明の半導体装置の製造方法に使用す
る半導体製造装置のポリッシング装置の研磨盤が形成さ
れている部分の断面図である。この研磨盤を含むポリッ
シング装置は、図6に示す従来のポリッシング装置を適
用することができる。この研磨盤17には、図示しない
研磨盤受けを介して駆動シャフト21がその中心部分に
接続されている。そして、研磨盤17の上には半導体基
板(ウェーハ)を研磨する研磨布19が張り付けられて
いる。研磨布19は、発砲ポリウレタンやポリウレタン
不織布などから構成されている。駆動シャフト21は、
モータにより回転され、研磨盤受け及び研磨盤17を回
転させる。一方、半導体基板は、研磨布19と対抗する
位置にくるように真空などにより、図示しない吸着布が
設けられた吸着盤により吸着されている。吸着盤は、図
示しない駆動シャフトに接続され、この駆動シャフトの
移動によって、吸着盤に固定された半導体基板が研磨布
19に押しつけられたり研磨布19から離れたりする。
このポリッシング装置でポリッシングする場合、セリア
(CeO2 )やシリカ(SiO2 )などの研磨粒子を含
有する研磨剤(スラリー)を研磨布に供給しながら半導
体基板をポリッシングする。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view of a portion of a polishing apparatus of a semiconductor manufacturing apparatus used in the method of manufacturing a semiconductor device according to the present invention, on which a polishing plate is formed. A conventional polishing apparatus shown in FIG. 6 can be applied to a polishing apparatus including this polishing disk. A drive shaft 21 is connected to the center of the polishing disk 17 via a polishing disk receiver (not shown). On the polishing board 17, a polishing cloth 19 for polishing a semiconductor substrate (wafer) is attached. The polishing cloth 19 is made of foamed polyurethane or polyurethane nonwoven fabric. The drive shaft 21
It is rotated by a motor to rotate the polishing plate receiver and the polishing plate 17. On the other hand, the semiconductor substrate is suctioned by a vacuum or the like by a suction disk provided with a suction cloth (not shown) so as to come to a position opposing to the polishing cloth 19. The suction disk is connected to a drive shaft (not shown), and the movement of the drive shaft causes the semiconductor substrate fixed to the suction disk to be pressed against the polishing cloth 19 or separated from the polishing cloth 19.
When polishing with this polishing apparatus, a semiconductor substrate is polished while supplying an abrasive (slurry) containing abrasive particles such as ceria (CeO 2 ) or silica (SiO 2 ) to a polishing cloth.

【0015】このポリッシング装置には、ブラッシング
処理及びドレッシング処理を行う器具が備えられてい
る。研磨盤17の上方には、研磨布19をブラッシング
するブラシ22が配置されている。このブラシ22は、
回転シャフト26にこれを支持するブラシ受け24を介
して接続されている。ブラシは、耐腐食性の材料である
テフロンや塩化ビニールなどのブラシ受け24とその表
面に植毛された同じく耐腐食性の材料であるナイロンな
どのブラシ22から構成されている。また、金属基体の
表面にダイヤモンド粒子を貼着した構造のブラシを用い
ても良い。また、この研磨盤17の上方には、さらに、
弗酸などの研磨粒子を溶解させるドレッシング液を研磨
布に供給するパイプ27と、前記研磨布に純水を供給す
るパイプ28を備えている。一方、このポリッシング装
置は、駆動シャフト21を囲むように外囲器30が設け
られており、外囲器30の底部には、使用した純水やド
レッシング液などの廃液を排出する排出口32が形成さ
れいる。この排出口32の出口近傍には廃液の状態を検
知するセンサ34が形成され、この情報がこのセンサ3
4に接続された検出器36によって検出される。センサ
34は、例えば、比抵抗計又はpHセンサから構成され
ている。
The polishing apparatus is provided with an apparatus for performing a brushing process and a dressing process. Above the polishing board 17, a brush 22 for brushing the polishing cloth 19 is arranged. This brush 22
It is connected to a rotating shaft 26 via a brush receiver 24 that supports it. The brush is composed of a brush receiver 24 made of a corrosion-resistant material such as Teflon or vinyl chloride, and a brush 22 made of a brush-coated material such as nylon, which is also made of a corrosion-resistant material. Alternatively, a brush having a structure in which diamond particles are adhered to the surface of a metal substrate may be used. In addition, above the polishing board 17,
A pipe 27 for supplying a dressing liquid for dissolving abrasive particles such as hydrofluoric acid to the polishing cloth, and a pipe 28 for supplying pure water to the polishing cloth are provided. On the other hand, in this polishing apparatus, an envelope 30 is provided so as to surround the drive shaft 21, and a discharge port 32 for discharging a waste liquid such as used pure water or a dressing liquid is provided at the bottom of the envelope 30. Is formed. A sensor 34 for detecting the state of the waste liquid is formed near the outlet of the outlet 32,
4 is detected by a detector 36 connected to the detector 4. The sensor 34 includes, for example, a resistivity meter or a pH sensor.

【0016】このような構造の半導体製造装置を用い
て、ポリッシング及びドレッシング、ブラッシングが行
われる。ポリッシング−ドレッシング/ブラッシングプ
ロセスは、次の様な手順で行われる。即ち、複数枚のウ
ェーハを一枚の研磨布でポリッシングする(複数回のポ
リッシングを行う)→この研磨布をドレッシング/ブラ
ッシングして再生する→再びこの研磨布で複数枚のウェ
ーハをポリッシングする(複数回のポリッシングを行
う)。そして、このプロセスを繰り返す。ポリッシング
は、例えば、図6に示すポリッシング装置の吸着盤を用
い、半導体基板が100rpm程度で回転する研磨盤1
7の上の研磨布19に押しつけられて行われる。研磨盤
17の回転数は、通常20〜200rpmであり、加工
圧は、50〜500g/cm2 である。また、この時セ
リア(CeO2 )やシリカ(SiO2 )などの研磨粒子
を含有する研磨剤(スラリー)を研磨布に供給しながら
ポリッシングする。複数枚の半導体基板について、所定
の研磨布でポリッシングを行ってから、この研磨布に対
してドレッシング/ブラッシングを行う。その際ブラシ
を支持する駆動シャフトを、半導体基板を吸着支持する
吸着盤を駆動する駆動シャフトに代えてスイングアーム
などにより、研磨盤の上に持ってくる。
Polishing, dressing and brushing are performed using the semiconductor manufacturing apparatus having such a structure. The polishing-dressing / brushing process is performed in the following procedure. That is, a plurality of wafers are polished with a single polishing cloth (a plurality of polishings are performed) → the polishing cloth is dressed / brushed to regenerate → a plurality of wafers are polished again with the polishing cloth (a plurality of polishing cloths). Times polishing). Then, repeat this process. The polishing is performed, for example, using a suction disk of a polishing apparatus shown in FIG. 6 and a polishing disk 1 in which the semiconductor substrate rotates at about 100 rpm.
This is performed by pressing against the polishing cloth 19 on the upper surface of the wafer 7. The rotation speed of the polishing disk 17 is usually 20 to 200 rpm, and the processing pressure is 50 to 500 g / cm 2 . At this time, polishing is performed while supplying an abrasive (slurry) containing abrasive particles such as ceria (CeO 2 ) and silica (SiO 2 ) to the polishing cloth. After polishing a plurality of semiconductor substrates with a predetermined polishing cloth, dressing / brushing is performed on the polishing cloth. At this time, the drive shaft for supporting the brush is brought on the polishing board by a swing arm or the like instead of the drive shaft for driving the suction board for sucking and supporting the semiconductor substrate.

【0017】ポリッシングは、例えば、次のような4つ
の方法で行われる。 (1) 研磨盤17の上の研磨布19に供給パイプ27
から研磨粒子を溶解するドレッシング液を滴下し、研磨
布19のドレッシング面の全面にこのドレッシング液を
浸透させて研磨布19に残っているポリッシング時に使
用した研磨剤に含まれる研磨粒子を溶解する。研磨粒子
を溶かし込んだドレッシング液は、外囲器30へ流れ、
外囲器30の底面に形成した排出口32から外部へ排出
される。次に、供給パイプ28から純水を研磨布19に
滴下し、残っているドレッシング液を溶かして排出口3
2から外部へ排出する。 (2) 研磨盤17の上の研磨布19に供給パイプ27
から研磨粒子を溶解するドレッシング液を滴下し、研磨
布19のドレッシング面の全面にこのドレッシング液を
浸透させて研磨布19に残っているポリッシング時に使
用した研磨剤に含まれる研磨粒子を溶解する。研磨粒子
を溶かし込んだドレッシング液は、外囲器30へ流れ、
外囲器30の底面に形成した排出口32から外部へ排出
される。次に、供給パイプ28から純水を研磨布19に
滴下するとともに、回転シャフト26により回転されて
いるブラシ22により研磨布19をブラッシングしなが
ら残っているドレッシング液を排出口32から外部へ排
出させる。ブラシ22の回転速度は50rpm程度であ
る。
The polishing is performed by, for example, the following four methods. (1) Supply pipe 27 to polishing cloth 19 on polishing board 17
Then, a dressing solution for dissolving the abrasive particles is dropped, and the dressing solution penetrates the entire surface of the dressing surface of the polishing pad 19 to dissolve the abrasive particles contained in the polishing agent remaining at the polishing pad 19 and used for polishing. The dressing liquid in which the abrasive particles have been dissolved flows into the envelope 30,
It is discharged to the outside from a discharge port 32 formed on the bottom surface of the envelope 30. Next, pure water is dropped from the supply pipe 28 onto the polishing pad 19, and the remaining dressing liquid is dissolved to form a discharge port 3.
2 to the outside. (2) Supply pipe 27 to polishing cloth 19 on polishing board 17
Then, a dressing solution for dissolving the abrasive particles is dropped, and the dressing solution penetrates the entire surface of the dressing surface of the polishing pad 19 to dissolve the abrasive particles contained in the polishing agent remaining at the polishing pad 19 and used for polishing. The dressing liquid in which the abrasive particles have been dissolved flows into the envelope 30,
It is discharged to the outside from a discharge port 32 formed on the bottom surface of the envelope 30. Next, pure water is dropped onto the polishing cloth 19 from the supply pipe 28, and the remaining dressing liquid is discharged from the discharge port 32 to the outside while brushing the polishing cloth 19 with the brush 22 rotated by the rotating shaft 26. . The rotation speed of the brush 22 is about 50 rpm.

【0018】(3) 研磨盤17の上の研磨布19に供
給パイプ27から研磨粒子を溶解するドレッシング液を
滴下し、研磨布19のドレッシング面の全面にこのドレ
ッシング液を浸透させて研磨布19に残っているポリッ
シング時に使用した研磨剤に含まれる研磨粒子を溶解す
る。この時回転シャフト26により回転されているブラ
シ22により研磨布19をブラッシングして研磨布19
の内部に入り込んでいる研磨粒子を表面に浮き上がらせ
て研磨粒子の溶解を容易にする。ブラシ22の回転速度
は50rpm程度である。研磨粒子を溶かし込んだドレ
ッシング液は、外囲器30へ流れ、外囲器30の底面に
形成した排出口32から外部へ排出される。次に、供給
パイプ28から純水を研磨布19に滴下し、残っている
ドレッシング液を溶かして排出口32から外部へ排出す
る。
(3) A dressing solution for dissolving abrasive particles is dropped from the supply pipe 27 onto the polishing cloth 19 on the polishing board 17, and the dressing liquid penetrates the entire surface of the dressing surface of the polishing cloth 19. Dissolve the abrasive particles contained in the abrasive used during polishing remaining in the polishing. At this time, the polishing pad 19 is brushed by the brush 22 rotated by the rotating shaft
The abrasive particles that have entered the inside are lifted to the surface to facilitate the dissolution of the abrasive particles. The rotation speed of the brush 22 is about 50 rpm. The dressing liquid in which the abrasive particles have been dissolved flows into the envelope 30 and is discharged to the outside through a discharge port 32 formed on the bottom surface of the envelope 30. Next, pure water is dropped onto the polishing pad 19 from the supply pipe 28 to dissolve the remaining dressing liquid and discharge it from the discharge port 32 to the outside.

【0019】(4) 研磨盤17の上の研磨布19に供
給パイプ27から研磨粒子を溶解するドレッシング液を
滴下し、研磨布19のドレッシング面の全面にこのドレ
ッシング液を浸透させて研磨布19に残っているポリッ
シング時に使用した研磨剤に含まれる研磨粒子を溶解す
る。この時回転シャフト26により回転されているブラ
シ22により研磨布19をブラッシングして研磨布19
の内部に入り込んでいる研磨粒子を表面に浮き上がらせ
て研磨粒子の溶解を容易にする。ブラシ22の回転速度
は50rpm程度である。研磨粒子を溶かし込んだドレ
ッシング液は、外囲器30へ流れ、外囲器30の底面に
形成した排出口32から外部へ排出される。次に、供給
パイプ28から純水を研磨布19に滴下するとともに、
回転シャフト26により回転されているブラシ22によ
り研磨布19をブラッシングしながら残っているドレッ
シング液を排出口32から外部へ排出させる。ブラシ2
2の回転速度は50rpm程度であり、ドレッシング液
でドレッシングしているときのブラッシング時のブラシ
22の回転数と同じにして、連続してブラシ22を回転
させてもよい。
(4) A dressing solution for dissolving the abrasive particles is dropped from the supply pipe 27 onto the polishing cloth 19 on the polishing board 17, and the dressing liquid penetrates the entire dressing surface of the polishing cloth 19 so that the polishing cloth 19 Dissolve the abrasive particles contained in the abrasive used during polishing remaining in the polishing. At this time, the polishing pad 19 is brushed by the brush 22 rotated by the rotating shaft
The abrasive particles that have entered the inside are lifted to the surface to facilitate the dissolution of the abrasive particles. The rotation speed of the brush 22 is about 50 rpm. The dressing liquid in which the abrasive particles have been dissolved flows into the envelope 30 and is discharged to the outside through a discharge port 32 formed on the bottom surface of the envelope 30. Next, pure water is dropped onto the polishing pad 19 from the supply pipe 28,
The remaining dressing liquid is discharged from the discharge port 32 to the outside while brushing the polishing pad 19 with the brush 22 rotated by the rotating shaft 26. Brush 2
The rotation speed of No. 2 is about 50 rpm, and the brush 22 may be continuously rotated at the same rotation speed as the brush 22 during brushing while dressing with a dressing liquid.

【0020】以上、この実施例では4つの方法のいづれ
かによりポリッシングを行う。ドレッシング液によるド
レッシングは、ドレッシング液が研磨布に入り込んでい
る研磨粒子を溶かし出すまでドレッシング液は、研磨布
19に供給しなければならずそのために所定の時間まで
供給パイプ27から供給する。研磨布19から研磨粒子
が十分溶かし出されあとドレッシング液の供給を止め、
つづいて純水を供給パイプ28から研磨布19に供給す
る。純水によるドレッシングは、研磨布に供給され、排
出された純水の中にドレッシング液が含まれなくなって
から供給を止める。そのために、センサをドレッシング
液や水を排出する外囲器30の底部もしくはその近傍に
形成された近傍に配置し、このセンサによって排出され
る純水に含まれるドレッシング液を検知してドレッシン
グの終了を知る。
As described above, in this embodiment, polishing is performed by any one of the four methods. In the dressing with the dressing liquid, the dressing liquid must be supplied to the polishing cloth 19 until the dressing liquid dissolves the abrasive particles that have entered the polishing cloth, and therefore, is supplied from the supply pipe 27 until a predetermined time. After the abrasive particles have been sufficiently dissolved from the polishing cloth 19, the supply of the dressing liquid is stopped,
Subsequently, pure water is supplied from the supply pipe 28 to the polishing pad 19. The dressing with pure water is supplied to the polishing pad, and the supply is stopped after the pure water discharged no longer contains the dressing liquid. To this end, a sensor is disposed at the bottom of the envelope 30 for discharging the dressing liquid or water or in the vicinity formed at the vicinity thereof, and the sensor detects the dressing liquid contained in the pure water discharged and terminates the dressing. Know.

【0021】ドレッシング液は、ポリッシングに用いる
研磨剤に含まれる研磨粒子を有効に溶かす材料でなけれ
ばならない。したがって、研磨粒子の材料によってドレ
ッシング液は、材料が異なる。例えば、弗酸(HF)
は、研磨粒子に用いられるシリカ(SiO2 )やセリア
(CeO2 )を溶かし、硫酸(H2 SO4 )は、シリカ
を特に良く溶かす。また、硝酸(HNO3 )も本発明の
ドレッシング液として有効である。前述した弗酸は、ど
の材料の研磨粒子も溶かすことができるので、材料選択
の必要がなく、有効なドレッシング液材料である。この
実施例では、どの材料の研磨粒子にも対応可能な弗酸を
ドレッシング液として用いている。排出口32の近傍に
配置されるセンサ34には、例えば、比抵抗計、pHセ
ンサなどが用いられる。そして、これらセンサにより、
抵抗値の変化やpHの値の変化を知って排出される純水
中に含まれる、例えば、弗酸などのドレッシング液が含
まれなくなったことを検知した時点でドレッシングを終
了させる。
The dressing liquid must be a material that effectively dissolves abrasive particles contained in the abrasive used for polishing. Therefore, the material of the dressing liquid differs depending on the material of the abrasive particles. For example, hydrofluoric acid (HF)
Dissolves silica (SiO 2 ) and ceria (CeO 2 ) used for abrasive particles, and sulfuric acid (H 2 SO 4 ) dissolves silica particularly well. Further, nitric acid (HNO 3 ) is also effective as the dressing liquid of the present invention. Since the above-mentioned hydrofluoric acid can dissolve abrasive particles of any material, there is no need to select a material, and it is an effective dressing liquid material. In this embodiment, hydrofluoric acid capable of coping with abrasive particles of any material is used as a dressing liquid. As the sensor 34 disposed in the vicinity of the outlet 32, for example, a resistivity meter, a pH sensor, or the like is used. And with these sensors,
The dressing is terminated when it is detected that the dressing liquid such as hydrofluoric acid contained in the pure water discharged upon knowing the change in the resistance value and the change in the pH value is no longer contained.

【0022】次に、図2を参照して本発明のドレッシン
グ方法による作用効果を説明する。図は、ポリッシング
レート及び面内ばらつきのポリッシングされる半導体基
板の枚数依存性を示す特性図であり、縦軸は、ポリッシ
ングレート(nm/min)及び半導体基板の面内ばら
つき(%)を示し、横軸は、1枚の研磨布がポリッシン
グする半導体基板の枚数を示している。本発明の弗酸に
よるドレッシング処理を行った研磨布は、半導体基板を
150枚以上ポリッシングしても、ポリッシングレート
や面内ばらつきの変化は殆ど認められなかった。従来の
ドレッシング処理を行った研磨布では、前述のように高
々半導体基板を50枚程度ポリッシングしてもポリッシ
ングレートや面内ばらつきが著しく変化する。本発明の
半導体製造装置は、図7乃至図11に示したウェーハ処
理工程を含む半導体装置の製造方法などに適用される。
Next, the operation and effect of the dressing method of the present invention will be described with reference to FIG. FIG. 3 is a characteristic diagram showing the polishing rate and the dependence of the in-plane variation on the number of semiconductor substrates to be polished. The vertical axis shows the polishing rate (nm / min) and the in-plane variation (%) of the semiconductor substrate. The horizontal axis indicates the number of semiconductor substrates to be polished by one polishing cloth. In the polishing cloth subjected to the dressing treatment with hydrofluoric acid of the present invention, even when 150 or more semiconductor substrates were polished, almost no change in the polishing rate or in-plane variation was recognized. With a polishing cloth that has been subjected to a conventional dressing process, the polishing rate and in-plane variation vary significantly even if at most about 50 semiconductor substrates are polished as described above. The semiconductor manufacturing apparatus of the present invention is applied to a method of manufacturing a semiconductor device including the wafer processing steps shown in FIGS.

【0023】[0023]

【発明の効果】以上のように本発明では、研磨布に侵入
した研磨粒子をドレッシング液でドレッシングするの
で、この研磨布でポリッシングする半導体基板のポリッ
シングレート及び面内ばらつきは、どの半導体基板でも
同じような値であり、ポリッシングレートや面内ばらつ
きが安定する。
As described above, in the present invention, the abrasive particles that have entered the polishing cloth are dressed with a dressing liquid. Therefore, the polishing rate and the in-plane variation of the semiconductor substrate polished with this polishing cloth are the same in any semiconductor substrate. Such a value stabilizes the polishing rate and the in-plane variation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体製造装置のポリッシング装置の
部分断面図。
FIG. 1 is a partial sectional view of a polishing apparatus of a semiconductor manufacturing apparatus according to the present invention.

【図2】本発明の製造方法を説明するポリッシングレー
ト及び面内ばらつきの研磨布による半導体基板枚数依存
性を示す特性図。
FIG. 2 is a characteristic diagram showing a polishing rate and an in-plane variation of the number of semiconductor substrates by a polishing cloth for explaining the manufacturing method of the present invention.

【図3】従来の製造方法を説明するポリッシングレート
及び面内ばらつきの研磨布による半導体基板枚数依存性
を示す特性図。
FIG. 3 is a characteristic diagram showing the dependence of the polishing rate and in-plane variation on the number of semiconductor substrates by a polishing cloth for explaining a conventional manufacturing method.

【図4】従来のエッチバックRIE法による積層された
膜の平坦化プロセス断面図。
FIG. 4 is a cross-sectional view of a planarization process of a laminated film by a conventional etch-back RIE method.

【図5】従来のエッチバックRIE法による積層された
膜の平坦化プロセス断面図。
FIG. 5 is a cross-sectional view of a planarization process of a stacked film by a conventional etch-back RIE method.

【図6】従来のポリッシング装置の断面図。FIG. 6 is a sectional view of a conventional polishing apparatus.

【図7】本発明及び従来のCMP法によるSiO2 膜の
平坦化プロセス断面図。
FIG. 7 is a cross-sectional view of a flattening process of a SiO 2 film according to the present invention and a conventional CMP method.

【図8】本発明及び従来のCMP法によるSiO2 膜の
平坦化プロセス断面図。
FIG. 8 is a cross-sectional view of a flattening process of an SiO 2 film according to the present invention and a conventional CMP method.

【図9】本発明及び従来のCMP法によるトレンチ素子
分離プロセス断面図。
FIG. 9 is a sectional view of a trench element isolation process according to the present invention and a conventional CMP method.

【図10】本発明及び従来のCMP法による金属配線埋
込みプロセス断面図。
FIG. 10 is a cross-sectional view of a metal wiring embedding process according to the present invention and a conventional CMP method.

【図11】本発明及び従来のCMP法による金属配線埋
込みプロセス断面図。
FIG. 11 is a cross-sectional view of a process of embedding metal wiring according to the present invention and a conventional CMP method.

【符号の説明】[Explanation of symbols]

1・・・半導体基板、 2、5、12、18・・・S
iO2 膜、3・・・ポリシリコン膜、 4、8、9、
14・・・溝部、6・・・エッチバックレジスト、
7・・・Si3 4 膜、10・・・チャネルカット領
域、 11・・・台、13・・・ベアリング、 1
5・・・研磨盤受け、16・・・Cu膜、 17・・
・研磨盤、 19・・・研磨布、20・・・ウェー
ハ、 21、26、35・・・駆動シャフト、22・
・・ブラシ、 23、37・・・モータ、24・・・
ブラシ受け、 25・・・回転ベルト、27、28・
・・供給パイプ、 29・・・テンプレート、30・
・・外囲器、 31・・・吸着布、 32・・・排
出口、33・・・吸着盤、 34・・・センサ、
36・・・検出器、39、41・・・ギア、 43・
・・駆動台、 45・・・シリンダ、51・・・へこ
み、 52・・・凸部
1 ... semiconductor substrate, 2, 5, 12, 18 ... S
iO 2 film, 3 ... polysilicon film, 4, 8, 9,
14 ... groove, 6 ... etch back resist,
7: Si 3 N 4 film, 10: channel cut region, 11: table, 13: bearing, 1
5: Polishing plate receiver, 16: Cu film, 17 ...
Polishing machine, 19: polishing cloth, 20: wafer, 21, 26, 35 ... drive shaft, 22
..Brushes, 23, 37 ... motors, 24 ...
Brush receiver, 25 ... rotating belt, 27, 28
..Supply pipes, 29 ... templates, 30.
..Envelope, 31 ... Suction cloth, 32 ... Discharge port, 33 ... Suction board, 34 ... Sensor,
36 ... detector, 39, 41 ... gear, 43
..Drive stands, 45 ... cylinders, 51 ... dents, 52 ... convex parts

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 622 B24B 37/00 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/304 622 B24B 37/00

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 研磨粒子を含む研磨剤をかけながらポリ
ッシングする研磨布を用いて複数の半導体基板をポリッ
シングする工程と、前記複数の半導体基板をポリッシン
グした研磨布を研磨粒子を溶解させるドレッシング液で
ドレッシングする工程とを備えていることを特徴とする
半導体装置の製造方法。
1. A step of polishing a plurality of semiconductor substrates using a polishing cloth which is polished while applying an abrasive containing abrasive particles, and the step of polishing the polishing cloth polished on the plurality of semiconductor substrates with a dressing liquid for dissolving the abrasive particles. And a dressing step.
【請求項2】 前記研磨布をドレッシングする工程にお
いて、このドレッシングを行いながらブラシを用いてブ
ラッシングすることを特徴とする請求項1に記載の半導
体装置の製造方法。
2. The method according to claim 1, wherein in the step of dressing the polishing cloth, brushing is performed using a brush while performing the dressing.
【請求項3】 前記研磨布をドレッシングする工程の後
に、前記研磨布を水でドレッシングする工程をさらに加
えることを特徴とする請求項1又は請求項2に記載の半
導体装置の製造方法。
3. The method according to claim 1, further comprising, after the step of dressing the polishing cloth, a step of dressing the polishing cloth with water.
【請求項4】 前記研磨布を水でドレッシングする工程
において、このドレッシングを行いながらブラシを用い
てブラッシングすることを特徴とする請求項3に記載の
半導体装置の製造方法。
4. The method according to claim 3, wherein in the step of dressing the polishing cloth with water, brushing is performed using a brush while performing the dressing.
【請求項5】 前記研磨粒子を溶解させるドレッシング
液は、弗酸、硝酸、硫酸のいづれかから構成されている
ことを特徴とする請求項1乃至請求項4のいづれかに記
載の半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein the dressing solution for dissolving the abrasive particles is made of any one of hydrofluoric acid, nitric acid, and sulfuric acid. .
【請求項6】 研磨布と、 研磨盤駆動軸により回転され、表面に前記研磨布を取り
付けた研磨盤と、 前記研磨布に研磨粒子を溶解させるドレッシング液を供
給する手段と、 前記研磨布をブラッシングするブラシと、 前記研磨布に水を供給する手段とを備えていることを特
徴とする半導体製造装置。
6. A polishing cloth, a polishing disk rotated by a polishing disk drive shaft and having the polishing cloth attached to a surface thereof, a means for supplying a dressing liquid for dissolving abrasive particles in the polishing cloth, A semiconductor manufacturing apparatus comprising: a brush for brushing; and a unit for supplying water to the polishing cloth.
【請求項7】 請求項6に記載の半導体製造装置は、さ
らに比抵抗計又はpHセンサからなるセンサを前記ドレ
ッシング液及び水を排出する手段もしくはその近傍に配
置し、前記センサによって排出される前記水に含まれる
前記ドレッシング液を検知することを特徴とする半導体
製造装置。
7. The semiconductor manufacturing apparatus according to claim 6, further comprising a sensor comprising a resistivity meter or a pH sensor disposed at or near the means for discharging the dressing liquid and water, and the sensor being discharged by the sensor. A semiconductor manufacturing apparatus for detecting the dressing liquid contained in water.
JP8486095A 1995-03-15 1995-03-15 Semiconductor device manufacturing method and semiconductor manufacturing apparatus Expired - Fee Related JP3192346B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8486095A JP3192346B2 (en) 1995-03-15 1995-03-15 Semiconductor device manufacturing method and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8486095A JP3192346B2 (en) 1995-03-15 1995-03-15 Semiconductor device manufacturing method and semiconductor manufacturing apparatus

Publications (2)

Publication Number Publication Date
JPH08255775A JPH08255775A (en) 1996-10-01
JP3192346B2 true JP3192346B2 (en) 2001-07-23

Family

ID=13842572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8486095A Expired - Fee Related JP3192346B2 (en) 1995-03-15 1995-03-15 Semiconductor device manufacturing method and semiconductor manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP3192346B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000037217A1 (en) * 1998-12-21 2000-06-29 Lam Research Corporation Method for cleaning an abrasive surface
US6509269B2 (en) * 1999-10-19 2003-01-21 Applied Materials, Inc. Elimination of pad glazing for Al CMP
JP3767787B2 (en) 1999-11-19 2006-04-19 東京エレクトロン株式会社 Polishing apparatus and method
JP2001347450A (en) * 2000-06-08 2001-12-18 Promos Technologies Inc Chemical machinery polishing device
JP2002307308A (en) * 2001-04-12 2002-10-23 Fujimori Gijutsu Kenkyusho:Kk Polishing dresser for polishing machine for chemical machine polisher
JP4936040B2 (en) * 2005-08-26 2012-05-23 株式会社東京精密 Pad dressing method

Also Published As

Publication number Publication date
JPH08255775A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
EP1011131B1 (en) Methods for enhancing the metal removal rate during the chemical-mechanical polishing process of a semiconductor
US7951718B2 (en) Edge removal of silicon-on-insulator transfer wafer
US5913712A (en) Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing
JP3676030B2 (en) Polishing pad dressing method and semiconductor device manufacturing method
US5702563A (en) Reduced chemical-mechanical polishing particulate contamination
JP2001068441A (en) Selective damascene chemical mechanical polishing
JPH08172064A (en) Semiconductor wafer treating device and semiconductor wafer processing method
JP3463295B2 (en) Method and apparatus for chemical mechanical polishing of wafer
JPH11111656A (en) Manufacture of semiconductor device
US6218306B1 (en) Method of chemical mechanical polishing a metal layer
KR100222186B1 (en) Manufacture of semiconductor device and apparatus therefor
US6213852B1 (en) Polishing apparatus and method of manufacturing a semiconductor device using the same
JP3192346B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP2001135605A (en) Manufacturing method of semiconductor device
JP3362478B2 (en) Wafer polishing apparatus and wafer polishing method
JP3240247B2 (en) Semiconductor device manufacturing method and polishing apparatus
JP2008021704A (en) Method of manufacturing semiconductor device
US20060205217A1 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
JPH07321076A (en) Manufacture of semiconductor device and abrasive device
JP3450485B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP3164213B2 (en) Method of forming embedded metal wiring
JP2004056046A (en) Method of processing soi substrate
US6833324B2 (en) Process and device for cleaning a semiconductor wafer
JPH11288903A (en) Edge mirror-polishing method for silicon wafer
US20030216046A1 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees