JP3183883B2 - Pattern formation method - Google Patents
Pattern formation methodInfo
- Publication number
- JP3183883B2 JP3183883B2 JP25488590A JP25488590A JP3183883B2 JP 3183883 B2 JP3183883 B2 JP 3183883B2 JP 25488590 A JP25488590 A JP 25488590A JP 25488590 A JP25488590 A JP 25488590A JP 3183883 B2 JP3183883 B2 JP 3183883B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- mask
- sin
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、シリコンの酸化膜や窒化膜等を選択的にエ
ッチングして所望のパターンを形成するパターン形成方
法に関する。The present invention relates to a pattern forming method for forming a desired pattern by selectively etching a silicon oxide film, a nitride film, or the like.
(従来の技術) 半導体素子のパターン形成において、リソグラフィ技
術は欠くべからざる技術であり、簡単で制御性の良いリ
ソグラフィが必要とされている。半導体素子の高集積
化,高機能化を考えた場合、通常のUV光を用いたリソグ
ラフィよりも微細なパターニングが可能な電子ビーム,
イオンビーム等を用いる方法が有効である。例えば、
(A.Milgram et al.;J.Vac.Sci.Technol.B3(1985)87
9)では、FIB(フォーカスイオンビーム)を用いた微細
パターニングの例が述べられている。この例について、
以下に簡単に説明する。(Prior Art) In pattern formation of a semiconductor device, lithography is an indispensable technology, and lithography that is simple and has good controllability is required. When considering the high integration and high functionality of semiconductor devices, electron beams that can be patterned finer than lithography using ordinary UV light,
A method using an ion beam or the like is effective. For example,
(A. Milgram et al .; J. Vac. Sci. Technol. B3 (1985) 87
9) describes an example of fine patterning using FIB (focus ion beam). For this example,
This will be briefly described below.
まず、第3図(a)に示すように、Si基板1上にHPR
フォトレジスト2を厚さ2μm程度スピンコートし、続
いて同図(b)に示すように、フォトレジスト2に220
℃,30分のベーキングを施す。次いで、第3図(c)に
示すように、フォトレジスト2上にSOG溶液をスピンコ
ートし、続いて同図(d)に示すように、200℃でキュ
アを行い、厚さ約125nmのSOG膜3を形成する。First, as shown in FIG.
The photoresist 2 is spin-coated to a thickness of about 2 μm, and then, as shown in FIG.
Bake at ℃ for 30 minutes. Next, as shown in FIG. 3 (c), an SOG solution is spin-coated on the photoresist 2, and then, as shown in FIG. 3 (d), curing is performed at 200 ° C. to form an SOG film having a thickness of about 125 nm. The film 3 is formed.
次いで、第3図(e)に示すように、FIB装置を用い
て加速電圧16kV,ビーム径0.4μmのGaイオン4をSOG膜
3に注入する。その後、第3図(f)に示すように、CH
F3/O2ガスを用いたRIEによりSOG膜3の全面にドライエ
ッチングを行う。これにより、F系プラズマイオン5の
働きにより、Gaイオンを注入した領域はエッチングされ
ずに残り、マスクパターンが形成される。Next, as shown in FIG. 3E, Ga ions 4 having an acceleration voltage of 16 kV and a beam diameter of 0.4 μm are implanted into the SOG film 3 using an FIB apparatus. Thereafter, as shown in FIG.
Dry etching is performed on the entire surface of the SOG film 3 by RIE using F 3 / O 2 gas. As a result, due to the action of the F-based plasma ions 5, the region into which Ga ions are implanted remains without being etched, and a mask pattern is formed.
最後に、第3図(g)に示すように、O2ガスを用いた
RIEによりフォトレジスト2のエッチングを行うと、フ
ォトレジスト2及びSOG膜3からなる2層レジストマス
クが完成する。そして、この2層レジストを用いて下地
基板1の選択エッチングを行われることになる。Finally, as shown in FIG. 3 (g), O 2 gas was used.
When the photoresist 2 is etched by RIE, a two-layer resist mask including the photoresist 2 and the SOG film 3 is completed. Then, the base substrate 1 is selectively etched using the two-layer resist.
この方法により、半導体基板上にレジストマスクの形
成は可能であるが、SOG膜や有機フォトレジスト膜はス
ピンコート及びベーキングといった真空中では使用が難
しいプロセスによって形成されているために、プロセス
の複合化、ひいては真空一貫プロセスには適合しないも
のであった。With this method, a resist mask can be formed on a semiconductor substrate, but the SOG film and the organic photoresist film are formed by processes that are difficult to use in a vacuum such as spin coating and baking. Therefore, it was incompatible with the integrated vacuum process.
また、基板エッチングのマスクに限らず、基板上の酸
化膜等をパターニングする際にも、上記のレジストマス
クの形成が必要になる。この場合も上記と同様に、真空
一貫プロセスには適合しないものであった。Further, the formation of the above-described resist mask is required not only for the mask for substrate etching but also for patterning an oxide film or the like on the substrate. In this case, as in the above, it was not compatible with the integrated vacuum process.
そして、真空一貫プロセスに適合しないことから生産
性が低下し、さらにパターニング中にゴミの付着や自然
酸化膜の生成が生じ、これが最終的に作成される素子の
信頼性を低下させる要因となっていた。In addition, productivity is reduced due to incompatibility with the integrated vacuum process, and furthermore, dust adheres and a natural oxide film is generated during patterning, and this is a factor that lowers the reliability of a finally manufactured device. Was.
(発明が解決しようとする課題) このように従来、マスクのパターンを形成する際に、
フォトレジストとSOGを用いた方法では、真空中でのプ
ロセスが不可能であり、真空プロセスの複合化には対応
できない。このため、生産性の点で問題があり、さらに
素子の信頼性を低下させるという問題があった。(Problems to be Solved by the Invention) As described above, conventionally, when forming a mask pattern,
A method using a photoresist and SOG cannot perform a process in a vacuum, and cannot cope with a complex vacuum process. For this reason, there is a problem in terms of productivity, and further, there is a problem that the reliability of the element is reduced.
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、半導体基板上の種々のパターン形
成を真空一貫プロセスとして行うことができ、生産性の
向上及び素子信頼性の向上等に寄与し得るパターン形成
方法を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to form various patterns on a semiconductor substrate as an integrated vacuum process, thereby improving productivity and improving device reliability. It is another object of the present invention to provide a pattern forming method that can contribute to the above-mentioned factors.
[発明の構成] (課題を解決するための手段) 本発明の骨子は、真空装置内で形成可能なシリコン酸
化膜やシリコン窒化膜等の薄膜に、集束したイオンビー
ムを注入し、注入されたイオンとエッチングガスの反応
生成物によるドライエッチングの抑制作用により、該薄
膜をパターニングすることにある。[Structure of the Invention] (Means for Solving the Problems) The gist of the present invention is to inject a focused ion beam into a thin film such as a silicon oxide film or a silicon nitride film that can be formed in a vacuum apparatus, An object of the present invention is to pattern the thin film by suppressing the dry etching by a reaction product of ions and an etching gas.
即ち本発明は、基板上にシリコン窒化膜又はシリコン
酸化膜からなる薄膜を形成したのち、集束したGa又はIn
からなるイオンビームを前記薄膜に選択的に注入し、し
かるのちFを含むエッチングガスのドライエッチングに
より、イオン注入した部分にGa又はInの弗化物からなる
エッチング停止層を生成しながら、該エッチング停止層
をマスクとして薄膜を選択的にエッチングするようにし
た方法である。That is, the present invention forms a thin film composed of a silicon nitride film or a silicon oxide film on a substrate, and then focuses Ga or In on the substrate.
Is selectively implanted into the thin film, and then the etching stop is performed by dry etching of an etching gas containing F to form an etching stop layer made of a fluoride of Ga or In at the ion-implanted portion. This is a method in which a thin film is selectively etched using a layer as a mask.
(作用) 本発明によれば、薄膜の形成,集束イオンビームの注
入及び薄膜の選択エッチングの全てを、真空若しくは真
空に近い雰囲気で行うことができる。従って、半導体基
板上の任意の位置に種々の大きさのパターニングを真空
一貫プロセスにより形成することが可能となり、生産性
の向上をはかることができる。さらに、基板を大気に晒
すことによる不純物の付着や自然酸化膜の生成を防止す
ることができ、最終的に製造される素子の信頼性の向上
に寄与することが可能となる。(Operation) According to the present invention, all of the formation of the thin film, the implantation of the focused ion beam, and the selective etching of the thin film can be performed in a vacuum or an atmosphere close to the vacuum. Therefore, patterning of various sizes can be formed at an arbitrary position on the semiconductor substrate by a vacuum integrated process, and productivity can be improved. Further, it is possible to prevent the adhesion of impurities and the formation of a natural oxide film due to exposing the substrate to the atmosphere, which can contribute to the improvement of the reliability of a finally manufactured device.
ここで、SiNXやSiOXの薄膜にGa(又はInイオン)を注
入すると、弗素(F)を含むドライエッチングにおける
反応生成物は、イオン注入部分ではGaFX(又はInFX)、
その他の部分ではSiFXとなる。GaFX(又はInFX)は不揮
発性であるので残り、FSiは揮発性であるので除去され
る。その結果、Fを含むドライエッチングにより、イオ
ン注入された部分以外が除去されることになる。Here, when Ga (or In ion) is implanted into a thin film of SiN X or SiO X, a reaction product in dry etching including fluorine (F) is GaF X (or InF X ),
The rest is SiF X. GaF X (or InF X ) remains non-volatile and FSi is volatile and is removed. As a result, the portion other than the ion-implanted portion is removed by the dry etching including F.
(実施例) 以下、本発明の一実施例を図面に従って説明する。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第1図は、本発明の一実施例方法に係わるマスクパタ
ーン形成工程を示す断面図である。まず、第1図(a)
に示すように、Si基板11上にSiH4,NH3及びN2を反応ガス
として用いたプラズマ励起CVD装置によって、マスク材
としてのSiNX膜12を形成する。なお、図中13はプラズマ
を示している。FIG. 1 is a sectional view showing a mask pattern forming step according to a method of an embodiment of the present invention. First, FIG. 1 (a)
As shown in FIG. 1, a SiN X film 12 as a mask material is formed on a Si substrate 11 by a plasma excitation CVD apparatus using SiH 4 , NH 3 and N 2 as reaction gases. In the figure, reference numeral 13 denotes plasma.
SiNXとしては、例えばSi3N4又はSiNである。このとき
の成膜条件として、基板温度250℃,RF出力200W,反応ガ
ス流量比SiH4:NH3:N2=1:2:10とすると、堆積時間40分
で厚さ約800nmのSiNX膜12が形成される。SiN X is, for example, Si 3 N 4 or SiN. As the film forming conditions at this time, assuming that the substrate temperature is 250 ° C., the RF output is 200 W, and the reaction gas flow rate ratio is SiH 4 : NH 3 : N 2 = 1: 2: 10, SiN X having a deposition time of 40 minutes and a thickness of about 800 nm is used. A film 12 is formed.
次いで、第1図(b)に示すように、SiNX膜12にFIB
装置により40kVの加速電圧で集束したGaイオン14を選択
的に注入する。このとき、マスクとして残したい領域に
Gaイオンを注入する。なお、図中15がイオン注入領域で
ある。Next, as shown in FIG. 1 (b), FIB to SiN X film 12
Ga ions 14 focused at an acceleration voltage of 40 kV are selectively implanted by the apparatus. At this time, the area to be left as a mask
Implant Ga ions. In the figure, reference numeral 15 denotes an ion implantation region.
次いで、第1図(c)に示すように、マイクロ波励起
ケミカルドライエッチング装置を用いてCF4ガスのラジ
カル16により、SiNX膜12をドライエッチングする。この
とき、後述する理由からイオン注入領域15がマスクとな
り、SiNX膜12は選択的にエッチングされる。Next, as shown in FIG. 1 (c), the SiN x film 12 is dry-etched by radicals 16 of CF 4 gas using a microwave-excited chemical dry etching apparatus. At this time, the ion-implanted region 15 serves as a mask and the SiN x film 12 is selectively etched for a reason to be described later.
これ以降は、エッチングされずに残ったイオン注入領
域15及びその下部のSiNX膜12をマスクとして、基板11を
ドライエッチングにより選択エッチングすることができ
る。Thereafter, the substrate 11 can be selectively etched by dry etching using the ion-implanted region 15 remaining without being etched and the SiN X film 12 thereunder as a mask.
ここで、イオン注入領域15がマスクとして作用する理
由について説明する。SiNXではF系のラジカルによりSi
FXが反応生成物となるが、このFSiは揮発性であり、容
易に除去される。一方、イオン注入領域15ではF系のラ
ジカルによりGaFXが反応生成物となるが、このGaFXは不
揮発性であり、除去されずに残ることになる。従って、
F系のラジカルではイオン注入領域15がマスクとなり、
注入領域以外のSiNXは除去されるのである。Here, the reason why the ion implantation region 15 functions as a mask will be described. In SiN X , F radicals cause Si
Although F X is the reaction product, this FSi is volatile and is easily removed. On the other hand, GaF X by a radical of the ion-implanted region 15 in the F system is the reaction product, this GaF X is non-volatile, it will remain unremoved. Therefore,
In the case of F-based radicals, the ion implantation region 15 serves as a mask,
The SiN X other than the implantation region is removed.
第2図はGaイオンのドーズ量に対するエッチング速度
の変化を示している。SiNXに注入されたイオンドーズ量
がある値よりも大きい場合には、エッチング速度は非常
に小さな値となる。つまり、ある閾値を越えてイオン注
入された領域はエッチング停止層(マスク)となること
を意味する。この閾値イオンドーズ量は、SiNXの膜質,G
aイオンの注入条件,CDE条件によって異なるが、前記のS
iNXに40kVでGaを注入し、CF4ガスのみでCDEを行った場
合、1016cm-2以上のドーズ量の注入を行った領域ではエ
ッチング速度が非常に小さくなる。従って、閾値以上の
イオン注入がなされた領域はエッチング除去されずに残
り、ネガレジストマスクとして作用することになる。FIG. 2 shows the change in the etching rate with respect to the dose of Ga ions. If the dose of ions implanted into SiN X is larger than a certain value, the etching rate becomes a very small value. That is, a region in which ions are implanted beyond a certain threshold value becomes an etching stop layer (mask). This threshold ion dose is determined by the film quality of SiN X , G
aDepending on the ion implantation conditions and CDE conditions,
injecting Ga at 40kV to iN X, when performing CDE only CF 4 gas, a very small etching rate in the region subjected to injection of 10 16 cm -2 or more dose. Therefore, the region where the ion implantation above the threshold value is performed is not removed by etching and remains, and functions as a negative resist mask.
このように本実施例によれば、フォトレジストやSOG
等を用いることなく、基板11上にSiNXのマスクを形成す
ることができる。そしてこの場合、全てのプロセスを真
空若しくは真空に近い状態で行うことができるので、真
空一貫プロセスを実現することができ、生産性の向上を
はかることができる。さらに、基板11を大気中に晒すこ
とがないので、ゴミの付着や自然酸化膜の生成を未然に
防止することができ、最終的に作成される素子の信頼性
を向上させることができる。As described above, according to the present embodiment, the photoresist and the SOG
A mask of SiN X can be formed on the substrate 11 without using any other means. In this case, since all the processes can be performed in a vacuum or a state close to the vacuum, a vacuum integrated process can be realized, and productivity can be improved. Further, since the substrate 11 is not exposed to the air, it is possible to prevent the adhesion of dust and the formation of a natural oxide film beforehand, and to improve the reliability of an element finally manufactured.
また、前記第1図(b)に示すように、注入されたGa
イオンはSiNX膜12の上部に濃度のピークを持つため、第
1図(c)に示すように、ドライエッチングの際には表
面層のみがエッチング停止層として働く。つまり、表面
パターニングであるために、FIBの微小なビームを用い
ることにより、容易に微細パターン形成も可能である。
その際には、ドライエッチングを微細パターニングに有
効なRIEやECRプラズマ型RIBE等に替えることにより、サ
ブミクロンのパターニングも可能となる。Further, as shown in FIG.
Since ions have a concentration peak at the upper portion of the SiN X film 12, only the surface layer functions as an etching stop layer during dry etching as shown in FIG. 1 (c). That is, because of the surface patterning, it is possible to easily form a fine pattern by using a fine beam of the FIB.
At that time, submicron patterning becomes possible by replacing dry etching with RIE or ECR plasma type RIBE effective for fine patterning.
なお、本発明は上述した実施例に限定されるものでは
ない。実施例では薄膜としてSiNXを用いたが、この代わ
りにSiOXを用いることもできる。SiOXをマスク材として
用いる場合には、SiH4とO2を反応ガスとして用いた熱CV
Dで膜形成を行い、他のプロセスは前述した実施例とほ
ぼ同じ条件で行うことにより、SiOXのパターニングを行
うことができる。The present invention is not limited to the embodiments described above. In the embodiment, SiN X is used as the thin film, but SiO X can be used instead. When SiO X is used as a mask material, thermal CV using SiH 4 and O 2 as a reaction gas
By forming a film with D and performing other processes under substantially the same conditions as in the above-described embodiment, patterning of SiO X can be performed.
また、実施例では薄膜を基板エッチングのためのマス
クとして形成する場合について説明したが、絶縁膜とし
てのSiNXやSiOX等の薄膜自体のターニングに適用するこ
とも可能である。また、注入するイオンとしては、Gaの
代わりにInを用いることも可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。In the embodiment, the case where the thin film is formed as a mask for etching the substrate has been described. However, the present invention can be applied to the turning of the thin film itself such as SiN X or SiO X as the insulating film. In addition, In can be used instead of Ga as the ion to be implanted. In addition, various modifications can be made without departing from the scope of the present invention.
[発明の効果] 以上述べたように本発明によれば、真空一貫プロセス
による薄膜のパターニングが可能となり、生産性の向上
及び素子信頼性の向上等に寄与し得るパターン形成方法
を実現することができる。[Effects of the Invention] As described above, according to the present invention, it is possible to pattern a thin film by an integrated vacuum process, and to realize a pattern forming method that can contribute to an improvement in productivity and an improvement in device reliability. it can.
第1図は本発明の一実施例方法に係わるマスクパターン
形成工程を示す断面図、第2図はイオン注入した領域の
イオンドーズ量に対するエッチング速度変化を示す特性
図、第3図は従来のマスクパターン形成工程を示す断面
図である。 11……Si基板、 12……SiNX膜、 13……プラズマ、 14……Gaイオン、 15……イオン注入領域、 16……ラジカル、FIG. 1 is a sectional view showing a mask pattern forming step according to a method of an embodiment of the present invention, FIG. 2 is a characteristic diagram showing a change in etching rate with respect to an ion dose in an ion-implanted region, and FIG. It is sectional drawing which shows a pattern formation process. 11 ... Si substrate, 12 ... SiN X film, 13 ... Plasma, 14 ... Ga ion, 15 ... Ion implantation area, 16 ... Radical,
Claims (1)
膜からなる薄膜を形成する工程と、集束したGa又はInか
らなるイオンビームを前記薄膜に選択的に注入する工程
と、Fを含むエッチングガスのドライエッチングにより
前記イオン注入した部分にGa又はInの弗化物からなるエ
ッチング停止層を生成しながら、該エッチング停止層を
マスクとして前記薄膜を選択的にエッチングする工程と
を含むことを特徴とするパターン形成方法。A step of forming a thin film of a silicon nitride film or a silicon oxide film on a substrate; a step of selectively injecting a focused ion beam of Ga or In into the thin film; and an etching gas containing F Selectively etching the thin film using the etching stop layer as a mask while generating an etching stop layer made of Ga or In fluoride in the ion-implanted portion by dry etching. Pattern formation method.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25488590A JP3183883B2 (en) | 1990-09-25 | 1990-09-25 | Pattern formation method |
US07/765,518 US5236547A (en) | 1990-09-25 | 1991-09-25 | Method of forming a pattern in semiconductor device manufacturing process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25488590A JP3183883B2 (en) | 1990-09-25 | 1990-09-25 | Pattern formation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04133325A JPH04133325A (en) | 1992-05-07 |
JP3183883B2 true JP3183883B2 (en) | 2001-07-09 |
Family
ID=17271192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25488590A Expired - Lifetime JP3183883B2 (en) | 1990-09-25 | 1990-09-25 | Pattern formation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3183883B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101303578B1 (en) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | Etching method of thin film |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5173254B2 (en) * | 2007-05-15 | 2013-04-03 | キヤノン株式会社 | Substrate processing method |
JP5264237B2 (en) * | 2007-05-15 | 2013-08-14 | キヤノン株式会社 | Nanostructure and method for producing nanostructure |
JP5344530B2 (en) * | 2007-05-15 | 2013-11-20 | キヤノン株式会社 | Etching mask formation method, three-dimensional structure manufacturing method, and three-dimensional photonic crystal laser element manufacturing method |
JP5615311B2 (en) * | 2012-03-16 | 2014-10-29 | 株式会社東芝 | Template manufacturing method |
CN113512698B (en) * | 2020-04-10 | 2022-12-30 | 中国科学技术大学 | High-precision silicon-based mask plate and preparation method thereof |
-
1990
- 1990-09-25 JP JP25488590A patent/JP3183883B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101303578B1 (en) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | Etching method of thin film |
Also Published As
Publication number | Publication date |
---|---|
JPH04133325A (en) | 1992-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4919749A (en) | Method for making high resolution silicon shadow masks | |
JPH08306672A (en) | Method of forming perpendicular sidewall | |
JP4648900B2 (en) | Method for removing photoresist from a substrate | |
US6900002B1 (en) | Antireflective bi-layer hardmask including a densified amorphous carbon layer | |
US20040214448A1 (en) | Method of ashing a photoresist | |
JP2000091318A (en) | Manufacture of semiconductor device | |
JP3183883B2 (en) | Pattern formation method | |
US6103596A (en) | Process for etching a silicon nitride hardmask mask with zero etch bias | |
US6566269B1 (en) | Removal of post etch residuals on wafer surface | |
JPH0543287B2 (en) | ||
KR100523839B1 (en) | Dry lithography process and method of forming gate pattern using the same | |
US6596646B2 (en) | Method for making a sub 100 nanometer semiconductor device using conventional lithography steps | |
US5756154A (en) | Masking methods during semiconductor device fabrication | |
US4680087A (en) | Etching of dielectric layers with electrons in the presence of sulfur hexafluoride | |
JPH04208528A (en) | Manufacture of semiconductor device | |
JPH05109670A (en) | Dry etching method | |
US10438806B2 (en) | Methods and system of using organosilicates as patterning films | |
KR940005450B1 (en) | Manufacturing method of thin film transistor | |
JP2017034165A (en) | Method of manufacturing template substrate for imprint, template substrate for imprint, template for imprint, and method of manufacturing semiconductor device | |
JP2002368213A (en) | Manufacturing method for semiconductor device | |
KR950004974B1 (en) | Method of forming minute resist pattern | |
JPH05267155A (en) | Manufacture of semiconductor device | |
JPH04304626A (en) | Manufacture of semiconductor device | |
JPH1041309A (en) | Wiring formation method of semiconductor device | |
JPH05326503A (en) | Forming method of line pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |