JP3183731B2 - Bus system and bus bridge system - Google Patents
Bus system and bus bridge systemInfo
- Publication number
- JP3183731B2 JP3183731B2 JP30730292A JP30730292A JP3183731B2 JP 3183731 B2 JP3183731 B2 JP 3183731B2 JP 30730292 A JP30730292 A JP 30730292A JP 30730292 A JP30730292 A JP 30730292A JP 3183731 B2 JP3183731 B2 JP 3183731B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- branch
- data
- connection circuit
- trunk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、階層構成を採るバスシ
ステム及びバスブリッジ方式に係り、特に、相互バスリ
ンク方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus system and a bus bridge system having a hierarchical structure, and more particularly, to a mutual bus link system.
【0002】[0002]
【従来の技術】バスを相互に接続する技術としては、例
えば、IEEE Std P1014.1/Draft0.6 June 27,1991のp
p.25−29に記載されたFuturebus+/VME64 Bridge
が知られる。ここでは、2つのバス(Futurebus+とVME6
4)をバスブリッジで接続する方法について述べられて
おり、バスブリッジの構成は、Futurebus+インタフェー
スとVME64インタフェースとバストランザクショントラ
ンスファーとからなっている。2. Description of the Related Art As a technique for interconnecting buses, for example, IEEE Std P1014.1 / Draft0.6 June 27,1991, p.
p. Futurebus + / VME64 Bridge described in 25-29
Is known. Here, two buses (Futurebus + and VME6
It describes how to connect 4) with a bus bridge. The configuration of the bus bridge consists of a Futurebus + interface, a VME64 interface, and a bus transaction transfer.
【0003】ここでの重要な機能はバストランザクショ
ントランスファーであり、その主な論理的構成は、 (1) Futurebus+ to VME64データチャネル (2) VME64 to Futurebus+データチャネル (3) Futurebus+ to VME64イベントチャネル (4) VME64 to Futurebus+イベントチャネル からなっている。An important function here is a bus transaction transfer, whose main logical configuration is (1) Futurebus + to VME64 data channel (2) VME64 to Futurebus + data channel (3) Futurebus + to VME64 event channel (4 ) It consists of VME64 to Futurebus + event channel.
【0004】Futurebus+ to VME64(VME64 toFuturebus
+)データチャネルは、Futurebus+(VME64)上のモジュ
ールからVME64(Futurebus+)上のリソースへアクセス
を行なうチャネルである。Futurebus+ to VME64(VME64
to Futurebus+)イベントチャネルは、Futurebus+(VM
E64)上のモジュールからのイベントをVME64(Futurebu
s+)上のモジュールに伝達する。これにより、例えば、
VME64からの割り込みは、VME64 to Futurebus+イベン
トチャネルでFuturebus+へのトランザクションに変換さ
れ、Futurebus+に伝達される。また、例えば、VME64か
らのデータはVME64 to Futurebus+データチャネルでFut
urebus+へのデータ形式に変換され、Futurebus+に伝達
される。[0004] Futurebus + to VME64 (VME64 to Futurebus
+) The data channel is a channel for accessing resources on VME64 (Futurebus +) from modules on Futurebus + (VME64). Futurebus + to VME64 (VME64
to Futurebus +) event channel is Futurebus + (VM
Events from modules on E64) are sent to VME64 (Futurebu
s +) to the above module. This allows, for example,
The interrupt from VME64 is converted into a transaction to Futurebus + on the VME64 to Futurebus + event channel and transmitted to Futurebus +. Also, for example, data from VME64 is
It is converted to the data format to urebus + and transmitted to Futurebus +.
【0005】[0005]
【発明が解決しようとする課題】ところで、上記従来技
術を用いることによって2つの異種バス間でデータの授
受を行なうことができるが、複数の支線バスを幹線バス
を介して接続してなるシステムにおいては、幹線バスを
介した支線バス間でデータの授受を行なうことについて
は考慮されていない。By using the above-mentioned prior art, data can be exchanged between two different types of buses. However, in a system in which a plurality of branch buses are connected via a trunk bus. Does not consider transmitting and receiving data between branch buses via a trunk bus.
【0006】即ち、モジュールが接続される複数の支線
バスを高速バスを介して接続されてなるバスシステムで
は、バスを相互接続するバス変換部により、送出元モジ
ュールから送出されてきた連続な長いデータが、高速バ
スに対応させるため、複数の短かいブロックデータに分
割されて高速バスで中継される。一方、受け側のモジュ
ールのバス変換部で高速バスから受けた短かいブロック
データがそのまま宛先の支線バスに中継されるので、受
け側のモジュールはかかる短かいブロックデータを受け
ることになり、元の長いデータ単位が保存されない。ま
た、受け側のバス変換部は、多数の送出元から受ける異
なる多数の短かいブロックデータを混在して支線バスに
中継するので、受け側のモジュールでは、かかる種々の
ブロックデータを送出元対応に再組立てしなければなら
ない。従って、処理が複雑になるという問題がある。That is, in a bus system in which a plurality of branch buses to which modules are connected are connected via a high-speed bus, continuous long data transmitted from a source module is transmitted by a bus converter interconnecting the buses. However, in order to correspond to a high-speed bus, the data is divided into a plurality of short block data and relayed through the high-speed bus. On the other hand, since the short block data received from the high-speed bus in the bus conversion unit of the receiving module is relayed to the branch bus of the destination as it is, the receiving module receives the short block data and receives the original short block data. Long data units are not saved. Further, the receiving-side bus converter mixes a large number of different short block data received from a large number of transmission sources and relays the data to the branch bus, so that the receiving-side module converts the various block data in correspondence with the transmission source. Must be reassembled. Therefore, there is a problem that processing becomes complicated.
【0007】本発明の目的は、かかる問題を解消し、階
層バスシステムを採るシステムにおいて、離れた位置に
あるバスにつながるモジュール間で、介在する高速バス
を意識せず、透過的にデータ形式とバスプロトコルを保
存して相互にデータ授受を行なうことができるようにし
たバスシステム及びバスブリッジ方式を提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem, and in a system employing a hierarchical bus system, a data format is transparently transmitted between modules connected to buses at distant positions without being aware of an intervening high-speed bus. It is an object of the present invention to provide a bus system and a bus bridge system in which a bus protocol is stored and data can be exchanged mutually.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、幹線バスと複数の支線バスとからなり、
該支線バスと該幹線バスとを接続するバス接続回路を備
えて、2つの該バス接続回路の間で2つの該支線バスを
リンクするバスシステムにおいて、該バス接続回路は、
該バス接続回路に接続される当該支線バスからのデータ
転送要求に対して、転送宛先となる他の支線バスの状態
を確認し、該他の支線バスがビジーでないことを確認し
たとき、該他の支線バスへのデータ転送のための当該支
バスの該基線バスへの接続を許可するとともに、他の全
バス接続回路に通報し、他のバス接続回路からの通報に
よって該他の支線バスがビジーであることを確認したと
き、ビジーが開放されるまで、当該支線バスの該基線バ
スへの接続の許可を禁止する第1の手段と、該バス接続
回路に接続される当該支線バスが他のバス接続回路に接
続される支線バスによるデータ転送の宛先となるとき、
該幹線バスの当該支線バスへの接続を許可する第2の手
段とを有するものである。 In order to achieve the above object, the present invention comprises a trunk bus and a plurality of branch buses,
A bus connection circuit for connecting the branch bus and the trunk bus;
Instead, the two branch buses are connected between the two bus connection circuits.
In a linking bus system, the bus connection circuit includes:
Data from the branch bus connected to the bus connection circuit
Status of other branch buses that are transfer destinations for transfer requests
Check that the other branch buses are not busy.
The bus for transferring data to the other branch bus.
Permit the connection of the bus to the baseline bus and all other buses.
Notify the bus connection circuit and report from other bus connection circuits
Therefore, it was confirmed that the other branch bus was busy
Until the bus is released.
Means for prohibiting the connection to the bus connection, and the bus connection
The branch bus connected to the circuit is connected to another bus connection circuit.
When it is the destination of data transfer by the following branch bus,
A second means for permitting connection of the trunk bus to the branch bus;
And a step.
【0009】また、本発明は、幹線バスと複数の支線バ
スとからなり、支線バスと幹線バスとを接続するバス接
続回路を備えて、2つの該バス接続回路の間で2つの該
支線バスをリンクするバスシステムのバスブリッジ方式
であって、該支線バスと該幹線バスとを接続し、一方の
該支線バスに接続される一方のモジュールと他方の該支
線バスに接続される他方のモジュールとの間でデータの
授受を行なう場合、一方の該バス接続回路は、一方の該
モジュールによる一方の該支線バスのバス獲得要求を調
停し、該調停結果を該当する他方の該バス接続回路に伝
達し、他方の該モジュールに代行して一方の該モジュー
ルからデータを受け、該幹線バスのデータ形式に変換し
て該幹線バスへ転送し、他方の該バス接続回路は、一方
の該バス接続回路から該幹線バスを介して送られてきた
データを受けて他方の該支線バスのデータ形式に変換
し、一方の該モジュールに代行して他方の該支線バスへ
転送するものである。 The present invention also provides a trunk bus and a plurality of branch buses.
Bus connecting the branch bus and the trunk bus.
Connection circuit between the two bus connection circuits.
Bus bridge method of bus system linking branch buses
Connecting the branch bus and the trunk bus,
One module connected to the branch bus and the other branch
Data to and from the other module connected to the
When transmitting and receiving, one of the bus connection circuits is connected to one of the bus connection circuits.
Checks the bus acquisition request of one of the branch buses by the module.
Stop, and transmit the arbitration result to the other corresponding bus connection circuit.
Reaches one of the modules on behalf of the other module.
Data from the main bus and convert it to the data format of the trunk bus.
To the main bus, and the other bus connection circuit
Sent from the bus connection circuit via the trunk bus
Receives data and converts it to the data format of the other branch bus
On behalf of one of the modules to the other branch bus
To transfer.
【0010】さらに、本発明は、幹線バスと複数の支線
バスとからなり、該支線バスと該幹線バスとを接続する
バス接続回路を備えて、2つの該バス接続回路の間で2
つの該支線バスをリンクするバスシステムのバスブリッ
ジ方式であって、一方の該バス接続回路と他方の該バス
接続回路との間でデータ授受が行なわれるとき、一方及
び他方の該バス接続回路は、これら以外の該バス接続回
路との間でのデータの授受を禁止するものである。 Further, the present invention provides a trunk bus and a plurality of branch lines.
A bus and connects the branch bus and the trunk bus.
A bus connection circuit between the two bus connection circuits;
Bus bridge of the bus system linking the two branch buses
One bus connection circuit and the other bus connection circuit
When data is exchanged with the connection circuit,
And the other bus connection circuit
The transmission and reception of data with the road is prohibited.
【0011】[0011]
【作用】複数の支線バスを幹線バスを介して接続し、2
本の支線バスを透過的に一本の支線バスとしてリンクす
る。支線バス間のリンクは、支線バスと幹線バスとを接
続するバス接続回路によって以下のように行なう。[Function] A plurality of branch buses are connected via a trunk bus.
The two branch buses are transparently linked as one branch bus. The link between the branch buses is performed as follows by a bus connection circuit that connects the branch bus and the trunk bus.
【0012】一方のバス接続回路は、一方の支線バスに
対し、他方の支線サイドを代行して動作し、他方のバス
接続回路は、他方の支線バスに対し、一方の支線サイド
を代行して動作する。そして、データ転送期間中では、
一方の支線サイドと他方の支線サイド間でバスを占有さ
せるようにして、他の支線サイドからのこの他方の支線
サイドへのデータ転送を回避することを可能とする。即
ち、1つの支線サイドがデータ転送先となる1つの他の
支線サイドを専有するような様式にしているので、これ
ら以外の他の支線サイドからデータが転送されてくるの
を防ぐことができる。 One bus connection circuit operates on behalf of one branch bus on the other branch side, and the other bus connection circuit substitutes one branch side on the other branch bus. Operate. And during the data transfer period,
Bus occupied between one branch side and the other branch side
So that this other branch from the other branch side
It is possible to avoid data transfer to the side. Immediately
That is, one branch line side is the other
This is a style that occupies the branch line side.
Data is transferred from other branch lines other than
Can be prevented.
【0013】[0013]
【0014】[0014]
【実施例】以下、本発明の実施例を図面を用いて説明す
る。まず、バスシステムの一例について説明する。Embodiments of the present invention will be described below with reference to the drawings. First, an example of the bus system will be described.
【0015】この実施例の狙いは、複数本の低速バスを
高速バスを介して接続する階層バスアーキテクチャにお
いて、距離的に離れた2本の低速バスを高速バスを介し
て1対1(あるいは1対多)に接続し、低速バスのプロ
トコルを乱すことなく、透過的に1本の低速バスに見せ
掛けて接続するようにすることである。ここでいう「透
過的」とは、一方の支線バス上のモジュールから他方の
支線バス上のモジュールをみたとき、同一の支線バス上
にこのモジュールがあるようにみえるということを意味
し、介在する幹線バスがモジュール間でみえないように
なることである。The purpose of this embodiment is to provide a hierarchical bus architecture in which a plurality of low-speed buses are connected via a high-speed bus. (Many-to-many) connection and transparently imitate and connect to one low-speed bus without disturbing the low-speed bus protocol. The term "transparent" as used herein means that when a module on one branch bus is viewed from a module on the other branch bus, this module appears to be on the same branch bus, and there is an interposition. The main bus becomes invisible between modules.
【0016】まず、低速バスからなるバスシステムを、
高速バスと低速バスとからなる階層バスシステムに規模
を大きくする方策について説明する。First, a bus system composed of a low-speed bus,
A method for increasing the scale of a hierarchical bus system including a high-speed bus and a low-speed bus will be described.
【0017】図2は1本の低速バス2に複数のモジュー
ルMDが接続されたシステムを示すものである。また、
図3は、かかる構成のシステムにおいて、モジュールM
D間でデータ転送を行なっている状態を模式的に示すも
のである。FIG. 2 shows a system in which a plurality of modules MD are connected to one low-speed bus 2. Also,
FIG. 3 shows a module M in the system having such a configuration.
4 schematically shows a state in which data transfer is being performed between Ds.
【0018】図3に示すように、いま、モジュールMD
#0とモジュールMD#2との間でデータ転送が行なわ
れているときには、これらによって低速バス2が占有さ
れ、他のモジュールMDはデータ転送できない。このた
め、データ転送できないモジュールMDは転送待ち状態
にあるが、この転送待ち時間が長くなると、データバッ
ファが溢れるという問題も生ずる。また、長い時間でみ
た場合には、2ペア以上で低速バス2をシェアできる
が、当然のことながら、システム全体からみたトータル
な転送スループットは、やはり低速バス2の1本分のバ
ススループットを有することになる。As shown in FIG. 3, the module MD
When data transfer is being performed between # 0 and the module MD # 2, the low-speed bus 2 is occupied by these and the other modules MD cannot transfer data. For this reason, the module MD that cannot transfer data is in a transfer waiting state. However, if the transfer waiting time is long, there is a problem that the data buffer overflows. In addition, when viewed over a long time, the low-speed bus 2 can be shared by two or more pairs. Naturally, however, the total transfer throughput as viewed from the entire system has the bus throughput of one low-speed bus 2. Will be.
【0019】このようなバスシステムにおいて、低速バ
ス2に接続されたモジュールMDをそのまま流用してシ
ステム全体の転送スループットを向上させるのは、図4
に示すように、低速バス2を分割し、バス変換部BCを
介して高速バス1に接続する構成を採ることが考えられ
る。これは、簡単にいうと、低速バス2のスループット
×分割数分の容量に増加でき、高速バス1でこの容量を
収容することである。In such a bus system, the reason why the module MD connected to the low-speed bus 2 is diverted as it is to improve the transfer throughput of the entire system is as shown in FIG.
As shown in (1), it is conceivable to adopt a configuration in which the low-speed bus 2 is divided and connected to the high-speed bus 1 via the bus converter BC. This simply means that the capacity can be increased to the capacity of the low-speed bus 2 times the number of divisions, and the high-speed bus 1 accommodates this capacity.
【0020】なお、高速バス1は幹線バスとして位置付
けられ、低速バス2は支線バスとしての位置付けられる
ことはいうまでもない。従って、以下では、高速バス,
低速バスという用語で説明を進める。It is needless to say that the high-speed bus 1 is positioned as a trunk bus and the low-speed bus 2 is positioned as a branch bus. Therefore, in the following, a high-speed bus,
The description will proceed with the term low speed bus.
【0021】また、以下に説明する実施例では、説明を
簡単にするために、夫々の低速バス2には1つのモジュ
ールMDが接続されているものとしているが、複数個の
モジュールMDが接続されていても同様である。In the embodiment described below, one module MD is connected to each low-speed bus 2 for the sake of simplicity, but a plurality of modules MD are connected. It is the same even if it is.
【0022】以下では、図4に示すような階層構成をと
るバスシステムにおいて、モジュール間でデータ転送を
行なう場合に生ずる問題について説明し、次に、これを
解決した本発明の実施例について説明する。In the following, a description will be given of a problem which occurs when data is transferred between modules in a bus system having a hierarchical structure as shown in FIG. 4, and then an embodiment of the present invention which has solved the problem will be described. .
【0023】通常、CPUを介さないでモジュールMD
間でデータ転送を行なうことで有効となる装置として
は、例えばネットワークを相互に接続する通信装置など
が挙げられる。各モジュールMDが通信ポートを備え、
一方の通信ポートから受信したデータを他方の通信ポー
トへ中継するような場合、CPUを介さないで直接モジ
ュールMD間でデータ転送を行なえば、中継性能が高ま
ることになる。さらに中継性能を高める方法として、モ
ジュールMD間で互いのバッファ情報のやり取りを行わ
ないで、いきなりデータを送る方法もある。この場合、
データは、通信のデータ単位であるパケット単位で送ら
れる。これは、通常、バッファ管理はパケット単位で行
なわれるので、パケットが分割されると、バッファ処理
が複雑になるからである。従って、パケットバッファの
管理は受け側モジュールで行なうことになる。Normally, a module MD without a CPU
Examples of a device that is effective by performing data transfer between them include a communication device that connects networks to each other. Each module MD has a communication port,
In the case where data received from one communication port is relayed to the other communication port, if data is directly transferred between the modules MD without going through the CPU, the relay performance will be improved. As a method of further improving the relay performance, there is a method of sending data without exchanging buffer information between modules MD. in this case,
The data is transmitted in packet units, which are communication data units. This is because buffer management is usually performed on a packet-by-packet basis, and if a packet is divided, buffer processing becomes complicated. Therefore, the management of the packet buffer is performed by the receiving module.
【0024】このような装置では、この実施例による
と、転送元モジュールでは、宛先のモジュール内のバッ
ファアドレスについては関知せず、ただ宛先のモジュー
ルに対してデータ転送し、宛先(受け側)のモジュール
はこれを受けて、バッファ管理を行ないつつ、該当する
バッファアドレスに格納する転送方法をとるようにして
おり、これにより、相互バッファ管理情報の授受による
オーバーヘッド削減を図って性能を向上させる。通信装
置では、通常、バッファ管理がパケット単位で行なわれ
るので、上述の転送データ単位はパケット単位で行えば
処理も簡単となる。In such an apparatus, according to this embodiment, the transfer source module does not care about the buffer address in the destination module, but simply transfers data to the destination module, and transfers the data to the destination module (reception side). In response to this, the module takes a transfer method of storing the data at the corresponding buffer address while managing the buffer, thereby reducing the overhead by transmitting and receiving the mutual buffer management information and improving the performance. In the communication device, the buffer management is usually performed on a packet basis, so that if the transfer data unit described above is performed on a packet basis, the processing is simplified.
【0025】このように、この実施例では、転送データ
の形式は、通信パケットに合わせて長く連続するバース
トデータである。As described above, in this embodiment, the format of the transfer data is burst data that is long and continuous according to the communication packet.
【0026】次に、上記の基本転送方式を、前述したよ
うに転送容量を大きくするための方策として、階層バス
構成に適用する方法について説明する。Next, a method of applying the above-described basic transfer method to a hierarchical bus configuration as a measure for increasing the transfer capacity as described above will be described.
【0027】まず、図5はモジュールMD間で通常のバ
ス接続方法によりデータを転送する場合に生ずる問題を
示している。First, FIG. 5 shows a problem that occurs when data is transferred between modules MD by a normal bus connection method.
【0028】いま、低速バス2上のモジュールMD#0
が、その宛先を、例えばモジュールMD#2として、前
述したように、パケット長単位でデータを送出し、ま
た、これと同時刻にモジュールMD#1,MD#5もこ
の同じモジュールMD#2を宛先としてデータを転送す
るものとする。Now, the module MD # 0 on the low-speed bus 2
However, as described above, the destination is set to, for example, the module MD # 2, and data is transmitted in packet length units. At the same time, the modules MD # 1 and MD # 5 also transfer the same module MD # 2. It is assumed that data is transferred as a destination.
【0029】高速バス1では、短時間で同量のデータを
転送することができるので、送出元のモジュールMD#
0,#1,MD#5に夫々対応するバス変換部BC#
0、BC#1、BC#5では、低速バス2から受ける連
続データを短ブロックデータ長に分割して高速バス1上
に送出する。このため、高速バス1上では、各バス変換
部BC#0、BC#1、BC#5からの短ブロックデー
タが混在する。ここで、高速バス1上では、そのバス容
量分だけ複数の支線バス11のトラフィックを運ぶこと
が可能となり、システムスループットが向上するのであ
るが、以下の問題点がある。Since the same amount of data can be transferred in a short time on the high-speed bus 1, the source module MD #
Bus conversion units BC # corresponding to 0, # 1, MD # 5, respectively.
At 0, BC # 1, and BC # 5, continuous data received from the low-speed bus 2 is divided into short block data lengths and transmitted onto the high-speed bus 1. Therefore, on the high-speed bus 1, short block data from each of the bus converters BC # 0, BC # 1, and BC # 5 is mixed. Here, on the high-speed bus 1, it is possible to carry the traffic of a plurality of branch buses 11 by the bus capacity, thereby improving the system throughput. However, there are the following problems.
【0030】即ち、受け側となるバス変換部BC#2
が、高速バス1から受けるデータを低速バス2(#2)
へ中継するが、この場合、受け側のモジュールMD#2
は、混在した短ブロックデータを受けることになる。従
って、パケットが分割されて転送されれば、同一宛先に
は多数の転送元からのパケットが混在して到達すること
になり、このため、受け側では、一度に多数の転送元モ
ジュール単位でバッファを管理し、かつパケットを再組
立することが必要となって処理が複雑になるし、転送制
御部のハードウェア物量も大きくなる。That is, the bus conversion unit BC # 2 on the receiving side
Transmits data received from the high-speed bus 1 to the low-speed bus 2 (# 2)
To the receiving module MD # 2 in this case.
Receives mixed short block data. Therefore, if a packet is divided and transferred, packets from many sources will arrive at the same destination in a mixed manner, and therefore, the receiving side will buffer many source modules at once. , And reassembly of the packet is required, which complicates the processing and increases the hardware amount of the transfer control unit.
【0031】そこで、このような問題を解決するため
に、本発明の一実施例では、パケット転送期間中では、
相互のモジュールMD間でバスを占有させるようにす
る。これにより、他のモジュールMDからの同一転送先
へのデータ転送を回避することができる。即ち、先に図
4を用いて説明したように、モジュールMD間で低速バ
ス2を専有するような様式にすれば、他のモジュールM
Dからデータが転送されてくるのを防ぐことができる。Therefore, in order to solve such a problem, in one embodiment of the present invention, during a packet transfer period,
The bus is occupied between the mutual modules MD. As a result, data transfer from another module MD to the same transfer destination can be avoided. That is, as described above with reference to FIG. 4, if a mode is adopted in which the low-speed bus 2 is exclusively used between the modules MD, the other modules M
Data can be prevented from being transferred from D.
【0032】さらには、複数ペアのモジュール間のデー
タ転送を並行して同時に行なうことができるように本発
明の一実施例を、図1により、説明する。Further, an embodiment of the present invention will be described with reference to FIG. 1 so that data transfer between a plurality of pairs of modules can be performed simultaneously in parallel.
【0033】いま、図5と同様、同一宛先モジュールM
D#2に対して複数のモジュールMD#0,MD#1,
MD#5がデータ転送要求を行なっているとする。この
場合、モジュールMD#0が先に転送権利を獲得すれ
ば、低速バス2(#0),(#2)を専有することにす
る。Now, the same destination module M as in FIG.
A plurality of modules MD # 0, MD # 1,
It is assumed that MD # 5 is making a data transfer request. In this case, if the module MD # 0 acquires the transfer right first, the low-speed buses 2 (# 0) and (# 2) are occupied.
【0034】これをバスリンク形態からみると、送出元
の低速バス#0と転送先の低速バス#2とが高速バス1
を介して1本の低速バスとして透過的に結合することに
より可能となる。即ち、送出元モジュールMD#0から
みると、宛先モジュールMD#2が自己の低速バス2
(#0)に接続されているように見え、一方、受け側
(宛先)モジュールMD#2からみると、送出元モジュ
ールMD#0が自己の低速2バス(#2)に接続されて
いるように見える。From the viewpoint of the bus link configuration, the transmission source low-speed bus # 0 and the transfer destination low-speed bus # 2 are connected to the high-speed bus 1
This is made possible by transparently connecting as a single low-speed bus via the. That is, from the viewpoint of the transmission source module MD # 0, the destination module MD # 2 has its own low-speed bus 2
(# 0), while the transmission source module MD # 0 appears to be connected to its own low-speed 2 bus (# 2) from the viewpoint of the receiving (destination) module MD # 2. Looks like.
【0035】この場合、モジュールMD#1,MD#5
は、バス要求を発行してバス獲得まで待機状態にあるの
と変わらない。In this case, the modules MD # 1 and MD # 5
Is the same as issuing a bus request and waiting for bus acquisition.
【0036】他方、これとは別に、別の低速バス2(#
3)(モジュールMD#3)と低速バス2(#4)(モ
ジュールMD#4)とが透過的に1本に接続される可能
もある。このような状態では、2組の透過的な低速バス
2を1本の高速バス1が束ねていることになる。そし
て、システムのバス容量は、高速バス1の容量が許す限
り、リンクされた透過的低速バスのバス容量×リンク数
となる。従って、図4で示したような1ペアのモジュー
ルMD間のデータ転送に比べて、複数ペアのモジュール
MD間のデータ転送が可能となり、バス容量が増加して
バス待ち時間が減少し、スループットが速くなる。さら
に、図5で説明したような連続データが分割されてしま
うような問題も解決できる。On the other hand, separately from this, another low-speed bus 2 (#
3) The (module MD # 3) and the low-speed bus 2 (# 4) (module MD # 4) may be transparently connected to one. In such a state, two sets of transparent low-speed buses 2 are bundled by one high-speed bus 1. The bus capacity of the system is equal to the bus capacity of the linked transparent low-speed bus x the number of links as long as the capacity of the high-speed bus 1 permits. Therefore, as compared with the data transfer between a pair of module MDs as shown in FIG. 4, the data transfer between a plurality of pairs of modules MD becomes possible, the bus capacity increases, the bus waiting time decreases, and the throughput decreases. Be faster. Further, the problem that continuous data is divided as described with reference to FIG. 5 can be solved.
【0037】次に、上述のリンクを実現する具体的方法
について説明するが、ここでは、例えば図1のモジュー
ルMD#0,MD#1が同じ宛先のモジュールMD#2
にデータ転送要求を出し、モジュールMD#0が優先権
を得たものとし、その手順を図6により各ステップ毎に
説明する。Next, a specific method for realizing the above-mentioned link will be described. Here, for example, the modules MD # 0 and MD # 1 in FIG.
It is assumed that the module MD # 0 has obtained the priority, and the procedure will be described for each step with reference to FIG.
【0038】1)モジュールMD#0は低速バス2(#
0)へリクエストBRをアサートする。 2)バスブリッジBB#0は低速バス2(#0)のアー
ビタ機能を果たしてバスグ ラントBGを返す。 3)モジュールMD#0は、低速バス2(#0)を獲得
したので、アドレスADR を送出する。 4)バスブリッジBB#0はこのアドレスADRから宛
先モジュールMD#2を判 断し、自分が有している
全低速バスに関する状態情報から宛先の低速バス2
(#2)がビジーでないことを確認する。 5)バスブリッジBB#0は、#0/#2接続を全バス
ブリッジBBに同報通報す る。即ち、低速バス2
(#0)の状態を、高速バス1上のデータでカプセル化
して伝達する。 6)バスブリッジBB#0は低速バス2(#0)に対す
るスレーブ機能を代行し、 モジュールMD#0は、
バスブリッジBB#0とハンドシェークをとりつつ、
パケットデータDATAを低速バス2(#0)に送出
する。 7)バスブリッジBB#0はこのデータDATAを高速
バス1のデータ形式に変換 し、宛先バスブリッジB
B#2に転送する。即ち、低速バス2(#0)上の連続
データを、高速バス1上のデータでカプセル化して伝達
していることになる。 8)バスブリッジBB#2は低速バス2(#2)に対し
てバスビジーをアサートす る。 9)バスブリッジBB#2は高速バス1から受けたデー
タDATAを低速バスデー タ形式に変換する。 10)バスブリッジBB#2は、低速バスマスタ機能を
代行して、低速バス2(# 2)にデータDATAを
送出する。 11)モジュールMD#2はこれを受ける。 12)モジュールMD#0は、データDATAの転送終
了後、低速バス2(#0) を解放する。 13)バスブリッジBB#0は#0/#2切断を全バス
ブリッジBBに同報通知す る。即ち、低速バス2
(#0)の状態を、高速バス1上のデータでカプセル化
して伝達していることになる。 14)バスブリッジBB#2はバスビジーをネゲートす
る。1) Module MD # 0 is connected to low-speed bus 2 (#
Assert the request BR to 0). 2) The bus bridge BB # 0 performs the arbiter function of the low-speed bus 2 (# 0) and returns the bus grant BG. 3) Since the module MD # 0 has acquired the low-speed bus 2 (# 0), it sends out the address ADR. 4) The bus bridge BB # 0 determines the destination module MD # 2 based on the address ADR, and determines the destination low-speed bus 2 based on the state information on all low-speed buses owned by itself.
Check that (# 2) is not busy. 5) Bus bridge BB # 0 broadcasts # 0 / # 2 connection to all bus bridges BB. That is, the low-speed bus 2
The state of (# 0) is encapsulated by data on the high-speed bus 1 and transmitted. 6) The bus bridge BB # 0 performs a slave function for the low-speed bus 2 (# 0), and the module MD # 0
While taking a handshake with the bus bridge BB # 0,
The packet data DATA is transmitted to the low-speed bus 2 (# 0). 7) The bus bridge BB # 0 converts the data DATA into the data format of the high-speed bus 1, and
Transfer to B # 2. That is, continuous data on the low-speed bus 2 (# 0) is encapsulated with data on the high-speed bus 1 and transmitted. 8) The bus bridge BB # 2 asserts a bus busy to the low speed bus 2 (# 2). 9) The bus bridge BB # 2 converts the data DATA received from the high-speed bus 1 into a low-speed bus data format. 10) The bus bridge BB # 2 sends the data DATA to the low-speed bus 2 (# 2) in place of the low-speed bus master function. 11) Module MD # 2 receives this. 12) The module MD # 0 releases the low-speed bus 2 (# 0) after the transfer of the data DATA is completed. 13) Bus bridge BB # 0 broadcasts # 0 / # 2 disconnection to all bus bridges BB. That is, the low-speed bus 2
This means that the state of (# 0) is encapsulated by the data on the high-speed bus 1 and transmitted. 14) The bus bridge BB # 2 negates the bus busy.
【0039】一方、モジュールMD#1もモジュールM
D#0に遅れて上記ステップ1)〜3)と同様のバス要
求を行なうが、このとき、既に宛先の低速バス2(#
2)がバスブリッジBB#0で占有されていることが上
述ステップ4)から分かっている。そこで、 A)バスブリッジBB#1は、宛先がモジュールMD#
2と判断した後、モジュー ルMD#1にバスクリア
をアサートしてバスの開放を促す。 B)モジュールMD#1はバスリクエストをネゲートし
てバスを開放する。 C)バスブリッジBB#1は、上記のステップ13)と
なるまで、モジュールMD #1からのバスリクエス
トを許可しない。 D)上記ステップ13)でバスブリッジBB#2が解放
されると、バスブリッジB B#1はバスビジーをネ
ゲートする。 これ以降は上記と同様である。On the other hand, the module MD # 1 is also the module M
A bus request similar to the above steps 1) to 3) is made after the delay of D # 0, but at this time, the low-speed bus 2 (#
It is known from the above step 4) that 2) is occupied by the bus bridge BB # 0. Therefore, A) The bus bridge BB # 1 has a destination of the module MD #
After judging 2, the bus clear is asserted to the module MD # 1 to prompt the bus to be released. B) The module MD # 1 negates the bus request and releases the bus. C) The bus bridge BB # 1 does not permit the bus request from the module MD # 1 until step 13) described above. D) When the bus bridge BB # 2 is released in step 13), the bus bridge BB # 1 negates the bus busy. Subsequent steps are the same as above.
【0040】次に、低速バス2と高速バス1とを接続
し、上述の低速バスリンクを実現する図1でのバスブリ
ッジBBについて図7により説明する。なお、図7はバ
スブリッジBBの論理的機能を示す構成図である。Next, the bus bridge BB in FIG. 1 for connecting the low-speed bus 2 and the high-speed bus 1 and realizing the low-speed bus link will be described with reference to FIG. FIG. 7 is a configuration diagram showing a logical function of the bus bridge BB.
【0041】同図において、バスブリッジBBは主に高
速バス1とのインタフェース(H-BUSIF)、低速バス2と
のインタフェース(L-BUS IF)、低速バス2から高速バス
1へデータ形式を変換及び高速バス1から低速バス2へ
データ形式を変換するデータチャネル(Data Ch)、低速
バス2から高速バス1へイベントを変換するイベントチ
ャネル(Event Ch L=>H)、高速バス1から低速バス2へ
イベントを変換するイベントチャネル(Event Ch H=>
L)、及びバスブリッジ情報を格納するレジスタ(REGs)か
らなっている。In the figure, a bus bridge BB mainly converts an interface (H-BUSIF) with the high-speed bus 1, an interface (L-BUS IF) with the low-speed bus 2, and converts a data format from the low-speed bus 2 to the high-speed bus 1. A data channel (Data Ch) for converting a data format from the high speed bus 1 to the low speed bus 2; an event channel (Event Ch L => H) for converting an event from the low speed bus 2 to the high speed bus 1; Event channel that converts events to event 2 (Event Ch H =>
L) and registers (REGs) for storing bus bridge information.
【0042】インターフェース(L-BUS IF)は、バス調停
(前述のステップ2))、宛先判断(前述のステップ
4))、スレーブ代行(前述のステップ6))、マスタ
代行(前述のステップ10))等機能を持っている。The interface (L-BUS IF) includes bus arbitration (step 2 above), destination determination (step 4), slave substitution (step 6), and master substitution (step 10). ) Etc.
【0043】イベントチャネル(Event Ch L=>H)は、低
速バスイベント(信号線)を高速バスイベント(トラン
ザクション)に変換する機能であり、バス接続通知(前
述のステップ5))、バス解放通知(前述のステップ1
3))及び割り込み通知等機能を持っている。The event channel (Event Ch L => H) is a function for converting a low-speed bus event (signal line) into a high-speed bus event (transaction), a bus connection notification (step 5 described above), and a bus release notification. (Step 1 above
3)) and interrupt notification functions.
【0044】イベントチャネル(Event Ch H=>L)は、高
速バスイベント(トランザクション)を低速バスイベン
ト(信号線)に変換する機能であり、バスビジー信号ア
サート(前述のステップ8))、バスビジー信号ネゲー
ト(前述のステップ14))等機能を持つ。The event channel (Event Ch H => L) is a function for converting a high-speed bus event (transaction) into a low-speed bus event (signal line), and includes a bus busy signal assertion (step 8 described above) and a bus busy signal negation. (Step 14 described above).
【0045】データチャネル(Data Ch)は、低速バスデ
ータ(連続データ;パケット長)を複数個の高速バスデ
ータ(短ブロックデータ;例えば32バイト)に分割
(前述のステップ7))、または連続して受ける複数個
の高速バスデータを低速バスデータ形式に繋げる(前述
のステップ9))機能を持っている。The data channel (Data Ch) divides the low-speed bus data (continuous data; packet length) into a plurality of high-speed bus data (short block data; for example, 32 bytes) (step 7 described above) or continuously. It has a function of linking a plurality of high-speed bus data received by the low-speed bus data format (step 9 described above).
【0046】レジスタ(REGs)は、全低速バスの相互接続
状態を保持する(前述のステップ4),5),13))。The registers (REGs) hold the interconnection state of all the low-speed buses (steps 4), 5), 13)).
【0047】[0047]
【発明の効果】以上説明したように、本発明によれば、
以下の効果が得られる。As described above, according to the present invention,
The following effects can be obtained.
【0048】低速バスからなる情報処理装置を、複数の
低速バスに分割して負荷を分散し、これを高速バスで束
ねることにより、大容量バスを備える情報処理装置へと
拡張することができる。The information processing device composed of a low-speed bus is divided into a plurality of low-speed buses to distribute the load, and these are bundled by the high-speed bus, so that the information processing device can be expanded to an information processing device having a large-capacity bus.
【0049】同時に複数ペアのモジュール間データ転送
ができるので、転送スループットが向上し、転送待ち時
間が短縮できる。Since data can be transferred between a plurality of pairs of modules at the same time, transfer throughput is improved and transfer wait time can be reduced.
【0050】幹線バスを介して離れた支線バスを相互に
透過的に1本の支線バスとしてリンクすることにより、
離れたモジュール間で幹線バスを意識する必要がない。By linking branch buses separated from each other via a main bus transparently as a single branch bus,
There is no need to be aware of the main bus between distant modules.
【0051】そして、モジュールには、たとえそこに複
数の他のモジュールからデータ転送の要求があっても、
優先順位の高い順に1つずつ転送されるものであるか
ら、データ転送される支線バスでのバス接続回路のデー
タ処理が簡略化できることになる。 And, even if the module
Even if a number of other modules request data transfer,
Are they transferred one by one in order of priority
Data of the bus connection circuit on the branch bus to which data is transferred.
Data processing can be simplified.
【0052】[0052]
【図1】本発明によるバスシステム及びバスブリッジ方
式の一実施例を示す図である。FIG. 1 is a diagram showing one embodiment of a bus system and a bus bridge system according to the present invention.
【図2】低速バスからなるバスシステムを示す図であ
る。FIG. 2 is a diagram illustrating a bus system including a low-speed bus.
【図3】図2に示したシステムでのデータ転送を示す図
である。FIG. 3 is a diagram showing data transfer in the system shown in FIG. 2;
【図4】低速バスと高速バスとからなるバスシステムを
示す図である。FIG. 4 is a diagram showing a bus system including a low-speed bus and a high-speed bus.
【図5】図4に示したシステムでのCPUを介さないデ
ータ転送における問題点を説明するための図である。FIG. 5 is a diagram for explaining a problem in data transfer without a CPU in the system shown in FIG. 4;
【図6】図1で示した実施例でのバス間接続シーケンス
を示す図である。FIG. 6 is a diagram showing an inter-bus connection sequence in the embodiment shown in FIG. 1;
【図7】図1におけるバスブリッジの機能構成の一具体
例を示す図である。FIG. 7 is a diagram showing a specific example of a functional configuration of a bus bridge in FIG. 1;
1 高速バス 2 低速バス BB バスブリッジ MD モジュール 1 high speed bus 2 low speed bus BB bus bridge MD module
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 博 神奈川県秦野市堀山下1番地 株式会社 日立製作所 神奈川工場内 (72)発明者 小山 俊明 神奈川県秦野市堀山下1番地 株式会社 日立製作所 神奈川工場内 (72)発明者 澤田 素直 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 マイクロエレク トロニクス機器開発研究所内 (56)参考文献 特開 平2−92130(JP,A) 特開 平2−58447(JP,A) 特開 昭62−193341(JP,A) 特開 平4−135337(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 12/28 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hiroshi Sato 1st Horiyamashita, Hadano-shi, Kanagawa Prefecture Inside Hitachi, Ltd.Kanagawa Plant (72) Inventor Toshiaki Koyama 1st Horiyamashita, Hadano-shi, Kanagawa Hitachi, Ltd.Kanagawa Plant (72) Inventor, Sadao Sawada 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa-ken, Japan Microelectronics Equipment Development Laboratory, Hitachi, Ltd. (56) References JP-A-2-92130 (JP, A) JP-A-2-2 58447 (JP, A) JP-A-62-193341 (JP, A) JP-A-4-135337 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04L 12/28
Claims (3)
該支線バスと該幹線バスとを接続するバス接続回路を備
えて、2つの該バス接続回路の間で2つの該支線バスを
リンクするバスシステムにおいて、 該バス接続回路は、 該バス接続回路に接続される当該支線バスからのデータ
転送要求に対して、 転送宛先となる他の支線バスの状態
を確認し、該他の支線バスがビジーでな いことを確認し
たとき、該他の支線バスへのデータ転送のための当該支
バス の該基線バスへの接続を許可するとともに、他の全
バス接続回路に通報し、 他のバス接続回路からの通報に
よって該他の支線バスがビジーであることを 確認したと
き、ビジーが開放されるまで、当該支線バスの該基線バ
スへの接 続の許可を禁止する第1の手段と、 該バス接続回路に接続される当該支線バスが他のバス接
続回路に接続される 支線バスによるデータ転送の宛先と
なるとき、該幹線バスの当該支線バスへ の接続を許可す
る第2の手段とを有する ことを特徴とするバスシステ
ム。1. A bus comprising a trunk bus and a plurality of branch buses,
A bus connection circuit for connecting the branch bus and the trunk bus;
Instead, the two branch buses are connected between the two bus connection circuits.
In a bus system for linking, the bus connection circuit is configured to transmit data from the branch bus connected to the bus connection circuit.
Status of other branch buses that are transfer destinations for transfer requests
Make sure, said other branch bus is sure a busy
The bus for transferring data to the other branch bus.
As well as allow the connection to the bus of the base line bus, all other
Notify the bus connection circuit and report from other bus connection circuits
Therefore, it was confirmed that the other branch bus was busy
Until the bus is released.
A first means for inhibiting allow connections to scan, the branch bus connected to the bus connection circuit other bus contact
The destination of data transfer by the branch bus connected to the connection circuit
The connection of the trunk bus to the branch bus is permitted.
And a second means .
該支線バスと該幹線バスとを接続するバス接続回路を備
えて、2つの該バス接続回路の間で2つの該支線バスを
リンクするバスシステムにおいて、 該支線バスと該幹線バスとを接続し、一方の該支線バス
に接続される一方のモジュールと他方の該支線バスに接
続される他方のモジュールとの間でデータの授受を行な
う場合、 一方の該バス接続回路は、一方の該モジュールによる一
方の該支線バスのバス獲得要求を調停し、該調停結果を
該当する他方の該バス接続回路に伝達し、他方の該モジ
ュールに代行して一方の該モジュールからデータを受
け、該幹線バスのデータ形式に変換して該幹線バスへ転
送し、 他方の該バス接続回路は、一方の該バス接続回路から該
幹線バスを介して送られてきたデータを受けて他方の該
支線バスのデータ形式に変換し、一方の該モジュールに
代行して他方の該支線バスへ転送することを特徴とする
バスブリッジ方 式。 2. A bus comprising a trunk bus and a plurality of branch buses.
A bus connection circuit for connecting the branch bus and the trunk bus;
Instead, the two branch buses are connected between the two bus connection circuits.
In the linking bus system, the branch bus and the trunk bus are connected, and one of the branch buses is connected.
Connected to one of the modules connected to
Exchange data with the other connected module.
In this case, one of the bus connection circuits is connected to one of the modules by one of the modules.
Arbitrates the bus acquisition request of the other branch bus, and arbitrates the arbitration result.
The signal is transmitted to the other corresponding bus connection circuit, and the other
Module on behalf of the module
To the trunk bus data format and transfer to the trunk bus.
The other bus connection circuit from one bus connection circuit.
Receiving data sent via the main bus, the other
Converted to branch bus data format,
Transfer to the other branch bus on behalf of
Bus bridge scheme.
該支線バスと該幹線バスとを接続するバス接続回路を備
えて、2つの該バス接続回路の間で2つの該支線バスを
リンクするバスシステムにおいて、 一方の該バス接続回路と他方の該バス接続回路との間で
データ授受が行なわれるとき、一方及び他方の該バス接
続回路は、これら以外の該バス接続回路との間でのデー
タの授受を禁止することを特徴とするバスブリッジ方
式。 3. A bus comprising a trunk bus and a plurality of branch buses,
A bus connection circuit for connecting the branch bus and the trunk bus;
Instead, the two branch buses are connected between the two bus connection circuits.
In a linking bus system, one bus connection circuit and the other bus connection circuit
When data transfer is performed, one and the other bus connections
The connection circuit is connected to other bus connection circuits.
Bus bridge characterized by prohibiting the transfer of data
formula.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30730292A JP3183731B2 (en) | 1992-11-17 | 1992-11-17 | Bus system and bus bridge system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30730292A JP3183731B2 (en) | 1992-11-17 | 1992-11-17 | Bus system and bus bridge system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06164594A JPH06164594A (en) | 1994-06-10 |
JP3183731B2 true JP3183731B2 (en) | 2001-07-09 |
Family
ID=17967515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30730292A Expired - Fee Related JP3183731B2 (en) | 1992-11-17 | 1992-11-17 | Bus system and bus bridge system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3183731B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734850A (en) * | 1995-07-05 | 1998-03-31 | National Semiconductor Corporation | Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus |
-
1992
- 1992-11-17 JP JP30730292A patent/JP3183731B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06164594A (en) | 1994-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5274634A (en) | PABX common channel relay system | |
US5729546A (en) | Expandable communication cell bus for multiplexing and concentrating communication cell traffic onto high speed lines | |
US6047002A (en) | Communication traffic circle system and method for performing packet conversion and routing between different packet formats including an instruction field | |
US4744078A (en) | Multiple path multiplexed host to network data communication system | |
US5430442A (en) | Cross point switch with distributed control | |
EP1012712B1 (en) | Computer interface for direct mapping of application data | |
US6963535B2 (en) | MAC bus interface | |
WO2011126190A1 (en) | Soc-based system network protocol in consideration of network efficiency | |
US5592472A (en) | High performance path allocation system and method for a fiber optic switch for a fiber optic network | |
EP0709988A2 (en) | Path allocation system and method with fairness insurance mechanism for a fiber optic switch | |
US6260092B1 (en) | Point to point or ring connectable bus bridge and an interface with method for enhancing link performance in a point to point connectable bus bridge system using the fiber channel | |
GB2409073A (en) | Dedicated connection between CPU and network interface in multi-processor systems | |
Ahuja | S/Net: A high-speed interconnect for multiple computers | |
EP0653863B1 (en) | Arbitration apparatus and method for controlling the access to a network | |
US4763247A (en) | Multiprocessor system formed by microprocessor matrix | |
JP3183731B2 (en) | Bus system and bus bridge system | |
CN108650160B (en) | Bus bridge based on chain type port and working method thereof | |
US6192409B1 (en) | X.25 network connection for X.25 protocol communication used in a full electronic switching system | |
JPS59114941A (en) | Programmable controller | |
JP3639651B2 (en) | Information processing apparatus comprising at least two processors | |
KR100324281B1 (en) | Centralized High Speed Data Processing Module | |
Grant et al. | A gateway for linking local area networks and X. 25 networks | |
JPS62221238A (en) | Packet transfer processor | |
KR100391712B1 (en) | IPC Matching Apparatus of Switching System | |
CN118012806A (en) | Multi-channel SPI control system and method for dynamic cache allocation based on PCIE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |