JP3181804B2 - Power input circuit - Google Patents

Power input circuit

Info

Publication number
JP3181804B2
JP3181804B2 JP01603295A JP1603295A JP3181804B2 JP 3181804 B2 JP3181804 B2 JP 3181804B2 JP 01603295 A JP01603295 A JP 01603295A JP 1603295 A JP1603295 A JP 1603295A JP 3181804 B2 JP3181804 B2 JP 3181804B2
Authority
JP
Japan
Prior art keywords
power supply
capacitor
input circuit
load
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01603295A
Other languages
Japanese (ja)
Other versions
JPH08214540A (en
Inventor
満 細木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP01603295A priority Critical patent/JP3181804B2/en
Publication of JPH08214540A publication Critical patent/JPH08214540A/en
Application granted granted Critical
Publication of JP3181804B2 publication Critical patent/JP3181804B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、商用交流電源からの入
力電流をダイオードブリッジ等の整流回路で整流した
後、平滑コンデンサで平滑化して、DC−DCコンバー
タやインバータなどの負荷側へ出力する、いわゆるコン
デンサインプット型の電源入力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rectifier circuit such as a diode bridge which rectifies an input current from a commercial AC power supply, smoothes the rectified current with a smoothing capacitor, and outputs it to a load side such as a DC-DC converter or an inverter. The present invention relates to a so-called capacitor input type power supply input circuit.

【0002】[0002]

【従来の技術】図21は、従来からの前記コンデンサイ
ンプット型の電源入力回路1の電気回路図である。商用
交流電源2からの交流電流は、ダイオードブリッジから
成る整流回路3において全波整流された後、平滑コンデ
ンサ4で平滑化されて負荷側へ供給される。前記負荷側
には、この図21のようにDC−DCコンバータ5など
が設けられており、たとえば携帯型のパーソナルコンピ
ュータなどでは、このDC−DCコンバータ5によって
100Vの入力電圧が5Vや12Vに降圧された後、演
算回路、表示装置および印字装置などの負荷6に供給さ
れる。
2. Description of the Related Art FIG. 21 is an electric circuit diagram of a conventional power supply input circuit 1 of the capacitor input type. The AC current from the commercial AC power supply 2 is full-wave rectified in a rectifier circuit 3 composed of a diode bridge, then smoothed by a smoothing capacitor 4 and supplied to the load side. A DC-DC converter 5 and the like are provided on the load side as shown in FIG. 21. For example, in a portable personal computer or the like, the DC-DC converter 5 reduces the input voltage of 100V to 5V or 12V. After that, it is supplied to a load 6 such as an arithmetic circuit, a display device and a printing device.

【0003】したがってこのように商用交流を一旦整流
・平滑化した後、高周波の交番電流を作成し、変圧する
ことによって、変圧器などの電源回路を小型化すること
ができ、このような構成を備えた電源回路が広く普及し
つつある。また、空気調和機などのように、所望とする
電圧および周波数の三相交流を作成するにあたってもま
た、上述のような電源入力回路1が用いられている。
[0003] Therefore, the power supply circuit such as a transformer can be reduced in size by once rectifying and smoothing the commercial alternating current, and then generating and transforming a high-frequency alternating current. Power supply circuits provided are becoming widespread. Further, the power supply input circuit 1 as described above is also used for creating a three-phase alternating current having a desired voltage and frequency as in an air conditioner or the like.

【0004】しかしながら上述のような電源入力回路1
では、定常状態となると、平滑コンデンサ4の充放電動
作によって、商用交流電源2側から見た場合の電流波形
は、図22(a)において参照符α1で示す電圧波形に
対して、参照符α2で示すようになる。すなわち、前記
参照符α1で示す入力電圧を整流回路3で全波整流する
と、図22(b)において参照符α3で示すようにな
り、平滑コンデンサ4の端子間電圧は参照符α4で示す
ようになる。したがって、商用電源周波数の正弦波であ
る参照符α1で示す電圧波形に対して、参照符α5で示
すようにそのピーク値付近の期間Tだけしか充電電流が
流れず、商用交流電源2側から見た電流波形は前記参照
符α2で示すようになる。
However, the power supply input circuit 1 as described above
In the steady state, the charging / discharging operation of the smoothing capacitor 4 causes the current waveform when viewed from the commercial AC power supply 2 side to be different from the voltage waveform indicated by reference numeral α1 in FIG. It becomes as shown by. That is, when the input voltage indicated by the reference numeral α1 is full-wave rectified by the rectifier circuit 3, the input voltage becomes as indicated by reference numeral α3 in FIG. 22B, and the voltage between the terminals of the smoothing capacitor 4 becomes as indicated by reference numeral α4. Become. Accordingly, the charging current flows only during the period T near the peak value as indicated by the reference numeral α5 with respect to the voltage waveform indicated by the reference numeral α1, which is a sine wave of the commercial power supply frequency, and is viewed from the commercial AC power supply 2 side. The resulting current waveform is as shown by the above-mentioned reference symbol α2.

【0005】このため、前記充電電流は、そのピーク値
が実効値の5〜6倍以上になるとともに、3次、5次、
…の高調波が重畳された歪んだ波形となる。またこれに
よって、無効電力が増加するという問題もある。このた
め、このような高調波電流の商用交流電源2側への帰還
の規制が開始されようとしている。
For this reason, the charging current has a peak value of 5 to 6 times the effective value or more, and a third, fifth, or
Are distorted waveforms in which the harmonics are superimposed. This also causes a problem that reactive power increases. For this reason, regulation of feedback of such harmonic current to the commercial AC power supply 2 side is about to be started.

【0006】したがって上述のような高調波電流を低減
するために、従来から、たとえば負荷側の消費電力が2
00W以下の場合には図23で示す電源入力回路11が
用いられ、電力消費が大きい機器では図24で示す電源
入力回路21が用いられている。
Therefore, in order to reduce the above-described harmonic current, conventionally, for example, the power consumption on the load side is reduced by 2%.
When the power consumption is less than 00 W, the power supply input circuit 11 shown in FIG. 23 is used, and in a device with large power consumption, the power supply input circuit 21 shown in FIG. 24 is used.

【0007】前記電源入力回路11では、商用交流電源
2からの電源ライン12にチョークコイル13を挿入
し、このチョークコイル13によって商用交流電源2側
への高調波電流の帰還を防止している。
In the power supply input circuit 11, a choke coil 13 is inserted into a power supply line 12 from the commercial AC power supply 2, and the choke coil 13 prevents the return of the harmonic current to the commercial AC power supply 2.

【0008】また、電源入力回路21は、特開平5−3
6485号公報で示されるものであり、整流回路3と平
滑コンデンサ4との間に昇圧チョッパ方式の力率改善回
路22を挿入し、制御回路23からの制御信号に応答し
たスイッチング素子24のスイッチング動作によってチ
ョークコイル25が発生した起電流をダイオード26で
整流することによって、前記図22における電流波形の
期間Tを長くして、高調波の抑制および力率を改善する
ように構成されている。
The power supply input circuit 21 is disclosed in Japanese Unexamined Patent Application Publication No.
No. 6485, a step-up chopper type power factor correction circuit 22 is inserted between the rectifier circuit 3 and the smoothing capacitor 4, and the switching operation of the switching element 24 in response to a control signal from the control circuit 23 is performed. By rectifying the electromotive current generated by the choke coil 25 with the diode 26, the period T of the current waveform in FIG. 22 is extended to suppress harmonics and improve the power factor.

【0009】[0009]

【発明が解決しようとする課題】前記電源入力回路11
では、たとえば負荷側に100Wの電力を供給可能とす
る構成でチョークコイル13に必要な大きさは、4×5
×4(cm)=80(cm3 )であり、電源回路の体積
および質量が増加してしまうという問題がある。
SUMMARY OF THE INVENTION The power input circuit 11
For example, in a configuration in which 100 W of power can be supplied to the load side, the size required for the choke coil 13 is 4 × 5
× 4 (cm) = 80 (cm 3 ), which causes a problem that the volume and mass of the power supply circuit increase.

【0010】また前記電源入力回路21では、チョーク
コイル25に前記チョークコイル13よりもインダクタ
ンスの小さい、すなわち小型のものを使用することがで
きるけれども、制御回路23には電圧波形に同期するた
めに複雑な構造が要求され、コストが増加するととも
に、スイッチング素子24のスイッチングノイズが商用
交流電源2側に帰還されてしまうという問題がある。
Although the power supply input circuit 21 can use a choke coil 25 having a smaller inductance than the choke coil 13, that is, a small one, the control circuit 23 has a complicated structure to synchronize with a voltage waveform. However, there is a problem in that the switching noise of the switching element 24 is fed back to the commercial AC power supply 2 side.

【0011】本発明の目的は、小型化および低コスト化
を図ることができるとともに、ノイズの発生の少ない電
源入力回路を提供することである。
An object of the present invention is to provide a power supply input circuit that can be reduced in size and cost and that generates less noise.

【0012】[0012]

【課題を解決するための手段】請求項1の発明に係る電
源入力回路は、交流電源からの入力電流を整流回路で整
流した後、平滑コンデンサで平滑化して負荷側へ出力す
る電源入力回路において、相互に直列に接続されて前記
平滑コンデンサと並列に接続される第1および第2の2
つのコンデンサと、一方の端子が前記第1のコンデンサ
と第2のコンデンサとの接続点に、他方の端子が前記交
流電源の一対の入力端のいずれか一方と接続される抵抗
とを含み、前記第1および第2のコンデンサの静電容量
C1,C2を、前記負荷側の消費電力の最大値をPma
xとし、前記交流電源の電源周波数をfとし、前記交流
電源の出力電圧の実効値をVinとするとき、0.5×
Pmax/(2×f×Vin2 )〜1.5×Pmax/
(2×f×Vin2 )、好ましくはPmax/(2×f
×Vin2 )に選び、前記静電容量C1,C2との積値
が前記第1および第2のコンデンサの充電時定数となる
前記抵抗の抵抗値Rを、前記静電容量C1,C2との相
対比で、0.0001/C1〜0.001/C1または
0.0001/C2〜0.001/C2、好ましくは
0.0001/C1〜0.0004/C1または0.0
001/C2〜0.0004/C2に選ぶことを特徴と
する。
According to a first aspect of the present invention, there is provided a power supply input circuit for rectifying an input current from an AC power supply with a rectifier circuit, smoothing the rectified current with a smoothing capacitor, and outputting the rectified current to a load side. , The first and second 2 connected in series with each other and connected in parallel with the smoothing capacitor.
And One of the capacitors, the connection points of one terminal of said first capacitor and a second capacitor, the other terminal and a one and connected Ru resistance of the pair of input ends of the AC power source, the The capacitances C1 and C2 of the first and second capacitors are set to the maximum value of the power consumption on the load side by Pma.
x, the power supply frequency of the AC power supply is f, and the effective value of the output voltage of the AC power supply is Vin, 0.5 ×
Pmax / (2 × f × Vin 2 ) to 1.5 × Pmax /
(2 × f × Vin 2 ), preferably Pmax / (2 × f
× Vin 2 ), and the product value of the capacitances C1 and C2
Is the charging time constant of the first and second capacitors. The resistance value R of the resistor is set to a value corresponding to the capacitance C1, C2.
By contrast, 0.0001 / C1 to 0.001 / C1 or 0.0001 / C2 to 0.001 / C2, preferably 0.0001 / C1 to 0.0004 / C1 or 0.0
001 / C2 to 0.0004 / C2.

【0013】また請求項2の発明に係る電源入力回路
は、交流電源からの入力電流を整流回路で整流した後、
平滑コンデンサで平滑化して負荷側へ出力する電源入力
回路において、一方の端子が前記平滑コンデンサのいず
れか一方の端子と接続されるコンデンサと、一方の端子
前記コンデンサの他方の端子に、他方の端子が前記交
流電源の一対の入力端のいずれか一方と接続される抵抗
とを含み、前記コンデンサの静電容量Caを、前記負荷
側の消費電力の最大値をPmaxとし、前記交流電源の
電源周波数をfとし、前記交流電源の出力電圧の実効値
をVinとするとき、Pmax/(2×f×Vin2
〜3×Pmax/(2×f×Vin2 )、好ましくは2
×Pmax/(2×f×Vin2 )に選び、前記静電容
量Caとの積値が前記コンデンサの充電時定数となる
記抵抗の抵抗値Raを、前記静電容量Caとの相対比
で、0.0001/Ca〜0.001/Ca、好ましく
は0.0001/Ca〜0.0004/Caに選ぶこと
を特徴とする。
The power supply input circuit according to the second aspect of the present invention is configured such that after the input current from the AC power supply is rectified by the rectifier circuit,
In the power supply input circuit and outputting the smoothed by the smoothing capacitor to the load side, and a capacitor having one terminal is connected to one terminal of the smoothing capacitor, one terminal
There the other terminal of the capacitor, and a resistor other terminal that will be connected to either one of the pair of input ends of the AC power source, the capacitance Ca of the capacitor, the power consumption of the load When the maximum value is Pmax, the power supply frequency of the AC power supply is f, and the effective value of the output voltage of the AC power supply is Vin, Pmax / (2 × f × Vin 2 )
33 × Pmax / (2 × f × Vin 2 ), preferably 2
× wish to Pmax / (2 × f × Vin 2), said electrostatic Den'yo
The resistance value Ra of the resistor , whose product value with the amount Ca is the charging time constant of the capacitor, is expressed as a relative ratio with the capacitance Ca.
And is selected from 0.0001 / Ca to 0.001 / Ca, preferably from 0.0001 / Ca to 0.0004 / Ca.

【0014】さらにまた請求項3の発明に係る電源入力
回路では、前記整流回路はダイオードブリッジ回路で実
現され、負荷の消費電力を検出する検出手段と、前記検
出手段の検出結果に応答し、軽負荷となったことが検出
されたとき、前記整流回路を半波整流に切換える切換手
段とを備えることを特徴とする。
[0014] Furthermore the power supply input circuit according to the invention of claim 3, wherein the rectifier circuit is realized by a diode bridge circuit, and detecting means for detecting the power consumption of the load, in response to a detection result of said detecting means, light Switching means for switching the rectifier circuit to half-wave rectification when a load is detected.

【0015】また請求項4の発明に係る電源入力回路で
は、前記整流回路はダイオードブリッジ回路で実現さ
れ、負荷の消費電力を検出する検出手段と、前記検出手
段の検出結果に応答し、軽負荷となったことが検出され
たとき、前記第1または第2のコンデンサの少なくとも
いずれか一方の静電容量を減少させる静電容量変化手段
とを備えることを特徴とする。
In the power supply input circuit according to a fourth aspect of the present invention, the rectifier circuit is realized by a diode bridge circuit, and a detecting means for detecting power consumption of a load; And capacitance changing means for reducing the capacitance of at least one of the first and second capacitors when it is detected that

【0016】[0016]

【作用】請求項1の発明に従えば、商用交流電源などの
交流電源からの入力電流を、ダイオードブリッジなどか
ら成る整流回路で整流した後、平滑コンデンサで平滑化
して、DC−DCコンバータやインバータなどの負荷側
へ出力するようにしたコンデンサインプット型の電源入
力回路において、前記平滑コンデンサと並列に第1およ
び第2のコンデンサを相互に直列に接続した直列回路を
挿入するとともに、それら第1および第2のコンデンサ
の接続点と交流電源の一対の入力端のうち、いずれか一
方との間を抵抗で接続しておく。
According to the first aspect of the present invention, an input current from an AC power supply such as a commercial AC power supply is rectified by a rectifier circuit including a diode bridge or the like, and then smoothed by a smoothing capacitor, thereby obtaining a DC-DC converter or an inverter. In a power supply input circuit of a capacitor input type for outputting to a load side, a series circuit in which first and second capacitors are connected in series with each other in parallel with the smoothing capacitor is inserted, and the first and second capacitors are connected to each other. A resistor is connected between a connection point of the second capacitor and one of a pair of input terminals of the AC power supply.

【0017】さらに、第1および第2のコンデンサの静
電容量C1,C2を、負荷側の消費電力の最大値をPm
axとし、交流電源の電源周波数をfとし、交流電源の
出力電圧の実効値をVinとするとき、0.5×Pma
x/(2×f×Vin2 )〜1.5×Pmax/(2×
f×Vin2 )、好ましくはPmax/(2×f×Vi
2 )に選ぶ。
Further, the capacitances C1 and C2 of the first and second capacitors are set to the maximum value of the power consumption on the load side by Pm.
ax, the power supply frequency of the AC power supply is f, and the effective value of the output voltage of the AC power supply is Vin, 0.5 × Pma
x / (2 × f × Vin 2 ) to 1.5 × Pmax / (2 ×
f × Vin 2 ), preferably Pmax / (2 × f × Vi
n 2 ).

【0018】また前記静電容量C1,C2との積値が前
記第1および第2のコンデンサの充電時定数となる前記
抵抗の抵抗値Rを、前記静電容量C1,C2との相対比
で、0.0001/C1〜0.001/C1または0.
0001/C2〜0.001/C2、好ましくは0.0
001/C1〜0.0004/C1または0.0001
/C2〜0.0004/C2に選ぶ。
The product value of the capacitances C1 and C2 is
The resistance value R of the resistor , which is the charging time constant of the first and second capacitors, is expressed as a relative ratio to the capacitances C1 and C2.
In, 0.0001 / C1~0.001 / C1 or 0.
0001 / C2 to 0.001 / C2, preferably 0.0
001 / C1 to 0.0004 / C1 or 0.0001
/ C2 to 0.0004 / C2.

【0019】したがって、前記第1および第2のコンデ
ンサの静電容量C1,C2は、半波内に負荷側で消費さ
れる電力に対応しており、したがって出力電力、すなわ
ち負荷が安定している状態で、たとえば電源電圧が正極
側となると、まず第1のコンデンサが抵抗で立上がりの
規制された波形の充電電流で平滑コンデンサの端子間電
圧と略等しくなるように充電されてゆき、その平滑コン
デンサおよび第1のコンデンサの端子間電圧が電源電圧
よりも高くなると前記充電が停止し、これらの平滑コン
デンサおよび第1のコンデンサから負荷側へ負荷電流が
供給される。またこのとき、前記第2のコンデンサに関
しては、前記抵抗を介して交流電源側に放電経路が形成
されて、前記第1のコンデンサの端子間電圧の上昇に伴
ってその端子間電圧が低下してゆく。
Therefore, the capacitances C1 and C2 of the first and second capacitors correspond to the power consumed on the load side within a half-wave, so that the output power, that is, the load is stable. In this state, for example, when the power supply voltage becomes positive, the first capacitor is charged with a charging current having a waveform whose rise is regulated by a resistor so as to be substantially equal to the voltage between terminals of the smoothing capacitor. When the voltage between the terminals of the first capacitor and the first capacitor becomes higher than the power supply voltage, the charging is stopped, and a load current is supplied from these smoothing capacitor and the first capacitor to the load side. At this time, with respect to the second capacitor, a discharge path is formed on the AC power supply side via the resistor, and the terminal voltage of the first capacitor decreases as the terminal voltage of the first capacitor increases. go.

【0020】その後、電源電圧が負極側となると、まず
第2のコンデンサに抵抗を介して充電電流が供給され、
該第2のコンデンサは平滑コンデンサとともに充電され
てゆく。またこのとき、第1のコンデンサは抵抗を介し
て放電を行う。
Thereafter, when the power supply voltage becomes negative, a charging current is first supplied to the second capacitor via a resistor.
The second capacitor is charged together with the smoothing capacitor. At this time, the first capacitor discharges through the resistor.

【0021】したがって、第1または第2のコンデンサ
の端子間電圧は平滑コンデンサに対応して上昇してゆ
き、このとき第2または第1のコンデンサは端子間電圧
がほぼ0となるまで放電を行っている。したがって電源
電圧の極性が切換わると、第1または第2のコンデンサ
は端子間電圧がほぼ0の状態から充電されることにな
る。これによって、平滑コンデンサだけでは電圧波形の
ピーク値付近でしか電流波形が立上がらず、したがって
高調波電流が発生するとともに、力率が低下していたの
に対して、交流電源からの電流が流れる期間が長くな
り、前記高調波電流の発生が抑制されるとともに、力率
を向上することができる。
Therefore, the voltage between the terminals of the first or second capacitor rises in correspondence with the smoothing capacitor. At this time, the second or first capacitor discharges until the voltage between the terminals becomes substantially zero. ing. Therefore, when the polarity of the power supply voltage is switched, the first or second capacitor is charged from the state where the terminal voltage is substantially zero. As a result, the current waveform rises only in the vicinity of the peak value of the voltage waveform with only the smoothing capacitor, so that a harmonic current is generated and the power factor is reduced, whereas the current from the AC power supply flows. The period becomes longer, the generation of the harmonic current is suppressed, and the power factor can be improved.

【0022】また、このような高調波電流の抑制および
力率の改善を2つのコンデンサと1つの抵抗との簡単な
構成で実現することができ、小型化および低コスト化を
図ることができるとともに、スイッチング素子などを用
いていないので、ノイズの発生する虞もない。
In addition, the suppression of the harmonic current and the improvement of the power factor can be realized with a simple configuration of two capacitors and one resistor, and the size and cost can be reduced. Since no switching element or the like is used, there is no danger of generating noise.

【0023】また請求項2の発明に従えば、商用交流電
源などの交流電源からの入力電流を、ダイオードブリッ
ジなどから成る整流回路で整流した後、平滑コンデンサ
で平滑化して、DC−DCコンバータやインバータなど
の負荷側へ出力するようにしたコンデンサインプット型
の電源入力回路において、前記平滑コンデンサのいずれ
か一方の端子と交流電源の一対の入力端のいずれか一方
との間を、コンデンサと抵抗との直列回路によって接続
しておく。
According to the second aspect of the present invention, an input current from an AC power source such as a commercial AC power source is rectified by a rectifier circuit including a diode bridge and the like, and then smoothed by a smoothing capacitor to obtain a DC-DC converter or the like. In a capacitor input type power supply input circuit configured to output to a load side such as an inverter, a capacitor and a resistor are connected between one terminal of the smoothing capacitor and one of a pair of input terminals of an AC power supply. Connected in series.

【0024】さらに前記コンデンサの静電容量Caを、
負荷側の消費電力の最大値をPmaxとし、交流電源の
電源周波数をfとし、交流電源の出力電圧の実効値をV
inとするとき、Pmax/(2×f×Vin2 )〜3
×Pmax/(2×f×Vin2 )、好ましくは2×P
max/(2×f×Vin2 )に選ぶ。
Further, the capacitance Ca of the capacitor is
The maximum value of the power consumption on the load side is Pmax, the power supply frequency of the AC power supply is f, and the effective value of the output voltage of the AC power supply is V
When in, Pmax / (2 × f × Vin 2 ) 〜3
× Pmax / (2 × f × Vin 2 ), preferably 2 × P
Select max / (2 × f × Vin 2 ).

【0025】また前記静電容量Caとの積値が前記コン
デンサの充電時定数となる前記抵抗の抵抗値Raを、
記静電容量Caとの相対比で、0.0001/Ca〜
0.001/Ca、好ましくは0.0001/Ca〜
0.0004/Caに選ぶ。
The product value of the capacitance Ca and the capacitance
The resistor resistance value Ra to the charging time constant of the capacitor, before
0.0001 / Ca- in relative ratio to the capacitance Ca
0.001 / Ca, preferably 0.0001 / Ca
Choose 0.0004 / Ca.

【0026】したがって、負荷が安定している定常状態
で、たとえば電源電圧が正極側となると、コンデンサが
抵抗で立上がりの規制された波形の充電電流で平滑コン
デンサの端子間電圧と略等しくなるように充電されてゆ
き、その平滑コンデンサおよびコンデンサの端子間電圧
が電源電圧よりも高くなると、前記充電が停止し、これ
らの平滑コンデンサおよびコンデンサから負荷側へ負荷
電流が供給される。
Therefore, in a steady state in which the load is stable, for example, when the power supply voltage is on the positive side, the charging current of the capacitor is regulated so as to be substantially equal to the voltage between the terminals of the smoothing capacitor by the charging current whose rising is regulated by the resistor. When the voltage between the terminals of the smoothing capacitor and the capacitor becomes higher than the power supply voltage, the charging is stopped, and the load current is supplied from the smoothing capacitor and the capacitor to the load side.

【0027】その後、電源電圧が負極側となると、コン
デンサに抵抗を介して放電のための電流が供給され、該
コンデンサは前記平滑コンデンサの充電に対して放電さ
れてゆく。
Thereafter, when the power supply voltage becomes negative, a current for discharging is supplied to the capacitor via a resistor, and the capacitor is discharged in response to charging of the smoothing capacitor.

【0028】したがって、電源電圧の立上がり時からコ
ンデンサに充電または放電のための電流が供給されるよ
うになり、したがって平滑コンデンサだけでは電圧波形
のピーク値付近でしか電流波形が立上がらないのに対し
て、交流電源からの電流が流れる期間が長くなり、高調
波電流の発生を抑制することができるとともに、力率を
向上することができる。
Therefore, a current for charging or discharging is supplied to the capacitor from the rise of the power supply voltage. Therefore, the current waveform rises only near the peak value of the voltage waveform with the smoothing capacitor alone. As a result, the period during which the current from the AC power supply flows becomes longer, the generation of harmonic current can be suppressed, and the power factor can be improved.

【0029】さらにまた請求項3の発明に従えば、前記
整流回路はダイオードブリッジ回路で実現されており、
検出手段によって平滑コンデンサの端子間電圧を検出す
るなどして負荷の消費電力を検出し、軽負荷となったこ
とが検出されると、切換手段によって整流回路を半波整
流に切換える。
Further, according to the invention of claim 3 , the rectifier circuit is realized by a diode bridge circuit,
The power consumption of the load is detected by detecting the voltage between the terminals of the smoothing capacitor by the detecting means, and when the light load is detected, the rectifier circuit is switched to half-wave rectification by the switching means.

【0030】したがって、軽負荷になると、たとえば前
記第1および第2のコンデンサの放電が充分に行われ
ず、負荷側へ出力される電圧が負荷に予め規定された電
圧を超えてしまうことになるのに対して、このような場
合には全波整流から半波整流に切換えることによって、
第1および第2のコンデンサならびに平滑コンデンサへ
の充電電流を抑えて、平滑コンデンサの端子間電圧が前
記規定の電圧を超えないようにすることができる。
Therefore, when the load becomes light, for example, the first and second capacitors are not sufficiently discharged, and the voltage output to the load exceeds the voltage predetermined for the load. In such a case, by switching from full-wave rectification to half-wave rectification,
The charging current to the first and second capacitors and the smoothing capacitor can be suppressed so that the voltage between the terminals of the smoothing capacitor does not exceed the specified voltage.

【0031】また請求項4の発明に従えば、前記整流回
路をダイオードブリッジ回路で構成し、検出手段によっ
て負荷ラインの線電流を検出するなどして軽負荷となっ
たことが検出されると、静電容量変化手段は第1または
第2のコンデンサの少なくともいずれか一方の静電容量
を減少させる。すなわち、たとえば第1または第2のコ
ンデンサと直列にスイッチング素子を介在しておき、軽
負荷となるとそのスイッチング素子を開放してその第1
または第2のコンデンサを切離すようにしてもよく、ま
た第1または第2のコンデンサの静電容量を複数の素子
に分割しておき、前記軽負荷となると一部の静電容量に
対応した素子を開放するようにしてもよい。
According to the invention of claim 4, when the light load is detected by detecting the line current of the load line by detecting the line current of the load line by detecting means, the rectifier circuit is constituted by a diode bridge circuit. The capacitance changing means reduces the capacitance of at least one of the first and second capacitors. That is, for example, a switching element is interposed in series with the first or second capacitor, and when the load becomes light, the switching element is opened and the first element is opened.
Alternatively, the second capacitor may be separated, and the capacitance of the first or second capacitor is divided into a plurality of elements, and when the light load is applied, a part of the capacitance is handled. The element may be opened.

【0032】このようにして、軽負荷となると、第1ま
たは第2のコンデンサの静電容量を減少させることによ
って、負荷側への出力電圧が不所望に上昇することな
く、規定された電圧以内とすることができる。
As described above, when the load becomes light, the capacitance of the first or second capacitor is reduced, so that the output voltage to the load side does not undesirably increase and falls within the specified voltage. It can be.

【0033】[0033]

【実施例】本発明の第1の実施例について、図1〜図3
に基づいて説明すれば以下のとおりである。
1 to 3 show a first embodiment of the present invention.
It is as follows if it explains based on.

【0034】図1は、本発明の第1の実施例の電源入力
回路31の電気回路図である。この電源入力回路31
は、商用交流電源32からの入力電流を整流回路33で
整流した後、平滑コンデンサC0で平滑化して出力す
る、いわゆるコンデンサインプット型の電源入力回路に
おいて、コンデンサC1,C2と、抵抗Rとを設けたも
のである。
FIG. 1 is an electric circuit diagram of a power supply input circuit 31 according to a first embodiment of the present invention. This power input circuit 31
Is a so-called capacitor input type power supply input circuit in which an input current from a commercial AC power supply 32 is rectified by a rectifier circuit 33, and then smoothed by a smoothing capacitor C0 and output. The capacitors C1 and C2 and a resistor R are provided. It is a thing.

【0035】前記整流回路33は、アノードが商用交流
電源32からの入力電源ラインL1,L2にそれぞれ接
続され、カソードがハイレベルの出力電源ラインL3に
共通に接続されるダイオードD1,D2と、カソードが
前記入力電源ラインL1,L2にそれぞれ接続され、ア
ノードがローレベルの出力電源ラインL4に共通に接続
されるダイオードD3,D4とから成るダイオードブリ
ッジで実現される。この整流回路33から出力される全
波整流された出力電流は、出力電源ラインL3,L4間
に介在される平滑コンデンサC0によって平滑化され
て、負荷側へ出力される。出力電源ラインL3,L4か
らの出力電流は、図1で示すようなDC−DCコンバー
タ34で降圧された後、演算処理回路などの負荷35に
供給されるようにしてもよく、またインバータ回路など
で、高周波電流に変換されて蛍光灯などの点灯に用いら
れ、あるいは三相交流に変換されて空気調和機の誘導モ
ータなどに与えられるようにしてもよい。
The rectifier circuit 33 includes diodes D1 and D2 whose anodes are connected to input power lines L1 and L2 from the commercial AC power supply 32, respectively, and whose cathodes are commonly connected to a high-level output power line L3. Are connected to the input power lines L1 and L2, respectively, and are implemented by diode bridges including diodes D3 and D4 whose anodes are commonly connected to the low-level output power line L4. The full-wave rectified output current output from rectifier circuit 33 is smoothed by smoothing capacitor C0 interposed between output power supply lines L3 and L4, and output to the load side. The output currents from the output power supply lines L3 and L4 may be stepped down by a DC-DC converter 34 as shown in FIG. 1 and then supplied to a load 35 such as an arithmetic processing circuit. Then, it may be converted into a high-frequency current and used for lighting a fluorescent lamp or the like, or may be converted into a three-phase alternating current and supplied to an induction motor or the like of an air conditioner.

【0036】前記出力電源ラインL3,L4間、すなわ
ち平滑コンデンサC0と並列に、前記コンデンサC1,
C2の直列回路が接続されている。前記コンデンサC
1,C2間の接続点36は、抵抗Rを介して入力電源ラ
インL1,L2のいずれか一方、この図1では入力電源
ラインL2に接続されている。
Between the output power lines L3 and L4, that is, in parallel with the smoothing capacitor C0,
A series circuit of C2 is connected. The capacitor C
A connection point 36 between the first power supply line C1 and the second power supply line C2 is connected to one of the input power supply lines L1 and L2 via a resistor R, in FIG.

【0037】本発明は、図2(a)で示す商用交流電源
32からの入力電圧波形に対して、図2(b)で示すよ
うに、単位周期T1当りにおいて電流の流れる期間T2
を大きくすることによって、高調波成分の発生を抑えよ
うとするものである。まず、以下にコンデンサC1,C
2の静電容量の決定方法を詳述する。
According to the present invention, as shown in FIG. 2B, a period T2 in which a current flows per unit cycle T1 with respect to an input voltage waveform from the commercial AC power supply 32 shown in FIG.
Is intended to suppress the generation of harmonic components. First, the capacitors C1, C
The method for determining the capacitance of No. 2 will be described in detail.

【0038】前記コンデンサC1,C2の静電容量は、
該コンデンサC1,C2内のエネルギーが半波内で消費
されるように選ばれる。すなわちそれぞれ参照符と同
一の記号で表すとき、コンデンサに蓄積されるエネルギ
ーの一般式はW=(1/2)CV2 で与えられるので、
これを変形してC=2W/V 2 とし、2つあるのでC=
W/V 2 が得られる。そして、商用交流電源32の電源
周波数をfとすると、前記半波では、C=(W/V 2
(1/2f)とすることができる。したがって、負荷側
の消費電力の最大値をPmaxとし、前記商用交流電源
32からの入力電圧の実効値をVinとするとき、負荷
変動の可能性などに対応して、 0.5×Pmax/(2×f×Vin2 )≦C1,C2 ≦1.5×Pmax/(2×f×Vin2 )・・・(1) に選ばれ、前記負荷変動の可能性が少ないときには、好
ましくは、 C1,C2=Pmax/(2×f×Vin2 ) ・・・(2) に選ばれる。
The capacitance of the capacitors C1 and C2 is
Energy of the capacitor C1, the C2 is Ru chosen to be consumed in the half-wave. That is , when represented by the same symbols as the reference symbols, the general formula of the energy stored in the capacitor is given by W = (1 /) CV 2 ,
This is transformed to C = 2W / V 2, and since there are two, C =
W / V 2 is obtained. And, the power supply of the commercial AC power supply 32
If the frequency is f, C = (W / V 2 )
(1 / 2f). Accordingly, when the maximum value of the power consumption on the load side is Pmax and the effective value of the input voltage from the commercial AC power supply 32 is Vin, 0.5 × Pmax / ( 2 × f × Vin 2 ) ≦ C1, C2 ≦ 1.5 × Pmax / (2 × f × Vin 2 ) (1), and when the possibility of the load fluctuation is small, preferably , C2 = Pmax / (2 × f × Vin 2 ) (2)

【0039】次に前記抵抗Rは、商用交流電源32側で
流れる電流波形の整形用の抵抗であり、該抵抗Rの抵抗
値が0であるときの電流波形を、図2(b)において参
照符β1で示す。この抵抗Rの抵抗値が小さくても、後
述するようなコンデンサC1,C2の動作によって、平
滑コンデンサC0のみの場合に比べて、前記期間T2を
拡げることはできるけれども、図示のように電流波形の
立上がりが急峻であるために高調波成分が多くなってし
まう。このため、以下のようにして抵抗Rの抵抗値を決
定する。
Next, the resistor R is a resistor for shaping the waveform of the current flowing on the commercial AC power supply 32 side. The current waveform when the resistance value of the resistor R is 0 is referred to in FIG. This is indicated by the symbol β1. Even if the resistance value of the resistor R is small, the period T2 can be extended by the operation of the capacitors C1 and C2 as described later, as compared with the case where only the smoothing capacitor C0 is used. Since the rise is steep, harmonic components increase. Therefore, the resistance value of the resistor R is determined as follows.

【0040】まず前述のように、立上がりによる高調波
成分の発生を抑えるために、参照符β2からβ3で示す
ように電流波形をなまらせる必要がある。さらにまた、
抵抗Rの抵抗値が0である状態での電流の最大値Ima
xからの降下量ΔIが、前記最大値Imaxの5%程度
以内で充電を完了することを目安として、 loge 0.05=−3 ・・・(3) したがって、 −3=−t/CR ・・・(4) から、 CR=t/3 ・・・(5) が得られる。
First, as described above, in order to suppress the generation of the harmonic component due to the rise, it is necessary to smooth the current waveform as indicated by reference numerals β2 to β3. Furthermore,
The maximum value Ima of the current when the resistance value of the resistor R is 0
drop amount ΔI from x is as a guide to complete charging within about 5 percent of the maximum value Imax, log e 0.05 = -3 ··· (3) Therefore, -3 = -t / CR From (4), CR = t / 3 (5) is obtained.

【0041】ここで、前記電源周波数fを50Hzとす
ると、入力電流の半周期T1は10msecとなり、図
2(b)で示す波形から、商用交流電源32側に電流が
流れている期間T2は約6msecであり、充電期間T
3は最大値で前記期間T2の1/2の3msec程度以
内とする必要があり、また最小値は後述するような実験
的な値からその1/10程度とする。これによって、 t=0.3〜3msec ・・・(6) が得られる。したがって、相対比で、R=0.0001
/C1〜0.001/C1またはR=0.0001/C
2〜0.001/C2を得ることができる。抵抗Rの抵
抗値が0であると、前述のように入力電流は図2(b)
において参照符β1で示すようになる。これに対して、
抵抗値を大きくしてゆくと、参照符β2からβ3で示す
ように、その波形がなまってゆくことになる。ただし、
あまりこの抵抗値が大きくなると損失も増加するので、
好ましくはR=0.0001/C1〜0.0004/C
1またはR=0.0001/C2〜0.0004/C2
に選ぶ。
If the power supply frequency f is 50 Hz, the half cycle T1 of the input current is 10 msec. From the waveform shown in FIG. 6 msec, and the charging period T
3 is the maximum value, which must be within about 3 msec of 1/2 of the period T2, and the minimum value is about 1/10 of an experimental value described later. Thereby, t = 0.3 to 3 msec (6) is obtained. Therefore , in a relative ratio, R = 0.0001
/ C1 to 0.001 / C1 or R = 0.0001 / C
2 to 0.001 / C2 can be obtained. If the resistance value of the resistor R is 0, the input current becomes as shown in FIG.
At the point indicated by reference numeral β1. On the contrary,
As the resistance value is increased, the waveform becomes dull as indicated by reference numerals β2 to β3. However,
If this resistance is too large, the loss will increase, so
Preferably R = 0.0001 / C1 to 0.0004 / C
1 or R = 0.0001 / C2 to 0.0004 / C2
Choose

【0042】上述のように構成された電源入力回路31
において、図3および図2を参照して、その動作を詳述
する。商用交流電源32の出力電圧が時刻t1で立上が
ってからピーク値を超える時刻t2までは、図3(a)
において参照符i1からi2で示す電流経路で平滑コン
デンサC0が充電され、その端子間電圧が図2(c)に
おいて参照符γ1で示すように変化するとともに、この
平滑コンデンサC0と略等しい端子電圧となるように、
参照符i1からi3で示す電流経路でコンデンサC1が
充電され、その端子間電圧は参照符γ2で示すように変
化する。またこのとき、負荷側には参照符i1およびi
4からi5で示される電流経路で負荷電流が供給され
る。さらにまた、コンデンサC2内の電荷は参照符i6
で示す電流経路で商用交流電源32側へ放電され、その
端子間電圧は参照符γ3で示すように変化する。
The power supply input circuit 31 configured as described above
The operation will be described in detail with reference to FIGS. FIG. 3A illustrates a state in which the output voltage of the commercial AC power supply 32 rises at time t1 and exceeds the peak value until time t2.
In FIG. 2, the smoothing capacitor C0 is charged in the current path indicated by reference numerals i1 to i2, the terminal voltage of the smoothing capacitor C0 changes as indicated by reference numeral γ1 in FIG. 2C, and the terminal voltage is substantially equal to that of the smoothing capacitor C0. So that
The capacitor C1 is charged in the current path indicated by reference numerals i1 to i3, and the voltage between its terminals changes as indicated by reference numeral γ2. At this time, reference numerals i1 and i
The load current is supplied through current paths indicated by 4 to i5. Furthermore, the charge in the capacitor C2 is referenced by i6
Is discharged to the side of the commercial AC power supply 32 through the current path indicated by, and the voltage between its terminals changes as indicated by reference numeral γ3.

【0043】次に、商用交流電源32の出力電圧が低下
してゆき、0となる時刻t3までは、図3(b)で示す
ように、商用交流電源32の出力電圧よりもコンデンサ
C0,C1の端子間電圧の方が高くなり、したがって商
用交流電源32からは電流が流れず、図3(b)におい
て参照符i4からi5で示す電流経路で平滑コンデンサ
C0から負荷側へ負荷電流が供給されるとともに、参照
符i7からi5で示す電流経路でコンデンサC1からも
負荷側へ負荷電流が供給される。またコンデンサC1か
ら平滑コンデンサC0へは、参照符i7からi2で示す
ような電流が流れ、したがって、コンデンサC0,C1
は略等しい端子間電圧で降下してゆく。またこの間も、
コンデンサC2内の電荷は参照符i6で示す電流経路で
商用交流電源32側へ放電される。
Next, until the output voltage of the commercial AC power supply 32 decreases and reaches 0, the capacitors C0 and C1 are lower than the output voltage of the commercial AC power supply 32 until time t3, as shown in FIG. Therefore, no current flows from the commercial AC power supply 32, and a load current is supplied from the smoothing capacitor C0 to the load side through a current path indicated by reference numerals i4 to i5 in FIG. 3B. At the same time, the load current is supplied from the capacitor C1 to the load side through the current paths indicated by reference numerals i7 to i5. A current flows from the capacitor C1 to the smoothing capacitor C0 as indicated by reference numerals i7 to i2.
Drop at substantially the same inter-terminal voltage. Also during this time,
The electric charge in the capacitor C2 is discharged to the commercial AC power supply 32 through a current path indicated by reference numeral i6.

【0044】商用交流電源32の出力電圧が0以下とな
ってから、負極側でのピークを通過する時刻t4まで
は、図3(c)で示すように、参照符i11からi5で
示す電流が負荷電流として、また参照符i11からi2
で示す電流が平滑コンデンサC0の充電用に供給され
る。このとき、参照符i11からi12で示す電流経路
で、コンデンサC2が平滑コンデンサC0と略等しい電
位で充電されてゆく。またこのとき、コンデンサC1,
C2は直列に接続されているので、これらの両端の端子
間電圧が上昇しようとするけれども、平滑コンデンサC
0および負荷が接続されているために、参照符i13で
示す電流経路でコンデンサC1が放電してゆく。
From time when the output voltage of the commercial AC power supply 32 becomes 0 or less to time t4 at which the peak on the negative electrode side is passed, as shown in FIG. As load current, and also from reference numerals i11 to i2
Is supplied for charging the smoothing capacitor C0. At this time, the capacitor C2 is charged at a potential substantially equal to that of the smoothing capacitor C0 through the current paths indicated by reference numerals i11 to i12. At this time, the capacitors C1,
Since C2 is connected in series, although the voltage between the terminals of these two terminals tends to increase, the smoothing capacitor C2
Since the load 0 is connected to the load, the capacitor C1 discharges in the current path indicated by reference numeral i13.

【0045】ここで、コンデンサC1に蓄積されている
電荷が負荷側で消費されないときには、コンデンサC
1,C2の直列回路からの出力電圧は、負荷側で規定さ
れた、たとえばDC−DCコンバータ34の定格入力電
圧を超えてしまう。このため、上述のようにしてコンデ
ンサC1の静電容量が選ばれる。前記図3(a)におけ
るコンデンサC2の放電時も同様であり、したがってコ
ンデンサC2の静電容量も前述のようにして選ばれる。
こうしてコンデンサC1が放電し、コンデンサC2は平
滑コンデンサC0と略等しい電位に充電される。
Here, when the charge stored in the capacitor C1 is not consumed on the load side,
The output voltage from the series circuit 1 and C2 exceeds the rated input voltage of the DC-DC converter 34 specified on the load side, for example. Therefore, the capacitance of the capacitor C1 is selected as described above. The same applies to the discharge of the capacitor C2 in FIG. 3A, and accordingly, the capacitance of the capacitor C2 is also selected as described above.
Thus, the capacitor C1 is discharged, and the capacitor C2 is charged to a potential substantially equal to that of the smoothing capacitor C0.

【0046】さらに、商用交流電源32の出力電圧が、
負極側で時刻t4以降で示すように上昇を開始する頃に
は、コンデンサC0,C2の端子間電圧が商用交流電源
32の出力電圧よりも高くなり、したがって図3(d)
で示すように、参照符i14およびi4からi5で示す
電流経路で負荷電流が流れ、また参照符i14からi2
で示す電流経路でコンデンサC2から平滑コンデンサC
0への充電が行われる。
Further, the output voltage of the commercial AC power supply 32 is
When the negative electrode starts to rise as shown after time t4, the voltage between the terminals of the capacitors C0 and C2 becomes higher than the output voltage of the commercial AC power supply 32, and accordingly, FIG.
As shown by, the load current flows through the current paths indicated by reference numerals i14 and i4 to i5, and
In the current path shown by, the capacitor C2 is
Charging to 0 is performed.

【0047】商用交流電源32の出力電圧が正極側とな
る時刻t5以降は、上述の前記時刻t1以降の動作を繰
返し、コンデンサC1,C2の直列回路の端子間電圧の
和が平滑コンデンサC0の端子間電圧よりも大きくなろ
うとするけれども、負荷および平滑コンデンサC0がこ
の直列回路に接続されているので、コンデンサC1の充
電に伴って、コンデンサC2は放電してゆく。
After the time t5 when the output voltage of the commercial AC power supply 32 becomes positive, the operation after the above-mentioned time t1 is repeated, and the sum of the voltages between the terminals of the series circuit of the capacitors C1 and C2 becomes the terminal of the smoothing capacitor C0. Since the load and the smoothing capacitor C0 are connected to the series circuit, the capacitor C2 is discharged as the capacitor C1 is charged, though it is going to be larger than the inter-voltage.

【0048】したがって、このような構成の電源入力回
路31では、商用交流電源32の出力電圧が立上がりを
開始してから、平滑コンデンサC0に充電可能な充分な
電圧にまで立上がる以前には、端子間電圧が0となって
いるコンデンサC1またはC2に充電が行われることに
よって、商用交流電源32からの出力電流を図2(b)
で示すように立上げ、前記図22において参照符Tで示
される期間に対して、長い期間T2に亘って商用交流電
源32からの出力電流が供給されるようになる。また前
記出力電流の最大値を、実効値の、たとえば2倍程度に
まで小さくすることができる。
Therefore, in the power supply input circuit 31 having such a configuration, after the output voltage of the commercial AC power supply 32 starts to rise and before it rises to a voltage sufficient to charge the smoothing capacitor C0, the terminal By charging the capacitor C1 or C2 whose inter-voltage is 0, the output current from the commercial AC power supply 32 is reduced as shown in FIG.
, The output current from the commercial AC power supply 32 is supplied over a long period T2 with respect to the period indicated by the reference numeral T in FIG. Further, the maximum value of the output current can be reduced to, for example, about twice the effective value.

【0049】このようにして、商用交流電源32側への
高調波電流の帰還を抑えることができるとともに、力率
を改善することができる電源入力回路を、コンデンサ2
つと抵抗1つの簡単な、したがって低コストで小型の構
成で実現することができるとともに、スイッチングノイ
ズの発生などの新たな問題が発生することもない。
As described above, the power supply input circuit capable of suppressing the feedback of the harmonic current to the commercial AC power supply 32 and improving the power factor is provided by the capacitor 2.
One resistor and one resistor can be realized with a simple, low-cost and compact configuration, and no new problems such as generation of switching noise occur.

【0050】なお、前記抵抗Rに代えて、極めて小さい
インダクタンスのコイルを用いても同様に、参照符β1
からβ2およびβ3で示すような波形整形を行うことが
できる。
It should be noted that, even if a coil having an extremely small inductance is used instead of the resistor R, the reference
Thus, waveform shaping as shown by β2 and β3 can be performed.

【0051】また、構成を簡素化するために、図4で示
す電源入力回路41a、または図5で示す電源入力回路
41bのように、前記コンデンサC1,C2のうちのい
ずれか一方をコンデンサCaとして設けるようにしても
よい。なお、前述の実施例に対応する構成要素には、同
一の参照符を付す。ただしこの場合には、該コンデンサ
Caの静電容量は、C1+C2の合成容量となり、これ
に対応して抵抗Raの抵抗値は、時定数tを同一値とす
る必要があるために、C1=C2であるときには1/2
となる。
In order to simplify the structure, one of the capacitors C1 and C2 is used as a capacitor Ca as in a power input circuit 41a shown in FIG. 4 or a power input circuit 41b shown in FIG. It may be provided. Note that components corresponding to the above-described embodiments are denoted by the same reference numerals. However, in this case, the capacitance of the capacitor Ca is a combined capacitance of C1 + C2, and the resistance value of the resistor Ra needs to have the same time constant t, so that C1 = C2 Is 1/2
Becomes

【0052】図6は前記電源入力回路41aの動作を説
明するための波形図であり、図7は電源入力回路41a
の動作を説明するための電気回路図である。図6(a)
において、参照符K1は整流回路33で全波整流された
出力電圧波形であり、これによって平滑コンデンサC0
の端子間電圧は、参照符K2で示すようになる。
FIG. 6 is a waveform diagram for explaining the operation of the power supply input circuit 41a, and FIG.
FIG. 3 is an electric circuit diagram for explaining the operation of FIG. FIG. 6 (a)
, K1 is an output voltage waveform that has been full-wave rectified by the rectifier circuit 33, and is therefore represented by a smoothing capacitor C0.
Is as shown by the reference numeral K2.

【0053】したがって図7(a)で示すように、参照
符i1からi2で示す電流経路で平滑コンデンサC0が
充電されるとともに参照符i1およびi4からi5で示
される電流経路で負荷電流が供給される。またコンデン
サCaには、図6(b)で示すように、端子間電圧が立
上がる時刻t1aからピーク値を超える時刻t2aまで
は、参照符i1からi21で示す電流経路で充電が行わ
れる。その後、電源電圧が負極側となる時刻t3aまで
は、参照符i22で示す電流経路でこのコンデンサCa
から負荷電流が供給されることになる。
Therefore, as shown in FIG. 7A, the smoothing capacitor C0 is charged through the current path indicated by reference numerals i1 to i2, and the load current is supplied through the current path indicated by reference numerals i1 and i4 to i5. You. As shown in FIG. 6B, the capacitor Ca is charged from the time t1a when the inter-terminal voltage rises to the time t2a when the voltage exceeds the peak value by a current path indicated by reference numerals i1 to i21. Thereafter, until time t3a when the power supply voltage becomes the negative electrode side, the capacitor Ca is supplied through the current path indicated by reference numeral i22.
Supplies a load current.

【0054】電源電圧が負極側となる時刻t3aから
は、図7(b)で示すように、商用交流電源32からの
出力電流は参照符i23で示す電流経路で負荷側へ供給
され、また参照符i24で示す電流経路でコンデンサC
aの放電のために消費され、該コンデンサCaの放電が
完了すると、その時刻t4aから電源電圧が正極側で立
上がる時刻t5aまでは、該コンデンサCaへ電流が流
れず、参照符i4からi5で示す電流経路で負荷電流が
供給されるのみとなる。
From time t3a when the power supply voltage becomes the negative side, as shown in FIG. 7B, the output current from the commercial AC power supply 32 is supplied to the load side through the current path indicated by reference numeral i23. In the current path indicated by the symbol i24, the capacitor C
When the discharge of the capacitor Ca is completed and the discharge of the capacitor Ca is completed, no current flows to the capacitor Ca from the time t4a to a time t5a when the power supply voltage rises on the positive electrode side. Only the load current is supplied through the indicated current path.

【0055】このようにコンデンサCaを1つだけ設け
るような構成であっても、商用交流電源32の出力電圧
が一方極性側の期間に充電されたコンデンサCaに対し
て、他方極性側の期間には放電のための電流が流れるこ
とになり、商用交流電源32側で電流が流れる期間T2
を長くすることができる。
Even in the case where only one capacitor Ca is provided, the output voltage of the commercial AC power supply 32 is charged during the period of one polarity, whereas the capacitor Ca is charged during the period of the other polarity. Represents a period T2 during which a current for discharging flows and a current flows on the commercial AC power supply 32 side.
Can be lengthened.

【0056】さらにまた、本発明の他の実施例として、
図8の電源入力回路51a、または図9の電源入力回路
51bで示すように、出力電源ラインL3,L4間の、
すなわち平滑コンデンサC0の端子間電圧を検出する電
圧検出回路52と、この電圧検出回路52の検出結果か
ら、軽負荷による電圧の上昇が検出されたときに制御信
号を発生する制御信号発生回路53と、前記制御信号に
応答して整流回路33を半波整流に切換える切換手段5
4を設けるようにしてもよい。
Further, as another embodiment of the present invention,
As shown by the power supply input circuit 51a in FIG. 8 or the power supply input circuit 51b in FIG.
That is, a voltage detection circuit 52 for detecting a voltage between terminals of the smoothing capacitor C0, a control signal generation circuit 53 for generating a control signal when a voltage increase due to a light load is detected from the detection result of the voltage detection circuit 52, Switching means 5 for switching rectifier circuit 33 to half-wave rectification in response to the control signal.
4 may be provided.

【0057】図10は、前記電圧検出回路52、制御信
号発生回路53および切換手段54の具体的な回路構成
を説明するための電源入力回路51aの電気回路図であ
る。前記電圧検出回路52は、出力電源ラインL3,L
4間に介在される一対の分圧抵抗r1,r2によって実
現される。
FIG. 10 is an electric circuit diagram of a power supply input circuit 51a for explaining a specific circuit configuration of the voltage detection circuit 52, the control signal generation circuit 53 and the switching means 54. The voltage detection circuit 52 includes output power lines L3, L
This is realized by a pair of voltage dividing resistors r1 and r2 interposed between the four resistors.

【0058】前記制御信号発生回路53は、前記分圧抵
抗r1,r2の接続点55の電圧を検知する電圧検知用
のトランジスタTr1と、その検知結果の反転用のトラ
ンジスタTr2と、抵抗r3,r4とを備えて構成され
ている。前記トランジスタTr1のベースは前記接続点
55に接続され、またコレクタはプルアップ用の抵抗r
3を介してハイレベルの出力電圧ラインL3 に接続され
るとともに、トランジスタTr2のベースに接続されて
いる。さらにまた、このトランジスタTr1およびトラ
ンジスタTr2のエミッタは、ローレベルの出力電源ラ
インL4に接続されている。トランジスタTr2のコレ
クタからは、抵抗r4を介して制御信号が出力される。
The control signal generating circuit 53 includes a voltage detecting transistor Tr1 for detecting a voltage at a connection point 55 of the voltage dividing resistors r1 and r2, a transistor Tr2 for inverting the detection result, and resistors r3 and r4. It is comprised including. The base of the transistor Tr1 is connected to the connection point 55, and the collector is a resistor r for pull-up.
3 and to the high-level output voltage line L3 and to the base of the transistor Tr2. Further, the emitters of the transistor Tr1 and the transistor Tr2 are connected to a low-level output power supply line L4. A control signal is output from the collector of the transistor Tr2 via the resistor r4.

【0059】前記切換手段54は、ダイオードD1のカ
ソードと、ハイレベルの出力電源ラインL3との間に介
在されるスイッチング用のトランジスタTr3と、前記
制御信号を受信し、トランジスタTr3を制御するため
のトランジスタTr4とを備えて構成されている。
The switching means 54 includes a switching transistor Tr3 interposed between the cathode of the diode D1 and the high-level output power supply line L3, and receives the control signal and controls the transistor Tr3. And a transistor Tr4.

【0060】平滑コンデンサC0の出力電圧が予め定め
る電圧、たとえばDC−DCコンバータ34の定格入力
電圧の実効値が100Vであるときには、ピーク値の1
41V以下では、前記接続点55の電圧に対してトラン
ジスタTr1は遮断しており、これによってプルアップ
用の抵抗r3を介してトランジスタTr2のベースはハ
イレベルとなって該トランジスタTr2が導通し、抵抗
r4を介して出力される前記制御信号はローレベルとな
る。したがって、トランジスタTr4が導通し、トラン
ジスタTr3のベース電流が供給されて該トランジスタ
Tr3が導通し、ダイオードD1を介してコンデンサC
0,C1への充電電流の供給が可能となる全波整流状態
となる。
When the output voltage of the smoothing capacitor C0 is a predetermined voltage, for example, when the effective value of the rated input voltage of the DC-DC converter 34 is 100 V, the peak value becomes 1
At 41 V or less, the transistor Tr1 shuts off the voltage at the connection point 55, whereby the base of the transistor Tr2 becomes high level via the pull-up resistor r3, and the transistor Tr2 conducts. The control signal output via r4 becomes low level. Therefore, the transistor Tr4 is turned on, the base current of the transistor Tr3 is supplied, the transistor Tr3 is turned on, and the capacitor C is connected via the diode D1.
A full-wave rectification state in which charging current can be supplied to 0 and C1.

【0061】これに対して、軽負荷となって、コンデン
サC1,C2での電荷が充分に消費されず電源ラインL
3の電圧が上昇すると、トランジスタTr1のベースが
ハイレベルとなって該トランジスタTr1が導通し、ト
ランジスタTr2に供給されていたベース電流をバイパ
スする。これによってトランジスタTr2が遮断し、ト
ランジスタTr4のベース電流、したがってトランジス
タTr3のベース電流が遮断されて、ダイオードD1を
介する充電電流の供給が停止され、整流回路33は半波
整流状態となる。
On the other hand, the load becomes light, the charges in the capacitors C1 and C2 are not sufficiently consumed, and the power supply line L
When the voltage of the transistor 3 rises, the base of the transistor Tr1 goes high, the transistor Tr1 conducts, and bypasses the base current supplied to the transistor Tr2. As a result, the transistor Tr2 is cut off, the base current of the transistor Tr4, that is, the base current of the transistor Tr3 is cut off, the supply of the charging current via the diode D1 is stopped, and the rectifier circuit 33 enters a half-wave rectification state.

【0062】図11および図12は上述のような整流状
態の切換に伴う電源入力回路51aの動作を説明するた
めの波形図であり、図11は定常負荷時を表し、図12
は軽負荷時を表す。なお、C1=C2として、Pmax
=2×f×C1×Vin2 とする。
FIGS. 11 and 12 are waveform diagrams for explaining the operation of the power supply input circuit 51a accompanying the switching of the rectification state as described above. FIG.
Indicates light load. In addition, assuming that C1 = C2, Pmax
= 2 × f × C1 × Vin 2 .

【0063】定常負荷時で、図11(a)において、参
照符H1で示す平滑コンデンサC0の端子間電圧が、参
照符H2で示すDC−DCコンバータ34の定格入力電
圧以下であるときには、参照符H3で示す全波整流波形
に対して、コンデンサC1,C2の端子間電圧は図11
(b)において参照符H5,H6でそれぞれ示すよう
に、前記図6(b)で示す波形と相似となる。したがっ
て、整流回路33から流れる電流は、図11(a)にお
いて参照符H4で示すようになる。
At a steady load, in FIG. 11A, when the voltage between the terminals of the smoothing capacitor C0 indicated by reference numeral H1 is equal to or lower than the rated input voltage of the DC-DC converter 34 indicated by reference numeral H2. For the full-wave rectified waveform indicated by H3, the voltage between the terminals of the capacitors C1 and C2 is as shown in FIG.
As shown by reference numerals H5 and H6 in FIG. 6B, the waveform is similar to the waveform shown in FIG. 6B. Therefore, the current flowing from the rectifier circuit 33 is as indicated by reference numeral H4 in FIG.

【0064】これに対して軽負荷時は、図12(a)で
示すように、前記参照符H2で示す定格入力電圧に対し
て、参照符H11で示す平滑コンデンサC0の端子間電
圧が超えようとする。その時刻t11〜t12間は、前
記トランジスタTr3が遮断して半波整流状態となり、
前記図3(a)における参照符i6で示すコンデンサC
2の放電経路が遮断され、該コンデンサC2の端子間電
圧は図12(b)において参照符H14で示すように保
持される。これに対して、コンデンサC1の端子間電圧
は前記時刻t11でその上昇が停止され、コンデンサC
0,C1から負荷電流が流れ、コンデンサC1の端子間
電圧は、参照符H13で示すように緩やかに低下してゆ
く。またこれによって、整流回路33から負荷側で見た
場合の電流波形は、図12(a)において、参照符H1
2で示すようになる。
On the other hand, when the load is light, as shown in FIG. 12 (a), the voltage between the terminals of the smoothing capacitor C0 shown by the reference numeral H11 may exceed the rated input voltage shown by the aforementioned reference numeral H2. And During the period from time t11 to t12, the transistor Tr3 is shut off to be in a half-wave rectification state,
The capacitor C shown by reference numeral i6 in FIG.
2 is cut off, and the voltage between the terminals of the capacitor C2 is maintained as indicated by reference numeral H14 in FIG. On the other hand, the voltage between the terminals of the capacitor C1 stops increasing at the time t11, and
A load current flows from 0 and C1, and the voltage between the terminals of the capacitor C1 gradually decreases as indicated by reference numeral H13. 12A, the current waveform when viewed from the rectifier circuit 33 on the load side is indicated by reference numeral H1 in FIG.
As shown in FIG.

【0065】前記時刻t12で、直列のコンデンサC
1,C2の端子間電圧の和が定格入力電圧以下となって
トランジスタTr3が導通し、時刻t13で電源電圧の
極性が切換わると、放電の完了していないコンデンサC
2の端子間電圧が整流回路33の出力電圧よりも高く、
両者が逆転する時刻t14から、該コンデンサC2の充
電が開始される。またこれに対応して、コンデンサC1
の放電が開始される。
At time t12, the series capacitor C
When the sum of the voltages between the terminals of the terminals C1 and C2 becomes equal to or lower than the rated input voltage, the transistor Tr3 is turned on and the polarity of the power supply voltage is switched at time t13.
2 is higher than the output voltage of the rectifier circuit 33,
The charging of the capacitor C2 is started from the time t14 when both are reversed. Correspondingly, the capacitor C1
Is started.

【0066】このように軽負荷、たとえば負荷の消費電
力の最大値Pmaxの1/2以下となったことが検出さ
れると、半波整流に切換えることによって、コンデンサ
C1,C2の端子間電圧の和が負荷の定格入力電圧より
も高くなってしまうことを防止することができる。
When it is detected that the load is less than 1/2 of the maximum value Pmax of the light load, for example, the power consumption of the load, by switching to half-wave rectification, the voltage between the terminals of the capacitors C1 and C2 is reduced. It is possible to prevent the sum from becoming higher than the rated input voltage of the load.

【0067】さらにまた、図13で示す電源入力回路6
1aおよび図14で示す電源入力回路61bのように、
軽負荷時にはコンデンサC1,C2のいずれか一方を開
放して充電を抑えるようにしてもよい。すなわち、これ
ら電源入力回路61a,61bでは、DC−DCコンバ
ータ34から負荷35への負荷ラインL5に、該負荷ラ
インL5の線電流を検出する負荷電流検出回路62を設
け、この負荷電流検出回路62によって、たとえば負荷
電流が定格電流の1/2以下となったことが検出される
と、制御信号発生回路63がスイッチ64を開放する。
前記スイッチ64は、電源入力回路61aではコンデン
サC1に関して設けられており、電源入力回路61bで
はコンデンサC2に関して設けられている。
Further, the power supply input circuit 6 shown in FIG.
1a and the power input circuit 61b shown in FIG.
At light load, charging may be suppressed by opening one of the capacitors C1 and C2. That is, in these power supply input circuits 61a and 61b, a load current detection circuit 62 for detecting a line current of the load line L5 is provided on a load line L5 from the DC-DC converter 34 to the load 35, and the load current detection circuit 62 For example, when it is detected that the load current has become 以下 or less of the rated current, the control signal generation circuit 63 opens the switch 64.
The switch 64 is provided for the capacitor C1 in the power input circuit 61a, and is provided for the capacitor C2 in the power input circuit 61b.

【0068】このような構成では、軽負荷時にはスイッ
チ64によって開放されなかった側のコンデンサ、たと
えば図13で示す電源入力回路61aではC2の端子間
電圧の変化は、前記図6(b)で示す波形と相似とな
り、このようにしてもまた、負荷の変動に対応すること
ができる。
In such a configuration, the change in the voltage between the terminals of C2 in the capacitor which is not opened by the switch 64 at the time of light load, for example, in the power supply input circuit 61a shown in FIG. 13, is shown in FIG. 6B. The waveform is similar to the waveform, and in this case, it is possible to cope with a change in load.

【0069】また、前記電源入力回路51aまたは51
bの構成と、電源入力回路61aまたは61bの構成と
を任意に組合わせて、たとえば図15で示す電源入力回
路71aおよび図16で示す電源入力回路71bのよう
に構成してもよい。これによって、負荷が、たとえば1
/2と1/4とのように、複数の段階で変化しても、そ
れぞれ最適に対応することができる。
The power input circuit 51a or 51
The configuration of b and the configuration of the power input circuit 61a or 61b may be arbitrarily combined to form, for example, a power input circuit 71a shown in FIG. 15 and a power input circuit 71b shown in FIG. This allows the load to be, for example, 1
Even when changing in a plurality of stages, such as / 2 and 1/4, it is possible to optimally cope with each of them.

【0070】さらにまた、図17で示す電源入力回路8
1aおよび図18で示す電源入力回路81bのように、
いずれか一方のコンデンサC1またはC2の開放ととも
に、残余のコンデンサC2またはC1の静電容量を小さ
くしてもよい。すなわち、コンデンサC2,C1をそれ
ぞれ部分コンデンサC2aとC3とにおよびC1aとC
3とに分割しておき、負荷が前記最大値Pmaxの1/
2以下となった時点で、制御信号発生回路63はスイッ
チ64を遮断し、さらに1/4以下となるとスイッチ8
2を遮断して、部分コンデンサC3を開放するようにし
てもよい。この場合、部分コンデンサC2a,C1aと
C3とは、たとえば相互に等しい、すなわちコンデンサ
C2,C1の1/2の静電容量に設定される。
Further, power supply input circuit 8 shown in FIG.
1a and the power input circuit 81b shown in FIG.
With the opening of either one of the capacitors C1 or C2, the capacitance of the remaining capacitor C2 or C1 may be reduced. That is, capacitors C2 and C1 are respectively connected to partial capacitors C2a and C3 and C1a and C1
3 and the load is 1 / the maximum value Pmax.
At a time point when the voltage becomes 2 or less, the control signal generating circuit 63 shuts off the switch 64, and when the voltage becomes 1/4 or less, the switch 8
2, the partial capacitor C3 may be opened. In this case, the partial capacitors C2a, C1a and C3 are set, for example, to be equal to each other, that is, set to a capacitance half of that of the capacitors C2 and C1.

【0071】さらにまた、前記電源入力回路51aまた
は51bに、前記電源入力回路81a,81bの構成を
任意に付加して、たとえば図19で示す電源入力回路9
1aおよび図20で示す電源入力回路91bのように構
成して、さらに細かな負荷変動に対応するようにしても
よい。
Further, the configuration of the power supply input circuits 81a and 81b may be arbitrarily added to the power supply input circuit 51a or 51b, for example, so that the power supply input circuit 9 shown in FIG.
1a and the power supply input circuit 91b shown in FIG. 20 so as to cope with more minute load fluctuations.

【0072】[0072]

【発明の効果】請求項1の発明に係る電源入力回路は、
以上のように、平滑コンデンサと並列に第1および第2
のコンデンサを相互に直列に接続した回路を挿入してお
くとともに、それらの接続点と交流電源の入力端のいず
れか一方との間を抵抗で接続し、前記コンデンサの静電
容量C1,C2を、0.5×Pmax/(2×f×Vi
2 )〜1.5×Pmax/(2×f×Vin2 )、好
ましくはPmax/(2×f×Vin2 )に選び、抵抗
の抵抗値Rを、0.0001/C1〜0.001/C1
または0.0001/C2〜0.001/C2、好まし
くは0.0001/C1〜0.0004/C1または
0.0001/C2〜0.0004/C2に選ぶ。
According to the first aspect of the present invention, a power supply input circuit includes:
As described above, the first and second capacitors are connected in parallel with the smoothing capacitor.
Are connected in series with each other, and a connection point between the connection point and one of the input terminals of the AC power supply is connected by a resistor, and the capacitances C1 and C2 of the capacitors are changed. , 0.5 × Pmax / (2 × f × Vi
n 2 ) to 1.5 × Pmax / (2 × f × Vin 2 ), preferably Pmax / (2 × f × Vin 2 ), and the resistance value R of the resistor is 0.0001 / C1 to 0.001. / C1
Or 0.0001 / C2 to 0.001 / C2, preferably 0.0001 / C1 to 0.0004 / C1 or 0.0001 / C2 to 0.0004 / C2.

【0073】それゆえ、電源電圧が一方極性となって、
一方のコンデンサ、たとえば第1のコンデンサが充電さ
れてゆくときには、他方のコンデンサ、すなわち第2の
コンデンサが放電を行い、電源電圧の極性が切換わると
直ちに他方のコンデンサに充電電流が流れることにな
る。これによって、平滑コンデンサだけでは、電源電圧
のピーク値付近でしか充電電流が流れないのに対して、
交流電源側から見た電流の流れる期間を長くすることが
でき、高調波電流の発生を抑えることができるととも
に、力率を向上することができる。
Therefore, the power supply voltage has one polarity,
When one capacitor, for example, the first capacitor is being charged, the other capacitor, that is, the second capacitor, discharges, and as soon as the polarity of the power supply voltage is switched, a charging current flows to the other capacitor. . This allows the charging current to flow only near the peak value of the power supply voltage with only the smoothing capacitor,
The period during which the current flows as viewed from the AC power supply side can be lengthened, the generation of harmonic current can be suppressed, and the power factor can be improved.

【0074】またこのような高調波電流の抑制および力
率の改善を、2つのコンデンサと1つの抵抗との簡単な
構成で実現することができ、小型化および低コスト化を
図ることができるとともに、スイッチング素子などを用
いていないので、ノイズの発生する虞もない。
Further, such suppression of the harmonic current and improvement of the power factor can be realized with a simple configuration of two capacitors and one resistor, and the size and cost can be reduced. Since no switching element or the like is used, there is no danger of generating noise.

【0075】また請求項2の発明に係る電源入力回路
は、以上のように、平滑コンデンサのいずれか一方の端
子と交流電源の入力端のいずれか一方との間に、コンデ
ンサと抵抗との直列回路を介在し、前記コンデンサの静
電容量Caを、Pmax/(2×f×Vin2 )〜3×
Pmax/(2×f×Vin2 )、好ましくは2×Pm
ax/(2×f×Vin2 )に選び、抵抗の抵抗値Ra
を、0.0001/Ca〜0.001/Ca、好ましく
は0.0001/Ca〜0.0004/Caに選ぶ。
In the power supply input circuit according to the second aspect of the present invention, as described above, a series connection of a capacitor and a resistor is provided between one terminal of the smoothing capacitor and one of the input terminals of the AC power supply. By interposing a circuit, the capacitance Ca of the capacitor is calculated as Pmax / (2 × f × Vin 2 ) to 3 ×
Pmax / (2 × f × Vin 2 ), preferably 2 × Pm
ax / (2 × f × Vin 2 ), and the resistance value Ra of the resistor
Is selected to be 0.0001 / Ca to 0.001 / Ca, preferably 0.0001 / Ca to 0.0004 / Ca.

【0076】それゆえ、電源電圧が一方の極性側である
ときには、たとえば前記コンデンサは平滑コンデンサに
対応して充電されてゆき、他方極性側に切換わると、そ
の切換わった直後から、放電のための電流が流れること
になる。こうして、交流電源側から見た電流の流れる期
間を長くすることができ、高調波電流の発生を抑えるこ
とができるとともに、力率を改善することができる。
Therefore, when the power supply voltage is on one polarity side, for example, the capacitor is charged corresponding to the smoothing capacitor, and when it is switched to the other polarity side, the capacitor is discharged immediately after the switching. Will flow. In this way, the period during which the current flows from the side of the AC power supply can be lengthened, the generation of harmonic current can be suppressed, and the power factor can be improved.

【0077】さらにまた請求項3の発明に係る電源入力
回路は、以上のように、軽負荷となると整流回路を半波
整流に切換える。
Furthermore, the power supply input circuit according to the third aspect of the present invention switches the rectifier circuit to half-wave rectification when the load becomes light as described above.

【0078】それゆえ、軽負荷になって、たとえば前記
第1および第2のコンデンサの放電が充分に行われなく
なる可能性のあるときには、第1および第2のコンデン
サならびに平滑コンデンサへの充電電流を抑えて、平滑
コンデンサの端子間電圧を規定の電圧以内に抑えること
ができる。
Therefore, when the load becomes light and, for example, the first and second capacitors may not be sufficiently discharged, the charging current to the first and second capacitors and the smoothing capacitor is reduced. Thus, the voltage between the terminals of the smoothing capacitor can be suppressed within a specified voltage.

【0079】また請求項4の発明に係る電源入力回路
は、以上のように、軽負荷となったことが検出される
と、前記第1または第2のコンデンサの少なくともいず
れか一方の静電容量を減少させる。
In the power supply input circuit according to the fourth aspect of the present invention, when the light load is detected as described above, the capacitance of at least one of the first and second capacitors is determined. Decrease.

【0080】それゆえ、上述の場合と同様に、充電電流
を抑えて、平滑コンデンサの端子間電圧を前記規定の電
圧以内に抑えることができる。
Therefore, as in the case described above, the charging current can be suppressed, and the voltage between the terminals of the smoothing capacitor can be suppressed within the above-mentioned specified voltage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の電源入力回路の電気回
路図である。
FIG. 1 is an electric circuit diagram of a power supply input circuit according to a first embodiment of the present invention.

【図2】図1で示す電源入力回路の動作を説明するため
の波形図である。
FIG. 2 is a waveform chart for explaining an operation of the power supply input circuit shown in FIG. 1;

【図3】図1で示す電源入力回路の動作を説明するため
の電気回路図である。
FIG. 3 is an electric circuit diagram for explaining an operation of the power supply input circuit shown in FIG. 1;

【図4】本発明の第2の実施例の電源入力回路の電気回
路図である。
FIG. 4 is an electric circuit diagram of a power supply input circuit according to a second embodiment of the present invention.

【図5】本発明の第3の実施例の電源入力回路の電気回
路図である。
FIG. 5 is an electric circuit diagram of a power supply input circuit according to a third embodiment of the present invention.

【図6】図4で示す電源入力回路の動作を説明するため
の波形図である。
FIG. 6 is a waveform chart for explaining the operation of the power supply input circuit shown in FIG. 4;

【図7】図4で示す電源入力回路の動作を説明するため
の電気回路図である。
FIG. 7 is an electric circuit diagram for explaining an operation of the power supply input circuit shown in FIG. 4;

【図8】本発明の第4の実施例の電源入力回路の電気的
構成を示すブロック図である。
FIG. 8 is a block diagram showing an electrical configuration of a power supply input circuit according to a fourth embodiment of the present invention.

【図9】本発明の第5の実施例の電源入力回路の電気的
構成を示すブロック図である。
FIG. 9 is a block diagram illustrating an electrical configuration of a power supply input circuit according to a fifth embodiment of the present invention.

【図10】図8で示す電源入力回路における電圧検出回
路、制御信号発生回路および切換手段の具体的構成を示
す電気回路図である。
10 is an electric circuit diagram showing a specific configuration of a voltage detection circuit, a control signal generation circuit, and a switching unit in the power supply input circuit shown in FIG.

【図11】図8で示す電源入力回路の定常負荷時の動作
を説明するための波形図である。
FIG. 11 is a waveform chart for explaining the operation of the power supply input circuit shown in FIG. 8 at the time of a steady load.

【図12】図8で示す電源入力回路の軽負荷時の動作を
説明するための波形図である。
12 is a waveform chart for explaining an operation of the power supply input circuit shown in FIG. 8 at a light load.

【図13】本発明の第6の実施例の電源入力回路の電気
的構成を示すブロック図である。
FIG. 13 is a block diagram showing an electrical configuration of a power supply input circuit according to a sixth embodiment of the present invention.

【図14】本発明の第7の実施例の電源入力回路の電気
的構成を示すブロック図である。
FIG. 14 is a block diagram illustrating an electrical configuration of a power supply input circuit according to a seventh embodiment of the present invention.

【図15】本発明の第8の実施例の電源入力回路の電気
的構成を示すブロック図である。
FIG. 15 is a block diagram showing an electrical configuration of a power supply input circuit according to an eighth embodiment of the present invention.

【図16】本発明の第9の実施例の電源入力回路の電気
的構成を示すブロック図である。
FIG. 16 is a block diagram showing an electric configuration of a power supply input circuit according to a ninth embodiment of the present invention.

【図17】本発明の第10の実施例の電源入力回路の電
気的構成を示すブロック図である。
FIG. 17 is a block diagram showing an electrical configuration of a power supply input circuit according to a tenth embodiment of the present invention.

【図18】本発明の第11の実施例の電源入力回路の電
気的構成を示すブロック図である。
FIG. 18 is a block diagram showing an electrical configuration of a power supply input circuit according to an eleventh embodiment of the present invention.

【図19】本発明の第12の実施例の電源入力回路の電
気的構成を示すブロック図である。
FIG. 19 is a block diagram showing an electrical configuration of a power supply input circuit according to a twelfth embodiment of the present invention.

【図20】本発明の第13の実施例の電源入力回路の電
気的構成を示すブロック図である。
FIG. 20 is a block diagram showing an electrical configuration of a power supply input circuit according to a thirteenth embodiment of the present invention.

【図21】従来からの電源入力回路の電気回路図であ
る。
FIG. 21 is an electric circuit diagram of a conventional power supply input circuit.

【図22】図21で示す電源入力回路の問題点を説明す
るための波形図である。
FIG. 22 is a waveform chart for explaining a problem of the power supply input circuit shown in FIG. 21;

【図23】図21で示す電源入力回路の問題点を解決す
るための第1の従来技術の電源入力回路の電気回路図で
ある。
FIG. 23 is an electric circuit diagram of a first conventional power supply input circuit for solving the problem of the power supply input circuit shown in FIG. 21;

【図24】図21で示す電源入力回路の問題点を解決す
るための第2の従来技術の電源入力回路の電気回路図で
ある。
FIG. 24 is an electric circuit diagram of a second conventional power supply input circuit for solving the problem of the power supply input circuit shown in FIG. 21;

【符号の説明】[Explanation of symbols]

31 電源入力回路 32 商用交流電源 33 整流回路 34 DC−DCコンバータ 35 負荷 41a 電源入力回路 41b 電源入力回路 51a 電源入力回路 51b 電源入力回路 52 電圧検出回路(検出手段) 53 制御信号発生回路 54 切換手段 61a 電源入力回路 61b 電源入力回路 62 負荷電流検出回路(検出手段) 63 制御信号発生回路 64 スイッチ(静電容量変化手段) 71a 電源入力回路 71b 電源入力回路 81a 電源入力回路 81b 電源入力回路 82 スイッチ(静電容量変化手段) 91a 電源入力回路 91b 電源入力回路 C0 平滑コンデンサ C1 コンデンサ C2 コンデンサ Ca コンデンサ C1a コンデンサ C2a コンデンサ C3 コンデンサ R 抵抗 Ra 抵抗 31 power input circuit 32 commercial AC power supply 33 rectifier circuit 34 DC-DC converter 35 load 41a power input circuit 41b power input circuit 51a power input circuit 51b power input circuit 52 voltage detection circuit (detection means) 53 control signal generation circuit 54 switching means 61a power input circuit 61b power input circuit 62 load current detection circuit (detection means) 63 control signal generation circuit 64 switch (capacitance changing means) 71a power input circuit 71b power input circuit 81a power input circuit 81b power input circuit 82 switch ( Capacitance changing means) 91a Power input circuit 91b Power input circuit C0 Smoothing capacitor C1 Capacitor C2 Capacitor Ca capacitor C1a Capacitor C2a Capacitor C3 Capacitor R Resistance Ra Resistance

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】交流電源からの入力電流を整流回路で整流
した後、平滑コンデンサで平滑化して負荷側へ出力する
電源入力回路において、 相互に直列に接続されて前記平滑コンデンサと並列に接
続される第1および第2の2つのコンデンサと、 一方の端子が前記第1のコンデンサと第2のコンデンサ
との接続点に、他方の端子が前記交流電源の一対の入力
端のいずれか一方と接続される抵抗とを含み、 前記第1および第2のコンデンサの静電容量C1,C2
を、前記負荷側の消費電力の最大値をPmaxとし、前
記交流電源の電源周波数をfとし、前記交流電源の出力
電圧の実効値をVinとするとき、0.5×Pmax/
(2×f×Vin2 )〜1.5×Pmax/(2×f×
Vin2 )に選び、 前記静電容量C1,C2との積値が前記第1および第2
のコンデンサの充電時定数となる前記抵抗の抵抗値R
を、前記静電容量C1,C2との相対比で、0.000
1/C1〜0.001/C1または0.0001/C2
〜0.001/C2に選ぶことを特徴とする電源入力回
路。
1. A power supply input circuit for rectifying an input current from an AC power supply with a rectifier circuit, smoothing the rectified current with a smoothing capacitor, and outputting the rectified current to a load side, wherein the power supply input circuit is connected in series with each other and connected in parallel with the smoothing capacitor. A first terminal connected to a connection point between the first capacitor and the second capacitor, and a second terminal connected to one of a pair of input terminals of the AC power supply. Capacitances C1 and C2 of the first and second capacitors.
When the maximum value of the power consumption on the load side is Pmax, the power supply frequency of the AC power supply is f, and the effective value of the output voltage of the AC power supply is Vin, 0.5 × Pmax /
(2 × f × Vin 2 ) to 1.5 × Pmax / (2 × f ×
Vin 2 ), and the product value of the capacitances C1 and C2 is equal to the first and second capacitance values.
The resistance value R of the resistor, which becomes the charging time constant of the capacitor
Is 0.000 as a relative ratio to the capacitances C1 and C2.
1 / C1 to 0.001 / C1 or 0.0001 / C2
A power supply input circuit characterized in that the power supply input circuit is selected to be 0.001 to C2 / C2.
【請求項2】交流電源からの入力電流を整流回路で整流
した後、平滑コンデンサで平滑化して負荷側へ出力する
電源入力回路において、 一方の端子が前記平滑コンデンサのいずれか一方の端子
と接続されるコンデンサと、 一方の端子が前記コンデンサの他方の端子に、他方の端
子が前記交流電源の一対の入力端のいずれか一方と接続
される抵抗とを含み、 前記コンデンサの静電容量Caを、前記負荷側の消費電
力の最大値をPmaxとし、前記交流電源の電源周波数
をfとし、前記交流電源の出力電圧の実効値をVinと
するとき、Pmax/(2×f×Vin2 )〜3×Pm
ax/(2×f×Vin2 )に選び、 前記静電容量Caとの積値が前記コンデンサの充電時定
数となる前記抵抗の抵抗値Raを、前記静電容量Caと
の相対比で、0.0001/Ca〜0.001/Caに
選ぶことを特徴とする電源入力回路。
2. A power supply input circuit for rectifying an input current from an AC power supply with a rectifier circuit, smoothing the rectified current with a smoothing capacitor, and outputting the rectified current to a load side, wherein one terminal is connected to one of the terminals of the smoothing capacitor. And a resistor having one terminal connected to the other terminal of the capacitor and the other terminal connected to one of a pair of input terminals of the AC power supply. When the maximum value of the power consumption on the load side is Pmax, the power supply frequency of the AC power supply is f, and the effective value of the output voltage of the AC power supply is Vin, Pmax / (2 × f × Vin 2 ) to 3 x Pm
ax / (2 × f × Vin 2 ), and the resistance value Ra of the resistor whose product value with the capacitance Ca is the charging time constant of the capacitor is represented by a relative ratio with the capacitance Ca, A power supply input circuit selected from 0.0001 / Ca to 0.001 / Ca.
【請求項3】前記整流回路はダイオードブリッジ回路で
実現され、 負荷の消費電力を検出する検出手段と、 前記検出手段の検出結果に応答し、軽負荷となったこと
が検出されたとき、前記整流回路を半波整流に切換える
切換手段とを備えることを特徴とする請求項1記載の電
源入力回路。
3. The rectifier circuit is realized by a diode bridge circuit, a detecting means for detecting power consumption of a load, and a light load is detected in response to a detection result of the detecting means. 2. The power supply input circuit according to claim 1, further comprising switching means for switching the rectifier circuit to half-wave rectification.
【請求項4】前記整流回路はダイオードブリッジ回路で
実現され、 負荷の消費電力を検出する検出手段と、 前記検出手段の検出結果に応答し、軽負荷となったこと
が検出されたとき、前記第1または第2のコンデンサの
少なくともいずれか一方の静電容量を減少させる静電容
量変化手段とを備えることを特徴とする請求項1または
3記載の電源入力回路。
4. The rectifier circuit is realized by a diode bridge circuit, and detecting means for detecting the power consumption of the load; responding to the detection result of the detecting means, when it is detected that the load becomes light, 4. The power supply input circuit according to claim 1, further comprising: capacitance changing means for reducing capacitance of at least one of the first and second capacitors.
JP01603295A 1995-02-02 1995-02-02 Power input circuit Expired - Fee Related JP3181804B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01603295A JP3181804B2 (en) 1995-02-02 1995-02-02 Power input circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01603295A JP3181804B2 (en) 1995-02-02 1995-02-02 Power input circuit

Publications (2)

Publication Number Publication Date
JPH08214540A JPH08214540A (en) 1996-08-20
JP3181804B2 true JP3181804B2 (en) 2001-07-03

Family

ID=11905239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01603295A Expired - Fee Related JP3181804B2 (en) 1995-02-02 1995-02-02 Power input circuit

Country Status (1)

Country Link
JP (1) JP3181804B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5540566B2 (en) * 2009-05-21 2014-07-02 株式会社Ihi Rectifier
JP6379660B2 (en) * 2013-06-27 2018-08-29 Tdk株式会社 Wireless power receiving apparatus and wireless power transmission apparatus
EP3896836A4 (en) * 2019-01-30 2022-08-24 Daikin Industries, Ltd. Power conversion device
JP7181485B2 (en) * 2021-05-10 2022-12-01 ダイキン工業株式会社 power circuit

Also Published As

Publication number Publication date
JPH08214540A (en) 1996-08-20

Similar Documents

Publication Publication Date Title
JP3263225B2 (en) Power harmonic current suppression means
JPH11187662A (en) Dc-to-dc converter
JP3181804B2 (en) Power input circuit
JP2007236034A (en) Power supply system
JP2000253663A (en) Dc power supply apparatus
JP3402031B2 (en) DC power supply
JPH1132480A (en) Switching type dc power supply device
JP3522405B2 (en) Flyback type and forward type switching power supply
JPH0998576A (en) Dc power supply
JPH0678535A (en) Dc power supply equipment
JP3400132B2 (en) Switching power supply
JPH10127046A (en) Control circuit for step-up converter
JP2001169555A (en) Power converter
JP3590152B2 (en) DC power supply
JP3996440B2 (en) Switching power supply
JP3332295B2 (en) Power supply
JP3336134B2 (en) Power supply
JP3573733B2 (en) Power supply circuit
JP2964839B2 (en) Power converter
JP2021058064A (en) Rectification voltage smoothing circuit, ac-dc conversion circuit and power conversion circuit
JP2004088972A (en) Power-conversion device
JP2674267B2 (en) Power supply
JPH08186982A (en) Dc power supply
JPH06327245A (en) Power supply device of air conditioner for electric vehicle
JPH10143261A (en) Switching power unit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees