JP3174217B2 - Chopper type regulator and chopper type regulator IC - Google Patents
Chopper type regulator and chopper type regulator ICInfo
- Publication number
- JP3174217B2 JP3174217B2 JP07606394A JP7606394A JP3174217B2 JP 3174217 B2 JP3174217 B2 JP 3174217B2 JP 07606394 A JP07606394 A JP 07606394A JP 7606394 A JP7606394 A JP 7606394A JP 3174217 B2 JP3174217 B2 JP 3174217B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- voltage
- type regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、基準電圧と出力電圧と
の誤差に基づいて、PNPトランジスタである出力トラ
ンジスタのスイッチングを制御することにより、出力電
圧を安定化するチョッパ型レギュレータおよびチョッパ
型レギュレータICに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chopper type regulator and a chopper type regulator for stabilizing an output voltage by controlling switching of an output transistor which is a PNP transistor based on an error between a reference voltage and an output voltage. IC related.
【0002】[0002]
【従来の技術】電子機器等に必要となる安定化された直
流電圧を得るには、一般にレギュレータが用いられてい
る。このレギュレータの一種として、入力電圧より低い
出力電圧を得る降圧型レギュレータがあり、この降圧型
レギュレータには2種のタイプがある。第1のタイプ
は、ドロッパ方式と呼ばれるレギュレータであって、発
生するノイズが小さく、設計が容易であるという利点を
持つ反面、入力電圧と出力電圧との差異が大きい場合に
は、発熱量が多くなり、効率が悪化するという欠点を持
つ。2. Description of the Related Art In order to obtain a stabilized DC voltage required for electronic equipment and the like, a regulator is generally used. As one type of this regulator, there is a step-down regulator that obtains an output voltage lower than the input voltage, and there are two types of this step-down regulator. The first type is a regulator called a dropper type, which has the advantages that noise generated is small and design is easy, but when the difference between the input voltage and the output voltage is large, a large amount of heat is generated. This has the disadvantage that the efficiency is reduced.
【0003】第2のタイプは、入力電圧と出力電圧との
差異が大きい場合にも効率が低下しないチョッパ方式の
レギュレータである。以下に、このチョッパ型レギュレ
ータの従来技術について、図面を参照しつつ説明する。[0003] The second type is a chopper type regulator whose efficiency does not decrease even when the difference between the input voltage and the output voltage is large. Hereinafter, a conventional technique of the chopper type regulator will be described with reference to the drawings.
【0004】図9は、チョッパ型レギュレータIC13
(以下ではIC13と称する)を用いてレギュレータを
構成した場合を示している。このIC13には、基準電
圧回路1、誤差増幅器2、発振器3、PWMコンパレー
タ4、PNPトランジスタであるドライブトランジスタ
5、およびNPNトランジスタである出力トランジスタ
6が形成されており、電圧モードのパルス幅制御を行っ
て出力電圧を安定化する。なお、IC13には、キャッ
チダイオード7、コイル8、2つの抵抗9,10からな
る分圧回路、および出力コンデンサ11が、不可欠の要
素として外付けされる(12は負荷を示している)。FIG. 9 shows a chopper type regulator IC 13.
(Hereinafter, it is referred to as an IC 13). The IC 13 includes a reference voltage circuit 1, an error amplifier 2, an oscillator 3, a PWM comparator 4, a drive transistor 5 as a PNP transistor, and an output transistor 6 as an NPN transistor. To stabilize the output voltage. The IC 13 is provided with a catch diode 7, a coil 8, a voltage dividing circuit composed of two resistors 9 and 10, and an output capacitor 11 as indispensable elements (12 denotes a load).
【0005】以下に、このチョッパ型レギュレータの動
作を説明する。The operation of this chopper type regulator will be described below.
【0006】先ず、入力端子INに入力電圧VINが印加
されるとIC13の動作が起動され、出力端子OUTに
接続されている抵抗9,10の分圧回路によって分圧さ
れた出力電圧が端子ADJにフィードバックされる。端
子ADJは、誤差増幅器2の反転入力に接続されている
ので、誤差増幅器2からは、分圧された出力電圧と基準
電圧との誤差を示す誤差信号が出力される。この誤差信
号は、図10において、aの2種の波形W1,W2のう
ち、波形W1として示されている。First, when the input voltage V IN is applied to the input terminal IN, the operation of the IC 13 is started, and the output voltage divided by the voltage dividing circuit of the resistors 9 and 10 connected to the output terminal OUT is applied to the terminal. Feedback to ADJ. Since the terminal ADJ is connected to the inverting input of the error amplifier 2, the error amplifier 2 outputs an error signal indicating an error between the divided output voltage and the reference voltage. This error signal is shown as a waveform W1 in FIG. 10 among the two types of waveforms a1 and W2.
【0007】一方、PWMコンパレータ4においては、
発振器3から送出され、波形W2として示される波と、
波形W1として示される誤差信号とが比較される。その
ためPWMコンパレータ4からは、bにより示す波形信
号が出力される。この信号は、ドライブトランジスタ5
を介して、出力トランジスタ6のスイッチングを制御す
る。そのため、負荷12に与えられる電圧は、抵抗9,
10により分圧された電圧が、基準電圧と等しくなるよ
うに制御される。On the other hand, in the PWM comparator 4,
A wave transmitted from the oscillator 3 and shown as a waveform W2;
The error signal shown as the waveform W1 is compared. Therefore, the PWM comparator 4 outputs a waveform signal indicated by b. This signal is applied to the drive transistor 5
, The switching of the output transistor 6 is controlled. Therefore, the voltage applied to the load 12 is
The voltage divided by 10 is controlled to be equal to the reference voltage.
【0008】詳細に説明すると、上記スイッチングにお
いては、出力トランジスタ6がオン状態であるとき、入
力端子IN、出力トランジスタ6、およびコイル8を介
して、電流が負荷12に供給される。また出力トランジ
スタ6がオフ状態であるときには、出力トランジスタ6
がオン状態である期間にコイル8に蓄えられたエネルギ
ーが、負荷12、キャッチダイオード7、コイル8によ
り形成される閉回路に電流を流す(負荷12に電流が供
給される)。More specifically, in the above switching, when the output transistor 6 is on, a current is supplied to the load 12 via the input terminal IN, the output transistor 6 and the coil 8. When the output transistor 6 is off, the output transistor 6
The energy stored in the coil 8 during the period when the power supply is in the ON state causes a current to flow through a closed circuit formed by the load 12, the catch diode 7, and the coil 8 (current is supplied to the load 12).
【0009】上記動作において出力トランジスタ6に流
れる電流は波形c、キャッチダイオード7に流れる電流
は波形d、コイル8に流れる電流は波形eに示す電流と
なる。そのため負荷12には、波形eの平均値(W3に
より示す)なる電流が供給されることとなる。In the above operation, the current flowing through the output transistor 6 has a waveform c, the current flowing through the catch diode 7 has a waveform d, and the current flowing through the coil 8 has a waveform e. Therefore, a current having an average value (indicated by W3) of the waveform e is supplied to the load 12.
【0010】ここで、出力トランジスタ6のオン状態と
なる期間をt1、オフ状態となる期間をt2とし、デュ
ーティをMとして、M=t1/(t1+t2)により示
すとすると、値Mは、下式Here, assuming that the period during which the output transistor 6 is on is t1, the period during which the output transistor 6 is off is t2, and the duty is M, M = t1 / (t1 + t2).
【0011】[0011]
【数1】M=VO +VF /(VIN−VCE(sat) +VF ) 但し VO ;出力電圧 VF ;キャッチダイオード7の順方向電圧 VIN ;入力電圧 VCE(sat) ;出力トランジスタ6のコレクタ・エミッタ
間電圧 として示される。つまり出力電圧、キャッチダイオード
7の順方向電圧、入力電圧、出力トランジスタ6のコレ
クタ・エミッタ間電圧により、期間t1,t2が決定さ
れる。M = V O + V F / (V IN −V CE (sat) + V F ) where V O ; output voltage V F ; forward voltage V IN of catch diode 7; input voltage V CE (sat) ; It is shown as the collector-emitter voltage of the output transistor 6. That is, the periods t1 and t2 are determined by the output voltage, the forward voltage of the catch diode 7, the input voltage, and the collector-emitter voltage of the output transistor 6.
【0012】図11は、電流モードのパルス幅制御を行
うチョッパ型レギュレータIC16(以下ではIC16
と称する)を用いて構成された従来技術を示している。
なお、図11におけるブロックのうち、図9に示したブ
ロックと構成が同一であるブロックには、図9において
付与した符号と同一符号を付与している。FIG. 11 shows a chopper type regulator IC16 (hereinafter, IC16) for performing pulse width control in a current mode.
(Hereinafter referred to as "conventional technology").
Note that among the blocks in FIG. 11, the blocks having the same configuration as the blocks shown in FIG. 9 are denoted by the same reference numerals as those denoted in FIG.
【0013】IC16には、基準電圧回路1、誤差増幅
器2、発振器17、PWMコンパレータ4、フリップフ
ロップ14、電流検出増幅器15、電流検出用抵抗2
5、ドライブトランジスタ5、および出力トランジスタ
6が形成されている。またキャッチダイオード7、コイ
ル8、抵抗9,10からなる分圧回路、出力コンデンサ
11が外付けされる。そして抵抗9,10の分圧回路に
より分圧された出力電圧と基準電圧との誤差が、誤差増
幅器2から、誤差信号として出力される。この誤差信号
は、図12では、波形W4として示されている。The IC 16 includes a reference voltage circuit 1, an error amplifier 2, an oscillator 17, a PWM comparator 4, a flip-flop 14, a current detection amplifier 15, and a current detection resistor 2.
5, a drive transistor 5, and an output transistor 6 are formed. Further, a voltage dividing circuit including a catch diode 7, a coil 8, and resistors 9 and 10, and an output capacitor 11 are externally provided. Then, an error between the output voltage divided by the voltage dividing circuit of the resistors 9 and 10 and the reference voltage is output from the error amplifier 2 as an error signal. This error signal is shown as a waveform W4 in FIG.
【0014】そして電流検出増幅器15から出力され、
電流検出用抵抗25に流れる電流値を示す波形W5と、
誤差信号を示す波形W4とは、PWMコンパレータ4に
よって比較される。そのため誤差増幅器2の出力電圧よ
り電流検出増幅器15の出力電圧が高くなると、PWM
コンパレータ4の出力はHレベル(gにより示す)とな
り、フリップフロップ14はリセットされる。このリセ
ットによってドライブトランジスタ5と出力トランジス
タ6とはオフとなる。そしてオフ状態は、発振器17か
ら、フリップフロップ14をセットするためのパルス
(hにより示す)が送出されたとき、オン状態に反転す
る。The output from the current detection amplifier 15 is
A waveform W5 indicating the value of the current flowing through the current detection resistor 25;
The waveform W4 indicating the error signal is compared by the PWM comparator 4. Therefore, when the output voltage of the current detection amplifier 15 becomes higher than the output voltage of the error amplifier 2, PWM
The output of the comparator 4 becomes H level (indicated by g), and the flip-flop 14 is reset. By this reset, the drive transistor 5 and the output transistor 6 are turned off. The off state is inverted to the on state when a pulse (indicated by h) for setting the flip-flop 14 is transmitted from the oscillator 17.
【0015】上記したように、電流モードのチョッパ型
レギュレータは、電流検出用抵抗25に流れる電流を監
視することによって、抵抗9,10の分圧回路の分圧電
圧と基準電圧の値とに基づき、出力電圧VO を制御す
る。As described above, the current mode chopper type regulator monitors the current flowing through the current detecting resistor 25, and thereby, based on the divided voltage of the voltage dividing circuit of the resistors 9 and 10, and the value of the reference voltage. Control the output voltage V O.
【0016】なお、図12における波形j,k,lは、
上記した電流モードによる制御時の主要電流波形を示し
ており、jは出力トランジスタ6に流れる電流、kはキ
ャッチダイオード7に流れる電流、lはコイル8に流れ
る電流の、各電流波形を示している。そして負荷12に
は、コイル8に流れる電流の平均値(W6により示す)
が供給される。Note that the waveforms j, k, and l in FIG.
The main current waveforms at the time of control in the above-described current mode are shown, where j is a current flowing through the output transistor 6, k is a current flowing through the catch diode 7, and l is a current flowing through the coil 8. . The load 12 has an average value of the current flowing through the coil 8 (indicated by W6).
Is supplied.
【0017】これら2種のチョッパ型レギュレータの特
徴を述べると、電圧モードのチョッパ型レギュレータの
方が構成が簡単であるが、出力電圧VO が変動してから
後になってパルス幅が変化する構成であるため、入力電
圧VINの変動への追従に遅れが生じるという欠点があ
る。一方、電流モードのチョッパ型レギュレータは、出
力電圧VO に変動が生じる以前において、入力電圧VIN
の変動に対応するパルス幅の変化が生じるので、入力電
圧VINの変動に対する追従は良いが、回路構成が複雑に
なっている。The features of these two types of chopper type regulators are as follows. The configuration of the voltage mode chopper type regulator is simpler, but the pulse width changes after the output voltage V O changes. Therefore, there is a disadvantage that a delay occurs in following the fluctuation of the input voltage V IN . On the other hand, the current mode chopper-type regulator uses the input voltage V IN before the output voltage V O fluctuates.
Of the input voltage V IN is good, but the circuit configuration is complicated.
【0018】チョッパ型レギュレータには、上記した2
種の構成のほかに、電圧モードのチョッパ型レギュレー
タにおける出力トランジスタを、NPNトランジスタか
らPNPトランジスタに変更した構成がある。このチョ
ッパ型レギュレータを図13に示す。なお、図13にお
けるブロックのうち、図9に示したブロックと構成が同
一であるブロックについては、図9において付与した符
号と同一符号を付与している。In the chopper type regulator, the above-mentioned 2 is used.
In addition to the various configurations, there is a configuration in which the output transistor in the voltage mode chopper type regulator is changed from an NPN transistor to a PNP transistor. This chopper type regulator is shown in FIG. Note that, of the blocks in FIG. 13, the blocks having the same configuration as the blocks illustrated in FIG. 9 are given the same reference numerals as those given in FIG. 9.
【0019】この構成に使用されるチョッパ型レギュレ
ータIC21には、基準電圧回路1、誤差増幅器2、発
振器3、PWMコンパレータ4が設けられている(但
し、PWMコンパレータ4は、Hレベルで出力トランジ
スタ19をオンする)。また図9のドライブトランジス
タ5に相当するNPNトランジスタ18のコレクタと、
PNPトランジスタにより構成された出力トランジスタ
19のベースとは、出力トランジスタ19のベース電流
を一定値となるように制御する定電流回路20を介して
接続されている。また図9に示す構成と同一の外付け部
品が接続されている。The chopper type regulator IC 21 used in this configuration is provided with a reference voltage circuit 1, an error amplifier 2, an oscillator 3, and a PWM comparator 4 (however, the PWM comparator 4 has an H level output transistor 19). On). A collector of an NPN transistor 18 corresponding to the drive transistor 5 in FIG.
The base of the output transistor 19 constituted by a PNP transistor is connected via a constant current circuit 20 for controlling the base current of the output transistor 19 to have a constant value. Also, the same external components as those shown in FIG. 9 are connected.
【0020】このように構成されたチョッパ型レギュレ
ータは、電圧モードのチョッパ型レギュレータであり、
その動作は、PWMコンパレータ4の出力がHレベルで
あるとき出力トランジスタ19がオンとなることを除く
と、図9に示すチョッパ型レギュレータと動作は同一で
あるので、説明を省略する。The thus configured chopper regulator is a voltage mode chopper regulator.
The operation is the same as that of the chopper type regulator shown in FIG. 9 except that the output transistor 19 is turned on when the output of the PWM comparator 4 is at the H level, and therefore the description is omitted.
【0021】[0021]
【発明が解決しようとする課題】上記した3つのチョッ
パ型レギュレータのうち、出力トランジスタにNPNト
ランジスタを用いた構成では、NPNトランジスタの特
性上、オン状態におけるコレクタ・エミッタ間の電圧値
が、PNPトランジスタのコレクタ・エミッタ間の電圧
値より大きくなる。そのため出力トランジスタ6による
損失が大きく、レギュレータとしての効率が低下すると
いう問題を生じていた。Among the above three chopper type regulators, in the configuration using an NPN transistor as the output transistor, the voltage between the collector and the emitter in the ON state is reduced due to the characteristics of the NPN transistor. Becomes larger than the voltage value between the collector and the emitter. For this reason, there has been a problem that the loss due to the output transistor 6 is large and the efficiency of the regulator is reduced.
【0022】一方、図13に示したように、出力トラン
ジスタ19にPNPトランジスタを用いた構成では、オ
ン状態におけるコレクタ・エミッタ間電圧が低いことか
ら、出力トランジスタ19の損失が少なく、レギュレー
タとしての効率が高くなるという特性を有する。しか
し、出力トランジスタ19がPNPトランジスタである
ことに伴う欠点がある。この欠点について以下に説明す
る。On the other hand, as shown in FIG. 13, in the configuration using a PNP transistor as the output transistor 19, since the collector-emitter voltage in the ON state is low, the loss of the output transistor 19 is small, and the efficiency as a regulator is reduced. Is high. However, there is a disadvantage associated with the output transistor 19 being a PNP transistor. This disadvantage will be described below.
【0023】出力トランジスタ19がオン状態となると
きには、定電流回路20が、出力トランジスタ19のベ
ース電流を引き込む。このベース電流は、出力電流の大
小に関わりなく一定となっており、数10mA等に設定
される。またチョッパ型レギュレータは、一般的には、
入力電圧VINと出力電圧VO との差異が大きい場合に使
用され、高い入力電圧VINが入力端子INに印加され
る。このため、NPNトランジスタを出力トランジスタ
に用いたチョッパ型レギュレータと比べたときには、When output transistor 19 is turned on, constant current circuit 20 draws the base current of output transistor 19. The base current is constant irrespective of the magnitude of the output current, and is set to several tens mA or the like. Also, chopper type regulators are generally
Used when the difference between the input voltage V IN and the output voltage V O is large, a high input voltage V IN is applied to the input terminal IN. Therefore, when compared with a chopper type regulator using an NPN transistor as an output transistor,
【0024】[0024]
【数2】出力トランジスタ19のベース電流×入力電圧
VIN×デューティとして示される駆動損失が大きい。ま
た、この駆動損失は、出力電流に関わりなく一定であ
る。このことを出力電流と効率との関係から着目する
と、図14のGでもって示すように、出力電流が小さい
範囲では、効率の低下を招くという問題を生じていた。## EQU2 ## The driving loss represented by the formula: base current of output transistor 19 × input voltage V IN × duty is large. This drive loss is constant regardless of the output current. Focusing on this from the relationship between the output current and the efficiency, as shown by G in FIG. 14, there has been a problem that the efficiency is reduced in a range where the output current is small.
【0025】本発明は上記課題を解決するため創案され
たものであって、発明の目的は、出力トランジスタにP
NPトランジスタを用いた構成において、出力電流の検
出を行い、検出した出力電流に対応して出力トランジス
タのベース電流を制御することにより、出力電流が小さ
い範囲において生じる効率の低下を防止することのでき
るチョッパ型レギュレータおよびチョッパ型レギュレー
タICを提供することにある。[0025] The present invention was been made to solve the above problems, inventions of interest, P output transistor
In the configuration using the NP transistor, by detecting the output current and controlling the base current of the output transistor in accordance with the detected output current, it is possible to prevent a decrease in efficiency that occurs in a range where the output current is small. An object of the present invention is to provide a chopper type regulator and a chopper type regulator IC.
【0026】また請求項1又は2記載の発明の目的は、
出力電流の検出を行って出力トランジスタのベース電流
を制御するに際し、出力電流の検出において生じる損失
を微少とすることのできるチョッパ型レギュレータおよ
びチョッパ型レギュレータICを提供することにある。The object of the invention described in claim 1 or 2 is as follows.
An object of the present invention is to provide a chopper-type regulator and a chopper-type regulator IC capable of minimizing a loss generated in detection of an output current when controlling a base current of an output transistor by detecting an output current.
【0027】[0027]
【課題を解決するための手段】上記課題を解決するため
チョッパ型レギュレータは、基準電圧と出力電圧との誤
差に基づいて、PNPトランジスタである出力トランジ
スタのスイッチングを制御することにより、出力電圧を
安定化するチョッパ型レギュレータに適用し、出力トラ
ンジスタに流れる出力電流を検出する電流検出回路と、
この電流検出回路により検出された出力電流に基づき、
この出力電流が少ないときには出力トランジスタに流れ
るベース電流を少なくする制御を行う電流制御回路とを
備えた構成としている。In order to solve the problems] order to solve the above problems
Chopper-type regulator, based on the error between the reference voltage and the output voltage, by controlling the switching of the output transistor is a PNP transistor, is applied to a chopper-type regulator that regulates the output voltage, it flows through the output transistor output A current detection circuit for detecting a current,
Based on the output current detected by this current detection circuit,
When the output current is small, a current control circuit for controlling to reduce the base current flowing to the output transistor is provided.
【0028】[0028]
【0029】また請求項1記載の発明に係るチョッパ型
レギュレータは、電流検出回路を、出力トランジスタの
エミッタとコレクタとの電圧差を検出する電圧差検出器
とした構成を採用している。The chopper regulator according to the first aspect of the invention employs a configuration in which the current detection circuit is a voltage difference detector that detects a voltage difference between the emitter and the collector of the output transistor.
【0030】請求項2記載の発明において、前記出力ト
ランジスタ、前記電流検出回路および前記電流制御回路
を集積化して1パッケージとした構成を用いている。According to a second aspect of the present invention, the output transistor, the current detection circuit and the current control circuit are integrated into one package.
【0031】[0031]
【作用】発明の作用を以下に示す。[Action] onset Akira of the action is shown below.
【0032】電流検出回路と電流制御回路とによって、
出力電流が少ないときには、出力トランジスタのベース
電流は少なくなる。このため出力電流が少ないときに
は、出力トランジスタのベース電流によって生じる損失
が減少する。つまり出力トランジスタのコレクタ・エミ
ッタ間の電圧により生じる損失(コレクタ損失)が、出
力電流の増減によって変化するとき、この変化に対応し
てベース電流による損失が増減する。その結果、コレク
タ損失に対するベース電流による損失の比率は、出力電
流が少ないときにも上昇しない。すなわち、出力電流が
少ない領域における効率が改善される。By the current detection circuit and the current control circuit,
When the output current is small, the base current of the output transistor is small. Therefore, when the output current is small, the loss caused by the base current of the output transistor decreases. That is, when the loss (collector loss) caused by the voltage between the collector and the emitter of the output transistor changes due to the increase or decrease in the output current, the loss due to the base current increases or decreases in accordance with the change. As a result, the ratio of the loss due to the base current to the collector loss does not increase even when the output current is small. That is, the efficiency in a region where the output current is small is improved.
【0033】[0033]
【0034】[0034]
【0035】請求項1,2記載の発明の作用を以下に示
す。[0035] below the effect of the invention of claim 1, wherein.
【0036】出力トランジスタのコレクタ・エミッタ間
電圧は、コレクタ・エミッタ間の等価インピーダンスに
従い、出力電流に対応して変化する。そのため電圧差検
出器の出力は、出力トランジスタに流れる出力電流を示
す値となる。また出力電流の検出によって生じる損失
は、電圧差検出器の電力損失のみとなる。The collector-emitter voltage of the output transistor changes according to the output current in accordance with the collector-emitter equivalent impedance. Therefore, the output of the voltage difference detector has a value indicating the output current flowing through the output transistor. Further, the loss caused by the detection of the output current is only the power loss of the voltage difference detector.
【0037】[0037]
【実施例】以下に、本発明の実施例について図面を参照
しつつ説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0038】図1は、電圧モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータICの一実施例の電
気的構成を示すブロック図である。なお、同図において
は、図9に示すブロックと構成が同一となるブロックに
は、図9において付与した符号と同一符号を付与してい
る。[0038] Figure 1 is a block diagram showing an electrical configuration of an embodiment of a chopper-type regulator and a chopper type regulator IC voltage mode. Note that, in the same figure, the same reference numerals as in FIG. 9 are assigned to blocks having the same configuration as the blocks shown in FIG.
【0039】基準電圧回路1は、入力端子INに与えら
れる入力電圧VINに対する係数、および温度係数が極め
て微少な、安定化された所定電圧である基準電圧を生成
するブロックとなっている。そして生成した基準電圧を
誤差増幅器2の非反転入力に送出する。The reference voltage circuit 1 is a block for generating a stabilized reference voltage which is a stabilized predetermined voltage having a very small coefficient with respect to the input voltage V IN applied to the input terminal IN and a very small temperature coefficient. Then, the generated reference voltage is sent to the non-inverting input of the error amplifier 2.
【0040】また誤差増幅器2は、反転入力に接続され
た端子ADJに導かれる電圧と基準電圧との差異を増幅
し、誤差信号として出力するブロックとなっている。そ
して誤差信号をPWMコンパレータ4の非反転入力に送
出する。The error amplifier 2 is a block that amplifies the difference between the voltage led to the terminal ADJ connected to the inverting input and the reference voltage and outputs the result as an error signal. Then, the error signal is sent to the non-inverting input of the PWM comparator 4.
【0041】発振器3は、定電流の積分回路等によって
構成され、波を生成するブロックとなっている。そして
生成した波をPWMコンパレータ4の反転入力に送出す
る。The oscillator 3 is constituted by a constant current integrating circuit and the like, and is a block for generating a wave. Then, the generated wave is sent to the inverted input of the PWM comparator 4.
【0042】PWMコンパレータ4は、発振器3によっ
て生成された波と誤差信号との比較を行うブロックとな
っている。そして比較結果を電流制御回路23に送出す
る。The PWM comparator 4 is a block for comparing a wave generated by the oscillator 3 with an error signal. Then, the comparison result is sent to the current control circuit 23.
【0043】電流検出回路22は、入力端子INから負
荷12に到る電流経路の任意の位置における電流を、出
力電流として検出するブロックである。そして検出結果
を電流制御回路23に送出する。The current detection circuit 22 is a block for detecting a current at an arbitrary position in a current path from the input terminal IN to the load 12 as an output current. The detection result is sent to the current control circuit 23.
【0044】電流制御回路23は、PWMコンパレータ
4の比較結果に従って、出力トランジスタ19のオンと
オフとの制御を行うブロックであり、PWMコンパレー
タ4からHレベルが送出されるとき、出力トランジスタ
19をオンさせる。また出力トランジスタ19のベース
に流す電流については、電流検出回路22の検出結果に
従って増減を行う。つまり、電流検出回路22の検出結
果が、出力電流が少ないことを示す場合、出力トランジ
スタ19のベース電流を少なくする。また電流検出回路
22の検出結果が、出力電流が多いことを示す場合、出
力トランジスタ19のベース電流を多くする。The current control circuit 23 is a block for controlling the turning on and off of the output transistor 19 in accordance with the result of the comparison by the PWM comparator 4. When the H level is sent from the PWM comparator 4, the output transistor 19 is turned on. Let it. The current flowing to the base of the output transistor 19 increases or decreases according to the detection result of the current detection circuit 22. That is, when the detection result of the current detection circuit 22 indicates that the output current is small, the base current of the output transistor 19 is reduced. When the detection result of the current detection circuit 22 indicates that the output current is large, the base current of the output transistor 19 is increased.
【0045】出力トランジスタ19は、オン時のコレク
タ・エミッタ間の電圧を小さくし、コレクタ損失を低減
するため、PNPトランジスタとなっている。そして電
流制御回路23の制御に従って入力端子INに導かれる
電流をスイッチングすると共に、スイッチングした電流
を出力端子OUTに送出する。The output transistor 19 is a PNP transistor in order to reduce the voltage between the collector and the emitter when it is turned on and to reduce the collector loss. Then, according to the control of the current control circuit 23, the current guided to the input terminal IN is switched, and the switched current is sent to the output terminal OUT.
【0046】出力端子OUTにカソードが接続され、ア
ノードが接地されたキャッチダイオード7は、出力トラ
ンジスタ19がオフ状態であるとき、コイル8と負荷1
2との間に閉回路を形成するためのダイオードである。
そして、このダイオードには、コイル8に蓄えられたエ
ネルギによって生じる電流が流れる。The catch diode 7 whose cathode is connected to the output terminal OUT and whose anode is grounded is connected to the coil 8 and the load 1 when the output transistor 19 is off.
2 is a diode for forming a closed circuit between the light emitting device and the light emitting device.
Then, a current generated by the energy stored in the coil 8 flows through this diode.
【0047】コイル8は、出力トランジスタ19のスイ
ッチング時に、エネルギの蓄積と放出とを行うブロック
であり、キャッチダイオード7および出力コンデンサ1
1と対となることによって、スイッチングされた電圧を
直流に変換する。The coil 8 is a block for storing and releasing energy when the output transistor 19 is switched, and includes the catch diode 7 and the output capacitor 1.
By being paired with 1, the switched voltage is converted to DC.
【0048】2つの抵抗9,10からなる分圧回路は、
負荷12に与える電圧を設定するためのブロックであ
り、端子ADJに送出すべき分圧電圧を生成する。The voltage dividing circuit composed of the two resistors 9 and 10
This is a block for setting a voltage applied to the load 12, and generates a divided voltage to be sent to the terminal ADJ.
【0049】なお、同図において、24により示された
ブロックは、チョッパ型レギュレータICのパッケージ
内に封止されるブロックとなっており、封止のための構
造については、後に詳述する。In the figure, the block indicated by 24 is a block sealed in the package of the chopper type regulator IC, and the structure for sealing will be described later in detail.
【0050】上記構成からなる実施例の動作について、
以下に説明する。The operation of the embodiment having the above configuration will be described.
This will be described below.
【0051】出力電圧VO を抵抗9,10の分圧回路に
よって分圧し、分圧電圧を、端子ADJを介して誤差増
幅器2に導いている。そのため分圧電圧と基準電圧との
誤差が、誤差増幅器2によって増幅され、誤差信号とし
て出力される。PWMコンパレータ4は、発振器3から
出力される波と誤差信号との比較を行い、出力トランジ
スタ19をスイッチングするための信号を生成し、電流
制御回路23に送出する。The output voltage V O is divided by a voltage dividing circuit of resistors 9 and 10, and the divided voltage is led to the error amplifier 2 via a terminal ADJ. Therefore, an error between the divided voltage and the reference voltage is amplified by the error amplifier 2 and output as an error signal. The PWM comparator 4 compares the wave output from the oscillator 3 with the error signal, generates a signal for switching the output transistor 19, and sends the signal to the current control circuit 23.
【0052】一方、電流検出回路22は、出力トランジ
スタ19がオン時の出力電流の検出を行い、検出結果を
電流制御回路23に送出する。そのため電流制御回路2
3は、出力トランジスタ19をオンさせるとき、電流検
出回路22が検出した電流値に対応した値のベース電流
を引き込む。すなわち、電流制御回路23は、電流検出
回路22の検出結果が、出力電流の多いことを示す場合
には、引き込むベース電流を多くする。また電流検出回
路22の検出結果が、出力電流の少ないことを示す場合
には、引き込むベース電流を少なくする。On the other hand, the current detection circuit 22 detects the output current when the output transistor 19 is turned on, and sends the detection result to the current control circuit 23. Therefore, the current control circuit 2
3 turns on the output transistor 19 and draws in a base current having a value corresponding to the current value detected by the current detection circuit 22. That is, when the detection result of the current detection circuit 22 indicates that the output current is large, the current control circuit 23 increases the base current to be drawn. If the detection result of the current detection circuit 22 indicates that the output current is small, the base current to be drawn is reduced.
【0053】上記制御の結果、出力トランジスタ19が
オンしているときには、入力端子INに導かれた電流
は、出力トランジスタ19とコイル8とを介して、負荷
12に供給される。このときコイル8はエネルギーの蓄
積を行う。そして出力トランジスタ19がオフ状態にな
ると、コイル8に蓄えられたエネルギーは、キャッチダ
イオード7により形成された経路を介して、負荷12に
電流を供給する。As a result of the above control, when the output transistor 19 is on, the current guided to the input terminal IN is supplied to the load 12 via the output transistor 19 and the coil 8. At this time, the coil 8 stores energy. When the output transistor 19 is turned off, the energy stored in the coil 8 supplies a current to the load 12 via a path formed by the catch diode 7.
【0054】上記した動作によって負荷12には安定し
た直流電圧が供給されるが、この供給において、出力電
流が小さい場合には、出力トランジスタ19のベース電
流が少ない値となるように制御される。そのため下式The above operation supplies a stable DC voltage to the load 12. In this supply, when the output current is small, the base current of the output transistor 19 is controlled to a small value. Therefore the following formula
【0055】[0055]
【数3】出力トランジスタ19のベース電流×入力電圧
VIN×デューティ により示される駆動損失は、出力電流が少ない範囲では
減少する。このため、出力電流と効率との関係は、図1
4のHでもって示すように、出力電流が少ない領域にお
いても低下しない関係となる。## EQU3 ## The driving loss represented by (base current of output transistor 19 × input voltage V IN × duty) decreases in a range where the output current is small. Therefore, the relationship between the output current and the efficiency is shown in FIG.
As shown by H in FIG. 4, the relationship does not decrease even in a region where the output current is small.
【0056】図2は、電圧モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータICの他の実施例の
電気的構成を示すブロック図である。なお、同図におい
ては、図1に示すブロックと構成が同一となるブロック
には、図1において付与した符号と同一符号を付与して
いる。[0056] Figure 2 is a block diagram showing an electrical configuration of another embodiment of a chopper-type regulator and a chopper type regulator IC voltage mode. In the figure, the same reference numerals as in FIG. 1 are assigned to blocks having the same configuration as the blocks shown in FIG.
【0057】この実施例においては、図1に示す電流検
出回路22を、入力端子INと出力トランジスタ19の
エミッタとの間に接続された電流検出用抵抗61と、電
流検出用抵抗61の端子間に生じる電圧を増幅する電流
検出増幅器26とによって構成したものである。そして
電流検出用抵抗61の値は、損失を極力少なくするた
め、電流検出増幅器26の動作の安定が得られる範囲に
おいて、最小の値に設定される。また29により示すブ
ロックは、チョッパ型レギュレータICとして、パッケ
ージ内に封止されている。In this embodiment, the current detecting circuit 22 shown in FIG. 1 is connected to a current detecting resistor 61 connected between the input terminal IN and the emitter of the output transistor 19 and a terminal between the current detecting resistor 61 and the current detecting resistor 61. And a current detection amplifier 26 that amplifies the voltage generated at the time. The value of the current detection resistor 61 is set to a minimum value in a range where the operation of the current detection amplifier 26 can be stabilized in order to minimize loss. A block indicated by reference numeral 29 is sealed in a package as a chopper type regulator IC.
【0058】また図1における電流制御回路23は、本
実施例では、2つのトランジスタ27,28によって構
成されており、トランジスタ28のベースには電流検出
増幅器26の出力が接続されている。またトランジスタ
28のエミッタは接地されており、そのコレクタは、P
WMコンパレータ4の出力と、トランジスタ27のベー
スとに接続されている。またトランジスタ27のエミッ
タは接地されており、そのコレクタは出力トランジスタ
19のベースに接続されている。In the present embodiment, the current control circuit 23 shown in FIG. 1 includes two transistors 27 and 28. The output of the current detection amplifier 26 is connected to the base of the transistor 28. The emitter of the transistor 28 is grounded, and its collector is P
The output of the WM comparator 4 is connected to the base of the transistor 27. The emitter of the transistor 27 is grounded, and the collector is connected to the base of the output transistor 19.
【0059】上記構成からなる実施例の動作について、
以下に説明する。The operation of the embodiment having the above configuration will be described.
This will be described below.
【0060】トランジスタ28は、電流検出増幅器26
の出力が出力電流の増加を示すときには、トランジスタ
27のベース電流を増加させることによって、出力トラ
ンジスタ19のベース電流を増加させる。またトランジ
スタ28は、電流検出増幅器26の出力が出力電流の減
少を示すときには、トランジスタ27のベース電流を減
少させ、出力トランジスタ19のベース電流を減少させ
る。つまりトランジスタ27,28からなる電流制御回
路23は、出力電流が減少するときには、出力トランジ
スタ19のベース電流を減少させる。The transistor 28 is connected to the current detection amplifier 26
When the output indicates an increase in the output current, the base current of the output transistor 19 is increased by increasing the base current of the transistor 27. When the output of the current detection amplifier 26 indicates a decrease in the output current, the transistor 28 decreases the base current of the transistor 27 and decreases the base current of the output transistor 19. That is, the current control circuit 23 including the transistors 27 and 28 decreases the base current of the output transistor 19 when the output current decreases.
【0061】このことにより、出力電流に対する効率
は、図14のHにより示す効率となって、出力電流の少
ない領域においても効率が低下しない。As a result, the efficiency with respect to the output current becomes the efficiency indicated by H in FIG. 14, and the efficiency does not decrease even in a region where the output current is small.
【0062】図3は、電圧モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータICのさらに他の実
施例の電気的構成を示すブロック図である。なお、同図
においては、図1、図2に示すブロックと構成が同一と
なるブロックには、図1、図2において付与した符号と
同一符号を付与している。[0062] Figure 3 is a block diagram further illustrating the electrical configuration of the other real <br/>施例chopper regulator and a chopper type regulator IC voltage mode. In the figure, the same reference numerals as in FIGS. 1 and 2 are assigned to blocks having the same configuration as the blocks shown in FIGS.
【0063】この実施例においては、図1に示す電流検
出回路22は、そのエミッタが出力トランジスタ19の
エミッタに接続され、そのベースが出力トランジスタ1
9のベースに接続されたPNP型の電流検出トランジス
タ30によって構成されており、電流検出トランジスタ
30は、出力トランジスタ19に対するカレントマルチ
プライアとなっている。In this embodiment, the current detecting circuit 22 shown in FIG. 1 has its emitter connected to the emitter of the output transistor 19 and its base connected to the output transistor 1.
9 comprises a PNP-type current detection transistor 30 connected to the base of the transistor 9. The current detection transistor 30 is a current multiplier for the output transistor 19.
【0064】そのため電流検出トランジスタ30のエミ
ッタ面積は、出力トランジスタ19のエミッタ面積に対
して、乗じる値に対応した面積となっている。すなわ
ち、出力トランジスタ19のエミッタ面積に対する電流
検出トランジスタ30のエミッタ面積をαとすると、電
流検出トランジスタ30のコレクタには、出力トランジ
スタ19のコレクタ電流(出力電流)にαを乗じた電流
が出力される。なお、この値αは、微少な値に設定され
る。Therefore, the emitter area of the current detection transistor 30 has an area corresponding to a value multiplied by the emitter area of the output transistor 19. That is, assuming that the emitter area of the current detection transistor 30 with respect to the emitter area of the output transistor 19 is α, a current obtained by multiplying the collector current (output current) of the output transistor 19 by α is output to the collector of the current detection transistor 30. . This value α is set to a very small value.
【0065】また図1における電流制御回路23は、本
実施例では、図2に示す構成において用いられた2つの
トランジスタ27,28と、2つの抵抗32,33と、
2つの抵抗32,33によって分圧された電圧と所定電
圧との差異を増幅する増幅器62とによって構成されて
いる。In the present embodiment, the current control circuit 23 shown in FIG. 1 comprises two transistors 27 and 28, two resistors 32 and 33 used in the configuration shown in FIG.
An amplifier 62 amplifies the difference between the voltage divided by the two resistors 32 and 33 and a predetermined voltage.
【0066】また34により示すブロックは、チョッパ
型レギュレータICとして、パッケージ内に封止される
ブロックとなっている。The block indicated by 34 is a block sealed as a chopper type regulator IC in a package.
【0067】上記構成からなる実施例について、動作を
以下に説明する。The operation of the embodiment having the above configuration will be described below.
【0068】電流検出トランジスタ30のコレクタから
は、出力電流に対応する電流が出力されるため、2つの
抵抗32,33によって分圧された電圧は、出力電流を
示す電圧となる。そのため増幅器62は、出力電流が多
いときには、トランジスタ28のコレクタ電流を減少さ
せ、トランジスタ27のベース電流を増加させることに
よって、出力トランジスタ19のベース電流を増加させ
る。また増幅器62は、出力電流が少ないときには、ト
ランジスタ28のコレクタ電流を増加させ、トランジス
タ27のベース電流を減少させることによって、出力ト
ランジスタ19のベース電流を減少させる。Since a current corresponding to the output current is output from the collector of the current detection transistor 30, the voltage divided by the two resistors 32 and 33 becomes a voltage indicating the output current. Therefore, when the output current is large, the amplifier 62 decreases the collector current of the transistor 28 and increases the base current of the transistor 27, thereby increasing the base current of the output transistor 19. When the output current is small, the amplifier 62 decreases the base current of the output transistor 19 by increasing the collector current of the transistor 28 and decreasing the base current of the transistor 27.
【0069】このことにより、出力電流に対する効率
は、図14のHにより示す効率となって、出力電流の少
ない領域においても効率が低下しない。As a result, the efficiency with respect to the output current becomes the efficiency indicated by H in FIG. 14, and the efficiency does not decrease even in a region where the output current is small.
【0070】図4は、電圧モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータICのさらに他の実
施例の電気的構成を示すブロック図である。なお、同図
においては、図1、図2に示すブロックと構成が同一と
なるブロックには、図1、図2において付与した符号と
同一符号を付与している。[0070] Figure 4 is a block diagram further illustrating the electrical configuration of another embodiment of a chopper-type regulator and a chopper type regulator IC voltage mode. In the figure, the same reference numerals as in FIGS. 1 and 2 are assigned to blocks having the same configuration as the blocks shown in FIGS.
【0071】この実施例においては、図1に示す電流検
出回路22は、出力端子OUTとコイル8との間に接続
された電流検出用抵抗54と、電流検出用抵抗54の端
子間に生じる電圧を増幅する電流検出増幅器26とによ
って構成されている。そして電流検出用抵抗54の値
は、損失を極力少なくするため、電流検出増幅器26の
動作の安定が得られる範囲において、最小の値に設定さ
れている。また55により示すブロックは、チョッパ型
レギュレータICとして、パッケージ内に封止されてい
る。In this embodiment, the current detection circuit 22 shown in FIG. 1 includes a current detection resistor 54 connected between the output terminal OUT and the coil 8, and a voltage generated between the terminals of the current detection resistor 54. And a current detection amplifier 26 that amplifies the current. The value of the current detection resistor 54 is set to a minimum value in a range where the operation of the current detection amplifier 26 can be stabilized in order to minimize loss. The block denoted by 55 is sealed in the package as a chopper type regulator IC.
【0072】また図1における電流制御回路23は、本
実施例では、2つのトランジスタ27,28によって構
成されており、トランジスタ28のベースには電流検出
増幅器26の出力が接続されている。またトランジスタ
28のエミッタは接地されており、そのコレクタは、P
WMコンパレータ4の出力と、トランジスタ27のベー
スとに接続されている。またトランジスタ27のエミッ
タは接地されており、そのコレクタは出力トランジスタ
19のベースに接続されている。つまり、本実施例は、
図2に示した構成における電流検出用抵抗61を外付け
部品とした構成となっている。In the present embodiment, the current control circuit 23 shown in FIG. 1 comprises two transistors 27 and 28. The output of the current detection amplifier 26 is connected to the base of the transistor 28. The emitter of the transistor 28 is grounded, and its collector is P
The output of the WM comparator 4 is connected to the base of the transistor 27. The emitter of the transistor 27 is grounded, and the collector is connected to the base of the output transistor 19. That is, this embodiment is
The current detection resistor 61 in the configuration shown in FIG. 2 is configured as an external component.
【0073】上記構成からなる実施例の動作について、
以下に説明する。The operation of the embodiment having the above configuration will be described.
This will be described below.
【0074】トランジスタ28は、電流検出増幅器26
の出力が出力電流の増加を示すときには、トランジスタ
27のベース電流を増加させることによって、出力トラ
ンジスタ19のベース電流を増加させる。またトランジ
スタ28は、電流検出増幅器26の出力が出力電流の減
少を示すときには、トランジスタ27のベース電流を減
少させ、出力トランジスタ19のベース電流を減少させ
る。つまりトランジスタ27,28からなる電流制御回
路23は、出力電流が減少するときには、出力トランジ
スタ19のベース電流を減少させる。The transistor 28 is connected to the current detection amplifier 26
When the output indicates an increase in the output current, the base current of the output transistor 19 is increased by increasing the base current of the transistor 27. When the output of the current detection amplifier 26 indicates a decrease in the output current, the transistor 28 decreases the base current of the transistor 27 and decreases the base current of the output transistor 19. That is, the current control circuit 23 including the transistors 27 and 28 decreases the base current of the output transistor 19 when the output current decreases.
【0075】このことにより、出力電流に対する効率
は、図14のHにより示す効率となって、出力電流の少
ない領域においても効率が低下しない。As a result, the efficiency with respect to the output current becomes the efficiency indicated by H in FIG. 14, and the efficiency does not decrease even in a region where the output current is small.
【0076】図5は、請求項1,2記載の発明に係る電
圧モードのチョッパ型レギュレータおよびチョッパ型レ
ギュレータICの一実施例の電気的構成を示すブロック
図である。なお、同図においては、図1、図2に示すブ
ロックと構成が同一となるブロックには、図1、図2に
おいて付与した符号と同一符号を付与している。[0076] Figure 5 is a block diagram showing an electrical configuration of an embodiment of a chopper-type regulator and a chopper type regulator IC voltage mode according to the invention of claim 1, wherein. In the figure, the same reference numerals as in FIGS. 1 and 2 are assigned to blocks having the same configuration as the blocks shown in FIGS.
【0077】この実施例においては、図1に示す電流検
出回路22は、出力トランジスタ19のエミッタとコレ
クタとの電圧差を検出する電圧差検出器56によって構
成されている。また図1における電流制御回路23は、
本実施例では、図2において用いられた2つのトランジ
スタ27,28によって構成されている。In this embodiment, the current detection circuit 22 shown in FIG. 1 comprises a voltage difference detector 56 for detecting a voltage difference between the emitter and the collector of the output transistor 19. The current control circuit 23 in FIG.
In this embodiment, it is constituted by the two transistors 27 and 28 used in FIG.
【0078】また57により示すブロックは、チョッパ
型レギュレータICとして、パッケージ内に封止される
ブロックとなっている。The block denoted by 57 is a block sealed as a chopper type regulator IC in a package.
【0079】上記構成からなる実施例について、動作を
以下に説明する。The operation of the embodiment having the above configuration will be described below.
【0080】出力トランジスタ19のエミッタとコレク
タとの電圧差は、出力電流に対応して変化する電圧とな
る。そのため電圧差検出器56からは、出力電流の値に
対応した電圧が出力される。この結果、電圧差検出器5
6は、出力電流が多いときには、トランジスタ28のコ
レクタ電流を減少させ、トランジスタ27のベース電流
を増加させることによって、出力トランジスタ19のベ
ース電流を増加させる。また電圧差検出器56は、出力
電流が少ないときには、トランジスタ28のコレクタ電
流を増加させ、トランジスタ27のベース電流を減少さ
せることによって、出力トランジスタ19のベース電流
を減少させる。The voltage difference between the emitter and the collector of the output transistor 19 is a voltage that changes according to the output current. Therefore, a voltage corresponding to the value of the output current is output from the voltage difference detector 56. As a result, the voltage difference detector 5
6 increases the base current of the output transistor 19 by decreasing the collector current of the transistor 28 and increasing the base current of the transistor 27 when the output current is large. When the output current is small, the voltage difference detector 56 decreases the base current of the output transistor 19 by increasing the collector current of the transistor 28 and decreasing the base current of the transistor 27.
【0081】このことにより、出力電流に対する効率
は、図14のHにより示す効率となって、出力電流の少
ない領域においても効率が低下しない。As a result, the efficiency with respect to the output current becomes the efficiency indicated by H in FIG. 14, and the efficiency does not decrease even in a region where the output current is small.
【0082】図6は、電流モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータICの他の実施例の
電気的構成を示すブロック図である。なお、同図におい
ては、図11に示すブロックと構成が同一となるブロッ
クには、図11において付与した符号と同一符号を付与
している。[0082] Figure 6 is a block diagram showing an electrical configuration of another embodiment of a chopper-type regulator and a chopper type regulator IC current mode. Note that, in the figure, the same reference numerals as in FIG. 11 are assigned to blocks having the same configuration as the blocks shown in FIG.
【0083】基準電圧回路1は、入力端子INに与えら
れる入力電圧VINに対する係数、および温度係数が極め
て微少な、安定化された所定電圧である基準電圧を生成
するブロックとなっている。そして生成した基準電圧を
誤差増幅器2の非反転入力に送出する。The reference voltage circuit 1 is a block for generating a stabilized reference voltage which is a stabilized predetermined voltage having a very small coefficient and a small temperature coefficient with respect to the input voltage V IN supplied to the input terminal IN. Then, the generated reference voltage is sent to the non-inverting input of the error amplifier 2.
【0084】また誤差増幅器2は、反転入力に接続され
た端子ADJに導かれる電圧と基準電圧との差異を増幅
し、誤差信号として出力するブロックとなっている。そ
して誤差信号をPWMコンパレータ4の非反転入力に送
出する。The error amplifier 2 is a block that amplifies the difference between the voltage guided to the terminal ADJ connected to the inverting input and the reference voltage, and outputs the result as an error signal. Then, the error signal is sent to the non-inverting input of the PWM comparator 4.
【0085】PWMコンパレータ4は、電流検出増幅器
15が出力する信号と誤差信号との比較を行うブロック
となっている。そして比較結果をフリップフロップ14
のリセット入力に送出する。The PWM comparator 4 is a block for comparing a signal output from the current detection amplifier 15 with an error signal. Then, the comparison result is stored in the flip-flop 14
To the reset input.
【0086】発振器17は、一定間隔のパルス列を生成
するブロックとなっている。そして生成したパルス列を
フリップフロップ14のセット入力に送出する。The oscillator 17 is a block for generating a pulse train at regular intervals. Then, the generated pulse train is sent to the set input of the flip-flop 14.
【0087】フリップフロップ14は、PWMコンパレ
ータ4からHレベルが送出されるとリセットされ、発振
器17からのパルス列の各パルスが導かれる毎にセット
されるフリップフロップである。そして反転出力を電流
制御回路23に送出する。The flip-flop 14 is reset when the H level is sent from the PWM comparator 4 and is set each time each pulse of the pulse train from the oscillator 17 is guided. Then, the inverted output is sent to the current control circuit 23.
【0088】電流検出回路22は、入力端子INから負
荷12に到る電流経路の任意の位置における電流を、出
力電流として検出するブロックである。そして検出結果
を電流制御回路23に送出する。The current detection circuit 22 is a block for detecting a current at an arbitrary position in a current path from the input terminal IN to the load 12 as an output current. The detection result is sent to the current control circuit 23.
【0089】電流制御回路23は、フリップフロップ1
4の出力に従って、出力トランジスタ19のオンとオフ
との制御を行うブロックであり、フリップフロップ14
からLレベルが送出されると出力トランジスタ19をオ
ンさせる。そして、この制御のために出力トランジスタ
19のベースに流す電流については、電流検出回路22
の検出結果に従って増減を行う。つまり、電流検出回路
22の検出結果が、出力電流が少ないことを示す場合、
出力トランジスタ19のベース電流を少なくする。また
電流検出回路22の検出結果が、出力電流が多いことを
示す場合、出力トランジスタ19のベース電流を多くす
る。The current control circuit 23 has the flip-flop 1
4 is a block for controlling ON and OFF of the output transistor 19 in accordance with the output of the flip-flop 14.
, The output transistor 19 is turned on. For the current flowing to the base of the output transistor 19 for this control, the current detection circuit 22
Increase or decrease according to the detection result of. That is, when the detection result of the current detection circuit 22 indicates that the output current is small,
The base current of the output transistor 19 is reduced. When the detection result of the current detection circuit 22 indicates that the output current is large, the base current of the output transistor 19 is increased.
【0090】出力トランジスタ19は、オン時のコレク
タ・エミッタ間の電圧を小さくするため、PNPトラン
ジスタとなっている。そして電流制御回路23の制御に
従って入力端子INに導かれる電流をスイッチングする
と共に、スイッチングした電流を出力端子OUTに送出
する。The output transistor 19 is a PNP transistor in order to reduce the voltage between the collector and the emitter when the output transistor 19 is turned on. Then, according to the control of the current control circuit 23, the current guided to the input terminal IN is switched, and the switched current is sent to the output terminal OUT.
【0091】なお、同図において、35により示された
ブロックは、チョッパ型レギュレータICのパッケージ
内に封止されるブロックとなっており、封止のための構
造については、後に詳述する。In the figure, the block indicated by 35 is a block sealed in the package of the chopper type regulator IC, and the structure for sealing will be described later in detail.
【0092】また、電流検出回路22、電流制御回路2
3の具体的構成については、図2〜図5において構成を
説明した電流検出回路22、電流制御回路23の構成を
用いることが可能である。このとき、電流制御回路23
の構成に応じて、フリップフロップ14の出力の論理が
反転される(フリップフロップ14の非反転出力Q(図
示を省略)を電流制御回路23に送出する)。The current detection circuit 22 and the current control circuit 2
Regarding the specific configuration of 3, it is possible to use the configuration of the current detection circuit 22 and the current control circuit 23 described in FIGS. At this time, the current control circuit 23
(The non-inverted output Q (not shown) of the flip-flop 14 is sent to the current control circuit 23).
【0093】上記構成からなる実施例の動作について、
以下に説明する。The operation of the embodiment having the above configuration will be described.
This will be described below.
【0094】出力トランジスタ19のスイッチングは、
電流検出用抵抗25の端子電圧を監視することによって
制御され、出力端子OUTの電圧が一定となるように制
御される。The switching of the output transistor 19
It is controlled by monitoring the terminal voltage of the current detection resistor 25, and is controlled so that the voltage of the output terminal OUT is constant.
【0095】この制御において、電流検出回路22は、
出力トランジスタ19がオン時の出力電流の検出を行
い、検出結果を電流制御回路23に送出する。そのため
電流制御回路23は、出力トランジスタ19をオンさせ
るとき、電流検出回路22が検出した電流値に対応する
値のベース電流を引き込む。すなわち、電流制御回路2
3は、電流検出回路22の検出結果が、出力電流の多い
ことを示す場合には、引き込むベース電流を多くする。
また電流検出回路22の検出結果が、出力電流の少ない
ことを示す場合には、引き込むベース電流を少なくす
る。In this control, the current detection circuit 22
The output current when the output transistor 19 is turned on is detected, and the detection result is sent to the current control circuit 23. Therefore, when turning on the output transistor 19, the current control circuit 23 draws in a base current having a value corresponding to the current value detected by the current detection circuit 22. That is, the current control circuit 2
3 increases the base current to be drawn when the detection result of the current detection circuit 22 indicates that the output current is large.
If the detection result of the current detection circuit 22 indicates that the output current is small, the base current to be drawn is reduced.
【0096】上記制御の結果、出力電流と効率との関係
は、図14のHでもって示すように、出力電流が少ない
領域においても低下しない関係となる。As a result of the above control, as shown by H in FIG. 14, the relationship between the output current and the efficiency does not decrease even in a region where the output current is small.
【0097】図7は、本発明に係るチョッパ型レギュレ
ータICの一実施例の内部構成図である。FIG. 7 is an internal configuration diagram of one embodiment of the chopper type regulator IC according to the present invention.
【0098】回路チップ部41は、ブロック24,2
9,34,35,57(図1〜図3,図5および図6参
照)のうちの任意の1つのブロックから、出力トランジ
スタ19を除いた回路部を集積したチップ部となってい
る。またトランジスタチップ部42は、出力トランジス
タ19を形成したチップ部となっている。そして回路チ
ップ部41とトランジスタチップ部42とは一体に形成
されたチップ部65となっており、半田からなる接合部
40でもって、金属フレーム38上にダイボンディング
により固着されている。The circuit chip section 41 includes the blocks 24 and 2
This is a chip unit in which a circuit unit excluding the output transistor 19 from any one of the blocks 9, 34, 35, and 57 (see FIGS. 1 to 3, 5, and 6) is integrated. The transistor chip section 42 is a chip section on which the output transistor 19 is formed. The circuit chip portion 41 and the transistor chip portion 42 form a chip portion 65 integrally formed, and are fixed to the metal frame 38 by die bonding with a bonding portion 40 made of solder.
【0099】また金属フレーム38には、一端側の中央
からややずれた部位において長く伸びるアウターリード
フレーム47が形成されており、このアウターリードフ
レーム47はGND端子となっている。The metal frame 38 is formed with an outer lead frame 47 which extends long at a position slightly deviated from the center of one end, and this outer lead frame 47 is a GND terminal.
【0100】またアウターリードフレーム47の紙面に
おける左側には、出力端子OUTを構成するアウターリ
ードフレーム46が、アウターリードフレーム47と平
行となるように設けられている。そしてアウターリード
フレーム47の紙面における右側には、入力端子INを
構成するアウターリードフレーム48が、アウターリー
ドフレーム47と平行となるように設けられている。ま
たアウターリードフレーム48の紙面における右側に
は、端子ADJを構成するアウターリードフレーム49
が、アウターリードフレーム47と平行となるように設
けられている。On the left side of the outer lead frame 47 in the drawing, an outer lead frame 46 constituting an output terminal OUT is provided so as to be parallel to the outer lead frame 47. On the right side of the outer lead frame 47 on the paper surface, an outer lead frame 48 constituting the input terminal IN is provided so as to be parallel to the outer lead frame 47. On the right side of the outer lead frame 48 on the paper surface, an outer lead frame 49 constituting the terminal ADJ is provided.
Are provided in parallel with the outer lead frame 47.
【0101】またトランジスタチップ部42に形成され
た、コレクタとなるコンタクト部42aは、金属ワイヤ
39によってアウターリードフレーム46に接続されて
いる。またエミッタとなるコンタクト部42bが、金属
ワイヤ39によってアウターリードフレーム48に接続
されている。また回路チップ部41に形成された接地用
のコンタクト部41aは、金属ワイヤ39によって、金
属フレーム38に接続されている。また回路チップ部4
1に形成されたフィードバック用コンタクト部41b
は、金属ワイヤ39によって、アウターリードフレーム
49に接続されている。A contact portion 42a serving as a collector formed on the transistor chip portion 42 is connected to an outer lead frame 46 by a metal wire 39. Further, a contact portion 42b serving as an emitter is connected to the outer lead frame 48 by a metal wire 39. The ground contact portion 41 a formed on the circuit chip portion 41 is connected to the metal frame 38 by a metal wire 39. Circuit chip part 4
Feedback contact portion 41b formed at 1
Is connected to an outer lead frame 49 by a metal wire 39.
【0102】そしてチップ部65と金属フレーム38と
は、アウターリードフレーム46〜49の一端部と共に
パッケージ37に封止されている。このパッケージ37
は、エポキシ樹脂等の外装用樹脂からなっており、トラ
ンスファーモールド等の工程により形成されている。The chip portion 65 and the metal frame 38 are sealed in a package 37 together with one end portions of the outer lead frames 46 to 49. This package 37
Is made of an exterior resin such as an epoxy resin, and is formed by a process such as transfer molding.
【0103】図8は、本発明に係るチョッパ型レギュレ
ータICの他の実施例の内部構成図である。なお、図7
に示す構成と同一構成となる部分については、図7にお
いて付与した符号と同一符号を付与している。FIG. 8 is an internal configuration diagram of another embodiment of the chopper type regulator IC according to the present invention. FIG.
7 are given the same reference numerals as those given in FIG.
【0104】トランジスタチップ部45は、出力トラン
ジスタ19をチップ化したものであり、回路チップ部4
4は、ブロック24,29,35,57(図1,図2,
図6および図5参照)のうちの任意の1つのブロックか
ら、出力トランジスタ19を除いた回路部を集積したチ
ップ部である。そして回路チップ部44とトランジスタ
チップ部45とは、互いに独立したチップ部となってい
る。The transistor chip section 45 is obtained by forming the output transistor 19 into a chip.
4 are blocks 24, 29, 35, 57 (FIGS. 1, 2
6 and 5) is a chip unit in which a circuit unit excluding the output transistor 19 from any one block is integrated. The circuit chip section 44 and the transistor chip section 45 are independent chip sections.
【0105】また金属フレーム38には、一端側の中央
からややずれた部位において長く伸びるアウターリード
フレーム51が形成されており、このアウターリードフ
レーム51は出力端子OUTとなっている。またアウタ
ーリードフレーム51の紙面における左側には、入力端
子INを構成するアウターリードフレーム50が、アウ
ターリードフレーム51と平行となるように設けられて
いる。またアウターリードフレーム51の紙面における
右側には、GND端子を構成するアウターリードフレー
ム52が、アウターリードフレーム51と平行となるよ
うに設けられている。そしてアウターリードフレーム5
2の紙面における右側には、端子ADJを構成するアウ
ターリードフレーム53が、アウターリードフレーム5
1と平行となるように設けられている。The metal frame 38 is formed with an outer lead frame 51 extending long at a position slightly deviated from the center on one end side, and the outer lead frame 51 serves as an output terminal OUT. On the left side of the outer lead frame 51 in the drawing, an outer lead frame 50 constituting the input terminal IN is provided so as to be parallel to the outer lead frame 51. On the right side of the outer lead frame 51 in the drawing, an outer lead frame 52 constituting a GND terminal is provided so as to be parallel to the outer lead frame 51. And outer lead frame 5
2 on the right side of the paper surface of FIG.
1 is provided in parallel.
【0106】また上記した2つのチップ部44,45の
うち、トランジスタチップ部45は、半田からなる接合
部66でもって、金属フレーム38上にダイボンディン
グにより固着されている。また回路チップ部44は、絶
縁ペースト43により、金属フレーム38上にダイボン
ディングにより固着されている。The transistor chip portion 45 of the two chip portions 44 and 45 is fixed to the metal frame 38 by die bonding with a bonding portion 66 made of solder. The circuit chip portion 44 is fixed to the metal frame 38 by die bonding with an insulating paste 43.
【0107】そしてトランジスタチップ部45に形成さ
れた、ベースとなるコンタクト部45aは、金属ワイヤ
39により、回路チップ部44の電流制御回路用コンタ
クト部44dと接続されている。またトランジスタチッ
プ部45のコレクタ電極は、半田からなる接合部66に
よって、金属フレーム38を介し、アウターリードフレ
ーム51に接続されている。またトランジスタチップ部
45のエミッタであるコンタクト部45bは、金属ワイ
ヤ39によってアウターリードフレーム50に接続され
ている。The base contact portion 45a formed on the transistor chip portion 45 is connected to the current control circuit contact portion 44d of the circuit chip portion 44 by a metal wire 39. The collector electrode of the transistor chip portion 45 is connected to the outer lead frame 51 via the metal frame 38 by a joining portion 66 made of solder. The contact portion 45b, which is the emitter of the transistor chip portion 45, is connected to the outer lead frame 50 by a metal wire 39.
【0108】また回路チップ部44の接地用のコンタク
ト部44aは、金属ワイヤ39によってアウターリード
フレーム52に接続され、フィードバック用のコンタク
ト部44bは、金属ワイヤ39によってアウターリード
フレーム53に接続され、入力電圧用のコンタクト部4
4cは、金属ワイヤ39によってアウターリードフレー
ム50に接続されている。The contact portion 44a for grounding of the circuit chip portion 44 is connected to the outer lead frame 52 by the metal wire 39, and the contact portion 44b for feedback is connected to the outer lead frame 53 by the metal wire 39, and Contact part 4 for voltage
4c is connected to the outer lead frame 50 by the metal wire 39.
【0109】そしてチップ部65と金属フレーム38と
は、アウターリードフレーム50〜53の一端部と共に
パッケージ37に封止されている。このパッケージ37
は、エポキシ樹脂等の外装用樹脂からなっており、トラ
ンスファーモールド等の工程により形成されている。The chip portion 65 and the metal frame 38 are sealed in the package 37 together with one end portions of the outer lead frames 50 to 53. This package 37
Is made of an exterior resin such as an epoxy resin, and is formed by a process such as transfer molding.
【0110】なお、本発明は上記実施例に限定されず、
図7、図8に示す構成に、アウターリードフレームを2
本追加した構成とすることにより、ブロック55として
電気的構成が示されたチョッパ型レギュレータICとす
ることが可能である。Note that the present invention is not limited to the above embodiment,
The outer lead frame is connected to the configuration shown in FIGS.
With this added configuration, it is possible to use a chopper-type regulator IC whose electrical configuration is shown as the block 55.
【0111】またトランジスタチップ部45に電流検出
トランジスタ30を形成した構成とし、図8に示す構成
のICを、ブロック34により電気的構成が示されるチ
ョッパ型レギュレータICとすることが可能である。In addition, the current detection transistor 30 is formed in the transistor chip portion 45, and the IC having the configuration shown in FIG. 8 can be replaced with a chopper type regulator IC whose electrical configuration is indicated by the block 34.
【0112】また図6に示す電流モードのチョッパ型レ
ギュレータおよびチョッパ型レギュレータICの構成に
おいては、電流検出回路22を電流検出増幅器15と共
用とし、電流検出増幅器15の出力を電流制御回路23
に導く構成とすることが可能である。そして、この場合
には、出力トランジスタ19のベース電流の制御が、電
流制御回路23を追加するのみで可能となるため、回路
構成が簡単化されるという効果を得ることができる。In the configuration of the current mode chopper type regulator and the chopper type regulator IC shown in FIG. 6, the current detection circuit 22 is shared with the current detection amplifier 15, and the output of the current detection amplifier 15 is used as the current control circuit 23.
Can be adopted. In this case, the base current of the output transistor 19 can be controlled only by adding the current control circuit 23, so that the effect of simplifying the circuit configuration can be obtained.
【0113】[0113]
【発明の効果】チョッパ型レギュレータおよびチョッパ
型レギュレータICは、基準電圧と出力電圧との誤差に
基づいて、PNPトランジスタである出力トランジスタ
のスイッチングを制御することにより、出力電圧を安定
化するチョッパ型レギュレータに適用し、出力トランジ
スタに流れる出力電流を検出する電流検出回路を備えて
いる。そして電流検出回路により検出された出力電流に
基づき、この出力電流が少ないときには出力トランジス
タに流れるベース電流を少なくする制御を行う電流制御
回路を備えているため、検出した出力電流に対応して出
力トランジスタのベース電流が制御される。そのため出
力電流が小さい範囲において生じる効率の低下を防止す
ることが可能となっている。 Chopper-type regulator and a chopper type regulator IC according to the present invention, based on an error between the reference voltage and the output voltage, by controlling the switching of the output transistor is a PNP transistor, the chopper to stabilize the output voltage A current detection circuit applied to the regulator and detecting an output current flowing through the output transistor is provided. And, based on the output current detected by the current detection circuit, when the output current is small, a current control circuit for performing control to reduce the base current flowing to the output transistor is provided. Is controlled. Therefore, it is possible to prevent a decrease in efficiency that occurs in a range where the output current is small.
【0114】[0114]
【0115】そして請求項1,2記載の発明に係るチョ
ッパ型レギュレータおよびチョッパ型レギュレータIC
は、電流検出回路を、出力トランジスタのエミッタとコ
レクタとの電圧差を検出する電圧差検出器としている。
そのため出力電流の検出により増加する消費電力は、電
圧差検出器の消費電力のみとなることから、出力電流の
検出において生じる損失を微少とすることが可能となっ
ている。[0115] The chopper-type regulator and a chopper type regulator IC according to the invention of claim 1, wherein
Describes that the current detection circuit is a voltage difference detector that detects a voltage difference between the emitter and the collector of the output transistor.
Therefore, the power consumption that increases due to the detection of the output current is only the power consumption of the voltage difference detector, so that the loss that occurs in the detection of the output current can be reduced.
【図1】チョッパ型レギュレータおよびチョッパ型レギ
ュレータICの一実施例の電気的構成を示すブロック図
である。FIG. 1 is a block diagram showing an electrical configuration of an embodiment of a chopper type regulator and a chopper type regulator IC.
【図2】チョッパ型レギュレータおよびチョッパ型レギ
ュレータICの他の実施例の電気的構成を示すブロック
図である。FIG. 2 is a block diagram showing an electrical configuration of another embodiment of the chopper type regulator and the chopper type regulator IC.
【図3】チョッパ型レギュレータおよびチョッパ型レギ
ュレータICのさらに他の実施例の電気的構成を示すブ
ロック図である。3 is a block diagram showing an electrical configuration of still another embodiment of the chopper-type regulator and a chopper type the IC.
【図4】チョッパ型レギュレータおよびチョッパ型レギ
ュレータICのさらに他の実施例の電気的構成を示すブ
ロック図である。4 is a block diagram showing an electrical configuration of still another embodiment of the chopper-type regulator and a chopper type the IC.
【図5】請求項1,2記載の発明に係るチョッパ型レギ
ュレータおよびチョッパ型レギュレータICの一実施例
の電気的構成を示すブロック図である。5 is a block diagram showing an electrical configuration of an embodiment of a chopper-type regulator and a chopper type regulator IC according to the invention of claim 1, wherein.
【図6】チョッパ型レギュレータおよびチョッパ型レギ
ュレータICの他の実施例の電気的構成を示すブロック
図である。FIG. 6 is a block diagram showing an electrical configuration of another embodiment of the chopper type regulator and the chopper type regulator IC.
【図7】請求項2記載の発明に係るチョッパ型レギュレ
ータICの構造図である。FIG. 7 is a structural view of a chopper type regulator IC according to the second aspect of the present invention.
【図8】請求項2記載の発明に係るチョッパ型レギュレ
ータICの構造図である。FIG. 8 is a structural view of a chopper-type regulator IC according to the second aspect of the present invention.
【図9】電圧モードのチョッパ型レギュレータの従来技
術の電気的構成を示すブロック図である。FIG. 9 is a block diagram showing a conventional electrical configuration of a voltage mode chopper type regulator.
【図10】図9に示す従来技術の主要信号の波形を示す
説明図である。FIG. 10 is an explanatory diagram showing waveforms of main signals of the related art shown in FIG.
【図11】電流モードのチョッパ型レギュレータの従来
技術の電気的構成を示すブロック図である。FIG. 11 is a block diagram showing a conventional electric configuration of a current mode chopper type regulator.
【図12】図11に示す従来技術の主要信号の波形を示
す説明図である。FIG. 12 is an explanatory diagram showing waveforms of main signals of the related art shown in FIG. 11;
【図13】電圧モードのチョッパ型レギュレータの従来
技術の電気的構成を示すブロック図である。FIG. 13 is a block diagram showing a conventional electrical configuration of a voltage mode chopper type regulator.
【図14】チョッパ型レギュレータにおける出力電流と
効率との関係を示す説明図である。FIG. 14 is an explanatory diagram showing the relationship between output current and efficiency in a chopper type regulator.
1 基準電圧回路 2 誤差増幅器 3 発振器 4 PWMコンパレータ 7 キャッチダイオード 8 コイル 11 出力コンデンサ 12 負荷 19 出力トランジスタ 22 電流検出回路 23 電流制御回路 30 電流検出トランジスタ 56 電圧差検出器 REFERENCE SIGNS LIST 1 reference voltage circuit 2 error amplifier 3 oscillator 4 PWM comparator 7 catch diode 8 coil 11 output capacitor 12 load 19 output transistor 22 current detection circuit 23 current control circuit 30 current detection transistor 56 voltage difference detector
Claims (2)
て、PNPトランジスタである出力トランジスタのスイ
ッチングを制御することにより、出力電圧を安定化する
チョッパ型レギュレータにおいて、 前記出力トランジスタに流れる出力電流を検出する電流
検出回路と、 この電流検出回路により検出された出力電流に基づき、
この出力電流が少ないときには前記出力トランジスタに
流れるベース電流を少なくする制御を行う電流制御回路
とを備え、 前記電流検出回路を、前記出力トランジスタのエミッタ
とコレクタとの電圧差を検出する電圧差検出器としたこ
とを特徴とするチョッパ型レギュレータ。1. A chopper regulator that stabilizes an output voltage by controlling switching of an output transistor, which is a PNP transistor, based on an error between a reference voltage and an output voltage. Based on the current detection circuit to be detected, and the output current detected by the current detection circuit,
A current control circuit for performing control to reduce a base current flowing through the output transistor when the output current is small; and
<br/> A chopper-type regulator characterized in that it is a voltage difference detector for detecting a voltage difference between the collector and the collector .
における出力トランジスタ、電流検出回路および電流制
御回路を集積化して1パッケージとしたことを特徴とす
るチョッパ型レギュレータIC。2. The chopper type regulator according to claim 1.
Output transistor, current detection circuit and current control
A chopper type regulator IC characterized by integrating control circuits into one package .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07606394A JP3174217B2 (en) | 1994-04-14 | 1994-04-14 | Chopper type regulator and chopper type regulator IC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07606394A JP3174217B2 (en) | 1994-04-14 | 1994-04-14 | Chopper type regulator and chopper type regulator IC |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07288974A JPH07288974A (en) | 1995-10-31 |
JP3174217B2 true JP3174217B2 (en) | 2001-06-11 |
Family
ID=13594323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07606394A Expired - Fee Related JP3174217B2 (en) | 1994-04-14 | 1994-04-14 | Chopper type regulator and chopper type regulator IC |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3174217B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4163015B2 (en) | 2003-01-24 | 2008-10-08 | シャープ株式会社 | Switching power supply circuit and electronic device using the same |
-
1994
- 1994-04-14 JP JP07606394A patent/JP3174217B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07288974A (en) | 1995-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3131364B2 (en) | Chopper type regulator circuit and chopper type regulator IC | |
JP2901434B2 (en) | DC stabilized power supply | |
US6903945B2 (en) | Switching power supply apparatus | |
US5469349A (en) | Power supply circuit and control circuit for use in a power supply circuit | |
KR20040091137A (en) | Three-terminal, low voltage pulse width modulation controller ic | |
JP3174217B2 (en) | Chopper type regulator and chopper type regulator IC | |
JP3229825B2 (en) | Control device for chopper regulator and chopper regulator using the same | |
JPH08126310A (en) | Power source circuit | |
JP2002051541A (en) | Switching power supply device and semiconductor device for it | |
KR101278937B1 (en) | Circuit and module for correcting a power factor | |
JP3025950B2 (en) | Power supply device and switching power supply | |
JP3255805B2 (en) | Switching power supply | |
JP2003234534A (en) | Power source controller for laser diode | |
JP3338148B2 (en) | Semiconductor laser temperature control circuit | |
JP2002051549A (en) | Semiconductor device for switching power supply | |
JPH1098874A (en) | Dc stabilized power supply | |
JPH08266042A (en) | Output current circuit | |
JP2980183B2 (en) | DC stabilized power supply | |
JP2977442B2 (en) | Switching power supply | |
JP4246511B2 (en) | DC-DC converter | |
JP3066091U (en) | Switching power supply | |
JPH0540709Y2 (en) | ||
JP2548025Y2 (en) | Switching power supply | |
JP4097442B2 (en) | Switching power supply device and control circuit used therefor | |
JPH0112547Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |