JP3172992B2 - 信号増幅装置 - Google Patents
信号増幅装置Info
- Publication number
- JP3172992B2 JP3172992B2 JP15709296A JP15709296A JP3172992B2 JP 3172992 B2 JP3172992 B2 JP 3172992B2 JP 15709296 A JP15709296 A JP 15709296A JP 15709296 A JP15709296 A JP 15709296A JP 3172992 B2 JP3172992 B2 JP 3172992B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- constant current
- current
- amplifying
- amplifying means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、信号増幅装置に
関し、特に、プッシュプル出力を得ることができる信号
増幅装置に関する。
関し、特に、プッシュプル出力を得ることができる信号
増幅装置に関する。
【０００２】
【従来の技術】レコードプレーヤーのヘッドアンプとし
て、ＭＣアンプが知られている。ＭＣアンプは、レコー
ドプレーヤーに用いられるムービングコイル型ヘッド
（図示せず）の出力を増幅するためのアンプである。Ｍ
Ｃアンプとしては、出力の正負応答特性の対称性などを
向上させるために、プッシュプル出力の増幅器を用いる
ことが好ましい。
て、ＭＣアンプが知られている。ＭＣアンプは、レコー
ドプレーヤーに用いられるムービングコイル型ヘッド
（図示せず）の出力を増幅するためのアンプである。Ｍ
Ｃアンプとしては、出力の正負応答特性の対称性などを
向上させるために、プッシュプル出力の増幅器を用いる
ことが好ましい。
【０００３】プッシュプル出力の増幅器としては、入力
から出力に至るまで全て相補性の増幅素子を使用した、
いわゆる全段プッシュプル増幅器を用いることが望まし
い。全段プッシュプル増幅器を用いることにより、出力
の正負応答特性の完全な対称性を得ることができる。ま
た、全段プッシュプル増幅器は、入力段においても増幅
素子の並列接続と等価であるため、入力段が単一増幅素
子で構成される場合と比較して、ノイズを低減すること
ができる。
から出力に至るまで全て相補性の増幅素子を使用した、
いわゆる全段プッシュプル増幅器を用いることが望まし
い。全段プッシュプル増幅器を用いることにより、出力
の正負応答特性の完全な対称性を得ることができる。ま
た、全段プッシュプル増幅器は、入力段においても増幅
素子の並列接続と等価であるため、入力段が単一増幅素
子で構成される場合と比較して、ノイズを低減すること
ができる。
【０００４】しかしながら、現実の増幅素子において
は、相補性素子といっても完全な相補性を得る事は困難
である。特に半導体増幅素子においては、使用する多数
キャリアが正孔か電子かで移動度が異なるため、相補性
素子相互の特性を一致させる事は不可能である。また、
相補性素子としてＦＥＴ（電界効果型トランジスタ）を
用いようとしても、現実問題としてＰチャネルＦＥＴの
品種は非常に少なく、相補性を有するＮチャネルＦＥＴ
およびＰチャネルＦＥＴを入手することは困難である。
このため、ＭＣアンプ等に用いるプッシュプル出力の増
幅器として、全段プッシュプル増幅器を実現することは
極めて困難である。
は、相補性素子といっても完全な相補性を得る事は困難
である。特に半導体増幅素子においては、使用する多数
キャリアが正孔か電子かで移動度が異なるため、相補性
素子相互の特性を一致させる事は不可能である。また、
相補性素子としてＦＥＴ（電界効果型トランジスタ）を
用いようとしても、現実問題としてＰチャネルＦＥＴの
品種は非常に少なく、相補性を有するＮチャネルＦＥＴ
およびＰチャネルＦＥＴを入手することは困難である。
このため、ＭＣアンプ等に用いるプッシュプル出力の増
幅器として、全段プッシュプル増幅器を実現することは
極めて困難である。
【０００５】そこで、従来は、図１１に示すように、入
力段を通常の同極性のトランジスタ（増幅素子）２を２
個用いた差動増幅回路４とし、後段でプッシュプル出力
に変換する方式のＭＣアンプが用いられていた。図１１
の例では、前段の増幅出力をプッシュプル出力に変換す
るためにカレントミラー回路６が使用されている。な
お、２個のトランジスタ２のエミッタには定電流源８が
接続され、ＭＣアンプの出力は帰還回路１０を介して差
動増幅回路４に帰還される。このように構成することに
より、プッシュプル出力を得ることができる。
力段を通常の同極性のトランジスタ（増幅素子）２を２
個用いた差動増幅回路４とし、後段でプッシュプル出力
に変換する方式のＭＣアンプが用いられていた。図１１
の例では、前段の増幅出力をプッシュプル出力に変換す
るためにカレントミラー回路６が使用されている。な
お、２個のトランジスタ２のエミッタには定電流源８が
接続され、ＭＣアンプの出力は帰還回路１０を介して差
動増幅回路４に帰還される。このように構成することに
より、プッシュプル出力を得ることができる。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来のＭＣアンプには、次のような問題があった。ムービ
ングコイル型ヘッド（出力数１０μＶ程度。図示せず）
は、ムービングマグネット型ヘッド（出力数ｍＶ程度）
と異なり、出力レベルが小さい。このため、ヘッド出力
をＭＣアンプで増幅した後、さらに、高ゲインの増幅を
行なわなければならない。したがって、ＭＣアンプによ
る増幅時のノイズは、極力抑えておく必要がある。
来のＭＣアンプには、次のような問題があった。ムービ
ングコイル型ヘッド（出力数１０μＶ程度。図示せず）
は、ムービングマグネット型ヘッド（出力数ｍＶ程度）
と異なり、出力レベルが小さい。このため、ヘッド出力
をＭＣアンプで増幅した後、さらに、高ゲインの増幅を
行なわなければならない。したがって、ＭＣアンプによ
る増幅時のノイズは、極力抑えておく必要がある。
【０００７】しかしながら、図１１に示すＭＣアンプの
ノイズ特性はあまりよくない。これは、入力段に差動増
幅回路４を用いているためである。図１１の差動増幅回
路４を図１２Ａに示す。差動増幅回路４の出力電流Ｉ
（＝Ｉa−Ｉb）におけるＳ／Ｎ比は、図１２Ｂに示す単
一トランジスタのエミッタ接地増幅回路１２の出力電流
ＩにおけるＳ／Ｎ比に比べ、３ｄＢ（デシベル）低下す
ることが知られている。ただし、トランジスタ２の変換
コンダクタンスｇｍは全て同一とする。また、差動増幅
回路４の２つのトランジスタ２への入力換算ノイズ電圧
については、実効値は等しく、２つのトランジスタ２間
で相関はないものと仮定している。
ノイズ特性はあまりよくない。これは、入力段に差動増
幅回路４を用いているためである。図１１の差動増幅回
路４を図１２Ａに示す。差動増幅回路４の出力電流Ｉ
（＝Ｉa−Ｉb）におけるＳ／Ｎ比は、図１２Ｂに示す単
一トランジスタのエミッタ接地増幅回路１２の出力電流
ＩにおけるＳ／Ｎ比に比べ、３ｄＢ（デシベル）低下す
ることが知られている。ただし、トランジスタ２の変換
コンダクタンスｇｍは全て同一とする。また、差動増幅
回路４の２つのトランジスタ２への入力換算ノイズ電圧
については、実効値は等しく、２つのトランジスタ２間
で相関はないものと仮定している。
【０００８】すなわち、差動増幅回路４を用いた場合、
単一トランジスタのエミッタ接地増幅回路１２の２倍の
個数のトランジスタ２を用いているにもかかわらず、Ｓ
／Ｎ比は３ｄＢ低下する。
単一トランジスタのエミッタ接地増幅回路１２の２倍の
個数のトランジスタ２を用いているにもかかわらず、Ｓ
／Ｎ比は３ｄＢ低下する。
【０００９】一方、差動増幅回路４をｎ個並列接続する
ことにより、Ｓ／Ｎ比は（平方根ｎ）×３ｄＢ増加する
ことも知られている。したがって、差動増幅回路４を用
いて、単一トランジスタのエミッタ接地増幅回路１２と
同じＳ／Ｎ比を得るためには、差動増幅回路４を２個並
列接続しなければならないことになる。すなわち、４個
のトランジスタ２が必要になる。これでは、構成が複雑
になり製造コストも高くなる。
ことにより、Ｓ／Ｎ比は（平方根ｎ）×３ｄＢ増加する
ことも知られている。したがって、差動増幅回路４を用
いて、単一トランジスタのエミッタ接地増幅回路１２と
同じＳ／Ｎ比を得るためには、差動増幅回路４を２個並
列接続しなければならないことになる。すなわち、４個
のトランジスタ２が必要になる。これでは、構成が複雑
になり製造コストも高くなる。
【００１０】この発明は、このような問題点を解決し、
簡単な構成で低雑音のプッシュプル出力を得ることがで
きる信号増幅装置を提供することを目的とする。
簡単な構成で低雑音のプッシュプル出力を得ることがで
きる信号増幅装置を提供することを目的とする。
【００１１】請求項１の信号増幅装置は、第１の端子、
第２の端子、および第１の端子と第２の端子との間に流
れる電流Ｉ1を制御する制御端子、を有する第１の増幅
手段、第１の増幅手段と同極性の増幅手段であって、第
１の端子、第２の端子、および第１の端子と第２の端子
との間に流れる電流Ｉ1’を制御する制御端子、を有す
る第２の増幅手段、増幅すべき信号を入力する端子であ
って、第１の増幅手段の制御端子と第２の増幅手段の制
御端子とに電気的に接続された信号入力端子、一定電流
Ｉ01を流す電流源であって、第１の増幅手段の第２の端
子と第２の増幅手段の第２の端子とに電気的に接続され
た第１の定電流源、一定電流Ｉ02を流す電流源であっ
て、第２の増幅手段の第１の端子に電気的に接続された
第２の定電流源、前記第２の増幅手段の第１の端子と第
２の定電流源との接続点から分岐され、一定電流Ｉ02と
電流Ｉ1’との差である電流Ｉ2を流す電流路、電流Ｉ1
を増幅する第３の増幅手段、電流Ｉ2を増幅する第４の
増幅手段、第３の増幅手段の増幅出力と第４の増幅手段
の増幅出力との合成出力に対応した信号を出力する信号
出力端子、前記信号出力端子と前記第２の増幅手段の第
２の端子間の信号ラインとアース間に設けられた電流Ｉ
１ と電流Ｉ １ ’の交流成分を流すためのインピーダンス
回路を備えており、信号出力端子から出力された出力信
号に基づく帰還を行なうことにより、当該出力信号を安
定させる帰還手段、を備えたことを特徴とする。
第２の端子、および第１の端子と第２の端子との間に流
れる電流Ｉ1を制御する制御端子、を有する第１の増幅
手段、第１の増幅手段と同極性の増幅手段であって、第
１の端子、第２の端子、および第１の端子と第２の端子
との間に流れる電流Ｉ1’を制御する制御端子、を有す
る第２の増幅手段、増幅すべき信号を入力する端子であ
って、第１の増幅手段の制御端子と第２の増幅手段の制
御端子とに電気的に接続された信号入力端子、一定電流
Ｉ01を流す電流源であって、第１の増幅手段の第２の端
子と第２の増幅手段の第２の端子とに電気的に接続され
た第１の定電流源、一定電流Ｉ02を流す電流源であっ
て、第２の増幅手段の第１の端子に電気的に接続された
第２の定電流源、前記第２の増幅手段の第１の端子と第
２の定電流源との接続点から分岐され、一定電流Ｉ02と
電流Ｉ1’との差である電流Ｉ2を流す電流路、電流Ｉ1
を増幅する第３の増幅手段、電流Ｉ2を増幅する第４の
増幅手段、第３の増幅手段の増幅出力と第４の増幅手段
の増幅出力との合成出力に対応した信号を出力する信号
出力端子、前記信号出力端子と前記第２の増幅手段の第
２の端子間の信号ラインとアース間に設けられた電流Ｉ
１ と電流Ｉ １ ’の交流成分を流すためのインピーダンス
回路を備えており、信号出力端子から出力された出力信
号に基づく帰還を行なうことにより、当該出力信号を安
定させる帰還手段、を備えたことを特徴とする。
【００１２】請求項２の信号増幅装置は、請求項１の信
号増幅装置において、第１の増幅手段は、１のトランジ
スタを有する１の増幅部により、または、相互に同極性
でかつ同一の特性を有する当該増幅部を２以上並列に接
続することにより構成したものであり、第２の増幅手段
は、第１の増幅手段と実質的に同一の構成を有するもの
であることを特徴とする。
号増幅装置において、第１の増幅手段は、１のトランジ
スタを有する１の増幅部により、または、相互に同極性
でかつ同一の特性を有する当該増幅部を２以上並列に接
続することにより構成したものであり、第２の増幅手段
は、第１の増幅手段と実質的に同一の構成を有するもの
であることを特徴とする。
【００１３】請求項３の信号増幅装置は、請求項１ない
し請求項２のいずれかの信号増幅装置において、前記第
１の定電流源による一定電流Ｉ01の電流値と第２の定電
流源による一定電流Ｉ02の電流値とが、同一になるよう
構成したことを特徴とする。
し請求項２のいずれかの信号増幅装置において、前記第
１の定電流源による一定電流Ｉ01の電流値と第２の定電
流源による一定電流Ｉ02の電流値とが、同一になるよう
構成したことを特徴とする。
【００１４】請求項４の信号増幅装置は、請求項１ない
し請求項３のいずれかの信号増幅装置において、前記第
３の増幅手段の増幅率と前記第４の増幅手段の増幅率と
が、同一になるよう構成したことを特徴とする。
し請求項３のいずれかの信号増幅装置において、前記第
３の増幅手段の増幅率と前記第４の増幅手段の増幅率と
が、同一になるよう構成したことを特徴とする。
【００１５】請求項５の信号増幅装置は、請求項１ない
し請求項２のいずれかの信号増幅装置において、前記第
１の定電流源による一定電流Ｉ01の電流値、第２の定電
流源による一定電流Ｉ02の電流値、前記第３の増幅手段
の増幅率、および前記第４の増幅手段の増幅率のうち、
少なくとも一つの値を調整し得るよう構成したことを特
徴とする。
し請求項２のいずれかの信号増幅装置において、前記第
１の定電流源による一定電流Ｉ01の電流値、第２の定電
流源による一定電流Ｉ02の電流値、前記第３の増幅手段
の増幅率、および前記第４の増幅手段の増幅率のうち、
少なくとも一つの値を調整し得るよう構成したことを特
徴とする。
【００１６】請求項６の信号増幅装置は、請求項１ない
し請求項２のいずれかの信号増幅装置において、前記帰
還手段は、さらに、前記信号出力端子から出力された出
力信号に基づく帰還を行なうことにより、前記第１の定
電流源による一定電流Ｉ01の電流値と第２の定電流源に
よる一定電流Ｉ02の電流値とのうち少なくとも一方の電
流値を変化させることで、前記出力信号の直流成分値を
安定させる構成を有するものであることを特徴とするも
の。
し請求項２のいずれかの信号増幅装置において、前記帰
還手段は、さらに、前記信号出力端子から出力された出
力信号に基づく帰還を行なうことにより、前記第１の定
電流源による一定電流Ｉ01の電流値と第２の定電流源に
よる一定電流Ｉ02の電流値とのうち少なくとも一方の電
流値を変化させることで、前記出力信号の直流成分値を
安定させる構成を有するものであることを特徴とするも
の。
【００１７】
【発明の効果】請求項１の信号増幅装置は、信号を入力
することによりそれぞれ電流Ｉ1を出力する第１の増幅
手段および第１の増幅手段と同極性の増幅手段であって
電流Ｉ1’を出力する第２の増幅手段を用意し、第１の
増幅手段の第２の端子と第２の増幅手段の第２の端子と
に、一定電流Ｉ01を流す第１の定電流源を接続し、第２
の増幅手段の第１の端子に一定電流Ｉ02を流す第２の定
電流源を接続し、当該接続点から、一定電流Ｉ02と電流
Ｉ1’との差である電流Ｉ2を流す電流路を分岐し、電流
Ｉ1をさらに増幅した出力と電流Ｉ2をさらに増幅した出
力との合成出力に対応した信号を出力することを特徴と
する。
することによりそれぞれ電流Ｉ1を出力する第１の増幅
手段および第１の増幅手段と同極性の増幅手段であって
電流Ｉ1’を出力する第２の増幅手段を用意し、第１の
増幅手段の第２の端子と第２の増幅手段の第２の端子と
に、一定電流Ｉ01を流す第１の定電流源を接続し、第２
の増幅手段の第１の端子に一定電流Ｉ02を流す第２の定
電流源を接続し、当該接続点から、一定電流Ｉ02と電流
Ｉ1’との差である電流Ｉ2を流す電流路を分岐し、電流
Ｉ1をさらに増幅した出力と電流Ｉ2をさらに増幅した出
力との合成出力に対応した信号を出力することを特徴と
する。
【００１８】したがって、一定電流Ｉ01、一定電流
Ｉ02、電流Ｉ1をさらに増幅する増幅率、および電流Ｉ2
をさらに増幅する増幅率を適当に選択することで、プッ
シュプル出力を得ることができる。また、前段の増幅部
となる第１の増幅手段と第２の増幅手段とを同極性の増
幅手段で構成している。このため、第１の増幅手段と第
２の増幅手段との特性を容易に合わせることができる。
さらに、前段の増幅部のＳ／Ｎ比は、同数の増幅素子を
用いた作動増幅回路に比し大きい。すなわち、簡単な構
成で低雑音のプッシュプル出力を得ることができる。
Ｉ02、電流Ｉ1をさらに増幅する増幅率、および電流Ｉ2
をさらに増幅する増幅率を適当に選択することで、プッ
シュプル出力を得ることができる。また、前段の増幅部
となる第１の増幅手段と第２の増幅手段とを同極性の増
幅手段で構成している。このため、第１の増幅手段と第
２の増幅手段との特性を容易に合わせることができる。
さらに、前段の増幅部のＳ／Ｎ比は、同数の増幅素子を
用いた作動増幅回路に比し大きい。すなわち、簡単な構
成で低雑音のプッシュプル出力を得ることができる。
【００１９】請求項２の信号増幅装置は、第１の増幅手
段および第２の増幅手段をトランジスタを用いて構成
し、第２の増幅手段と第１の増幅手段とを実質的に同一
の構成としたことを特徴とする。
段および第２の増幅手段をトランジスタを用いて構成
し、第２の増幅手段と第１の増幅手段とを実質的に同一
の構成としたことを特徴とする。
【００２０】したがって、第１の増幅手段および第２の
増幅手段を構成するに際し同極性のトランジスタを用意
すればよいから入手が容易である。また、第１の増幅手
段と第２の増幅手段とを実質的に同一の構成としたか
ら、入力に対する第１の増幅手段および第２の増幅手段
の出力が、ほぼ同一になる。このため、プッシュプル出
力を得ることがより容易になる。
増幅手段を構成するに際し同極性のトランジスタを用意
すればよいから入手が容易である。また、第１の増幅手
段と第２の増幅手段とを実質的に同一の構成としたか
ら、入力に対する第１の増幅手段および第２の増幅手段
の出力が、ほぼ同一になる。このため、プッシュプル出
力を得ることがより容易になる。
【００２１】請求項３の信号増幅装置は、第１の定電流
源による一定電流Ｉ01の電流値と第２の定電流源による
一定電流Ｉ02の電流値とが、同一になるよう構成したこ
とを特徴とする。したがって、プッシュプル出力を得る
ことがさらに容易になる。
源による一定電流Ｉ01の電流値と第２の定電流源による
一定電流Ｉ02の電流値とが、同一になるよう構成したこ
とを特徴とする。したがって、プッシュプル出力を得る
ことがさらに容易になる。
【００２２】請求項４の信号増幅装置は、第３の増幅手
段の増幅率と前記第４の増幅手段の増幅率とが、同一に
なるよう構成したことを特徴とする。したがって、プッ
シュプル出力を得ることがさらに容易になる。
段の増幅率と前記第４の増幅手段の増幅率とが、同一に
なるよう構成したことを特徴とする。したがって、プッ
シュプル出力を得ることがさらに容易になる。
【００２３】請求項５の信号増幅装置は、第１の定電流
源による一定電流Ｉ01の電流値、第２の定電流源による
一定電流Ｉ02の電流値、第３の増幅手段の増幅率、およ
び第４の増幅手段の増幅率のうち、少なくとも一つの値
を調整し得るよう構成したことを特徴とする。したがっ
て、いずれかの値を調整することで、出力信号の直流成
分の基準電位を所望の値に設定することができる。
源による一定電流Ｉ01の電流値、第２の定電流源による
一定電流Ｉ02の電流値、第３の増幅手段の増幅率、およ
び第４の増幅手段の増幅率のうち、少なくとも一つの値
を調整し得るよう構成したことを特徴とする。したがっ
て、いずれかの値を調整することで、出力信号の直流成
分の基準電位を所望の値に設定することができる。
【００２４】請求項６の信号増幅装置は、前記帰還手段
は、さらに、信号出力端子から出力された出力信号に基
づく帰還を行なうことにより、第１の定電流源による一
定電流Ｉ01の電流値と第２の定電流源による一定電流Ｉ
02の電流値とのうち少なくとも一方の電流値を変化させ
ることで、出力信号の直流成分値を安定させる構成を有
するものであることを特徴とする。したがって、さらに
安定したプッシュプル出力を得ることができる。
は、さらに、信号出力端子から出力された出力信号に基
づく帰還を行なうことにより、第１の定電流源による一
定電流Ｉ01の電流値と第２の定電流源による一定電流Ｉ
02の電流値とのうち少なくとも一方の電流値を変化させ
ることで、出力信号の直流成分値を安定させる構成を有
するものであることを特徴とする。したがって、さらに
安定したプッシュプル出力を得ることができる。
【００２５】
【発明の実施の形態】図１に、この発明の一実施形態に
よる信号増幅装置であるＭＣアンプ２０のブロック図を
示す。ＭＣアンプ２０は、第１の増幅手段２２、第２の
増幅手段２４、信号入力端子２６、第１の定電流源２
８、第２の定電流源３０、引算部３１、電流Ｉ2を流す
電流路３２、第３の増幅手段３４、第４の増幅手段３
６、信号出力端子３８、帰還手段４０を備えている。
よる信号増幅装置であるＭＣアンプ２０のブロック図を
示す。ＭＣアンプ２０は、第１の増幅手段２２、第２の
増幅手段２４、信号入力端子２６、第１の定電流源２
８、第２の定電流源３０、引算部３１、電流Ｉ2を流す
電流路３２、第３の増幅手段３４、第４の増幅手段３
６、信号出力端子３８、帰還手段４０を備えている。
【００２６】第１の増幅手段２２は、第１の端子２２
ａ、第２の端子２２ｂ、および第１の端子２２ａと第２
の端子２２ｂとの間に流れる電流Ｉ1を制御する制御端
子２２ｃを有する。第２の増幅手段２４は、第１の増幅
手段２２と同極性の増幅手段であって、第１の端子２４
ａ、第２の端子２４ｂ、および第１の端子２４ａと第２
の端子２４ｂとの間に流れる電流Ｉ1’を制御する制御
端子２４ｃを有する。
ａ、第２の端子２２ｂ、および第１の端子２２ａと第２
の端子２２ｂとの間に流れる電流Ｉ1を制御する制御端
子２２ｃを有する。第２の増幅手段２４は、第１の増幅
手段２２と同極性の増幅手段であって、第１の端子２４
ａ、第２の端子２４ｂ、および第１の端子２４ａと第２
の端子２４ｂとの間に流れる電流Ｉ1’を制御する制御
端子２４ｃを有する。
【００２７】図１の実施形態においては、第１の増幅手
段２２は、相互に同極性でかつほぼ同一の特性を有する
ｎ個のトランジスタＱ11〜Ｑ1nを並列に接続したもので
ある。第２の増幅手段２４は、第１の増幅手段２２と実
質的に同一の構成を有する。なお、図１の実施形態にお
いては、各トランジスタがそれぞれ増幅部に該当する。
段２２は、相互に同極性でかつほぼ同一の特性を有する
ｎ個のトランジスタＱ11〜Ｑ1nを並列に接続したもので
ある。第２の増幅手段２４は、第１の増幅手段２２と実
質的に同一の構成を有する。なお、図１の実施形態にお
いては、各トランジスタがそれぞれ増幅部に該当する。
【００２８】信号入力端子２６は、増幅すべき信号を入
力する端子であって、第１の増幅手段２２の制御端子２
２ｃと第２の増幅手段２４の制御端子２４ｃとに電気的
に接続されている。
力する端子であって、第１の増幅手段２２の制御端子２
２ｃと第２の増幅手段２４の制御端子２４ｃとに電気的
に接続されている。
【００２９】第１の定電流源２８は、一定電流Ｉ01を流
す電流源であって、第１の増幅手段２２の第２の端子２
２ｂと第２の増幅手段２４の第２の端子２４ｂとに電気
的に接続されている。第２の定電流源３０は、一定電流
Ｉ02を流す電流源であって、第２の増幅手段２４の第１
の端子２４ａに電気的に接続されている。
す電流源であって、第１の増幅手段２２の第２の端子２
２ｂと第２の増幅手段２４の第２の端子２４ｂとに電気
的に接続されている。第２の定電流源３０は、一定電流
Ｉ02を流す電流源であって、第２の増幅手段２４の第１
の端子２４ａに電気的に接続されている。
【００３０】なお、図１の実施形態においては、第１の
定電流源２８による一定電流Ｉ01の電流値と第２の定電
流源３０による一定電流Ｉ02の電流値とが、計算上同一
になるよう構成している。このように構成することで、
回路計算が容易になる。
定電流源２８による一定電流Ｉ01の電流値と第２の定電
流源３０による一定電流Ｉ02の電流値とが、計算上同一
になるよう構成している。このように構成することで、
回路計算が容易になる。
【００３１】ただし、具体的な回路（図１０参照）にお
いては、回路を構成する素子の精度のバラ付き等によ
り、一定電流Ｉ01の電流値と一定電流Ｉ02の電流値と
が、計算通りに完全に同一となることはほとんどない。
また、設計上の都合や部品調達上の都合から、上記一定
電流Ｉ01の電流値と一定電流Ｉ02の電流値とが、計算上
も、やや異なるよう構成する場合がある。しかし、結果
として、一定電流Ｉ01の電流値と一定電流Ｉ02の電流値
とが、ある程度の許容範囲内で同一となるのであればな
んら問題はなく、容易にプッシュプル出力を得ることが
できる。なお、上記許容範囲を越える場合であっても、
この発明を適用することができることは、いうまでもな
い。
いては、回路を構成する素子の精度のバラ付き等によ
り、一定電流Ｉ01の電流値と一定電流Ｉ02の電流値と
が、計算通りに完全に同一となることはほとんどない。
また、設計上の都合や部品調達上の都合から、上記一定
電流Ｉ01の電流値と一定電流Ｉ02の電流値とが、計算上
も、やや異なるよう構成する場合がある。しかし、結果
として、一定電流Ｉ01の電流値と一定電流Ｉ02の電流値
とが、ある程度の許容範囲内で同一となるのであればな
んら問題はなく、容易にプッシュプル出力を得ることが
できる。なお、上記許容範囲を越える場合であっても、
この発明を適用することができることは、いうまでもな
い。
【００３２】電流路３２は、第２の増幅手段２４の第１
の端子２４ａと第２の定電流源３０との接続点に配置さ
れた引算部３１から分岐され、一定電流Ｉ02と電流
Ｉ1’との差である電流Ｉ2を流す。
の端子２４ａと第２の定電流源３０との接続点に配置さ
れた引算部３１から分岐され、一定電流Ｉ02と電流
Ｉ1’との差である電流Ｉ2を流す。
【００３３】第３の増幅手段３４は、電流Ｉ1を増幅す
る。第４の増幅手段３６は、電流Ｉ2を増幅する。な
お、図１の実施形態においては、第３の増幅手段３４の
増幅率と第４の増幅手段３６の増幅率とが、計算上同一
になるよう構成している。このように構成することで、
回路計算が容易になる。
る。第４の増幅手段３６は、電流Ｉ2を増幅する。な
お、図１の実施形態においては、第３の増幅手段３４の
増幅率と第４の増幅手段３６の増幅率とが、計算上同一
になるよう構成している。このように構成することで、
回路計算が容易になる。
【００３４】ただし、具体的な回路（図１０参照）にお
いては、回路を構成する素子の精度のバラ付き等によ
り、第３の増幅手段３４の増幅率と第４の増幅手段３６
の増幅率とが、計算通りに完全に同一となることはほと
んどない。また、設計上の都合や部品調達上の都合か
ら、上記第３の増幅手段３４の増幅率と第４の増幅手段
３６の増幅率とが、計算上も、やや異なるよう構成する
場合がある。しかし、結果として、第３の増幅手段３４
の増幅率と第４の増幅手段３６の増幅率とが、ある程度
の許容範囲内で同一となるのであればなんら問題はな
く、容易にプッシュプル出力を得ることができる。な
お、上記許容範囲を越える場合であっても、この発明を
適用することができることは、いうまでもない。
いては、回路を構成する素子の精度のバラ付き等によ
り、第３の増幅手段３４の増幅率と第４の増幅手段３６
の増幅率とが、計算通りに完全に同一となることはほと
んどない。また、設計上の都合や部品調達上の都合か
ら、上記第３の増幅手段３４の増幅率と第４の増幅手段
３６の増幅率とが、計算上も、やや異なるよう構成する
場合がある。しかし、結果として、第３の増幅手段３４
の増幅率と第４の増幅手段３６の増幅率とが、ある程度
の許容範囲内で同一となるのであればなんら問題はな
く、容易にプッシュプル出力を得ることができる。な
お、上記許容範囲を越える場合であっても、この発明を
適用することができることは、いうまでもない。
【００３５】信号出力端子３８は、第３の増幅手段３４
の増幅出力と第４の増幅手段３６の増幅出力との合成出
力に対応した信号を出力する。帰還手段４０は、信号出
力端子３８から出力された出力信号に基づく帰還を行な
うことにより、当該出力信号を安定させる。
の増幅出力と第４の増幅手段３６の増幅出力との合成出
力に対応した信号を出力する。帰還手段４０は、信号出
力端子３８から出力された出力信号に基づく帰還を行な
うことにより、当該出力信号を安定させる。
【００３６】図２は、図１のＭＣアンプ２０の開ループ
時の等価回路を示すブロック図である。図２に基づい
て、ＭＣアンプ２０の動作を説明する。なお、説明の便
宜のため、第１の増幅手段２２および第２の増幅手段２
４は、それぞれ１個のトランジスタＱ1、Ｑ1’のみによ
り構成されているものとする。
時の等価回路を示すブロック図である。図２に基づい
て、ＭＣアンプ２０の動作を説明する。なお、説明の便
宜のため、第１の増幅手段２２および第２の増幅手段２
４は、それぞれ１個のトランジスタＱ1、Ｑ1’のみによ
り構成されているものとする。
【００３７】図２において、第３の増幅手段３４の入力
電圧をｖC1、コンダクタンスをＧ1、電流利得をＨ1と
し、第４の増幅手段３６の入力電圧をｖC2、コンダクタ
ンスをＧ2、電流利得をＨ2とすると、それぞれ次の関係
が成立する、 Ｇ1・ｖC1=Ｈ1・Ｉ1、 Ｇ2・ｖC2=Ｈ2・Ｉ2、 したがって、出力抵抗をＲLとすると、信号出力端子３
８の出力電圧ｖoは、次式で表わされる、 ｖo＝（Ｇ1・ｖC1−Ｇ2・ｖC2）×ＲL ＝（Ｈ1・Ｉ1−Ｈ2・Ｉ2）×ＲL ・・・（１）。
電圧をｖC1、コンダクタンスをＧ1、電流利得をＨ1と
し、第４の増幅手段３６の入力電圧をｖC2、コンダクタ
ンスをＧ2、電流利得をＨ2とすると、それぞれ次の関係
が成立する、 Ｇ1・ｖC1=Ｈ1・Ｉ1、 Ｇ2・ｖC2=Ｈ2・Ｉ2、 したがって、出力抵抗をＲLとすると、信号出力端子３
８の出力電圧ｖoは、次式で表わされる、 ｖo＝（Ｇ1・ｖC1−Ｇ2・ｖC2）×ＲL ＝（Ｈ1・Ｉ1−Ｈ2・Ｉ2）×ＲL ・・・（１）。
【００３８】まず、直流成分の処理について説明する。
電流Ｉ1、電流Ｉ1’、電流Ｉ2の直流成分を、それぞれ
Ｉ1(DC)、Ｉ1(DC)’、Ｉ2(DC)とすると、 Ｉ1(DC)＋Ｉ1(DC)’＝Ｉ01、 Ｉ2(DC)＝Ｉ02−Ｉ1(DC)’ より、 Ｉ2(DC)＝Ｉ02−（Ｉ01−Ｉ1(DC)） ＝Ｉ02−Ｉ01＋Ｉ1(DC) ・・・（２）。
電流Ｉ1、電流Ｉ1’、電流Ｉ2の直流成分を、それぞれ
Ｉ1(DC)、Ｉ1(DC)’、Ｉ2(DC)とすると、 Ｉ1(DC)＋Ｉ1(DC)’＝Ｉ01、 Ｉ2(DC)＝Ｉ02−Ｉ1(DC)’ より、 Ｉ2(DC)＝Ｉ02−（Ｉ01−Ｉ1(DC)） ＝Ｉ02−Ｉ01＋Ｉ1(DC) ・・・（２）。
【００３９】出力電圧ｖoの直流成分（出力ＤＣバイア
ス電圧）をｖo(DC)とすると、式（１）、（２）より、 ｖo(DC)＝（Ｈ1・Ｉ1(DC)−Ｈ2・Ｉ2(DC)）×ＲL ＝｛（Ｈ1−Ｈ2）・Ｉ1(DC)−Ｈ2・（Ｉ02−Ｉ01）｝・ＲL ・・・（３）。
ス電圧）をｖo(DC)とすると、式（１）、（２）より、 ｖo(DC)＝（Ｈ1・Ｉ1(DC)−Ｈ2・Ｉ2(DC)）×ＲL ＝｛（Ｈ1−Ｈ2）・Ｉ1(DC)−Ｈ2・（Ｉ02−Ｉ01）｝・ＲL ・・・（３）。
【００４０】ここで、トランジスタＱ１、Ｑ１’は同極
性で特性の揃ったトランジスタペアーであるとすると、 Ｉ1(DC)≒Ｉ1(DC)’ が成立するので、 Ｉ1(DC)≒Ｉ1(DC)’≒Ｉ01／２ となる。これと、式（３）より、 ｖo(DC)≒｛（Ｈ1−Ｈ2）・Ｉ01／２−Ｈ2・（Ｉ02−Ｉ01）｝・ＲL ＝｛（Ｈ1＋Ｈ2）／２・Ｉ01−Ｈ2・Ｉ02｝・ＲL・・・（４）。
性で特性の揃ったトランジスタペアーであるとすると、 Ｉ1(DC)≒Ｉ1(DC)’ が成立するので、 Ｉ1(DC)≒Ｉ1(DC)’≒Ｉ01／２ となる。これと、式（３）より、 ｖo(DC)≒｛（Ｈ1−Ｈ2）・Ｉ01／２−Ｈ2・（Ｉ02−Ｉ01）｝・ＲL ＝｛（Ｈ1＋Ｈ2）／２・Ｉ01−Ｈ2・Ｉ02｝・ＲL・・・（４）。
【００４１】したがって、出力ＤＣバイアス電圧ｖ
o(DC)は、Ｈ1、Ｈ2、Ｉ01、Ｉ02、ＲLにより決定され
る。仮に、コンダクタンスＧ1、Ｇ2（すなわち増幅率Ｈ
1、Ｈ2）の対称性がよく、 Ｈ1＝Ｈ2＝Ｈ ・・・（５） が成り立つならば、ｖo(DC)＝Ｈ・（Ｉ01−Ｉ02）・ＲL
となる。さらに、 Ｉ01＝Ｉ02 ・・・（６） とすると、 ｖo(DC)＝０ ・・・（７） すなわち、出力ＤＣオフセットを生じなくすることがで
きる。なお、Ｈ1＝Ｈ2の条件は電流帰還や調整などによ
り、実現することができる。
o(DC)は、Ｈ1、Ｈ2、Ｉ01、Ｉ02、ＲLにより決定され
る。仮に、コンダクタンスＧ1、Ｇ2（すなわち増幅率Ｈ
1、Ｈ2）の対称性がよく、 Ｈ1＝Ｈ2＝Ｈ ・・・（５） が成り立つならば、ｖo(DC)＝Ｈ・（Ｉ01−Ｉ02）・ＲL
となる。さらに、 Ｉ01＝Ｉ02 ・・・（６） とすると、 ｖo(DC)＝０ ・・・（７） すなわち、出力ＤＣオフセットを生じなくすることがで
きる。なお、Ｈ1＝Ｈ2の条件は電流帰還や調整などによ
り、実現することができる。
【００４２】つぎに、交流成分の処理について説明す
る。交流信号ｅsが入力された場合、図２のトランジス
タＱ１、Ｑ１’には、上述の直流成分Ｉ1(DC)、
Ｉ1(DC)’に加えて、交流成分Ｉ1(AC)、Ｉ1(AC)’が、
それぞれ流れる。なお、交流成分Ｉ1(AC)、Ｉ1(AC)’
は、トランジスタＱ１、Ｑ１’の共通エミッタに接続し
た回路Ｚに流れる。
る。交流信号ｅsが入力された場合、図２のトランジス
タＱ１、Ｑ１’には、上述の直流成分Ｉ1(DC)、
Ｉ1(DC)’に加えて、交流成分Ｉ1(AC)、Ｉ1(AC)’が、
それぞれ流れる。なお、交流成分Ｉ1(AC)、Ｉ1(AC)’
は、トランジスタＱ１、Ｑ１’の共通エミッタに接続し
た回路Ｚに流れる。
【００４３】出力電圧ｖoの交流成分をｖo(AC)とする
と、上述の直流成分同様、 ｖo(AC)＝（Ｈ1・Ｉ1(AC)−Ｈ2・Ｉ2(AC)）×ＲL ・・・（８） ここで、交流信号ｅsの有無にかかわらずＩ02は一定で
あるから、 Ｉ2(AC)＝−Ｉ1(AC)’ ・・・（９） したがって、式（８）、（９）より、 ｖo(AC)＝（Ｈ1・Ｉ1(AC)＋Ｈ2・Ｉ1(AC)’）×ＲL ・・・（１０）。
と、上述の直流成分同様、 ｖo(AC)＝（Ｈ1・Ｉ1(AC)−Ｈ2・Ｉ2(AC)）×ＲL ・・・（８） ここで、交流信号ｅsの有無にかかわらずＩ02は一定で
あるから、 Ｉ2(AC)＝−Ｉ1(AC)’ ・・・（９） したがって、式（８）、（９）より、 ｖo(AC)＝（Ｈ1・Ｉ1(AC)＋Ｈ2・Ｉ1(AC)’）×ＲL ・・・（１０）。
【００４４】前述のように、トランジスタＱ１、Ｑ１’
は同極性で特性の揃ったトランジスタペアーであるとす
ると、 Ｉ1(AC)≒Ｉ1(AC)’ ・・・（１１） となる。式（１０）、（１１）より、 ｖo(AC)＝（Ｈ1＋Ｈ2）・Ｉ1(AC)×ＲL ・・・（１２） さらに上述の式（５）が、成立するとするば、式（１
２）は、 ｖo(AC)＝２Ｈ・Ｉ1(AC)×ＲL ・・・（１３） となる。
は同極性で特性の揃ったトランジスタペアーであるとす
ると、 Ｉ1(AC)≒Ｉ1(AC)’ ・・・（１１） となる。式（１０）、（１１）より、 ｖo(AC)＝（Ｈ1＋Ｈ2）・Ｉ1(AC)×ＲL ・・・（１２） さらに上述の式（５）が、成立するとするば、式（１
２）は、 ｖo(AC)＝２Ｈ・Ｉ1(AC)×ＲL ・・・（１３） となる。
【００４５】式（１３）から明らかなように、図２（図
１）に示すＭＣアンプ２０は増幅作用を有する。また、
アンプ前段の増幅方式は、通常のエミッタ接地（図１２
Ｂ参照）と同じであるから、従来の差動増幅構成に比べ
て増幅素子のノイズの影響等が少なくできる。例えば、
トランジスタ２個使用する場合、図２のように構成する
と、図１２Ａの差動増幅構成とした場合に比し、増幅素
子の入力換算ノイズレベルにおいて６ｄＢ小さくするこ
とができる。
１）に示すＭＣアンプ２０は増幅作用を有する。また、
アンプ前段の増幅方式は、通常のエミッタ接地（図１２
Ｂ参照）と同じであるから、従来の差動増幅構成に比べ
て増幅素子のノイズの影響等が少なくできる。例えば、
トランジスタ２個使用する場合、図２のように構成する
と、図１２Ａの差動増幅構成とした場合に比し、増幅素
子の入力換算ノイズレベルにおいて６ｄＢ小さくするこ
とができる。
【００４６】つぎに、前述の式（６）を実現する回路例
を、図３に示す。図３において、両トランジスタのベー
ス・エミッタ間電圧を、それぞれＶBE1、ＶBE2とすれ
ば、 Ｉ01＝（ＶB1−ＶBE1）／ＲE1 Ｉ02＝（ＶB2−ＶBE2）／ＲE2 が成立する。したがって、ＶB1、ＶB2、ＲE1、ＲE2を適
当に選択することにより 、 Ｉ01＝Ｉ02 ・・・（６） を実現することができる。
を、図３に示す。図３において、両トランジスタのベー
ス・エミッタ間電圧を、それぞれＶBE1、ＶBE2とすれ
ば、 Ｉ01＝（ＶB1−ＶBE1）／ＲE1 Ｉ02＝（ＶB2−ＶBE2）／ＲE2 が成立する。したがって、ＶB1、ＶB2、ＲE1、ＲE2を適
当に選択することにより 、 Ｉ01＝Ｉ02 ・・・（６） を実現することができる。
【００４７】つぎに、式（６）を実現する別の回路例
を、図４に示す。図４は、２つのカレントミラー回路Ｃ
Ｍ１、ＣＭ２を用いた回路である。各トランジスタのベ
ース電流を無視することができると仮定すれば、図４の
回路は式（６）を満足する。
を、図４に示す。図４は、２つのカレントミラー回路Ｃ
Ｍ１、ＣＭ２を用いた回路である。各トランジスタのベ
ース電流を無視することができると仮定すれば、図４の
回路は式（６）を満足する。
【００４８】つぎに、前述の式（５）を実現する回路例
を、図５に示す。図５において、両トランジスタのベー
ス・エミッタ間電圧を、それぞれＶBE3、ＶBE4とし、出
力電流を、それぞれＩX、ＩYとすれば、 ＩX＝（ＲC1・Ｉ1−ＶBE3）／ＲE3 ＩY＝（ＲC2・Ｉ2−ＶBE4）／ＲE4 が成立する。したがって、ＲC1、ＲC2、ＲE3、ＲE4を適
当に選択することにより、 Ｉ1＝Ｉ2 のとき、 ＩX＝ＩY となるように設定することができる。このように設定す
ることで、 Ｈ1＝Ｈ2＝Ｈ ・・・（５） を実現することができる。
を、図５に示す。図５において、両トランジスタのベー
ス・エミッタ間電圧を、それぞれＶBE3、ＶBE4とし、出
力電流を、それぞれＩX、ＩYとすれば、 ＩX＝（ＲC1・Ｉ1−ＶBE3）／ＲE3 ＩY＝（ＲC2・Ｉ2−ＶBE4）／ＲE4 が成立する。したがって、ＲC1、ＲC2、ＲE3、ＲE4を適
当に選択することにより、 Ｉ1＝Ｉ2 のとき、 ＩX＝ＩY となるように設定することができる。このように設定す
ることで、 Ｈ1＝Ｈ2＝Ｈ ・・・（５） を実現することができる。
【００４９】一方、式（７）を実現するためには、必ず
しも Ｈ1＝Ｈ2 である必要はない。
しも Ｈ1＝Ｈ2 である必要はない。
【００５０】Ｈ1≠Ｈ2 であっても、式（４）より、 Ｉ02＝（Ｈ1＋Ｈ2）／（２Ｈ2）・Ｉ01 ・・・（１４） を満足するよう、Ｉ01、Ｉ02、Ｈ1、Ｈ2のいずれかを調
整することにより、 ｖo(DC)＝０ ・・・（７） を実現することができる。
整することにより、 ｖo(DC)＝０ ・・・（７） を実現することができる。
【００５１】たとえば、Ｉ01、Ｉ02を調整する場合、図
３の回路では、ＶB1、ＶB2、ＲE1、ＲE2の少なくとも１
つを調整し得るよう構成すればよい。また、図４の回路
では、カレントミラー回路ＣＭ１、ＣＭ２の少なくとも
一方の電流帰還抵抗値を図６Ａまたは図６Ｂのように可
変にすればよい。
３の回路では、ＶB1、ＶB2、ＲE1、ＲE2の少なくとも１
つを調整し得るよう構成すればよい。また、図４の回路
では、カレントミラー回路ＣＭ１、ＣＭ２の少なくとも
一方の電流帰還抵抗値を図６Ａまたは図６Ｂのように可
変にすればよい。
【００５２】つぎに、出力ＤＣバイアス電圧ｖo(DC)と
基準電圧との差を検出し、充分大きな列得で増幅し、そ
の出力でＩ01、Ｉ02のいずれか一方、もしくは両方をそ
れぞれ逆方向に調整するような直流帰還ループを構成す
る事で、出力ＤＣバイアス電圧ｖo(DC)を基準電圧とほ
ぼ同じにすることも可能である。その基本構成を図７に
示す。
基準電圧との差を検出し、充分大きな列得で増幅し、そ
の出力でＩ01、Ｉ02のいずれか一方、もしくは両方をそ
れぞれ逆方向に調整するような直流帰還ループを構成す
る事で、出力ＤＣバイアス電圧ｖo(DC)を基準電圧とほ
ぼ同じにすることも可能である。その基本構成を図７に
示す。
【００５３】つぎに、図１における引算部３１ Ｉ2＝Ｉ02−Ｉ1’ は、図３の回路を用いた場合には、図８Ａまたは図８Ｂ
に示す回路で実現できる。ただし、図８Ｂにおいては、
下記の条件が必要である、 ＶB3＞ＶB2＋０．６Ｖ。
に示す回路で実現できる。ただし、図８Ｂにおいては、
下記の条件が必要である、 ＶB3＞ＶB2＋０．６Ｖ。
【００５４】また、図１における引算部３１は、図４の
回路を用いた場合には、図９Ａまたは図９Ｂに示す回路
で実現できる。ただし、図９Ｂにおいては、下記の条件
が必要である、 ＶB3＞Ｉ0・ｒe2＋１．８Ｖ。
回路を用いた場合には、図９Ａまたは図９Ｂに示す回路
で実現できる。ただし、図９Ｂにおいては、下記の条件
が必要である、 ＶB3＞Ｉ0・ｒe2＋１．８Ｖ。
【００５５】つぎに、図１０に、図１のＭＣアンプ２０
の具体的な回路の一例を示す。図１０に示す回路におい
ては、第１の増幅手段２２は、相互に同極性でかつほぼ
同一の特性を有する２個の電界効果型トランジスタ（Ｆ
ＥＴ）Ｑ11、Ｑ12を、ともに抵抗Ｒtを介して、並列に
接続したものである。第２の増幅手段２４は、第１の増
幅手段２２と実質的に同一の構成を有する。なお、図１
０においては、各トランジスタとこれに接続された各抵
抗Ｒｔとにより、それぞれ増幅部を構成している。
の具体的な回路の一例を示す。図１０に示す回路におい
ては、第１の増幅手段２２は、相互に同極性でかつほぼ
同一の特性を有する２個の電界効果型トランジスタ（Ｆ
ＥＴ）Ｑ11、Ｑ12を、ともに抵抗Ｒtを介して、並列に
接続したものである。第２の増幅手段２４は、第１の増
幅手段２２と実質的に同一の構成を有する。なお、図１
０においては、各トランジスタとこれに接続された各抵
抗Ｒｔとにより、それぞれ増幅部を構成している。
【００５６】また、第１の定電流源２８は、トランジス
タＱ2、抵抗ＲE1、３個の発光ダイオードＬＥＤにより
構成されている。３個の発光ダイオードＬＥＤを直列に
接続することにより、一定電圧ＶB1を実現している。し
たがって、抵抗ＲE1を流れる電流Ｉ01は一定となる。
タＱ2、抵抗ＲE1、３個の発光ダイオードＬＥＤにより
構成されている。３個の発光ダイオードＬＥＤを直列に
接続することにより、一定電圧ＶB1を実現している。し
たがって、抵抗ＲE1を流れる電流Ｉ01は一定となる。
【００５７】図１に示す第２の定電流源３０および引算
部３１は、トランジスタＱ3、抵抗ＲE2（＝ＲE1）、３
個の発光ダイオードＬＥＤにより構成されている。３個
の発光ダイオードＬＥＤを直列に接続することにより、
一定電圧ＶB2（＝ＶB1）を実現している。これにより、
抵抗ＲE2を流れる電流Ｉ02は一定となる。また、電流路
３２には、 Ｉ2＝Ｉ02−Ｉ1’ の電流が流れる。
部３１は、トランジスタＱ3、抵抗ＲE2（＝ＲE1）、３
個の発光ダイオードＬＥＤにより構成されている。３個
の発光ダイオードＬＥＤを直列に接続することにより、
一定電圧ＶB2（＝ＶB1）を実現している。これにより、
抵抗ＲE2を流れる電流Ｉ02は一定となる。また、電流路
３２には、 Ｉ2＝Ｉ02−Ｉ1’ の電流が流れる。
【００５８】第３の増幅手段３４は、トランジスタ
Ｑ4、抵抗ＲE3により構成されている。第４の増幅手段
３６は、トランジスタＱ5、抵抗ＲE4（＝ＲE3）により
構成されている。この実施形態においては、トランジス
タＱ4、Ｑ5の出力をさらに、トランジスタＱ6、Ｑ7を用
いて増幅している。
Ｑ4、抵抗ＲE3により構成されている。第４の増幅手段
３６は、トランジスタＱ5、抵抗ＲE4（＝ＲE3）により
構成されている。この実施形態においては、トランジス
タＱ4、Ｑ5の出力をさらに、トランジスタＱ6、Ｑ7を用
いて増幅している。
【００５９】帰還手段４０（β回路）は、抵抗とコンデ
ンサとを用いて構成され、出力の直流成分および交流成
分の帰還を行なうよう構成されている。
ンサとを用いて構成され、出力の直流成分および交流成
分の帰還を行なうよう構成されている。
【００６０】なお、上述の実施形態においては、第１の
定電流源による一定電流Ｉ01の電流値と第２の定電流源
による一定電流Ｉ02の電流値とがほぼ同一になるよう構
成したが、第１の定電流源による一定電流Ｉ01の電流値
と第２の定電流源による一定電流Ｉ02の電流値とが異な
るよう構成することもできる。
定電流源による一定電流Ｉ01の電流値と第２の定電流源
による一定電流Ｉ02の電流値とがほぼ同一になるよう構
成したが、第１の定電流源による一定電流Ｉ01の電流値
と第２の定電流源による一定電流Ｉ02の電流値とが異な
るよう構成することもできる。
【００６１】また、上述の実施形態においては、第３の
増幅手段の増幅率と第４の増幅手段の増幅率とがほぼ同
一になるよう構成したが、第３の増幅手段の増幅率と第
４の増幅手段の増幅率とが異なるよう構成することもで
きる。
増幅手段の増幅率と第４の増幅手段の増幅率とがほぼ同
一になるよう構成したが、第３の増幅手段の増幅率と第
４の増幅手段の増幅率とが異なるよう構成することもで
きる。
【００６２】また、上述の実施形態においては、図６に
おいて、第１の定電流源による一定電流Ｉ01の電流値、
または第２の定電流源による一定電流Ｉ02の電流値を調
整し得るよう構成した場合の例を説明したが、第３の増
幅手段の増幅率、または第４の増幅手段の増幅率の値を
調整し得るよう構成することもできる。また、Ｉ01の電
流値、Ｉ02の電流値、第３の増幅手段の増幅率、第４の
増幅手段の増幅率の全ての値を調整し得るよう構成する
こともできる。
おいて、第１の定電流源による一定電流Ｉ01の電流値、
または第２の定電流源による一定電流Ｉ02の電流値を調
整し得るよう構成した場合の例を説明したが、第３の増
幅手段の増幅率、または第４の増幅手段の増幅率の値を
調整し得るよう構成することもできる。また、Ｉ01の電
流値、Ｉ02の電流値、第３の増幅手段の増幅率、第４の
増幅手段の増幅率の全ての値を調整し得るよう構成する
こともできる。
【００６３】また、上述の実施形態においては、増幅手
段としてトランジスタを用いた場合を例に説明したが、
増幅手段としては、トランジスタ以外のもの、たとえば
真空管等を用いることもできる。
段としてトランジスタを用いた場合を例に説明したが、
増幅手段としては、トランジスタ以外のもの、たとえば
真空管等を用いることもできる。
【００６４】また、上述の実施形態においては、ＭＣア
ンプ２０の各機能を、トランジスタ、抵抗、発光ダイオ
ード、コンデンサ等を用いて実現した場合を例に説明し
たが、当該各機能の一部または全部を、ＣＰＵ（中央処
理装置）等を用いて実現するよう構成することもでき
る。
ンプ２０の各機能を、トランジスタ、抵抗、発光ダイオ
ード、コンデンサ等を用いて実現した場合を例に説明し
たが、当該各機能の一部または全部を、ＣＰＵ（中央処
理装置）等を用いて実現するよう構成することもでき
る。
【００６５】なお、上述の実施形態においては、ＭＣア
ンプを例に説明したが、この発明はＭＣアンプに限定さ
れるものではなく、信号増幅装置一般に適用することが
できる。
ンプを例に説明したが、この発明はＭＣアンプに限定さ
れるものではなく、信号増幅装置一般に適用することが
できる。
【図１】この発明の一実施形態による信号増幅装置であ
るＭＣアンプ２０のブロック図である。
るＭＣアンプ２０のブロック図である。
【図２】図１のＭＣアンプ２０の開ループ時の等価回路
を示すブロック図である。
を示すブロック図である。
【図３】図１のＭＣアンプ２０の機能の一部を実現する
回路例を示す図面である。
回路例を示す図面である。
【図４】図１のＭＣアンプ２０の機能の一部を実現する
回路例を示す図面である。
回路例を示す図面である。
【図５】図１のＭＣアンプ２０の機能の一部を実現する
回路例を示す図面である。
回路例を示す図面である。
【図６】図１のＭＣアンプ２０の機能の一部を実現する
回路例を示す図面である。
回路例を示す図面である。
【図７】図１のＭＣアンプ２０の機能の一部を実現する
回路例を示す図面である。
回路例を示す図面である。
【図８】図１のＭＣアンプ２０の機能の一部を実現する
回路例を示す図面である。
回路例を示す図面である。
【図９】図１のＭＣアンプ２０の機能の一部を実現する
回路例を示す図面である。
回路例を示す図面である。
【図１０】図１のＭＣアンプ２０の具体的な回路の一例
を示す図面である。
を示す図面である。
【図１１】従来のＭＣアンプの回路の一例を示す図面で
ある。
ある。
【図１２】従来のＭＣアンプの動作を説明するための図
面である。
面である。
２２・・・・・第１の増幅手段 ２４・・・・・第２の増幅手段 ２４ａ・・・・第２の増幅手段の第１の端子 ２８・・・・・第１の定電流源 ３０・・・・・第２の定電流源 ３１・・・・・引算部 ３２・・・・・電流路 ３４・・・・・第３の増幅手段 ３６・・・・・第４の増幅手段 ３８・・・・・信号出力端子 ４０・・・・・帰還手段
Claims (6)
- 【請求項１】第１の端子、第２の端子、および第１の端
子と第２の端子との間に流れる電流Ｉ1を制御する制御
端子、を有する第１の増幅手段、 第１の増幅手段と同極性の増幅手段であって、第１の端
子、第２の端子、および第１の端子と第２の端子との間
に流れる電流Ｉ1’を制御する制御端子、を有する第２
の増幅手段、 増幅すべき信号を入力する端子であって、第１の増幅手
段の制御端子と第２の増幅手段の制御端子とに電気的に
接続された信号入力端子、 一定電流Ｉ01を流す電流源であって、第１の増幅手段の
第２の端子と第２の増幅手段の第２の端子とに電気的に
接続された第１の定電流源、 一定電流Ｉ02を流す電流源であって、第２の増幅手段の
第１の端子に電気的に接続された第２の定電流源、 前記第２の増幅手段の第１の端子と第２の定電流源との
接続点から分岐され、一定電流Ｉ02と電流Ｉ1’との差
である電流Ｉ2を流す電流路、 電流Ｉ1を増幅する第３の増幅手段、 電流Ｉ2を増幅する第４の増幅手段、 第３の増幅手段の増幅出力と第４の増幅手段の増幅出力
との合成出力に対応した信号を出力する信号出力端子、前記信号出力端子と前記第２の増幅手段の第２の端子間
の信号ラインとアース間に設けられた電流Ｉ １ と電流Ｉ
１ ’の交流成分を流すためのインピーダンス回路を備え
ており、 信号出力端子から出力された出力信号に基づく
帰還を行なうことにより、当該出力信号を安定させる帰
還手段、 を備えたことを特徴とする信号増幅装置。 - 【請求項２】請求項１の信号増幅装置において、 第１の増幅手段は、１のトランジスタを有する１の増幅
部により、または、相互に同極性でかつ同一の特性を有
する当該増幅部を２以上並列に接続することにより構成
したものであり、 第２の増幅手段は、第１の増幅手段と実質的に同一の構
成を有するものであることを特徴とするもの。 - 【請求項３】請求項１ないし請求項２のいずれかの信号
増幅装置において、 前記第１の定電流源による一定電流Ｉ01の電流値と第２
の定電流源による一定電流Ｉ02の電流値とが、同一にな
るよう構成したことを特徴とするもの。 - 【請求項４】請求項１ないし請求項３のいずれかの信号
増幅装置において、 前記第３の増幅手段の増幅率と前記第４の増幅手段の増
幅率とが、同一になるよう構成したことを特徴とするも
の。 - 【請求項５】請求項１ないし請求項２のいずれかの信号
増幅装置において、 前記第１の定電流源による一定電流Ｉ01の電流値、第２
の定電流源による一定電流Ｉ02の電流値、前記第３の増
幅手段の増幅率、および前記第４の増幅手段の増幅率の
うち、少なくとも一つの値を調整し得るよう構成したこ
とを特徴とするもの。 - 【請求項６】請求項１ないし請求項２のいずれかの信号
増幅装置において、 前記帰還手段は、さらに、前記信号出力端子から出力さ
れた出力信号に基づく帰還を行なうことにより、前記第
１の定電流源による一定電流Ｉ01の電流値と第２の定電
流源による一定電流Ｉ02の電流値とのうち少なくとも一
方の電流値を変化させることで、前記出力信号の直流成
分値を安定させる構成を有するものであることを特徴と
するもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15709296A JP3172992B2 (ja) | 1996-06-18 | 1996-06-18 | 信号増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15709296A JP3172992B2 (ja) | 1996-06-18 | 1996-06-18 | 信号増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013164A JPH1013164A (ja) | 1998-01-16 |
| JP3172992B2 true JP3172992B2 (ja) | 2001-06-04 |
Family
ID=15642080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15709296A Expired - Fee Related JP3172992B2 (ja) | 1996-06-18 | 1996-06-18 | 信号増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172992B2 (ja) |
-
1996
- 1996-06-18 JP JP15709296A patent/JP3172992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1013164A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088180B2 (en) | Programmable gain current amplifier | |
| US7397309B2 (en) | Bias circuit for a wideband amplifier driven with low voltage | |
| US6049251A (en) | Wide-dynamic-range variable-gain amplifier | |
| JP3383042B2 (ja) | 差動入力回路 | |
| JP2549540B2 (ja) | レベルシフト回路 | |
| US5668468A (en) | Common mode stabilizing circuit and method | |
| US7474151B2 (en) | Active load with adjustable common-mode level | |
| US7323935B2 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| US5351012A (en) | Low input resistance current-mode feedback operational amplifier input stage | |
| NL193076C (nl) | Versterkerregelketen. | |
| US20050184805A1 (en) | Differential amplifier circuit | |
| US8169263B2 (en) | Differential gm-boosting circuit and applications | |
| US6362682B2 (en) | Common-mode feedback circuit and method | |
| EP1928087B1 (en) | Variable gain amplifier circuit | |
| US6483383B2 (en) | Current controlled CMOS transconductive amplifier arrangement | |
| JPH08237054A (ja) | 利得可変回路 | |
| EP0475507B1 (en) | Amplifier arrangement | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| JP3172992B2 (ja) | 信号増幅装置 | |
| US6600372B2 (en) | Attenuator control circuit | |
| US6937100B2 (en) | Amplifier circuit with common mode feedback | |
| US5327099A (en) | Differential stage that provides minimal offset between inputs | |
| US5917376A (en) | Circuit and technique for compensating high gain amplifier without compensation capacitors | |
| US7538614B1 (en) | Differential amplifier with independent output common mode adjustment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |