JP3164678B2 - Inverter control device for grid interconnection - Google Patents

Inverter control device for grid interconnection

Info

Publication number
JP3164678B2
JP3164678B2 JP00331593A JP331593A JP3164678B2 JP 3164678 B2 JP3164678 B2 JP 3164678B2 JP 00331593 A JP00331593 A JP 00331593A JP 331593 A JP331593 A JP 331593A JP 3164678 B2 JP3164678 B2 JP 3164678B2
Authority
JP
Japan
Prior art keywords
signal
current
voltage
frequency
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00331593A
Other languages
Japanese (ja)
Other versions
JPH06217475A (en
Inventor
穎生 佐藤
実 阿部
公人 大山
俊一 廣瀬
達郎 山口
進 田中
Original Assignee
東京電力株式会社
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京電力株式会社, 株式会社東芝 filed Critical 東京電力株式会社
Priority to JP00331593A priority Critical patent/JP3164678B2/en
Priority to DE69411599T priority patent/DE69411599T2/en
Priority to EP94300171A priority patent/EP0607011B1/en
Priority to CA002113328A priority patent/CA2113328C/en
Publication of JPH06217475A publication Critical patent/JPH06217475A/en
Priority to US08/458,017 priority patent/US5537307A/en
Application granted granted Critical
Publication of JP3164678B2 publication Critical patent/JP3164678B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B90/00Enabling technologies or technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02B90/10Applications of fuel cells in buildings

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、交流系統と連系して交
流系統と電力の授受を行うインバータの制御装置に係
り、交流系統との連系が途絶えた場合にもインバータ単
独で負荷に電力を供給し続けることを目的とする系統連
系用インバータの制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter control device for interconnecting an AC system and transferring power to and from the AC system. Even when the connection to the AC system is interrupted, the inverter alone supplies the load to the load. The present invention relates to a control device of a grid interconnection inverter for continuously supplying power.

【0002】[0002]

【従来の技術】燃料電池や二次電池等の直流電源や整流
器などの直流電源の電力を負荷に供給したり、あるい
は、これら直流電源と交流系統との間で電力の授受を行
う目的で系統連系用インバータが用いられる。
2. Description of the Related Art A system for supplying power of a DC power supply such as a fuel cell or a secondary battery or a DC power supply such as a rectifier to a load, or transferring power between the DC power supply and an AC system. An interconnection inverter is used.

【0003】図6は、この種の従来の系統連系用インバ
ータの制御装置の一例を示す図であり、電圧型自励式イ
ンバータ10とインバータ制御装置100からなってい
る。電圧型自励式インバータ10は、後述するインバー
タ主回路1と直流コンデンサ2と変圧器3から構成さ
れ、インバータ主回路1は、電力変換素子(可制御整流
素子)GU、GV、GW、GX、GY、GZと整流素子
DU、DV、DW、DX、DY、DZを有している。電
力変換素子GU、GV、GW、GX、GY、GZとして
は、GTO(ゲートターンオフサイリスタ)、電力用ト
ランジスタ、IGBT(絶縁ゲートバイポーラトランジ
スタ)、SI(静電誘導型)サイリスタ等の自己消弧能
力のある電力変換素子が用いられる。電圧型自励式イン
バータ10は、連系遮断器5を介して3相交流系統6と
連系すると共に負荷7に接続されている。
FIG. 6 is a diagram showing an example of this type of conventional control device for a grid-connected inverter, which comprises a voltage-type self-excited inverter 10 and an inverter control device 100. The voltage-type self-excited inverter 10 includes an inverter main circuit 1, a DC capacitor 2, and a transformer 3, which will be described later. The inverter main circuit 1 includes power conversion elements (controllable rectifying elements) GU, GV, GW, GX, GY. , GZ and rectifying elements DU, DV, DW, DX, DY, DZ. As the power conversion elements GU, GV, GW, GX, GY, GZ, self-extinguishing ability of GTO (gate turn-off thyristor), power transistor, IGBT (insulated gate bipolar transistor), SI (static induction type) thyristor, etc. A power conversion element having a characteristic is used. The voltage-type self-excited inverter 10 is connected to the three-phase AC system 6 via the interconnection breaker 5 and is connected to the load 7.

【0004】インバータ制御装置100は、有効無効電
流基準発生器101と、位相検出器103と、有効無効
電流検出器104と、電流制御回路105と、ゲート制
御回路106と、またはホールCT201及び202か
ら構成されている。
[0004] The inverter control device 100 includes an active / reactive current reference generator 101, a phase detector 103, an active / reactive current detector 104, a current control circuit 105, a gate control circuit 106, or hall CTs 201 and 202. It is configured.

【0005】インバータ主回路1は、各電力変換素子G
U、GV、GW、GX、GY、GZの通電期間を変化さ
せることにより、インバータ主回路1の3相の出力電圧
を制御することができる。インバータ主回路1の3相の
出力電圧の位相と振幅を、交流系統6の系統電圧VR、
VS、VTの位相と振幅に応じて調整することにより、
変圧器3のインピーダンスを介して交流系統6と授受す
る電流を制御する。
[0005] The inverter main circuit 1 includes power conversion elements G
By changing the energization periods of U, GV, GW, GX, GY, and GZ, the three-phase output voltages of the inverter main circuit 1 can be controlled. The phases and amplitudes of the three-phase output voltages of the inverter main circuit 1 are determined by the system voltage VR of the AC system 6,
By adjusting according to the phase and amplitude of VS and VT,
A current transmitted to and received from the AC system 6 via the impedance of the transformer 3 is controlled.

【0006】この電流制御により、インバータ10は、
直流電圧源4の直流電力を有効電力に変換してあるいは
有効電力を直流電力に変換して、連系遮断器5を介して
交流系統6と有効電力を授受すると共に、無効電力を供
給する。同様に、インバータ10は、負荷7にも有効電
力と無効電力を供給する。インバータ10の電流制御は
インバータ制御装置100で以下のように行われる。位
相検出回路103は3相交流系統6の系統電圧VR、V
S、VTの系統電圧位相θを、連系遮断器5のインバー
タ10側で検出する。
[0006] By this current control, the inverter 10
The DC power of the DC voltage source 4 is converted into active power, or the active power is converted into DC power. The active power is exchanged with the AC system 6 via the interconnection breaker 5, and the reactive power is supplied. Similarly, the inverter 10 also supplies active power and reactive power to the load 7. The current control of the inverter 10 is performed by the inverter control device 100 as follows. The phase detection circuit 103 is connected to the system voltages VR and V of the three-phase AC system 6.
The system voltage phase θ of S and VT is detected on the inverter 10 side of the interconnection breaker 5.

【0007】有効無効電流検出器104はホールCT2
01及び202で検出されるインバータ出力交流電流i
RおよびiTから有効電流成分と無効電流成分を各々有
効電流検出値iqと無効電流検出値idとして検出す
る。
The active / reactive current detector 104 has a Hall CT2
Inverter output AC current i detected at 01 and 202
An active current component and a reactive current component are detected from R and iT as an active current detection value iq and a reactive current detection value id, respectively.

【0008】電流制御回路105は、有効無効電流検出
器104からの有効電流検出値iqと無効電流検出値i
dとが有効無効電流基準発生器101からの有効電流基
準値iqcと無効電流基準値idcとに等しくなるよ
う、インバータ主回路1の3相の出力電圧を決定するイ
ンバータ出力電圧基準VRc、VSc、VTcを算出す
る。このインバータ出力電圧基準VRc、VSc、VT
cの算出では、交流系統6の系統電圧VR、VS、VT
の位相に対してインバータ出力電圧位相を決定するた
め、位相検出器103で検出される系統電圧位相θを使
用する。
[0008] The current control circuit 105 is configured to detect the active current detection value iq from the active / reactive current detector 104 and the reactive current detection value i.
The inverter output voltage references VRc, VSc, which determine the three-phase output voltages of the inverter main circuit 1 such that d becomes equal to the active current reference value iqc from the active / reactive current reference generator 101 and the reactive current reference value idc. Calculate VTc. This inverter output voltage reference VRc, VSc, VT
In the calculation of c, the system voltages VR, VS, VT of the AC system 6 are calculated.
In order to determine the inverter output voltage phase with respect to this phase, the system voltage phase θ detected by the phase detector 103 is used.

【0009】ゲート制御回路106はインバータ出力電
圧基準VRc、VSc、VTcとゲート制御回路106
内部で作る三角波搬送信号とを比較して、インバータ主
回路1を構成する電力変換素子GU、GV、GW、G
X、GY、GZの通電期間を決定するゲート信号を出力
する。
The gate control circuit 106 controls the inverter output voltage references VRc, VSc, VTc and the gate control circuit 106.
The power conversion elements GU, GV, GW, G constituting the inverter main circuit 1 are compared with the internally generated triangular wave carrier signal.
A gate signal for determining the energizing periods of X, GY, and GZ is output.

【0010】上記で説明した図6の系統連系用インバー
タとその制御装置の動作の詳細については、以下に述べ
る文献に記載されているので、ここではその説明は省略
する。
Since the details of the operation of the system interconnection inverter and the control device thereof shown in FIG. 6 described above are described in the following documents, the description is omitted here.

【0011】文献: Shun-ichi Hirose et al “Applic
ation of a digital instantaneouscurrent control fo
r static induction thyristor converters in the uti
lity line ”,PCIM Proceeding,pp343-349,Dec.8,1988
in Japan に一例が開示されている。また、ゲート制御回路106
の動作については、
Reference: Shun-ichi Hirose et al “Applic
ation of a digital instantaneouscurrent control fo
r static induction thyristor converters in the uti
lity line ”, PCIM Proceeding, pp343-349, Dec.8,1988
An example is disclosed in in Japan. Also, the gate control circuit 106
For the operation of

【0012】文献:電気学会 半導体電力変換方式調査
専門委員会編「半導体電力変換回路」頁108から頁1
12、社団法人 電気学会、1987年3月31日にP
WM制御として開示されている。
Literature: The Institute of Electrical Engineers of Japan, "Semiconductor Power Conversion Circuit" edited by the Technical Committee on Semiconductor Power Conversion Methods, page 108 to page 1
12. The Institute of Electrical Engineers of Japan, P on March 31, 1987
It is disclosed as WM control.

【0013】[0013]

【発明が解決しようとする課題】図6の従来の系統連系
用インバータの制御装置には次のような不具合がある。
すなわち、交流系統6に故障等が発生し連系遮断器5が
開いた場合、インバータ10は交流系統6と電力の授受
ができなくなると共に、交流系統6の交流電圧の位相が
検出できなくなるため、インバータ出力交流電流iRお
よびiTから検出される有効電流成分iqおよび無効電
流成分idが、有効無効電流基準発生器101からの有
効電流基準値iqcおよび無効電流基準値idc通り
に、出力できなくなる。この結果、インバータ10の出
力電圧と周波数が増加、あるいは、減少して負荷7に電
力を適正に供給できなくなることから、インバータ10
の運転を止めざるをえないという不具合がある。
The conventional control device for a grid connection inverter shown in FIG. 6 has the following disadvantages.
That is, when a fault or the like occurs in the AC system 6 and the interconnection breaker 5 is opened, the inverter 10 cannot exchange power with the AC system 6 and cannot detect the phase of the AC voltage of the AC system 6. The active current component iq and the reactive current component id detected from the inverter output AC currents iR and iT cannot be output according to the active current reference value iqc and the reactive current reference value idc from the valid reactive current reference generator 101. As a result, the output voltage and the frequency of the inverter 10 increase or decrease and the power cannot be properly supplied to the load 7.
There is a problem that has to stop driving.

【0014】本発明は従来例のもつ不具合を解決するた
めになされたもので、インバータが交流系統と連系して
交流系統と電力の授受を行っている際に交流系統との連
系が途絶えた場合にも、インバータ単独で負荷に電力を
供給し続けることのできる系統連系用インバータの制御
装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and when the inverter is connected to the AC system to exchange power with the AC system, the connection to the AC system is interrupted. It is an object of the present invention to provide a control device for a grid interconnection inverter that can continuously supply power to a load even when the inverter is used.

【0015】[0015]

【課題を解決するための手段】上記発明の目的を達成す
るため、請求項1に対応する発明は、交流系統から連系
遮断器を介して負荷に交流電圧を供給し、また前記交流
系統に連系され、直流電源からの直流電力を交流電力に
変換して前記負荷および前記交流系統に有効電力あるい
は無効電力を授受する系統連系用インバータにおいて、
有効電流基準信号及び無効電流基準信号を発生する有効
無効電流基準発生手段と、前記インバータの出力電流の
有効電流成分および無効電流成分を各々有効電流信号お
よび無効電流信号として出力する有効無効電流検出手段
と、前記交流電圧の位相を検出し位相信号として出力す
る位相検出手段と、前記有効電流信号を前記有効電流基
準信号に等しくするよう制御すると共に無効電流信号を
無効電流基準信号に等しくするよう制御して前記インバ
ータの出力電圧基準信号を出力する電流制御手段と、前
記インバータ出力の基準信号と前記位相信号により前記
インバータの出力電圧を制御するゲート制御手段と、前
記交流電圧の周波数を検出し周波数信号として出力する
周波数検出手段と、前記交流電圧の振幅を検出し電圧振
幅信号として出力する電圧振幅検出手段と、周波数基準
信号を出力する周波数基準発生手段と、電圧振幅基準信
号を出力する電圧振幅基準発生手段と、前記周波数基準
信号と前記周波数信号との偏差から周波数補正信号を演
算する周波数補正演算手段と、前記電圧振幅基準信号と
前記電圧振幅信号との偏差から電圧振幅補正信号を演算
する電圧振幅補正演算手段と、前記有効電流基準信号と
前記電圧振幅補正信号とを加算し有効電流補正基準信号
として前記電流制御手段に出力すると共に、前記無効電
流基準信号と前記周波数補正信号とを加算し無効電流補
正基準信号として前記電流制御手段に出力する加算手段
とを具備したものである。
According to a first aspect of the present invention, an AC voltage is supplied to a load from an AC system via a connection breaker, and the AC system is connected to the AC system. In a system interconnection inverter that is interconnected and converts DC power from a DC power supply into AC power and transfers active power or reactive power to the load and the AC system,
Active / reactive current reference generating means for generating an active current reference signal and a reactive current reference signal; and active / reactive current detection means for outputting the active current component and the reactive current component of the output current of the inverter as a valid current signal and a reactive current signal, respectively. And phase detection means for detecting the phase of the AC voltage and outputting it as a phase signal, and controlling the active current signal to be equal to the active current reference signal and controlling the reactive current signal to be equal to the reactive current reference signal. Current control means for outputting the output voltage reference signal of the inverter, gate control means for controlling the output voltage of the inverter based on the reference signal of the inverter output and the phase signal, and detecting the frequency of the AC voltage Frequency detection means for outputting as a signal, and detecting the amplitude of the AC voltage and outputting the voltage as a voltage amplitude signal Voltage amplitude detection means, frequency reference generation means for outputting a frequency reference signal, voltage amplitude reference generation means for outputting a voltage amplitude reference signal, and a frequency correction signal calculated from a deviation between the frequency reference signal and the frequency signal. Frequency correction calculating means for calculating, a voltage amplitude correction calculating means for calculating a voltage amplitude correction signal from a deviation between the voltage amplitude reference signal and the voltage amplitude signal, and adding the effective current reference signal and the voltage amplitude correction signal. An output means for outputting to the current control means as an effective current correction reference signal, and adding the reactive current reference signal and the frequency correction signal to output the reactive current correction reference signal to the current control means. is there.

【0016】[0016]

【作用】請求項1に対応する発明によれば、電流制御手
段に有効電流信号を有効電流補正基準信号に等しくなる
よう制御させると共に、無効電流信号を無効電流補正基
準信号に等しくなるよう制御させてインバータの出力電
圧基準信号を出力させることにより、交流系統との連系
が途絶えた場合にもインバータ単独で負荷に電力を供給
し続けることが可能になる。
According to the invention corresponding to claim 1, the current control means controls the active current signal to be equal to the active current correction reference signal and controls the reactive current signal to be equal to the reactive current correction reference signal. By outputting the output voltage reference signal of the inverter, the inverter alone can continue to supply power to the load even when the connection to the AC system is interrupted.

【0017】[0017]

【実施例】以下、本発明の実施例について、図面を参照
して説明する。図1は、本発明の一実施例の構成を示す
ブロック図である。図6の従来例と異なる点は、周波数
検出手段を構成する周波数検出器107、電圧検出手段
を構成する電圧振幅検出器108、加算手段を構成する
加算回路110、電圧振幅検出手段を構成する電圧振幅
基準発生器121、周波数基準発生手段を構成する周波
数基準発生器122、周波数補正演算手段を構成する周
波数補正演算回路131、電圧振幅補正演算手段を構成
する電圧振幅補正演算回路132を追加した点であり、
これ以外の点は図6と同一である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of one embodiment of the present invention. 6 is different from the conventional example of FIG. 6 in that a frequency detector 107 forming the frequency detecting means, a voltage amplitude detector 108 forming the voltage detecting means, an adding circuit 110 forming the adding means, and a voltage forming the voltage amplitude detecting means An amplitude reference generator 121, a frequency reference generator 122 forming frequency reference generating means, a frequency correction calculating circuit 131 forming frequency correction calculating means, and a voltage amplitude correcting calculating circuit 132 forming voltage amplitude correcting calculating means are added. And
The other points are the same as those in FIG.

【0018】周波数検出器107は、交流系統6または
インバータ10から負荷7に印加される交流電圧の周波
数を検出し周波数信号Fを検出する。電圧振幅検出器1
08は、該交流電圧の振幅を検出し電圧振幅信号Vとし
て出力する。周波数基準発生器122は周波数基準信号
Fcを出力する。電圧振幅基準発生器121は電圧振幅
基準信号Vcを出力する。周波数補正演算回路131
は、後述するように周波数基準信号Fcと周波数信号F
との偏差から周波数補正信号EFを出力する。電圧振幅
補正演算回路132は電圧振幅基準信号Vcと電圧振幅
信号Vとの偏差から電圧振幅補正信号EVを出力する。
The frequency detector 107 detects the frequency of the AC voltage applied from the AC system 6 or the inverter 10 to the load 7 and detects the frequency signal F. Voltage amplitude detector 1
08 detects the amplitude of the AC voltage and outputs it as a voltage amplitude signal V. Frequency reference generator 122 outputs frequency reference signal Fc. Voltage amplitude reference generator 121 outputs voltage amplitude reference signal Vc. Frequency correction operation circuit 131
Are the frequency reference signal Fc and the frequency signal F
The frequency correction signal EF is output from the deviation from the above. The voltage amplitude correction operation circuit 132 outputs a voltage amplitude correction signal EV from a deviation between the voltage amplitude reference signal Vc and the voltage amplitude signal V.

【0019】加算回路110は、加算器111と加算器
112を有し、加算器111は有効無効電流基準発生器
101の出力する有効電流基準iqcから電圧振幅補正
演算回路132からの出力である電圧振幅補正信号EV
を減算し有効電流補正基準信号iqmを電流制御回路1
05に出力し、また加算器112は有効無効電流基準発
生器101からの出力である無効電流基準idcから周
波数補正演算回路131の出力する周波数補正信号EF
を減算し無効電流補正基準信号idmを電流制御回路1
05に出力する。
The adder circuit 110 has an adder 111 and an adder 112. The adder 111 converts the active current reference iqc output from the active / reactive current reference generator 101 into a voltage output from the voltage amplitude correction operation circuit 132. Amplitude correction signal EV
And an effective current correction reference signal iqm is subtracted from the current control circuit 1
05, and the adder 112 outputs the frequency correction signal EF output from the frequency correction operation circuit 131 from the reactive current reference idc output from the active / reactive current reference generator 101.
And the reactive current correction reference signal idm is subtracted from the current control circuit 1
Output to 05.

【0020】図2は、図1の周波数補正演算回路131
の具体的回路例を示すもので、これは加算器1311
と、比例積分演算回路1312からなり、比例積分演算
回路1312は、演算増幅器Aと、抵抗R1,R2,R
3と、コンデンサCから構成されている。
FIG. 2 shows the frequency correction operation circuit 131 of FIG.
Shows a specific circuit example of the adder 1311.
And a proportional integral operation circuit 1312. The proportional integral operation circuit 1312 includes an operational amplifier A and resistors R1, R2, R
3 and a capacitor C.

【0021】図3は、図1の電圧振幅補正演算回路13
2の具体的回路例を示すもので、これは加算器1321
と、比例積分演算回路1322からなり、比例積分演算
回路1322は、演算増幅器Aと、抵抗R1,R2,R
3と、コンデンサCから構成されている。
FIG. 3 shows the voltage amplitude correction operation circuit 13 shown in FIG.
2 shows a specific circuit example, which is an adder 1321.
And a proportional integral operation circuit 1322. The proportional integral operation circuit 1322 includes an operational amplifier A and resistors R1, R2, R
3 and a capacitor C.

【0022】このような構成により、電流制御回路10
5に入力される有効電流信号を有効電流補正基準信号に
等しくなるよう制御させると共に、無効電流信号を無効
電流補正基準信号idmに等しくなるよう制御させてイ
ンバータの出力電圧基準信号を出力させることができ、
これにより交流系統との連系が途絶えた場合にもインバ
ータ単独で負荷7に電力を供給し続けることができる。
With such a configuration, the current control circuit 10
5 to control the effective current signal input to the control signal 5 to be equal to the effective current correction reference signal, and to control the reactive current signal to be equal to the reactive current correction reference signal idm to output the output voltage reference signal of the inverter. Can,
Thus, even when the connection to the AC system is interrupted, power can be continuously supplied to the load 7 by the inverter alone.

【0023】以下、本実施例の動作について説明する。
図1において、周波数検出器107は連系遮断器5のイ
ンバータ10側の交流電圧の周波数を検出し周波数信号
Fを出力する。電圧振幅検出器108は連系遮断器5の
インバータ10側の交流電圧の振幅を検出し電圧振幅信
号Vを出力する。周波数基準発生器122は交流系統6
の電圧の定格周波数に相当する周波数基準信号Fcを出
力する。電圧振幅基準発生器121は交流系統6の電圧
の定格振幅に相当する電圧振幅基準信号Vcを出力す
る。
Hereinafter, the operation of this embodiment will be described.
In FIG. 1, a frequency detector 107 detects the frequency of the AC voltage on the inverter 10 side of the interconnection breaker 5 and outputs a frequency signal F. The voltage amplitude detector 108 detects the amplitude of the AC voltage on the inverter 10 side of the interconnection breaker 5 and outputs a voltage amplitude signal V. The frequency reference generator 122 is connected to the AC system 6
And outputs a frequency reference signal Fc corresponding to the rated frequency of the voltage. Voltage amplitude reference generator 121 outputs a voltage amplitude reference signal Vc corresponding to the rated amplitude of the voltage of AC system 6.

【0024】周波数補正演算回路131は周波数基準発
生器122からの周波数基準信号Fcと周波数検出器1
07からの周波数信号Fを入力し、図2の加算器131
1で差を取った後、比例積分演算回路1312を介して
周波数補正信号EFを出力する。
The frequency correction operation circuit 131 is connected to the frequency reference signal Fc from the frequency reference generator 122 and the frequency detector 1
07 is input to the adder 131 shown in FIG.
After taking the difference by 1, a frequency correction signal EF is output via the proportional-integral operation circuit 1312.

【0025】電圧振幅補正演算回路132は電圧振幅基
準発生器121からの電圧基準信号Vcと電圧振幅検出
器108からの電圧振幅信号Vを入力し、図3の加算器
1321で差を取った後、比例積分演算回路1322を
介して電圧振幅補正信号EVを出力する。
The voltage amplitude correction operation circuit 132 receives the voltage reference signal Vc from the voltage amplitude reference generator 121 and the voltage amplitude signal V from the voltage amplitude detector 108, and calculates the difference with the adder 1321 in FIG. , And outputs a voltage amplitude correction signal EV via a proportional-integral operation circuit 1322.

【0026】加算回路110は、加算器112で有効無
効電流基準発生器101の出力する無効電流基準idc
から周波数補正演算回路131の出力する周波数補正信
号EFを減算し無効電流補正基準信号idmを出力する
と共に、加算器111で有効無効電流基準発生器101
の出力する有効電流基準iqcから電圧振幅補正演算回
路132の出力する電圧振幅補正信号EVを減算し有効
電流補正基準信号iqmを出力する。
The adder circuit 110 outputs the reactive current reference idc output from the active / reactive current reference generator 101 by the adder 112.
Is subtracted from the frequency correction signal EF output from the frequency correction operation circuit 131 to output a reactive current correction reference signal idm.
The voltage amplitude correction signal EV output from the voltage amplitude correction operation circuit 132 is subtracted from the effective current reference iqc output from the above-mentioned circuit to output an effective current correction reference signal iqm.

【0027】電流制御回路105は、図6の従来例で入
力していた無効電流基準idcにかえて加算回路110
の出力である無効電流補正基準信号idmを入力すると
共に、図6の従来例で入力していた有効電流基準iqc
にかえて加算回路110の出力する有効電流補正基準信
号iqmを入力し、有効無効電流検出器104からの有
効電流検出値iqと無効電流検出値idとが有効電流補
正基準信号iqmと無効電流補正基準信号idmとに等
しくなるよう、インバータ主回路1の3相の出力電圧を
決定するインバータ出力電圧基準VRc、VSc、VT
cを算出する。
The current control circuit 105 includes an adder circuit 110 instead of the reactive current reference idc input in the conventional example of FIG.
Of the reactive current correction reference signal idm, which is the output of the prior art, and the effective current reference iqc input in the conventional example of FIG.
Instead, the active current correction reference signal iqm output from the adding circuit 110 is input, and the active current detection value iq and the reactive current detection value id from the active / reactive current detector 104 are used as the active current correction reference signal iqm and the reactive current correction. Inverter output voltage references VRc, VSc, VT for determining three-phase output voltages of inverter main circuit 1 so as to be equal to reference signal idm.
Calculate c.

【0028】図1の実施例では、連系遮断器5が閉じイ
ンバータ10が交流系統6と連系している時には、周波
数検出器107は交流系統6の交流電圧の周波数を周波
数信号Fとして検出し、電圧振幅検出器108は交流系
統の交流電圧の振幅を電圧振幅信号Vとして検出するた
め、周波数信号Fと周波数基準信号Fcは等しく、また
電圧振幅信号Vと電圧基準信号Vcは等しくなってい
る。
In the embodiment shown in FIG. 1, when the interconnection breaker 5 is closed and the inverter 10 is connected to the AC system 6, the frequency detector 107 detects the frequency of the AC voltage of the AC system 6 as a frequency signal F. Since the voltage amplitude detector 108 detects the amplitude of the AC voltage of the AC system as the voltage amplitude signal V, the frequency signal F and the frequency reference signal Fc are equal, and the voltage amplitude signal V and the voltage reference signal Vc are equal. I have.

【0029】これにより、周波数補正演算回路131の
出力する周波数補正信号EFと電圧振幅補正演算回路1
32の出力する電圧振幅補正信号EVは零となり、有効
電流補正基準信号iqmと無効電流補正基準信号idm
は各々有効電流基準iqcと無効電流基準idcとに等
しくなるため、インバータ10は有効無効電流基準発生
器101からの有効電流基準信号iqcと無効電流基準
信号idcどおり有効電流と無効電流を交流系統及び負
荷に供給する。
As a result, the frequency correction signal EF output from the frequency correction operation circuit 131 and the voltage amplitude correction operation circuit 1
32, the voltage amplitude correction signal EV output becomes zero, and the active current correction reference signal iqm and the reactive current correction reference signal idm
Are equal to the active current reference iqc and the reactive current reference idc, respectively. Therefore, the inverter 10 converts the active current and the reactive current according to the active current reference signal iqc and the reactive current reference signal idc from the active reactive current reference generator 101 into the AC system and the Supply to the load.

【0030】一方、連系遮断器5が開きインバータ10
が単独で負荷7に電力を供給している時には、周波数検
出器107の検出する周波数信号Fは交流系統6の交流
電圧の周波数と異なり、電圧振幅検出器108の検出す
る電圧振幅信号Vも交流系統6の交流電圧の振幅と異な
るため、周波数信号Fと周波数基準信号Fcには差が
で、また電圧振幅信号Vと電圧基準信号Vcにも差がで
ることになる。これにより、周波数補正演算回路131
の出力する周波数補正信号EFと電圧振幅補正演算回路
132の出力する電圧振幅補正信号EVは零でなくな
る。
On the other hand, the interconnection breaker 5 opens and the inverter 10
Is supplying power to the load 7 alone, the frequency signal F detected by the frequency detector 107 is different from the frequency of the AC voltage of the AC system 6, and the voltage amplitude signal V detected by the voltage Since the amplitude is different from the amplitude of the AC voltage of the system 6, there is a difference between the frequency signal F and the frequency reference signal Fc, and also a difference between the voltage amplitude signal V and the voltage reference signal Vc. Thereby, the frequency correction operation circuit 131
And the voltage amplitude correction signal EV output from the voltage amplitude correction operation circuit 132 are not zero.

【0031】加算回路110は周波数補正信号EFと電
圧振幅補正信号EVで各々無効電流基準idcと有効電
流基準iqcを補正し、無効電流補正基準信号idmと
有効電流補正基準信号iqmを電流制御回路105に出
力する。
The adding circuit 110 corrects the reactive current reference idc and the active current reference iqc with the frequency correction signal EF and the voltage amplitude correction signal EV, respectively, and converts the reactive current correction reference signal idm and the active current correction reference signal iqm into the current control circuit 105. Output to

【0032】インバータ10は加算回路110からの有
効電流基準信号iqmと無効電流基準信号idmどおり
有効電流と無効電流を負荷に供給することにより、イン
バータ出力電圧の周波数と振幅を周波数基準信号Fcと
電圧振幅基準Vcに等しくする。
The inverter 10 supplies the active current and the reactive current to the load in accordance with the active current reference signal iqm and the reactive current reference signal idm from the adder circuit 110, thereby changing the frequency and amplitude of the inverter output voltage to the frequency reference signal Fc and the voltage. It is made equal to the amplitude reference Vc.

【0033】この実施例では、連系遮断器5が閉じてイ
ンバータ10と交流系統6が連系している時も、連系遮
断器5が開いてインバータ10が単独で負荷に電力を供
給する時も同じ制御回路を用いることができ、インバー
タ10が連系運転から単独運転に切り替わる、あるいは
逆に単独運転から連系運転に切り替わる場合に生じる動
揺を少なくすることができる。
In this embodiment, even when the interconnection breaker 5 is closed and the inverter 10 and the AC system 6 are interconnected, the interconnection breaker 5 is opened and the inverter 10 supplies power to the load independently. At the same time, the same control circuit can be used, and it is possible to reduce the fluctuation that occurs when the inverter 10 switches from the interconnected operation to the isolated operation or vice versa.

【0034】以下、この詳細な動作について、図4及び
図5を参照して説明する。図4は図1を単線結線図で表
現したものでインバータが連系運転から単独運転に切り
替わった時の主回路諸量の動きを説明する図である。図
5はインバータが連系運転から単独運転に切り替わった
時点で負荷電圧の変化を説明するベクトル図である。
Hereinafter, the detailed operation will be described with reference to FIGS. FIG. 4 is a representation of FIG. 1 in a single-line connection diagram, and illustrates the movement of various main circuit quantities when the inverter is switched from interconnected operation to isolated operation. FIG. 5 is a vector diagram illustrating a change in load voltage when the inverter switches from the interconnected operation to the isolated operation.

【0035】図4では、インバータ10の出力するイン
バータ出力電流をIc、負荷に流れる負荷電流をIs、
連系遮断器5を介して交流系統6に流れる系統電流をI
gとし、負荷7が発生する負荷電圧をVs、交流系統6
の系統電圧をVgとして各々示し、また、負荷インピー
ダンスをZで示している。説明を簡単にするため、交流
系統6は無限大母線としている。インバータ10はイン
バータ制御装置100の電流基準に等しいインバータ出
力電流Icを出力している。
In FIG. 4, the inverter output current output from the inverter 10 is Ic, the load current flowing through the load is Is,
The system current flowing to the AC system 6 via the interconnection breaker 5 is represented by I
g, the load voltage generated by the load 7 is Vs, and the AC system 6
Are shown as Vg, and the load impedance is shown as Z. For simplicity, the AC system 6 is an infinite bus. The inverter 10 outputs an inverter output current Ic equal to the current reference of the inverter control device 100.

【0036】まず、連系遮断器5が閉じてインバータ1
0が系統連系運転している状態を考える。交流系統6
は、インバータと授受する電流の如何に関わらず、系統
電圧Vgは定格電圧振幅と定格周波数を維持している。
インバータ10及び負荷7は連系遮断器5を介して交流
系統6と接続されるので、負荷電圧Vsは系統電圧Vg
と同じ定格電圧振幅と定格周波数となっている。負荷電
圧Vsと系統電圧Vgについて下記の (1)式が成り立
つ。 Vs=Vg … (1) また、インバータ出力電流Ic、負荷電流Is、系統電
流Igについて下記の(2)式が成り立つ。 Ic=Is+Ig … (2) 更に、負荷電圧Vsと負荷電流Isについて下記の
(3)式が成り立つ。 Vs=Z・Is … (3)
First, the interconnection breaker 5 is closed and the inverter 1
Consider a state in which 0 is performing grid-connected operation. AC system 6
Indicates that the system voltage Vg maintains the rated voltage amplitude and the rated frequency regardless of the current transmitted to and received from the inverter.
Since the inverter 10 and the load 7 are connected to the AC system 6 via the interconnection breaker 5, the load voltage Vs is equal to the system voltage Vg.
And the same rated voltage amplitude and rated frequency. The following equation (1) holds for the load voltage Vs and the system voltage Vg. Vs = Vg (1) Further, the following equation (2) holds for the inverter output current Ic, the load current Is, and the system current Ig. Ic = Is + Ig (2) Furthermore, the load voltage Vs and the load current Is are as follows.
Equation (3) holds. Vs = Z · Is (3)

【0037】次に、遮断機5を開きインバータ10が単
独運転になると、インバータ制御装置100で電流基準
値を変更しない限り、連系運転時に交流系統6に流れて
いた電流Igは負荷7に流れることになる。 この時の
負荷電圧をVs1とすると次(4)式が成り立つ。 Vs1=Z・Ic=Z・(Is+Ig)=Vg+Z・Ig … (4) すなわち、負荷7にはZ・Igの電圧が交流系統6の定
格電圧Vgに加算されることになる。図5はこの状態を
ベクトルで説明する図である。
Next, when the circuit breaker 5 is opened and the inverter 10 is operated independently, the current Ig flowing to the AC system 6 during the interconnection operation flows to the load 7 unless the inverter control device 100 changes the current reference value. Will be. Assuming that the load voltage at this time is Vs1, the following equation (4) is established. Vs1 = Z · Ic = Z · (Is + Ig) = Vg + Z · Ig (4) That is, the voltage of Z · Ig is added to the load 7 to the rated voltage Vg of the AC system 6. FIG. 5 is a diagram for explaining this state using a vector.

【0038】図5では、直行するd−q座標上にベクト
ルを描いたものであり、q軸に系統電圧Vgをとってい
る。連系運転時には、系統電圧Vgと負荷電圧Vsは等
しくq軸上にあるが、単独運転になると連系時に交流系
統6に流れていた電流Igが負荷7に流れるため、負荷
電圧Vsは負荷7のインピーダンスZに応じてVs1に
変化する。次にインバータ10はVs1に対して、電流
基準値通りIcを流そうとするため、更に負荷電圧を変
化させる。これはインバータ10が連系運転から単独運
転に切り替わると、インバータ制御装置100で電流基
準値を変更しない限り、負荷電圧の振幅と周波数が変化
することを示している。すなわち、連系時に交流系統6
に流れていた電流Igと負荷インピーダンスZにより変
化する電圧成分のうちd軸成分は周波数を変化させ、q
軸成分は振幅を変化させる。
In FIG. 5, a vector is drawn on orthogonal dq coordinates, and the system voltage Vg is taken on the q axis. At the time of the interconnection operation, the system voltage Vg and the load voltage Vs are equally on the q-axis. However, in the case of the isolated operation, the current Ig flowing in the AC system 6 at the time of the interconnection flows to the load 7, so that the load voltage Vs is To Vs1 according to the impedance Z of. Next, the inverter 10 further changes the load voltage in order to flow Ic to Vs1 in accordance with the current reference value. This indicates that when the inverter 10 switches from the interconnection operation to the isolated operation, the amplitude and frequency of the load voltage change unless the inverter control device 100 changes the current reference value. That is, the AC system 6
The d-axis component of the voltage component that changes due to the current Ig flowing through
The axis component changes the amplitude.

【0039】以上のことから、インバータ10が連系運
転から単独運転に移行した時点で電流基準値Icの有効
電流基準値Iqcを交流系統電圧定格振幅と交流電圧振
幅の偏差分で補正し、無効電流基準値Idcを交流系統
電圧定格周波数と交流電圧周波数の偏差分で補正するこ
とにより、インバータは出力電圧を交流系統電圧の定格
振幅と定格周波数に等しくなるように制御できることに
なる。
As described above, when the inverter 10 shifts from the interconnection operation to the isolated operation, the effective current reference value Iqc of the current reference value Ic is corrected by the deviation between the AC system voltage rated amplitude and the AC voltage amplitude, and is invalidated. By correcting the current reference value Idc by the deviation between the AC system voltage rated frequency and the AC voltage frequency, the inverter can control the output voltage to be equal to the rated amplitude and the rated frequency of the AC system voltage.

【0040】図1の実施例では、加算回路110と周波
数補正演算回路131と電圧振幅補正演算回路132を
電子回路で実現する構成としたが、マイクロコンピュー
タ等を用いて、ソフトウェアにて実現することもでき
る。この場合、図6の従来例で、電流制御回路105と
有効無効電流検出器104がマイクロコンピュータのソ
フトウェアにて実現されていれば、加算回路110と周
波数補正演算回路131と電圧振幅補正演算回路132
の機能をソフトウェアとして追加することにより、本発
明を従来の制御装置に容易に組み込むことができる利点
がある。
In the embodiment shown in FIG. 1, the addition circuit 110, the frequency correction operation circuit 131, and the voltage amplitude correction operation circuit 132 are realized by electronic circuits. However, they can be realized by software using a microcomputer or the like. Can also. In this case, if the current control circuit 105 and the active / reactive current detector 104 are realized by microcomputer software in the conventional example of FIG. 6, the addition circuit 110, the frequency correction operation circuit 131, and the voltage amplitude correction operation circuit 132
By adding this function as software, there is an advantage that the present invention can be easily incorporated into a conventional control device.

【0041】[0041]

【発明の効果】本発明によれば、系統連系用インバータ
と交流系統との連系状態が連系状態から単独状態に変わ
ろうと、逆に単独状態から連系状態に変わろうとも、こ
の状態変化を連系遮断器などの状態信号として取り込む
ことなく、また系統連系用インバータの運転を一旦停止
することなく、系統連系用インバータを用いた発電シス
テムから負荷に適正な電力が供給できるため、系統連系
用インバータを用いた発電システムの信頼性を高め、そ
の適用範囲を広げることができる系統連系用インバータ
の制御装置を提供できる。
According to the present invention, regardless of whether the interconnection state between the system interconnection inverter and the AC system changes from the interconnection state to the independent state, or conversely, from the independent state to the interconnection state, The appropriate power can be supplied to the load from the power generation system using the grid connection inverter without capturing the change as a state signal of the grid connection breaker and without temporarily stopping the operation of the grid connection inverter. In addition, it is possible to provide a control device for a grid-connection inverter that can enhance the reliability of a power generation system using the grid-connection inverter and expand its application range.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の系統連系用インバータの制御装置の一
実施例の構成を示すブロック図。
FIG. 1 is a block diagram showing a configuration of an embodiment of a control device for a grid interconnection inverter according to the present invention.

【図2】図1の周波数補正演算回路の具体的回路例を示
す図。
FIG. 2 is a diagram showing a specific circuit example of the frequency correction operation circuit of FIG. 1;

【図3】図1の電圧振幅補正演算回路の具体的回路例を
示す図。
FIG. 3 is a diagram showing a specific circuit example of a voltage amplitude correction operation circuit in FIG. 1;

【図4】図1のインバータが連系運転から単独運転に切
り替わった時の主回路諸量の動きを説明するための図。
FIG. 4 is a diagram for explaining movements of various main circuit amounts when the inverter of FIG. 1 switches from interconnected operation to isolated operation.

【図5】図1のインバータが連系運転から単独運転に切
り替わった時点での負荷電圧の変化を説明するベクトル
図を説明するための図。
FIG. 5 is a diagram for explaining a vector diagram for explaining a change in load voltage when the inverter of FIG. 1 switches from interconnected operation to isolated operation.

【図6】従来の系統連系用インバータと、その制御装置
を説明するための図。
FIG. 6 is a diagram for explaining a conventional system interconnection inverter and its control device.

【符号の説明】[Explanation of symbols]

1…インバータ主回路、2…直流コンデンサ、3…変圧
器、4…直流電圧源、5…連系遮断器、6…交流系統、
7…負荷、10…インバータ、100…インバータ制御
装置、101…有効無効電流基準発生器、103…位相
検出回路、104…有効無効電流検出器、105…電流
制御回路、106…ゲート制御回路、201,202…
ホールCT、GU、GV、GW、GX、GY、GZ…電
力変換素子(可制御整流素子)、DU、DV、DW、D
X、DY、DZ…整流素子、107…周波数検出器、1
08…電圧振幅検出器、110…加算回路、121…電
圧振幅基準発生器、122…周波数基準発生器、131
…周波数補正演算回路、132…電圧振幅補正演算回
路、111,112…加算器、1311,1321…加
算器、1312,1322…比例積分演算回路、A…演
算増幅器、R1,R2,R3…抵抗、C…コンデンサ。
DESCRIPTION OF SYMBOLS 1 ... Inverter main circuit, 2 ... DC capacitor, 3 ... Transformer, 4 ... DC voltage source, 5 ... Interconnection breaker, 6 ... AC system,
7 ... Load, 10 ... Inverter, 100 ... Inverter control device, 101 ... Effective reactive current reference generator, 103 ... Phase detection circuit, 104 ... Effective reactive current detector, 105 ... Current control circuit, 106 ... Gate control circuit, 201 , 202 ...
Hall CT, GU, GV, GW, GX, GY, GZ ... power conversion element (controllable rectifier), DU, DV, DW, D
X, DY, DZ: rectifier, 107: frequency detector, 1
08: voltage amplitude detector, 110: addition circuit, 121: voltage amplitude reference generator, 122: frequency reference generator, 131
... frequency correction operation circuit, 132 ... voltage amplitude correction operation circuit, 111, 112 ... adder, 1311, 1321 ... adder, 1312, 1322 ... proportional integration operation circuit, A ... operation amplifier, R1, R2, R3 ... resistance, C: Capacitor.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大山 公人 東京都千代田区神田神保町2丁目2番30 号 東京電力株式会社開発研究所内 (72)発明者 廣瀬 俊一 東京都府中市東芝町1番地 株式会社東 芝府中工場内 (72)発明者 山口 達郎 東京都府中市東芝町1番地 株式会社東 芝府中工場内 (72)発明者 田中 進 東京都港区芝浦一丁目1番1号 株式会 社東芝本社事務所内 (56)参考文献 特開 平3−196207(JP,A) 特開 昭61−164433(JP,A) 特開 平4−79728(JP,A) 特開 平3−27730(JP,A) 特開 昭59−153426(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02J 9/06 504 H02J 3/00 - 5/00 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kimito Oyama 2-2-230 Kanda Jimbocho, Chiyoda-ku, Tokyo Tokyo Electric Power Company R & D Laboratory (72) Inventor Shunichi Hirose 1 Toshiba-cho, Fuchu-shi, Tokyo Stock (72) Inventor Tatsuro Yamaguchi 1 Toshiba-cho, Fuchu-shi, Tokyo In-house Toshiba Fuchu Factory (72) Inventor Susumu Tanaka 1-1-1, Shibaura, Minato-ku, Tokyo Toshiba Corporation In the head office (56) References JP-A-3-196207 (JP, A) JP-A-61-164433 (JP, A) JP-A-4-79728 (JP, A) JP-A-3-27730 (JP, A) A) JP-A-59-153426 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H02J 9/06 504 H02J 3/00-5/00

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 交流系統から連系遮断器を介して負荷に
交流電圧を供給し、また前記交流系統に連系され、直流
電源からの直流電力を交流電力に変換して前記負荷およ
び前記交流系統に有効電力あるいは無効電力を授受する
系統連系用インバータにおいて、 有効電流基準信号及び無効電流基準信号を発生する有効
無効電流基準発生手段と、 前記インバータの出力電流の有効電流成分および無効電
流成分を各々有効電流信号および無効電流信号として出
力する有効無効電流検出手段と、 前記交流電圧の位相を検出し位相信号として出力する位
相検出手段と、 前記有効電流信号を前記有効電流基準信号に等しくする
よう制御すると共に無効電流信号を無効電流基準信号に
等しくするよう制御して前記インバータの出力電圧基準
信号を出力する電流制御手段と、 前記インバータ出力の基準信号と前記位相信号により前
記インバータの出力電圧を制御するゲート制御手段と、 前記交流電圧の周波数を検出し周波数信号として出力す
る周波数検出手段と、 前記交流電圧の振幅を検出し電圧振幅信号として出力す
る電圧振幅検出手段と、 周波数基準信号を出力する周波数基準発生手段と、 電圧振幅基準信号を出力する電圧振幅基準発生手段と、 前記周波数基準信号と前記周波数信号との偏差から周波
数補正信号を演算する周波数補正演算手段と、 前記電圧振幅基準信号と前記電圧振幅信号との偏差から
電圧振幅補正信号を演算する電圧振幅補正演算手段と、 前記有効電流基準信号と前記電圧振幅補正信号とを加算
し有効電流補正基準信号として前記電流制御手段に出力
すると共に、前記無効電流基準信号と前記周波数補正信
号とを加算し無効電流補正基準信号として前記電流制御
手段に出力する加算手段と、 を具備したことを特徴とする系統連系用インバータの制
御装置。
An AC voltage is supplied from an AC system to a load via a connection circuit breaker. The load is connected to the AC system, converts DC power from a DC power supply into AC power, and converts the DC power into AC power. An active / reactive current reference generating means for generating an active current reference signal and a reactive current reference signal in a grid interconnection inverter for transmitting and receiving active power or reactive power to and from the grid; and an active current component and a reactive current component of an output current of the inverter. And active current detection means for outputting the effective current signal and the reactive current signal, respectively, phase detection means for detecting the phase of the AC voltage and outputting it as a phase signal, and making the effective current signal equal to the effective current reference signal. Control to make the reactive current signal equal to the reactive current reference signal to output the output voltage reference signal of the inverter. Control means, gate control means for controlling the output voltage of the inverter based on the reference signal and the phase signal of the inverter output, frequency detection means for detecting the frequency of the AC voltage and outputting it as a frequency signal, Voltage amplitude detecting means for detecting an amplitude and outputting as a voltage amplitude signal; frequency reference generating means for outputting a frequency reference signal; voltage amplitude reference generating means for outputting a voltage amplitude reference signal; the frequency reference signal and the frequency signal Frequency correction calculating means for calculating a frequency correction signal from the deviation of the voltage amplitude reference signal, and a voltage amplitude correction calculation means for calculating a voltage amplitude correction signal from the deviation between the voltage amplitude signal, the effective current reference signal, Adding the voltage amplitude correction signal and outputting the same as an effective current correction reference signal to the current control means; Current reference signal and the frequency correction signal and the added reactive current correction reference signal as a control device for system interconnection inverter, characterized in that it comprises a, adding means for outputting to said current control means.
JP00331593A 1993-01-12 1993-01-12 Inverter control device for grid interconnection Expired - Lifetime JP3164678B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP00331593A JP3164678B2 (en) 1993-01-12 1993-01-12 Inverter control device for grid interconnection
DE69411599T DE69411599T2 (en) 1993-01-12 1994-01-11 Control device for inverter connection system
EP94300171A EP0607011B1 (en) 1993-01-12 1994-01-11 Control device for system interconnection inverter
CA002113328A CA2113328C (en) 1993-01-12 1994-01-12 Control device for system interconnection inverter
US08/458,017 US5537307A (en) 1993-01-12 1995-06-01 Control device for system interconnection inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00331593A JP3164678B2 (en) 1993-01-12 1993-01-12 Inverter control device for grid interconnection

Publications (2)

Publication Number Publication Date
JPH06217475A JPH06217475A (en) 1994-08-05
JP3164678B2 true JP3164678B2 (en) 2001-05-08

Family

ID=11553929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00331593A Expired - Lifetime JP3164678B2 (en) 1993-01-12 1993-01-12 Inverter control device for grid interconnection

Country Status (1)

Country Link
JP (1) JP3164678B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846450B2 (en) * 2006-05-23 2011-12-28 三菱電機株式会社 Inverter power controller

Also Published As

Publication number Publication date
JPH06217475A (en) 1994-08-05

Similar Documents

Publication Publication Date Title
JP3265398B2 (en) DC power transmission device control device
US5666275A (en) Control system for power conversion system
JP2679411B2 (en) Parallel operation control device for AC output converter
KR930001047B1 (en) Pwm converter
US5349522A (en) Method and apparatus for controlling the output voltage of an AC electrical system
US11515809B2 (en) Power conversion device and power conversion method
US9362841B2 (en) Power conversion apparatus and method of controlling the same
US5537307A (en) Control device for system interconnection inverter
JP3164678B2 (en) Inverter control device for grid interconnection
JP6909867B2 (en) Voltage compensator
JP3164701B2 (en) Inverter control device for grid interconnection
JPH0956170A (en) Controller for inverter for system linkage
JPH07177748A (en) Controller of system interconnection inverter
JPH07107744A (en) Power converter
KR890004591B1 (en) Control method for cycloconverter and control apparatus therefore
JP3316860B2 (en) Power converter
JP3202479B2 (en) Inverter control device for grid interconnection
JPH0515165A (en) Control method for three-phase three-wire neutral clamping inverter
JPH0728538B2 (en) PWM inverter control device
JPH0344509B2 (en)
JP2001028887A (en) Power converter
JP3517461B2 (en) Starting method of power conversion device and power conversion device using the method
JP2695009B2 (en) Control device of power converter for grid connection
JPH03135389A (en) Method and device for controlling voltage type inverter
JPH0221220B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 12

EXPY Cancellation because of completion of term