JP3159201B2 - Multilayer inductor and method of manufacturing the same - Google Patents

Multilayer inductor and method of manufacturing the same

Info

Publication number
JP3159201B2
JP3159201B2 JP05666899A JP5666899A JP3159201B2 JP 3159201 B2 JP3159201 B2 JP 3159201B2 JP 05666899 A JP05666899 A JP 05666899A JP 5666899 A JP5666899 A JP 5666899A JP 3159201 B2 JP3159201 B2 JP 3159201B2
Authority
JP
Japan
Prior art keywords
laminate
insulating layer
coil conductor
multilayer inductor
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05666899A
Other languages
Japanese (ja)
Other versions
JP2000252126A (en
Inventor
泰弘 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP05666899A priority Critical patent/JP3159201B2/en
Publication of JP2000252126A publication Critical patent/JP2000252126A/en
Application granted granted Critical
Publication of JP3159201B2 publication Critical patent/JP3159201B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、積層型インダク
タおよびその製造方法に関するもので、特に、高周波域
での使用に適した積層型インダクタおよびその製造方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer inductor and a method of manufacturing the same, and more particularly, to a multilayer inductor suitable for use in a high frequency range and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図4には、この発明にとって興味ある積
層型インダクタ1が図解的に断面図で示されている。
2. Description of the Related Art FIG. 4 is a schematic cross-sectional view showing a laminated inductor 1 of interest to the present invention.

【0003】積層型インダクタ1は、たとえばセラミッ
クからなる複数の絶縁層2を積層してなる積層体3を備
えている。
[0003] The multilayer inductor 1 includes a multilayer body 3 formed by stacking a plurality of insulating layers 2 made of, for example, ceramic.

【0004】積層体3に内部には、コイル導体4が形成
されている。コイル導体4は、詳細には図示しないが、
絶縁層2の界面に沿って延びる部分とビアホール接続部
のように絶縁層2を厚み方向に貫通して延びる部分とを
有し、これら両部分によって全体としてコイル状に延び
る形態を与えている。コイル導体4の図示した部分は、
絶縁層2の界面に沿って延びる部分である。
A coil conductor 4 is formed inside the laminate 3. The coil conductor 4 is not shown in detail,
It has a portion extending along the interface of the insulating layer 2 and a portion extending through the insulating layer 2 in the thickness direction, such as a via-hole connection portion, and these two portions provide an overall coil-like form. The illustrated portion of the coil conductor 4 is:
This is a portion extending along the interface of the insulating layer 2.

【0005】コイル導体4は、積層体3のたとえば相対
向する第1および第2の端面5および6にまでそれぞれ
引き出される第1および第2の引出し部7および8を有
するとともに、積層体3の内部において絶縁層2の界面
に沿って第1の引出し部7から延び第2の端面6の近傍
を通る第1の近傍経路9および第2の引出し部8から延
び第1の端面5の近傍を通る第2の近傍経路10を有し
ている。
The coil conductor 4 has first and second lead-out portions 7 and 8 extending to, for example, opposing first and second end surfaces 5 and 6 of the laminate 3, respectively. Inside, a first neighborhood path 9 extending from the first lead-out portion 7 along the interface of the insulating layer 2 and passing near the second end surface 6 and extending from the second lead-out portion 8 to the vicinity of the first end surface 5 It has a second neighboring path 10 through which it passes.

【0006】また、積層体3の第1および第2の端面5
および6上には、それぞれ、第1および第2の外部電極
11および12が形成されている。これら第1および第
2の外部電極11および12は、それぞれ、コイル導体
4の第1および第2の引出し部7および8に電気的に接
続される。
The first and second end faces 5 of the laminate 3
First and second external electrodes 11 and 12 are formed on and 6 respectively. These first and second external electrodes 11 and 12 are electrically connected to first and second lead portions 7 and 8 of the coil conductor 4, respectively.

【0007】[0007]

【発明が解決しようとする課題】上述した外部電極11
および12は、通常、積層体3の端面5および6上に導
電性ペーストを付与し、これを焼き付けることによって
形成される。
The above-mentioned external electrode 11
And 12 are usually formed by applying a conductive paste on the end faces 5 and 6 of the laminate 3 and baking it.

【0008】図4によく示されているように、第1およ
び第2の外部電極11および12は、それぞれ、第1お
よび第2の端面5および6上に形成されるだけでなく、
第1または第2の端面5または6からこれに隣接する面
の一部上にまで延びる第1および第2の隣接面延長部1
3および14を有している。これら隣接面延長部13お
よび14は、積層型インダクタ1の機能の点では必ずし
も必要なものではないが、前述したように、外部電極1
1および12が導電性ペーストの付与および焼付けによ
って形成される場合には、通常、必然的に形成され、積
層型インダクタ1が小型化されるほど、これら隣接面延
長部13および14が隣接面上で延びる領域の比率が高
くなる。
As best shown in FIG. 4, first and second external electrodes 11 and 12 are not only formed on first and second end faces 5 and 6, respectively,
First and second adjacent surface extensions 1 extending from a first or second end surface 5 or 6 onto a portion of an adjacent surface
3 and 14. These adjacent surface extension portions 13 and 14 are not necessarily required in terms of the function of the multilayer inductor 1, but as described above,
When 1 and 12 are formed by applying and baking a conductive paste, usually, they are necessarily formed, and as the laminated inductor 1 becomes smaller, the adjacent surface extensions 13 and 14 are formed on the adjacent surface. , The ratio of the extended region increases.

【0009】また、同様に積層型インダクタ1の小型化
を考えると、コイル導体4は、所望のインダクタンスを
できるだけ効率良く得るためには、コイル導体4を積層
体3内のできるだけ広い範囲に形成するようにすること
が好ましい。
Similarly, considering the miniaturization of the multilayer inductor 1, in order to obtain a desired inductance as efficiently as possible, the coil conductor 4 is formed in a wide range within the multilayer body 3 as much as possible. It is preferable to do so.

【0010】以上のような状況から、第1の外部電極1
1の隣接面延長部13は、絶縁層2を介してコイル導体
4の第2の近傍経路10に対向するようになり、また、
第2の外部電極12の隣接面延長部14は、絶縁層2を
介してコイル導体4の第1の近傍経路9に対向するよう
になる。ここで、積層インダクタ1の能動状態におい
て、第1の外部電極11の隣接面延長部13とコイル導
体4の第2の近傍経路10との間、ならびに第2の外部
電極12の隣接面延長部14とコイル導体4の第1の近
傍経路9との間では、比較的大きな電位差が生じている
ことに注目すべきである。
From the above situation, the first external electrode 1
The first adjacent surface extension 13 faces the second neighboring path 10 of the coil conductor 4 via the insulating layer 2, and
The adjacent surface extension 14 of the second external electrode 12 faces the first neighboring path 9 of the coil conductor 4 via the insulating layer 2. Here, in the active state of the multilayer inductor 1, between the adjacent surface extension 13 of the first external electrode 11 and the second neighboring path 10 of the coil conductor 4, and between the adjacent surface extension of the second external electrode 12. It should be noted that a relatively large potential difference has occurred between 14 and the first neighboring path 9 of the coil conductor 4.

【0011】その結果、コイル導体4の第2の近傍経路
10と第1の外部電極11の隣接面延長部13との間の
対向領域15およびコイル導体4の第1の近傍経路9と
第2の外部電極12の隣接面延長部14との間の対向領
域16において、それぞれ、無視できない静電容量CS1
およびCS2が発生することになる。積層型インダクタ1
がより小型化されるほど、対向領域15および16に位
置する絶縁層2が薄くなるので、これら静電容量CS1
よびCS2がより大きくなる。
As a result, the opposing region 15 between the second neighboring path 10 of the coil conductor 4 and the adjacent surface extension 13 of the first external electrode 11 and the first neighboring path 9 of the coil conductor 4 and the second In the facing region 16 between the external electrode 12 and the adjacent surface extension 14, the capacitance C S1 that cannot be ignored
And C S2 will occur. Multilayer inductor 1
Is smaller, the insulating layers 2 located in the opposing regions 15 and 16 are thinner, and thus the capacitances C S1 and C S2 are larger.

【0012】上述したような静電容量CS1およびC
S2は、図5に示すように、積層型インダクタ1の等価回
路上では、コイル導体4によって形成されるインダクタ
ンスと並列に接続された状態で作用する。
The capacitances C S1 and C
S2 acts on the equivalent circuit of the multilayer inductor 1 in a state of being connected in parallel with the inductance formed by the coil conductor 4, as shown in FIG.

【0013】したがって、これら静電容量CS1およびC
S2は、高周波になるほど、より大きな影響を与えるよう
になり、より具体的には、積層型インダクタ1の自己共
振周波数を低下させ、その使用周波数領域を狭くすると
いう問題を引き起こしている。
Therefore, these capacitances C S1 and C S1
S2 has a greater effect at higher frequencies, and more specifically, causes a problem of lowering the self-resonant frequency of the multilayer inductor 1 and narrowing its use frequency region.

【0014】そこで、この発明の目的は、上述したよう
な不所望な静電容量を低減し、そのため、自己共振周波
数を低下しないようにすることができる、積層型インダ
クタおよびその製造方法を提供しようとすることであ
る。
An object of the present invention is to provide a multilayer inductor and a method of manufacturing the same, which can reduce the above-mentioned undesired capacitance and thereby prevent the self-resonant frequency from lowering. It is to be.

【0015】[0015]

【課題を解決するための手段】この発明に係る積層型イ
ンダクタは、第1の局面では、複数の絶縁層を積層して
なる、積層体と、全体としてコイル状に延びる形態を有
するものであって、積層体の互いに異なる第1および第
2の端面にまでそれぞれ引き出される第1および第2の
引出し部を有するとともに、積層体の内部において絶縁
層の界面に沿って第1の引出し部から延び第2の端面の
近傍を通る近傍経路を有する、コイル導体と、第1およ
び第2の引出し部にそれぞれ電気的に接続されるよう
に、積層体の第1および第2の端面上にそれぞれ形成さ
れる、第1および第2の外部電極とを備え、第2の外部
電極が、絶縁層を介してコイル導体の近傍経路に対向す
るように、第2の端面からこれに隣接する面の一部上に
まで延びる隣接面延長部を有していて、上述した技術的
課題を解決するため、コイル導体の近傍経路と第2の外
部電極の隣接面延長部との間の対向領域に、この対向領
域を覆う面積の空隙が設けられていることを特徴として
いる。
According to a first aspect of the present invention, there is provided a multilayer inductor having a laminated body formed by laminating a plurality of insulating layers, and a coil extending as a whole. And a first and a second lead-out portion respectively drawn to different first and second end surfaces of the laminate, and extending from the first lead-out portion along the interface of the insulating layer inside the laminate. Formed on the first and second end surfaces of the laminate, respectively, so as to be electrically connected to the coil conductor and the first and second lead portions, respectively, having a nearby path passing near the second end surface. And first and second external electrodes, wherein the second external electrode is located on one side of a surface adjacent to the second end face so as to face a path adjacent to the coil conductor via the insulating layer. Adjacent surface extending to the upper part Have a section, in order to solve the technical problems described above, the facing area between the adjacent surfaces extensions of neighboring path and the second external electrode of the coil conductor, the opposed territory
It is characterized in that a gap having an area covering the area is provided.

【0016】この発明に係る積層型インダクタの第2の
局面は、上述した近傍経路および隣接面延長部について
より特定したものである。
A second aspect of the multilayer inductor according to the present invention is more specific about the above-described neighboring path and adjacent surface extension.

【0017】この第2の局面では、この発明に係る積層
型インダクタは、複数の絶縁層を積層してなる、積層体
と、全体としてコイル状に延びる形態を有するものであ
って、積層体の互いに異なる第1および第2の端面にま
でそれぞれ引き出される第1および第2の引出し部を有
するとともに、積層体の内部において絶縁層の界面に沿
って第1の引出し部から延び第2の端面の近傍を通る第
1の近傍経路および第2の引出し部から延び第1の端面
の近傍を通る第2の近傍経路を有する、コイル導体と、
第1および第2の引出し部にそれぞれ電気的に接続され
るように、積層体の第1および第2の端面上にそれぞれ
形成される、第1および第2の外部電極とを備え、第1
の外部電極が、絶縁層を介してコイル導体の第2の近傍
経路に対向するように、第1の端面からこれに隣接する
面に一部上にまで延びる第1の隣接面延長部を有し、か
つ、第2の外部電極は、絶縁層を介してコイル導体の第
1の近傍経路に対向するように、第2の端面からこれに
隣接する面の一部上にまで延びる第2の隣接面延長部を
有していて、前述した技術的課題を解決するため、コイ
ル導体の第2の近傍経路と第1の外部電極の第1の隣接
面延長部との間の対向領域およびコイル導体の第1の近
傍経路と第2の外部電極の第2の隣接面延長部との間の
対向領域に、それぞれ、各対向領域を覆う面積の空隙が
設けられていることを特徴としている。
In the second aspect, the laminated inductor according to the present invention has a laminated body formed by laminating a plurality of insulating layers and a form extending in a coil shape as a whole. It has first and second lead-out portions respectively drawn to first and second end surfaces different from each other, and extends from the first lead-out portion along the interface of the insulating layer inside the laminated body, and has a second end surface. A coil conductor having a first near path passing near and a second near path extending from the second lead-out portion and passing near the first end face;
A first external electrode and a second external electrode formed on first and second end faces of the laminate so as to be electrically connected to the first and second lead-out portions, respectively;
Has a first adjacent surface extension extending from the first end surface to a portion adjacent to the second end surface of the coil conductor so as to face the second adjacent path of the coil conductor via the insulating layer. A second external electrode extending from the second end surface to a part of a surface adjacent thereto so as to face the first neighboring path of the coil conductor via the insulating layer; In order to solve the above-mentioned technical problem, an opposing area between the second adjacent path of the coil conductor and the first adjacent surface extension of the first external electrode and the coil are provided. An air gap having an area covering each of the opposing regions is provided in an opposing region between the first neighboring path of the conductor and the second adjacent surface extension of the second external electrode.

【0018】この発明は、特に、絶縁層が誘電体セラミ
ックからなるとき、有利に適用される。
The present invention is advantageously applied particularly when the insulating layer is made of a dielectric ceramic.

【0019】また、この発明に係る積層型インダクタに
おいて、空隙は、積層体におけるコイル導体が形成され
る領域をほぼ覆うように設けられてもよい。
In the multilayer inductor according to the present invention, the gap may be provided so as to substantially cover a region of the multilayer body where the coil conductor is formed.

【0020】この発明は、また、上述したような積層型
インダクタを製造するための方法にも向けられる。
The present invention is also directed to a method for manufacturing a multilayer inductor as described above.

【0021】この発明に係る積層型インダクタの製造方
法は、絶縁層を与えるための生のセラミック層、コイル
導体を与えるための導電性ペースト、および空隙を与え
るための焼失可能な材料を備え、焼成することによって
積層型インダクタのための積層体となる、生の積層体を
用意する工程と、生のセラミック層が絶縁層となり、導
電性ペーストがコイル導体となり、かつ焼失可能な材料
が焼失して空隙となるように、生の積層体を焼成する工
程と、焼成後の積層体の第1および第2の端面上に第1
および第2の外部電極をそれぞれ形成する工程とを備え
ることを特徴としている。
A method of manufacturing a laminated inductor according to the present invention includes a raw ceramic layer for providing an insulating layer, a conductive paste for providing a coil conductor, and a burnable material for providing a void, and firing. A step of preparing a raw laminate, which becomes a laminate for a multilayer inductor, and a step in which the raw ceramic layer becomes an insulating layer, the conductive paste becomes a coil conductor, and the burnable material burns away Baking the green laminate so as to form voids, and placing the first laminate on the first and second end surfaces of the fired laminate.
And forming a second external electrode.

【0022】上述した生の積層体を得るため、典型的に
は、生のセラミック層となるべきセラミックグリーンシ
ート上にコイル導体を与えるための導電性ペーストまた
は空隙を与えるための焼失可能な材料を必要に応じて予
め付与しておき、これらセラミックグリーンシートを積
み重ねることによって、生の積層体とする方法を採用し
たり、あるいは、生のセラミック層、コイル導体を与え
るための導電性ペースト、および空隙を与えるための焼
失可能な材料を、所望の順序に従って印刷することによ
って、生の積層体とする方法を採用したりすることがで
きる。
In order to obtain the above-mentioned green laminate, typically, a conductive paste for providing a coil conductor or a burnable material for providing a void is formed on a ceramic green sheet to be a green ceramic layer. The method is applied in advance as necessary, and a method of forming a green laminate by stacking these ceramic green sheets is employed, or a raw ceramic layer, a conductive paste for providing a coil conductor, and a void are provided. Or by printing a burnable material to give a green laminate in a desired order.

【0023】[0023]

【発明の実施の形態】図1は、この発明の一実施形態に
よる積層型インダクタ21を図解的に示す断面図であ
る。
FIG. 1 is a sectional view schematically showing a multilayer inductor 21 according to an embodiment of the present invention.

【0024】積層型インダクタ21は、複数の絶縁層2
2を積層してなる積層体23を備える。絶縁層22は、
この実施形態では、非磁性体、たとえば誘電体セラミッ
クから構成される。
The multilayer inductor 21 includes a plurality of insulating layers 2
2 is provided. The insulating layer 22
In this embodiment, it is made of a non-magnetic material, for example, a dielectric ceramic.

【0025】積層体23の内部には、コイル導体24が
形成される。コイル導体24は、詳細には図示しない
が、絶縁層22の界面に沿って延びる部分とたとえばビ
アホール接続部のように絶縁層22を厚み方向に貫通し
て延びる部分とを有し、これら両部分によって全体とし
てコイル状に延びる形態を与えている。コイル導体24
の図1に図示した部分は、絶縁層22の界面に沿って延
びる部分である。
A coil conductor 24 is formed inside the laminate 23. Although not shown in detail, the coil conductor 24 has a portion extending along the interface of the insulating layer 22 and a portion extending through the insulating layer 22 in the thickness direction such as a via hole connection portion. This gives a form extending in a coil shape as a whole. Coil conductor 24
1 is a portion extending along the interface of the insulating layer 22.

【0026】コイル導体24は、積層体23の互いに異
なる第1および第2の端面25および26にまでそれぞ
れ引き出される第1および第2の引出し部27および2
8を有している。この実施形態では、第1および第2の
端面25および26は、互いに対向するように位置して
いるが、コイル導体の引出し部を引き出すための端面と
して、得ようとする積層型インダクタの設計に応じて、
積層体の他の端面を選ぶようにしてもよい。
The coil conductor 24 is provided with first and second lead-out portions 27 and 2 which are drawn out to first and second end surfaces 25 and 26 different from each other of the laminate 23, respectively.
Eight. In this embodiment, the first and second end faces 25 and 26 are located so as to face each other. Depending on,
Another end face of the laminate may be selected.

【0027】コイル導体24は、また、積層体23の内
部において絶縁層22の界面に沿って第1の引出し部2
7から延び第2の端面26の近傍を通る第1の近傍経路
29および第2の引出し部28から延び第1の端面25
の近傍を通る第2の近傍経路30を有している。
The coil conductor 24 is also provided in the first lead portion 2 along the interface of the insulating layer 22 inside the laminate 23.
7 extending from the second end face 26 and passing through the vicinity of the second end face 26 and the first end face 25 extending from the second drawer 28.
Has a second proximity path 30 passing through the vicinity.

【0028】また、上述した第1および第2の引出し部
27および28にそれぞれ電気的に接続されるように、
積層体23の第1および第2の端面25および26上に
は、それぞれ、第1および第2の外部電極31および3
2が形成される。これら外部電極31および32は、た
とえば、導電性ペーストを第1および第2の端面25お
よび26上に付与し、焼き付けることによって形成され
る。
The first and second drawers 27 and 28 are electrically connected to the first and second drawers 27 and 28, respectively.
On the first and second end faces 25 and 26 of the laminate 23, the first and second external electrodes 31 and 3 are provided, respectively.
2 are formed. These external electrodes 31 and 32 are formed, for example, by applying a conductive paste on first and second end faces 25 and 26 and baking them.

【0029】第1の外部電極31は、積層体23の第1
の端面25からこれに隣接する面の一部上にまで延びる
第1の隣接面延長部33を有している。第1の隣接面延
長部33は、絶縁層22を介してコイル導体24の第2
の近傍経路30に対向している。
The first external electrode 31 is connected to the first
Has a first adjacent surface extension 33 that extends from the end surface 25 to a portion of the adjacent surface. The first adjacent surface extension 33 is provided with the second
In the vicinity of the vicinity route 30.

【0030】また、第2の外部電極32は、積層体23
の第2の端面26からこれに隣接する面の一部上にまで
延びる第2の隣接面延長部34を有している。第2の隣
接面延長部34は、絶縁層22を介してコイル導体24
の第1の近傍経路29に対向している。
Further, the second external electrode 32 is
Has a second adjacent surface extension 34 that extends from the second end surface 26 to a portion of the adjacent surface. The second adjacent surface extension 34 is connected to the coil conductor 24 via the insulating layer 22.
Is opposed to the first neighborhood route 29 of the first embodiment.

【0031】この積層型インダクタ21における特徴的
構成として、コイル導体24の第2の近傍経路30と第
1の外部電極31の隣接面延長部33との間の対向領域
35には、この対向領域35を覆う面積の空隙36が形
成され、かつ、コイル導体24の第1の近傍経路29と
第2の外部電極32の隣接面延長部34との間の対向領
域37には、この対向領域37を覆う面積の空隙38が
設けられている。これら空隙36および38の厚みは、
数μmないし数十μm程度に選ばれる。
A characteristic configuration of the laminated inductor 21 is that an opposing area 35 between the second neighboring path 30 of the coil conductor 24 and the adjacent surface extension 33 of the first external electrode 31 is provided in the opposing area. An air gap 36 having an area covering 35 is formed, and an opposing area 37 between the first adjacent path 29 of the coil conductor 24 and the adjacent surface extension 34 of the second external electrode 32 is provided in the opposing area 37. Is provided in a space 38 covering an area . The thickness of these gaps 36 and 38 is
It is selected from several μm to several tens μm.

【0032】このような空隙36および38が設けられ
た積層型インダクタ21を製造するため、たとえば、次
のような方法が採用される。
In order to manufacture the laminated inductor 21 provided with such gaps 36 and 38, for example, the following method is adopted.

【0033】まず、積層体23を得るため、絶縁層22
を与えるための生のセラミック層、コイル導体24を与
えるための導電性ペースト、および空隙36および38
を与えるための焼失可能な材料を備え、焼成することに
よって積層体23となる、生の積層体が用意される。
First, in order to obtain the laminate 23, the insulating layer 22
Ceramic layer for providing coil conductors, conductive paste for providing coil conductors 24, and voids 36 and 38
A raw laminate is provided, which is provided with a burnable material for providing

【0034】より詳細には、図2に示すように、生のセ
ラミック層となるべき複数のセラミックグリーンシート
39a,39b,39c,…が用意される。図2(1)
に示したセラミックグリーンシート39aは、最も外側
に位置するもので、これより内側に図2(2)に示した
セラミックグリーンシート39bが位置し、さらに内側
に図2(3)に示したセラミックグリーンシート39c
が位置するように積み重ねられる。
More specifically, as shown in FIG. 2, a plurality of ceramic green sheets 39a, 39b, 39c,... To be green ceramic layers are prepared. Fig. 2 (1)
The ceramic green sheet 39a shown in FIG. 2 is located on the outermost side, the ceramic green sheet 39b shown in FIG. 2B is located on the inner side, and the ceramic green sheet 39b shown in FIG. Sheet 39c
Are stacked so as to be positioned.

【0035】図2(3)に示したセラミックグリーンシ
ート39c上には、図1に示したコイル導体24の第1
の引出し部27および第1の近傍経路29を与えるため
の導電性ペースト膜40が図示されている。この導電性
ペースト膜40は、破線で示したビアホール接続部41
を介してその下に積み重ねられるセラミックグリーンシ
ート上の導電性ペースト膜へと順次連なって、全体とし
てコイル状に延びるコイル導体24を形成する。
On the ceramic green sheet 39c shown in FIG. 2C, the first of the coil conductors 24 shown in FIG.
The conductive paste film 40 for providing the lead portion 27 and the first neighboring path 29 is illustrated. The conductive paste film 40 has a via hole connection portion 41 indicated by a broken line.
, A coil conductor 24 extending in the form of a coil as a whole is formed by being successively connected to the conductive paste film on the ceramic green sheet stacked thereunder.

【0036】図2(2)に示すように、セラミックグリ
ーンシート39aおよび39cの間に位置するいずれか
のセラミックグリーンシート39b上には、焼失可能な
材料を含む空隙形成用ペースト膜42が形成される。こ
の空隙形成用ペースト膜42は、図1に示した空隙38
に対応するもので、コイル導体24の第1の近傍経路2
9をほぼ覆うように形成される。
As shown in FIG. 2 (2), on one of the ceramic green sheets 39b located between the ceramic green sheets 39a and 39c, a void forming paste film 42 containing a burnable material is formed. You. This paste film 42 for forming a gap is formed by the gap 38 shown in FIG.
And the first neighboring path 2 of the coil conductor 24
9 is formed so as to substantially cover the same.

【0037】図2において図示しないが、他方の空隙3
6のための空隙形成用ペースト膜も、同様の態様で、他
のセラミックグリーンシート上に形成される。
Although not shown in FIG. 2, the other space 3
The paste film for void formation for 6 is formed on another ceramic green sheet in the same manner.

【0038】図2に示したセラミックグリーンシート3
9a〜39cを含む複数のセラミックグリーンシートが
積み重ねられ、必要に応じてプレスされることによっ
て、生の積層体が得られ、この生の積層体を焼成するこ
とによって、図1に示した積層体23が得られる。この
焼成工程によって、セラミックグリーンシート39a,
39b,39c,…が絶縁層22となり、導電性ペース
ト膜40等がコイル導体となり、空隙形成用ペースト膜
42等が空隙38または36となる。空隙形成用ペース
ト膜42等に含まれる焼失可能な材料としては、たとえ
ば、カーボンまたは有機物などを有利に用いることがで
きる。
The ceramic green sheet 3 shown in FIG.
A plurality of ceramic green sheets including 9a to 39c are stacked and pressed as necessary to obtain a green laminate, and the green laminate is fired to obtain the laminate shown in FIG. 23 is obtained. By this firing step, the ceramic green sheets 39a,
39b, 39c,... Become the insulating layer 22, the conductive paste film 40 and the like become coil conductors, and the void-forming paste film 42 and the like become voids 38 or 36. As a burnable material contained in the void forming paste film 42 or the like, for example, carbon or an organic substance can be advantageously used.

【0039】図3は、図5に相当する図であって、図1
に示した積層型インダクタ21を等価回路図で表わした
ものである。
FIG. 3 is a diagram corresponding to FIG.
2 is an equivalent circuit diagram of the multilayer inductor 21 shown in FIG.

【0040】図1に示した対向領域35においては、第
1の隣接面延長部33と空隙36との間の絶縁層22に
よって静電容量C1が形成され、空隙36によって静電
容量C2が形成され、空隙36と第2の近傍経路30と
の間の絶縁層22によって静電容量C3が形成される。
また、対向領域37にあっては、第2の隣接面延長部3
4と空隙38との間の絶縁層22によって静電容量C4
が形成され、空隙38によって静電容量C5が形成さ
れ、空隙38と第1の近傍経路29との間の絶縁層22
によって静電容量C6が形成される。
In the facing region 35 shown in FIG. 1, the capacitance C1 is formed by the insulating layer 22 between the first adjacent surface extension 33 and the gap 36, and the capacitance C2 is formed by the gap 36. Then, the capacitance C3 is formed by the insulating layer 22 between the gap 36 and the second neighboring path 30.
In the facing area 37, the second adjacent surface extension 3
The capacitance C4 due to the insulating layer 22 between the
Is formed, the capacitance C5 is formed by the gap 38, and the insulating layer 22 between the gap 38 and the first neighboring path 29 is formed.
This forms the capacitance C6.

【0041】図3に示すように、上述した静電容量C1
〜C3は、これらの間では直列に接続されながら、コイ
ル導体24によって与えられるインダクタンスとは並列
に接続される。また、静電容量C4〜C6は、これらの
間では直列に接続されながら、コイル導体24によって
与えられるインダクタンスに対しては並列接続される。
したがって、この積層型インダクタ21においても、静
電容量がインダクタに対して並列に形成されることにな
る。また、この種の積層型インダクタ21において絶縁
層22を構成するために用いられる非磁性体としての誘
電体セラミックは、40〜50程度の比誘電率を有して
いるため、静電容量C1、C3、C4およびC6につい
ては、比較的大きくなることが考えられる。
As shown in FIG. 3, the above-mentioned capacitance C1
C3 are connected in series between them, and are connected in parallel with the inductance provided by the coil conductor 24. The capacitances C4 to C6 are connected in series between them, and are connected in parallel to the inductance provided by the coil conductor 24.
Therefore, also in this laminated inductor 21, the capacitance is formed in parallel with the inductor. In addition, the dielectric ceramic as a non-magnetic material used for forming the insulating layer 22 in this type of laminated inductor 21 has a relative dielectric constant of about 40 to 50, so that the capacitance C1, C3, C4, and C6 can be relatively large.

【0042】しかしながら、空隙36および38を与え
る空気の比誘電率は1にすぎないので、静電容量C2お
よびC5については、比較的小さい値とすることができ
る。しかも、静電容量C1〜C3ならびに静電容量C4
〜C6がそれぞれ直列接続されている。このようなこと
から、コイル導体24に並列に加わる静電容量は、空隙
36および38を形成することによって、かなり低減す
ることができる。その結果、積層型インダクタ21の自
己共振周波数を低下しないようにすることができ、積層
型インダクタ21の使用周波数範囲を拡大することがで
きる。
However, since the relative permittivity of the air providing the gaps 36 and 38 is only 1, the capacitances C2 and C5 can be set to relatively small values. Moreover, the capacitances C1 to C3 and the capacitance C4
To C6 are connected in series. For this reason, the capacitance applied in parallel to the coil conductor 24 can be significantly reduced by forming the air gaps 36 and 38. As a result, the self-resonant frequency of the multilayer inductor 21 can be prevented from lowering, and the usable frequency range of the multilayer inductor 21 can be expanded.

【0043】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の変形例が可能である。
As described above, the present invention has been described with reference to the illustrated embodiment.
Various modifications are possible.

【0044】たとえば、図示の実施形態に係る積層型イ
ンダクタ21においては、第1および第2の近傍経路2
9および30の双方に関連して空隙36および38が設
けられたが、空隙36および38のいずれか一方しか設
けられていないものも、この発明の範囲内に入るものと
理解すべきである。
For example, in the multilayer inductor 21 according to the illustrated embodiment, the first and second neighboring paths 2
Although air gaps 36 and 38 are provided in connection with both 9 and 30, it should be understood that only one of air gaps 36 and 38 is provided within the scope of the present invention.

【0045】また、空隙36および38の平面形状は、
図2(2)に示した空隙形成用ペースト膜42の形状か
ら類推できるが、他の平面形状に変更されてもよい。た
とえば、図2(2)において2点鎖線で示すように、空
隙を、積層体23におけるコイル導体24が形成される
領域をほぼ覆うように設けられてもよい。この場合、図
2(2)において破線で示す領域を除くように空隙を設
けてもよい。
The plane shapes of the gaps 36 and 38 are as follows:
Although it can be inferred from the shape of the void forming paste film 42 shown in FIG. 2B, the shape may be changed to another planar shape. For example, as shown by a two-dot chain line in FIG. 2B, the gap may be provided so as to substantially cover a region where the coil conductor 24 is formed in the laminate 23. In this case, a gap may be provided so as to exclude a region shown by a broken line in FIG.

【0046】また、空隙36および38は、対向領域3
5および37において、それぞれ、複数の層をなすよう
に設けられてもよい。
The gaps 36 and 38 are formed in the facing region 3
5 and 37, each may be provided in a plurality of layers.

【0047】また、前述した実施形態では、絶縁層22
が誘電体セラミックからなるものであったが、磁性体セ
ラミックから構成されても、あるいは、セラミック以外
の材料から構成されてもよい。
In the above-described embodiment, the insulating layer 22
Is made of a dielectric ceramic, but may be made of a magnetic ceramic or a material other than ceramic.

【0048】また、積層型インダクタ21の製造方法に
関して、生の積層体を得るため、前述した実施形態で
は、複数のセラミックグリーンシート39a,39b,
39c,…を積み重ねる方法を採用したが、印刷によ
り、所望の順序に従って、生のセラミック層、導電性ペ
ースト、および焼失可能な材料を付与する方法を採用し
てもよい。
Regarding the method of manufacturing the laminated inductor 21, in order to obtain a raw laminated body, in the above-described embodiment, a plurality of ceramic green sheets 39a, 39b,
Although the method of stacking 39c,... Is adopted, a method of applying a raw ceramic layer, a conductive paste, and a burnable material by printing in a desired order may be adopted.

【0049】[0049]

【発明の効果】以上のように、この発明に係る積層型イ
ンダクタによれば、積層型インダクタにおける電位差の
比較的大きい領域である、一方の外部電極の隣接面延長
部とコイル導体におけるこの一方の外部電極とは異なる
他方の外部電極に接続される引出し部から延び一方の外
部電極側の端面の近傍を通る近傍経路との間の対向領域
において、この対向領域を覆う面積の空隙が設けられて
いるので、この領域で発生する静電容量を低減すること
ができる。したがって、積層型インダクタの自己共振周
波数をこのような静電容量によって低下しないようにす
ることができ、積層型インダクタの使用周波数範囲を拡
大することができる。
As described above, according to the multilayer inductor of the present invention, the extension of the adjacent surface of the one external electrode and the one of the coil conductor in the region where the potential difference is relatively large in the multilayer inductor. A facing area extending from a lead portion connected to the other external electrode different from the external electrode and a neighboring path passing near the end face on the one external electrode side, and a gap having an area covering the facing area; Is provided, the capacitance generated in this region can be reduced. Therefore, it is possible to prevent the self-resonant frequency of the multilayer inductor from being lowered by such capacitance, and it is possible to expand the use frequency range of the multilayer inductor.

【0050】この発明に係る積層型インダクタにおい
て、コイル導体が、積層体の互いに異なる第1および第
2の端面にまでそれぞれ引き出される第1および第2の
引出し部を有するとともに、積層体の内部において絶縁
層の界面に沿って第1の引出し部から延び第2の端面の
近傍を通る第1の近傍経路および第2の引出し部から延
び第1の端面の近傍を通る第2の近傍経路を有してい
て、また、積層体の第1の端面上に形成される第1の外
部電極が、絶縁層を介してコイル導体の第2の近傍経路
に対向するように、第1の端面からこれに隣接する面の
一部上にまで延びる第1の隣接面延長部を有し、かつ、
積層体の第2の端面上に形成される第2の外部電極が、
絶縁層を介してコイル導体の第1の近傍経路に対向する
ように、第2の端面からこれに隣接する面の一部上にま
で延びる第2の隣接面延長部を有しているとき、第2の
近傍経路と第1の隣接面延長部との間の対向領域および
第1の近傍経路と第2の隣接面延長部との間の対向領域
に、それぞれ、各対向領域を覆う面積の空隙を設けるよ
うにすれば、静電容量の低減効果をより高めることがで
きる。
In the multilayer inductor according to the present invention, the coil conductor has first and second lead-out portions that are respectively drawn to first and second end surfaces different from each other of the multilayer body, and the inside of the multilayer body has There is a first neighboring path extending from the first lead portion along the interface of the insulating layer and passing near the second end face, and a second neighboring path extending from the second lead part and passing near the first end face. And a first external electrode formed on the first end face of the multilayer body is separated from the first end face such that the first external electrode faces the second neighboring path of the coil conductor via the insulating layer. Having a first adjacent surface extension extending over a portion of the surface adjacent to;
A second external electrode formed on a second end face of the laminate,
When having a second adjacent surface extension extending from the second end surface to a part of a surface adjacent thereto so as to face the first adjacent path of the coil conductor via the insulating layer, region facing <br/> between the facing region and the first neighboring path and a second abutment surface extension between the second neighboring path and the first abutment surface extension, respectively, each opposite region if so provided gap area covering the can enhance the effect of reducing the capacitance.

【0051】また、この発明に係る積層型インダクタに
おいて、絶縁層が誘電体セラミックからなるとき、無視
できない静電容量の発生がより顕著な問題となるので、
この発明は、このように、誘電体セラミックからなる絶
縁層を備える積層型インダクタに対して特に有利に適用
される。
Further, in the multilayer inductor according to the present invention, when the insulating layer is made of dielectric ceramic, the occurrence of capacitance that cannot be ignored becomes a more significant problem.
As described above, the present invention is particularly advantageously applied to a multilayer inductor including an insulating layer made of a dielectric ceramic.

【0052】また、上述したような空隙が、積層体にお
けるコイル導体が形成される領域をほぼ覆うように設け
られると、静電容量の低減効果がさらに高められる。
Further, when the above-mentioned gap is provided so as to substantially cover the region where the coil conductor is formed in the laminate, the effect of reducing the capacitance is further enhanced.

【0053】この発明に係る積層型インダクタの製造方
法によれば、空隙を形成するため、焼失可能な材料が用
いられ、これをセラミックの焼成工程と同時に焼失させ
ることを行なうので、所望の領域に所望の形状の空隙を
能率的にかつ容易に形成することができる。
According to the method of manufacturing a multilayer inductor according to the present invention, a burnable material is used to form a void, and the burnable material is burned at the same time as the ceramic firing step. A void having a desired shape can be efficiently and easily formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態による積層型インダクタ
21を図解的に示す断面図である。
FIG. 1 is a sectional view schematically showing a multilayer inductor 21 according to an embodiment of the present invention.

【図2】図1に示した積層体23を得るための方法を説
明するためのセラミックグリーンシート39a,39
b,39c,…の平面図である。
FIG. 2 shows ceramic green sheets 39a and 39 for explaining a method for obtaining the laminate 23 shown in FIG.
It is a top view of b, 39c, ....

【図3】図1に示した積層型インダクタ21が与える等
価回路図である。
FIG. 3 is an equivalent circuit diagram provided by the multilayer inductor 21 shown in FIG.

【図4】この発明にとって興味ある従来の積層型インダ
クタ1を図解的に示す断面図である。
FIG. 4 is a sectional view schematically showing a conventional multilayer inductor 1 of interest to the present invention.

【図5】図4に示した積層型インダクタ1が与える等価
回路図である。
FIG. 5 is an equivalent circuit diagram provided by the multilayer inductor 1 shown in FIG.

【符号の説明】[Explanation of symbols]

21 積層型インダクタ 22 絶縁層 23 積層体 24 コイル導体 25 第1の端面 26 第2の端面 27 第1の引出し部 28 第2の引出し部 29 第1の近傍経路 30 第2の近傍経路 31 第1の外部電極 32 第2の外部電極 33 第1の隣接面延長部 34 第2の隣接面延長部 36,38 空隙 39a,39b,39c セラミックグリーンシート 40 導電性ペースト膜 42 空隙形成用ペースト膜 Reference Signs List 21 laminated inductor 22 insulating layer 23 laminated body 24 coil conductor 25 first end surface 26 second end surface 27 first lead portion 28 second lead portion 29 first near path 30 second near path 31 first External electrode 32 second external electrode 33 first adjacent surface extension 34 second adjacent surface extension 36, 38 gap 39a, 39b, 39c ceramic green sheet 40 conductive paste film 42 gap formation paste film

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の絶縁層を積層してなる、積層体
と、 全体としてコイル状に延びる形態を有するものであっ
て、前記積層体の互いに異なる第1および第2の端面に
までそれぞれ引き出される第1および第2の引出し部を
有するとともに、前記積層体の内部において前記絶縁層
の界面に沿って前記第1の引出し部から延び前記第2の
端面の近傍を通る近傍経路を有する、コイル導体と、 前記第1および第2の引出し部にそれぞれ電気的に接続
されるように、前記積層体の前記第1および第2の端面
上にそれぞれ形成される、第1および第2の外部電極と
を備え、 前記第2の外部電極は、前記絶縁層を介して前記コイル
導体の前記近傍経路に対向するように、前記第2の端面
からこれに隣接する面の一部上にまで延びる隣接面延長
部を有している、 積層型インダクタであって、 前記コイル導体の前記近傍経路と前記第2の外部電極の
前記隣接面延長部との間の対向領域に、前記対向領域を
覆う面積の空隙が設けられていることを特徴とする、積
層型インダクタ。
1. A laminated body formed by laminating a plurality of insulating layers, wherein the laminated body has a form extending in a coil shape as a whole, and is drawn out to first and second end faces different from each other of the laminated body. A coil having first and second lead-out portions and a near path extending from the first lead-out portion along the interface of the insulating layer inside the laminate and passing near the second end surface. First and second external electrodes formed on the first and second end faces of the laminate, respectively, so as to be electrically connected to the conductor and the first and second extraction portions, respectively. Wherein the second external electrode extends from the second end surface to a part of a surface adjacent thereto so as to face the near path of the coil conductor via the insulating layer. With surface extension A multilayer inductor, wherein the opposing region is formed in an opposing region between the neighboring path of the coil conductor and the adjacent surface extension of the second external electrode.
A multilayer inductor, wherein a void having an area to cover is provided.
【請求項2】 複数の絶縁層を積層してなる、積層体
と、 全体としてコイル状に延びる形態を有するものであっ
て、前記積層体の互いに異なる第1および第2の端面に
までそれぞれ引き出される第1および第2の引出し部を
有するとともに、前記積層体の内部において前記絶縁層
の界面に沿って前記第1の引出し部から延び前記第2の
端面の近傍を通る第1の近傍経路および前記第2の引出
し部から延び前記第1の端面の近傍を通る第2の近傍経
路を有する、コイル導体と、 前記第1および第2の引出し部にそれぞれ電気的に接続
されるように、前記積層体の前記第1および第2の端面
上にそれぞれ形成される、第1および第2の外部電極と
を備え、 前記第1の外部電極は、前記絶縁層を介して前記コイル
導体の前記第2の近傍経路に対向するように、前記第1
の端面からこれに隣接する面の一部上にまで延びる第1
の隣接面延長部を有し、かつ、 前記第2の外部電極は、前記絶縁層を介して前記コイル
導体の前記第1の近傍経路に対向するように、前記第2
の端面からこれに隣接する面の一部上にまで延びる第2
の隣接面延長部を有している、 積層型インダクタであって、 前記コイル導体の前記第2の近傍経路と前記第1の外部
電極の前記第1の隣接面延長部との間の対向領域および
前記コイル導体の前記第1の近傍経路と前記第2の外部
電極の前記第2の隣接面延長部との間の対向領域に、そ
れぞれ、各対向領域を覆う面積の空隙が設けられている
ことを特徴とする、積層型インダクタ。
2. A laminated body formed by laminating a plurality of insulating layers, wherein the laminated body has a form extending in a coil shape as a whole, and is drawn out to first and second end faces different from each other of the laminated body. A first near path extending from the first lead along the interface of the insulating layer inside the laminate and passing near the second end face; A coil conductor having a second proximity path extending from the second extraction portion and passing near the first end face; and the coil conductors being electrically connected to the first and second extraction portions, respectively. First and second external electrodes formed on the first and second end faces of the laminate, respectively, wherein the first external electrode is connected to the first and second external electrodes via the insulating layer. Facing the nearby route 2 So that the first
A first surface extending from an end surface of the
, And the second external electrode is arranged so that the second external electrode faces the first near path of the coil conductor via the insulating layer.
A second surface extending from the end surface of the
Wherein the opposing area is provided between the second adjacent path of the coil conductor and the first adjacent surface extension of the first external electrode. and the opposing region between the second abutment surface extension of the first neighboring path between the second external electrode of the coil conductors, respectively, the gap area covering each face region is provided A multilayer inductor, characterized in that:
【請求項3】 前記絶縁層は、誘電体セラミックからな
る、請求項1または2に記載の積層型インダクタ。
3. The multilayer inductor according to claim 1, wherein the insulating layer is made of a dielectric ceramic.
【請求項4】 前記空隙は、前記積層体における前記コ
イル導体が形成される領域をほぼ覆うように設けられ
る、請求項1ないし3のいずれかに記載の積層型インダ
クタ。
4. The multilayer inductor according to claim 1, wherein the gap is provided so as to substantially cover a region of the multilayer body where the coil conductor is formed.
【請求項5】 請求項1ないし4のいずれかに記載の積
層型インダクタを製造するための方法であって、 前記絶縁層を与えるための生のセラミック層、前記コイ
ル導体を与えるための導電性ペースト、および前記空隙
を与えるための焼失可能な材料を備え、焼成することに
よって前記積層体となる、生の積層体を用意し、 前記生のセラミック層が前記絶縁層となり、前記導電性
ペーストが前記コイル導体となり、かつ前記焼失可能な
材料が焼失して前記空隙となるように、前記生の積層体
を焼成し、 焼成後の前記積層体の前記第1および第2の端面上に前
記第1および第2の外部電極をそれぞれ形成する、各工
程を備える、積層型インダクタの製造方法。
5. A method for manufacturing a multilayer inductor according to claim 1, wherein a green ceramic layer for providing the insulating layer and a conductive layer for providing the coil conductor. A paste and a burnable material for providing the voids are provided, and a raw laminate that becomes the laminate by firing is prepared.The raw ceramic layer is the insulating layer, and the conductive paste is The green laminate is fired so as to become the coil conductor and the burnable material is burned off to form the voids, and the green laminate is fired on the first and second end surfaces of the fired laminate. A method for manufacturing a multilayer inductor, comprising: forming respective first and second external electrodes.
JP05666899A 1999-03-04 1999-03-04 Multilayer inductor and method of manufacturing the same Expired - Fee Related JP3159201B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05666899A JP3159201B2 (en) 1999-03-04 1999-03-04 Multilayer inductor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05666899A JP3159201B2 (en) 1999-03-04 1999-03-04 Multilayer inductor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000252126A JP2000252126A (en) 2000-09-14
JP3159201B2 true JP3159201B2 (en) 2001-04-23

Family

ID=13033807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05666899A Expired - Fee Related JP3159201B2 (en) 1999-03-04 1999-03-04 Multilayer inductor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3159201B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387579B2 (en) * 2008-10-30 2014-01-15 株式会社村田製作所 Electronic components
JP5834206B2 (en) * 2011-08-26 2015-12-16 パナソニックIpマネジメント株式会社 Multilayer inductor
JP6561905B2 (en) * 2016-04-25 2019-08-21 Tdk株式会社 Coil device

Also Published As

Publication number Publication date
JP2000252126A (en) 2000-09-14

Similar Documents

Publication Publication Date Title
JP3686908B2 (en) Multilayer coil component and manufacturing method thereof
JP3449351B2 (en) Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP3551876B2 (en) Manufacturing method of multilayer ceramic electronic component
US6504466B1 (en) Lamination-type coil component and method of producing the same
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
JP3449350B2 (en) Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JPH1126243A (en) Composite electronic component
US6891109B2 (en) Monolithic ceramic substrate and method for making the same
JPH08130117A (en) Laminated inductor
JP2018182321A (en) Multilayer broadband ceramic capacitor with internal air gap capacitance
JP3159201B2 (en) Multilayer inductor and method of manufacturing the same
JP4356300B2 (en) Laminated LC composite parts
JP3319449B2 (en) Multilayer inductor and manufacturing method thereof
JP3554784B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2001076952A (en) Laminated ceramic electronic component and manufacture thereof
JP2002305123A (en) Method of manufacturing monolithic ceramic electronic component, and method of manufacturing laminated inductor
JP2001307937A (en) Method of manufacturing laminated ceramic electronic part
JP2008092454A (en) Laminated electronic component and its manufacturing method
JP2996233B1 (en) Laminated coil parts
JP2001110638A (en) Laminate electronic component
JP2001257473A (en) Multilayer ceramic board and manufacturing method thereof
JPH10215134A (en) Laminated emi filter
JP2769625B2 (en) Method of manufacturing multilayer printed filter for electric circuit
JPH0660134U (en) Multilayer chip EMI removal filter
JPH0746075A (en) Lc composite parts

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees