JP3154660B2 - 条件レジスタ・データを一時的にバッファリングする方法およびシステム - Google Patents
条件レジスタ・データを一時的にバッファリングする方法およびシステムInfo
- Publication number
- JP3154660B2 JP3154660B2 JP13485796A JP13485796A JP3154660B2 JP 3154660 B2 JP3154660 B2 JP 3154660B2 JP 13485796 A JP13485796 A JP 13485796A JP 13485796 A JP13485796 A JP 13485796A JP 3154660 B2 JP3154660 B2 JP 3154660B2
- Authority
- JP
- Japan
- Prior art keywords
- condition register
- instruction
- data
- condition
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 48
- 230000003139 buffering effect Effects 0.000 title description 4
- 239000000872 buffer Substances 0.000 claims description 88
- 238000012545 processing Methods 0.000 claims description 49
- 230000001419 dependent effect Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010926 purge Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理システ
ムに係り、特に、データ処理システム内で条件レジスタ
・データを一時的にバッファリングする方法およびシス
テムに係る。さらに具体的には、本発明は、データ処理
システム内の非プログラム順序および投機命令実行を容
易にするために複数の条件レジスタ・リネーム・バッフ
ァを有する条件レジスタ・リネーム・テーブル内に条件
レジスタ・データを一時的にバッファリングする方法お
よびシステムに係る。
ムに係り、特に、データ処理システム内で条件レジスタ
・データを一時的にバッファリングする方法およびシス
テムに係る。さらに具体的には、本発明は、データ処理
システム内の非プログラム順序および投機命令実行を容
易にするために複数の条件レジスタ・リネーム・バッフ
ァを有する条件レジスタ・リネーム・テーブル内に条件
レジスタ・データを一時的にバッファリングする方法お
よびシステムに係る。
【０００２】
【従来の技術】データ処理システムのパフォーマンス向
上を追求し続けるにつれて、中央処理装置（ＣＰＵ）の
設計者は、複数の独立命令を複数の実行パイプラインに
投入することができ、複数の命令が並列実行されるスー
パースケーラ・データ処理システムを実現している。こ
のようなスーパースケーラ・データ処理システムの一例
は、ＩＢＭマイクロエレクトロニクスおよびモトローラ
・セミコンダクタによって「ＰｏｗｅｒＰＣ」という商
標で市販されているスーパースケーラ・マイクロプロセ
ッサである。「ＰｏｗｅｒＰＣ」アーキテクチャについ
ては、「PowerPC603 - RISC MICROPROCESSOR USER'S MA
NUAL」、1994年、ＩＢＭ資料番号MPR603UMU-01を含む様
々なユーザーズ・マニュアルで詳述されている。
上を追求し続けるにつれて、中央処理装置（ＣＰＵ）の
設計者は、複数の独立命令を複数の実行パイプラインに
投入することができ、複数の命令が並列実行されるスー
パースケーラ・データ処理システムを実現している。こ
のようなスーパースケーラ・データ処理システムの一例
は、ＩＢＭマイクロエレクトロニクスおよびモトローラ
・セミコンダクタによって「ＰｏｗｅｒＰＣ」という商
標で市販されているスーパースケーラ・マイクロプロセ
ッサである。「ＰｏｗｅｒＰＣ」アーキテクチャについ
ては、「PowerPC603 - RISC MICROPROCESSOR USER'S MA
NUAL」、1994年、ＩＢＭ資料番号MPR603UMU-01を含む様
々なユーザーズ・マニュアルで詳述されている。
【０００３】スーパースケーラ・マイクロプロセッサ内
では、命令が命令キャッシュからフェッチされ、複数の
実行ユニットの１つにプログラム順序でディスパッチさ
れ、命令はその特定のタイプの命令に適した実行ユニッ
トによって実行される。たとえば、浮動小数点命令は１
つまたは複数の浮動小数点実行ユニットにディスパッチ
され、固定小数点命令は１つまたは複数の整数ユニット
にディスパッチされる。命令はプログラム順序でディス
パッチされるが、命令の実行は実行ユニットおよびその
他のデータ処理システム資源の使用可能性に応じて非プ
ログラム順序で行われる。
では、命令が命令キャッシュからフェッチされ、複数の
実行ユニットの１つにプログラム順序でディスパッチさ
れ、命令はその特定のタイプの命令に適した実行ユニッ
トによって実行される。たとえば、浮動小数点命令は１
つまたは複数の浮動小数点実行ユニットにディスパッチ
され、固定小数点命令は１つまたは複数の整数ユニット
にディスパッチされる。命令はプログラム順序でディス
パッチされるが、命令の実行は実行ユニットおよびその
他のデータ処理システム資源の使用可能性に応じて非プ
ログラム順序で行われる。
【０００４】スーパースケーラ・プロセッサでは、前に
ディスパッチされた命令の前に、他の命令をディスパッ
チ、実行、および「終了」することができる。非プログ
ラム順序命令実行によって不適切な時点でアーキテクチ
ャ・レジスタにデータが格納されるのを防ぐために、命
令実行は完了ユニットによってプログラム順序で「完
了」される。したがって、後でディスパッチされた命令
は前にディスパッチされた命令が終了する前に「終了」
することができるが、後でディスパッチされた命令が前
にディスパッチされた命令が完了する前に「完了」する
ことはできない。
ディスパッチされた命令の前に、他の命令をディスパッ
チ、実行、および「終了」することができる。非プログ
ラム順序命令実行によって不適切な時点でアーキテクチ
ャ・レジスタにデータが格納されるのを防ぐために、命
令実行は完了ユニットによってプログラム順序で「完
了」される。したがって、後でディスパッチされた命令
は前にディスパッチされた命令が終了する前に「終了」
することができるが、後でディスパッチされた命令が前
にディスパッチされた命令が完了する前に「完了」する
ことはできない。
【０００５】当技術分野では周知の通り、「Ｐｏｗｅｒ
ＰＣ」は、移動、整数、および浮動小数点比較、算術、
および論理演算などの特定の演算の結果を反映するよう
に設定またはリセットされるビット・フィールドを含む
条件レジスタ（ＣＲ）を備えており、テストと分岐の機
構を備えている。しかし、条件レジスタ・データ依存命
令（すなわち条件レジスタ内にある現行データに依存す
る命令）が、条件レジスタ内のデータを変更する先行の
非プログラム順序命令の後に実行される場合、問題が生
ずる。
ＰＣ」は、移動、整数、および浮動小数点比較、算術、
および論理演算などの特定の演算の結果を反映するよう
に設定またはリセットされるビット・フィールドを含む
条件レジスタ（ＣＲ）を備えており、テストと分岐の機
構を備えている。しかし、条件レジスタ・データ依存命
令（すなわち条件レジスタ内にある現行データに依存す
る命令）が、条件レジスタ内のデータを変更する先行の
非プログラム順序命令の後に実行される場合、問題が生
ずる。
【０００６】従来の技術では、一の条件レジスタ変更命
令のディスパッチが遅れることがある。なぜなら、この
同じ条件レジスタを変更する多数の命令を同じサイクル
でディスパッチすることができないからである。
令のディスパッチが遅れることがある。なぜなら、この
同じ条件レジスタを変更する多数の命令を同じサイクル
でディスパッチすることができないからである。
【０００７】１サイクルでディスパッチする条件レジス
タ変更命令が多すぎるという問題に加えて、条件レジス
タ内のデータに依存する分岐命令（すなわち条件分岐命
令）が、条件レジスタ変更命令のディスパッチの遅延の
ために遅延することがある。そのような条件分岐命令の
解決が遅延した場合、条件分岐命令が解決した後で、命
令メモリから新しい経路の命令をフェッチするのに要す
る時間のために、処理がさらに遅延することがある。
タ変更命令が多すぎるという問題に加えて、条件レジス
タ内のデータに依存する分岐命令（すなわち条件分岐命
令）が、条件レジスタ変更命令のディスパッチの遅延の
ために遅延することがある。そのような条件分岐命令の
解決が遅延した場合、条件分岐命令が解決した後で、命
令メモリから新しい経路の命令をフェッチするのに要す
る時間のために、処理がさらに遅延することがある。
【０００８】非プログラム順序実行に加えて、スーパー
スケーラ・データ処理システムは、条件分岐が解決され
なかった場合に条件分岐に続く命令を投機実行すること
ができる。条件分岐が複数の命令を実行するために投機
的に解決され、それが後で誤った命令経路であると決定
される場合、かかる投機実行は問題を引き起こす。その
ような条件分岐の予測誤りが起こると、諸レジスタを分
岐条件の予測誤りの前に存在していた状態に復元しなけ
ればならない。たとえば、条件コード・データを保持す
る条件レジスタを、誤って予測された分岐内の条件レジ
スタ変更命令を実行する前に存在していた状態に復元し
なければならない。
スケーラ・データ処理システムは、条件分岐が解決され
なかった場合に条件分岐に続く命令を投機実行すること
ができる。条件分岐が複数の命令を実行するために投機
的に解決され、それが後で誤った命令経路であると決定
される場合、かかる投機実行は問題を引き起こす。その
ような条件分岐の予測誤りが起こると、諸レジスタを分
岐条件の予測誤りの前に存在していた状態に復元しなけ
ればならない。たとえば、条件コード・データを保持す
る条件レジスタを、誤って予測された分岐内の条件レジ
スタ変更命令を実行する前に存在していた状態に復元し
なければならない。
【０００９】前記に鑑みて、当業者には、同一サイクル
における複数の条件レジスタ変更命令のディスパッチ
と、条件レジスタ・データ依存命令の早期解決、および
条件レジスタ変更命令の誤って予測された実行（不正な
投機実行）の結果による条件レジスタ・データの効率的
な取消しを行うことができる方法とシステムが要請され
ていることが明らかであろう。
における複数の条件レジスタ変更命令のディスパッチ
と、条件レジスタ・データ依存命令の早期解決、および
条件レジスタ変更命令の誤って予測された実行（不正な
投機実行）の結果による条件レジスタ・データの効率的
な取消しを行うことができる方法とシステムが要請され
ていることが明らかであろう。
【００１０】
【発明が解決しようとする課題】したがって、本発明の
１つの目的は、改良されたデータ処理システムを提供す
ることである。
１つの目的は、改良されたデータ処理システムを提供す
ることである。
【００１１】本発明の他の目的は、データ処理システム
内で条件レジスタ・データを一時的にバッファリングす
る方法とシステムを提供することである。
内で条件レジスタ・データを一時的にバッファリングす
る方法とシステムを提供することである。
【００１２】本発明の他の目的は、複数の条件レジスタ
・リネーム・バッファを有する条件レジスタ・リネーム
・テーブル内にレジスタ・データを一時的にバッファリ
ングし、データ処理システム内の非プログラム順序およ
び投機命令実行を容易にする方法とシステムを提供する
ことである。
・リネーム・バッファを有する条件レジスタ・リネーム
・テーブル内にレジスタ・データを一時的にバッファリ
ングし、データ処理システム内の非プログラム順序およ
び投機命令実行を容易にする方法とシステムを提供する
ことである。
【００１３】
【課題を解決するための手段】前記の目的は以下に述べ
るようにして達成される。条件レジスタ変更命令の実行
ユニットへのディスパッチに応答して、その条件レジス
タ変更命令に条件レジスタ・リネーム・バッファが割り
当てられる。次に、その命令が実行ユニットで実行され
る。条件レジスタ変更命令が実行された後、かかる命令
実行の結果を反映するように、条件レジスタ・リネーム
・バッファ内に条件レジスタ・データが設定される。さ
らに、その条件レジスタ・データが有効であることを示
す標識が設定される。条件レジスタ変更命令の完了時点
で、条件レジスタ・リネーム・バッファからの条件レジ
スタ・データが設計済み条件レジスタに転送され、それ
によって、各条件レジスタ変更命令を完了するために条
件レジスタが使用可能になる前に、複数の条件レジスタ
変更命令のディスパッチ、実行、および終了が可能にな
る。
るようにして達成される。条件レジスタ変更命令の実行
ユニットへのディスパッチに応答して、その条件レジス
タ変更命令に条件レジスタ・リネーム・バッファが割り
当てられる。次に、その命令が実行ユニットで実行され
る。条件レジスタ変更命令が実行された後、かかる命令
実行の結果を反映するように、条件レジスタ・リネーム
・バッファ内に条件レジスタ・データが設定される。さ
らに、その条件レジスタ・データが有効であることを示
す標識が設定される。条件レジスタ変更命令の完了時点
で、条件レジスタ・リネーム・バッファからの条件レジ
スタ・データが設計済み条件レジスタに転送され、それ
によって、各条件レジスタ変更命令を完了するために条
件レジスタが使用可能になる前に、複数の条件レジスタ
変更命令のディスパッチ、実行、および終了が可能にな
る。
【００１４】
【発明の実施の形態】図１には、本発明の方法およびシ
ステムに従ったスーパースケーラ・データ処理システム
が示されている。スーパースケーラ・プロセッサとは、
複数の命令パイプラインに複数の独立命令を投入して並
列実行するプロセッサである。図示のように、スーパー
スケーラ・データ処理システム１００は、少なくとも５
つの独立した実行ユニットと、２つのレジスタ・ファイ
ルを備える。これらの実行ユニットには、分岐処理ユニ
ット（ＢＰＵ）１０２、ロード／ストア・ユニット１０
４、整数ユニット１０６、および浮動小数点ユニット１
０８が含まれる。スーパースケーラ・データ処理システ
ム１００内のレジスタ・ファイルには、整数オペランド
用の汎用レジスタ・ファイル（ＧＰＲ）１０７、単精度
または倍精度浮動小数点オペランド用の浮動小数点レジ
スタ・ファイル（ＦＰＲ）１０９が含まれる。さらに、
ＧＰＲ１０７とＦＰＲ１０９の両方が、それぞれ１組の
リネーム・レジスタを含むことができる。かかるリネー
ム・レジスタは、命令の結果が完了ユニット１３２によ
ってアーキテクチャ・レジスタ（アーキテクチャ上のレ
ジスタ）にコミットされる前に、命令の結果を格納する
ために使用される。
ステムに従ったスーパースケーラ・データ処理システム
が示されている。スーパースケーラ・プロセッサとは、
複数の命令パイプラインに複数の独立命令を投入して並
列実行するプロセッサである。図示のように、スーパー
スケーラ・データ処理システム１００は、少なくとも５
つの独立した実行ユニットと、２つのレジスタ・ファイ
ルを備える。これらの実行ユニットには、分岐処理ユニ
ット（ＢＰＵ）１０２、ロード／ストア・ユニット１０
４、整数ユニット１０６、および浮動小数点ユニット１
０８が含まれる。スーパースケーラ・データ処理システ
ム１００内のレジスタ・ファイルには、整数オペランド
用の汎用レジスタ・ファイル（ＧＰＲ）１０７、単精度
または倍精度浮動小数点オペランド用の浮動小数点レジ
スタ・ファイル（ＦＰＲ）１０９が含まれる。さらに、
ＧＰＲ１０７とＦＰＲ１０９の両方が、それぞれ１組の
リネーム・レジスタを含むことができる。かかるリネー
ム・レジスタは、命令の結果が完了ユニット１３２によ
ってアーキテクチャ・レジスタ（アーキテクチャ上のレ
ジスタ）にコミットされる前に、命令の結果を格納する
ために使用される。
【００１５】命令ユニット１１０には、順次フェッチャ
１１２、命令待ち行列１１４、ディスパッチ・ユニット
１１６、条件レジスタ処理ユニット１１７、および分岐
処理ユニット１０２が含まれている。命令ユニット１１
０は、順次フェッチャ１１２および分岐処理ユニット１
０２から受け取った情報に基づいて、命令キャッシュ１
１８から次にフェッチすべき命令のアドレスを決定す
る。
１１２、命令待ち行列１１４、ディスパッチ・ユニット
１１６、条件レジスタ処理ユニット１１７、および分岐
処理ユニット１０２が含まれている。命令ユニット１１
０は、順次フェッチャ１１２および分岐処理ユニット１
０２から受け取った情報に基づいて、命令キャッシュ１
１８から次にフェッチすべき命令のアドレスを決定す
る。
【００１６】順次フェッチャ１１２は、命令キャッシュ
１１８から命令をフェッチし、その命令を命令待ち行列
１１４にロードする。順次フェッチャ１１２によって分
岐命令が識別され、命令待ち行列１１４をバイパスして
直接、分岐処理ユニット１０２に送られる。かかる分岐
命令は、分岐が無条件である場合、または必要な条件が
揃っている場合には、実行されて解決され、それ以外の
場合には分岐が予測される。分岐が予測される場合、予
測に続く命令を投機実行命令と呼ぶ。
１１８から命令をフェッチし、その命令を命令待ち行列
１１４にロードする。順次フェッチャ１１２によって分
岐命令が識別され、命令待ち行列１１４をバイパスして
直接、分岐処理ユニット１０２に送られる。かかる分岐
命令は、分岐が無条件である場合、または必要な条件が
揃っている場合には、実行されて解決され、それ以外の
場合には分岐が予測される。分岐が予測される場合、予
測に続く命令を投機実行命令と呼ぶ。
【００１７】非分岐命令は、実行ユニットのビジー状
況、リネームおよび完了バッファの使用可能性、および
一部の命令の逐次化動作に応じたディスパッチ・レート
で、命令待ち行列１１４から発行される。命令のディス
パッチはプログラムの順に行われる。ＢＰＵ１０２は、
未解決の条件分岐に対して静的分岐予測を使用すること
により、条件分岐が評価されている間に、命令ユニット
１１０が予測されたターゲット命令ストリームから命令
をフェッチできるようにする。分岐処理ユニット１０２
は、実行パイプライン内で進行中の命令によって影響を
受けない無条件分岐または条件分岐に対して分岐命令を
展開する。
況、リネームおよび完了バッファの使用可能性、および
一部の命令の逐次化動作に応じたディスパッチ・レート
で、命令待ち行列１１４から発行される。命令のディス
パッチはプログラムの順に行われる。ＢＰＵ１０２は、
未解決の条件分岐に対して静的分岐予測を使用すること
により、条件分岐が評価されている間に、命令ユニット
１１０が予測されたターゲット命令ストリームから命令
をフェッチできるようにする。分岐処理ユニット１０２
は、実行パイプライン内で進行中の命令によって影響を
受けない無条件分岐または条件分岐に対して分岐命令を
展開する。
【００１８】命令待ち行列１１４は順次フェッチャ１１
２によってロードされた幾つかの命令を保持する。順次
フェッチャ１１２は命令待ち行列１１４内の使用可能ス
ペースが常に満たされているように命令を絶えずロード
する。命令は、ディスパッチ・ユニット１１６からそれ
ぞれの実行ユニットにディスパッチされる。ディスパッ
チ・ユニット１１６は、条件が許せば１サイクルに複数
の命令がディスパッチされるように設計される。動作時
には、命令キャッシュ１１８から命令がフェッチされ、
命令待ち行列１１４または分岐処理ユニット１０２に入
れられる。命令待ち行列１１４に入れられた命令は、命
令待ち行列１１４から様々な実行ユニットに発行され
る。命令待ち行列１１４は、スーパースケーラ・データ
処理システム１００にとってマスタ・パイプラインのバ
ックボーンであり、たとえば６エントリの待ち行列を含
むことができる。命令待ち行列１１４を満たしていると
きに、順次フェッチャ１１２からの要求が命令キャッシ
ュ１１８で「ミスヒット」であった場合、メモリ・アク
セスのアービトレーションが開始される。
２によってロードされた幾つかの命令を保持する。順次
フェッチャ１１２は命令待ち行列１１４内の使用可能ス
ペースが常に満たされているように命令を絶えずロード
する。命令は、ディスパッチ・ユニット１１６からそれ
ぞれの実行ユニットにディスパッチされる。ディスパッ
チ・ユニット１１６は、条件が許せば１サイクルに複数
の命令がディスパッチされるように設計される。動作時
には、命令キャッシュ１１８から命令がフェッチされ、
命令待ち行列１１４または分岐処理ユニット１０２に入
れられる。命令待ち行列１１４に入れられた命令は、命
令待ち行列１１４から様々な実行ユニットに発行され
る。命令待ち行列１１４は、スーパースケーラ・データ
処理システム１００にとってマスタ・パイプラインのバ
ックボーンであり、たとえば６エントリの待ち行列を含
むことができる。命令待ち行列１１４を満たしていると
きに、順次フェッチャ１１２からの要求が命令キャッシ
ュ１１８で「ミスヒット」であった場合、メモリ・アク
セスのアービトレーションが開始される。
【００１９】データ・キャッシュ１２６は、ロード／ス
トア・ユニット１０４用のキャッシュ・メモリを提供す
る。命令メモリ管理ユニット１２８とデータ・メモリ管
理ユニット１３０は、命令とデータの両方についてそれ
ぞれ仮想メモリと物理メモリへのアクセスをサポートす
る。これらのメモリ管理ユニットは、アドレス変換を実
行し、キャッシュ「ヒット」またはキャッシュ「ミス」
のどちらが生じたかを決定する。バス・インタフェース
・ユニット１２０は、バス・アービトレーションに関与
することによって、外部アドレス・バス１２２と外部デ
ータ・バス１２４へのアクセスを制御する。
トア・ユニット１０４用のキャッシュ・メモリを提供す
る。命令メモリ管理ユニット１２８とデータ・メモリ管
理ユニット１３０は、命令とデータの両方についてそれ
ぞれ仮想メモリと物理メモリへのアクセスをサポートす
る。これらのメモリ管理ユニットは、アドレス変換を実
行し、キャッシュ「ヒット」またはキャッシュ「ミス」
のどちらが生じたかを決定する。バス・インタフェース
・ユニット１２０は、バス・アービトレーションに関与
することによって、外部アドレス・バス１２２と外部デ
ータ・バス１２４へのアクセスを制御する。
【００２０】完了ユニット１３２は、命令をディスパッ
チから実行まで追跡してから、命令をプログラム順序で
退去または「完了」させる。命令を完了させるとは、命
令実行の結果をアーキテクチャ・レジスタにコミットす
ることを意味する。プログラム順序の完了は、スーパー
スケーラ・データ・プロセッサが予測誤り分岐またはそ
の他の例外もしくは割込みから回復しなければならない
場合に、正しいアーキテクチャ状態を保証する。
チから実行まで追跡してから、命令をプログラム順序で
退去または「完了」させる。命令を完了させるとは、命
令実行の結果をアーキテクチャ・レジスタにコミットす
ることを意味する。プログラム順序の完了は、スーパー
スケーラ・データ・プロセッサが予測誤り分岐またはそ
の他の例外もしくは割込みから回復しなければならない
場合に、正しいアーキテクチャ状態を保証する。
【００２１】図２には、本発明の方法およびシステムに
従った条件レジスタ処理ユニット１１７の構成が示され
ている。図示のように、条件レジスタ処理ユニット１１
７は、複数の条件レジスタ・フィールド（以下「ＣＲフ
ィールド」と略記）１５２を含む条件レジスタ１５０を
備える。この例では、条件レジスタ１５０は８個のＣＲ
フィールド１５２を含む（詳細については図３を参
照）。本発明の１つの実施例によると、各ＣＲフィール
ド１５２は、以下の４ビットを含む（図３を参照）。す
なわち、演算結果が負の場合に設定される負ビット１５
４、演算結果が正であってゼロでない場合に設定される
正ビット１５６、演算結果がゼロの場合に設定されるゼ
ロ・ビット１５８、およびＸＥＲ特殊目的レジスタ内の
合計オーバーフロー・ビットに応じて設定される合計オ
ーバーフロー・ビット１６０である。
従った条件レジスタ処理ユニット１１７の構成が示され
ている。図示のように、条件レジスタ処理ユニット１１
７は、複数の条件レジスタ・フィールド（以下「ＣＲフ
ィールド」と略記）１５２を含む条件レジスタ１５０を
備える。この例では、条件レジスタ１５０は８個のＣＲ
フィールド１５２を含む（詳細については図３を参
照）。本発明の１つの実施例によると、各ＣＲフィール
ド１５２は、以下の４ビットを含む（図３を参照）。す
なわち、演算結果が負の場合に設定される負ビット１５
４、演算結果が正であってゼロでない場合に設定される
正ビット１５６、演算結果がゼロの場合に設定されるゼ
ロ・ビット１５８、およびＸＥＲ特殊目的レジスタ内の
合計オーバーフロー・ビットに応じて設定される合計オ
ーバーフロー・ビット１６０である。
【００２２】再び図２を参照すると、条件レジスタ処理
ユニット１１７は、条件レジスタ・リネーム・テーブル
（以下「ＣＲリネーム・テーブル」と略記）１７０も備
えている。ＣＲリネーム・テーブル１７０は、マルチプ
レクサ１７２を介して条件レジスタ１５０に結合されて
いる。マルチプレクサ１７２は、マルチプレクサ制御回
路１７４によって制御される。マルチプレクサ制御回路
１７４も、ＣＲリネーム・テーブル１７０に結合されて
いる。
ユニット１１７は、条件レジスタ・リネーム・テーブル
（以下「ＣＲリネーム・テーブル」と略記）１７０も備
えている。ＣＲリネーム・テーブル１７０は、マルチプ
レクサ１７２を介して条件レジスタ１５０に結合されて
いる。マルチプレクサ１７２は、マルチプレクサ制御回
路１７４によって制御される。マルチプレクサ制御回路
１７４も、ＣＲリネーム・テーブル１７０に結合されて
いる。
【００２３】ＣＲリネーム・テーブル１７０への情報の
格納は、部分的に条件コード割当て論理回路１７６およ
び条件コード状況制御回路１７８によって制御される。
条件レジスタ処理ユニット１１７の外部では、ＣＲリネ
ーム・テーブル１７０内の情報はディスパッチ・ユニッ
ト１１６および実行ユニット１８２によって制御され、
使用される。実行ユニット１８２は、図１に示すよう
な、分岐処理ユニット１０２、整数ユニット１０６、お
よび浮動小数点実行ユニット１０８などの実行ユニット
を表す。
格納は、部分的に条件コード割当て論理回路１７６およ
び条件コード状況制御回路１７８によって制御される。
条件レジスタ処理ユニット１１７の外部では、ＣＲリネ
ーム・テーブル１７０内の情報はディスパッチ・ユニッ
ト１１６および実行ユニット１８２によって制御され、
使用される。実行ユニット１８２は、図１に示すよう
な、分岐処理ユニット１０２、整数ユニット１０６、お
よび浮動小数点実行ユニット１０８などの実行ユニット
を表す。
【００２４】ＣＲリネーム・テーブル１７０は、条件レ
ジスタ・リネーム・バッファ（以下「ＣＲリネーム・バ
ッファ」と略記）１８４から成る。図２では、ＣＲリネ
ーム・テーブル１７０内に４個のＣＲリネーム・バッフ
ァ１８４が示されている。各ＣＲリネーム・バッファ１
８４は、命令ＩＤフィールド１８６、宛先フィールド１
８８、条件レジスタ・データ（後述の条件コード・デー
タまたは条件コード・ビットと同義。以下「ＣＲデー
タ」と略記。）フィールド１９０、現行ビット１９２、
使用ビット１９４、終了ビット１９６、Ｃａビット１９
８、Ｃｂビット２００、Ｕａビット２０２、およびＵｂ
ビット２０４など、幾つかのフィールドを含む。
ジスタ・リネーム・バッファ（以下「ＣＲリネーム・バ
ッファ」と略記）１８４から成る。図２では、ＣＲリネ
ーム・テーブル１７０内に４個のＣＲリネーム・バッフ
ァ１８４が示されている。各ＣＲリネーム・バッファ１
８４は、命令ＩＤフィールド１８６、宛先フィールド１
８８、条件レジスタ・データ（後述の条件コード・デー
タまたは条件コード・ビットと同義。以下「ＣＲデー
タ」と略記。）フィールド１９０、現行ビット１９２、
使用ビット１９４、終了ビット１９６、Ｃａビット１９
８、Ｃｂビット２００、Ｕａビット２０２、およびＵｂ
ビット２０４など、幾つかのフィールドを含む。
【００２５】図２に示す実施例では、命令ＩＤフィール
ド１８６は、４ビット・フィールドであって、関連する
命令をデータ処理システム内で実行される他の命令に対
して固有に識別する命令識別子を格納する。かかる命令
ＩＤは、命令がディスパッチ・ユニット１１６によって
ディスパッチされるとき、これらの命令に割り当てられ
る。かかる命令ＩＤを使用して、これらの命令をディス
パッチから実行まで追跡することができ、これらの命令
をプログラム順序で完了させることができる。
ド１８６は、４ビット・フィールドであって、関連する
命令をデータ処理システム内で実行される他の命令に対
して固有に識別する命令識別子を格納する。かかる命令
ＩＤは、命令がディスパッチ・ユニット１１６によって
ディスパッチされるとき、これらの命令に割り当てられ
る。かかる命令ＩＤを使用して、これらの命令をディス
パッチから実行まで追跡することができ、これらの命令
をプログラム順序で完了させることができる。
【００２６】宛先フィールド１８８は、３ビットのデー
タ・ワードを格納するために使用される。このデータワ
ードは、命令ＩＤフィールド１８６内の命令ＩＤによっ
て識別される条件レジスタ変更命令（以下「ＣＲ変更命
令」と略記）によって影響を受けるＣＲフィールド１５
２のうちの１つを識別する。
タ・ワードを格納するために使用される。このデータワ
ードは、命令ＩＤフィールド１８６内の命令ＩＤによっ
て識別される条件レジスタ変更命令（以下「ＣＲ変更命
令」と略記）によって影響を受けるＣＲフィールド１５
２のうちの１つを識別する。
【００２７】ＣＲデータ・フィールド１９０は、４ビッ
トのデータ・ワードとして図示されている。このデータ
・ワードは、命令ＩＤフィールド１８６内の命令ＩＤに
よって識別されるＣＲ変更命令の結果を反映するＣＲデ
ータを格納する。本実施例では、ＣＲデータには、図３
に示す負ビット１５４、正ビット１５６、ゼロ・ビット
１５８、および合計オーバーフロー・ビット１６０の４
ビットのデータが含まれている。
トのデータ・ワードとして図示されている。このデータ
・ワードは、命令ＩＤフィールド１８６内の命令ＩＤに
よって識別されるＣＲ変更命令の結果を反映するＣＲデ
ータを格納する。本実施例では、ＣＲデータには、図３
に示す負ビット１５４、正ビット１５６、ゼロ・ビット
１５８、および合計オーバーフロー・ビット１６０の４
ビットのデータが含まれている。
【００２８】現行ビット（Ｃビット）１９２は、１ビッ
トのデータであって、命令ＩＤフィールド１８６内の命
令ＩＤによって識別される命令が、宛先フィールド１８
８内の宛先データによって識別されるＣＲフィールド１
５２内の条件コードを変更する最新のディスパッチ済み
命令であることを示すために使用される。たとえば、同
じＣＲフィールド１５２を変更する２つのＣＲ変更命令
が、ＣＲリネーム・テーブル１７０内の２つのＣＲリネ
ーム・バッファ１８４に割り当てられた場合、最新のデ
ィスパッチ済みＣＲ変更命令に関連するＣＲリネーム・
バッファ１８４のみに現行ビット１９２が設定されるこ
とになる。
トのデータであって、命令ＩＤフィールド１８６内の命
令ＩＤによって識別される命令が、宛先フィールド１８
８内の宛先データによって識別されるＣＲフィールド１
５２内の条件コードを変更する最新のディスパッチ済み
命令であることを示すために使用される。たとえば、同
じＣＲフィールド１５２を変更する２つのＣＲ変更命令
が、ＣＲリネーム・テーブル１７０内の２つのＣＲリネ
ーム・バッファ１８４に割り当てられた場合、最新のデ
ィスパッチ済みＣＲ変更命令に関連するＣＲリネーム・
バッファ１８４のみに現行ビット１９２が設定されるこ
とになる。
【００２９】使用ビット１９４は、ＣＲリネーム・バッ
ファ１８４が、まだ「完了」していないディスパッチ済
みのＣＲ変更命令に割り当てられたことを示すために設
定される。すなわち、当該ＣＲリネーム・バッファ１８
４は、現在、何らかの実行ステージにある命令に使用さ
れている。
ファ１８４が、まだ「完了」していないディスパッチ済
みのＣＲ変更命令に割り当てられたことを示すために設
定される。すなわち、当該ＣＲリネーム・バッファ１８
４は、現在、何らかの実行ステージにある命令に使用さ
れている。
【００３０】終了ビット１９６は、結果のＣＲデータが
ＣＲデータ・フィールド１９０にロードされたことを示
すために使用される。一旦、終了ビット１９６が設定さ
れると、ＣＲデータ・フィールド１９０内のＣＲデータ
は、ＣＲデータ依存命令を実行する実行ユニットが使用
してデータ依存関係を解決することができる。ＣＲデー
タ依存命令とは、その命令を実行するために、前の命令
からの有効なＣＲデータに依存する命令である。
ＣＲデータ・フィールド１９０にロードされたことを示
すために使用される。一旦、終了ビット１９６が設定さ
れると、ＣＲデータ・フィールド１９０内のＣＲデータ
は、ＣＲデータ依存命令を実行する実行ユニットが使用
してデータ依存関係を解決することができる。ＣＲデー
タ依存命令とは、その命令を実行するために、前の命令
からの有効なＣＲデータに依存する命令である。
【００３１】ＣＲリネーム・バッファ１８４内のＣａビ
ット１９８とＣｂビット２００は、Ｃビット１９２と同
様にして使用される。Ｃビット１９２と同様に、Ｃａビ
ット１９８とＣｂビット２００は、関連するＣＲ変更命
令が、宛先フィールド１８８内のデータによって指定さ
れたＣＲフィールド１５２を変更する最も最近にディス
パッチされた命令であったことを示すために設定され
る。ただし、Ｃａビット１９８は、関連する命令が投機
分岐命令の後にディスパッチされる命令である場合に設
定され、Ｃｂビット２００は、第１の分岐の後の命令が
まだ完了していない場合に他の投機分岐の後にディスパ
ッチされた命令について設定される。
ット１９８とＣｂビット２００は、Ｃビット１９２と同
様にして使用される。Ｃビット１９２と同様に、Ｃａビ
ット１９８とＣｂビット２００は、関連するＣＲ変更命
令が、宛先フィールド１８８内のデータによって指定さ
れたＣＲフィールド１５２を変更する最も最近にディス
パッチされた命令であったことを示すために設定され
る。ただし、Ｃａビット１９８は、関連する命令が投機
分岐命令の後にディスパッチされる命令である場合に設
定され、Ｃｂビット２００は、第１の分岐の後の命令が
まだ完了していない場合に他の投機分岐の後にディスパ
ッチされた命令について設定される。
【００３２】たとえば、図４を参照すると、命令経路２
１０が投機分岐ａ２１２に入ろうとしている。データ処
理システムが投機的に命令経路２１４を取ることに決定
した場合、分岐ａ内の命令が実行される。分岐ａ２１４
で命令を投機実行するという決定が行われるとただち
に、命令経路２１０内の命令のＣビット１９２が、それ
ぞれのＣＲリネーム・バッファ１８４内のＣａビット１
９８にコピーされる。このステップによって、分岐ａ２
１４内の投機命令が実行される前にＣビット１９２のコ
ピーまたはレコードが保存される。第１の投機分岐ａ２
１４で、分岐ａ２１４内の命令が完了する前に第２の投
機分岐ｂ２２２内の命令を投機実行する決定が行われた
場合、分岐ａ２１４内の命令のＣビット１９２がそれぞ
れのＣＲリネーム・バッファ１８４内のＣｂビット２０
０にコピーされる。これによって、投機分岐ｂ２２２内
の命令が実行される前にＣビット１９２のコピーまたは
レコードが保存される。
１０が投機分岐ａ２１２に入ろうとしている。データ処
理システムが投機的に命令経路２１４を取ることに決定
した場合、分岐ａ内の命令が実行される。分岐ａ２１４
で命令を投機実行するという決定が行われるとただち
に、命令経路２１０内の命令のＣビット１９２が、それ
ぞれのＣＲリネーム・バッファ１８４内のＣａビット１
９８にコピーされる。このステップによって、分岐ａ２
１４内の投機命令が実行される前にＣビット１９２のコ
ピーまたはレコードが保存される。第１の投機分岐ａ２
１４で、分岐ａ２１４内の命令が完了する前に第２の投
機分岐ｂ２２２内の命令を投機実行する決定が行われた
場合、分岐ａ２１４内の命令のＣビット１９２がそれぞ
れのＣＲリネーム・バッファ１８４内のＣｂビット２０
０にコピーされる。これによって、投機分岐ｂ２２２内
の命令が実行される前にＣビット１９２のコピーまたは
レコードが保存される。
【００３３】投機分岐ａ２１２が解決され、分岐ａ２１
４命令が誤って実行されたと決定された場合、Ｃａビッ
ト１９８が設定されているＣＲリネーム・バッファ１８
４は、それらのＣａビット１９８をＣビット１９２にコ
ピーし戻して、ＣＲリネーム・テーブル１７０が分岐ａ
２１２の直前の状態に復元されるようにする。この時点
で、分岐ｂ（第２の分岐）も取られている場合、分岐ｂ
２２２内の命令に使用されたＣＲリネーム・バッファ１
８４は無効にされる。命令経路２１０内のすべての命令
に関連するＣＲリネーム・バッファ１８４が完了した場
合、分岐ｂ２２２の投機分岐に応答して、分岐ｂ２２２
内の命令に関連するＣＲリネーム・バッファ１８４内の
Ｃビット１９２を記録するためにＣａビット１９８を自
由に使用できることに留意されたい。
４命令が誤って実行されたと決定された場合、Ｃａビッ
ト１９８が設定されているＣＲリネーム・バッファ１８
４は、それらのＣａビット１９８をＣビット１９２にコ
ピーし戻して、ＣＲリネーム・テーブル１７０が分岐ａ
２１２の直前の状態に復元されるようにする。この時点
で、分岐ｂ（第２の分岐）も取られている場合、分岐ｂ
２２２内の命令に使用されたＣＲリネーム・バッファ１
８４は無効にされる。命令経路２１０内のすべての命令
に関連するＣＲリネーム・バッファ１８４が完了した場
合、分岐ｂ２２２の投機分岐に応答して、分岐ｂ２２２
内の命令に関連するＣＲリネーム・バッファ１８４内の
Ｃビット１９２を記録するためにＣａビット１９８を自
由に使用できることに留意されたい。
【００３４】同様にして、Ｕａビット２０２とＵｂビッ
ト２０４を使用して、ａ分岐２１４またはｂ分岐２２２
の投機命令経路内で投機実行が開始されるサイクル中
に、すべての現行Ｕビット１９４を格納することができ
る。事後的に分岐ａまたは分岐ｂが誤って実行されたと
決定された場合には、Ｕａビット２０２またはＵｂビッ
ト２０４からＵビット１９４にビットがコピーし戻され
る。これによって、ＣＲリネーム・テーブル１７０は命
令が投機実行される前の状態に戻される。さらに、非投
機経路内で命令が完了した場合、かかる命令に関連する
ＣＲリネーム・バッファ１８４は復元されない。なぜな
ら、完了の時点でＵａビット２０２またはＵｂビット２
０４でリセットされたゼロがＵビット１９４にコピーし
戻され、そしてＵビット１９４内のゼロによってＣＲリ
ネーム・バッファ１８４が使用可能であることが示され
るからである。
ト２０４を使用して、ａ分岐２１４またはｂ分岐２２２
の投機命令経路内で投機実行が開始されるサイクル中
に、すべての現行Ｕビット１９４を格納することができ
る。事後的に分岐ａまたは分岐ｂが誤って実行されたと
決定された場合には、Ｕａビット２０２またはＵｂビッ
ト２０４からＵビット１９４にビットがコピーし戻され
る。これによって、ＣＲリネーム・テーブル１７０は命
令が投機実行される前の状態に戻される。さらに、非投
機経路内で命令が完了した場合、かかる命令に関連する
ＣＲリネーム・バッファ１８４は復元されない。なぜな
ら、完了の時点でＵａビット２０２またはＵｂビット２
０４でリセットされたゼロがＵビット１９４にコピーし
戻され、そしてＵビット１９４内のゼロによってＣＲリ
ネーム・バッファ１８４が使用可能であることが示され
るからである。
【００３５】図５には、本発明の方法およびシステムに
従って、ＣＲリネーム・テーブル１７０内のＣＲリネー
ム・バッファ１８４にデータを入力するプロセスの高水
準フローチャートが示されている。図示のように、この
プロセスは、ブロック３００で開始した後、ブロック３
０２に進む。スーパースケーラ・データ処理システム１
００（図１）内で命令がディスパッチされると、ブロッ
ク３０２で、ディスパッチャ１１６がディスパッチされ
る各命令に命令ＩＤ（ＩＩＤ）を割り当てる。その後、
ブロック３０４で、ディスパッチされた命令がＣＲ変更
命令であるか否かを決定する。ディスパッチされた命令
がＣＲ変更命令でない場合、ブロック３０６で、ディス
パッチされた命令を投機実行するか否かを決定する。命
令を投機実行しない場合、ブロック３０６からのＮＯ分
岐によって、ブロック３０２に戻る。命令を投機実行す
る場合は、ブロック３０８で、すべての現行Ｕビット１
９４（すなわち、まだ完了していない命令に現在関連し
ているＣＲリネーム・バッファ１８４内のすべてのＵビ
ット）をＵａビット２０２（図２）に保存する。その
後、ブロック３０２で、他の命令をディスパッチする。
従って、ＣＲリネーム・テーブル１７０内のＣＲリネー
ム・バッファ１８４にデータを入力するプロセスの高水
準フローチャートが示されている。図示のように、この
プロセスは、ブロック３００で開始した後、ブロック３
０２に進む。スーパースケーラ・データ処理システム１
００（図１）内で命令がディスパッチされると、ブロッ
ク３０２で、ディスパッチャ１１６がディスパッチされ
る各命令に命令ＩＤ（ＩＩＤ）を割り当てる。その後、
ブロック３０４で、ディスパッチされた命令がＣＲ変更
命令であるか否かを決定する。ディスパッチされた命令
がＣＲ変更命令でない場合、ブロック３０６で、ディス
パッチされた命令を投機実行するか否かを決定する。命
令を投機実行しない場合、ブロック３０６からのＮＯ分
岐によって、ブロック３０２に戻る。命令を投機実行す
る場合は、ブロック３０８で、すべての現行Ｕビット１
９４（すなわち、まだ完了していない命令に現在関連し
ているＣＲリネーム・バッファ１８４内のすべてのＵビ
ット）をＵａビット２０２（図２）に保存する。その
後、ブロック３０２で、他の命令をディスパッチする。
【００３６】再びブロック３０４を参照すると、ディス
パッチされた命令がＣＲ変更命令である場合、ブロック
３１０で、現行バッファ・ポインタを使用して、そのデ
ィスパッチされた命令に選択されたＣＲリネーム・バッ
ファ１８４を割り当てる。かかる現行バッファ・ポイン
タは、条件コード割当て論理回路１７６（図２）で維持
することができる。本実施例では、現行バッファ・ポイ
ンタは、次に使用可能なＣＲリネーム・バッファ１８４
を指す。条件コード割当て論理回路１７６は、ディスパ
ッチ・ユニット１１６に対して、特定の１サイクルで使
用可能なＣＲリネーム・バッファ１８４の数に関する情
報も提供し、１サイクルでディスパッチすることができ
るＣＲ変更命令の数をディスパッチ・ユニット１１６が
決定できるようにする。
パッチされた命令がＣＲ変更命令である場合、ブロック
３１０で、現行バッファ・ポインタを使用して、そのデ
ィスパッチされた命令に選択されたＣＲリネーム・バッ
ファ１８４を割り当てる。かかる現行バッファ・ポイン
タは、条件コード割当て論理回路１７６（図２）で維持
することができる。本実施例では、現行バッファ・ポイ
ンタは、次に使用可能なＣＲリネーム・バッファ１８４
を指す。条件コード割当て論理回路１７６は、ディスパ
ッチ・ユニット１１６に対して、特定の１サイクルで使
用可能なＣＲリネーム・バッファ１８４の数に関する情
報も提供し、１サイクルでディスパッチすることができ
るＣＲ変更命令の数をディスパッチ・ユニット１１６が
決定できるようにする。
【００３７】次に、ブロック３１２で、ディスパッチさ
れた命令の命令ＩＤおよび条件レジスタ（ＣＲ）宛先デ
ータを、命令ＩＤフィールド１８６および宛先フィール
ド１８８（図２）にそれぞれ格納する。また、Ｕビット
１９４と現行ビット（Ｃビット）１９２も設定する。Ｕ
ビット１９４は、その関連するＣＲリネーム・バッファ
１８４が現在、まだ「完了」していないＣＲ変更命令に
割り当てられていることを示す。Ｃビット１９２は、関
連するＣＲ変更命令が、特定のＣＲフィールド１５２を
変更する最後のＣＲ変更命令であったことを示す。最後
に、終了ビット（Ｆビット）１９６をリセットして、Ｃ
Ｒデータ・フィールド１９０内のデータがまだ有効では
なく、関連するＣＲ変更命令の「終了」結果を反映して
いないことを示す。
れた命令の命令ＩＤおよび条件レジスタ（ＣＲ）宛先デ
ータを、命令ＩＤフィールド１８６および宛先フィール
ド１８８（図２）にそれぞれ格納する。また、Ｕビット
１９４と現行ビット（Ｃビット）１９２も設定する。Ｕ
ビット１９４は、その関連するＣＲリネーム・バッファ
１８４が現在、まだ「完了」していないＣＲ変更命令に
割り当てられていることを示す。Ｃビット１９２は、関
連するＣＲ変更命令が、特定のＣＲフィールド１５２を
変更する最後のＣＲ変更命令であったことを示す。最後
に、終了ビット（Ｆビット）１９６をリセットして、Ｃ
Ｒデータ・フィールド１９０内のデータがまだ有効では
なく、関連するＣＲ変更命令の「終了」結果を反映して
いないことを示す。
【００３８】次に、ブロック３１４で、ディスパッチさ
れた命令を投機実行するか否かを決定する。命令を投機
実行しない場合には、ブロック３１６で、同じＣＲフィ
ールド１５２を変更する複数のＣＲ変更命令がＣＲリネ
ーム・テーブル１７０内の２つの異なるＣＲリネーム・
バッファ１８４に割り当てられているか否かを決定す
る。同じＣＲフィールド１５２を変更する複数のＣＲ変
更命令が、異なるＣＲリネーム・バッファ１８４に割り
当てられている場合、ブロック３１８で、より古い命令
ＩＤを有するＣＲリネーム・バッファ１８４内のＣビッ
ト１９２（図２）をクリアする。その後のブロック３２
０で、より新しい命令ＩＤを有する新たにディスパッチ
された命令に関連するＣＲリネーム・バッファ１８４内
にＣビット１９２を設定する。これによって、１つの非
投機命令をディスパッチした結果としてのＣＲリネーム
・テーブル１７０へのデータ入力プロセスが終了する。
１サイクルに（すなわち一度に）複数の命令をディスパ
ッチする場合、あたかもそれらの命令が一度に１つずつ
ディスパッチされて、図５のプロセスが行われたかのよ
うに、データがＣＲリネーム・テーブル１７０に入力さ
れる。一旦、ＣＲリネーム・テーブル１７０にデータが
入力されると、プロセスはブロック３０２に戻り、次の
命令をディスパッチする。
れた命令を投機実行するか否かを決定する。命令を投機
実行しない場合には、ブロック３１６で、同じＣＲフィ
ールド１５２を変更する複数のＣＲ変更命令がＣＲリネ
ーム・テーブル１７０内の２つの異なるＣＲリネーム・
バッファ１８４に割り当てられているか否かを決定す
る。同じＣＲフィールド１５２を変更する複数のＣＲ変
更命令が、異なるＣＲリネーム・バッファ１８４に割り
当てられている場合、ブロック３１８で、より古い命令
ＩＤを有するＣＲリネーム・バッファ１８４内のＣビッ
ト１９２（図２）をクリアする。その後のブロック３２
０で、より新しい命令ＩＤを有する新たにディスパッチ
された命令に関連するＣＲリネーム・バッファ１８４内
にＣビット１９２を設定する。これによって、１つの非
投機命令をディスパッチした結果としてのＣＲリネーム
・テーブル１７０へのデータ入力プロセスが終了する。
１サイクルに（すなわち一度に）複数の命令をディスパ
ッチする場合、あたかもそれらの命令が一度に１つずつ
ディスパッチされて、図５のプロセスが行われたかのよ
うに、データがＣＲリネーム・テーブル１７０に入力さ
れる。一旦、ＣＲリネーム・テーブル１７０にデータが
入力されると、プロセスはブロック３０２に戻り、次の
命令をディスパッチする。
【００３９】再びブロック３１６を参照すると、ＣＲリ
ネーム・テーブル１７０内の同じＣＲフィールド１５２
を変更する複数のＣＲ変更命令がない場合は、ブロック
３１６からのＮＯ分岐によって、ブロック３０２に戻
り、次の命令をディスパッチする。
ネーム・テーブル１７０内の同じＣＲフィールド１５２
を変更する複数のＣＲ変更命令がない場合は、ブロック
３１６からのＮＯ分岐によって、ブロック３０２に戻
り、次の命令をディスパッチする。
【００４０】再びブロック３１４を参照すると、命令が
投機実行される場合は、より古いＣＲ変更命令に関連す
るＣＲリネーム・バッファ１８４内のすべてのＵビット
をそれぞれのＵａビットの記憶場所２０２に保存し、新
たにディスパッチされた命令に関連するＣＲリネーム・
バッファ１８４にＵビット１９４を設定する。したがっ
て、ＣＲリネーム・テーブル１７０にデータを入力する
ときに、図４の分岐ａ２１４のような投機的に予測され
た分岐が正しい命令分岐となるものとみなす。正しい命
令分岐ではないと決定された場合、図４の投機分岐ａ２
１２のような投機分岐の解決と同時に、前にＵａビット
２０２にコピーされたＵビットが復元される。
投機実行される場合は、より古いＣＲ変更命令に関連す
るＣＲリネーム・バッファ１８４内のすべてのＵビット
をそれぞれのＵａビットの記憶場所２０２に保存し、新
たにディスパッチされた命令に関連するＣＲリネーム・
バッファ１８４にＵビット１９４を設定する。したがっ
て、ＣＲリネーム・テーブル１７０にデータを入力する
ときに、図４の分岐ａ２１４のような投機的に予測され
た分岐が正しい命令分岐となるものとみなす。正しい命
令分岐ではないと決定された場合、図４の投機分岐ａ２
１２のような投機分岐の解決と同時に、前にＵａビット
２０２にコピーされたＵビットが復元される。
【００４１】その後のブロック３２４で、同じＣＲフィ
ールド１５２を変更する複数のＣＲ変更命令がＣＲリネ
ーム・テーブル１７０内の２つの異なるＣＲリネーム・
バッファ１８４に割り当てられているか否かを決定す
る。特定のＣＲフィールドを変更するＣＲ変更命令が、
ＣＲリネーム・テーブル１７０内のＣＲリネーム・バッ
ファ１８４に１つしか割り当てられていない場合、ブロ
ック３２４からＮＯ分岐を介してブロック３０２に戻
り、他の命令がディスパッチされる。しかし、複数のＣ
Ｒ変更命令が同じＣＲフィールド１５２を変更する場合
は、ブロック３２６で、より古い命令ＩＤが入っている
ＣＲリネーム・バッファ１８４に関連するＣビット１９
２をクリアする。その後のブロック３２８で、より古い
命令に関連するＣａビット１９８を設定する。次のブロ
ック３２０で、より新しい命令ＩＤが入っているＣＲリ
ネーム・バッファ１８４にＣビット１９２を設定する。
これで、投機実行命令をディスパッチするときのＣＲリ
ネーム・テーブル１７０の入力手続きが完了する。
ールド１５２を変更する複数のＣＲ変更命令がＣＲリネ
ーム・テーブル１７０内の２つの異なるＣＲリネーム・
バッファ１８４に割り当てられているか否かを決定す
る。特定のＣＲフィールドを変更するＣＲ変更命令が、
ＣＲリネーム・テーブル１７０内のＣＲリネーム・バッ
ファ１８４に１つしか割り当てられていない場合、ブロ
ック３２４からＮＯ分岐を介してブロック３０２に戻
り、他の命令がディスパッチされる。しかし、複数のＣ
Ｒ変更命令が同じＣＲフィールド１５２を変更する場合
は、ブロック３２６で、より古い命令ＩＤが入っている
ＣＲリネーム・バッファ１８４に関連するＣビット１９
２をクリアする。その後のブロック３２８で、より古い
命令に関連するＣａビット１９８を設定する。次のブロ
ック３２０で、より新しい命令ＩＤが入っているＣＲリ
ネーム・バッファ１８４にＣビット１９２を設定する。
これで、投機実行命令をディスパッチするときのＣＲリ
ネーム・テーブル１７０の入力手続きが完了する。
【００４２】図６には、本発明の方法およびシステムに
従ってＣＲリネーム・バッファ１７０内に条件コード・
データ（前述のＣＲデータと同義。以下「条件コード・
ビット」とも称す。）を入力する高水準フローチャート
が示されている。図示のように、このプロセスはブロッ
ク３４０で開始した後、ブロック３４２で、ＣＲ変更命
令を実行する実行ユニットのうちの１つでＣＲ変更命令
が「終了」したか否かを決定する。ＣＲ変更命令が終了
していない場合、ブロック３４２からのＮＯ分岐によっ
て示されているように、新しい条件コード・データを待
ち続ける。ＣＲ変更命令の実行が終了した場合、そのＣ
Ｒ変更命令を終了した実行ユニットから受け取った条件
コード・ビットを保管する。図２に示されているよう
に、これらの条件コード・ビットはＣＲデータ・フィー
ルド１９０内に保管することができる。かかる条件コー
ド・ビット、すなわちＣＲデータは、図３を参照しなが
ら前述したように、ＣＲ変更命令の実行の結果を反映す
る。
従ってＣＲリネーム・バッファ１７０内に条件コード・
データ（前述のＣＲデータと同義。以下「条件コード・
ビット」とも称す。）を入力する高水準フローチャート
が示されている。図示のように、このプロセスはブロッ
ク３４０で開始した後、ブロック３４２で、ＣＲ変更命
令を実行する実行ユニットのうちの１つでＣＲ変更命令
が「終了」したか否かを決定する。ＣＲ変更命令が終了
していない場合、ブロック３４２からのＮＯ分岐によっ
て示されているように、新しい条件コード・データを待
ち続ける。ＣＲ変更命令の実行が終了した場合、そのＣ
Ｒ変更命令を終了した実行ユニットから受け取った条件
コード・ビットを保管する。図２に示されているよう
に、これらの条件コード・ビットはＣＲデータ・フィー
ルド１９０内に保管することができる。かかる条件コー
ド・ビット、すなわちＣＲデータは、図３を参照しなが
ら前述したように、ＣＲ変更命令の実行の結果を反映す
る。
【００４３】次のブロック３４６で、終了ビット（Ｆビ
ット）１９６（図２）を設定して、ＣＲデータ・フィー
ルド１９０内のＣＲデータが有効であって、投機分岐の
解決または他の実行ユニット内のその他のＣＲデータ依
存命令の解決のために使用可能であることを示す。これ
でＣＲリネーム・テーブル１７０内にＣＲデータを格納
するプロセスが完了する。
ット）１９６（図２）を設定して、ＣＲデータ・フィー
ルド１９０内のＣＲデータが有効であって、投機分岐の
解決または他の実行ユニット内のその他のＣＲデータ依
存命令の解決のために使用可能であることを示す。これ
でＣＲリネーム・テーブル１７０内にＣＲデータを格納
するプロセスが完了する。
【００４４】図７には、本発明の方法およびシステムに
従ってＣＲ変更命令を「完了」するプロセスを示す高水
準フローチャートが示されている。図示のように、この
プロセスはブロック３５０で開始した後、ブロック３５
２で、ＣＲ変更命令の実行が完了するようにスケジュー
ルされているか否かを決定する。ＣＲ変更命令を完了す
るようにスケジュールされていない場合、ブロック３５
２からのＮＯ分岐によって示されているようにＣＲ変更
命令の完了のスケジュールを待機する。ＣＲ変更命令の
完了がスケジュールされている場合、ブロック３５４
で、同じサイクルに同じＣＲフィールドを変更する複数
のＣＲ変更命令の完了がスケジュールされているか否か
を決定する。
従ってＣＲ変更命令を「完了」するプロセスを示す高水
準フローチャートが示されている。図示のように、この
プロセスはブロック３５０で開始した後、ブロック３５
２で、ＣＲ変更命令の実行が完了するようにスケジュー
ルされているか否かを決定する。ＣＲ変更命令を完了す
るようにスケジュールされていない場合、ブロック３５
２からのＮＯ分岐によって示されているようにＣＲ変更
命令の完了のスケジュールを待機する。ＣＲ変更命令の
完了がスケジュールされている場合、ブロック３５４
で、同じサイクルに同じＣＲフィールドを変更する複数
のＣＲ変更命令の完了がスケジュールされているか否か
を決定する。
【００４５】ＣＲフィールドを変更する複数の命令の完
了がスケジュールされている場合、ブロック３５６で、
Ｃビット１９２が設定されているＣＲリネーム・バッフ
ァ１８４から条件コード・データを選択する。このステ
ップで、ＣＲリネーム・テーブル１７０で示されている
特定のＣＲフィールド１５２のために最新のＣＲデータ
を選択する。次のブロック３５８で、この選択した条件
コード・データを、宛先フィールド１８８内のデータに
よって指定されているＣＲフィールド１５２に保管す
る。このステップで、ＣＲデータが、ＣＲリネーム・バ
ッファ１８４から指定されたＣＲフィールド１５２に転
送される。
了がスケジュールされている場合、ブロック３５６で、
Ｃビット１９２が設定されているＣＲリネーム・バッフ
ァ１８４から条件コード・データを選択する。このステ
ップで、ＣＲリネーム・テーブル１７０で示されている
特定のＣＲフィールド１５２のために最新のＣＲデータ
を選択する。次のブロック３５８で、この選択した条件
コード・データを、宛先フィールド１８８内のデータに
よって指定されているＣＲフィールド１５２に保管す
る。このステップで、ＣＲデータが、ＣＲリネーム・バ
ッファ１８４から指定されたＣＲフィールド１５２に転
送される。
【００４６】再びブロック３５４を参照すると、同じサ
イクルに同じＣＲフィールド１５２を変更する複数の命
令の完了がスケジュールされていない場合、ブロック３
６０で、ＣＲデータ・フィールド１９０から宛先フィー
ルド１８８内のデータによって指定されているＣＲフィ
ールド１５２に条件コード・データを保管または転送す
る。このＣＲデータの転送は、マルチプレクサ１７２を
制御してＣＲデータを指定されたＣＲフィールド１５２
に送る信号を生成するマルチプレクサ制御回路１７４
（図２）を使用して行われる。
イクルに同じＣＲフィールド１５２を変更する複数の命
令の完了がスケジュールされていない場合、ブロック３
６０で、ＣＲデータ・フィールド１９０から宛先フィー
ルド１８８内のデータによって指定されているＣＲフィ
ールド１５２に条件コード・データを保管または転送す
る。このＣＲデータの転送は、マルチプレクサ１７２を
制御してＣＲデータを指定されたＣＲフィールド１５２
に送る信号を生成するマルチプレクサ制御回路１７４
（図２）を使用して行われる。
【００４７】最後に、ブロック３６２で、ＣＲデータを
ＣＲフィールド１５２に転送した各ＣＲリネーム・バッ
ファ１８４のＵビット１９４、Ｃビット１９２、および
Ｆビット１９６をリセットする。その後、ブロック３５
２に戻って他のＣＲ変更命令の完了のスケジュールを待
つ。
ＣＲフィールド１５２に転送した各ＣＲリネーム・バッ
ファ１８４のＵビット１９４、Ｃビット１９２、および
Ｆビット１９６をリセットする。その後、ブロック３５
２に戻って他のＣＲ変更命令の完了のスケジュールを待
つ。
【００４８】図８には、本発明の方法およびシステムに
従った、予測誤り命令経路で投機実行された命令に関連
するＣＲリネーム・バッファ１８４をパージまたは無効
化するプロセスの高水準フローチャートが示されてい
る。図示のように、このプロセスはブロック３７０で開
始した後、ブロック３７２で、投機実行経路が解決され
たか否かを決定する。投機実行経路が解決されていない
場合、ブロック３７２からのＮＯ分岐によって示されて
いるようにその解決を待機する。投機実行経路が解決さ
れた場合、ブロック３７４で、実行された経路が正しい
経路であるか否かが決定される。正しい命令経路が実行
された場合、ブロック３７４からのＹＥＳ分岐によって
示されているように、ブロック３７２に戻って次の投機
実行経路が解決されるのを待つ。
従った、予測誤り命令経路で投機実行された命令に関連
するＣＲリネーム・バッファ１８４をパージまたは無効
化するプロセスの高水準フローチャートが示されてい
る。図示のように、このプロセスはブロック３７０で開
始した後、ブロック３７２で、投機実行経路が解決され
たか否かを決定する。投機実行経路が解決されていない
場合、ブロック３７２からのＮＯ分岐によって示されて
いるようにその解決を待機する。投機実行経路が解決さ
れた場合、ブロック３７４で、実行された経路が正しい
経路であるか否かが決定される。正しい命令経路が実行
された場合、ブロック３７４からのＹＥＳ分岐によって
示されているように、ブロック３７２に戻って次の投機
実行経路が解決されるのを待つ。
【００４９】投機実行経路が誤って実行された場合、ブ
ロック３７６で、予測誤り投機実行経路中に関連するＣ
Ｒ変更命令がディスパッチされたことを示すＵビット１
９４すなわちＵａビットまたはＵｂビット２０２〜２０
４を有するすべてのＣＲリネーム・バッファ１８４を見
つけてパージまたは無効化する。本実施例では、図４に
示すように、Ｃａビット１９８およびＣｂビット２０
０、並びにＵａビット２０２およびＵｂビット２０４は
２つの予測誤り命令分岐の回復をサポートする。たとえ
ば、分岐ａが予測誤りであった場合、プロセスはＵａビ
ット２０２が設定されていないすべてのＣＲリネーム・
バッファ１８４をクリアする。なぜなら、他のすべての
ＣＲリネーム・バッファ１８４が予測誤り命令分岐ａ中
にディスパッチされた命令に関連しているからである。
同様に、分岐ｂが予測誤りであった場合、予測誤り分岐
ｂ中にディスパッチされたＣＲ変更命令に関連するＣＲ
リネーム・バッファ１８４がクリアされる。ａ分岐とｂ
分岐が両方とも予測誤りであった場合、ＣＲリネーム・
テーブル１７０が、分岐ａと分岐ｂの両方の命令がディ
スパッチされる前の条件に復元される。
ロック３７６で、予測誤り投機実行経路中に関連するＣ
Ｒ変更命令がディスパッチされたことを示すＵビット１
９４すなわちＵａビットまたはＵｂビット２０２〜２０
４を有するすべてのＣＲリネーム・バッファ１８４を見
つけてパージまたは無効化する。本実施例では、図４に
示すように、Ｃａビット１９８およびＣｂビット２０
０、並びにＵａビット２０２およびＵｂビット２０４は
２つの予測誤り命令分岐の回復をサポートする。たとえ
ば、分岐ａが予測誤りであった場合、プロセスはＵａビ
ット２０２が設定されていないすべてのＣＲリネーム・
バッファ１８４をクリアする。なぜなら、他のすべての
ＣＲリネーム・バッファ１８４が予測誤り命令分岐ａ中
にディスパッチされた命令に関連しているからである。
同様に、分岐ｂが予測誤りであった場合、予測誤り分岐
ｂ中にディスパッチされたＣＲ変更命令に関連するＣＲ
リネーム・バッファ１８４がクリアされる。ａ分岐とｂ
分岐が両方とも予測誤りであった場合、ＣＲリネーム・
テーブル１７０が、分岐ａと分岐ｂの両方の命令がディ
スパッチされる前の条件に復元される。
【００５０】最後の図９には、本発明の方法およびシス
テムに従った、ＣＲリネーム・テーブル１７０に格納さ
れたＣＲデータを使用するプロセスの高水準フローチャ
ートが示されている。図示のように、プロセスは３９０
で開始した後、３９２で、ＣＲリネーム・バッファ１８
４に格納されているＣＲデータに依存する命令を実行中
であるか否かを決定する。かかる命令を「ＣＲデータ依
存命令」と呼ぶことがある。実行中のＣＲデータ依存命
令がない場合、ブロック３９２からのＮＯ分岐が示すよ
うに、かかるＣＲデータ依存命令を待機する。
テムに従った、ＣＲリネーム・テーブル１７０に格納さ
れたＣＲデータを使用するプロセスの高水準フローチャ
ートが示されている。図示のように、プロセスは３９０
で開始した後、３９２で、ＣＲリネーム・バッファ１８
４に格納されているＣＲデータに依存する命令を実行中
であるか否かを決定する。かかる命令を「ＣＲデータ依
存命令」と呼ぶことがある。実行中のＣＲデータ依存命
令がない場合、ブロック３９２からのＮＯ分岐が示すよ
うに、かかるＣＲデータ依存命令を待機する。
【００５１】ＣＲデータ依存命令が実行中の場合、ブロ
ック３９４で、ＣＲ処理ユニット１１７（図１）はＣＲ
リネーム・テーブル１７０内の宛先データと特定の実行
ユニットからの所望のＣＲデータの要求に対する応答と
の間で一致するものがあるか否かを探索する。次のブロ
ック３９６で、ＣＲリネーム・テーブル１７０の宛先フ
ィールド１８８に所望の宛先データがあるか否かを決定
する。ＣＲリネーム・テーブル１７０に所望の宛先デー
タが見つからない場合、ブロック３９６からのＮＯ分岐
が示すように、ＣＲリネーム・テーブル１７０の探索を
続ける。該当する宛先データが一致する場合、ブロック
３９８で、ＣＲデータが指定されたＣＲフィールド１５
２の最新のデータであることを示すＣビット１９２がＣ
Ｒリネーム・バッファ１８４に設定されているか否かを
決定する。Ｃビット１９２が設定されておらず、その特
定の宛先のＣＲデータが最新でないことを示している場
合、ブロック３９８からのＮＯ分岐が示すように、ＣＲ
リネーム・テーブル１７０の探索を続ける。
ック３９４で、ＣＲ処理ユニット１１７（図１）はＣＲ
リネーム・テーブル１７０内の宛先データと特定の実行
ユニットからの所望のＣＲデータの要求に対する応答と
の間で一致するものがあるか否かを探索する。次のブロ
ック３９６で、ＣＲリネーム・テーブル１７０の宛先フ
ィールド１８８に所望の宛先データがあるか否かを決定
する。ＣＲリネーム・テーブル１７０に所望の宛先デー
タが見つからない場合、ブロック３９６からのＮＯ分岐
が示すように、ＣＲリネーム・テーブル１７０の探索を
続ける。該当する宛先データが一致する場合、ブロック
３９８で、ＣＲデータが指定されたＣＲフィールド１５
２の最新のデータであることを示すＣビット１９２がＣ
Ｒリネーム・バッファ１８４に設定されているか否かを
決定する。Ｃビット１９２が設定されておらず、その特
定の宛先のＣＲデータが最新でないことを示している場
合、ブロック３９８からのＮＯ分岐が示すように、ＣＲ
リネーム・テーブル１７０の探索を続ける。
【００５２】Ｃビットが、ＣＲデータが指定宛先の最新
データであることを示している場合、ブロック４００
で、ＣＲデータ・フィールド１９０内のデータが「終了
済み」のＣＲ変更命令の結果を反映しているという点で
有効であることを示す、Ｆビット１９６が設定されてい
るか否かを決定する。Ｆビット１９６が、ＣＲデータが
有効ではないことを示している場合、ブロック４０２
で、ＣＲリネーム・テーブル１７０は要求側実行ユニッ
トに有効な条件コード・ビットを渡すことができない。
しかし、条件コード・データが有効であるとＦビット１
９６が示す場合には、ブロック４０４で、ＣＲリネーム
・テーブル１７０は要求側実行ユニットに有効な条件デ
ータを提供する。このような条件コード・データは、分
岐処理ユニット１０２（図１）などの実行ユニットに送
って条件分岐命令を解決するか、または他の何らかの実
行ユニットに送ってＣＲデータ依存命令を終了させるか
することができる。
データであることを示している場合、ブロック４００
で、ＣＲデータ・フィールド１９０内のデータが「終了
済み」のＣＲ変更命令の結果を反映しているという点で
有効であることを示す、Ｆビット１９６が設定されてい
るか否かを決定する。Ｆビット１９６が、ＣＲデータが
有効ではないことを示している場合、ブロック４０２
で、ＣＲリネーム・テーブル１７０は要求側実行ユニッ
トに有効な条件コード・ビットを渡すことができない。
しかし、条件コード・データが有効であるとＦビット１
９６が示す場合には、ブロック４０４で、ＣＲリネーム
・テーブル１７０は要求側実行ユニットに有効な条件デ
ータを提供する。このような条件コード・データは、分
岐処理ユニット１０２（図１）などの実行ユニットに送
って条件分岐命令を解決するか、または他の何らかの実
行ユニットに送ってＣＲデータ依存命令を終了させるか
することができる。
【図１】本発明の好ましい実施例に従った、スーパース
ケーラ・データ処理システムを示す図である。
ケーラ・データ処理システムを示す図である。
【図２】本発明の方法およびシステムに従った、条件レ
ジスタ処理ユニットの高水準ブロック図である。
ジスタ処理ユニットの高水準ブロック図である。
【図３】条件レジスタ・データを格納するための条件レ
ジスタ・フィールドを有する、公知の条件レジスタを示
す図である。
ジスタ・フィールドを有する、公知の条件レジスタを示
す図である。
【図４】本発明の方法およびシステムに従って実行する
ことができる投機命令経路のレベルを示すフローチャー
トである。
ことができる投機命令経路のレベルを示すフローチャー
トである。
【図５】本発明の方法およびシステムに従った、条件レ
ジスタ・リネーム・テーブル内の条件レジスタ・リネー
ム・バッファにデータを入力するプロセスを示す高水準
フローチャートである。
ジスタ・リネーム・テーブル内の条件レジスタ・リネー
ム・バッファにデータを入力するプロセスを示す高水準
フローチャートである。
【図６】本発明の方法およびシステムに従った、条件レ
ジスタ・リネーム・バッファに条件コード・データを入
力するプロセスを示す高水準フローチャートである。
ジスタ・リネーム・バッファに条件コード・データを入
力するプロセスを示す高水準フローチャートである。
【図７】本発明の方法およびシステムによる、条件レジ
スタ変更命令を完了するプロセスを示す高水準フローチ
ャートである。
スタ変更命令を完了するプロセスを示す高水準フローチ
ャートである。
【図８】本発明の方法およびシステムに従った、予測誤
り命令経路で投機実行された命令に関連する条件レジス
タ・リネーム・バッファをパージまたは無効化するプロ
セスを示す高水準フローチャートである。
り命令経路で投機実行された命令に関連する条件レジス
タ・リネーム・バッファをパージまたは無効化するプロ
セスを示す高水準フローチャートである。
【図９】本発明の方法およびシステムに従った、条件レ
ジスタ・リネーム・テーブルに格納された条件レジスタ
・データを使用するプロセスを示す高水準フローチャー
トである。
ジスタ・リネーム・テーブルに格納された条件レジスタ
・データを使用するプロセスを示す高水準フローチャー
トである。
１１６ ディスパッチ・ユニット １１７ 条件レジスタ処理ユニット １３２ 完了ユニット １５０ 条件レジスタ １５２ 条件レジスタ・フィールド １７０ 条件レジスタ・リネーム・テーブル １７２ マルチプレクサ １７４ マルチプレクサ制御回路 １７６ 条件コード割当て論理回路 １７８ 条件コード状況制御回路 １８６ 命令ＩＤフィールド １８８ 宛先フィールド １９０ 条件レジスタ・データ・フィールド
フロントページの続き (56)参考文献 特開 平６−309165（ＪＰ，Ａ) 特開 平４−195429（ＪＰ，Ａ) 特開 昭58−96345（ＪＰ，Ａ) Ｍａｙａｎ Ｍｏｕｄｆｉｌｌ、外２ 名、”Ｒｅｇｉｓｔｅｒ ｒｅｎａｍｉ ｎｇ ａｎｄ Ｄｙｎａｍｉｃ Ｓｐｅ ｃｕｌａｔｉｏｎ：ａｎ Ａｌｔｅｒｎ ａｔｉｖｅ Ａｐｐｒｏａｃｈ”、ＩＥ ＥＥ、1072−4451／93、1993年、ｐ. 202−213 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/38
Claims (6)
- 【請求項１】条件レジスタ・データを格納するための条
件レジスタを有する条件レジスタ処理ユニットと、複数
の条件レジスタ・リネーム・バッファを有する条件レジ
スタ・リネーム・テーブルとを備え、前記条件レジスタ
・リネーム・バッファの各々が、命令ＩＤフィールド、
条件レジスタ・データ・フィールド、現行ビット・フィ
ールドおよび終了ビット・フィールドを含み、さらに前
記条件レジスタ処理ユニットに結合された複数の実行ユ
ニットと、前記条件レジスタ処理ユニットに結合された
分岐処理ユニットと、前記条件レジスタ処理ユニットに
結合された命令ディスパッチャとを備え、前記命令ディ
スパッチャが、命令ＩＤを条件レジスタ変更命令の各々
に割り当てるとともに、複数の条件レジスタ変更命令を
前記複数の実行ユニットに同時にディスパッチするよう
に構成されているスーパースケーラ・データ処理システ
ムにおいて、前記条件レジスタ変更命令の実行に応答し
て条件レジスタ・データを一時的にバッファリングする
方法であって、 （ａ）前記複数の実行ユニットに対する前記複数の条件
レジスタ変更命令のディスパッチに応答して、前記複数
の条件レジスタ変更命令の各々に対し一の条件レジスタ
・リネーム・バッファをそれぞれ割り当て、当該条件レ
ジスタ変更命令に割り当てられた前記命令ＩＤを、当該
条件レジスタ変更命令に対し割り当てられた条件レジス
タ・リネーム・バッファ内の前記命令ＩＤフィールド内
にそれぞれ格納するとともに、当該割り当てられた条件
レジスタ・リネーム・バッファ内の前記現行ビット・フ
ィールド内に一の現行ビットを設定するステップと、 （ｂ）前記複数の実行ユニット内で前記複数の条件レジ
スタ変更命令を実行するステップと、 （ｃ）前記複数の条件レジスタ変更命令の各々の実行に
応答して、当該条件レジスタ変更命令の実行結果を反映
するように、当該条件レジスタ変更命令に対し割り当て
られた前記条件レジスタ・リネーム・バッファ内の前記
条件レジスタ・デ ータ・フィールド内に条件レジスタ・
データを設定するステップと、 （ｄ）前記割り当て られた条件レジスタ・リネーム・バ
ッファ内の前記終了ビット・フィールド内に一の終了ビ
ットを設定して、当該割り当てられた条件レジスタ・リ
ネーム・バッファ内の前記条件レジスタ・データが有効
であることを示すステップと、 （ｅ）前記条件レジスタ変更命令の完了に応答して、前
記複数の条件レジスタ・リネーム・バッファのうちの選
択された１つから前記条件レジスタ・データを前記条件
レジスタに転送するステップとを含むことを特徴とす
る、前記方法。 - 【請求項２】前記条件レジスタが条件レジスタ・データ
を格納するための複数の条件レジスタ・フィールドを含
み、前記条件レジスタ・リネーム・バッファの各々が前
記複数の条件レジスタ・フィールドのうちの１つを指定
する宛先データを格納するための宛先フィールドを含
み、前記ステップ（ａ）が、前記宛先データを前記割り
当てられた条件レジスタ・リネーム・バッファ内の前記
宛先フィールド内に格納するステップを含むことを特徴
とする、請求項１記載の方法。 - 【請求項３】前記ステップ（ｅ）が、前記選択された１
つの条件レジスタ・リネーム・バッファからの前記条件
レジスタ・データを、当該選択された１つの条件レジス
タ・リネーム・バッファ内の前記宛先フィールド内にあ
る前記宛先データによって指定された前記複数の条件レ
ジスタ・フィールドのうちの１つに転送するステップを
含むことを特徴とする、請求項２記載の方法。 - 【請求項４】一の条件レジスタ変更命令の実行結果を反
映する選択された１つの条件レジスタ・リネーム・バッ
ファ内の所望の条件レジスタ・データへの依存性を有す
る一の条件レジスタ・データ依存命令の実行に応答し
て、当該所望の条件レジスタ・データに関連する宛先デ
ータと前記複数の条件レジスタ・リネーム・バッファ内
の前記宛先フィールド内に格納されている前記宛先デー
タとの突き合わせを行うことにより、前記条件レジスタ
・リネーム・テーブル内で当該条件レジスタ変更命令の
実行結果を反映する当該所望の条件レジスタ・データを
探索するステップと、 前記所望の条件レジスタ・データが特定の条件レジスタ
・リネーム・バッファ内にある場合には、当該特定の条
件レジスタ・リネーム・バッファ内に格納されている前
記条件レジスタ・データを使用して前記条件レジスタ・
データ依存命令の実行を終了するステップとをさらに含
むことを特徴とする、請求項２又は３記載の方法。 - 【請求項５】前記条件レジスタ・リネーム・バッファの
各々が、当該条件レジスタ・リネーム・バッファに割り
当てられた条件レジスタ変更命令が投機的に実行中であ
ることを示す投機実行ビットを含み、前記条件レジスタ
・データが予測誤り命令経路内の投機的に実行された命
令の結果を反映していることを示す前記投機実行ビット
を有する前記条件レジスタ・リネーム・バッファ内の前
記条件レジスタ・データを無効化するステップをさらに
含む、請求項１記載の方法。 - 【請求項６】条件レジスタ・データを格納するための条
件レジスタを有する条件レジスタ処理ユニットと、複数
の条件レジスタ・リネーム・バッファを有する条件レジ
スタ・リネーム・テーブルとを備え、前記条件レジスタ
・リネーム・バッファの各々が、命令ＩＤフィールド、
条件レジスタ・データ・フィールド、現行ビット・フィ
ールドおよび終了ビット・フィールドを含み、さらに前
記条件レジスタ処理ユニットに結合された複数の実行ユ
ニットと、前記条件レジスタ処理ユニットに結合された
分岐処理ユニットと、前記条件レジスタ処理ユニットに
結合された命令ディスパッチャとを備え、前記命令ディ
スパッチャが、命令ＩＤを条件レジスタ変更命令の各々
に割り当てるとともに、複数の条件レジスタ変更命令を
前記複数の実行ユニットに同時にディスパッチするよう
に構成されているスーパースケーラ・データ処理システ
ムにおいて、前記条件レジスタ変更命令の実行に応答し
て条件レジスタ・データを一時的にバッファリングする
システムであって、 （ａ）前記複数の実行ユニットに対する前記複数の条件
レジスタ変更命令のディスパッチに応答して、前記複数
の条件レジスタ変更命令の各々に対し一の条件レジスタ
・リネーム・バッファをそれぞれ割り当て、当該条件レ
ジスタ変更命令に 割り当てられた前記命令ＩＤを、当該
条件レジスタ変更命令に対し割り当てられた条件レジス
タ・リネーム・バッファの前記命令ＩＤフィールド内に
それぞれ格納するとともに、当該割り当てられた条件レ
ジスタ・リネーム・バッファ内の前記現行ビット・フィ
ールド内に一の現行ビットを設定するための手段と、 （ｂ）前記複数の実行ユニット内で前記複数の条件レジ
スタ変更命令を実行するための手段と、 （ｃ）前記複数の条件レジスタ変更命令の各々の実行に
応答して、当該条件レジスタ変更命令の実行結果を反映
するように、当該条件レジスタ変更命令に対し割り当て
られた前記条件レジスタ・リネーム・バッファ内の前記
条件レジスタ・データ・フィールド内に条件レジスタ・
データを設定する手段と、 （ｄ）前記割り当てられた条件レジスタ・リネーム・バ
ッファ内の前記終了ビット・フィールド内に一の終了ビ
ットを設定して、当該割り当てられた条件レジスタ・リ
ネーム・バッファ内の前記条件レジスタ・データが有効
であることを示すための手段と、 （ｅ）前記条件レジスタ変更命令の完了に応答して、前
記複数の条件レジスタ・リネーム・バッファのうちの選
択された１つから前記条件レジスタ・データを前記条件
レジスタに転送するための手段とを備えることを特徴と
する、前記システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/480,999 US5974240A (en) | 1995-06-07 | 1995-06-07 | Method and system for buffering condition code data in a data processing system having out-of-order and speculative instruction execution |
| US480999 | 1995-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096611A JPH096611A (ja) | 1997-01-10 |
| JP3154660B2 true JP3154660B2 (ja) | 2001-04-09 |
Family
ID=23910180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13485796A Expired - Fee Related JP3154660B2 (ja) | 1995-06-07 | 1996-05-29 | 条件レジスタ・データを一時的にバッファリングする方法およびシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5974240A (ja) |
| JP (1) | JP3154660B2 (ja) |
| KR (1) | KR100242403B1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356918B1 (en) * | 1995-07-26 | 2002-03-12 | International Business Machines Corporation | Method and system for managing registers in a data processing system supports out-of-order and speculative instruction execution |
| US6061785A (en) * | 1998-02-17 | 2000-05-09 | International Business Machines Corporation | Data processing system having an apparatus for out-of-order register operations and method therefor |
| US6085337A (en) * | 1998-09-21 | 2000-07-04 | Infineon Technologies North America Corp. | Method and system for reliably indicating test results during a self-check operation |
| US6449713B1 (en) * | 1998-11-18 | 2002-09-10 | Compaq Information Technologies Group, L.P. | Implementation of a conditional move instruction in an out-of-order processor |
| JP3830683B2 (ja) * | 1998-12-28 | 2006-10-04 | 富士通株式会社 | Ｖｌｉｗプロセッサ |
| GB2352308B (en) * | 1999-07-21 | 2004-06-30 | Element 14 Ltd | Accessing a test condition |
| GB2352536A (en) * | 1999-07-21 | 2001-01-31 | Element 14 Ltd | Conditional instruction execution |
| KR100319517B1 (ko) * | 1999-07-22 | 2002-01-05 | 이승남 | 원심분리기 |
| JP2001092657A (ja) * | 1999-09-22 | 2001-04-06 | Toshiba Corp | 中央演算装置、コンパイル方法、及びコンパイルプログラムを記録した記録媒体 |
| US6484251B1 (en) * | 1999-10-14 | 2002-11-19 | International Business Machines Corporation | Updating condition status register based on instruction specific modification information in set/clear pair upon instruction commit in out-of-order processor |
| US6959377B2 (en) * | 2002-03-20 | 2005-10-25 | Sun Microsystems, Inc. | Method and system for managing registers |
| JP3816845B2 (ja) * | 2002-07-05 | 2006-08-30 | 富士通株式会社 | プロセッサ及び命令制御方法 |
| JP3854200B2 (ja) | 2002-07-05 | 2006-12-06 | 富士通株式会社 | プロセッサ及び命令制御方法 |
| US7406587B1 (en) * | 2002-07-31 | 2008-07-29 | Silicon Graphics, Inc. | Method and system for renaming registers in a microprocessor |
| US7299343B2 (en) * | 2002-09-27 | 2007-11-20 | Verisilicon Holdings (Cayman Islands) Co. Ltd. | System and method for cooperative execution of multiple branching instructions in a processor |
| US7698539B1 (en) * | 2003-07-16 | 2010-04-13 | Banning John P | System and method of instruction modification |
| FR2867872A1 (fr) * | 2004-03-18 | 2005-09-23 | St Microelectronics Sa | Dispositif et procede de gestion d'un etat d'attente d'un microprocesseur |
| FR2867873A1 (fr) * | 2004-03-18 | 2005-09-23 | St Microelectronics Sa | Dispositif et procede de gestion d'un etat d'attente d'un microprocesseur |
| US20080077777A1 (en) * | 2006-09-25 | 2008-03-27 | Arm Limited | Register renaming for instructions having unresolved condition codes |
| CN101794214B (zh) | 2009-02-04 | 2013-11-20 | 世意法（北京）半导体研发有限责任公司 | 使用多块物理寄存器映射表的寄存器重命名系统及其方法 |
| US9329870B2 (en) * | 2013-02-13 | 2016-05-03 | International Business Machines Corporation | Extensible execution unit interface architecture with multiple decode logic and multiple execution units |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4901233A (en) * | 1987-07-20 | 1990-02-13 | International Business Machines Corporation | Computer system with logic for writing instruction identifying data into array control lists for precise post-branch recoveries |
| US5134561A (en) * | 1987-07-20 | 1992-07-28 | International Business Machines Corporation | Computer system with logic for writing instruction identifying data into array control lists for precise post-branch recoveries |
| US5371862A (en) * | 1991-02-27 | 1994-12-06 | Kabushiki Kaisha Toshiba | Program execution control system |
| US5261071A (en) * | 1991-03-21 | 1993-11-09 | Control Data System, Inc. | Dual pipe cache memory with out-of-order issue capability |
| US5313634A (en) * | 1992-07-28 | 1994-05-17 | International Business Machines Corporation | Computer system branch prediction of subroutine returns |
| US5481683A (en) * | 1992-10-30 | 1996-01-02 | International Business Machines Corporation | Super scalar computer architecture using remand and recycled general purpose register to manage out-of-order execution of instructions |
| KR0122528B1 (ko) * | 1993-01-08 | 1997-11-20 | 윌리엄 티.엘리스 | 슈퍼스칼라 프로세서 시스템에서 중간 기억 버퍼의 할당을 인덱스하기 위한 방법 및 시스템 |
| TW242673B (ja) * | 1993-08-18 | 1995-03-11 | Ibm | |
| US5500943A (en) * | 1993-11-02 | 1996-03-19 | Motorola, Inc. | Data processor with rename buffer and FIFO buffer for in-order instruction completion |
| US5463745A (en) * | 1993-12-22 | 1995-10-31 | Intel Corporation | Methods and apparatus for determining the next instruction pointer in an out-of-order execution computer system |
| US5452426A (en) * | 1994-01-04 | 1995-09-19 | Intel Corporation | Coordinating speculative and committed state register source data and immediate source data in a processor |
| US5524263A (en) * | 1994-02-25 | 1996-06-04 | Intel Corporation | Method and apparatus for partial and full stall handling in allocation |
| US5564056A (en) * | 1994-03-01 | 1996-10-08 | Intel Corporation | Method and apparatus for zero extension and bit shifting to preserve register parameters in a microprocessor utilizing register renaming |
| US5517657A (en) * | 1994-03-30 | 1996-05-14 | Intel Corporation | Segment register file read and write pipeline |
| DE69506623T2 (de) * | 1994-06-03 | 1999-07-22 | Motorola Inc | Datenprozessor mit einer Ausführungseinheit zur Durchführung von Ladebefehlen und Verfahren zu seinem Betrieb |
| US5535346A (en) * | 1994-07-05 | 1996-07-09 | Motorola, Inc. | Data processor with future file with parallel update and method of operation |
-
1995
- 1995-06-07 US US08/480,999 patent/US5974240A/en not_active Expired - Fee Related
-
1996
- 1996-05-21 KR KR1019960017176A patent/KR100242403B1/ko not_active IP Right Cessation
- 1996-05-29 JP JP13485796A patent/JP3154660B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｍａｙａｎ Ｍｏｕｄｆｉｌｌ、外２名、"Ｒｅｇｉｓｔｅｒ ｒｅｎａｍｉｎｇ ａｎｄ Ｄｙｎａｍｉｃ Ｓｐｅｃｕｌａｔｉｏｎ：ａｎ Ａｌｔｅｒｎａｔｉｖｅ Ａｐｐｒｏａｃｈ"、ＩＥＥＥ、１０７２−４４５１／９３、１９９３年、ｐ．２０２−２１３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH096611A (ja) | 1997-01-10 |
| US5974240A (en) | 1999-10-26 |
| KR100242403B1 (ko) | 2000-08-01 |
| KR970002599A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3154660B2 (ja) | 条件レジスタ・データを一時的にバッファリングする方法およびシステム | |
| US6356918B1 (en) | Method and system for managing registers in a data processing system supports out-of-order and speculative instruction execution | |
| JP3014773B2 (ja) | プロセサアーキテクチャ | |
| JP2937485B2 (ja) | スーパースカラプロセッサにおけるトラップを検出して実行する方法及び装置 | |
| US5634103A (en) | Method and system for minimizing branch misprediction penalties within a processor | |
| JP3093639B2 (ja) | プロセッサ内の資源割当て追跡方法及びそのシステム | |
| US7711929B2 (en) | Method and system for tracking instruction dependency in an out-of-order processor | |
| US5611063A (en) | Method for executing speculative load instructions in high-performance processors | |
| US10198267B2 (en) | Register renaming using snapshot buffers | |
| US6098167A (en) | Apparatus and method for fast unified interrupt recovery and branch recovery in processors supporting out-of-order execution | |
| US8209517B1 (en) | Method and apparatus for enhancing scheduling in an advanced microprocessor | |
| EP1145110B1 (en) | Circuit and method for tagging and invalidating speculatively executed instructions | |
| US20160350115A1 (en) | Register renaming | |
| US5913048A (en) | Dispatching instructions in a processor supporting out-of-order execution | |
| JPH0668726B2 (ja) | レジスタ管理システム | |
| EP0495165A2 (en) | Overlapped serialization | |
| US6338134B1 (en) | Method and system in a superscalar data processing system for the efficient processing of an instruction by moving only pointers to data | |
| US6003126A (en) | Special instruction register including allocation field utilized for temporary designation of physical registers as general registers | |
| JP3142813B2 (ja) | レジスタの名前変更を管理するための情報処理システムおよび方法 | |
| JPH10154073A (ja) | データ依存性を管理する装置及び方法 | |
| US5764970A (en) | Method and apparatus for supporting speculative branch and link/branch on count instructions | |
| JP3093673B2 (ja) | リネーム・レジスタを割り付ける方法及びプロセッサ | |
| KR0122527B1 (ko) | 슈퍼스칼라 프로세서 시스템에서 비순차적 명령어의 디스패치 및 실행을 위한 방법 및 시스템 | |
| US5943494A (en) | Method and system for processing multiple branch instructions that write to count and link registers | |
| US5841999A (en) | Information handling system having a register remap structure using a content addressable table |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |