JP3148982B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3148982B2
JP3148982B2 JP32009298A JP32009298A JP3148982B2 JP 3148982 B2 JP3148982 B2 JP 3148982B2 JP 32009298 A JP32009298 A JP 32009298A JP 32009298 A JP32009298 A JP 32009298A JP 3148982 B2 JP3148982 B2 JP 3148982B2
Authority
JP
Japan
Prior art keywords
semiconductor device
film
oxide film
nitride
aluminum nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32009298A
Other languages
Japanese (ja)
Other versions
JP2000150792A (en
Inventor
和雄 荒井
貞史 吉田
元 奥村
清子 永井
敏弘 関川
憲司 福田
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP32009298A priority Critical patent/JP3148982B2/en
Publication of JP2000150792A publication Critical patent/JP2000150792A/en
Application granted granted Critical
Publication of JP3148982B2 publication Critical patent/JP3148982B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、低界面準位密度と高
いゲート絶縁膜の破壊電圧を有する、半導体基板とし
て、少なくとも最上層に炭化珪素を用いた、MIS構
造、或はMIS電界効果型トランジスタ(metal-insula
tor-semiconducter field-effect transistor)を搭載
した半導体装置、半導体集積回路及びその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MIS structure or a MIS field-effect type having at least an uppermost layer of silicon carbide as a semiconductor substrate having a low interface state density and a high gate insulating film breakdown voltage. Transistor (metal-insula
The present invention relates to a semiconductor device equipped with a tor-semiconducter field-effect transistor), a semiconductor integrated circuit, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】ワイドギャップ半導体である、炭化珪素
基板上に形成されたゲート絶縁膜/炭化珪素界面に発生
する界面準位密度は、シリコン基板を熱的に酸化して形
成された、ゲート酸化膜/シリコン界面に発生する界面
準位密度より1桁以上高く、低チャネル移動度の原因の
一つになっている。
2. Description of the Related Art An interface state density generated at a gate insulating film / silicon carbide interface formed on a silicon carbide substrate, which is a wide gap semiconductor, is determined by a gate oxide film formed by thermally oxidizing a silicon substrate. This is one order of magnitude higher than the interface state density generated at the film / silicon interface, and is one of the causes of low channel mobility.

【0003】そこで、最近炭化珪素と格子定数が近く、
格子ミスマッチが0.9%である窒化アルミニウムを絶縁膜
として使う研究が報告されているが、窒化アルミニウム
の絶縁破壊電圧が低く、実際には使用できず問題になっ
ている。
Therefore, recently, the lattice constant is close to that of silicon carbide,
Studies have been reported on the use of aluminum nitride having a lattice mismatch of 0.9% as an insulating film. However, the dielectric breakdown voltage of aluminum nitride is low, so that it cannot be used in practice and poses a problem.

【0004】[0004]

【発明が解決しようとする課題】そこで、この発明にお
いてはSiC MISキャパシタ或はMISFETにおいて、窒化ア
ルミニウムを用いたゲート絶縁膜の低絶縁破壊電圧の問
題を解決することを目的とする。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the problem of low dielectric breakdown voltage of a gate insulating film using aluminum nitride in a SiC MIS capacitor or MISFET.

【0005】更に、この発明においては上記ゲート絶縁
膜において窒化アルミニウム上に酸化膜或は窒化膜を形
成する際に窒化アルミニウムと酸化膜或は窒化膜の間に
発生する高界面準位道度の問題を解決することを目的と
する。
Further, according to the present invention, when an oxide film or a nitride film is formed on aluminum nitride in the gate insulating film, a high interface state mobility generated between the aluminum nitride and the oxide film or the nitride film is obtained. The purpose is to solve the problem.

【0006】[0006]

【課題を解決するための手段】以上の課題を解決するた
め、この発明においては、少なくとも最上層に炭化珪素
を有する半導体基板上に、絶縁体を介して金属板を設け
た半導体装置において、絶縁体を、最下層に窒化アル
ミニウム、その上に窒化膜層を又は酸化膜、窒化膜を積
層して構成した半導体装置、更にこれらの層に酸化膜、
窒化膜のいずれか又は両者を1層以上積層して構成した
半導体装置を提案するものである。さらに、該半導体基
板上に、最下層に窒化アルミニウム、その上に酸化膜、
窒化膜のいずれか或いは両者を1層又は2層以上を積層
してなる絶縁体を形成し、その上に金属層を形成する半
導体装置の製造方法において、該絶縁体を形成した後、
或いは金属層を形成した後に水素アニール又は水素プラ
ズマ照射を行う半導体装置の製造方法を提案するもので
ある。
To solve the above object, according to an aspect of, in the present invention, on a semiconductor substrate having a silicon carbide on at least the top layer, in a semiconductor device having a metal plate via an insulator, the Insulator, aluminum nitride on the bottom layer, nitride layer or oxide film, nitride film on top
Semiconductor device composed of layers, furthermore, an oxide film on these layers,
The present invention proposes a semiconductor device in which one or both of the nitride films are stacked in one or more layers . Further, the semiconductor substrate
Aluminum nitride on the bottom layer on the board, oxide film on it,
Laminate one or both layers of either or both nitride films
To form an insulator and a metal layer on it
In the method for manufacturing a conductor device, after forming the insulator,
Alternatively, after forming a metal layer, hydrogen annealing or hydrogen
It proposes a method of manufacturing a semiconductor device that performs laser irradiation.
is there.

【0007】なお、 炭化珪素(SiC)には、3C-SiC、
4H-SiC、6H-SiC、15R-SiCなど非常に多くのポリタイ
プがあるが、この発明において半導体基板として使用す
る炭化珪素はSiCであれば、何れのタイプのものでもよ
い。
[0007] Silicon carbide (SiC) includes 3C-SiC,
There are numerous polytypes such as 4H-SiC, 6H-SiC, and 15R-SiC, but any type of silicon carbide used as a semiconductor substrate in the present invention may be used as long as it is SiC.

【0008】また、半導体基板の構造は最上層がSiCで
あれば、Si上に3C-SiCがある構造、6H-SiCや4H-SiC
の上に3C-SiCがある構造でもよい。
The structure of the semiconductor substrate is such that, when the uppermost layer is SiC, 3C-SiC on Si, 6H-SiC or 4H-SiC
A structure having 3C-SiC on the top may be used.

【0009】半導体基板のSiC上にはMolecular-beam-ep
itaxy(MBE) 法或はMetalorganic-chemical-vapor-dep
sition(MOCVD) 法等の方法で窒化アルミニウムを形成
した後、この上に酸化膜或は窒化膜を形成して絶縁体を
設ける。
[0009] Molecular-beam-ep
itaxy (MBE) method or Metalorganic-chemical-vapor-dep
After aluminum nitride is formed by a method such as a sition (MOCVD) method, an oxide film or a nitride film is formed thereon to provide an insulator.

【0010】酸化膜乃至窒化膜としては、シリコン酸化
膜乃至シリコン窒化膜が一般的であるが、これに限定さ
れることなく、アルミニウム酸化膜、タンタル酸化膜、
別の条件で作製した窒化アルミニウム膜、ガリウム窒化
膜など何れの酸化膜乃至窒化膜でもよい。
As the oxide film or the nitride film, a silicon oxide film or a silicon nitride film is generally used. However, the present invention is not limited to this, and an aluminum oxide film, a tantalum oxide film,
Any oxide film or nitride film such as an aluminum nitride film and a gallium nitride film manufactured under different conditions may be used.

【0011】また、窒化アルミニウム上の酸化膜乃至窒
化膜は単層である必要はなく、2層以上の多層膜であっ
てもよい。
The oxide film or the nitride film on the aluminum nitride need not be a single layer, but may be a multilayer film of two or more layers.

【0012】窒化アルミニウム上への酸化膜乃至窒化膜
の作製方法としては、MBE法の他に、CVD法、LPCVD法、
プラズマCVD法、スパッタ法などの何れの方法も採用す
ることができ、更に窒化アルミニウム上に金属層或は半
導体層を形成した後、これらを酸化乃至窒化して形成し
てもよい。
As a method of forming an oxide film or a nitride film on aluminum nitride, in addition to the MBE method, a CVD method, an LPCVD method,
Any method such as a plasma CVD method and a sputtering method can be adopted. Further, after a metal layer or a semiconductor layer is formed over aluminum nitride, these may be oxidized or nitrided.

【0013】一方、 絶縁体の酸化膜乃至窒化膜上に
は、ゲート電極、配線層となる金属層が設けられるが、
これらの金属層は例えばアルミニウムを含有する合金、
或は不純物を含有するポリシリコン、シリコン等で構成
することができる。
On the other hand, a metal layer serving as a gate electrode and a wiring layer is provided on the oxide or nitride film of the insulator.
These metal layers are, for example, alloys containing aluminum,
Alternatively, it can be made of polysilicon, silicon or the like containing impurities.

【0014】[0014]

【作用】即ち、窒化アルミニウムだけでは実用に耐える
高耐圧絶縁膜にすることができないが、以上のように、
窒化アルミニウム上に酸化膜或は窒化膜を設けて絶縁膜
を構成することにより、実用に耐える高耐圧絶縁膜にす
ることができる。
[Effect] That is, aluminum nitride alone cannot be used to form a high withstand voltage insulating film that can withstand practical use.
By providing an oxide film or a nitride film over aluminum nitride to form an insulating film, a high withstand voltage insulating film that can withstand practical use can be obtained.

【0015】一方、窒化アルミニウム上への酸化膜乃至
窒化膜の形成条件がずれると、窒化アルミニウムと酸化
膜乃至窒化膜の界面準位が発生するが、この場合は窒化
アルミニウム上に酸化膜乃至窒化膜を形成した後に、水
素アニール処理乃至水素プラズマ照射処理を行うことに
より、窒化アルミニウムと酸化膜乃至窒化膜との界面に
発生する界面準位密度を低減して、良好な容量−電圧(C
−V)特性を有するMISキャパシタ及びMISFETを作製する
ことができる。
On the other hand, if the formation conditions of the oxide film or the nitride film on the aluminum nitride are shifted, an interface state between the aluminum nitride and the oxide film or the nitride film is generated. In this case, the oxide film or the nitride film is formed on the aluminum nitride. After the film is formed, a hydrogen annealing treatment or a hydrogen plasma irradiation treatment is performed to reduce an interface state density generated at an interface between the aluminum nitride and the oxide film or the nitride film, so that a good capacitance-voltage (C
-V) MIS capacitors and MISFETs having characteristics can be manufactured.

【0016】ここで、水素アニール処理乃至水素プラズ
マ照射処理は窒化アルミニウム上に絶縁膜を形成した直
後に行ってもよいが、絶縁膜上に金属層を形成した後に
行ってもよく、更にこれらの処理は単独で行ってもよい
が、組み合わせて行ってもよい。
Here, the hydrogen annealing treatment or the hydrogen plasma irradiation treatment may be performed immediately after forming the insulating film on the aluminum nitride, or may be performed after forming the metal layer on the insulating film. The processing may be performed alone or in combination.

【0017】なお、水素アニールは温度400〜1600℃、
アニール時間10〜3時間、水素圧力0.1Pa〜1.01×105Pa
の条件で行うことができ、また水素含有ガス雰囲気の圧
力は常圧(1.01×105Pa)に固定して、水素と不活性ガ
スとの混合ガスにおいて水素濃度<水素流量/(水素流量
+不活性ガス流量)>が0.5%〜100%の混合ガスを用いて
もよい。
The hydrogen annealing is performed at a temperature of 400 to 1600 ° C.
Annealing time 10 ~ 3 hours, hydrogen pressure 0.1Pa ~ 1.01 × 10 5 Pa
And the pressure of the hydrogen-containing gas atmosphere is fixed to normal pressure (1.01 × 10 5 Pa), and the hydrogen concentration <hydrogen flow rate / (hydrogen flow rate + (Inert gas flow rate)> 0.5% to 100%.

【0018】[0018]

【実施例】以下、この発明の実施例を示す。 実施例1 この発明の方法によりMISキャパシタの作製を以下の手
順で行った。半導体基板としては、8゜オフした4H-Si
Cのバルク基板<(0001)Si面、n型>の上に5μmの4H-Si
Cエピ層(n型、Nd-Na=1×1016/cm3)を形成した4H-SiC
基板を用いた。
Embodiments of the present invention will be described below. Example 1 An MIS capacitor was manufactured by the method of the present invention in the following procedure. 8H off 4H-Si for semiconductor substrate
5 μm 4H-Si on C bulk substrate <(0001) Si surface, n-type>
4H-SiC with C epi layer (n-type, Nd-Na = 1 × 10 16 / cm 3 )
A substrate was used.

【0019】これらの基板を、通常のRCA洗浄後、犠牲
酸化膜を形成しHF(フッ酸)で除去した。次に、MBE法
で50nmの窒化アルミニウム膜を形成した。更に、MBE法
或はCVD法で22nmのSi膜を形成した後、酸素流量(1L/分)
で、1100℃で30分間酸化することにより、50nmのSiO2
を成膜した。
After a normal RCA cleaning of these substrates, a sacrificial oxide film was formed and removed with HF (hydrofluoric acid). Next, a 50 nm aluminum nitride film was formed by MBE. Furthermore, after forming a 22 nm Si film by MBE or CVD, the oxygen flow rate (1 L / min)
Then, a 50 nm SiO 2 film was formed by oxidizing at 1100 ° C. for 30 minutes.

【0020】その後、温度1000℃、時間30分、水素圧力
5.6×103Paの条件で水素アニールを行った。そして、最
終的にはAlをゲート電極とオーミックコンタクトに用い
てMOSキャパシタが作製した。完成した断面模式図を図1
に示す。
Then, at a temperature of 1000 ° C. for a time of 30 minutes, a hydrogen pressure
Hydrogen annealing was performed under the condition of 5.6 × 10 3 Pa. Finally, a MOS capacitor was manufactured using Al for the gate electrode and the ohmic contact. Figure 1 shows a schematic diagram of the completed cross section.
Shown in

【0021】実施例2 実施例1と同様な条件で半導体基板上に窒化アルミニウ
ムを成膜し、シリコン窒化膜とシリコン酸化膜を設け、
更に実施例1と同様に水素アニール処理し、シリコン窒
化膜上にAlゲート電極を設けてMISキャパシタを作製し
た。完成した断面模式図を図2に示す。
Example 2 Aluminum nitride was formed on a semiconductor substrate under the same conditions as in Example 1, and a silicon nitride film and a silicon oxide film were provided.
Further, hydrogen annealing was performed in the same manner as in Example 1, and an Al gate electrode was provided on the silicon nitride film to manufacture an MIS capacitor. FIG. 2 shows a completed schematic cross-sectional view.

【0022】実施例3 この発明によるN型MISFETの作成例を次に示す。窒化ア
ルミニウム上に絶縁膜上にポリシリコンをCVDで作製し
た。次いで、リンをドープしてポリシリコン膜の抵抗を
下げる。その後、ポリシリコン膜、絶縁膜及び窒化アル
ミニウムを選択的にエッチングしてゲートを作製する。
Embodiment 3 An example of forming an N-type MISFET according to the present invention will be described below. Polysilicon was formed on aluminum nitride by CVD on an insulating film. Next, phosphorus is doped to lower the resistance of the polysilicon film. Thereafter, the polysilicon film, the insulating film, and the aluminum nitride are selectively etched to form a gate.

【0023】次に、全面に窒素、燐、砒素(P型MISFET
を作製する場合は、アルミニウム、ボロン、フッ化ボロ
ン、ベリリュウム)をイオン注入して、ソース、ドレイ
ンを形成する。その後、低温でシリコン酸化膜を全面に
形成して、その上にホウ素とリンを含むシリコン酸化膜
を全面に形成した後、900℃で15分熱処理することによ
り、このシリコン酸化膜を平坦化する。
Next, nitrogen, phosphorus, arsenic (P-type MISFET
In the case of manufacturing, a source and a drain are formed by ion implantation of aluminum, boron, boron fluoride, and beryllium. After that, a silicon oxide film is formed on the entire surface at a low temperature, and a silicon oxide film containing boron and phosphorus is formed on the entire surface, and then heat-treated at 900 ° C. for 15 minutes to flatten the silicon oxide film. .

【0024】その後、SOG膜を全面塗布し、エッチング
する。次いで、選択的にシリコン酸化膜をエッチングし
て、バファードフッ酸(BHF)で洗浄後にトランジスタ
へのコンタクト孔を開口する。更に、全面にスパッタ法
によりアルミニウム合金からなる金属配線層を形成し
て、これをパターニングして所望の金属配線を形成す
る。
Thereafter, an SOG film is applied on the entire surface and etched. Next, the silicon oxide film is selectively etched, and after cleaning with buffered hydrofluoric acid (BHF), a contact hole to the transistor is opened. Further, a metal wiring layer made of an aluminum alloy is formed on the entire surface by a sputtering method, and this is patterned to form a desired metal wiring.

【0025】比較例 MISキャパシタ試料の作製条件を下記の表1に示す。Comparative Example Table 1 below shows the conditions for producing the MIS capacitor sample.

【表1】 【table 1】

【0026】図3に、試料aの高周波CV曲線と理想曲線
との比較を示す。ここで、周波数fは、f=100kHzで、
C=V、電流―電圧(I-V)特性は、シールドされた金属の箱
の中で暗闇の条件で測定した。破線は、25Vでの酸化膜
容量とNd−Na=8×1015/cm3から計算された理想曲線を示
す。
FIG. 3 shows a comparison between the high-frequency CV curve of the sample a and the ideal curve. Here, the frequency f is f = 100 kHz,
C = V, current-voltage (IV) characteristics were measured in dark conditions in a shielded metal box. The dashed line indicates an ideal curve calculated from the oxide film capacity at 25 V and Nd-Na = 8 × 10 15 / cm 3 .

【0027】図3によれば、試料aは電圧をプラス側に印
加した場合の行きと帰りでヒステリシスはなく、フラッ
トバンド電圧シフトは0.27Vと小さく、良好なCV特性を
示した。
According to FIG. 3, the sample a showed no hysteresis in the forward and backward directions when the voltage was applied to the plus side, the flat band voltage shift was as small as 0.27 V, and showed good CV characteristics.

【0028】下記の表2に試料の作製条件と絶縁破壊電
圧の関係を示す。
Table 2 below shows the relationship between sample preparation conditions and breakdown voltage.

【表2】 [Table 2]

【0029】これによれば、窒化アルミニウムだけだ
と、絶縁破壊電圧は、0.3MV/cmと実際の使用に耐えない
が、窒化アルミニウム上にシリコン酸化膜を形成するこ
とにより、10MV/cmになり、実際の使用に十分に耐える
絶縁破壊電圧になる。
According to this, the dielectric breakdown voltage is 0.3 MV / cm, which cannot withstand actual use of aluminum nitride alone, but becomes 10 MV / cm by forming a silicon oxide film on aluminum nitride. , A dielectric breakdown voltage sufficient to withstand actual use.

【0030】しかし、窒化アルミニウム上の酸化膜の形
成条件がずれた時には、窒化アルミニウムと酸化膜界面
に界面準位が発生し、CV特性に1V程度のヒステリシス
が観察された。
However, when the conditions for forming the oxide film on the aluminum nitride were deviated, an interface level was generated at the interface between the aluminum nitride and the oxide film, and a hysteresis of about 1 V was observed in the CV characteristics.

【0031】一方、試料c,dのように、窒化アルミニウ
ム上に絶縁膜を形成した後に、水素アニール或は水素プ
ラズマ照射をすることにより、窒化アルミニウムと絶縁
膜界面に発生したダングリングボンドを水素で終端し
て、界面準位密度を軽減することにより、ヒステリシス
が消失して、良好なC−V特性を有する、MISキャパシタ
或はMISFETを作製することができる。
On the other hand, as shown in samples c and d, after an insulating film is formed on aluminum nitride, hydrogen annealing or hydrogen plasma irradiation is performed to convert dangling bonds generated at the interface between aluminum nitride and the insulating film into hydrogen. By terminating the interface state and reducing the interface state density, the hysteresis disappears and an MIS capacitor or MISFET having good CV characteristics can be manufactured.

【0032】[0032]

【発明の効果】以上要するに、この発明によれば高絶縁
破壊電圧で、しかも低界面準位密度の良好な電気特性を
有する、半導体装置及び半導体装置が搭載された半導体
集積回路を作製することができる。
In summary, according to the present invention, it is possible to manufacture a semiconductor device and a semiconductor integrated circuit on which the semiconductor device is mounted, having a high dielectric breakdown voltage and a good electrical characteristic with a low interface state density. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例を示すMIS構造の模式断面
FIG. 1 is a schematic sectional view of an MIS structure showing one embodiment of the present invention.

【図2】この発明の他の実施例を示すMIS構造の模式断面
FIG. 2 is a schematic sectional view of an MIS structure showing another embodiment of the present invention.

【図3】試料aの高周波CV曲線と理想曲線との比較を示
す図
FIG. 3 is a diagram illustrating a comparison between a high-frequency CV curve of a sample a and an ideal curve.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 清子 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 関川 敏弘 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 福田 憲司 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (56)参考文献 特開 平3−115575(JP,A) 特開 平5−29250(JP,A) 特開 昭60−142568(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822 H01L 29/78 H01L 21/324 H01L 21/336 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kiyoko Nagai 1-1-4 Umezono, Tsukuba, Ibaraki Prefecture Within the Institute of Electronics and Technology (72) Inventor Toshihiro Sekikawa 1-1-4 Umezono, Tsukuba, Ibaraki Industrial (72) Inventor: Kenji Fukuda, 1-4-1 Umezono, Tsukuba, Ibaraki Pref. (56) References JP-A-3-115575 (JP, A) Hei 5-29250 (JP, A) JP-A-60-142568 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 27/04 H01L 21/822 H01L 29/78 H01L 21 / 324 H01L 21/336

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも最上層に炭化珪素を有する半
導体基板上に、絶縁体を介して金属層を設けた半導体装
置において、 絶縁体を、最下層に窒化アルミニウム、その上に窒化
膜層を積層して構成したことを特徴とする半導体装置。
To 1. A semiconductor substrate having a silicon carbide on at least the top layer, in a semiconductor device having a metal layer via an insulator, the insulator, the bottom layer of aluminum nitride, thereon
A semiconductor device comprising a stack of film layers .
【請求項2】 請求項1の絶縁体を、最下層に窒化アル
ミニウム、その上に酸化膜、窒化膜を積層して構成した
ことを特徴とする請求項1の半導体装置。
2. The insulator according to claim 1, wherein the lowermost layer is an aluminum nitride.
Minium, an oxide film and a nitride film are laminated on it
The semiconductor device according to claim 1, wherein:
【請求項3】 請求項1の窒化膜層の上に、さらに酸化
膜、窒化膜のいずれか又は両者を1層以上積層して構成
したことを特徴とする請求項1の半導体装置
3. The method according to claim 1, further comprising the step of:
Either one or both of film and nitride film are laminated
The semiconductor device according to claim 1, wherein:
【請求項4】 請求項2の酸化膜、窒化膜で積層した上
に、さらに酸化膜、窒化膜のいずれか又は両者を1層以
上積層して構成したことを特徴とする請求項2の半導体
装置。
4. A laminate comprising the oxide film and the nitride film according to claim 2.
In addition, one or both of an oxide film and a nitride film are
3. The semiconductor device according to claim 2, wherein the semiconductor device is formed by stacking on the upper surface.
apparatus.
【請求項5】 請求項1の金属層を、アルミニウムを含
有する合金或いは不純物を含有するポリシリコン或いは
シリコン構成することを特徴とする請求項1ないし4
半導体装置。
5. A metal layer according to claim 1, claims 1, characterized in that of polysilicon or silicon containing alloy or impurity containing aluminum 4
Semiconductor device.
【請求項6】 少なくとも最上層に炭化珪素を有する半
導体基板上に、最下層に窒化アルミニウム、その上に酸
化膜、窒化膜のいずれか又は両者を1層又は2層以上を
積層してなる絶縁体を形成し、その上に金属層を形成す
る半導体装置の製造方法において、 絶縁体を形成した後、或いは金属層を形成した後に水
素アニールを行うことを特徴とする半導体装置の製造方
法。
6. An insulating material comprising a semiconductor substrate having silicon carbide at least as an uppermost layer, aluminum nitride as a lowermost layer, and one or more of an oxide film and a nitride film stacked thereon. body is formed, in a manufacturing method of a semiconductor device for forming a metal layer thereon, a method of manufacturing a semiconductor device which is characterized in that a hydrogen annealing after after forming the insulator, or a metal layer is formed.
【請求項7】 少なくとも最上層に炭化珪素を有する半
導体基板上に、最下層に窒化アルミニウム、その上に酸
化膜、窒化膜のいずれか又は両者を1層又は2層以上を
積層してなる絶縁体を形成し、その上に金属層を形成す
る半導体装置の製造方法において、 絶縁体を形成した後、或いは金属層を形成した後に水
素プラズマ照射を行うことを特徴とする半導体装置の製
造方法。
7. An insulating material comprising a semiconductor substrate having silicon carbide at least as an uppermost layer, aluminum nitride as a lowermost layer, and one or more of an oxide film and a nitride film stacked thereon. body is formed, in a manufacturing method of a semiconductor device for forming a metal layer thereon, a method of manufacturing a semiconductor device according to claim after forming the insulator, or by performing a hydrogen plasma irradiation after formation of the metal layer .
JP32009298A 1998-11-11 1998-11-11 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3148982B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32009298A JP3148982B2 (en) 1998-11-11 1998-11-11 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32009298A JP3148982B2 (en) 1998-11-11 1998-11-11 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000150792A JP2000150792A (en) 2000-05-30
JP3148982B2 true JP3148982B2 (en) 2001-03-26

Family

ID=18117635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32009298A Expired - Lifetime JP3148982B2 (en) 1998-11-11 1998-11-11 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3148982B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342073B1 (en) * 2000-03-29 2002-07-02 조중열 Method of Fabricating Semiconductor Device
US6831339B2 (en) 2001-01-08 2004-12-14 International Business Machines Corporation Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same
JP4470333B2 (en) * 2001-03-05 2010-06-02 住友電気工業株式会社 Method for forming oxide film in SiC semiconductor and SiC semiconductor device
JP4843854B2 (en) * 2001-03-05 2011-12-21 住友電気工業株式会社 MOS device
US7323376B2 (en) 2003-01-22 2008-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device including a group III nitride semiconductor
JP2004356114A (en) 2003-05-26 2004-12-16 Tadahiro Omi P-channel power mis field effect transistor and switching circuit
TWI313060B (en) 2003-07-28 2009-08-01 Japan Science & Tech Agency Feild effect transisitor and fabricating method thereof
JP4635470B2 (en) * 2004-04-19 2011-02-23 株式会社デンソー Silicon carbide semiconductor device and manufacturing method thereof
JP4549167B2 (en) * 2004-11-25 2010-09-22 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device
JP4582542B2 (en) * 2005-02-02 2010-11-17 株式会社神戸製鋼所 Diamond field effect transistor and manufacturing method thereof
JP2008084942A (en) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Gate insulating layer of mis type fet
JP2008244455A (en) * 2007-02-28 2008-10-09 Denso Corp Silicon carbide semiconductor device and manufacturing method thereof
JP6989537B2 (en) 2019-01-04 2022-01-05 株式会社東芝 Semiconductor devices, inverter circuits, drives, vehicles, and elevators

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142568A (en) * 1983-12-29 1985-07-27 Sharp Corp Manufacture of sic field effect transistor
JPH0674502B2 (en) * 1990-03-29 1994-09-21 株式会社半導体エネルギー研究所 Semiconductor device
JP2901788B2 (en) * 1991-07-19 1999-06-07 ローム株式会社 Silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP2000150792A (en) 2000-05-30

Similar Documents

Publication Publication Date Title
US10319853B2 (en) Semiconductor device
JP3443589B2 (en) Method for manufacturing semiconductor device
JP4374437B2 (en) Manufacturing method of semiconductor device
KR100946422B1 (en) Method of manufacturing silicon carbide semiconductor device
US5124779A (en) Silicon carbide semiconductor device with ohmic electrode consisting of alloy
US6764963B2 (en) Manufacturing method of semiconductor devices
EP1523032B1 (en) Method of production of a silicon carbide-oxide layered structure
JP3148982B2 (en) Semiconductor device and manufacturing method thereof
KR930010089B1 (en) Semiconductor device and producting method of the same
US7880173B2 (en) Semiconductor device and method of manufacturing same
JP5860580B2 (en) Semiconductor device and manufacturing method thereof
WO2009119103A1 (en) Semiconductor substrate, semiconductor device and semiconductor device manufacturing method
JP2004506328A (en) Electric structure element and method of manufacturing electric structure element
JP4003888B2 (en) Semiconductor device and manufacturing method thereof
JP2005136386A (en) Silicon carbide-oxide laminate, manufacturing method therefor, and semiconductor device
JP2005136386A5 (en)
US20060027833A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
US20030197231A1 (en) Semiconductor device and method of manufacturing the same
JP2009049099A (en) Method of manufacturing silicon carbide semiconductor device
JP3372528B2 (en) Manufacturing method of semiconductor device
US9153658B2 (en) Semiconductor device and method of manufacturing the same
US6323114B1 (en) Stacked/composite gate dielectric which incorporates nitrogen at an interface
JP2006074024A (en) Silicon carbide semiconductor apparatus and method of manufacturing the same
JP2018190876A (en) Mis semiconductor device and method of manufacturing the same
JP2024039821A (en) Semiconductor device, manufacturing method of semiconductor device, inverter circuit, driving device, vehicle, and lift

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term