JP3144040B2 - Semiconductor device manufacturing method and device, and lead frame - Google Patents
Semiconductor device manufacturing method and device, and lead frameInfo
- Publication number
- JP3144040B2 JP3144040B2 JP04099132A JP9913292A JP3144040B2 JP 3144040 B2 JP3144040 B2 JP 3144040B2 JP 04099132 A JP04099132 A JP 04099132A JP 9913292 A JP9913292 A JP 9913292A JP 3144040 B2 JP3144040 B2 JP 3144040B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- forming
- lead frame
- guide
- forming die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体チップを搭載
し、その半導体チップを封止したパッケージの周縁から
導出されている複数のアウターリードを所定の間隔を保
った状態で所望の形状に成形する半導体装置の製造方法
及びその装置並びにそのリード成形に適したリードフレ
ームに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention has a semiconductor chip mounted thereon and a plurality of outer leads led out from the periphery of a package in which the semiconductor chip is sealed into a desired shape while maintaining a predetermined interval. The present invention relates to a method for manufacturing a semiconductor device, and a device and a lead frame suitable for lead molding.
【0002】[0002]
【従来の技術】従来技術の半導体装置の製造方法及びそ
の装置並びにリードフレームを図9乃至図12を用いて
説明する。図9は従来技術のフォーミング金型のフォー
ミングダイ上に、半導体チップをパッケージしたリード
フレームを載置したところを示した一部上面斜視図であ
り、図10は図9に示した状態のリードフレームをフォ
ーミングパンチで成形する直前に状態を示した一部断面
図であり、図11は図10に示した状態からフォーミン
グパンチでリードフレームを成形した状態を示した一部
断面図であり、図12はフォーミングダイ上の成形され
たリードフレームの状態を示した上面斜視図であり、そ
して図14は従来技術のリードフレームを示した平面図
である。2. Description of the Related Art A conventional method for manufacturing a semiconductor device, the device, and a lead frame will be described with reference to FIGS. FIG. 9 is a partial top perspective view showing a state where a lead frame in which a semiconductor chip is packaged is mounted on a forming die of a conventional forming die. FIG. 10 is a lead frame in a state shown in FIG. FIG. 11 is a partial cross-sectional view showing a state immediately before molding with a forming punch, and FIG. 11 is a partial cross-sectional view showing a state in which a lead frame is molded with a forming punch from the state shown in FIG. FIG. 14 is a top perspective view showing a state of a formed lead frame on a forming die, and FIG. 14 is a plan view showing a prior art lead frame.
【0003】先ず、従来技術のリードフレームから説明
する。図14に示した従来技術のリードフレーム1は、
通常のQFP型半導体装置に用いられているものであっ
て、中央部に四角形のダイパッド2と、その各辺に沿っ
て形成された複数のインナーリード3と、タイバー5を
介して、それらのインナーリード3に対応して形成され
た複数のアウターリード4と、前記ダイパッド2の4コ
ーナー6A、6B、6C及び6Dに形成され、前記ダイ
パッド2をフレーム7に接続して支持する4本の吊り8
A、8B、8C及び8Dなどとから構成されている。符
号9A、9B、9C、9Dはステーであり、符号10B
及び10Dはそれら単位リードフレーム1の間に設けら
れたセクションバーであり、そして符号11A及び11
Cはステー9A及び9Cとフレーム7との間で、一連の
アウターリード4の幅にわたって形成された長孔であ
る。First, the prior art lead frame will be described. The prior art lead frame 1 shown in FIG.
It is used in a normal QFP type semiconductor device, and has a square die pad 2 in the center, a plurality of inner leads 3 formed along each side of the die pad 2, A plurality of outer leads 4 formed corresponding to the leads 3 and four suspensions 8 formed at four corners 6A, 6B, 6C and 6D of the die pad 2 for connecting and supporting the die pad 2 to a frame 7
A, 8B, 8C and 8D. Reference numerals 9A, 9B, 9C, and 9D denote stays and reference numeral 10B
And 10D are section bars provided between the unit lead frames 1, and 11A and 11D.
C is an elongated hole formed over the width of the series of outer leads 4 between the stays 9A and 9C and the frame 7.
【0004】このようなリードフレーム1は、通常、鉄
−ニッケル系合金(ニッケル42重量パーセント)や銅
系合金など一枚の短冊状導電性金属板を化学エッチング
して製作される。図14では一単位のリードフレームだ
け示したが、通常、このような単位リードフレーム1が
一枚の導電性金属板に複数単位形成されるものである。
通常、導電性金属板の厚さは0.125mm程度、アウ
ターリード4の幅は0.12〜0.4mm程度、そして
アウターリード4のピッチは0.3〜1.27mm程度
である。[0004] Such a lead frame 1 is usually manufactured by chemically etching a single strip-shaped conductive metal plate such as an iron-nickel alloy (42% by weight of nickel) or a copper alloy. Although only one lead frame is shown in FIG. 14, usually, a plurality of such unit lead frames 1 are formed on one conductive metal plate.
Usually, the thickness of the conductive metal plate is about 0.125 mm, the width of the outer leads 4 is about 0.12 to 0.4 mm, and the pitch of the outer leads 4 is about 0.3 to 1.27 mm.
【0005】このような構成のリードフレーム1の前記
ダイパッド2に半導体チップ(図示していない)を固定
し、この半導体チップなどを、図9に示したように、セ
ラミック製のパッケージPで封止するか、トランスファ
ーモールド法でエポキシ樹脂のような溶融した樹脂でモ
ールドして、樹脂製のパッケージPで封止された半導体
装置の半製品(以下、単に「半製品」記す)Sに仕上げ
られている。A semiconductor chip (not shown) is fixed to the die pad 2 of the lead frame 1 having such a structure, and this semiconductor chip and the like are sealed with a ceramic package P as shown in FIG. Alternatively, a semi-finished product (hereinafter, simply referred to as "semi-finished product") S of a semiconductor device sealed with a resin package P by molding with a molten resin such as an epoxy resin by a transfer molding method. I have.
【0006】この単一の半製品Sは、前記一枚の導電性
金属板から打ち抜かれたもので、この打ち抜きの時に、
図14に示したタイバー5の切断や封止樹脂のバリ落と
しやフレーム7の切断が行われる。従って、パッケージ
Pの側縁部には、その基部に存在するインナーリード3
の一部外端部とそれぞれに対応するアウターリード4が
連続した形で、それぞれ互いに分離した状態のアウター
リードに形成されており、しかし、それらの各アウター
リード4の先端部はステー9A、9B、9C、9Dで連
結された状態のままである。[0006] This single semi-finished product S is stamped from the single conductive metal plate.
The cutting of the tie bar 5, the deburring of the sealing resin, and the cutting of the frame 7 shown in FIG. 14 are performed. Therefore, the inner lead 3 existing at the base of the package P
Are formed in the outer leads in a state where they are separated from each other in a continuous form with the outer leads 4 respectively corresponding to the outer ends of the outer leads 4. However, the tips of the outer leads 4 are connected to the stays 9A, 9B. , 9C, and 9D.
【0007】このような半製品Sを、図9及び図10に
示したように、フォーミング金型のフォーミングダイ2
0の所定の位置に載置する。このフォーミングダイ20
には、その上面の中央部にパッケージ受け22とこのパ
ッケージ受け22の4辺を取り囲むように枕状のリード
受け23とアウターリード成形面24とが形成されてい
る。従って、半製品SのパッケージPをこのパッケージ
受け22に嵌め込み、そして各アウターリード4をそれ
ぞれのリード受け23に載置する。As shown in FIGS. 9 and 10, such a semi-finished product S is formed into a forming die 2 of a forming die.
0 is placed at a predetermined position. This forming die 20
A package receiver 22 and a pillow-shaped lead receiver 23 and an outer lead molding surface 24 are formed at the center of the upper surface of the package receiver 22 so as to surround four sides of the package receiver 22. Accordingly, the package P of the semi-finished product S is fitted into the package receiver 22, and the outer leads 4 are placed on the respective lead receivers 23.
【0008】この状態に維持しながら、次に図10に示
したように、フォーミングパンチ21とノックアウト2
5を半製品Sの上方に持ち来し、ノックアウト25で半
製品SのパッケージPとアウターリード4とをそれぞれ
パッケージ受け22とリード受け23とに押さえ込み、
固定する。While maintaining this state, as shown in FIG. 10, the forming punch 21 and the knockout 2
5 is brought above the semi-finished product S, and the package P and the outer lead 4 of the semi-finished product S are pressed by the knockout 25 into the package receiver 22 and the lead receiver 23, respectively.
Fix it.
【0009】このような固定状態で、次に図11に示し
たように、フォーミングパンチ21を降下させると、ア
ウターリード4がアウターリード成形面24に沿って成
形される。図12には、その成形された状態を示す。こ
の後、4本のステー9A、9B、9C、9Dを切断する
と所望の半導体装置が得られる。When the forming punch 21 is lowered in such a fixed state, as shown in FIG. 11, the outer leads 4 are formed along the outer lead forming surface 24. FIG. 12 shows the molded state. Thereafter, by cutting the four stays 9A, 9B, 9C and 9D, a desired semiconductor device is obtained.
【0010】[0010]
【発明が解決しようとする課題】現在、半導体装置は高
密度集積化されており、そのため半導体チップを搭載す
るリードフレームの複数のインナーリードやアウターリ
ードも、それらの一本一本が細く、かつ0.3〜0.5
mmのピッチのようにファインピッチ化されるようにな
った。At present, semiconductor devices are integrated at a high density. Therefore, each of a plurality of inner leads and outer leads of a lead frame on which a semiconductor chip is mounted is thin, and 0.3-0.5
The fine pitch has come to be like the pitch of mm.
【0011】このようなリードフレーム1は、通常、化
学エッチングで製作されるが、この時、図13に示した
ように、上面及び下面のエッチング用マスク30、31
がずれると、断面が正四辺形のアウターリード4が形成
されず、このマスクずれDが10μmも生ずると、図9
乃至12に示したように、アウターリード4の先端部を
連結している各ステー9A、9C、9B及び9Dが固定
されていないために、アウターリード4の成形時に、ア
ウターリード4が水平方向に移動する、いわゆるリード
流れを起こしてしまう。Such a lead frame 1 is usually manufactured by chemical etching. At this time, as shown in FIG. 13, upper and lower etching masks 30 and 31 are used.
9, the outer lead 4 having a regular quadrangular cross section is not formed.
12 to 12, since the stays 9A, 9C, 9B, and 9D connecting the distal ends of the outer leads 4 are not fixed, the outer leads 4 are horizontally moved when the outer leads 4 are formed. Moving, so-called lead flow occurs.
【0012】また、前記タイバー5の切断時に発生する
リードの左右のバリの発生量にばらつきが有っても、同
様にリード流れを起こしてしまう。Further, even if there is a variation in the amount of burrs on the left and right of the lead generated when the tie bar 5 is cut, the lead flow similarly occurs.
【0013】このように、リードを所定の間隔を保っ
て、所定の形状に折り曲げ、成形することは極めて高度
の技術を要する。リードを所定の間隔を保って、所定の
形状に成形することができなければ、そのリードの成形
が不良であるがために、半導体装置の製造の最終段階
で、その半導体装置を不良品として廃棄処分しなければ
ならない。この発明は、このようなリード流れなどが発
生せずに、アウターリードを所定の間隔を保って、所定
の形状に成形することを課題とするものである。[0013] As described above, bending and molding the lead into a predetermined shape while maintaining a predetermined interval requires an extremely advanced technique. If the leads cannot be formed in a predetermined shape while maintaining a predetermined interval, the leads may be defectively formed. Must be disposed of. An object of the present invention is to form the outer leads into a predetermined shape while maintaining a predetermined interval without causing such a lead flow or the like.
【0014】[0014]
【課題を解決するための手段】それ故、この発明では、
半導体チップを搭載し、その半導体チップを封止したパ
ッケージの周縁から導出されている複数のアウターリー
ドの先端部が整列した状態で連結されたリードフレーム
をフォーミング金型に載置、固定し、前記フォーミング
金型の一部分で、前記アウターリードの先端部に位置す
るステーの一部分を、前記アウターリードの曲げ方向に
は隙間があるが当該曲げ方向の直交方向には隙間が略生
じないように案内し、その案内によって前記リードフレ
ームの先端部の前記直交方向への移動を阻止するように
保持しながら、前記フォーミング金型で前記アウターリ
ードを所望の形状に成形する。Therefore, in the present invention,
Mounting the semiconductor chip, mounting the lead frame which is connected in a state where the top portion is aligned in the plurality of outer leads being led out from the periphery of the package is sealed and the semiconductor chip forming mold, and fixed, the Forming
A part of the mold, located at the tip of the outer lead.
Part of the stay in the bending direction of the outer lead.
Has a gap, but the gap is almost perpendicular to the bending direction.
The outer lead is formed into a desired shape with the forming die while guiding the lead to prevent the lead frame from moving in the orthogonal direction .
【0015】また、前記フォーミング金型がフォーミン
グパンチとフォーミングダイとからなり、これらフォー
ミングパンチまたはフォーミングダイの外側部の所定の
位置に案内手段が設けられており、その案内手段によっ
てアウターリードの先端部に位置するステーの一部分
を、前記アウターリードの曲げ方向には隙間があるが当
該曲げ方向の直交方向には隙間が略生じないように案内
するように構成された半導体装置の製造装置を用いてア
ウターリードを成形するようにした。 Further, the forming mold is composed of a Fomin <br/> Gupanchi and shaping die, these Four
Of the outer part of the forming punch or forming die
A guide means is provided at the position, and the guide means
Of the stay located at the tip of the outer lead
There is a gap in the bending direction of the outer lead,
Guide so that there is almost no gap in the direction perpendicular to the bending direction
The outer leads are formed by using a semiconductor device manufacturing apparatus configured as described above.
【0016】[0016]
【作用】従って、フォーミング金型に形成した案内手段
により、アウターリードの曲げ方向の直交方向には極め
て僅かな隙間しかなく、その直交方向に移動する余地は
殆どなくなるので、アウターリードの成型時、アウター
リードの各先端部を連結しているステーが保持されるこ
とになり、結果としてリードの流れを防止することがで
きる。Therefore, the guide means formed on the forming mold is extremely small in the direction perpendicular to the bending direction of the outer lead.
There is only a small gap and there is no room to move in the orthogonal direction
Since almost no, this the time of the outer lead molding, the stay connecting the respective distal end portion of the outer lead is held
As a result, the flow of the leads can be prevented.
【0017】[0017]
【実施例】以下、この発明の半導体装置の製造方法及び
その装置並びにリードフレームを図1乃至図8を用いて
説明する。これらの説明には、半導体装置としてQFP
型の樹脂封止型半導体装置を例に挙げて説明するが、こ
の発明はQFP型のようなパッケージの四辺からアウタ
ーリードが導出されている半導体装置に限定されるもの
ではなく、パッケージの一辺だけからアウターリードが
導出されている半導体装置やパッケージの二辺からも導
出されている半導体装置にも適用できることは言うまで
もない。なお、図9乃至図14に示した従来技術の構成
部分と同一の構成部分には同一の符号を付し、それらの
説明を省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to the present invention, a device therefor, and a lead frame will be described below with reference to FIGS. In these descriptions, QFP is used as a semiconductor device.
The present invention is not limited to a semiconductor device in which outer leads are led out of four sides of a package, such as a QFP type, but is described as an example. It is needless to say that the present invention can also be applied to a semiconductor device in which the outer leads are derived from the semiconductor device or a semiconductor device in which the outer leads are derived from two sides of the package. The same components as those of the prior art shown in FIGS. 9 to 14 are denoted by the same reference numerals, and their description will be omitted.
【0018】先ず、第1の実施例を図1乃至図5を用い
て説明する。図1はこの発明のフォーミング金型のフォ
ーミングダイ上に、半導体チップをパッケージしたリー
ドフレームを載置したところを示した一部上面斜視図で
あり、図2は図1に示した状態のリードフレームをフォ
ーミングパンチで成形する直前の状態を示した一部断面
図であり、図3は図2に示した状態からフォーミングパ
ンチでリードフレームを成形した状態を示した一部断面
図であり、図4はこの発明のフォーミングダイ上の成形
されたリードフレームの状態を示した上面斜視図であ
り、そして図5はこの発明のリードフレームを示した平
面図である。First, a first embodiment will be described with reference to FIGS. FIG. 1 is a partial top perspective view showing a state where a lead frame on which a semiconductor chip is packaged is mounted on a forming die of a forming die of the present invention, and FIG. 2 is a lead frame in a state shown in FIG. FIG. 3 is a partial cross-sectional view showing a state immediately before molding with a forming punch, and FIG. 3 is a partial cross-sectional view showing a state in which a lead frame has been molded with a forming punch from the state shown in FIG. FIG. 5 is a top perspective view showing a state of the formed lead frame on the forming die of the present invention, and FIG. 5 is a plan view showing the lead frame of the present invention.
【0019】この第1の実施例に用いる、この発明の1
つでもあるリードフレーム1Aを図5に示した。このリ
ードフレーム1Aの大部分の構成は、図14に示したリ
ードフレーム1の構成と同一であって、異なる部分はス
テー9A、9C、9B及び9Dの中央部で、それぞれ長
孔11A及び11Cとセクションバー10B及び10D
側に開口した矩形の形状をした切欠きの案内孔12A、
12C、12B及び12Dを設けた点である。The first embodiment of the present invention used in the first embodiment
FIG. 5 shows one of the lead frames 1A. Most of the configuration of the lead frame 1A is the same as the configuration of the lead frame 1 shown in FIG. 14, and the different portion is the central portion of the stays 9A, 9C, 9B and 9D, and the slots 11A and 11C respectively. Section bars 10B and 10D
A notch guide hole 12A having a rectangular shape opened on the side,
12C, 12B and 12D.
【0020】これらのガイド12A、12C、12B及
び12Dはダイパッド2、インナーリード3、アウター
リード4などをエッチングで形成される場合と同時にエ
ッチングにより形成してもよく、また後のタイバー5を
切断する時に同時に打ち抜いて形成してもよい。These guides 12A, 12C, 12B and 12D may be formed by etching simultaneously with the etching of the die pad 2, the inner lead 3, the outer lead 4, and the like, and also cut the tie bar 5 later. It may be formed by punching at the same time.
【0021】一方、フォーミング金型のフォーミングダ
イ20Aには、図1に示したように、それぞれのセクシ
ョンの表面26A、26B、26C及び26Dの外側部
の中央部に、前記案内孔12A、12C、12B及び1
2Dの開口幅より狭いが、殆ど同一の幅の案内突起27
A、27B、27C及び27Dが形成されている。また
案内突起27Aと27Cとの間隔、及び案内突起27B
と27Dとの間隔は、前記リードフレーム1Aの案内孔
12Aと12C、及び案内孔12B及び12Dの間隔よ
りやや長く寸法取りされている。なお、このフォーミン
グダイ20Aにその他のパッケージ受け22、リード受
け23、アウターリード成形面24などが形成されてい
ることは従来技術のフォーミングダイ20と同様であ
る。On the other hand, as shown in FIG. 1, the forming dies 20A of the forming mold are provided with the guide holes 12A, 12C, and 12C at the center of the outer surfaces of the surfaces 26A, 26B, 26C and 26D of the respective sections. 12B and 1
The guide projection 27 which is narrower than the 2D opening width but almost the same width.
A, 27B, 27C and 27D are formed. The distance between the guide projections 27A and 27C and the guide projection 27B
The distance between the guide holes 12A and 12D is slightly longer than the distance between the guide holes 12A and 12C and the guide holes 12B and 12D of the lead frame 1A. The other package receiver 22, the lead receiver 23, the outer lead forming surface 24, and the like are formed on the forming die 20A in the same manner as the conventional forming die 20.
【0022】次に、図1及び図2に示したように、前記
のリードフレーム1Aを用いた半製品SAを、そのパッ
ケージPがパッケージ受け22に、アウターリード4が
リード受け23に載せて位置決めし、そして各ステー9
A、9C、9B及び9Dの案内孔12A、12C、12
B及び12Dが案内突起27A、27B、27C及び2
7Dに嵌まるように、フォーミングダイ20Aに載せ
る。Next, as shown in FIGS. 1 and 2, the semi-finished product SA using the lead frame 1A is positioned by placing the package P on the package receiver 22 and the outer leads 4 on the lead receiver 23. And each stay 9
Guide holes 12A, 12C, 12 of A, 9C, 9B and 9D
B and 12D are guide projections 27A, 27B, 27C and 2
It is placed on the forming die 20A so as to fit into 7D.
【0023】このように半製品SAを載置すると、前記
各案内孔12A、12B、12C及び12Dの底部と各
案内突起27A、27B、27C及び27Dとの間に、
前記のような寸法取りで構成してあるために、少しばか
りの隙間が開いている。しかし、各案内孔12A、12
C、12B及び12Dの開口と案内突起27A、27
B、27C及び27Dの幅との間には極めて僅かな隙間
しかなく、従って、それらの幅方向に移動する余地は殆
どない。When the semi-finished product SA is placed in this manner, a gap between the bottom of each of the guide holes 12A, 12B, 12C and 12D and each of the guide projections 27A, 27B, 27C and 27D is formed.
Due to the dimensions described above, there is a slight gap. However, each guide hole 12A, 12A
Openings of C, 12B and 12D and guide projections 27A, 27
There is very little clearance between the widths of B, 27C and 27D, so there is little room to move in their width direction.
【0024】このような状態で、図3に示したように、
ノックアウト25でパッケージP及びアウターリード4
を押さえながら、フォーミングパンチ21を下降させて
アウターリード4をアウターリード成形面24に沿って
成形する。この成形中、ステー9A、9C、9B及び9
Dは、それぞれの案内孔12A、12C、12B及び1
2Dに案内突起27A、27B、27C及び27Dが嵌
まり込んでいるために、水平方向には移動せず、上下方
向のみに案内することができ、そして前記隙間の間隔以
内でアウターリード4を押さえることができる。従っ
て、従来技術で見られたリード流れは前記極僅かな間隙
の分だけしか起こすことなく、アウターリード4を所望
の形状に成形することができる。図4に、その成形され
た状態を示す。この後、4本のステー9A、9B、9
C、9Dを切断すると所望の半導体装置を得ることがで
きる。In such a state, as shown in FIG.
Package P and outer lead 4 with knockout 25
While holding down, the forming punch 21 is lowered to form the outer lead 4 along the outer lead forming surface 24. During this molding, stays 9A, 9C, 9B and 9
D is the respective guide holes 12A, 12C, 12B and 1
Since the guide projections 27A, 27B, 27C, and 27D are fitted into the 2D, the guides 27A, 27B, 27C, and 27D can be guided only in the vertical direction without moving in the horizontal direction. be able to. Accordingly, the outer lead 4 can be formed into a desired shape while the lead flow seen in the prior art occurs only for the very small gap. FIG. 4 shows the molded state. After this, the four stays 9A, 9B, 9
By cutting C and 9D, a desired semiconductor device can be obtained.
【0025】前記第1の実施例で用いたリードフレーム
1Aでは、案内孔12A、12B、12C及び12Dを
それぞれステー9A、9B、9C及び9Dに設けたが、
これらのステー9A、9B、9C及び9Dの幅が狭い場
合には、案内孔12A、12B、12C及び12Dを設
けることができない。特に、ステー9B及び9Dの幅
は、通常狭く、これらにそれぞれ案内孔12B及び12
Dを設けるには、相隣る単一リードフレーム間の間隔を
広く開けることが必要になる。このように間隔を広く開
けることは、それだけ多くのリードフレーム用材料を必
要とすることになり、ロスが生じ、コスト高にもなる。In the lead frame 1A used in the first embodiment, the guide holes 12A, 12B, 12C and 12D are provided in the stays 9A, 9B, 9C and 9D, respectively.
When the widths of these stays 9A, 9B, 9C and 9D are narrow, the guide holes 12A, 12B, 12C and 12D cannot be provided. In particular, the width of the stays 9B and 9D is usually narrow, and the stays 9B and 9D have guide holes 12B and 12D, respectively.
In order to provide D, it is necessary to widen the interval between adjacent single lead frames. Such a wide spacing requires a correspondingly large amount of lead frame material, resulting in loss and high cost.
【0026】従って、リードフレームには何ら加工せ
ず、フォーミング金型の方に工夫を凝らして、この発明
の目的を実現させようと発明されたのが以下に記す第2
の実施例である。この第2の実施例を図6を用いて説明
する。Therefore, it was invented in order to realize the object of the present invention that the lead frame was not processed at all and that the purpose of the present invention was realized by devising the forming die.
This is an embodiment of the invention. This second embodiment will be described with reference to FIG.
【0027】この実施例のフォーミングダイをフォーミ
ングダイ20Bとして示す。このフォーミングダイ20
Bの案内手段として、その四側面の外側部の表面26
A、26B、26C及び26Dの両端部に、それぞれ一
対の案内突起27A、27B、27C及び27Dを、そ
れぞれの表面26A、26B、26C及び26Dより高
く形成し、それら各一対の案内突起27A、27B、2
7C及び27Dの間隔をそれぞれリードフレーム1の各
ステー9A、9B、9C及び9Dの長さより極僅か開け
て構成した。なお、図2などで示したパッケージ受け2
2、リード受け23、アウターリード成形面24など
は、このフォーミングダイ20Bにも同様に形成されて
あることはいうまでもない。The forming die of this embodiment is shown as forming die 20B. This forming die 20
As the guide means for B, the outer surface 26 of the four side surfaces thereof
A pair of guide projections 27A, 27B, 27C, and 27D are formed at both ends of A, 26B, 26C, and 26D higher than the respective surfaces 26A, 26B, 26C, and 26D, and the pair of guide projections 27A, 27B are respectively formed. , 2
The intervals of 7C and 27D were configured to be extremely slightly larger than the lengths of the stays 9A, 9B, 9C and 9D of the lead frame 1, respectively. The package receiver 2 shown in FIG.
2. Needless to say, the lead receiving member 23, the outer lead forming surface 24, and the like are similarly formed on the forming die 20B.
【0028】フォーミングダイ20Bはこのように構成
されているので、図6Aに示したように、半製品Sの各
ステー9A、9C、9B及び9Dが前記各一対の案内突
起27A、27B、27C及び27Dの間に嵌め込むよ
うにして、半製品Sをフォーミングダイ20Bに載置
し、この実施例では図示していないが、図2に示したと
同様に、ノックアウト25でパッケージP及び各アウタ
ーリード4を押さえながら、フォーミングパンチ21を
押し下げると、図6Bに示したように、アウターリード
4を所望の形状に成形することができる。Since the forming die 20B is configured as described above, as shown in FIG. 6A, each of the stays 9A, 9C, 9B and 9D of the semi-finished product S is connected to the pair of guide projections 27A, 27B, 27C and The semi-finished product S is placed on the forming die 20B so as to be fitted between 27D and 27D. Although not shown in this embodiment, the package P and each outer lead 4 are pressed by the knockout 25 as shown in FIG. When the forming punch 21 is pressed down, the outer lead 4 can be formed into a desired shape as shown in FIG. 6B.
【0029】この成形時に、半製品Sの各アウターリー
ド4を等間隔で連結している各ステー9A、9B、9C
及び9Dの両端部は前記各案内突起27A、27B、2
7C及び27Dで横方向にずれないように案内されるの
で、従来技術のリードフレーム1をそのままの構成で成
形できる上に、アウターリード4の成形時の欠点であっ
た前記リード流れも防止することができる。At the time of molding, the stays 9A, 9B, 9C connecting the outer leads 4 of the semi-finished product S at equal intervals.
, And 9D are connected to the guide projections 27A, 27B, 2
Since the lead frame 1 is guided so as not to be shifted in the lateral direction at 7C and 27D, the lead frame 1 of the prior art can be formed with the same structure, and the lead flow, which is a disadvantage at the time of forming the outer lead 4, can be prevented. Can be.
【0030】前記第2の実施例では、案内手段をフォー
ミングダイの側に設けたが、この案内手段をフォーミン
グパンチの方に設けることもできる。その実施例を第3
の実施例として図7に示した。In the second embodiment, the guide means is provided on the forming die side. However, the guide means may be provided on the forming punch. Example 3
7 is shown in FIG.
【0031】図示したように、フォーミングパンチ21
Aの四側面の外側部下面の成形面40A、40B、40
C及び40D(成形面40C及び40Dは図示されてい
ない)の両端部に、それぞれ一対の案内突起41A、4
1B、41C及び41D(案内突起41C及び41D図
示されていない)を、それぞれの成形面40A、40
B、40C及び40Dより下方に突出させて形成し、そ
れら各一対の案内突起41A、41B、41C及び41
Dの間隔をそれぞれリードフレーム1の各ステー9A、
9B、9C及び9Dの長さより極僅か開けて構成した。As shown, the forming punch 21
Forming surfaces 40A, 40B, 40 on the lower surface of the outer side of the four side surfaces of A
C and 40D (the molding surfaces 40C and 40D are not shown) are provided at both ends thereof with a pair of guide projections 41A and 4D, respectively.
1B, 41C and 41D (the guide projections 41C and 41D not shown) are connected to the respective molding surfaces 40A, 40D.
B, 40C and 40D so as to protrude downward, and each pair of guide projections 41A, 41B, 41C and 41
D is set to each of the stays 9A of the lead frame 1,
9B, 9C, and 9D were slightly opened from the length.
【0032】フォーミング金型の一方のフォーミングダ
イは、図9及び図10に示した従来技術のフォーミング
ダイ20と同様の構成であって、パッケージ受け22、
リード受け23、アウターリード成形面24などが形成
されていて、そのフォーミングダイ20に半製品Sが同
様に載置される。One of the forming dies of the forming mold has the same configuration as the prior art forming die 20 shown in FIGS.
A lead receiver 23, an outer lead molding surface 24, and the like are formed, and the semi-finished product S is similarly placed on the forming die 20.
【0033】フォーミングパンチ21Aはこのように構
成されているので、図9を用いて説明したように半製品
Sをフォーミングダイ20に載置し、この実施例でも図
示していないが、図2に示したと同様に、ノックアウト
25でパッケージP及び各アウターリード4を押さえな
がら、フォーミングパンチ21Aを押し下げると、前記
各一対の案内突起41A、41B、41C及び41Dは
各ステー9A、9C、9B及び9Dの両端部を挟みなが
ら、各成形面40A、40B、40C及び40Dが各ア
ウターリード4を押し下げながら、各アウターリード4
を所望の形状に成形することができる。Since the forming punch 21A is configured as described above, the semi-finished product S is placed on the forming die 20 as described with reference to FIG. 9, and is not shown in this embodiment. As shown, when the forming punch 21A is pressed down while holding the package P and each outer lead 4 with the knockout 25, the pair of guide projections 41A, 41B, 41C, and 41D cause the stays 9A, 9C, 9B, and 9D to move. While sandwiching both ends, each molding surface 40A, 40B, 40C, and 40D pushes down each outer lead 4 while each outer lead 4
Can be formed into a desired shape.
【0034】この成形時に、半製品Sの各アウターリー
ド4を等間隔で連結している各ステー9A、9B、9C
及び9Dの両端部は前記各案内突起41A、41B、4
1C及び41Dで横方向にずれないように案内されるの
で、従来技術のリードフレーム1をそのままの構成で成
形できる上に、アウターリード4の成形時の欠点であっ
た前記リード流れも防止することができる。At the time of molding, the stays 9A, 9B, 9C connecting the outer leads 4 of the semi-finished product S at equal intervals.
And 9D are provided with the guide projections 41A, 41B, 4
Since the guides 1C and 41D are guided so as not to be displaced in the lateral direction, the lead frame 1 of the prior art can be formed with the same structure, and the lead flow, which is a drawback at the time of forming the outer leads 4, can be prevented. Can be.
【0035】更に、この発明の第4の実施例を図8に示
した。この実施例のフォーミングパンチ21Bは、図7
に示した第3の実施例のフォーミングパンチ21Aの構
成に加えて、前記成形面40A、40B、40C及び4
0D(この図にも成形面40C及び40Dは図示されて
いない)の中央部に、それぞれ1個の案内突起42A、
42B、42C及び42D(案内突起42C及び42D
図示されていない)を、それぞれの成形面40A、40
B、40C及び40Dより下方に突出させて形成した。
突出量は前記案内突起41A、41B、41C及び41
Dの突出量と等しくする。FIG. 8 shows a fourth embodiment of the present invention. The forming punch 21B of this embodiment is similar to that of FIG.
In addition to the configuration of the forming punch 21A of the third embodiment shown in FIG. 3, the molding surfaces 40A, 40B, 40C and 4
0D (the molding surfaces 40C and 40D are also not shown in this figure) are each provided with one guide projection 42A,
42B, 42C and 42D (guide protrusions 42C and 42D
(Not shown), the respective molding surfaces 40A, 40A
B, 40C and 40D.
The protrusion amount is determined by the guide protrusions 41A, 41B, 41C and 41.
D is equal to the amount of protrusion.
【0036】このフォーミング金型で成形されるリード
フレームは、図5に示した、案内孔12A、12C、1
2B及び12Dが形成されたリードフレーム1Aであっ
て、このリードフレーム1Aのアウターリード4の位置
決めは、前記フォーミングパンチ21Bの各一対の案内
突起41A、41B、41C及び41Dで各ステー9
A、9C、9B及び9Dの両端部を挟み、前記案内突起
42A、42B、42C及び42Dが前記各案内孔12
A、12C、12B及び12Dに嵌まり込んで行われる
ように構成したものである。The lead frame formed by this forming die has the guide holes 12A, 12C, 1 shown in FIG.
The outer lead 4 of the lead frame 1A is formed with a pair of guide projections 41A, 41B, 41C and 41D of the forming punch 21B.
A, 9C, 9B and 9D are sandwiched between the guide projections 42A, 42B, 42C and 42D.
A, 12C, 12B, and 12D.
【0037】前記案内突起42A、42B、42C及び
42Dの突出量を案内突起41A、41B、41C及び
41Dの突出量よりやや長く突出させて構成すると、フ
ォーミングパンチ21Bを下降させた時に、各一対の案
内突起41A、41B、41C及び41Dが各ステー9
A、9C、9B及び9Dの両端部を挟む前に、前記案内
突起42A、42B、42C及び42Dがそれぞれ前記
案内孔12A、12C、12B及び12Dに嵌まり込む
ので、各ステー9A、9C、9B及び9Dの位置決めが
し易くなる。If the projections of the guide projections 42A, 42B, 42C and 42D are made to project slightly longer than the projections of the guide projections 41A, 41B, 41C and 41D, when the forming punch 21B is lowered, each of the pair of projections is lowered. Each of the guide projections 41A, 41B, 41C and 41D is
Before sandwiching both ends of A, 9C, 9B, and 9D, the guide projections 42A, 42B, 42C, and 42D fit into the guide holes 12A, 12C, 12B, and 12D, respectively. And 9D can be easily positioned.
【0038】フォーミングダイ20は図9及び図10に
示した従来技術のものと同様の構成であり、これらのフ
ォーミング金型でアウターリード4を成形表面26A、
26B、26C及び26Dに沿って所望の形状に成形で
きることも同様であるので、それらの説明は省略する。The forming die 20 has the same structure as that of the prior art shown in FIGS. 9 and 10, and the outer leads 4 are formed by these forming dies on the forming surfaces 26A and 26A.
The same applies to molding into a desired shape along 26B, 26C, and 26D, and a description thereof will be omitted.
【0039】[0039]
【発明の効果】以上、説明したように、この発明によれ
ば、フォーミング金型に形成した案内手段により、アウ
ターリードの成形時、アウターリードの各先端部を連結
しているステーが保持されるので、リード流れを防止す
ることができ、従って、アウターリード成形時に発生し
がちなリード曲がりを防ぐことができる。しかも、前記
案内手段で各ステーの位置決めも行っているので、半製
品をフォーミングダイに載置した時、パッケージのセン
タリングができ、パッケージの寸法のばらつきによるア
ウターリード形状のばらつきも矯正することができるな
ど、数々の優れた効果が得られる。As described above, according to the present invention, the stay connecting the tips of the outer leads is held by the guide means formed on the forming mold when the outer leads are formed. Therefore, it is possible to prevent the flow of the leads, and thus to prevent the bending of the leads, which tends to occur when the outer leads are formed. Moreover, since the stays are also positioned by the guide means, when the semi-finished product is placed on the forming die, the centering of the package can be performed, and the variation in the outer lead shape due to the variation in the package size can be corrected. And many other excellent effects.
【図1】この発明のフォーミング金型のフォーミングダ
イ上に、半導体チップをパッケージしたリードフレーム
を載置したところを示した一部上面斜視図である。FIG. 1 is a partial top perspective view showing a state where a lead frame in which a semiconductor chip is packaged is mounted on a forming die of a forming die according to the present invention.
【図2】図1に示した状態のリードフレームをフォーミ
ングパンチで成形する直前の状態を示した、図1のAー
A線上における一部断面図である。FIG. 2 is a partial cross-sectional view taken along line AA of FIG. 1, showing a state immediately before the lead frame in the state shown in FIG. 1 is formed by a forming punch.
【図3】図2に示した状態からフォーミングパンチでリ
ードフレームを成形した状態を示した、図4のAーA線
上における一部断面図である。FIG. 3 is a partial cross-sectional view taken along line AA of FIG. 4, showing a state in which a lead frame has been formed by a forming punch from the state shown in FIG. 2;
【図4】この発明のフォーミングダイ上の成形されたリ
ードフレームの状態を示した上面斜視図である。FIG. 4 is a top perspective view showing a state of a lead frame formed on a forming die of the present invention.
【図5】この発明のリードフレームを示した平面図であ
る。FIG. 5 is a plan view showing a lead frame of the present invention.
【図6】この発明の第2の実施例であって、同図Aはこ
の発明のフォーミング金型のフォーミングダイ上に、半
導体チップをパッケージしたリードフレームを載置した
ところを示した一部上面斜視図であり、同図Bはフォー
ミングダイ上の成形されたリードフレームの状態を示し
た上面斜視図である。FIG. 6 is a second embodiment of the present invention, and FIG. A is a partial top view showing a state where a lead frame in which a semiconductor chip is packaged is mounted on a forming die of a forming die of the present invention; FIG. B is a top perspective view showing a state of a lead frame formed on a forming die.
【図7】この発明の第3の実施例であって、この発明の
フォーミング金型のフォーミングダイ上に、半導体チッ
プをパッケージしたリードフレームを載置し、フォーミ
ングパンチで成形する前の状態を示した一部上面斜視図
である。FIG. 7 shows a third embodiment of the present invention, in which a lead frame on which a semiconductor chip is packaged is mounted on a forming die of a forming die of the present invention, and is not yet formed by a forming punch. FIG.
【図8】この発明の第4の実施例であって、この発明の
フォーミング金型のフォーミングダイ上に、半導体チッ
プをパッケージしたリードフレームを載置し、フォーミ
ングパンチで成形する前の状態を示した一部上面斜視図
である。FIG. 8 shows a fourth embodiment of the present invention, in which a lead frame in which a semiconductor chip is packaged is mounted on a forming die of a forming die of the present invention, and is not yet formed by a forming punch. FIG.
【図9】従来技術のフォーミング金型のフォーミングダ
イ上に、半導体チップをパッケージしたリードフレーム
を載置したところを示した一部上面斜視図である。FIG. 9 is a partial top perspective view showing a state where a lead frame in which a semiconductor chip is packaged is mounted on a forming die of a conventional forming mold.
【図10】図9に示した状態のリードフレームをフォー
ミングパンチで成形する直前の状態を示した、図9のA
ーA線上における一部断面図である。10A shows a state immediately before the lead frame in the state shown in FIG. 9 is formed by a forming punch, and FIG.
FIG. 3 is a partial cross-sectional view taken along line A.
【図11】図10に示した状態からフォーミングパンチ
でリードフレームを成形した状態を示した、図12のA
ーA線上における一部断面図である。FIG. 11A shows a state in which a lead frame has been formed by a forming punch from the state shown in FIG. 10;
FIG. 3 is a partial cross-sectional view taken along line A.
【図12】フォーミングダイ上の成形されたリードフレ
ームの状態を示した上面斜視図である。FIG. 12 is a top perspective view showing a state of a lead frame formed on a forming die.
【図13】アウターリードの形状を説明するための一部
断面図である。FIG. 13 is a partial cross-sectional view for explaining the shape of an outer lead.
【図14】従来技術のリードフレームを示した平面図で
ある。FIG. 14 is a plan view showing a conventional lead frame.
1 リードフレーム 1A リードフレーム 2 ダイパッド 3 インナーリード 4 アウターリード 5 タイバー 7 フレーム 9A ステー 9B ステー 9C ステー 9D ステー 12A 案内孔 12B 案内孔 12C 案内孔 12D 案内孔 20 フォーミングダイ 20A フォーミングダイ 20B フォーミングダイ 21 フォーミングパンチ 21A フォーミングパンチ 21B フォーミングパンチ 22 パッケージ受け 23 リード受け 24 アウターリード成形面 25 ノックアウト 26A 成形表面 26B 成形表面 26C 成形表面 26D 成形表面 27A 案内突起 27B 案内突起 27C 案内突起 27D 案内突起 40A 成形面 40B 成形面 40C 成形面 40D 成形面 41A 案内突起 41B 案内突起 41C 案内突起 41D 案内突起 42A 案内突起 42B 案内突起 42C 案内突起 42D 案内突起 S 半製品 SA 半製品 P パッケージ DESCRIPTION OF SYMBOLS 1 Lead frame 1A Lead frame 2 Die pad 3 Inner lead 4 Outer lead 5 Tie bar 7 Frame 9A Stay 9B Stay 9C Stay 9D Stay 12A Guide hole 12B Guide hole 12C Guide hole 12D Guide hole 20 Forming die 20A Forming die 20B Forming die Reference Signs List 21A Forming punch 21B Forming punch 22 Package receiver 23 Lead receiver 24 Outer lead molding surface 25 Knockout 26A Molding surface 26B Molding surface 26C Molding surface 26D Molding surface 27A Guide projection 27B Guide projection 27C Guide projection 27D Guide projection 40A Mold surface 40B Forming surface 40D Forming surface 41A Guide protrusion 41B Guide protrusion 41C Guide protrusion 41D Guide protrusion 42 A Guide projection 42B Guide projection 42C Guide projection 42D Guide projection S Semi-finished product SA Semi-finished product P Package
Claims (3)
プを封止したパッケージの周縁から導出されている複数
のアウターリードの先端部が整列した状態で連結された
リードフレームをフォーミング金型に載置、固定し、前記フォーミング金型の一部分で、前記アウターリード
の先端部に位置するステーの一部分を、前記アウターリ
ードの曲げ方向には隙間があるが当該曲げ方向の直交方
向には隙間が略生じないように案内し、 その案内によって前記 リードフレームの先端部の前記直
交方向への移動を阻止するように保持しながら、前記フ
ォーミング金型で前記アウターリードを所望の形状に成
形することを特徴とする半導体装置の製造方法。1. A lead frame on which a semiconductor chip is mounted and a plurality of outer leads led out from a peripheral edge of a package in which the semiconductor chip is sealed are connected in a state where tips of the outer leads are aligned. Fix, and, in a part of the forming mold, the outer lead
Part of the stay located at the tip of the outer
There is a gap in the bending direction of the cable, but it is orthogonal to the bending direction.
The direction and guided so as not to substantially a gap, the straight tip portion of the lead frame by the guide
A method of manufacturing a semiconductor device, comprising forming the outer lead into a desired shape with the forming mold while holding the outer lead so as to prevent movement in the cross direction .
ンチとフォーミングダイとからなり、 これらフォーミングパンチまたはフォーミングダイに
は、その外側部の所定の位置に案内手段が設けられてお
り、 前記案内手段によって前記アウターリードの先端部に位
置するステーの一部分を、前記アウターリードの曲げ方
向には隙間があるが当該曲げ方向の直交方向には隙間が
略生じないように案内するように構成された ことを特徴
とする請求項1に記載の半導体装置の製造方法に用いる
ことができる半導体装置の製造装置。2. The forming die comprises a forming punch and a forming die, and the forming punch or the forming die is provided with a guide means at a predetermined position on an outer portion thereof .
The guide means positions the distal end of the outer lead.
Part of the stay to be placed
Direction, there is a gap in the direction orthogonal to the bending direction.
2. The apparatus for manufacturing a semiconductor device according to claim 1, wherein the apparatus is configured to be guided so as not to substantially occur .
沿って所定の間隔で形成された複数のインナーリード、
これらのインナーリードに対応して形成された複数のア
ウターリード、これらアウターリードの先端部を整列し
て連結したステーからなるとともに、 前記ステーの所定の位置には案内手段が形成されてお
り、 前記案内手段が、前記アウターリードを所望の形状に成
形するフォーミング金型によって、前記アウターリード
の曲げ方向には隙間があるが当該曲げ方向の直交方向に
は隙間が略生じないように案内されるように構成された
ことを特徴とするリードフレーム。3. A die pad, a plurality of inner leads formed at predetermined intervals along side edges of the die pad,
These multiple outer leads formed corresponding to the inner leads, these outer lead of the tip, such a stay linked by aligning the Rutotomoni, in place of the stay at hotel formed a guide means
The guide means forms the outer lead into a desired shape.
Depending on the forming die to be formed, the outer lead
There is a gap in the bending direction, but in the direction orthogonal to the bending direction
Is a lead frame configured to be guided so that a gap is not substantially generated .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04099132A JP3144040B2 (en) | 1992-04-20 | 1992-04-20 | Semiconductor device manufacturing method and device, and lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04099132A JP3144040B2 (en) | 1992-04-20 | 1992-04-20 | Semiconductor device manufacturing method and device, and lead frame |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05299550A JPH05299550A (en) | 1993-11-12 |
JP3144040B2 true JP3144040B2 (en) | 2001-03-07 |
Family
ID=14239219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04099132A Expired - Fee Related JP3144040B2 (en) | 1992-04-20 | 1992-04-20 | Semiconductor device manufacturing method and device, and lead frame |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3144040B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101251671B1 (en) | 2006-02-01 | 2013-04-05 | 니치아 카가쿠 고교 가부시키가이샤 | Semiconductor device and manufacturing method thereof, and housing frame and manufacturing method thereof |
-
1992
- 1992-04-20 JP JP04099132A patent/JP3144040B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101251671B1 (en) | 2006-02-01 | 2013-04-05 | 니치아 카가쿠 고교 가부시키가이샤 | Semiconductor device and manufacturing method thereof, and housing frame and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH05299550A (en) | 1993-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010198B1 (en) | Leadframe and method of producing electronic components using such improved lead frame | |
CN100517682C (en) | Semiconductor device and its producing method | |
US4951119A (en) | Lead frame for semiconductor devices | |
JP3209696B2 (en) | Electronic component manufacturing method | |
JPH01175250A (en) | Lead frame and semiconductor device using it | |
EP0701280B1 (en) | Lead frame and process of producing it | |
JP3144040B2 (en) | Semiconductor device manufacturing method and device, and lead frame | |
US5920113A (en) | Leadframe structure having moveable sub-frame | |
US11569152B2 (en) | Electronic device with lead pitch gap | |
JPH03296254A (en) | Lead frame | |
US11264310B2 (en) | Spring bar leadframe, method and packaged electronic device with zero draft angle | |
JPS61216354A (en) | Manufacture of lead frame | |
US6586821B1 (en) | Lead-frame forming for improved thermal performance | |
JP2729142B2 (en) | Semiconductor device manufacturing equipment | |
JP2874435B2 (en) | Method for manufacturing resin-encapsulated semiconductor device and lead frame | |
US11569154B2 (en) | Interdigitated outward and inward bent leads for packaged electronic device | |
JPH02137253A (en) | Semiconductor device | |
JPH0472389B2 (en) | ||
KR100479916B1 (en) | Taping apparatus of lead frame | |
US20030151120A1 (en) | Lead-frame forming for improved thermal performance | |
JPS5826535Y2 (en) | Multiple lead frame for integrated circuit devices | |
JPH0228963A (en) | Mold for cutting and shaping semiconductor | |
KR0170022B1 (en) | Leadframe for semiconductor package | |
JPH02288258A (en) | Semiconductor device, manufacture thereof and molding tool | |
JPH0766357A (en) | Lead frame, its manufacture and semiconductor device using the frame |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |