JP3143211B2 - Left and right pincushion distortion correction device - Google Patents

Left and right pincushion distortion correction device

Info

Publication number
JP3143211B2
JP3143211B2 JP13608792A JP13608792A JP3143211B2 JP 3143211 B2 JP3143211 B2 JP 3143211B2 JP 13608792 A JP13608792 A JP 13608792A JP 13608792 A JP13608792 A JP 13608792A JP 3143211 B2 JP3143211 B2 JP 3143211B2
Authority
JP
Japan
Prior art keywords
correction
voltage
output
vertical
pincushion distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13608792A
Other languages
Japanese (ja)
Other versions
JPH05308538A (en
Inventor
敦司 柴田
秀郎 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13608792A priority Critical patent/JP3143211B2/en
Publication of JPH05308538A publication Critical patent/JPH05308538A/en
Application granted granted Critical
Publication of JP3143211B2 publication Critical patent/JP3143211B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機等
の左右糸巻歪補正装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pincushion distortion correcting device for a television receiver or the like.

【0002】[0002]

【従来の技術】従来、テレビジョン受像機やディスプレ
イ装置のCRTに生じる左右方向の歪み(乱れ)として
は、主に、 (ア)CRTの曲率に起因するもの (イ)偏向ヨークの磁界の乱れに起因するもの がある。
2. Description of the Related Art Conventionally, lateral distortion (disturbance) in a CRT of a television receiver or a display device is mainly caused by (a) curvature of the CRT (a) disturbance of a magnetic field of a deflection yoke. Some are due to

【0003】そして、(ア)はいわゆる左右糸巻歪みで
あり、左,右(CRT画面の右半分と左半分)及び上,
下に対称に生じ、受像機間(セット間)のばらつきは少
ない。また、(イ)は偏向ヨークの磁界分布の乱れによ
り生じるため、必ずしも対称ではなく、セット間のばら
つきも多い。
[0003] (A) is a so-called pincushion distortion, left and right (right half and left half of the CRT screen) and upper,
It occurs symmetrically below and there is little variation between receivers (between sets). In addition, (a) is not necessarily symmetrical because the magnetic field distribution of the deflection yoke is disturbed, and there is much variation between sets.

【0004】また、近年の受像機等にはフェースプレー
ト中央部がフラットになった非球面状のCRTが用いら
れ、このCRTは従来の球面状のCRTに比して中央部
の糸巻歪みが大きくなり、周辺部の糸巻歪みが小さくな
る傾向がある。
In recent years, a non-spherical CRT having a flat central portion of a face plate is used in a recent image receiver or the like. This CRT has a larger pincushion distortion at the central portion than a conventional spherical CRT. This tends to reduce pincushion distortion in the peripheral portion.

【0005】そして、従来の左右糸巻歪補正装置は、前
記の非球面状CRTにも適合させるため、実開平1−1
77661号公報(H04N 3/23)等に記載され
ているように、垂直鋸波電圧を積分して糸巻歪補正用の
パラボラ波電圧を形成する際の信号帰還量を可変し、こ
の可変で補正されたパラボラ波電圧により、水平出力回
路の水平偏向コイルに流れる電流を垂直周期で変調す
る。
The conventional left and right pincushion distortion correction device is adapted to the above-mentioned aspherical CRT.
As described in the publication No. 77661 (H04N 3/23) and the like, the amount of signal feedback at the time of forming a parabolic wave voltage for pincushion distortion correction by integrating a vertical sawtooth voltage is varied, and the correction is performed by this variable. The current flowing in the horizontal deflection coil of the horizontal output circuit is modulated with the vertical cycle by the parabolic wave voltage thus obtained.

【0006】[0006]

【発明が解決しようとする課題】前記従来の補正装置の
場合、ツェナダイオード或いはダイオードのスイッチン
グにより、パラボラ波電圧の大きさに応じて補正量を段
階的に可変して調整するため、補正特性が上下対称にし
かならず、とくに前記(イ)の上下非対称な歪みの補正
が行えない問題点があり、前記(イ)の歪みを含むCR
画面全体の左右糸巻歪みの精度のよい補正が行えな
い問題点がある。
In the case of the above-mentioned conventional correction device, the amount of correction is adjusted stepwise in accordance with the magnitude of the parabolic wave voltage by switching of a zener diode or a diode, so that the correction characteristic is low. There is a problem that it is not only vertically symmetrical, and in particular, it is not possible to correct the vertically asymmetrical distortion of the above (a).
T of the entire screen of the left and right pincushion distortion accurate correction of a problem can not be performed.

【0007】本発明は、前記(イ)の歪みを含むCRT
の画面全体の左右糸巻歪みの精度のよい補正が行える左
右糸巻歪補正装置を提供することを目的とする。
The present invention relates to a CRT including the distortion (a).
It is an object of the present invention to provide a left and right pincushion distortion correction device capable of accurately correcting left and right pincushion distortion of the entire screen .

【0008】[0008]

【課題を解決するための手段】前記の目的を達成するた
めに、本発明の左右糸巻歪補正装置においては、垂直同
期信号を基準にして毎垂直周期を複数の補正区間に分割
し、前記各補正区間の画面走査のタイミングで前記各補
正区間それぞれの補正量調整電圧の選択信号を形成する
補正区間設定部と、前記各選択信号により複数の設定電
圧から択一的に選択した電圧,又は前記選択信号により
前記各設定電圧から選択した複数の電圧を抵抗を介して
並列合成した電圧の積分平滑電圧を、前記補正量調整電
圧としてパラボラ波電圧に重畳する補正量調整部とを備
える。
To SUMMARY OF THE INVENTION To achieve the above object, in the left and right pincushion distortion correction apparatus of the present invention, the every vertical period based on the vertical sync signal into a plurality of correction sections divided
Then, at the timing of screen scanning in each of the correction sections, each of the corrections is performed.
A correction interval setting unit that forms a positive section selection signal of the respective correction amount adjustment voltage, a plurality of setting conductive by the respective selection No.択信
Alternatively selected voltage from pressure, or a plurality of voltages selected from the respective set voltage by the selection signal via a resistor
The integration smoothed voltage of the parallel combined voltage, the correction amount adjusting electrostatic
A correction amount adjusting unit that superimposes the pressure on the parabolic wave voltage.

【0009】[0009]

【作用】前記のように構成された本発明の補正装置の場
合、補正区間設定部によりCRT画面の走査にしたがっ
その画面全体を上下方向に分割した各補正区間の補正
量調整電圧の選択信号が形成される。
In the correction apparatus of the present invention having the above-described configuration, the correction section setting section corrects each correction section obtained by dividing the entire screen in the vertical direction in accordance with scanning of the CRT screen.
A selection signal for the quantity adjustment voltage is formed.

【0010】さらに、これらの選択信号に基づ補正量
調整部の電圧選択により、各補正区間それぞれの補正量
調整電圧を形成してこの電圧をパラボラ波電圧に重畳
、パラボラ波電圧を調整し歪みに対する補正量を
補正区間毎に調整する。
Furthermore, the voltage selection of based rather correction amount adjuster to these selection signals, superimposes the voltage to the parabolic wave voltage to form a correction amount adjusting voltages of each correction interval, Pas Laboratories wave voltage adjusted to each of the correction amount with respect to the distortion
Adjust for each correction section .

【0011】そして、CRT画面全体が上下方向の複数
の補正区間に分割され、しかも、これらの補正区間毎に
補正量調整電圧を自在に設定できるため、セット間でば
らつきがある上下非対称な歪みの補正も行うことがで
き、CRT画面全体の左右糸巻歪みの精度のよい補正が
行え、補正区間を細かくすることにより補正精度が著し
く向上する。
[0011] The entire CRT screen has a plurality of vertical
Is divided into the correction section, moreover, it is possible to freely set the correction amount adjustment voltage for each of these correction interval, correction of vertically asymmetric distortion there are variations between sets are lines Ukoto is
To correct the pincushion distortion of the entire CRT screen with high accuracy.
The correction accuracy can be significantly improved by making the correction section finer.

【0012】[0012]

【実施例】実施例について、図1〜図6を参照して説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment will be described with reference to FIGS.

【0013】(1実施例) まず、1実施例について、図1ないし図4を参照して説
明する。図1において、1は水平ドライブ信号の入力端
子、2はダイオードモジュレーション回路代々ばれる水
平出力回路であり、前記公報に記載の回路と同様、水平
出力トランジスタQ1、ダンパ用ダイオードD1、D
2、帰線容量C1、C2及び水平出力トランスの1次巻
線L1、水平偏向コイルL2、S字補正コンデンサC
3、変調器コイルL4、変調器コンデンサC4からな
る。
(First Embodiment) First, one embodiment will be described with reference to FIGS. In FIG. 1, reference numeral 1 denotes an input terminal of a horizontal drive signal, and 2 denotes a horizontal output circuit having various diode modulation circuits. As in the circuit described in the above publication, a horizontal output transistor Q1 and damper diodes D1, D
2. Retrace capacitances C1 and C2, primary winding L1 of horizontal output transformer, horizontal deflection coil L2, S-shaped correction capacitor C
3. Consists of a modulator coil L4 and a modulator capacitor C4.

【0014】3は垂直出力回路、L4は垂直偏向コイ
ル、C5は垂直カップリングコンデンサ、R1は交流帰
還抵抗、C6は結合コンデンサ、4は垂直鋸波電圧の入
力端子、5はパラボラ波電圧発生用の補正回路部であ
り、ミラー積分回路用の可変抵抗VR1,コンデンサC
7,直流帰還抵抗R2,直流出力電圧調整用の可変抵抗
VR2,反転増幅用のドライブトランジスタQ2,出力
トランジスタQ3及びチョークコイルL4,ベース入力
抵抗R3,バイアス抵抗R4からなる。
Reference numeral 3 denotes a vertical output circuit, L4 denotes a vertical deflection coil, C5 denotes a vertical coupling capacitor, R1 denotes an AC feedback resistor, C6 denotes a coupling capacitor, 4 denotes a vertical sawtooth voltage input terminal, and 5 denotes a parabolic wave voltage generation. And a variable resistor VR1 and a capacitor C for the Miller integrating circuit.
7, a DC feedback resistor R2, a variable resistor VR for adjusting a DC output voltage, a drive transistor Q2 for inverting amplification, an output transistor Q3, a choke coil L4, a base input resistor R3, and a bias resistor R4.

【0015】6は垂直同期信号Svの入力端子、7Aは
補正制御部であり、補正区間設定部8A,補正量調整部
9Aからなり、設定部8Aは5個の単安定マルチバイブ
レータ(以下モノマルチという)10a〜10eの縦列
回路及び2個のナンドゲート11a,11bにより形成
され、調整部9Aは型番μPD4051Bのアナログス
イッチ回路12,補正量調整電圧設定用の5個の可変抵
抗VR3〜VR7及び分圧用の抵抗R5,R6により形
成されている。
Reference numeral 6 denotes an input terminal of the vertical synchronizing signal Sv, 7A denotes a correction control unit, which comprises a correction section setting unit 8A and a correction amount adjustment unit 9A. The setting unit 8A is composed of five monostable multivibrators (hereinafter referred to as monomultivibrators). The adjustment unit 9A is formed by a cascade circuit of 10a to 10e and two NAND gates 11a and 11b, and an adjustment unit 9A includes an analog switch circuit 12 of a model number PD4051B, five variable resistors VR3 to VR7 for setting a correction amount adjustment voltage, and a voltage division Are formed by the resistors R5 and R6.

【0016】なお、図中の+B,Vccは正直流バイア
ス電源端子、−Bは負直流バイアス電源端子である。ま
た、アナログスイッチ回路12において、A,B,Cは
コントロール端子、Xは出力端子、INHはハイレベル
アクティブの動作禁止用の禁止ゲート端子、X0〜X7
は出力端子Xに択一的に選択されて接続される入力端子
である。
In the figure, + B and Vcc are positive DC bias power supply terminals, and -B is a negative DC bias power supply terminal. In the analog switch circuit 12, A, B, and C are control terminals, X is an output terminal, INH is a prohibition gate terminal for prohibiting high-level active operation, and X0 to X7.
Is an input terminal which is alternatively selected and connected to the output terminal X.

【0017】そして、水平ドライブ回路から入力端子1
に供給された水平ドライブ信号により、水平出力回路2
の水平出力トランジスタQ1がスイッチングし、このス
イッチングにより偏向コイルL2に水平周期の鋸波電流
が流れるとともに出力トランスの1次巻線L1に高圧出
力用の電流が流れる。
Then, the input terminal 1 is input from the horizontal drive circuit.
Output circuit 2 by the horizontal drive signal supplied to the
The horizontal output transistor Q1 is switched, and this switching causes a horizontal period sawtooth current to flow through the deflection coil L2 and a high voltage output current to flow through the primary winding L1 of the output transformer.

【0018】また、垂直出力回路3から偏向コイルL4
に供給される垂直偏向電流に基づき、入力端子4に垂直
鋸波電圧V1が供給され、この電圧V1は補正回路部5
によりミラー積分されて反転増幅される。
Further, the vertical output circuit 3 supplies the deflection coil L4
Is supplied to the input terminal 4 based on the vertical deflection current supplied to the input terminal 4, and the voltage V 1 is supplied to the correction circuit unit 5.
Is subjected to Miller integration and inverted and amplified.

【0019】この反転増幅により左右糸巻歪補正用のパ
ラボラ波電圧V2が形成され、この電圧V2がチョーク
コイルL4を介して水平出力回路2に供給される。そし
て、パラボラ波電圧V2により偏向コイルL2を流れる
電流に垂直周期の変調がかけられ、左右糸巻歪みが補正
される。
The parabolic wave voltage V2 for correcting pincushion distortion is formed by this inversion amplification, and this voltage V2 is supplied to the horizontal output circuit 2 via the choke coil L4. Then, the current flowing through the deflection coil L2 is modulated in the vertical cycle by the parabolic wave voltage V2, and the pincushion distortion is corrected.

【0020】ところで、パラボラ波電圧V2を垂直鋸波
電圧V1のミラー積分で形成するのみでは、従来例で説
明したように上下非対称の歪みの補正が行えない等の不
都合が生じる。そこで、この実施例では補正制御部7A
によりパラボラ波電圧V2をつぎに説明するように調整
する。
However, simply forming the parabolic wave voltage V2 by mirror integration of the vertical sawtooth voltage V1 causes inconveniences such as the inability to correct vertically asymmetric distortion as described in the conventional example. Therefore, in this embodiment, the correction control unit 7A
To adjust the parabolic wave voltage V2 as described below.

【0021】まず、図2の(a)のパルス幅τvの垂直
同期信号Svを入力端子6からモノマルチ10aに供給
し、モノマルチ10a〜10eを順次にトリガする。こ
のとき、モノマルチ10a〜10dの出力Sa〜Sd
は、図2の(b)〜(e)に示すようにそれぞれ入力
(=Sv,Sa,Sb,Sc)の立上りに同期して立下
り、パルス幅τa〜τdのローレベルパルスを発生す
る。
First, the vertical synchronizing signal Sv having the pulse width τv shown in FIG. 2A is supplied from the input terminal 6 to the mono-multi 10a, and the mono-multis 10a to 10e are sequentially triggered. At this time, the outputs Sa to Sd of the mono multis 10a to 10d
Fall in synchronism with the rising edges of the inputs (= Sv, Sa, Sb, Sc) as shown in FIGS. 2B to 2E, and generate low-level pulses having pulse widths τa to τd.

【0022】また、モノマルチ10eの出力Seは図2
の(f)に示すように、入力(=Sd)の立下りに同期
して立上り、パルス幅τeのハイレベルパルスを発生す
る。さらに、出力Sb,Sdがナンドゲート11aに供
給されるとともに、出力Sc,Sdがナンドゲート11
bに供給され、両ゲート11a,11bの出力Sf,S
gは図2の(g),(h)に示すようになる。
The output Se of the mono-multi 10e is shown in FIG.
(F), the signal rises in synchronization with the fall of the input (= Sd) and generates a high-level pulse having a pulse width τe. Further, the outputs Sb and Sd are supplied to the NAND gate 11a, and the outputs Sc and Sd are supplied to the NAND gate 11a.
b and outputs Sf, S of both gates 11a, 11b.
g becomes as shown in (g) and (h) of FIG.

【0023】そして、垂直同期信号Svを基準にして形
成された出力Se,Sf,Sgはそれらのハイレベ
ル(”1”),ローレベル(”0”)の組合せにより、
毎垂直期間(1画面)にその期間を分割してCRT画面
全体を上下方向に分割したτv+τa,τb,τc,τ
d,τeの5補正区間それぞれの補正量調整電圧の選択
信号になる。
The outputs Se, Sf and Sg formed based on the vertical synchronizing signal Sv are determined by a combination of their high level ("1") and low level ("0").
CRT screen divided into vertical periods (one screen)
Τv + τa, τb, τc, τ obtained by dividing the whole in the vertical direction
It becomes a selection signal of the correction amount adjustment voltage in each of the five correction sections of d and τe.

【0024】この選択信号,すなわち各補正区間の画面
走査のタイミングで形成された出力Se,Sf,Sgが
スイッチ回路12のコントロール端子C,A,Bに供給
され、この供給により、スイッチ回路12の可変抵抗V
R3〜VR7が接続された各入力端子X0〜X4と出力
端子Xとの間が画面走査にしたがって択一的にオンす
る。
This selection signal, that is , the screen of each correction section
Outputs Se, Sf, and Sg formed at the timing of scanning are supplied to the control terminals C, A, and B of the switch circuit 12.
Between the input terminals X0 to X4 to which R3 to VR7 are connected and the output terminal X are selectively turned on in accordance with screen scanning.

【0025】そして、この択一的なオンにより選択され
た入力端子の設定電圧,例えば入力端子X0の可変抵抗
VR3で設定された電圧が入力端子X0,出力端子Xを
介して抵抗R5,R6の接続点に、補正量調整電圧とし
て出力される。
[0025] Then, set the voltage of the alternative on the selected input terminal, for example, a variable resistor VR3 voltage input terminal X0 set in the input terminal X0, the resistors R5, R6 via the output terminal X Connect the correction amount adjustment voltage to the connection point.
Ru is output Te.

【0026】この調整電圧の出力Sxが抵抗R6を介し
て補正回路部5のトランジスタQ2のベースに与えら
れ、垂直鋸波電圧V1に基づくパラボラ波電圧に補正量
調整電圧が多重される。
The output Sx of the adjustment voltage is applied to the base of the transistor Q2 of the correction circuit unit 5 via the resistor R6, and the correction amount adjustment voltage is multiplexed with the parabolic wave voltage based on the vertical sawtooth voltage V1.

【0027】そして、各補正区間の選択信号により選択
した補正量調整電圧の多重により、偏向回路2に供給さ
れるパラボラ波電圧V2はCRT画面の走査にしたがっ
、各補正区間の補正量の適当な調整が施される。な
お、図3の(a)に示す垂直鋸波電圧に基づくパラボラ
波電圧が同図の(b)の実線の場合、出力Sx及びこの
出力Sxに基づく調整特性の1例はつぎに説明するよう
になる。
Then, selection is made by a selection signal of each correction section.
The multiplex of correction amount adjustment voltage, the parabolic wave voltage V2 to be supplied to the deflection circuit 2 according to the scanning of C RT screen, appropriate adjustment of the correction amount of the correction section is performed. When the parabolic wave voltage based on the vertical sawtooth voltage shown in FIG. 3A is a solid line in FIG. 3B, an example of the output Sx and an adjustment characteristic based on the output Sx will be described below. Become.

【0028】すなわち、図3の(c),(d),(e)
に示すコントロール端子A,B,Cの信号の組合せに基
づき、可変抵抗VR3〜VR7が択一的に選択され、1
垂直期間1Vの出力Sxは同図の(f)に示すように補
正区間に応じて変化する。そして、この補正区間に応じ
た出力Sxの変化により、図3の(b)の実線のパラボ
ラ波電圧(調整前のパラボラ波電圧)は補正区間毎に分
割して個別に補正量が調整され、同図の(b)の破線に
示すパラボラ波電圧V2になる。
That is, (c), (d) and (e) of FIG.
The variable resistors VR3 to VR7 are selectively selected based on the combination of the signals of the control terminals A, B, and C shown in FIG.
The output Sx in the vertical period 1V changes according to the correction section as shown in FIG. Then, by the change of the output Sx according to the correction section, the parabolic wave voltage (parabolic wave voltage before adjustment) indicated by the solid line in FIG. 3B is divided for each correction section, and the correction amount is individually adjusted. The parabolic wave voltage V2 shown by the broken line in FIG.

【0029】この補正後のパラボラ波電圧V2に基づ
き、例えば図4のCRT画面13に示すように、補正前
のパラボラ波電圧では実線に示す程度しか補正されなか
った歪みが同図の破線に示すようにさらに精度よく補正
される。
Based on the corrected parabolic wave voltage V2, for example, as shown on the CRT screen 13 in FIG. 4, the distortion that is corrected only to the extent indicated by the solid line in the uncorrected parabolic wave voltage is indicated by the broken line in FIG. As described above.

【0030】これはパラボラ波電圧が画面全体を上下
方向に分割した各補正区間の画面走査にしたがって、可
変抵抗VR3〜VR7により設定された各補正区間それ
ぞれの適当な大きさの補正量調整電圧で調整されるため
であり、この調整により従来は不可能であったセット間
でばらつきがある上下非対称な縦線歪みの補正も行われ
る。なお、図3の(b)の破線からも明らかなように、
出力Sxが補正回路部5で積分平滑されるため、補正量
調整電圧の段階的な差に基づくCRT画面上での補正の
境界は目立たなくなる。
[0030] This parabola wave voltage, in accordance with the screen scan of each correction interval obtained by dividing the entire screen in the vertical direction, the correction interval it set by the variable resistor VR3~VR7
Is because that is adjusted by the correction amount adjustment voltage of respective appropriately sized, the correction of the vertically asymmetric vertical line distortion there are variations between sets was not possible prior This adjustment is also performed. In addition, as is clear from the broken line in FIG.
Since the output Sx is integrated and smoothed by the correction circuit unit 5, the boundary of the correction on the CRT screen based on the stepwise difference of the correction amount adjustment voltage becomes inconspicuous.

【0031】(他の実施例)つぎに、他の実施例につい
て、図5及び図6を参照して説明する。図5は図1の補
正制御部7Aに相当する回路部を示し、7Bは補正制御
部であり、補正区間設定部8B,補正量調整部9Bから
なる。13は水平同期信号Shの入力端子、14は垂直
同期信号Svの入力端子である。
(Other Embodiment) Next, another embodiment will be described with reference to FIGS. FIG. 5 shows a circuit unit corresponding to the correction control unit 7A of FIG. 1. Reference numeral 7B denotes a correction control unit, which includes a correction section setting unit 8B and a correction amount adjustment unit 9B. 13 is an input terminal for the horizontal synchronization signal Sh, and 14 is an input terminal for the vertical synchronization signal Sv.

【0032】そして、補正区間設定部8Bは水平同期信
号Shを計数する縦列接続の3個のフリップフロップ
(以下FFという)15a〜15c及びノアゲート1
6,型番74HC161のプログラマブル4ビット同期
カウンタ回路17,インバータ18,19,分周用のF
F20,4個のオアゲート21a〜21dからなる。
The correction section setting unit 8B includes three cascade-connected flip-flops (hereinafter referred to as FFs) 15a to 15c for counting the horizontal synchronizing signal Sh and the NOR gate 1.
6, Programmable 4-bit synchronous counter circuit 17, model number 74HC161, inverters 18, 19, frequency dividing F
F20 comprises four OR gates 21a to 21d.

【0033】また、補正量調整部9Bは型番μPD40
51Bの4個のアナログスイッチ回路22a〜22d,
補正量設定用の各8個の可変抵抗VR8〜VR15,V
R16〜VR23,VR24〜VR31,VR32〜V
R39及び出力用の抵抗R7〜R10,結合用の抵抗R
11〜R13,積分用のコンデンサC8からなる。
Further, the correction amount adjusting section 9B has a model number μPD40.
51B, four analog switch circuits 22a to 22d,
Eight variable resistors VR8 to VR15, V for correction amount setting
R16 to VR23, VR24 to VR31, VR32 to V
R39, output resistors R7 to R10, coupling resistor R
11 to R13 and an integrating capacitor C8.

【0034】そして、縦列接続のFF15a〜15cは
反転出力端子Q* がそれぞれのデータ入力端子Dに接続
されて1/2分周器を形成し、図6の(a)に示す入力
端子14の垂直同期信号Svがローレベルアクティブの
クリア端子CLRに供給され、垂直同期信号Svの前縁
の立下りによりクリアリセットされる。
The cascaded FFs 15a to 15c have their inverted output terminals Q * connected to the respective data input terminals D to form a 1/2 frequency divider, and the input terminals 14 shown in FIG. The vertical synchronizing signal Sv is supplied to the low-level active clear terminal CLR, and is cleared and reset when the leading edge of the vertical synchronizing signal Sv falls.

【0035】さらに、入力端子13の水平同期信号S
h,前段のFF15a,15bの非反転出力端子Qの出
力がFF15a〜15cのクロック端子CKに供給さ
れ、各FF15a〜15cの出力端子Qの出力が信号S
vの2倍,4倍,8倍の周期で反転をくり返す。
Further, the horizontal synchronizing signal S of the input terminal 13
h, the output of the non-inverting output terminal Q of the preceding FF 15a, 15b is supplied to the clock terminal CK of the FF 15a-15c, and the output of the output terminal Q of each FF 15a-15c is the signal S
Inversion is repeated at a cycle of 2, 4 and 8 times v.

【0036】そして、各FF15a〜15cの出力端子
Qの出力がノアゲート16に供給され、このゲート16
の出力S16は図6の(b)に示すように、信号Shを8
パルス計数する毎に1水平期間だけハイレベルパルスに
なる。
The output of the output terminal Q of each of the FFs 15a to 15c is supplied to the NOR gate 16, and the gate 16
The output S 16 of FIG.
Each time a pulse is counted, it becomes a high-level pulse for one horizontal period.

【0037】このゲート16の出力S16がカウンタ回路
17のクロック端子CKに供給され、このとき、カウン
タ回路17はプリセットデータの入力端子A,B,C,
Dがローレベルにアースされるとともに、ロード入力端
子LD及びカウントイネーブル端子EP,カウントデイ
スエーブル端子ETが共にハイレベルにプルアップさ
れ、クロック端子CKに与えられるパルスの立上りエッ
ジの計数状態に設定される。
The output S 16 of the gate 16 is supplied to a clock terminal CK of the counter circuit 17, this time, the counter circuit 17 is an input terminal A of the preset data, B, C,
D is grounded to a low level, and the load input terminal LD, the count enable terminal EP, and the count disable terminal ET are both pulled up to a high level, and set to the counting state of the rising edge of the pulse applied to the clock terminal CK. You.

【0038】そして、出力S16のパルス計数によりカウ
ンタ回路17の最下位ビットから順の4ビットの出力端
子QA,QB,QC,QDの出力SA,SB,SC,S
Dは図6の(c),(d),(e),(f)に示すよう
に変化し、信号Shの8パルス毎に1増加する4ビット
の2進計数値を形成する。
[0038] Then, the output terminal QA of the least significant bit of the 4 bits of the order of the counter circuit 17 by the pulse count of the output S 16, QB, QC, QD of the output SA, SB, SC, S
D changes as shown in (c), (d), (e), and (f) of FIG. 6 to form a 4-bit binary count value that increases by one for every eight pulses of the signal Sh.

【0039】また、カウンタ回路17のリップルキャリ
ー端子CYの出力を反転したインバータ18の出力S18
は、図6の(g)に示すようにカウンタ回路17の計数
値が最大(SA,SB,SC,SD=”1”)になると
きにのみローレベルになる。
The output S 18 of the inverter 18 in which the output of the ripple carry terminal CY of the counter circuit 17 is inverted.
Goes low only when the count value of the counter circuit 17 reaches the maximum (SA, SB, SC, SD = "1") as shown in FIG. 6 (g).

【0040】さらに、出力S18がFF20のクロック端
子CKに供給されて1/2分周され、FF20の非反転
出力端子Qの出力S20は図6の(h)に示すようにな
り、反転出力端子Q*の出力S20*はS20の反転波形にな
る。また、カウンタ回路17の最上位ビットの出力SD
がインバータ19及びオアゲート21a,21cに供給
され、インバータ19の出力S19がオアゲート21b,
21dに供給される。
Further, the output S18 is supplied to the clock terminal CK of the FF 20 and frequency-divided by 、. The output S20 of the non-inverted output terminal Q of the FF 20 becomes as shown in FIG. The output S20 * of Q * has an inverted waveform of S20. The output SD of the most significant bit of the counter circuit 17
Is supplied to the inverter 19 and the OR gates 21a and 21c, and the output S19 of the inverter 19 is supplied to the OR gate 21b,
21d.

【0041】そして、オアゲート21aは出力SD、S
20を処理し、オアゲート21bは出力S19、S20をゲー
ト処理し、オアゲート21cは出力SD、S20*をゲー
ト処理し、オアゲート21dは出力S19、S20*をゲー
ト処理する。これらのゲート処理により、オアゲート2
1a〜21dの出力S21a〜S21dは図6の(i)〜
(l)に示すようになる。
The OR gate 21a outputs the outputs SD, S
OR gate 21b gates outputs S19 and S20, OR gate 21c gates outputs SD and S20 *, and OR gate 21d gates outputs S19 and S20 *. By these gate processes, OR gate 2
Outputs S21a to S21d of 1a to 21d are shown in FIG.
As shown in (l).

【0042】そして、水平同期信号Shを基準にして形
成されたカウンタ回路17の出力SA〜SC及びオアゲ
ート21a〜21dの出力S21a 〜S21d が図1の出力
Se,Sf,Sgに対応する選択信号を形成し、出力
SA〜SCは各アナログスイッチ回路22a〜22dの
コントロール端子A〜Cに並列供給され、出力S21a
21d は各アナログスイッチ回路22a〜22dの禁止
ゲート端子INHに供給される。
[0042] Then, each output S 21a to S 21d output SA~SC and OR gate 21a~21d of the counter circuit 17 formed on the basis of the horizontal synchronizing signal Sh corresponding to the output Se, Sf, Sg in Figure 1 A selection signal is formed, and the outputs SA to SC are supplied in parallel to the control terminals A to C of the analog switch circuits 22a to 22d, and the outputs S 21a to S 21
S21d is supplied to the inhibit gate terminal INH of each of the analog switch circuits 22a to 22d.

【0043】このとき、出力S21a〜S21dは常時各アナ
ログスイッチ回路22a〜22dのうちの1つを選択
を、出力SA〜SCはその3ビットの組み合わせによ
り、選択されたアナログスイッチ回路22a〜22dの
各入力端子X0〜X7を出力端子Xに択一的に選択して
接続する。
At this time, the outputs S21a to S21d always select one of the analog switch circuits 22a to 22d, and the outputs SA to SC output the selected analog switch circuits 22a to 22d by a combination of the three bits. Each of the input terminals X0 to X7 is alternatively selected and connected to the output terminal X.

【0044】この接続により、選択されたアナログスイ
ッチ回路22a〜22dの出力端子Xに、選択された入
力端子X0〜X7の可変抵抗VR8〜VR15、VR1
6〜VR23、VR24〜VR31、VR32〜VR3
9及び抵抗R7〜R11により設定された電圧Vxa〜
Vxdのいづれかが択一的に発生する。
With this connection, the output terminals X of the selected analog switch circuits 22a to 22d are connected to the variable resistors VR8 to VR15, VR1 of the selected input terminals X0 to X7.
6 to VR23, VR24 to VR31, VR32 to VR3
9 and the voltages Vxa to Vxa set by the resistors R7 to R11.
Either Vxd occurs alternatively.

【0045】そして、選択された1又は複数のアナログ
スイッチ回路22a〜22dの設定電圧Vxa〜Vxd
が抵抗R7〜R10を介して合成され、この合成電圧が
抵抗R11〜R13,コンデンサC8の積分回路により
積分平滑され、補正区間の補正量調整電圧が形成され
る。
Then, one or more selected analogs
Set voltages Vxa to Vxd of switch circuits 22a to 22d
Are combined via resistors R7 to R10, and the combined voltage is integrated by an integrating circuit of resistors R11 to R13 and a capacitor C8.
Integral smoothing is performed to form a correction amount adjustment voltage for each correction section.

【0046】この補正量調整電圧の出力Sx’が図1の
出力Sxに相当し、出力Sx’がCRT画面の走査にし
たがって図1の補正回路部5と同様の補正回路部に供給
され、パラボラ波電圧に各補正区間の補正量調整電圧が
重畳される。なお、出力Sx’は例えば図6の(m)に
示すように、電圧Vxa〜Vxdを合成した実線の階段
状の波形を積分した破線の波形になる。
The output Sx 'of the correction amount adjustment voltage corresponds to the output Sx of FIG. 1, and the output Sx' is used for scanning the CRT screen.
Accordingly, the correction voltage is supplied to a correction circuit unit similar to the correction circuit unit 5 in FIG. 1, and the correction amount adjustment voltage in each correction section is superimposed on the parabolic wave voltage. Note that the output Sx ′ becomes a broken-line waveform obtained by integrating a solid-line step-like waveform obtained by combining the voltages Vxa to Vxd, for example, as shown in FIG.

【0047】そして、この実施例の場合は4個のアナロ
グスイッチ回路22a〜22dの選択と、各アナログス
イッチ回路22a〜22dそれぞれの8個の可変抵抗V
R8〜VR15,…,VR32〜VR39の選択との組
合せにより、毎垂直走査期間が1実施例の場合より著し
く多数の補正区間に分割される。しかも、出力SX’が
平滑されて補正量の不連続がなくなる。
In this embodiment, the selection of the four analog switch circuits 22a to 22d and the eight variable resistors V of each of the analog switch circuits 22a to 22d are performed.
.., VR32 to VR39, each vertical scanning period is divided into a much larger number of correction sections than in the first embodiment. In addition, the output SX 'is smoothed and the discontinuity of the correction amount is eliminated.

【0048】そのため、1実施例の場合より一層細かに
補正量の調整が行え、歪みの補正精度が著しく向上す
る。そして、各部の構成等は前記両実施例に限定される
ものでなく、例えば補正量調整部9A,9Bをメモリ回
路で形成してもよい。
As a result, the correction amount can be adjusted more finely than in the case of the first embodiment, and the accuracy of distortion correction is significantly improved. The configuration and the like of each unit are not limited to the two embodiments, and the correction amount adjustment units 9A and 9B may be formed by a memory circuit, for example.

【0049】[0049]

【発明の効果】本発明は、以上説明したように構成され
ているため、以下に記載する効果を奏する。補正区間設
定部8A,8BによりCRTの画面走査にしたがって
の画面全体を上下方向に分割した複数の補正区間それぞ
れの補正量調整電圧の選択信号が形成され、これらの選
択信号に基づ補正量調整部9A,9Bの各補正区間の
設定電圧の選択により、画面走査にしたがって各補正区
間に適した補正量調整電圧をパラボラ波電圧V2に重畳
してこの電圧V2の補正量を調整し、調整したパラボラ
波電圧V2により水平出力回路2の水平偏向コイルL2
を流れる電流を変調することができる。この場合、CR
Tの画面全体を上下方向に独立した複数の補正区間に分
割し、パラボラ波電圧に、各補正区間毎に任意に設定し
た補正量調整電圧を重畳することができ、CRTの画面
全体につき、その走査にしたがって、任意の補正量の左
右糸巻歪みの補正を施すことができる。 そのため、従来
は補正不可能であった上下非対称な歪みを含むCRT画
面の左右糸巻歪み従来より精度のよい補正が行え、と
くに、ハイビジョンモニタ等の高画質が要求される受像
機,ディスプレイ装置に適用して著しい効果を奏する。
Since the present invention is configured as described above, it has the following effects. Correction interval setting unit 8A, its accordance CRT screen scanned by 8B
Each of a plurality of correction sections that divide the entire screen vertically
Les are selection signals of the correction amount adjusting voltage formed, these based on the selection signal rather correction amount adjuster 9A, and 9B each correction interval
By the selection of the set voltage, by superimposing the correction amount adjustment voltage suitable for each correction interval in Pas Laboratoires wave voltage V2 in accordance with the screen scan to adjust the amount of correction of the voltage V2, adjusted parabolic wave voltage horizontal output circuit by V2 2 horizontal deflection coils L2
Can be modulated. In this case, CR
The entire screen of T is divided into a plurality of vertically independent correction sections.
Arbitrarily set the parabolic wave voltage for each correction section.
The correction amount adjustment voltage can be superimposed on the CRT screen.
For the whole, according to the scanning, left
The right pincushion distortion can be corrected. Therefore, the pincushion distortion of the CRT screen including the vertically asymmetric distortion, which cannot be corrected conventionally, can be corrected with higher accuracy than in the past. It has a remarkable effect when applied.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の左右糸巻歪補正装置の1実施例のブロ
ック結線図である。
FIG. 1 is a block connection diagram of one embodiment of a left and right pincushion distortion correction device of the present invention.

【図2】(a)〜(h)は図1の各部の動作説明用のタ
イミングチャートである。
2 (a) to 2 (h) are timing charts for explaining the operation of each unit in FIG.

【図3】(a)〜(f)は図1の調整特性の1例を示す
タイミングチャートである。
FIGS. 3A to 3F are timing charts showing an example of the adjustment characteristics of FIG.

【図4】図1の補正効果説明用のCRT画面の正面図で
ある。
FIG. 4 is a front view of a CRT screen for explaining a correction effect in FIG. 1;

【図5】本発明の他の実施例のブロック結線図である。FIG. 5 is a block connection diagram of another embodiment of the present invention.

【図6】(a)〜(m)は図5の動作説明用のタイミン
グチャートである。
6 (a) to 6 (m) are timing charts for explaining the operation of FIG.

【符号の説明】[Explanation of symbols]

2 水平出力回路 8A,8B 補正区間設定部 9A,9B 補正量調整部 L2 水平偏向コイル V1 垂直鋸波電圧 V2 パラボラ波電圧 Sv 垂直同期信号 Sh 水平同期信号 2 Horizontal output circuit 8A, 8B Correction section setting unit 9A, 9B Correction amount adjustment unit L2 Horizontal deflection coil V1 Vertical sawtooth voltage V2 Parabolic wave voltage Sv Vertical synchronization signal Sh Horizontal synchronization signal

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−29172(JP,A) 実開 平1−177661(JP,U) 実開 昭60−124165(JP,U) 実開 昭60−98969(JP,U) 実開 昭52−159113(JP,U) 特公 昭54−5249(JP,B2) 実公 昭56−8298(JP,Y2) (58)調査した分野(Int.Cl.7,DB名) H04N 3/23 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-64-29172 (JP, A) JP-A 1-177661 (JP, U) JP-A 60-124165 (JP, U) JP-A 60-124 98969 (JP, U) JP-A 52-159113 (JP, U) JP-B 54-5249 (JP, B2) JP-B 56-8298 (JP, Y2) (58) Fields investigated (Int. Cl. 7 , DB name) H04N 3/23

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 垂直鋸波電圧を積分して左右糸巻歪補正
用のパラボラ波電圧を形成し、 前記パラボラ波電圧により水平出力回路の水平偏向コイ
ルに流れる電流を垂直周期で変調する左右糸巻歪補正装
置において、 垂直同期信号を基準にして毎垂直周期を複数の補正区間
に分割し、前記各補正区間の画面走査のタイミングで前
記各補正区間それぞれの補正量調整電圧の選択信号を形
成する補正区間設定部と、 前記各選択信号により複数の設定電圧から択一的に選択
した電圧,又は前記選択信号により前記各設定電圧から
選択した複数の電圧を抵抗を介して並列合成した電圧の
積分平滑電圧を、前記補正量調整電圧として前記パラボ
ラ波電圧に重畳する補正量調整部とを備えたことを特徴
とする左右糸巻歪補正装置。
1. A right and left pincushion distortion which integrates a vertical sawtooth voltage to form a parabola wave voltage for correcting pincushion distortion, and modulates a current flowing through a horizontal deflection coil of a horizontal output circuit in a vertical cycle by the parabola wave voltage. in the correction device, a vertical synchronizing every vertical period of the signal based on a plurality of correction sections
At the timing of screen scanning in each of the correction sections.
Serial and correction interval setting unit for forming a selection signal for each correction interval each correction amount adjustment voltage, said alternatively selected voltage, or each set voltage by the selection signals from a plurality of set voltage by each selection No.択信From
A correction amount adjusting unit configured to superimpose an integrated smoothed voltage of a voltage obtained by combining a plurality of selected voltages in parallel via a resistor on the parabolic wave voltage as the correction amount adjustment voltage, wherein a right and left pincushion distortion correction is provided. apparatus.
JP13608792A 1992-04-28 1992-04-28 Left and right pincushion distortion correction device Expired - Fee Related JP3143211B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13608792A JP3143211B2 (en) 1992-04-28 1992-04-28 Left and right pincushion distortion correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13608792A JP3143211B2 (en) 1992-04-28 1992-04-28 Left and right pincushion distortion correction device

Publications (2)

Publication Number Publication Date
JPH05308538A JPH05308538A (en) 1993-11-19
JP3143211B2 true JP3143211B2 (en) 2001-03-07

Family

ID=15166956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13608792A Expired - Fee Related JP3143211B2 (en) 1992-04-28 1992-04-28 Left and right pincushion distortion correction device

Country Status (1)

Country Link
JP (1) JP3143211B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462152B1 (en) * 1997-10-14 2005-08-25 삼성전자주식회사 Compensation circuit for geometric distortion of crt display apparatus
JP3636652B2 (en) 2000-11-10 2005-04-06 Necマイクロシステム株式会社 Distortion correction circuit and display device

Also Published As

Publication number Publication date
JPH05308538A (en) 1993-11-19

Similar Documents

Publication Publication Date Title
JP3356209B2 (en) Centralized control system for multiple vertical formats
EP0821519B1 (en) Distortion correction circuit
US5461431A (en) Display apparatus for television for displaying an image of different size on a whole display screen
JPS6033791A (en) Digital convergence correcting device
JP3143211B2 (en) Left and right pincushion distortion correction device
US4495519A (en) Test pattern generators
US5250879A (en) Deflection circuit having a controllable sawtooth generator
JPS6070486A (en) Crt image display unit
EP0840275A2 (en) Luminance correction circuit and video display monitor thereof
US5301021A (en) Display with vertical scanning format transformation
JPH08195892A (en) Circuit and method for correcting image in picture tube
JPH01212969A (en) Picture display
KR100425806B1 (en) Differential error convergence correction
US5216336A (en) Generator for sawtooth signal with selectable retrace slope for a deflection apparatus
EP0322012A1 (en) Picture display device including a staircase generator
JPS63115470A (en) Field deflection circuit
US4647822A (en) Television camera
KR100425804B1 (en) Right-edge differential error convergence correction
JP2610021B2 (en) Shading correction device for image output device
JP3273808B2 (en) Test pattern generator
JPH03236092A (en) On-screen display circuit
EP0069554A2 (en) Test pattern generators
US5220253A (en) Service switch for video display deflection apparatus
EP0310419A2 (en) Vertical deflection circuit for cathode ray tube display device
JPS6024720A (en) Stepped waveform generator

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees