JP3142728B2 - Signal input circuit for 1-bit analog / digital converter - Google Patents

Signal input circuit for 1-bit analog / digital converter

Info

Publication number
JP3142728B2
JP3142728B2 JP06283296A JP28329694A JP3142728B2 JP 3142728 B2 JP3142728 B2 JP 3142728B2 JP 06283296 A JP06283296 A JP 06283296A JP 28329694 A JP28329694 A JP 28329694A JP 3142728 B2 JP3142728 B2 JP 3142728B2
Authority
JP
Japan
Prior art keywords
analog
signal
circuit
digital converter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06283296A
Other languages
Japanese (ja)
Other versions
JPH08149012A (en
Inventor
徹 早瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06283296A priority Critical patent/JP3142728B2/en
Publication of JPH08149012A publication Critical patent/JPH08149012A/en
Application granted granted Critical
Publication of JP3142728B2 publication Critical patent/JP3142728B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アナログ入力信号をΔ
Σ変調して、1ビットのデジタル信号に変換するアナロ
グ/デジタル変換器のための信号入力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a signal input circuit for an analog / digital converter that converts a modulated signal into a 1-bit digital signal.

【0002】[0002]

【従来の技術】アナログ入力信号をデジタル信号に変換
して、記録再生および信号処理などを行う技術は、特に
オーディオ機器において好適に用いられている。そのオ
ーディオ機器として、たとえばデジタルオーディオテー
プレコーダ(略称DAT)では、48kHzの標本化周
波数でアナログ入力信号を量子化して、16ビットのデ
ジタルデータに変換し、磁気テープに記録を行うように
構成されている。
2. Description of the Related Art A technique for converting an analog input signal into a digital signal and performing recording / reproduction and signal processing is suitably used particularly in audio equipment. As the audio equipment, for example, a digital audio tape recorder (abbreviated as DAT) is configured to quantize an analog input signal at a sampling frequency of 48 kHz, convert it into 16-bit digital data, and record it on a magnetic tape. I have.

【0003】このようなアナログ/デジタル変換にあた
って、前記標本化周波数は、前記変換が可能な周波数帯
域を決定し、少なくとも変換すべきアナログ入力信号の
周波数の2倍の周波数とする必要があり、前記DATで
は、可聴周波数帯域に余有を含めた22000Hzまで
を変換可能とするために、前述のように48kHzに選
ばれている。また、前記量子化ビット数は、ダイナミッ
クレンジを決定する要因であり、たとえば前記DATで
は、ダイナミックレンジを90dB以上とするために、
該量子化ビット数は16ビットに選ばれている。
In such analog / digital conversion, the sampling frequency must determine a frequency band in which the conversion is possible, and must be at least twice the frequency of the analog input signal to be converted. In the DAT, 48 kHz is selected as described above in order to enable conversion up to 22000 Hz including a surplus in the audible frequency band. The number of quantization bits is a factor that determines a dynamic range. For example, in the DAT, in order to set the dynamic range to 90 dB or more,
The number of quantization bits is selected to be 16 bits.

【0004】一方、デジタル信号をアナログ変換する
と、前記22000Hzまでの音声信号成分に加えて、
前記標本化周波数である48kHzを中心として、高域
側と低域側とに、それぞれ前記22000Hzの周波数
偏位を有する上側波帯および下側波帯の信号成分が含ま
れてしまう。したがって、音響化するにあたって、前記
音声信号成分と下側波帯成分との間の周波数が極めて近
接しているために、音声信号成分のみを濾波するローパ
スフィルタ(略称LPF)の濾波特性を急峻にする必要
がある。
On the other hand, when a digital signal is converted into an analog signal, in addition to the audio signal component up to 22000 Hz,
The signal component of the upper sideband and the lower sideband having the frequency deviation of 22000 Hz is included on the high frequency side and the low frequency side around the sampling frequency of 48 kHz. Therefore, in making the sound, since the frequency between the audio signal component and the lower sideband component is very close, the filtering characteristic of a low-pass filter (LPF) for filtering only the audio signal component is sharply changed. There is a need to.

【0005】しかしながら、そのような濾波特性の急峻
なフィルタを使用すると、音声信号の各周波数に対して
遅れ時間が変化するという群遅延と呼ばれる位相歪みが
発生してしまう。このため近年、前記標本化周波数をた
とえば4倍に設定した、いわゆるオーバーサンプリング
と呼ばれる手法によって標本化が行われるようになって
きている。
However, when such a filter having a sharp filtering characteristic is used, a phase distortion called a group delay, in which a delay time changes with respect to each frequency of an audio signal, occurs. Therefore, in recent years, sampling has been performed by a technique called oversampling in which the sampling frequency is set to, for example, four times.

【0006】また、アナログ/デジタル変換による量子
化雑音は直流から標本化周波数の1/2までに分布し、
全体の雑音電力はアナログ/デジタル変換器の分解能に
よって決定されることが知られている。したがって、上
述のように標本化周波数を高くすると、雑音分布も広が
り、音声信号帯域における雑音電力を小さくすることが
できる。このため、半導体技術の進歩に伴って、近年、
アナログ入力信号を1ビットでデジタル信号に変換す
る、いわゆるΔΣ変換が行われるようになってきてい
る。
Also, quantization noise due to analog / digital conversion is distributed from DC to 1/2 of the sampling frequency.
It is known that the overall noise power is determined by the resolution of the analog / digital converter. Therefore, when the sampling frequency is increased as described above, the noise distribution is widened, and the noise power in the audio signal band can be reduced. For this reason, along with the progress of semiconductor technology,
A so-called ΔΣ conversion for converting an analog input signal into a digital signal with one bit has been performed.

【0007】ΔΣ変換器は、図10(a)で示すような
アナログ入力信号に対して、図10(b)で示すような
The ΔΣ converter converts an analog input signal as shown in FIG. 10A into a signal as shown in FIG.

〔0〕または〔1〕の2値信号を出力する。なおこの図
10は、図10(a)で示すアナログ入力信号の周波数
を1500Hzとし、標本化周波数を768kHzとし
た場合である。このように1ビットアナログ/デジタル
変換器は、アナログ入力信号の波形に対応したパルス密
度の出力を導出することになる。
The binary signal of [0] or [1] is output. FIG. 10 shows a case where the frequency of the analog input signal shown in FIG. 10A is 1500 Hz and the sampling frequency is 768 kHz. As described above, the 1-bit analog / digital converter derives an output having a pulse density corresponding to the waveform of the analog input signal.

【0008】しかしながら、上述のようなΔΣ変調によ
るアナログ/デジタル変換では、図10(b)で示す変
換データをスペクトラム分析したものを図11で示すよ
うに、量子化雑音は、低域側では低いレベルであるけれ
ども、高域側になるにつれて増加する傾向にある。すな
わち、図11から明らかなように、20kHzの可聴周
波数帯域内でも、ダイナミックレンジに影響する−10
0dB以上の量子化雑音が存在していることが理解され
る。
However, in the analog / digital conversion by Δ に よ る modulation as described above, as shown in FIG. 11, a spectrum analysis of the converted data shown in FIG. 10B shows that the quantization noise is low on the low frequency side. Although it is a level, it tends to increase as the frequency becomes higher. That is, as apparent from FIG. 11, even within the audible frequency band of 20 kHz, the dynamic range is affected by -10.
It is understood that quantization noise of 0 dB or more exists.

【0009】したがって前記DATにおいては、量子化
ビット数を16とし、標本化周波数を48kHzとする
場合に、充分なダイナミックレンジを確保するために
は、1ビット信号に変換するための標本化周波数は、3
〜12MHz程度の非常に高い周波数を用いる必要があ
る。しかしながら、新たに提案されている1ビット信号
のまま記録・再生する装置においては既存のデジタルオ
ーディオに用いられる伝送容量に合わせるために、前記
標本化周波数は、48kHz×16bitの768kH
zから1.536MHzに設定されている。このため増
加する量子化雑音を抑えるために、典型的な従来技術の
1ビット信号記録再生装置は、図12で示されるように
構成されている。
Therefore, in the DAT, when the number of quantization bits is set to 16 and the sampling frequency is set to 48 kHz, the sampling frequency for converting into a 1-bit signal is set to ensure a sufficient dynamic range. , 3
It is necessary to use a very high frequency of about 12 MHz. However, in a newly proposed apparatus for recording / reproducing a 1-bit signal as it is, in order to match the transmission capacity used for existing digital audio, the sampling frequency is 768 kHz of 48 kHz × 16 bits.
It is set to 1.536 MHz from z. In order to suppress the increase in quantization noise, a typical prior art 1-bit signal recording / reproducing apparatus is configured as shown in FIG.

【0010】すなわち、この1ビット信号記録再生装置
1は、入力端子2へのアナログ入力信号を、予めプリエ
ンファシス回路3において高域成分を増強した後、1ビ
ットΔΣ変調によるアナログ/デジタル変換器4へ入力
するように構成されている。アナログ/デジタル変換器
4からの1ビットデジタルデータは、インタフェイス回
路5を通過した後、デッキ6に与えられて磁気テープに
記録される。
That is, the 1-bit signal recording / reproducing apparatus 1 converts the analog input signal to the input terminal 2 in advance into a pre-emphasis circuit 3 to enhance the high-frequency component, and then converts the analog / digital converter 4 by 1-bit ΔΣ modulation. It is configured to input to. The 1-bit digital data from the analog / digital converter 4 passes through an interface circuit 5 and is then provided to a deck 6 and recorded on a magnetic tape.

【0011】前記磁気テープから再生されたデータは、
インタフェイス回路7を通過した後、デジタル/アナロ
グ変換器8において、パルス密度に対応した振幅レベル
となるようなアナログ信号に変換される。その後、前記
アナログ信号は、ディエンファシス回路9において、前
記プリエンファシス回路3での増強量に対応した値だけ
高域成分が抑圧された後、出力端子10から出力され
る。このように音声信号の高域成分を予め増強してアナ
ログ/デジタル変換を行い、デジタル/アナログ変換後
に前記増強分を抑圧することによって、前述のような標
本化周波数であっても、量子化雑音を抑えるように構成
されている。
The data reproduced from the magnetic tape is:
After passing through the interface circuit 7, the digital / analog converter 8 converts the signal into an analog signal having an amplitude level corresponding to the pulse density. Thereafter, the analog signal is output from the output terminal 10 after the high frequency component is suppressed by the de-emphasis circuit 9 by a value corresponding to the amount of enhancement in the pre-emphasis circuit 3. In this way, by performing analog-to-digital conversion by enhancing the high-frequency component of the audio signal in advance and suppressing the enhancement after digital-to-analog conversion, the quantization noise can be reduced even at the sampling frequency as described above. It is configured to suppress.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、前記ア
ナログ/デジタル変換器4は、過入力となってしまうと
発振してしまい、たとえば前記図10(a)で示す15
00Hzの正弦波を入力信号とし、標本化周波数を76
8kHzとすると、ΔΣ変換後のデータは、図13で示
すように、周期的に
However, the analog / digital converter 4 oscillates when it receives an excessive input. For example, the analog / digital converter 4 shown in FIG.
The input signal is a sine wave of 00 Hz, and the sampling frequency is 76
Assuming that the frequency is 8 kHz, the data after the ΔΣ conversion periodically as shown in FIG.

〔0〕と〔1〕とを繰返すようにな
る。このようなデータをデジタル/アナログ変換したと
きの周波数スペクトラムは、図14で示されるように、
原信号成分を留めていないものとなってしまう。
[0] and [1] are repeated. The frequency spectrum when such data is converted from digital to analog is shown in FIG.
The original signal component is not retained.

【0013】したがって上述の1ビット信号記録再生装
置1では、入力端子2から入力される音声信号は、その
周波数スペクトラムを図15(a)で示すように、0d
Bのラインα1を波高制限値とするレベルで入力される
とき、プリエンファシス回路3における高域成分の増強
に伴って、図15(b)において参照符α2で示される
ように、低域成分が相対的に抑圧されることになる。こ
のため、ディエンファシス回路9によって高域成分の増
強分だけ抑圧が行われると、図15(c)において、参
照符α3で示す前記音声信号の最大レベルは、参照符α
4で示す量子化雑音レベルに近接して、ダイナミックレ
ンジが狭くなってしまうという問題がある。
Therefore, in the 1-bit signal recording / reproducing apparatus 1 described above, the frequency spectrum of the audio signal input from the input terminal 2 is 0d as shown in FIG.
When the line α1 of B is input at a level having the peak height limit value, as the high-frequency component is increased in the pre-emphasis circuit 3, as shown by the reference numeral α2 in FIG. It will be relatively suppressed. Therefore, when the de-emphasis circuit 9 suppresses the signal by the amount corresponding to the enhancement of the high-frequency component, the maximum level of the audio signal indicated by reference numeral α3 in FIG.
There is a problem that the dynamic range is narrowed near the quantization noise level shown in FIG.

【0014】本発明の目的は、標本化周波数をむやみに
高くすることなく、広いダイナミックレンジを確保しつ
つ、安定した変換動作を行わせることができる1ビット
アナログ/デジタル変換器用信号入力回路を提供するこ
とである。
An object of the present invention is to provide a signal input circuit for a 1-bit analog / digital converter capable of performing a stable conversion operation while securing a wide dynamic range without excessively increasing a sampling frequency. It is to be.

【0015】[0015]

【課題を解決するための手段】請求項1に係る発明は、
アナログ入力信号を1ビットデジタル信号に変換するア
ナログ/デジタル変換器のための信号入力回路におい
て、前記アナログ入力信号を、変換すべき周波数帯域の
高域側になるにつれて増強するプリエンファシス回路
と、前記プリエンファシス回路の出力を所定の波高制限
値内に制限するリミッタ回路と、前記リミッタ回路の出
力の前記変換すべき周波数帯域以下の成分を濾波するロ
ーパスフィルタとを含み、前記アナログ/デジタル変換
器の標本化周波数は、前記変換すべき周波数帯域に対し
て比較的低いことを特徴とする。
The invention according to claim 1 is
A signal input circuit for an analog / digital converter for converting an analog input signal into a 1-bit digital signal, wherein a pre-emphasis circuit for enhancing the analog input signal toward a higher frequency side of a frequency band to be converted; A limiter circuit for limiting the output of the pre-emphasis circuit within a predetermined peak height limit value; and a low-pass filter for filtering a component of the output of the limiter circuit below the frequency band to be converted. The sampling frequency is relatively low with respect to the frequency band to be converted.

【0016】請求項2に係る発明では、前記波高制限値
は、前記アナログ/デジタル変換器へのアナログ入力信
号の発振限界値よりも僅かに低く選ばれることを特徴と
する。
According to a second aspect of the present invention, the peak value is selected to be slightly lower than an oscillation limit value of an analog input signal to the analog / digital converter.

【0017】請求項3に係る発明では、前記プリエンフ
ァシス回路に入力されるべきアナログ入力信号の波高値
は、前記アナログ/デジタル変換器へのアナログ入力信
号の発振限界値未満であることを特徴とする。
According to a third aspect of the present invention, the peak value of the analog input signal to be input to the pre-emphasis circuit is less than the oscillation limit value of the analog input signal to the analog / digital converter. I do.

【0018】[0018]

【作用】請求項1に係る発明に従えば、音声信号などの
アナログ入力信号をΔΣ変換などによって1ビットデジ
タル信号に変換するアナログ/デジタル変換器のための
信号入力回路において、まずプリエンファシス回路によ
ってアナログ入力信号を変換すべき周波数帯域、たとえ
ば0〜22000Hzの高域側になるにつれて増強して
おき、次にその増強したアナログ入力信号をリミッタ回
路によって所定の波高制限値内に制限して、アナログ/
デジタル変換器が前記プリエンファシスによって過入力
とならないように制限を行う。続いて、前記リミッタ回
路の出力から、前記ローパスフィルタによって前記変換
すべき周波数帯域以下の成分を濾波して、前記波高制限
値内への制限によって発生する高調波などの歪成分を除
去する。
According to the first aspect of the present invention, in a signal input circuit for an analog / digital converter for converting an analog input signal such as an audio signal into a 1-bit digital signal by Δ 、 conversion or the like, first, a pre-emphasis circuit is used. The analog input signal is increased as the frequency band to be converted becomes higher, for example, from 0 to 22000 Hz. Then, the enhanced analog input signal is limited to a predetermined peak height limit value by a limiter circuit. /
The digital converter is restricted so as not to be over-input by the pre-emphasis. Subsequently, from the output of the limiter circuit, a component below the frequency band to be converted is filtered by the low-pass filter to remove a distortion component such as a harmonic generated by the restriction to the peak height limit value.

【0019】したがって、アナログ/デジタル変換器の
標本化周波数を、伝送容量などに適した、前記変換すべ
き周波数帯域に比べて比較的低い2MHz程度以下とし
ても、雑音が増加する高域成分は高調波の発生などを抑
えて所定の波高制限値内に無理なく増強されるので、デ
ィエンファシス処理を行っても、低域成分が相対的に抑
圧されてしまうことはない。こうして、前記標本化周波
数が比較的低くても、高域成分への雑音の発生を抑え
て、かつ広いダイナミックレンジを確保することができ
る。また、アナログ/デジタル変換器への過入力を確実
に抑えて、安定した動作を行わせることができる。
Therefore, even if the sampling frequency of the analog / digital converter is set to about 2 MHz or less, which is suitable for the transmission capacity and is relatively low as compared with the frequency band to be converted, the high-frequency component in which the noise increases increases in harmonics. Since the generation of waves is suppressed to be within a predetermined wave height limit value by suppressing the generation of waves, low-frequency components are not relatively suppressed even when the de-emphasis processing is performed. In this way, even if the sampling frequency is relatively low, it is possible to suppress the generation of noise in high frequency components and secure a wide dynamic range. In addition, it is possible to reliably suppress excessive input to the analog / digital converter and perform a stable operation.

【0020】また好ましくは、請求項2の発明に従え
ば、前記波高制限値は、アナログ/デジタル変換器への
アナログ入力信号の波高制限値よりも僅かに低く選ばれ
る。したがって、アナログ/デジタル変換器の過入力に
よる発振を抑えて、かつアナログ/デジタル変換器の許
容入力範囲を有効に使用することができる。
Preferably, according to the second aspect of the present invention, the peak value is selected to be slightly lower than a peak value of an analog input signal to an analog / digital converter. Therefore, oscillation due to excessive input of the analog / digital converter can be suppressed, and the allowable input range of the analog / digital converter can be used effectively.

【0021】さらにまた好ましくは、請求項3の発明に
従えば、プリエンファシス回路に入力されるべきアナロ
グ入力信号の波高値は、アナログ/デジタル変換器への
アナログ入力信号の発振限界値未満に選ばれる。したが
って、予め全周波数帯域を前記発振限界値未満とし、プ
リエンファシス回路で増強される高域成分のみが一時的
に前記発振限界値以上となった後、リミッタ回路で制限
されるので、前記波高制限値は全周波数帯域にわたって
一定であり、従来技術で述べたような低域成分のレベル
抑圧によるダイナミックレンジの狭小化を防止すること
ができる。
Still more preferably, according to the invention of claim 3, the peak value of the analog input signal to be input to the pre-emphasis circuit is selected to be less than the oscillation limit value of the analog input signal to the analog / digital converter. It is. Therefore, the entire frequency band is set to be less than the oscillation limit value in advance, and only the high-frequency component enhanced by the pre-emphasis circuit temporarily exceeds the oscillation limit value, and is thereafter limited by the limiter circuit. The value is constant over the entire frequency band, and the narrowing of the dynamic range due to the suppression of the level of the low-frequency component as described in the related art can be prevented.

【0022】[0022]

【実施例】本発明の一実施例について、図1〜図9に基
づいて説明すれば以下の通りである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.

【0023】図1は、本発明の一実施例の信号入力回路
11を用いる1ビット信号記録再生装置12の電気的構
成を示すブロック図である。入力端子13から入力され
た入力信号であるアナログ音声信号は、まず前記信号入
力回路11において、プリエンファシスおよび波高値制
限などが行われた後、アナログ/デジタル変換器14に
入力される。アナログ/デジタル変換器14は、入力さ
れた音声信号を、768kHz〜1.536MHzを標
本化周波数として、ΔΣ変調によって1ビットのデジタ
ル音声信号に変換を行う。
FIG. 1 is a block diagram showing an electrical configuration of a 1-bit signal recording / reproducing apparatus 12 using a signal input circuit 11 according to one embodiment of the present invention. An analog audio signal, which is an input signal input from the input terminal 13, is subjected to pre-emphasis, peak value limitation, and the like in the signal input circuit 11, and then to the analog / digital converter 14. The analog / digital converter 14 converts the input audio signal into a 1-bit digital audio signal by ΔΣ modulation using 768 kHz to 1.536 MHz as a sampling frequency.

【0024】アナログ/デジタル変換器14からのデジ
タル音声信号は、インタフェイス回路15を通過した
後、デッキ16へ出力される。デッキ16は、入力され
たデジタル音声信号を、回転ヘッドによって前記磁気テ
ープへ記録してゆく。
The digital audio signal from the analog / digital converter 14 is output to the deck 16 after passing through the interface circuit 15. The deck 16 records the input digital audio signal on the magnetic tape by a rotating head.

【0025】また、このデッキ16で再生されたデジタ
ル音声信号は、インタフェイス回路17を通過した後、
デジタル/アナログ変換器18でアナログ音声信号に変
換される。前記アナログ音声信号は、ディエンファシス
回路19によって、後述するような前記信号入力回路1
1におけるプリエンファシス処理に対応したディエンフ
ァシス処理が行われた後、出力端子20から電力増幅器
などに出力される。
The digital audio signal reproduced by the deck 16 passes through the interface circuit 17 and
The digital / analog converter 18 converts the signal into an analog audio signal. The analog audio signal is supplied to the signal input circuit 1 by a de-emphasis circuit 19 as described later.
After the de-emphasis processing corresponding to the pre-emphasis processing in 1 is performed, the signal is output from the output terminal 20 to a power amplifier or the like.

【0026】前記信号入力回路11は、入力されたアナ
ログ音声信号を高域側になるにつれて増強するプリエン
ファシス処理を行うプリエンファシス回路21と、前記
プリエンファシス回路21からの出力を所定の波高制限
値内に制限するリミッタ回路22と、前記リミッタ回路
22の出力から前記可聴周波数帯域の成分のみを濾波す
るLPF23とを備えて構成されている。
The signal input circuit 11 includes a pre-emphasis circuit 21 for performing a pre-emphasis process for increasing the input analog audio signal as the frequency of the analog audio signal increases, and an output from the pre-emphasis circuit 21 to a predetermined peak height limit value. And a LPF 23 for filtering only the audible frequency band component from the output of the limiter circuit 22.

【0027】図2は、前記プリエンファシス回路21の
具体的構成を示す回路図である。前記入力端子13から
のアナログ音声信号は、このプリエンファシス回路21
の入力端子P1に与えられる。前記入力端子P1と接地
ラインとの間には分圧抵抗R1,R2が介在されてお
り、入力された前記アナログ音声信号はこれらの分圧抵
抗R1,R2によって分圧されて、増幅回路24に入力
される。前記分圧抵抗R1には、並列に高周波成分のバ
イパス用のコンデンサC1が接続されている。たとえ
ば、前記コンデンサC1の静電容量は0.001μFで
あり、分圧抵抗R1,R2の抵抗値はそれぞれ100K
Ω,1KΩである。
FIG. 2 is a circuit diagram showing a specific configuration of the pre-emphasis circuit 21. The analog audio signal from the input terminal 13 is supplied to the pre-emphasis circuit 21.
To the input terminal P1. Voltage dividing resistors R1 and R2 are interposed between the input terminal P1 and the ground line. The input analog audio signal is divided by these voltage dividing resistors R1 and R2, and is supplied to the amplifier circuit 24. Is entered. A high-frequency component bypass capacitor C1 is connected in parallel to the voltage dividing resistor R1. For example, the capacitance of the capacitor C1 is 0.001 μF, and the resistance values of the voltage dividing resistors R1 and R2 are 100K, respectively.
Ω, 1 KΩ.

【0028】したがって、入力端子P1に入力されたア
ナログ音声信号は、高周波側になるにつれて増強されて
増幅回路24に入力される。この増幅器回路24のゲイ
ンは前記可聴周波数帯域の全帯域にわたって平坦であ
り、したがってプリエンファシス回路21は、図3で示
すような周波数特性を有する。このため、出力端子P2
には、中低域成分が前記波高制限値未満に制限され、高
域成分が、高域側になるにつれて増強され、かつ前記波
高制限値を超えるレベルを含む出力が導出される。
Therefore, the analog audio signal input to the input terminal P 1 is amplified and input to the amplifier circuit 24 as the frequency increases. The gain of the amplifier circuit 24 is flat over the entire audible frequency band, so that the pre-emphasis circuit 21 has a frequency characteristic as shown in FIG. Therefore, the output terminal P2
In the above, an output is derived in which the middle and low frequency components are limited to less than the peak value limit, the high frequency components are enhanced as the frequency becomes higher, and the level includes a level exceeding the peak value limit value.

【0029】図4は、リミッタ回路22の具体的構成を
示す回路図である。このリミッタ回路22は、大略的
に、差動増幅器25と、抵抗R3〜R5と、ツェナダイ
オードD1,D2とを備えて構成されている。前記プリ
エンファシス回路21で高域成分が増強された音声信号
は、入力端子P3から入力抵抗R3を介して差動増幅器
25の反転入力端子に入力される。この差動増幅器25
の非反転入力端子は、抵抗R4を介して接地されてい
る。差動増幅器25からの出力は、出力端子P4から前
記LPF23へ出力されるとともに、帰還抵抗R5を介
して、前記反転入力端子へ帰還されている。また、前記
抵抗R5には、並列に、相互に逆極性に接続されたツェ
ナダイオードD1,D2の直列回路が接続されている。
FIG. 4 is a circuit diagram showing a specific configuration of the limiter circuit 22. The limiter circuit 22 generally includes a differential amplifier 25, resistors R3 to R5, and zener diodes D1 and D2. The audio signal whose high frequency component has been enhanced by the pre-emphasis circuit 21 is input from the input terminal P3 to the inverting input terminal of the differential amplifier 25 via the input resistor R3. This differential amplifier 25
Are connected to ground via a resistor R4. The output from the differential amplifier 25 is output from the output terminal P4 to the LPF 23, and is also fed back to the inverting input terminal via a feedback resistor R5. Also, a series circuit of zener diodes D1 and D2 connected in opposite polarities to each other is connected in parallel to the resistor R5.

【0030】したがって、入力端子P3への入力レベル
が図5においてX軸で示されるとき、出力端子P4への
出力レベルはY軸で示されるように、所定振幅の波高制
限値W1以内となるようにその波高値が制限される。
Therefore, when the input level to the input terminal P3 is indicated by the X axis in FIG. 5, the output level to the output terminal P4 is within the peak height limit value W1 of a predetermined amplitude as indicated by the Y axis. The peak value is limited.

【0031】LPF23は、図6で示すような、抵抗R
6とコンデンサC2とから成るRC積分回路などによっ
て構成され、入力端子P5への入力信号を、図7で示す
ように、前記可聴周波数帯域の上限値である22000
Hzを遮断周波数fcとする濾波特性で濾波した後、出
力端子P6からアナログ/デジタル変換器14へ出力す
る。
The LPF 23 has a resistor R as shown in FIG.
6 and a capacitor C2, the input signal to the input terminal P5 is changed to 22000 which is the upper limit of the audible frequency band, as shown in FIG.
After filtering with a filtering characteristic in which Hz is a cutoff frequency fc, the signal is output from the output terminal P6 to the analog / digital converter 14.

【0032】したがって、上述のように構成された信号
入力回路11において、入力端子13へのアナログ音声
信号が、図8(a)および図9(a)で示すように、低
域成分も高域成分も波高制限値W1,α12付近の非常
に大きい振幅を有する場合、プリエンファシス回路21
で高域成分が増強されると、図8(b)および図9
(b)において参照符α13で示すように、その高域成
分の振幅が前記波高制限値W1を超えてしまうことにな
る。しかしながら、リミッタ回路22において、図8
(c)および図9(b)で示すように、前記波高制限値
W1,α12を超える成分は該波高制限値W1,α12
内に制限される。このとき、参照符α11で示すように
発生するエッジに含まれる高調波成分は、LPF23に
おいて、図8(d)で示すように除去される。
Therefore, in the signal input circuit 11 configured as described above, as shown in FIGS. 8A and 9A, the analog audio signal to the input terminal 13 has a low frequency component and a high frequency component. If the component also has a very large amplitude near the peak height limit values W1 and α12, the pre-emphasis circuit 21
8 (b) and 9
In (b), as indicated by reference numeral α13, the amplitude of the high frequency component exceeds the peak height limit value W1. However, in the limiter circuit 22, FIG.
As shown in FIG. 9 (c) and FIG. 9 (b), components exceeding the peak height limit values W1, α12
Within. At this time, harmonic components included in the edge generated as indicated by the reference numeral α11 are removed by the LPF 23 as illustrated in FIG.

【0033】このように、リミッタ回路22およびそれ
に伴う高調波歪を防止するためのLPF23を設けるこ
とによって、プリエンファシス回路21による高域成分
の増強に対応して、前述の図15(b)で示されるよう
に、相対的に低域成分の振幅が抑圧されることはなくな
り、雑音レベルに対して、充分なダイナミックレンジを
確保することができる。
As described above, by providing the limiter circuit 22 and the LPF 23 for preventing the harmonic distortion accompanying the limiter circuit 22, the increase in the high frequency component by the pre-emphasis circuit 21 and the increase in the high frequency component in FIG. As shown, the amplitude of the low-frequency component is not suppressed relatively, and a sufficient dynamic range can be ensured with respect to the noise level.

【0034】前記波高制限値W1は、アナログ/デジタ
ル変換器14の入力振幅発振限界値と一致または僅かに
小さくなるように設定されており、したがってこのアナ
ログ/デジタル変換器14の許容入力範囲を有効に使用
し、かつ該アナログ/デジタル変換器14の発振を防止
することができる。
The peak height limit value W1 is set to be equal to or slightly smaller than the input amplitude oscillation limit value of the analog / digital converter 14, so that the allowable input range of the analog / digital converter 14 is valid. And the oscillation of the analog / digital converter 14 can be prevented.

【0035】このように本発明に従う信号入力回路11
を用いることによって、アナログ/デジタル変換器14
の標本化周波数を、変換すべき入力信号の周波数帯域、
すなわち前記可聴周波数帯域に対して、高域成分の充分
なS/Nを確保できるような前記3〜12MHz程度の
比較的高い周波数ではなく、後段のインタフェイス回路
15および他のデジタル音響機器などへの伝送容量に対
応した2MHz以下の低い周波数であっても、広いダイ
ナミックレンジを確保しつつ、過入力による発振などを
発生することなく、安定した変換動作を行わせることが
できる。
As described above, the signal input circuit 11 according to the present invention
By using the analog / digital converter 14
The sampling frequency of the input signal to be converted,
That is, it is not a relatively high frequency of about 3 to 12 MHz that can secure a sufficient S / N of a high frequency component with respect to the audible frequency band, but to the interface circuit 15 in the subsequent stage and other digital audio equipment. Even if the frequency is as low as 2 MHz or less corresponding to the transmission capacity, a stable conversion operation can be performed without generating oscillation due to excessive input while securing a wide dynamic range.

【0036】[0036]

【発明の効果】請求項1の発明に係る1ビットアナログ
/デジタル変換器用信号入力回路は、以上のように、プ
リエンファシス回路によってアナログ入力信号の高域成
分を増強した後、リミッタ回路によって所定の波高制限
値内に制限して、アナログ/デジタル変換器が過入力と
ならないように制限を行う。さらに、ローパスフィルタ
によって、前記制限によって生じる高調波成分などの歪
成分を除去する。
According to the signal input circuit for the 1-bit analog / digital converter according to the first aspect of the present invention, as described above, after the high frequency component of the analog input signal is enhanced by the pre-emphasis circuit, the signal is predetermined by the limiter circuit. Limiting is performed within the wave height limit value so that the analog / digital converter is not over-input. Further, a distortion component such as a harmonic component caused by the restriction is removed by the low-pass filter.

【0037】それゆえ、アナログ/デジタル変換器の標
本化周波数を、伝送容量などに適した0〜22000H
zの変換すべき周波数帯域に比べて比較的低い2MHz
以下としても、雑音が増加する高域成分は無理なく増強
されており、ディエンファシス処理を行っても、低域成
分が相対的に抑圧されてしまうことはなく、広いダイナ
ミックレンジを確保することができる。また、アナログ
/デジタル変換器への過入力を確実に抑えて、発振など
を防止して安定した動作を行わせることができる。
Therefore, the sampling frequency of the analog / digital converter is set to 0 to 22000H suitable for the transmission capacity and the like.
2 MHz relatively lower than the frequency band to be converted of z
Even below, the high-frequency component where noise increases is reasonably enhanced, and even if de-emphasis processing is performed, the low-frequency component is not relatively suppressed and a wide dynamic range can be secured. it can. Further, it is possible to reliably suppress excessive input to the analog / digital converter, prevent oscillation and the like, and perform a stable operation.

【0038】また、請求項2の発明に係る信号入力回路
では、以上のように、前記波高制限値はアナログ/デジ
タル変換器への波高制限値よりも僅かに低く選ばれる。
それゆえ、アナログ/デジタル変換器の過入力による発
振を抑えて、かつアナログ/デジタル変換器の許容入力
範囲を有効に使用することができる。
In the signal input circuit according to the second aspect of the present invention, as described above, the crest limit value is selected to be slightly lower than the crest limit value to the analog / digital converter.
Therefore, oscillation due to excessive input of the analog / digital converter can be suppressed, and the allowable input range of the analog / digital converter can be used effectively.

【0039】さらにまた請求項3の発明に係る信号入力
回路では、以上のように、プリエンファシス回路に入力
されるべきアナログ入力信号の波高値は、アナログ/デ
ジタル変換器へのアナログ入力信号の発振限界値未満に
選ばれる。それゆえ、予め全周波数帯域が前記発振限界
値未満とされ、プリエンファシス回路で増強される高域
成分のみが一時的に前記発振限界値以上となった後、リ
ミッタ回路で制限されるので、波高制限値は全周波数帯
域にわたって一定であり、従来技術で述べたような低域
成分のレベル抑圧によるダイナミックレンジの狭小化を
防止することができる。
In the signal input circuit according to the third aspect of the present invention, as described above, the peak value of the analog input signal to be input to the pre-emphasis circuit is determined by the oscillation of the analog input signal to the analog / digital converter. Selected below the limit. Therefore, the entire frequency band is set to be less than the oscillation limit value in advance, and only the high-frequency component enhanced by the pre-emphasis circuit temporarily exceeds the oscillation limit value and is thereafter limited by the limiter circuit. The limit value is constant over the entire frequency band, and it is possible to prevent the dynamic range from being narrowed due to the suppression of the level of the low-frequency component as described in the related art.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係る信号入力回路の電気的
構成を示すブロック図である。
FIG. 1 is a block diagram showing an electrical configuration of a signal input circuit according to one embodiment of the present invention.

【図2】前記信号入力回路におけるプリエンファシス回
路21の具体的構成を示す回路図である。
FIG. 2 is a circuit diagram showing a specific configuration of a pre-emphasis circuit 21 in the signal input circuit.

【図3】前記プリエンファシス回路21の周波数特性を
示すグラフである。
FIG. 3 is a graph showing a frequency characteristic of the pre-emphasis circuit 21;

【図4】前記信号入力回路におけるリミッタ回路22の
具体的構成を示す回路図である。
FIG. 4 is a circuit diagram showing a specific configuration of a limiter circuit 22 in the signal input circuit.

【図5】前記リミッタ回路22の入出力特性を示すグラ
フである。
FIG. 5 is a graph showing input / output characteristics of the limiter circuit 22;

【図6】前記信号入力回路におけるLPF23の具体的
構成を示す空気回路図である。
FIG. 6 is a pneumatic circuit diagram showing a specific configuration of the LPF 23 in the signal input circuit.

【図7】前記LPF23の周波数特性を示すグラフであ
る。
FIG. 7 is a graph showing a frequency characteristic of the LPF 23;

【図8】前記信号入力回路の動作を説明するための波形
図である。
FIG. 8 is a waveform chart for explaining the operation of the signal input circuit.

【図9】前記信号入力回路の動作を説明するための周波
数スペクトラムを示す図である。
FIG. 9 is a diagram showing a frequency spectrum for explaining the operation of the signal input circuit.

【図10】1ビットアナログ/デジタル変換の動作を説
明するための波形図である。
FIG. 10 is a waveform chart for explaining the operation of 1-bit analog / digital conversion.

【図11】1ビットアナログ/デジタル変換器の正常動
作時における所定の入力信号の変換動作後の周波数スペ
クトラムを示すグラフである。
FIG. 11 is a graph showing a frequency spectrum after a conversion operation of a predetermined input signal during a normal operation of the 1-bit analog / digital converter.

【図12】典型的な従来技術の入力信号処理を用いるD
ATの電気的構成を示すブロック図である。
FIG. 12 shows D using typical prior art input signal processing.
FIG. 3 is a block diagram illustrating an electrical configuration of the AT.

【図13】前記1ビットアナログ/デジタル変換器の過
入力による発振動作を説明するための変換後のデータを
表す図である。
FIG. 13 is a diagram showing converted data for explaining an oscillation operation due to excessive input of the 1-bit analog / digital converter.

【図14】前記1ビットアナログ/デジタル変換器の前
記所定周波数の入力信号に対する図13で示すような発
振時における変換動作後の周波数スペクトラムを示すグ
ラフである。
FIG. 14 is a graph showing a frequency spectrum after the conversion operation at the time of oscillation as shown in FIG. 13 for the input signal of the predetermined frequency of the 1-bit analog / digital converter.

【図15】前記従来技術のDATにおける入力信号処理
動作を説明するための波形図である。
FIG. 15 is a waveform diagram for explaining an input signal processing operation in the conventional DAT.

【符号の説明】[Explanation of symbols]

11 信号入力回路 12 1ビット信号記録再生装置 14 アナログ/デジタル変換器 15 インタフェイス回路 16 デッキ 17 インタフェイス回路 18 デジタル/アナログ変換器 19 ディエンファシス回路 21 プリエンファシス回路 22 リミッタ回路 23 ローパスフィルタ Reference Signs List 11 signal input circuit 12 1-bit signal recording / reproducing device 14 analog / digital converter 15 interface circuit 16 deck 17 interface circuit 18 digital / analog converter 19 de-emphasis circuit 21 pre-emphasis circuit 22 limiter circuit 23 low-pass filter

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03M 3/02 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H03M 3/02

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】アナログ入力信号を1ビットデジタル信号
に変換するアナログ/デジタル変換器のための信号入力
回路において、 前記アナログ入力信号を、変換すべき周波数帯域の高域
側になるにつれて増強するプリエンファシス回路と、 前記プリエンファシス回路の出力を所定の波高制限値内
に制限するリミッタ回路と、 前記リミッタ回路の出力の前記変換すべき周波数帯域以
下の成分を濾波するローパスフィルタとを含み、 前記アナログ/デジタル変換器の標本化周波数は、前記
変換すべき周波数帯域に対して比較的低いことを特徴と
する1ビットアナログ/デジタル変換器用信号入力回
路。
1. A signal input circuit for an analog / digital converter for converting an analog input signal into a 1-bit digital signal, wherein the analog input signal is pre-enhanced as it becomes higher in a frequency band to be converted. An emphasis circuit, a limiter circuit for limiting an output of the pre-emphasis circuit to a predetermined peak height limit value, and a low-pass filter for filtering a component of an output of the limiter circuit which is lower than a frequency band to be converted, A signal input circuit for a 1-bit analog / digital converter, wherein the sampling frequency of the digital / digital converter is relatively low with respect to the frequency band to be converted.
【請求項2】前記波高制限値は、前記アナログ/デジタ
ル変換器へのアナログ入力信号の発振限界値よりも僅か
に低く選ばれることを特徴とする請求項1記載の1ビッ
トアナログ/デジタル変換器用信号入力回路。
2. A 1-bit analog / digital converter according to claim 1, wherein said peak value is selected to be slightly lower than an oscillation limit value of an analog input signal to said analog / digital converter. Signal input circuit.
【請求項3】前記プリエンファシス回路に入力されるべ
きアナログ入力信号の波高値は、前記アナログ/デジタ
ル変換器へのアナログ入力信号の発振限界値未満である
ことを特徴とする請求項1または2記載の1ビットアナ
ログ/デジタル変換器用信号入力回路。
3. A peak value of an analog input signal to be input to said pre-emphasis circuit is less than an oscillation limit value of an analog input signal to said analog / digital converter. 2. A signal input circuit for a 1-bit analog / digital converter according to claim 1.
JP06283296A 1994-11-17 1994-11-17 Signal input circuit for 1-bit analog / digital converter Expired - Fee Related JP3142728B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06283296A JP3142728B2 (en) 1994-11-17 1994-11-17 Signal input circuit for 1-bit analog / digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06283296A JP3142728B2 (en) 1994-11-17 1994-11-17 Signal input circuit for 1-bit analog / digital converter

Publications (2)

Publication Number Publication Date
JPH08149012A JPH08149012A (en) 1996-06-07
JP3142728B2 true JP3142728B2 (en) 2001-03-07

Family

ID=17663618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06283296A Expired - Fee Related JP3142728B2 (en) 1994-11-17 1994-11-17 Signal input circuit for 1-bit analog / digital converter

Country Status (1)

Country Link
JP (1) JP3142728B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046076A (en) * 2000-12-12 2002-06-20 채문식 Pre-emphasis signal generation circuit for high speed I/O driver

Also Published As

Publication number Publication date
JPH08149012A (en) 1996-06-07

Similar Documents

Publication Publication Date Title
US5148163A (en) Digital to analog conversion circuit with dither and overflow prevention
EP0497050B1 (en) PCM digital audio signal playback apparatus
US5012242A (en) Input data processor for D/A converter utilizing dithering
US5574453A (en) Digital audio recording apparatus
JP3142728B2 (en) Signal input circuit for 1-bit analog / digital converter
US5719574A (en) Digital audio transmission apparatus
US4967161A (en) Signal processing method and apparatus
JPH0479180B2 (en)
JPH09153814A (en) Digital signal processor and recording device
JPH0955634A (en) Harmonic addition circuit
JP3307197B2 (en) A / D converter
JPS6221420B2 (en)
EP0398638A2 (en) Digital-to-analog converter device
US3953888A (en) Device for reading a binary-coded magnetic recording
JP3264155B2 (en) Signal processing device
JP3104105B2 (en) DC component removal circuit
JP2969628B2 (en) Video signal transmission device
JPH0572028B2 (en)
JPH0481279B2 (en)
US4819199A (en) Extrema coder employing noisy limiting amplifier stages
JP2872514B2 (en) Noise reduction regenerative amplifier
JP2546678B2 (en) Dither processing circuit
JPH0610844B2 (en) Magnetic recording method
JP2000114971A (en) Digital signal generator
KR0157493B1 (en) Digital main emphasis circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees