JP3138658B2 - タスク・トレース装置 - Google Patents
タスク・トレース装置Info
- Publication number
- JP3138658B2 JP3138658B2 JP09111397A JP11139797A JP3138658B2 JP 3138658 B2 JP3138658 B2 JP 3138658B2 JP 09111397 A JP09111397 A JP 09111397A JP 11139797 A JP11139797 A JP 11139797A JP 3138658 B2 JP3138658 B2 JP 3138658B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- trace
- interrupt
- memory
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、オペレーティング
・システムとタスクのトレース機能に関し、特に、その
トレース収集の効率を向上したタスク・トレース装置に
関するものである。
・システムとタスクのトレース機能に関し、特に、その
トレース収集の効率を向上したタスク・トレース装置に
関するものである。
【０００２】
【従来の技術】図５および図６は、情報処理学会発行の
『第４８回（平成６年前期）全国大会講演論文集（分冊
４）』の“インサーキット・エミュレータを利用したＯ
Ｓデバッグ機能の実現”に示された従来のタスク・トレ
ース装置を示すブロック図と動作図である。
『第４８回（平成６年前期）全国大会講演論文集（分冊
４）』の“インサーキット・エミュレータを利用したＯ
Ｓデバッグ機能の実現”に示された従来のタスク・トレ
ース装置を示すブロック図と動作図である。
【０００３】図５を用いて従来のタスク・トレース装置
のブロック図について説明する。図５において、ユーザ
システム１は、ユーザ・プログラムを実行するシステム
である。ユーザ・プログラムは、オペレーティング・シ
ステム（以下ＯＳと記す）と、ＯＳ上で動作するタスク
で構成されており、ユーザ・メモリ３に格納されてい
る。なお上述のＯＳは、マルチタスクリアルタイムＯＳ
を想定している。インサーキット・エミュレータ（以下
ＩＥと記す）２１は、ユーザ・プログラムをハードウェ
ア・エミュレーションによりデバッグするための装置で
あり、ユーザ・システム１上のＣＰＵの代わりに装着さ
れるプローブ先端部２５と、アドレス・バス４およびデ
ータ・バス５を介してユーザシステム１に接続されてい
る。ＩＥ２１の構成を以下に説明する。エバチップ２２
は、ユーザ・プログラムを実行するためのＣＰＵに対し
てデバッグ用の機能と端子を付加したものである。ＩＥ
モニタ用メモリ２３は、ＩＥモニタ・プログラムが格納
されている。ＩＥモニタ・プログラムとは、ユーザ・プ
ログラムとは排他的にエバチップ２２によって実行さ
れ、ユーザ・プログラムのモニタリングを行なうプログ
ラムである。また、ＩＥモニタ・プログラムによりユー
ザ・プログラムをトレースおよびモニタリングした結果
は、トレース・バッファ用メモリ２４に格納保存され
る。上述したように、エバチップ２２はユーザ・プログ
ラムとＩＥモニタ・プログラムを排他的に実行する。こ
の場合、ユーザ・プログラムを実行するときはユーザ・
メモリ３を使用し、ＩＥモニタ・プログラムを実行する
ときはＩＥモニタ用メモリ２３およびトレース・バッフ
ァ用メモリ２４を使用する。このために、エバチップ２
２は、実行するプログラムに応じてバス切替え信号２６
をバス切替え回路２７に対して発生し、使用するメモリ
を切替える。
のブロック図について説明する。図５において、ユーザ
システム１は、ユーザ・プログラムを実行するシステム
である。ユーザ・プログラムは、オペレーティング・シ
ステム（以下ＯＳと記す）と、ＯＳ上で動作するタスク
で構成されており、ユーザ・メモリ３に格納されてい
る。なお上述のＯＳは、マルチタスクリアルタイムＯＳ
を想定している。インサーキット・エミュレータ（以下
ＩＥと記す）２１は、ユーザ・プログラムをハードウェ
ア・エミュレーションによりデバッグするための装置で
あり、ユーザ・システム１上のＣＰＵの代わりに装着さ
れるプローブ先端部２５と、アドレス・バス４およびデ
ータ・バス５を介してユーザシステム１に接続されてい
る。ＩＥ２１の構成を以下に説明する。エバチップ２２
は、ユーザ・プログラムを実行するためのＣＰＵに対し
てデバッグ用の機能と端子を付加したものである。ＩＥ
モニタ用メモリ２３は、ＩＥモニタ・プログラムが格納
されている。ＩＥモニタ・プログラムとは、ユーザ・プ
ログラムとは排他的にエバチップ２２によって実行さ
れ、ユーザ・プログラムのモニタリングを行なうプログ
ラムである。また、ＩＥモニタ・プログラムによりユー
ザ・プログラムをトレースおよびモニタリングした結果
は、トレース・バッファ用メモリ２４に格納保存され
る。上述したように、エバチップ２２はユーザ・プログ
ラムとＩＥモニタ・プログラムを排他的に実行する。こ
の場合、ユーザ・プログラムを実行するときはユーザ・
メモリ３を使用し、ＩＥモニタ・プログラムを実行する
ときはＩＥモニタ用メモリ２３およびトレース・バッフ
ァ用メモリ２４を使用する。このために、エバチップ２
２は、実行するプログラムに応じてバス切替え信号２６
をバス切替え回路２７に対して発生し、使用するメモリ
を切替える。
【０００４】次に従来のタスク・トレース装置の動作を
説明する。タスク・トレース装置は、タスクがＯＳに対
して何らかのシステム・コールを発行したときに、ＣＰ
Ｕ（エバチップ２２）およびユーザ・メモリ３の状態を
検証するために、これらＣＰＵのレジスタや、ユーザ・
メモリ３の内容を収集する。これをトレース処理とい
う。図６に、タスクがＯＳに対してシステム・コールを
発行した時の処理と、ＯＳに対して割り込みが発生した
時の処理のフロー・チャートを示す。はじめに、システ
ム・コールの発行から終了までのフローを説明する。ま
ず、タスクがシステム・コールを発行すると、ＯＳはそ
の発行直後にＩＥモニタ・プログラムへ移動するための
移動処理Ａを呼び出す。移動処理Ａは、システム・コー
ル発行の場合、ＩＥ用のブレーク命令を実行し、続いて
バス切替え信号２６を発生してアドレス・バス４および
データ・バス５をＩＥモニタ用メモリ２３に接続し、Ｉ
Ｅモニタ・プログラムに制御を移動する（ステップＳＴ
２１）。移動処理は、ＯＳに組み込まれているもので、
図中ＳＴ２１〜ＳＴ２５として示されており、処理Ａ
（ＳＴ２１）がシステム・コール入口，処理Ｂ（ＳＴ２
２）がシステム・コール出口，処理Ｃ（ＳＴ２３）が割
り込みハンドラ入口，処理Ｄ（ＳＴ２４）が割り込みハ
ンドラ出口，処理Ｅ（ＳＴ２５）がタスク切替の状況に
それぞれ対応している。いま、これらシステム・コール
入口等をトレース条件と呼ぶと、ＯＳはトレース条件の
処理に遭遇したとき、条件に応じて異なる移動処理を呼
び出して実行する。ＩＥモニタ・プログラムに制御が移
動すると、まず、ＩＥモニタ・プログラムで使用するエ
バチップ２２のレジスタをトレース・バッファ用メモリ
２４へ退避する（ステップＳＴ３１）。次に、ステップ
ＳＴ２１〜２５に示したＩＥモニタへの移動処理のう
ち、どの処理によりＩＥモニタ・プログラムに制御移動
したかをチェックすることにより、トレース処理の種類
を決定する（ステップＳＴ３２）。この場合は、移動処
理Ａの実行によりＩＥモニタ・プログラムに制御が移動
したので、システム・コール入口と判断する。続いて、
バス切替え信号２６を発生して一時的にバスをユーザ・
システム側に切替え、タスク・トレースに必要な情報を
収集する（ステップＳＴ３３）。この場合は、システム
・コール入口の情報として、例えば、システム・コール
の種類を示す識別番号とシステム・コールの引数とをそ
れらが格納されているエバチップ２２内のレジスタまた
はユーザ・メモリ３から収集する。ステップＳＴ３３で
収集したデータは、トレース・バッファ用メモリ２４に
格納保存する（ステップＳＴ３４）。次に、ステップＳ
Ｔ３１で退避したレジスタを復旧し（ステップＳＴ３
５）、ＩＥモニタ・プログラムからＯＳに制御を戻す
（ステップＳＴ３６）。ＩＥモニタ・プログラムからＯ
Ｓに制御が戻ると、タスクが発生したシステム・コール
の要求にもとづき、所定のシステム・コールの処理が行
われる（ステップＳＴ１）。システム・コールの処理結
果により、ＯＳはタスクを切替える必要があるかを判断
する（ステップＳＴ２）。ステップＳＴ２でタスクを切
替える必要があると判断された場合は、タスク切替えの
処理の直前で、移動処理ＥによってＩＥモニタ・プログ
ラムに制御を移動し（ステップＳＴ２５）、上述したス
テップＳＴ３１〜３６の処理が行われる。ＩＥモニタ・
プログラムからＯＳに制御が戻ると、タスク切替えの処
理が行われる（ステップＳＴ５）。前述のステップＳＴ
２でタスクを切替える必要がないと判断された場合は、
移動処理ＢによってＩＥモニタ・プログラムに制御を移
動する（ステップＳＴ２２）。ＩＥモニタ・プログラム
がステップＳＴ３１〜３６の処理を行い、ユーザ・プロ
グラムに制御が戻ると、システム・コールは終了する。
次に、ＯＳに対して割り込みが発生した場合の、割り込
み処理が終了するまでのフローを説明する。割り込みが
発生すると、ＯＳはその発行直後に移動処理Ｃによって
ＩＥモニタ・プログラムに制御を移動する（ステップＳ
Ｔ２３）。ＩＥモニタ・プログラムは、ステップＳＴ３
１〜３６の処理を行う。ＩＥモニタ・プログラムからＯ
Ｓに制御が戻ると、ＯＳは所定の割り込みハンドラの処
理を行ない（ステップＳＴ３）、その処理結果により、
タスクを切替える必要があるかを判断する（ステップＳ
Ｔ４）。ステップＳＴ４でタスクを切替える必要がある
と判断した場合は、前述のステップＳＴ２５およびＳＴ
５と同様の処理を行なう。ステップＳＴ４でタスクを切
替える必要がないと判断した場合は、移動処理Ｄによっ
てＩＥモニタ・プログラムに制御を移動する（ステップ
ＳＴ２４）。ＩＥモニタ・プログラムはステップＳＴ３
１〜３６の処理を行い、ＯＳに制御が戻ると、割り込み
に対する処理は終了する。ここで、従来のタスク・トレ
ース装置の一回のトレース処理の内訳とそれぞれの実行
時間の一例を、図7（Ａ）に示す。ＣＰＵの処理速度が
１０ＭＩＰＳである場合、各々の処理時間は、ＩＥモニ
タへの移動処理が１．５μ秒，レジスタの退避処理が３
５命令で３．５μ秒，トレース種類チェック処理が３５
命令で３．５μ秒，データの収集処理が３５命令で３．
５μ秒，トレース・バッファへのデータ格納処理が３５
命令で３．５μ秒，レジスタの復旧処理が３５命令で
３．５μ秒，ＩＥモニタからの復帰処理が１．５μ秒と
なる。したがって、１回のトレース処理にかかる合計時
間は２０．５μ秒となる。
説明する。タスク・トレース装置は、タスクがＯＳに対
して何らかのシステム・コールを発行したときに、ＣＰ
Ｕ（エバチップ２２）およびユーザ・メモリ３の状態を
検証するために、これらＣＰＵのレジスタや、ユーザ・
メモリ３の内容を収集する。これをトレース処理とい
う。図６に、タスクがＯＳに対してシステム・コールを
発行した時の処理と、ＯＳに対して割り込みが発生した
時の処理のフロー・チャートを示す。はじめに、システ
ム・コールの発行から終了までのフローを説明する。ま
ず、タスクがシステム・コールを発行すると、ＯＳはそ
の発行直後にＩＥモニタ・プログラムへ移動するための
移動処理Ａを呼び出す。移動処理Ａは、システム・コー
ル発行の場合、ＩＥ用のブレーク命令を実行し、続いて
バス切替え信号２６を発生してアドレス・バス４および
データ・バス５をＩＥモニタ用メモリ２３に接続し、Ｉ
Ｅモニタ・プログラムに制御を移動する（ステップＳＴ
２１）。移動処理は、ＯＳに組み込まれているもので、
図中ＳＴ２１〜ＳＴ２５として示されており、処理Ａ
（ＳＴ２１）がシステム・コール入口，処理Ｂ（ＳＴ２
２）がシステム・コール出口，処理Ｃ（ＳＴ２３）が割
り込みハンドラ入口，処理Ｄ（ＳＴ２４）が割り込みハ
ンドラ出口，処理Ｅ（ＳＴ２５）がタスク切替の状況に
それぞれ対応している。いま、これらシステム・コール
入口等をトレース条件と呼ぶと、ＯＳはトレース条件の
処理に遭遇したとき、条件に応じて異なる移動処理を呼
び出して実行する。ＩＥモニタ・プログラムに制御が移
動すると、まず、ＩＥモニタ・プログラムで使用するエ
バチップ２２のレジスタをトレース・バッファ用メモリ
２４へ退避する（ステップＳＴ３１）。次に、ステップ
ＳＴ２１〜２５に示したＩＥモニタへの移動処理のう
ち、どの処理によりＩＥモニタ・プログラムに制御移動
したかをチェックすることにより、トレース処理の種類
を決定する（ステップＳＴ３２）。この場合は、移動処
理Ａの実行によりＩＥモニタ・プログラムに制御が移動
したので、システム・コール入口と判断する。続いて、
バス切替え信号２６を発生して一時的にバスをユーザ・
システム側に切替え、タスク・トレースに必要な情報を
収集する（ステップＳＴ３３）。この場合は、システム
・コール入口の情報として、例えば、システム・コール
の種類を示す識別番号とシステム・コールの引数とをそ
れらが格納されているエバチップ２２内のレジスタまた
はユーザ・メモリ３から収集する。ステップＳＴ３３で
収集したデータは、トレース・バッファ用メモリ２４に
格納保存する（ステップＳＴ３４）。次に、ステップＳ
Ｔ３１で退避したレジスタを復旧し（ステップＳＴ３
５）、ＩＥモニタ・プログラムからＯＳに制御を戻す
（ステップＳＴ３６）。ＩＥモニタ・プログラムからＯ
Ｓに制御が戻ると、タスクが発生したシステム・コール
の要求にもとづき、所定のシステム・コールの処理が行
われる（ステップＳＴ１）。システム・コールの処理結
果により、ＯＳはタスクを切替える必要があるかを判断
する（ステップＳＴ２）。ステップＳＴ２でタスクを切
替える必要があると判断された場合は、タスク切替えの
処理の直前で、移動処理ＥによってＩＥモニタ・プログ
ラムに制御を移動し（ステップＳＴ２５）、上述したス
テップＳＴ３１〜３６の処理が行われる。ＩＥモニタ・
プログラムからＯＳに制御が戻ると、タスク切替えの処
理が行われる（ステップＳＴ５）。前述のステップＳＴ
２でタスクを切替える必要がないと判断された場合は、
移動処理ＢによってＩＥモニタ・プログラムに制御を移
動する（ステップＳＴ２２）。ＩＥモニタ・プログラム
がステップＳＴ３１〜３６の処理を行い、ユーザ・プロ
グラムに制御が戻ると、システム・コールは終了する。
次に、ＯＳに対して割り込みが発生した場合の、割り込
み処理が終了するまでのフローを説明する。割り込みが
発生すると、ＯＳはその発行直後に移動処理Ｃによって
ＩＥモニタ・プログラムに制御を移動する（ステップＳ
Ｔ２３）。ＩＥモニタ・プログラムは、ステップＳＴ３
１〜３６の処理を行う。ＩＥモニタ・プログラムからＯ
Ｓに制御が戻ると、ＯＳは所定の割り込みハンドラの処
理を行ない（ステップＳＴ３）、その処理結果により、
タスクを切替える必要があるかを判断する（ステップＳ
Ｔ４）。ステップＳＴ４でタスクを切替える必要がある
と判断した場合は、前述のステップＳＴ２５およびＳＴ
５と同様の処理を行なう。ステップＳＴ４でタスクを切
替える必要がないと判断した場合は、移動処理Ｄによっ
てＩＥモニタ・プログラムに制御を移動する（ステップ
ＳＴ２４）。ＩＥモニタ・プログラムはステップＳＴ３
１〜３６の処理を行い、ＯＳに制御が戻ると、割り込み
に対する処理は終了する。ここで、従来のタスク・トレ
ース装置の一回のトレース処理の内訳とそれぞれの実行
時間の一例を、図7（Ａ）に示す。ＣＰＵの処理速度が
１０ＭＩＰＳである場合、各々の処理時間は、ＩＥモニ
タへの移動処理が１．５μ秒，レジスタの退避処理が３
５命令で３．５μ秒，トレース種類チェック処理が３５
命令で３．５μ秒，データの収集処理が３５命令で３．
５μ秒，トレース・バッファへのデータ格納処理が３５
命令で３．５μ秒，レジスタの復旧処理が３５命令で
３．５μ秒，ＩＥモニタからの復帰処理が１．５μ秒と
なる。したがって、１回のトレース処理にかかる合計時
間は２０．５μ秒となる。
【０００５】
【発明が解決しようとする課題】従来のタスク・トレー
ス装置は、ソフトウェアで構成されたＩＥモニタ・プロ
グラムでトレース処理を行なっている。このトレース処
理は上述したように、メモリ空間を切替えてＩＥモニ
タ・プログラムに制御を移動し、ＩＥモニタ・プログ
ラム内で使用するレジスタを退避し、トレースの種類
をチェックし、タスク・トレースに必要な情報を収集
し、収集したデータをトレース・バッファ用メモリに
格納保存し、退避したレジスタを復旧し、メモリ空
間を切替えてＩＥモニタ・プログラムからユーザ・プロ
グラムに制御を戻す処理を行なう。この多段にわたる処
理を、システム・コールの入口，システム・コールの出
口，割り込みハンドラの入口，割り込みハンドラの出
口，およびタスク切替え位置の処理時に行うため、ユー
ザ・プログラムの実行において、トレース処理の時間は
多大になる。
ス装置は、ソフトウェアで構成されたＩＥモニタ・プロ
グラムでトレース処理を行なっている。このトレース処
理は上述したように、メモリ空間を切替えてＩＥモニ
タ・プログラムに制御を移動し、ＩＥモニタ・プログ
ラム内で使用するレジスタを退避し、トレースの種類
をチェックし、タスク・トレースに必要な情報を収集
し、収集したデータをトレース・バッファ用メモリに
格納保存し、退避したレジスタを復旧し、メモリ空
間を切替えてＩＥモニタ・プログラムからユーザ・プロ
グラムに制御を戻す処理を行なう。この多段にわたる処
理を、システム・コールの入口，システム・コールの出
口，割り込みハンドラの入口，割り込みハンドラの出
口，およびタスク切替え位置の処理時に行うため、ユー
ザ・プログラムの実行において、トレース処理の時間は
多大になる。
【０００６】このため、ユーザ・プログラムの実行が多
大なトレースの処理時間分遅れることになる。このた
め、割り込み発生前にシステム・コールが発行されてい
たプログラムが、トレース処理を行なうことによって、
割り込み発生後にシステム・コールが遅れて発行されて
しまうという現象が生じる。つまり、トレース処理を行
なった場合と行なわなかった場合とで、プログラムの実
行シーケンスが変ってしまうことがある。
大なトレースの処理時間分遅れることになる。このた
め、割り込み発生前にシステム・コールが発行されてい
たプログラムが、トレース処理を行なうことによって、
割り込み発生後にシステム・コールが遅れて発行されて
しまうという現象が生じる。つまり、トレース処理を行
なった場合と行なわなかった場合とで、プログラムの実
行シーケンスが変ってしまうことがある。
【０００７】このように、従来のタスク・トレース装置
は、トレース処理を全てソフトウェアで処理しているた
め、トレース処理を行なった場合と行なわなかった場合
とで、プログラムの実行シーケンスが変ってしまい、ト
レースした結果がプログラムのデバッグに対して意味を
持たないことがあるという欠点が存在する。
は、トレース処理を全てソフトウェアで処理しているた
め、トレース処理を行なった場合と行なわなかった場合
とで、プログラムの実行シーケンスが変ってしまい、ト
レースした結果がプログラムのデバッグに対して意味を
持たないことがあるという欠点が存在する。
【０００８】本発明の目的は、上記の課題を解決するた
めに、トレース処理にかかる時間を短縮することにあ
る。
めに、トレース処理にかかる時間を短縮することにあ
る。
【０００９】
【課題を解決するための手段】本発明のタスク・トレー
ス装置は、ユーザ・プログラムを実行するユーザ・シス
テムと、トレース情報を収集，格納するトレース装置と
で構成されている。この内、ユーザ・システムは、ユー
ザ・プログラムが格納されたユーザ・メモリと、当該ユ
ーザ・メモリとアドレス・バスおよびデータ・バスで接
続されユーザ・プログラムを実行するＣＰＵとを有し、
トレース装置は、ユーザ・システムのアドレス・バスお
よびデータ・バスが接続され、ＣＰＵがデバッグのため
のトレース・データをユーザ・メモリに格納したことを
検出してトレース・データを収集するデータ書き込み検
出・データ収集部と、収集されたトレース・データを格
納するトレース・メモリとを有する。また、前述のユー
ザ・プログラムは、オペレーティング・システムとタス
クで構成され、オペレーティング・システムはトレース
条件の処理に遭遇したときにトレース・データをユーザ
・メモリに書き込むデータ・ライト処理を含んでいる。
ス装置は、ユーザ・プログラムを実行するユーザ・シス
テムと、トレース情報を収集，格納するトレース装置と
で構成されている。この内、ユーザ・システムは、ユー
ザ・プログラムが格納されたユーザ・メモリと、当該ユ
ーザ・メモリとアドレス・バスおよびデータ・バスで接
続されユーザ・プログラムを実行するＣＰＵとを有し、
トレース装置は、ユーザ・システムのアドレス・バスお
よびデータ・バスが接続され、ＣＰＵがデバッグのため
のトレース・データをユーザ・メモリに格納したことを
検出してトレース・データを収集するデータ書き込み検
出・データ収集部と、収集されたトレース・データを格
納するトレース・メモリとを有する。また、前述のユー
ザ・プログラムは、オペレーティング・システムとタス
クで構成され、オペレーティング・システムはトレース
条件の処理に遭遇したときにトレース・データをユーザ
・メモリに書き込むデータ・ライト処理を含んでいる。
【００１０】上述した本発明の構成によれば、トレース
処理をＯＳのタスク切替え等の処理と平行して行うこと
ができるため、トレース処理にかかる時間を大幅に短縮
することができ、トレース処理を行なった場合と行なわ
なかった場合とでの、プログラムの実行シーケンスの変
化を大幅に抑えることができる。
処理をＯＳのタスク切替え等の処理と平行して行うこと
ができるため、トレース処理にかかる時間を大幅に短縮
することができ、トレース処理を行なった場合と行なわ
なかった場合とでの、プログラムの実行シーケンスの変
化を大幅に抑えることができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図に
もとづいて説明する。図１に、本発明の第１の実施の形
態のブロック図を示す。なお、簡単のために、従来と同
様の部分には同一符号を付し、説明を省略する。ユーザ
・システム１は、ユーザ・プログラムが動作するシステ
ムであるが、本実施の形態では、ユーザ・メモリ３に格
納されたユーザ・プログラムを実行するＣＰＵ２を内蔵
している。このＣＰＵ２は、従来例のようにデバッグ機
能を特別に付加したものでなくともよい。またユーザ・
システム１とユーザ・プログラムのトレース処理を行な
うトレース装置１１とは、アドレス・バス４およびデー
タ・バス５を介して接続されている。トレース装置１１
の構成を説明する。データ書き込み検出・データ収集部
１２は、ユーザ・メモリ３のある特定領域にデータが書
き込まれたか否かを検出し、書き込まれたデータのみを
トレース・データとして収集する装置である。データ書
き込み検出・データ収集部１２で収集したトレース・デ
ータは、トレース・アドレス・バス１４およびトレース
・データ・バス１５を使用してトレース・メモリ１３に
格納保存される。なお、データ書き込み検出・データ収
集部１２はハードウェアで構成されており、ユーザ・プ
ログラムの実行にウエイトをかけることなく、処理を行
う。次に本実施の形態のタスク・トレース装置の動作に
ついて説明する。図２に、従来例と同様に、タスクがＯ
Ｓに対してシステム・コールを発行した時の処理と、Ｏ
Ｓに対して割り込みが発生した時の処理のフロー・チャ
ートを示す。はじめに、システム・コールの発行から終
了までのフローを説明する。まず、タスクがシステム・
コールを発行すると、ＯＳはその発行直後に、デバッグ
に必要なデータを集めるためのデータ・ライト処理Ａを
呼び出す。データ・ライト処理Ａは、システム・コール
入口の情報として、システム・コールの入口を通過した
旨を示す番号とシステム・コールの種類を示す識別番号
とシステム・コールの引数とをユーザ・メモリ３の空き
領域のある特定領域に書き込む（ステップＳＴ１１）。
データ書き込み検出・データ収集部１２は、かかるデー
タ書き込みをトリガにして、ユーザ・メモリ３に書き込
まれたデータを、トレース・メモリ１３に格納する。す
なわち、データ書き込み検出・データ収集部１２は、ユ
ーザ・システム内のアドレス・バス４およびデータ・バ
ス５が接続されているため、これらバスを流れる情報に
もとづき、データ書き込みを検出し、トレース・データ
をトレース・メモリ１３に格納する。これと同時に、Ｏ
Ｓは要求された所定のシステム・コールの処理を行ない
（ステップＳＴ１）、タスクを切替える必要があるかを
判断する（ステップＳＴ２）。ＯＳがステップＳＴ２で
タスクを切替える必要があると判断した場合は、タスク
切替えの処理の直前でデータ・ライト処理Ｅを呼び出
し、タスク切替えの情報として、タスク切替えの処理を
通過した旨を示す番号と切替え先のタスクの識別番号と
をユーザ・メモリ３の空き領域のある特定領域に書き込
む（ステップＳＴ１５）。ここで書き込まれたデータ
は、データ・ライト処理Ａの場合と同様に、データ書き
込み検出・データ収集部１２により検出され、トレース
・メモリ１３に格納される。同時に、ＯＳはタスク切替
えの処理を行なう（ステップＳＴ５）。前述のステップ
ＳＴ２でタスクを切替える必要がないと判断した場合は
データ・ライト処理Ｂが呼び出され、システム・コール
出口の情報として、システム・コールの出口を通過した
旨を示す番号とシステム・コールの戻り値とをユーザ・
メモリ３の空き領域のある特定領域に書き込む（ステッ
プＳＴ１２）。書き込まれたデータは、データ書き込み
検出・データ収集部１２により検出され、トレース・メ
モリ１３に格納される。以上でシステム・コールが終了
する。次に、ＯＳに対して割り込みが発生した場合の、
割り込み処理が終了するまでのフローを説明する。割り
込みが発生すると、ＯＳはその発行直後にデータ・ライ
ト処理Ｃを呼び出し、割り込み入口の情報として、割り
込みの入口を通過した旨を示す番号と割り込みの種類を
示す識別番号とをユーザ・メモリ３の空き領域のある特
定領域に書き込む（ステップＳＴ１３）。書き込まれた
データは、データ書き込み検出・データ収集部１２によ
り検出され、トレース・メモリ１３に格納される。同時
に、ＯＳは所定の割り込みハンドラの処理を行ない（ス
テップＳＴ３）、この割り込みハンドラの処理結果によ
り、タスクを切替える必要があるかを判断する（ステッ
プＳＴ４）。ＯＳがステップＳＴ４でタスクを切替える
必要があると判断した場合は、前述のステップＳＴ１５
およびステップＳＴ５と同様の処理を行なう。ステップ
ＳＴ４でタスクを切替える必要がないと判断した場合は
データ・ライト処理Ｄが呼び出され、割り込み出口の情
報として、割り込みの出口を通過した旨を示す番号をユ
ーザ・メモリ３の空き領域のある特定領域に書き込む
（ステップＳＴ１４）。書き込まれたデータは、データ
書き込み検出・データ収集部１２により検出され、トレ
ース・メモリ１３に格納される。以上で、割り込みに対
する処理が終了する。以上の説明から明らかなように、
本実施の形態では従来のトレース処理のうちＯＳが行う
のはデータ・ライト処理のみであり、デバッグに必要な
情報であるトレース情報をトレース・メモリに格納する
動作は、ハードウェアによりＯＳの処理と平行して行わ
れる。したがって、ユーザ・プログラムにおけるトレー
ス処理の時間を幅に削減することができる。このため、
プログラムの実行シーケンスの変化を大幅に抑えること
ができる。ここで、本実施の形態の発明の一回のトレー
ス処理の内訳とそれぞれの実行時間を図7（Ｂ）に示
す。ＣＰＵの処理速度が１０ＭＩＰＳで、データライト
処理が平均４命令で０．４μ秒とすると、１回のトレー
ス処理にかかる合計時間は０．４μ秒となる。
もとづいて説明する。図１に、本発明の第１の実施の形
態のブロック図を示す。なお、簡単のために、従来と同
様の部分には同一符号を付し、説明を省略する。ユーザ
・システム１は、ユーザ・プログラムが動作するシステ
ムであるが、本実施の形態では、ユーザ・メモリ３に格
納されたユーザ・プログラムを実行するＣＰＵ２を内蔵
している。このＣＰＵ２は、従来例のようにデバッグ機
能を特別に付加したものでなくともよい。またユーザ・
システム１とユーザ・プログラムのトレース処理を行な
うトレース装置１１とは、アドレス・バス４およびデー
タ・バス５を介して接続されている。トレース装置１１
の構成を説明する。データ書き込み検出・データ収集部
１２は、ユーザ・メモリ３のある特定領域にデータが書
き込まれたか否かを検出し、書き込まれたデータのみを
トレース・データとして収集する装置である。データ書
き込み検出・データ収集部１２で収集したトレース・デ
ータは、トレース・アドレス・バス１４およびトレース
・データ・バス１５を使用してトレース・メモリ１３に
格納保存される。なお、データ書き込み検出・データ収
集部１２はハードウェアで構成されており、ユーザ・プ
ログラムの実行にウエイトをかけることなく、処理を行
う。次に本実施の形態のタスク・トレース装置の動作に
ついて説明する。図２に、従来例と同様に、タスクがＯ
Ｓに対してシステム・コールを発行した時の処理と、Ｏ
Ｓに対して割り込みが発生した時の処理のフロー・チャ
ートを示す。はじめに、システム・コールの発行から終
了までのフローを説明する。まず、タスクがシステム・
コールを発行すると、ＯＳはその発行直後に、デバッグ
に必要なデータを集めるためのデータ・ライト処理Ａを
呼び出す。データ・ライト処理Ａは、システム・コール
入口の情報として、システム・コールの入口を通過した
旨を示す番号とシステム・コールの種類を示す識別番号
とシステム・コールの引数とをユーザ・メモリ３の空き
領域のある特定領域に書き込む（ステップＳＴ１１）。
データ書き込み検出・データ収集部１２は、かかるデー
タ書き込みをトリガにして、ユーザ・メモリ３に書き込
まれたデータを、トレース・メモリ１３に格納する。す
なわち、データ書き込み検出・データ収集部１２は、ユ
ーザ・システム内のアドレス・バス４およびデータ・バ
ス５が接続されているため、これらバスを流れる情報に
もとづき、データ書き込みを検出し、トレース・データ
をトレース・メモリ１３に格納する。これと同時に、Ｏ
Ｓは要求された所定のシステム・コールの処理を行ない
（ステップＳＴ１）、タスクを切替える必要があるかを
判断する（ステップＳＴ２）。ＯＳがステップＳＴ２で
タスクを切替える必要があると判断した場合は、タスク
切替えの処理の直前でデータ・ライト処理Ｅを呼び出
し、タスク切替えの情報として、タスク切替えの処理を
通過した旨を示す番号と切替え先のタスクの識別番号と
をユーザ・メモリ３の空き領域のある特定領域に書き込
む（ステップＳＴ１５）。ここで書き込まれたデータ
は、データ・ライト処理Ａの場合と同様に、データ書き
込み検出・データ収集部１２により検出され、トレース
・メモリ１３に格納される。同時に、ＯＳはタスク切替
えの処理を行なう（ステップＳＴ５）。前述のステップ
ＳＴ２でタスクを切替える必要がないと判断した場合は
データ・ライト処理Ｂが呼び出され、システム・コール
出口の情報として、システム・コールの出口を通過した
旨を示す番号とシステム・コールの戻り値とをユーザ・
メモリ３の空き領域のある特定領域に書き込む（ステッ
プＳＴ１２）。書き込まれたデータは、データ書き込み
検出・データ収集部１２により検出され、トレース・メ
モリ１３に格納される。以上でシステム・コールが終了
する。次に、ＯＳに対して割り込みが発生した場合の、
割り込み処理が終了するまでのフローを説明する。割り
込みが発生すると、ＯＳはその発行直後にデータ・ライ
ト処理Ｃを呼び出し、割り込み入口の情報として、割り
込みの入口を通過した旨を示す番号と割り込みの種類を
示す識別番号とをユーザ・メモリ３の空き領域のある特
定領域に書き込む（ステップＳＴ１３）。書き込まれた
データは、データ書き込み検出・データ収集部１２によ
り検出され、トレース・メモリ１３に格納される。同時
に、ＯＳは所定の割り込みハンドラの処理を行ない（ス
テップＳＴ３）、この割り込みハンドラの処理結果によ
り、タスクを切替える必要があるかを判断する（ステッ
プＳＴ４）。ＯＳがステップＳＴ４でタスクを切替える
必要があると判断した場合は、前述のステップＳＴ１５
およびステップＳＴ５と同様の処理を行なう。ステップ
ＳＴ４でタスクを切替える必要がないと判断した場合は
データ・ライト処理Ｄが呼び出され、割り込み出口の情
報として、割り込みの出口を通過した旨を示す番号をユ
ーザ・メモリ３の空き領域のある特定領域に書き込む
（ステップＳＴ１４）。書き込まれたデータは、データ
書き込み検出・データ収集部１２により検出され、トレ
ース・メモリ１３に格納される。以上で、割り込みに対
する処理が終了する。以上の説明から明らかなように、
本実施の形態では従来のトレース処理のうちＯＳが行う
のはデータ・ライト処理のみであり、デバッグに必要な
情報であるトレース情報をトレース・メモリに格納する
動作は、ハードウェアによりＯＳの処理と平行して行わ
れる。したがって、ユーザ・プログラムにおけるトレー
ス処理の時間を幅に削減することができる。このため、
プログラムの実行シーケンスの変化を大幅に抑えること
ができる。ここで、本実施の形態の発明の一回のトレー
ス処理の内訳とそれぞれの実行時間を図7（Ｂ）に示
す。ＣＰＵの処理速度が１０ＭＩＰＳで、データライト
処理が平均４命令で０．４μ秒とすると、１回のトレー
ス処理にかかる合計時間は０．４μ秒となる。
【００１２】次に、本発明の第２の実施の形態を説明す
る。図３は、本実施の形態のブロック図である。図３に
おいて図１と同一符号を付した部分は、第１の実施の形
態と同一であるため、説明を省略する。本実施の形態に
おいては、トレース装置１１に、割り込み検出・割り込
み情報収集部１８およびＩＲＥＴ命令検出・ＩＲＥＴ情
報収集部１９を有している点で、第１の実施の形態と異
なる。またこれら割り込み検出・割り込み情報収集部１
８およびＩＲＥＴ命令検出・ＩＲＥＴ情報収集部１９
も、データ書き込み検出・データ収集部１２と同様に、
トレース・アドレス・バス１４およびトレース・データ
・バス１５によりトレース・メモリ１３と接続されてい
る。割り込み検出・割り込み情報収集部１８は、ユーザ
・システム１からアドレス・バス４およびデータ・バス
５が入力され、さらにＣＰＵ２から、割込み信号１６が
入力されている。この割込み信号１６は、割り込み発生
により割り込みハンドラへ制御移動することを知らせる
信号である。これらの入力により、割り込み検出・割り
込み情報収集部１８は割り込みハンドラへの制御移動を
検出し、割り込み入口の情報として、割り込みの種類を
示す識別番号を収集し、トレース・メモリ１３に書き込
む処理を行う。ＩＲＥＴ命令検出・ＩＲＥＴ情報収集部
１９は、ユーザ・システム１からアドレス・バス４およ
びデータ・バス５が入力され、さらにＣＰＵ２から、命
令フェッチ信号１７が入力されている。この命令フェッ
チ信号１７は、ＣＰＵ２が命令をフェッチしたことを通
知する信号である。これらの入力により、ＩＲＥＴ命令
検出・ＩＲＥＴ情報収集部１９は実行命令が割り込みハ
ンドラを終了する命令（戻り命令）か否かを検出し、割
り込みの出口の情報として、割り込みハンドラを終了す
る命令のアドレスを収集し、トレース・メモリ１３に書
き込む処理を行う。
る。図３は、本実施の形態のブロック図である。図３に
おいて図１と同一符号を付した部分は、第１の実施の形
態と同一であるため、説明を省略する。本実施の形態に
おいては、トレース装置１１に、割り込み検出・割り込
み情報収集部１８およびＩＲＥＴ命令検出・ＩＲＥＴ情
報収集部１９を有している点で、第１の実施の形態と異
なる。またこれら割り込み検出・割り込み情報収集部１
８およびＩＲＥＴ命令検出・ＩＲＥＴ情報収集部１９
も、データ書き込み検出・データ収集部１２と同様に、
トレース・アドレス・バス１４およびトレース・データ
・バス１５によりトレース・メモリ１３と接続されてい
る。割り込み検出・割り込み情報収集部１８は、ユーザ
・システム１からアドレス・バス４およびデータ・バス
５が入力され、さらにＣＰＵ２から、割込み信号１６が
入力されている。この割込み信号１６は、割り込み発生
により割り込みハンドラへ制御移動することを知らせる
信号である。これらの入力により、割り込み検出・割り
込み情報収集部１８は割り込みハンドラへの制御移動を
検出し、割り込み入口の情報として、割り込みの種類を
示す識別番号を収集し、トレース・メモリ１３に書き込
む処理を行う。ＩＲＥＴ命令検出・ＩＲＥＴ情報収集部
１９は、ユーザ・システム１からアドレス・バス４およ
びデータ・バス５が入力され、さらにＣＰＵ２から、命
令フェッチ信号１７が入力されている。この命令フェッ
チ信号１７は、ＣＰＵ２が命令をフェッチしたことを通
知する信号である。これらの入力により、ＩＲＥＴ命令
検出・ＩＲＥＴ情報収集部１９は実行命令が割り込みハ
ンドラを終了する命令（戻り命令）か否かを検出し、割
り込みの出口の情報として、割り込みハンドラを終了す
る命令のアドレスを収集し、トレース・メモリ１３に書
き込む処理を行う。
【００１３】割り込み検出・割り込み情報収集部１８お
よびＩＲＥＴ命令検出・ＩＲＥＴ情報収集部１９も、デ
ータ書き込み検出・データ収集部１２と同様にハードウ
ェアで構成された装置であり、ユーザ・プログラムの実
行にウエイトをかけることなく、処理が行われる。次に
本実施の形態のタスク・トレース装置の動作について説
明する。図４に、タスクがＯＳに対してシステム・コー
ルを発行した時の処理と、ＯＳに対して割り込みが発生
した時の処理のフロー・チャートを示す。図４と図２を
比較すれば明らかなように、本実施の形態では、割り込
み発生時の処理において、ＯＳはタスク処理発生時以外
のデータ・ライト処理を実行しない。すなわち、第１の
実施の形態のデータ・ライト処理Ｃの代わりに、割り込
み検出・割り込み情報収集部１８で割り込みハンドラへ
の制御移動を検出し、割り込み入口の情報を収集してト
レース・メモリ１３に格納保存し、データ・ライト処理
Ｄの代わりに、ＩＲＥＴ命令検出・ＩＲＥＴ情報収集部
１９で割り込みハンドラから復帰する命令の実行を検出
し、割り込み出口の情報を収集してトレース・メモリ１
３に格納保存する。本実施の形態によれば、割り込み発
生時の処理におけるデータ・ライト処理をＯＳの処理と
平行してハードウェアで行うため、第１の実施の形態に
比較して、割り込み発生によるプログラムのシーケンス
の変化をさらに抑えることができる。
よびＩＲＥＴ命令検出・ＩＲＥＴ情報収集部１９も、デ
ータ書き込み検出・データ収集部１２と同様にハードウ
ェアで構成された装置であり、ユーザ・プログラムの実
行にウエイトをかけることなく、処理が行われる。次に
本実施の形態のタスク・トレース装置の動作について説
明する。図４に、タスクがＯＳに対してシステム・コー
ルを発行した時の処理と、ＯＳに対して割り込みが発生
した時の処理のフロー・チャートを示す。図４と図２を
比較すれば明らかなように、本実施の形態では、割り込
み発生時の処理において、ＯＳはタスク処理発生時以外
のデータ・ライト処理を実行しない。すなわち、第１の
実施の形態のデータ・ライト処理Ｃの代わりに、割り込
み検出・割り込み情報収集部１８で割り込みハンドラへ
の制御移動を検出し、割り込み入口の情報を収集してト
レース・メモリ１３に格納保存し、データ・ライト処理
Ｄの代わりに、ＩＲＥＴ命令検出・ＩＲＥＴ情報収集部
１９で割り込みハンドラから復帰する命令の実行を検出
し、割り込み出口の情報を収集してトレース・メモリ１
３に格納保存する。本実施の形態によれば、割り込み発
生時の処理におけるデータ・ライト処理をＯＳの処理と
平行してハードウェアで行うため、第１の実施の形態に
比較して、割り込み発生によるプログラムのシーケンス
の変化をさらに抑えることができる。
【００１４】なお、第１および第２の実施の形態におけ
る、データ・ライト処理Ａ〜Ｅがユーザ・メモリ３に書
き込む情報は、上記説明に特に限定されるものではな
い。
る、データ・ライト処理Ａ〜Ｅがユーザ・メモリ３に書
き込む情報は、上記説明に特に限定されるものではな
い。
【００１５】
【発明の効果】本発明によれば、トレース処理をＯＳの
タスク切替え等の処理と平行して行うため、ユーザ・プ
ログラムの実行において、トレース処理にＯＳが占有さ
れる時間は、従来のタスク・トレース装置の２０．５μ
秒から０．４μ秒へと、９８％短縮することができる。
したがって、本発明によれば、トレース処理を行なった
場合と行なわなかった場合とで、プログラムの実行シー
ケンスの変化を大幅に抑えることができる。
タスク切替え等の処理と平行して行うため、ユーザ・プ
ログラムの実行において、トレース処理にＯＳが占有さ
れる時間は、従来のタスク・トレース装置の２０．５μ
秒から０．４μ秒へと、９８％短縮することができる。
したがって、本発明によれば、トレース処理を行なった
場合と行なわなかった場合とで、プログラムの実行シー
ケンスの変化を大幅に抑えることができる。
【図１】本発明の第１の実施の形態のタスク・トレース
装置のブロック図。
装置のブロック図。
【図２】本発明の第１の実施の形態のタスク・トレース
装置のプログラムの動作を示すフロー・チャート。
装置のプログラムの動作を示すフロー・チャート。
【図３】本発明の第２の実施の形態のタスク・トレース
装置のブロック図。
装置のブロック図。
【図４】本発明の第２の実施の形態のタスク・トレース
装置のプログラムの動作を示すフロー・チャート。
装置のプログラムの動作を示すフロー・チャート。
【図５】従来のタスク・トレース装置のブロック図。
【図６】従来のタスク・トレース装置プログラムの動作
を示すフロー・チャート。
を示すフロー・チャート。
【図７】従来のタスク・トレース装置と本発明のタスク
・トレース装置の一回のトレース処理時間。
・トレース装置の一回のトレース処理時間。
１ ユーザ・システム ２ ＣＰＵ ３ ユーザ・メモリ ４ アドレス・バス ５ データ・バス １１ トレース装置 １２ データ書き込み検出・データ収集部 １３ トレース・メモリ １４ トレース・アドレス・バス １５ トレース・データ・バス １６ 割り込み信号 １７ 命令フェッチ信号 １８ 割り込み検出・割り込み情報収集部 １９ ＩＲＥＴ命令検出・ＩＲＥＴ情報収集部 ２１ インサーキット・エミュレータ（ＩＥ） ２２ エバチップ ２３ ＩＥモニタ用メモリ ２４ トレース・バッファ用メモリ ２５ プローブ先端部 ２６ バス切替え信号 ２７ バス切替え回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 貴 神奈川県川崎市中原区小杉町一丁目403 番53号 日本電気アイシーマイコンシス テム株式会社内 (56)参考文献 特開 平９−50392（ＪＰ，Ａ) 特開 平６−149615（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/28 - 11/34 G06F 15/78
Claims (3)
- 【請求項１】 オペレーティング・システムとタスクで
構成されたユーザ・プログラムが格納されたユーザ・メ
モリと、当該ユーザ・メモリとアドレス・バスおよびデ
ータ・バスで接続され前記ユーザ・プログラムを実行す
るＣＰＵとを有するユーザ・システムと、 前記アドレス・バスおよびデータ・バスが接続され、前
記ＣＰＵがデバッグのためのトレース・データを前記ユ
ーザ・メモリに書き込みを行ったことを検出して前記ト
レース・データを前記データバスより収集するデータ書
き込み検出・データ収集部と、 収集された前記トレース・データを格納するトレース・
メモリとを有するトレース装置とを備え、 前記オペレーティング・システムは、システムコール入
口と、システムコール出口と、タスク切替え処理直前
と、割り込み入口と、割り込み出口とで、前記ＣＰＵに
前記トレース・データの前記ユーザーメモリへの書き込
みを行わせ、 前記データ書き込み検出・収集部は、前記アドレス・バ
ス及び前記データ・バスに流れる情報にもとづき、前記
トレース・データの書き込みを検出して前記トレース・
データを前記データ・バスより収集し、前記オペレーテ
ィングシステムの処理と平行して前記トレース・データ
を前記トレース・メモリに格納することを特徴とするタ
スク・トレース装置。 - 【請求項２】 前記オペレーティング・システムが、前
記割り込み出口で、前記ＣＰＵに前記トレース・データ
の前記ユーザーメモリへの書き込みを行わせることに代
えて、 前記アドレス・バスと、前記データ・バスと、ＣＰＵが
命令をフェッチしたときに発生するフェッチ信号とを入
力し、実行命令が割り込みハンドラを終了する命令か否
かを検出し、割り込み出口の情報として、前記割り込み
ハンドラを終了する命令のアドレスを収集し、前記トレ
ース・メモリに格納するＩＲＥＴ命令検出・ＩＲＥＴ情
報収集部を設けたことを 特徴とする請求項１記載のタス
ク・トレース装置。 - 【請求項３】 前記オペレーティング・システムが、前
記割り込み入口で、前記ＣＰＵに前記トレース・データ
の書き込みを行わせることに代えて、 割り込み処理の開始時にＣＰＵが発生する 割り込み信号
が入力され、かつ前記アドレス・バス及び前記データ・
バスが接続されて前記割り込み処理発生時のトレース・
データを収集する割り込み情報収集手段を備えたことを
特徴とする請求項１または２記載のタスク・トレース装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09111397A JP3138658B2 (ja) | 1997-04-28 | 1997-04-28 | タスク・トレース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09111397A JP3138658B2 (ja) | 1997-04-28 | 1997-04-28 | タスク・トレース装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301806A JPH10301806A (ja) | 1998-11-13 |
| JP3138658B2 true JP3138658B2 (ja) | 2001-02-26 |
Family
ID=14560125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09111397A Expired - Fee Related JP3138658B2 (ja) | 1997-04-28 | 1997-04-28 | タスク・トレース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138658B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9825102D0 (en) * | 1998-11-16 | 1999-01-13 | Insignia Solutions Plc | Computer system |
-
1997
- 1997-04-28 JP JP09111397A patent/JP3138658B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10301806A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751942A (en) | Trace event detection during trace enable transitions | |
| JP2765411B2 (ja) | 仮想計算機方式 | |
| US7711990B1 (en) | Apparatus and method for debugging a graphics processing unit in response to a debug instruction | |
| CN107577593B (zh) | 使用执行单一步骤来诊断编码 | |
| US5680599A (en) | Program counter save on reset system and method | |
| JPH06103472B2 (ja) | デバツグ用マイクロプロセツサ | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JP3138658B2 (ja) | タスク・トレース装置 | |
| US5649088A (en) | System and method for recording sufficient data from parallel execution stages in a central processing unit for complete fault recovery | |
| JP2001249823A (ja) | マイクロコンピュータ開発支援装置 | |
| JP2677249B2 (ja) | マルチプロセッサシステムのプログラムデバッグ方法およびデバッガ | |
| JP3224478B2 (ja) | メモリのアクセス状態の比較によるデバッグ・解析方法 | |
| JPH07152598A (ja) | インサーキット・エミュレータ | |
| JPH04199336A (ja) | マイクロコンピュータ | |
| JP2902861B2 (ja) | トレース機能付バッファ装置 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JP3159155B2 (ja) | プログラムのデバッグ方法および装置 | |
| JP2773042B2 (ja) | インサーキットエミュレータのバス切替方法 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JPS63118964A (ja) | 情報処理装置 | |
| JPH05189267A (ja) | マイクロプロセッサの動作制御方式、及びエミュレータ | |
| JPH0282323A (ja) | ディジタルシグナルプロセッサのデバッグ方式 | |
| JPH05151021A (ja) | 常駐領域組み込み型デバツガによるデバツグ方式 | |
| JP2001318802A (ja) | インサーキットエミュレータ | |
| JPH10187480A (ja) | エミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |