JP3137258B2 - Input protection circuit - Google Patents
Input protection circuitInfo
- Publication number
- JP3137258B2 JP3137258B2 JP10007421A JP742198A JP3137258B2 JP 3137258 B2 JP3137258 B2 JP 3137258B2 JP 10007421 A JP10007421 A JP 10007421A JP 742198 A JP742198 A JP 742198A JP 3137258 B2 JP3137258 B2 JP 3137258B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- input
- diodes
- diode
- impedance matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は集積回路（ＩＣ）の
入力保護回路に関し、特にＧＨz 帯の速度の高速信号を
扱う集積回路であってインピーダンス整合された入力端
子に対する静電保護を行う入力保護回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input protection circuit for an integrated circuit (IC), and more particularly to an input protection circuit for handling a high-speed signal in the GHz band, which performs electrostatic protection for an impedance-matched input terminal. Circuit.
【０００２】[0002]
【従来の技術】この種の高速信号を扱うＩＣの入力保護
回路は図２のように構成されていた。2. Description of the Related Art An input protection circuit of an IC for handling such a high-speed signal has been configured as shown in FIG.
【０００３】高速信号の伝送系では、５０Ωの伝送イン
ピーダンスが一般的に用いられる。そのためＩＣの入力
端子１も５０Ωに整合する必要があるため、入力に５０
Ωの抵抗（インピーダンスマッチング抵抗）Ｒ１の一端
が直接的に接続される。このマッチング抵抗Ｒ１の他端
は終端バイアス端子２としてＩＣ外部に導かれており、
このバイアス端子２にはバイアスが供給される。例えば
伝送信号が−０．８Ｖ／−１．８ＶのいわゆるＥＣＬレ
ベルに適合した信号の場合には、このバイアス端子１に
−２Ｖを印加することで、ＤＣ的にも正常な整合回路を
構成できる。In a high-speed signal transmission system, a transmission impedance of 50Ω is generally used. Therefore, the input terminal 1 of the IC also needs to be matched to 50Ω, so that 50
One end of a Ω resistor (impedance matching resistor) R1 is directly connected. The other end of the matching resistor R1 is guided outside the IC as a terminating bias terminal 2,
A bias is supplied to the bias terminal 2. For example, if the transmission signal is a signal conforming to the so-called ECL level of -0.8 V / -1.8 V, by applying -2 V to the bias terminal 1, a normal matching circuit can be constructed in terms of DC. .
【０００４】さらに、入力端子１とＩＣ内部の回路との
間には、静電保護用の抵抗Ｒと、２つのダイオードＤ
1 ，Ｄ2 から構成される静電保護回路が設けられてい
る。この静電保護回路は、過大な入力が入力端子１に入
力されると、抵抗Ｒにより過大電流を吸収し、それぞれ
正負の電源に接続された２つのダイオードＤ1 ，Ｄ2 に
より過大電圧を吸収する。Further, a resistance R for electrostatic protection and two diodes D are provided between the input terminal 1 and a circuit inside the IC.
1, the electrostatic protection circuit composed of D 2 is provided. In this electrostatic protection circuit, when an excessive input is input to an input terminal 1, an excessive current is absorbed by a resistor R, and an excessive voltage is absorbed by two diodes D 1 and D 2 connected to positive and negative power supplies, respectively. I do.
【０００５】[0005]
【発明が解決しようとする課題】前記従来の入力保護回
路による静電保護を適切に機能させるためには、抵抗Ｒ
と２つのダイオードＤ1 ，Ｄ2 とに、それぞれ必要な性
能が要求される。すなわち、抵抗ＲについてはＩＣ内に
形成される抵抗素子を用いるが、この素子の面積が小さ
いと、過大な静電電流パルスに耐えられず、焼損してし
まう。同様に２つのダイオードＤ1 ，Ｄ2 についても、
そのデバイス面積が小さいと、規定の静電エネルギーに
耐えられない。ここで規定の静電エネルギーとは、例え
ばＭＩＬ規格では５００Ｖの静電エネルギーに相当す
る。In order for the electrostatic protection by the conventional input protection circuit to function properly, a resistor R is required.
And two diodes D 1 and D 2 are required to have required performance. That is, although a resistor element formed in an IC is used for the resistor R, if the area of the element is small, the element cannot withstand an excessively large electrostatic current pulse and burns out. Similarly, for the two diodes D 1 and D 2 ,
If the device area is small, it cannot withstand the prescribed electrostatic energy. Here, the prescribed electrostatic energy corresponds to, for example, 500 V electrostatic energy in the MIL standard.
【０００６】静電保護（静電耐圧）を高めるためには、
抵抗Ｒおよび２つのダイオードＤ1,D2 を物理的に大き
く形成する必要があるが、その場合には、これらの素子
に付随する寄生容量、寄生インダクタンスなどが、この
ＩＣの高周波特性に影響を及ぼし、ＧＨｚ帯での動作が
不安定になってしまう。In order to increase the electrostatic protection (electrostatic withstand voltage),
It is necessary to form the resistor R and the two diodes D 1 and D 2 physically large. In such a case, the parasitic capacitance and the parasitic inductance associated with these elements affect the high-frequency characteristics of the IC. As a result, the operation in the GHz band becomes unstable.
【０００７】具体的には、抵抗Ｒについては、Ｒ＝２０
０Ω（Ｌ＝２０μｍ、Ｗ＝５０μｍの注入抵抗）、２つ
のダイオードＤｉ（ｉ＝１，２）については、Ｄi （Ｖ
th＝−０．４Ｖ、Ｌg ＝０．８μｍ、Ｗg ＝２５μｍ×
４fingerで計１００μｍ）を用いているが、このＩＣの
動作速度は１ＧＨｚが限度で、かつその静電耐圧は７０
０Ｖ程度というものであった。したがって、静電耐圧を
向上させれば動作速度の上限が低くなり、動作速度を向
上させれば静電耐圧が低下してしまうことになり、静電
耐圧および動作速度の両方を向上させることは困難であ
った。Specifically, for the resistor R, R = 20
0Ω (L = 20μm, W = 50μm injection resistance), the two diodes Di (i = 1, 2) is, D i (V
th = −0.4 V, Lg = 0.8 μm, Wg = 25 μm ×
4 fingers, a total of 100 μm) is used, but the operation speed of this IC is limited to 1 GHz, and its electrostatic withstand voltage is 70 GHz.
It was about 0V. Therefore, if the electrostatic withstand voltage is improved, the upper limit of the operation speed is lowered, and if the operation speed is improved, the electrostatic withstand voltage is reduced, and it is impossible to improve both the electrostatic withstand voltage and the operation speed. It was difficult.
【０００８】そこで本発明の目的は、以上のような問題
を解消した入力保護回路を提供することにある。It is an object of the present invention to provide an input protection circuit which solves the above problems.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、信号が入力される入力端子に一
端が接続され集積回路の内部回路に他端が接続された静
電保護用抵抗と、前記入力端子に一端が接続されたイン
ピーダンスマッチング抵抗と、カソードが正側電極にア
ノードが前記静電保護用抵抗の他端に接続された第１の
ダイオードと、アノードが負側電極にカソードが前記静
電保護用抵抗の他端に接続された第２のダイオードと、
カソードが正側電極にアノードが前記インピーダンスマ
ッチング抵抗の他端に接続された第３のダイオードと、
アノードが負側電極にカソードが前記インピーダンスマ
ッチング抵抗の他端に接続された第４のダイオードとを
具えたことを特徴とする。In order to achieve the above object, according to a first aspect of the present invention, there is provided an electrostatic protection device having one end connected to an input terminal to which a signal is input and the other end connected to an internal circuit of an integrated circuit. A resistance, an impedance matching resistor having one end connected to the input terminal, a first diode having a cathode connected to the positive electrode and an anode connected to the other end of the electrostatic protection resistor, and an anode connected to the negative electrode. A second diode having a cathode connected to the other end of the electrostatic protection resistor;
A third diode having a cathode connected to the positive electrode and an anode connected to the other end of the impedance matching resistor;
A fourth diode having an anode connected to the negative electrode and a cathode connected to the other end of the impedance matching resistor.
【００１０】また請求項２の発明は、請求項１におい
て、前記集積回路が化合物半導体を材料とする電解効果
トランジスタを能動素子として含むことを特徴とする。A second aspect of the present invention is characterized in that, in the first aspect, the integrated circuit includes a field effect transistor using a compound semiconductor as a material as an active element.
【００１１】さらに請求項３の発明は、請求項１におい
て、前記静電保護用抵抗および前記インピーダンスマッ
チング抵抗の少なくとも一方が、不純物をイオン注入す
ることにより形成された注入抵抗で構成されていること
を特徴とする。According to a third aspect of the present invention, in the first aspect, at least one of the electrostatic protection resistor and the impedance matching resistor is formed by an injection resistor formed by ion-implanting an impurity. It is characterized by.
【００１２】さらに請求項４の発明は、請求項１におい
て、前記インピーダンスマッチング抵抗の他端が集積回
路外部に導かれていることを特徴とする。Further, the invention of claim 4 is characterized in that, in claim 1, the other end of the impedance matching resistor is led outside the integrated circuit.
【００１３】さらに請求項５の発明は、請求項１におい
て、前記第３および前記第４のダイオードの大きさは前
記第１および前記第２のダイオードの大きさ以上の大き
さであることを特徴とする。[0013] Further, according to a fifth aspect of the present invention, in the first aspect, the size of the third and fourth diodes is larger than the size of the first and second diodes. And
【００１４】[0014]
【発明の実施の形態】図１は本発明の実施形態の回路図
を示す。本実施形態においては、信号主経路上の保護回
路、すなわち、抵抗Ｒおよび２つのダイオードＤ1 ，Ｄ
2 （従来の図２と同様）の他に、さらにマッチング抵抗
Ｒ１および２つのダイオードＤ3 ，Ｄ4 を加えて静電保
護回路を構成する。FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the present embodiment, the protection circuit on the signal main path, that is, the resistor R and the two diodes D 1 and D 1
2 (similar to the conventional FIG. 2), a matching resistor R1 and two diodes D 3 and D 4 are further added to form an electrostatic protection circuit.
【００１５】図１において、１は入力端子、Ｒは入力端
子１に一端が接続され他端がＩＣ内部回路に接続された
静電保護用の抵抗、Ｒ１は入力端子１に一端が接続され
たインピーダンスマッチング抵抗である。Ｄ1 ，Ｄ2 は
静電保護用のダイオードであって、Ｄ1 のアノードおよ
びＤ2 のカソードは抵抗Ｒの他端に共通接続され、Ｄ1
のカソードは正側電源（Ｖdd）におよびＤ2 のアノード
は負側電源（Ｖss）に各々接続されている。そして、Ｄ
3 ，Ｄ4 は他の静電保護用のダイオードであって、Ｄ3
のアノードおよびＤ4 のカソードはマッチング抵抗Ｒ１
の他端に共通接続され、Ｄ3 のカソードは正側電源（Ｖ
dd）におよびＤ4 のアノードは負側電源（Ｖss）に各々
接続されている。この２つのダイオードＤ3 ，Ｄ4 の接
続形態は２つのダイオードＤ1 ，Ｄ2 の接続形態と何等
変わる点はない。このように、２つのダイオードＤ3 ，
Ｄ4 をインピーダンスマッチング抵抗Ｒ１の他端側に設
けることによって、Ｒ１、Ｄ3 ，Ｄ4 も保護回路として
機能することになり、信号主経路上の保護回路と協働し
てＩＣ全体としての静電耐圧を向上させる。In FIG. 1, 1 is an input terminal, R is an electrostatic protection resistor having one end connected to the input terminal 1 and the other end connected to an IC internal circuit, and R1 is connected to the input terminal 1 at one end. This is an impedance matching resistor. D 1, D 2 is a diode for electrostatic discharge protection, the cathode of the anode and D 2 of D 1 are commonly connected to the other end of the resistor R, D 1
The cathode the anode of the positive side power source (Vdd) to and D 2 are respectively connected to the negative supply (Vss). And D
3 and D 4 are other diodes for electrostatic protection, and D 3
The cathode of the anode and D 4 matching resistor R1
Are commonly connected to the other end of the cathode of D 3 is the positive side power source (V
The anode of the dd) and D 4 are respectively connected to the negative supply (Vss). The connection form of these two diodes D 3 and D 4 is not different from the connection form of the two diodes D 1 and D 2 . Thus, two diodes D 3 ,
By providing the D 4 on the other end of the impedance matching resistor R1, R1, D 3, D 4 becomes to function as a protection circuit, the static overall IC in cooperation with the protective circuit on the signal main path Improve the withstand voltage.
【００１６】２つのダイオードＤ3 ，Ｄ4 のデバイス面
積としては、例えば、Ｌg ＝０．８μｍ、Ｗg ＝２５μ
ｍ×４fingerで計１００μｍのものを用いることができ
る（具体例として、ダイオードＤ1 ，Ｄ2 のデバイス面
積は前述した通りであり、抵抗Ｒも前述した通りであ
る）。２つのダイオードＤ3 ，Ｄ4 のデバイス面積を信
号主経路上の保護回路の２つのダイオードＤ1 ，Ｄ2 の
それと同等以上に設定することで、ＩＣ全体としての静
電耐圧が一層向上する。上記例においては、１１００Ｖ
の静電耐圧が得られた。また、２つのダイオードＤ3 ，
Ｄ4 はマッチング抵抗Ｒ１を介して入力端子１に接続さ
れているので、入力端子１に入力された高周波信号に対
してこれらのダイオードＤ3 ，Ｄ4 の寄生容量が与える
影響は皆無となり、さらには、通常この終端バイアス端
子２は大きな容量を接続して低インピーダンス化を図る
必要があるので、ダイオードＤ3 ，Ｄ4 の寄生容量は、
この必要性を満たすことができ、回路動作的に好ましい
結果を及ぼす。The device area of the two diodes D 3 and D 4 is, for example, Lg = 0.8 μm and Wg = 25 μm.
An m × 4 finger having a total of 100 μm can be used (as a specific example, the device areas of the diodes D 1 and D 2 are as described above, and the resistance R is as described above). By setting the device area of the two diodes D 3 and D 4 to be equal to or greater than that of the two diodes D 1 and D 2 of the protection circuit on the main signal path, the electrostatic withstand voltage of the entire IC is further improved. In the above example, 1100V
Was obtained. Also, two diodes D 3 ,
Since D 4 is connected to the input terminal 1 through the matching resistor R1, the influence of the parasitic capacitance of the diodes D 3, D 4 is given to the input to the input terminal 1 RF signal becomes nil, further Usually, it is necessary to connect a large capacitance to the terminating bias terminal 2 to reduce the impedance, so that the parasitic capacitance of the diodes D 3 and D 4 is
This need can be met and has favorable circuit operation results.
【００１７】本発明の入力保護回路を適用できるＩＣと
しては、種々あるが、例えば、光通信用レーザダイオー
ド（ＬＤ）駆動回路、同受信前置増幅器、同受信主増幅
器等の信号速度が年々高速化している分野におけるＩＣ
が挙げられる。特にＬＤ駆動回路は、その駆動波形の素
直さからユニポーラ系のデバイスを用いる必要に迫られ
ているが、代表的なデバイスである化合物半導体を主材
料とするＦＥＴは、一般的に静電破壊に弱いデバイスで
あるが、それらのデバイスを使用したＩＣに対し、本発
明入力保護回路を適用することは、高周波性能の劣化を
伴うことなく、静電耐圧を高めるのに非常に効果的であ
る。There are various ICs to which the input protection circuit of the present invention can be applied. For example, the signal speed of a laser diode (LD) drive circuit for optical communication, a reception preamplifier, a reception main amplifier, and the like is increasing year by year. In the field of growing
Is mentioned. In particular, LD drive circuits are required to use unipolar devices due to the simplicity of their drive waveforms, but FETs, which are typically made of compound semiconductors as the main material, generally suffer from electrostatic breakdown. Although it is a weak device, applying the input protection circuit of the present invention to an IC using such a device is very effective in increasing the electrostatic withstand voltage without deteriorating the high frequency performance.
【００１８】[0018]
【発明の効果】以上説明したように、本発明によれば、
ＩＣの入力保護回路において静電耐圧および動作速度の
両方を向上させることができる。As described above, according to the present invention,
In the input protection circuit of the IC, both the electrostatic withstand voltage and the operation speed can be improved.
【図１】本発明の実施形態の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.
【図２】従来の入力保護回路図である。FIG. 2 is a conventional input protection circuit diagram.
１ 入力端子 ２ 終端バイアス端子 Ｒ 静電保護用の抵抗 Ｒ１ インピーダンスマッチング抵抗 Ｄ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 ダイオードDESCRIPTION OF SYMBOLS 1 Input terminal 2 Termination bias terminal R Resistance for electrostatic protection R1 Impedance matching resistance D 1 , D 2 , D 3 , D 4 Diode
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/04 H01L 21/822
Claims (5)
され集積回路の内部回路に他端が接続された静電保護用
抵抗と、前記入力端子に一端が接続されたインピーダン
スマッチング抵抗と、カソードが正側電極にアノードが
前記静電保護用抵抗の他端に接続された第１のダイオー
ドと、アノードが負側電極にカソードが前記静電保護用
抵抗の他端に接続された第２のダイオードと、カソード
が正側電極にアノードが前記インピーダンスマッチング
抵抗の他端に接続された第３のダイオードと、アノード
が負側電極にカソードが前記インピーダンスマッチング
抵抗の他端に接続された第４のダイオードとを具えたこ
とを特徴とする入力保護回路。1. An electrostatic protection resistor having one end connected to an input terminal to which a signal is input and the other end connected to an internal circuit of an integrated circuit; an impedance matching resistor having one end connected to the input terminal; A first diode having a cathode connected to the positive electrode and an anode connected to the other end of the electrostatic protection resistor; and a second diode having an anode connected to the negative electrode and the cathode connected to the other end of the electrostatic protection resistor. A third diode having a cathode connected to the positive electrode and the anode connected to the other end of the impedance matching resistor, and a fourth diode having an anode connected to the negative electrode and the cathode connected to the other end of the impedance matching resistor. An input protection circuit comprising: a diode;
ンジスタを能動素子として含むことを特徴とする入力保
護回路。2. The input protection circuit according to claim 1, wherein the integrated circuit includes a field effect transistor using a compound semiconductor as a material as an active element.
グ抵抗の少なくとも一方が、不純物をイオン注入するこ
とにより形成された注入抵抗で構成されていることを特
徴とする入力保護回路。3. The input protection according to claim 1, wherein at least one of the electrostatic protection resistor and the impedance matching resistor is formed by an injection resistor formed by ion-implanting an impurity. circuit.
部に導かれていることを特徴とする入力保護回路。4. The input protection circuit according to claim 1, wherein the other end of the impedance matching resistor is led outside the integrated circuit.
１および前記第２のダイオードの大きさ以上の大きさで
あることを特徴とする入力保護回路。5. The input protection circuit according to claim 1, wherein the size of the third and fourth diodes is larger than the size of the first and second diodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007421A JP3137258B2 (en) | 1998-01-19 | 1998-01-19 | Input protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007421A JP3137258B2 (en) | 1998-01-19 | 1998-01-19 | Input protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204736A JPH11204736A (en) | 1999-07-30 |
| JP3137258B2 true JP3137258B2 (en) | 2001-02-19 |
Family
ID=11665417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10007421A Expired - Fee Related JP3137258B2 (en) | 1998-01-19 | 1998-01-19 | Input protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137258B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7112636B2 (en) | 2017-06-30 | 2022-08-04 | 大和紡績株式会社 | Sheet for absorbent article and absorbent article |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378088B (en) * | 2012-04-28 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | A kind of polycrystalline silicon diode electrostatic protection structure |
| US10742026B2 (en) * | 2018-02-07 | 2020-08-11 | International Business Machines Corporation | Electrostatic protection device |
| CN114499458A (en) * | 2021-02-19 | 2022-05-13 | 中国科学院微电子研究所 | Input front end matching circuit and input front end matching circuit signal chain structure |
-
1998
- 1998-01-19 JP JP10007421A patent/JP3137258B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7112636B2 (en) | 2017-06-30 | 2022-08-04 | 大和紡績株式会社 | Sheet for absorbent article and absorbent article |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204736A (en) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8427796B2 (en) | High voltage, high frequency ESD protection circuit for RF ICs | |
| US10026712B2 (en) | ESD protection circuit with stacked ESD cells having parallel active shunt | |
| US20060092590A1 (en) | Electrostatic discharge protection for power amplifier in radio frequency integrated circuit | |
| US6847511B2 (en) | Circuit protecting against electrostatic discharge | |
| EP1806784B1 (en) | High-frequency integrated circuit | |
| US8964342B2 (en) | Compound semiconductor ESD protection devices | |
| US8482888B2 (en) | ESD block with shared noise optimization and CDM ESD protection for RF circuits | |
| JP3745901B2 (en) | Switch circuit using MESFET | |
| US6624999B1 (en) | Electrostatic discharge protection using inductors | |
| JP2009513040A (en) | ESD protection circuit | |
| US5229635A (en) | ESD protection circuit and method for power-down application | |
| JP3590371B2 (en) | ESD protection circuit for semiconductor device with multi-finger structure | |
| TW201419771A (en) | Switching circuit and radio frequency switching circuit and method thereof | |
| US7280330B2 (en) | ESD protection for RF power amplifier circuits | |
| US20040140849A1 (en) | Negative feedback amplifier with electrostatic discharge protection circuit | |
| JP3137258B2 (en) | Input protection circuit | |
| US7042689B2 (en) | High voltage tolerant ESD design for analog and RF applications in deep submicron CMOS technologies | |
| JP4446520B2 (en) | ESD protection circuit | |
| US12119640B2 (en) | ESD protection circuit | |
| JP2892754B2 (en) | Surge protection device | |
| KR100375520B1 (en) | Linearizer | |
| CN112491021B (en) | Silicon-on-insulator circuit electrostatic discharge protection clamping circuit | |
| WO2021186694A1 (en) | Semiconductor device | |
| JP3059325B2 (en) | Semiconductor switch circuit | |
| JP2002033454A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |