JP3135458U - 16進数と2進数の立体組合わせ配列を利用した立体エンコーダー、立体デコーダーと教材用簡易デコーダー - Google Patents
16進数と2進数の立体組合わせ配列を利用した立体エンコーダー、立体デコーダーと教材用簡易デコーダー Download PDFInfo
- Publication number
- JP3135458U JP3135458U JP2006008979U JP2006008979U JP3135458U JP 3135458 U JP3135458 U JP 3135458U JP 2006008979 U JP2006008979 U JP 2006008979U JP 2006008979 U JP2006008979 U JP 2006008979U JP 3135458 U JP3135458 U JP 3135458U
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- encoder
- dimensional
- binary
- digits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Toys (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Instructional Devices (AREA)
Abstract
【課題】16進数と2進数の立体組み合わせ配列を利用した立体エンコーダー、立体デコーダーと教材用簡易デコーダーの提供。
【解決手段】0から平方数−1までの整数(16(10)進数)を順に平方面に並べた基盤と、前記整数を2進数に換算したときの桁ごとに0と1の並びを平方面に配列した桁数分の配列盤とを備え、配列盤を桁数分全て基盤の上に重ねた簡易デコーダー、立体エンコーダー、立体デコーダー。
【選択図】図1
【解決手段】0から平方数−1までの整数(16(10)進数)を順に平方面に並べた基盤と、前記整数を2進数に換算したときの桁ごとに0と1の並びを平方面に配列した桁数分の配列盤とを備え、配列盤を桁数分全て基盤の上に重ねた簡易デコーダー、立体エンコーダー、立体デコーダー。
【選択図】図1
Description
本考案は、教育現場で電子素子を使わず2進法の原理を容易に理解させる器材として開発された。電子素子を用いた回路構成も原理的には可能で、立体的に組み込める(図2,図3)。ただしプリント素子として発展した現IC産業には不向きで、現実の利用には立体構成の技術が必要となる。
現在の技術では、デコーダーは電子素子としてAND,OR,NOR回路等を利用し平面的に組まれている。
特許公開 平10−79195 優先権主張番号 1994−P−015677 この回路を立体的に組めればさらに配線が減少し、より緻密な電子素子となる。
立体的に並べる手法は一部テレビジョンの色調整等で用いられているが本考案とは異なり、また素子的な微細なものでもない。
なお素子を使わない模型ではこの種の原理を説明するものは存在しない。
特許公開 平8−265800
なお素子を使わない模型ではこの種の原理を説明するものは存在しない。
電子素子なしでデコーダーの機能を持たせその原理を簡潔に説明する
〔0004〕の原理で電子素子としてのエンコーダー、デコーダーの立体的回路を構成する。
図1において,本体▲1▼正方面に10(16)進数の0から初めて22n(nは整数、本例n=2)個の整数を縦横2n×2nで順に並べる(本体部位▲6▼)。
別に22nの桁数分2n枚のカード(▲2▼〜▲5▼)を用意し、それぞれのカードで、配列に合わせ2進数0または1の箇所だけを別々に2種切り分ける。
▲2▼〜▲5▼を本体▲1▼に重ね、それぞれに0側,1側へスライドさせる。これにより本体部位▲7▼の表示窓で0〜22n−1の10進数いずれかの数字が選択される。
スライドするカードにそれぞれカード部位▲8▼のように0,1をつけると、それぞれに本体部位▲9▼の表示窓で2進数が表現され簡易エンコーダーとなる。
図2において、ダイオード素子のマイナスを10(16)進数各数字の各桁で0、1の1となるもののみ、回路部位▲10▼<桁1配線>(太線)へつなぐ。これにより、2進数桁側から10進数桁側への逆電流が押さえられ、電池、豆電球を含め立体回路を組むと、ダイオード素子型エンコーダーとなる。
図3において、PNP型トランジスタ素子のベースとコネクターを10(16)進各数で桁数だけ直列につなぎ、最端のベースもしくはコネクタ側に各々豆電球を取り付け、装置全体に主電圧をかける。
〔0011〕の各々の桁でエディッターを簡易デコーダーの原理に合わせ回路部位▲11▼<桁1配線>(太線)と▲12▼<桁0配線>(太線)にそれぞれ分けてつなぎ、スイッチを含めた回路に副電圧をかけると、トランジスタ素子型デコーダーとなる。使用時は、それぞれの桁で0または1のスイッチを押すと、選択された10(16)進数の豆電球がつく。
素子を使わない模型は、簡易デコーダーとして使える。nを大きくすればなお桁数が上がる。
簡易デコーダーは、紙に印刷、切り張りするなどして、組立過程を実習させれば、2進数の仕組みが解りデコーダーの機能説明に使える。
簡易デコーダーは色調調整等各種のデコーダーにも応用が利く
簡易デコーダーは巨大化すれば黒板、壁掛け等で扱うことができ、多人数への説明が可能。
ダイオード素子利用のエンコーダー、およびトランジスター素子利用のデコーダーの構成は電子素子の小型化、立体化を可能にする。
簡易デコーダーは情報処理授業で将来産業にかかわる子供達の理解を深める。
立体配線の技術があれば電子素子化でき,IC等のよりコンパクト化、高性能化を可能にする。
本考案は、エンコーダー、デコーダーを立体化する組み合わせであるが、プリント素子として発展した現IC産業には不向きで、利用には立体構成の技術が必要となる。また同じ組み合わせを応用して、教育現場で2進法の原理を容易に理解させる素子なしの模型を開発した。
現在、デコーダーは電子素子としてAND,OR,NOR回路等を利用し平面的に組まれている。(図5、図6)
特許公開 平10−79195 優先権主張番号 1994−P−015677 この回路を立体的に組めばさらに配線が減少し、より緻密な電子回路となる。
立体的に並べる方法は一部テレビジョンの色調整等で用いられているが本考案とは異なり、また素子的な微細なものでもない。
なお素子なしの模型ではこの種の原理を説明する模型は存在しない。
特許公開 平8−265800
なお素子なしの模型ではこの種の原理を説明する模型は存在しない。
電子素子のエンコーダー、デコーダーの立体回路を構成する。
[0004]の原理で電子素子なしでデコーダーの機能を持たせその原理を簡潔に説明する。
図1のように基盤に10(16)進数の0から初めて22n(nは整数、本例ではn=2)個の整数を縦横2n×2nで順配する
22n−1までの2進法桁数2nのそれぞれの桁で、基盤の順配に対応させて0と1を配列すると、図1の1桁から4桁に見られるような特徴的な配列が表れる。
これを桁数だけ重ねれば、それぞれの16進数をすべて同時に基盤面に垂直な方向に2進数を立体化して表せる。
立体電子回路では図2のように基盤10進数を1つ選択すれば2進数側の対応桁に0か1かの信号が表れ立体エンコーダーとして機能する
エンコーダーの回路原理は平面版として参考に図5に示す。ダイオードは他の桁への信号漏れ防止の役割を果たしている。図5の平面回路では10進数に対応する2進数の正表示(1表示)と反転表示(0表示)ができる。図2の立体エンコーダーは見やすいように正表示のみを示しているが、0側を1側と同様に配線すれば反転表示も可能である。
同じく立体電子回路では、図3のように2進数の桁数側に目的の0か1かの信号を送れば対応する基盤10進数を1つ選択することができ立体デコーダーとして機能する。
デコーダーの回路原理は平面版として参考に図6に示す。各16進数それぞれにトランジスタのベース−コネクタ−を2進数桁数分直列につないで全体に主電源をかける。次に各桁毎にトランジスターのエディッター側から目的の副電圧をかかれば全ての信号のANDのみが10進数信号として選択される。
電子素子なしの簡易デコーダーは、図4で、本体▲1▼の本体部位▲6▼の正方面に22n個の整数を順番に並べる。
別に2n枚のカード(▲2▼〜▲5▼)を用意し、それぞれのカードで、配列に合わせ2進数0または1の箇所だけを別々に2種切り分ける。
▲2▼〜▲5▼を本体▲1▼に重ね、それぞれに2進数に対応させて0側,1側へスライドさせる。目的の10進数は本体部位▲7▼の表示窓で選択される。
スライドするカードにそれぞれカード部位▲8▼のように0,1をつける。スライドさせて選択した2進数は本体部位▲9▼の表示窓で表現される。
ダイオード素子利用の立体エンコーダー、およびトランジスター素子利用の立体デコーダーの構成は電子素子の小型化、立体化を可能にする。
nを大きくすれば原理的にはどこまでも桁数を上げられる。
簡易デコーダーは、紙に印刷、切り張りするなどして、組立過程を実習させることで2進数の仕組みが解り、デコーダーの機能説明に使える。
簡易デコーダーは巨大化すれば黒板、壁等で多数へ演示できる。
簡易デコーダーは情報処理教育で子供達の理解を深める。
電子素子化すれば、立体配線の技術が伴いしだい、よりIC等のコンパクト化、高性能化を可能にする。
本考案は、エンコーダー、デコーダーを立体化する組み合わせであるが、プリント素子として発展した現IC産業には不向きで、利用には立体構成の技術が必要となる。また同じ組み合わせを応用して、教育現場で2進法の原理を容易に理解させる素子なしの模型を開発した。
現在、デコーダーは電子素子としてAND,OR,NOR回路等を利用し平面的に組まれている。(図5、図6)
特許公開 平10−79195 優先権主張番号 1994−P−015677 この回路を立体的に組めばさらに配線が減少し、より緻密な電子回路となる。
立体的に並べる方法は一部テレビジョンの色調整等で用いられているが本考案とは異なり、また素子的な微細なものでもない。
なお素子なしの模型ではこの種の原理を説明する模型は存在しない。
特許公開 平8−265800
なお素子なしの模型ではこの種の原理を説明する模型は存在しない。
16進数と2進数の立体配列
[0004]の原理でエンコーダー、デコーダーの立体回路を構成する。また[0004]の原理で電子素子なしでデコーダーの機能を持たせその原理を簡潔に説明する。
図1のように基盤に10(16)進数の0から初めて22n−1(nは整数、本例ではn=2)までの整数を縦横2n×2nで順配する
22n−1までの2進数桁数は2nであるが、そのそれぞれの桁で、基盤の順配に対応させて0と1を配列すると、図1の例の1桁から4桁に見られるように桁数毎に特徴的な配列が表れる。
この0と1が配列した盤を全桁数重ねれば、それぞれの16進数をすべて同時に基盤面に垂直な方向に2進数として立体化して表せる。
図2は図5の平面エンコーダーを[0008]の組み合わせを利用して立体的に組んだ立体エンコーダーである。基盤の10進数を1つ選択すれば2進数側の対応桁に0か1かの信号が表れる
エンコーダー回路の原理は平面版として図5に示す。ダイオードは他の桁への信号漏れ防止の役割を果たしている。図5の平面回路では10進数に対応する2進数の正表示(1表示)と反転表示(0表示)ができる。
図2の立体エンコーダーは見やすいように正表示のみを示しているが、0側を1側と同様に配線すれば反転表示も可能である。
同じく図3は図6の平面デコーダーを[0008]の組み合わせを利用して立体的に組んだ立体デコーダーである。2進数の桁数側の全てに目的の0か1かの信号を送れば対応する基盤の10進数を1つ選択できる。
デコーダーの回路原理は平面版として図6に示す。各16進数それぞれにトランジスタのベース−コネクタ−を2進数桁数分直列につないで全体に主電源をかける。次に各桁毎にトランジスターのエディッター側から目的の副電圧をかかれば全ての信号のANDのみが16進数信号として選択される。
図4は[0008]の組み合わせを利用して立体的に組んだ電子素子なしの簡易デコーダーである。
作製の手順は、図4でまず本体▲1▼の本体部位▲6▼の正方面に22n個の整数を順番に並べる。
別に2n枚のカード(▲2▼〜▲5▼)を用意し、それぞれのカードで、配列に合わせ2進数0または1の箇所だけを別々に2種切り分ける。
▲2▼〜▲5▼を本体▲1▼に重ね、それぞれに2進数に対応させて0側,1側へスライドさせる。目的の10進数は本体部位▲7▼の表示窓で選択される。
スライドするカードにそれぞれカード部位▲8▼のように0,1をつける。スライドさせて選択した2進数は本体部位▲9▼の表示窓で表現される。
ダイオード素子利用の立体エンコーダー、およびトランジスター素子利用の立体デコーダーの構成は電子素子の小型化、立体化を可能にする。
nを大きくすれば原理的にはどこまでも桁数を上げられる。
簡易デコーダーは、紙に印刷、切り張りするなどして、組立過程を実習させると2進数の仕組みが解り、デコーダーの機能説明に使える。
簡易デコーダーは巨大化すれば黒板、壁等で多数へ演示できる。
簡易デコーダーは情報処理教育で子供達の理解を深める。
電子素子化すれば、立体配線の技術が伴いしだい、よりIC等のコンパクト化、高性能化を可能にする。
Claims (2)
- 0から初めて22n(nは整数)個の整数を本体に縦横2n×2nで並べ、別に桁数分2n枚のカードを用意し、それぞれに配列に合わせ2進数0または1の箇所だけを別個2種切り分けて本体に重ね、それぞれに0側,1側とスライドさせることでデコーダーとしての働きを持たせる仕組み。
- 請求項1の仕組を応用した電子立体回路のエンコーダー、デコーダー
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008979U JP3135458U (ja) | 2006-10-02 | 2006-10-02 | 16進数と2進数の立体組合わせ配列を利用した立体エンコーダー、立体デコーダーと教材用簡易デコーダー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008979U JP3135458U (ja) | 2006-10-02 | 2006-10-02 | 16進数と2進数の立体組合わせ配列を利用した立体エンコーダー、立体デコーダーと教材用簡易デコーダー |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3135458U true JP3135458U (ja) | 2007-09-20 |
Family
ID=43285961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006008979U Expired - Fee Related JP3135458U (ja) | 2006-10-02 | 2006-10-02 | 16進数と2進数の立体組合わせ配列を利用した立体エンコーダー、立体デコーダーと教材用簡易デコーダー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3135458U (ja) |
-
2006
- 2006-10-02 JP JP2006008979U patent/JP3135458U/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3135458U (ja) | 16進数と2進数の立体組合わせ配列を利用した立体エンコーダー、立体デコーダーと教材用簡易デコーダー | |
JP3119039U (ja) | 3次元ジグソーパズル式電子回路学習教材用装置 | |
Kobayashi et al. | Gainer: a reconfigurable i/o module and software libraries for education | |
KR101210304B1 (ko) | 모듈 형 회로소자의 구성 키트 | |
KR101128400B1 (ko) | 디지털 전자 학습 실험 키트 | |
KR200295786Y1 (ko) | 교육용 전자 블럭 | |
Hoggenmueller et al. | LightBricks: a physical prototyping toolkit for do-it-yourself media architecture | |
CN210721964U (zh) | 图形化编程电子积木 | |
CN109248455B (zh) | 一种电子积木连接方法及电子积木组合体 | |
GB2205985A (en) | Educational circuit board | |
CN202534231U (zh) | 多功能的模块扩展电路板 | |
CN105761589A (zh) | 一种多功能数字电路教学演示仪 | |
US3018568A (en) | Electronic plastic block arrangement | |
CN219979009U (zh) | 一种嵌入式实验教学实验箱 | |
CN205104060U (zh) | 一种多功能便携式辅助学习器 | |
Mohammad et al. | Development of Digital Electronics Book Trainer | |
AU2017100520A4 (en) | Educational Aid | |
WO2020038497A1 (es) | Sistema optico electronico mu lti funcional para interaccion tactil con pantallas y proyectores; y metodo implementado por computador para aplicar en conjunto con dicho sistema optico el procesamiento de informacion para procesos de enseñanza y aprendizaje | |
KR101526341B1 (ko) | 모듈형 회로소자 키트의 회로도 제공 방법 | |
TWM612054U (zh) | 板式可擴充之3d led顯示裝置 | |
KR200317867Y1 (ko) | 초등 전기.전자 회로 다기능 실험장치 | |
CN109985401A (zh) | 数学计算智能积木 | |
CN2715272Y (zh) | 儿童思维训练游戏板 | |
JPS5928440Y2 (ja) | 回路結線装置 | |
CN87212465U (zh) | 儿童电子智力学习机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |