JP3133102B2 - Semiconductor magnetoresistive element - Google Patents

Semiconductor magnetoresistive element

Info

Publication number
JP3133102B2
JP3133102B2 JP03194043A JP19404391A JP3133102B2 JP 3133102 B2 JP3133102 B2 JP 3133102B2 JP 03194043 A JP03194043 A JP 03194043A JP 19404391 A JP19404391 A JP 19404391A JP 3133102 B2 JP3133102 B2 JP 3133102B2
Authority
JP
Japan
Prior art keywords
type layer
junction
semiconductor
conductivity type
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03194043A
Other languages
Japanese (ja)
Other versions
JPH0537042A (en
Inventor
真洋 大坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP03194043A priority Critical patent/JP3133102B2/en
Publication of JPH0537042A publication Critical patent/JPH0537042A/en
Application granted granted Critical
Publication of JP3133102B2 publication Critical patent/JP3133102B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、磁場の強さによって抵
抗値が変化する半導体磁気抵抗素子に関する。さらに詳
しくは、pn接合に平行に電流を流すことにより発生した
ホール電圧によって、pn接合を通って流れる電流が増減
して抵抗値が変わる原理を利用し、磁気センサや磁気デ
ータの読取用の磁気ヘッドとなる半導体磁気抵抗素子に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor magnetoresistive element whose resistance changes depending on the strength of a magnetic field. In more detail, utilizing the principle that the current flowing through the pn junction increases and decreases the resistance value due to the Hall voltage generated by passing the current in parallel to the pn junction, the magnetic sensor and the magnetic field for reading magnetic data are used. The present invention relates to a semiconductor magnetoresistive element serving as a head.

【0002】[0002]

【従来の技術】磁気抵抗効果は、半導体に磁界を加える
と電気抵抗が変化する現象としてよく知られている。半
導体に磁束と直角方向に電流を流すと多数キャリヤはロ
ーレンツ力によって曲がろうとする。しかし、一般には
曲げられて表面に集まったキャリヤによりホール電圧が
発生して平衡を保つため、多数キャリヤは曲がらない。
2. Description of the Related Art The magnetoresistance effect is well known as a phenomenon in which the electric resistance changes when a magnetic field is applied to a semiconductor. When a current is applied to the semiconductor in a direction perpendicular to the magnetic flux, the majority carrier tends to bend due to Lorentz force. However, in general, a large number of carriers do not bend because a hole voltage is generated by carriers that are bent and gathered on the surface to maintain equilibrium.

【0003】多数キャリヤの速度が分布を持つとホール
電圧がローレンツ力を完全に打ち消さず、多数キャリヤ
の軌道は磁束によって変化をうける。そのため、その多
数キャリヤの半導体中での移動距離が長くなることや、
不純物イオンや格子への衝突回数が多くなることから抵
抗が増加する。この磁束と電流が直角に加わるときの効
果は、とくに横磁気抵抗効果と呼ばれている。
If the velocity of the majority carrier has a distribution, the Hall voltage does not completely cancel the Lorentz force, and the trajectory of the majority carrier is changed by the magnetic flux. Therefore, the moving distance of the majority carrier in the semiconductor becomes long,
The resistance increases because the number of collisions with impurity ions and lattice increases. The effect when the magnetic flux and the current are applied at right angles is particularly called a transverse magnetoresistance effect.

【0004】従来の半導体を使用した磁気抵抗素子に
は、pin ダイオードのi層の表面にサンドブラスト処理
などにより粗面を設けて、i層に二重注入されたそれぞ
れの少数キャリヤが、磁場によって粗面側に曲ったばあ
いに再結合が促進されることを原理としたものがある。
In a conventional magnetoresistive element using a semiconductor, a rough surface is provided on the surface of an i-layer of a pin diode by sandblasting or the like, and each minority carrier double-injected into the i-layer is roughened by a magnetic field. Some are based on the principle that recombination is promoted when the surface is bent.

【0005】二重注入状態ではホール電圧はほとんど発
生しないのでキャリヤの偏向は大きい。
[0005] In the double injection state, since the Hall voltage is hardly generated, the deflection of the carrier is large.

【0006】このタイプはi層の表面と裏面をそれぞれ
粗面と滑面とし、磁場の方向によって磁気抵抗が変化す
るようにしており、磁気ダイオードと呼ばれている。
In this type, the front and back surfaces of the i-layer are made rough and smooth, respectively, so that the magnetic resistance changes according to the direction of the magnetic field, and is called a magnetic diode.

【0007】また半導体を使用した別の磁気抵抗素子と
して、コルビノ円盤が古くから知られている。これは円
盤型の半導体の中心部と周辺部に電極を設けて、巧みに
ホール電圧が発生しないようにしたものである。
As another magnetoresistive element using a semiconductor, a corbino disk has been known for a long time. In this method, electrodes are provided at the center and the periphery of a disk-shaped semiconductor so that a Hall voltage is not generated skillfully.

【0008】さらに別の例として軟磁性金属薄膜の磁壁
による電気抵抗の変化を利用したMR素子があり、磁気デ
ータの読み取り用の磁気ヘッドとして使用されている。
As another example, there is an MR element utilizing a change in electric resistance due to a domain wall of a soft magnetic metal thin film, and is used as a magnetic head for reading magnetic data.

【0009】[0009]

【発明が解決しようとする課題】ホール電圧によりキャ
リヤの偏向が妨げられる現象は、ホール素子のように単
一の導電型の半導体の多数キャリヤを利用するタイプで
は必ず現れ、本質的な問題である。とくに多数キャリヤ
の偏向を原理とするものでは、深刻な問題である。その
ため、キャリヤ偏向を原理するものは、ホール電圧の悪
影響をいかになくするかに努力がなされてきた。
The phenomenon in which the carrier voltage is prevented from being deflected by the Hall voltage always appears in a type utilizing a large number of carriers of a single conductivity type semiconductor, such as a Hall element, and is an essential problem. . This is a serious problem, especially when the principle is based on the deflection of majority carriers. For this reason, efforts have been made to reduce the adverse effect of the Hall voltage on the principle of carrier deflection.

【0010】従来のpin ダイオードのi層の一面をサン
ドブラスト処理してホール電圧の影響をなくしたもの
は、i層の粗面側での再結合を原理とするので、再現性
よく特性の均一なものをつくることが困難である。
In the conventional pin diode in which one surface of the i layer is sandblasted to eliminate the effect of the Hall voltage, recombination on the rough surface side of the i layer is based on the principle. It is difficult to make things.

【0011】またサンドブラストなどの処理が必要であ
り、形状が大きいことなどから微細加工に適していな
い。
[0011] In addition, a treatment such as sand blasting is required, and it is not suitable for fine processing because of its large shape.

【0012】さらにi層中での2重注入された少数キャ
リヤの拡散で動作するので、磁場の変化に対する応答が
遅く、またi層も長くなければならない。
Further, since the device operates by diffusion of the double-injected minority carriers in the i-layer, the response to a change in the magnetic field is slow, and the i-layer must be long.

【0013】一方、コルビノ円盤は、外側の電極が中心
電極を囲むようになっていなければならないので、磁場
感応部分が大きくなってしまい、空間分解能の高い磁気
センサをうることができない。
On the other hand, since the outer electrode of the Corbino disk must surround the center electrode, the magnetic field sensitive portion becomes large, and a magnetic sensor with high spatial resolution cannot be obtained.

【0014】さらにMR素子では、磁場による抵抗の変化
が1%かそれ以下であり感度が非常に小さく、また磁壁
を予めつくっておく必要があるため、DC磁場を発生する
手段が必要であり、ヘッド先端で微小な空間領域での磁
場を検出できるにもかかわらず、DC磁場発生用の永久磁
石やコイルなどの周辺要素が必要であるという問題があ
る。
Further, in the MR element, the change in resistance due to the magnetic field is 1% or less, the sensitivity is extremely small, and it is necessary to form a domain wall in advance. Therefore, a means for generating a DC magnetic field is required. Although the magnetic field can be detected in a minute space region at the tip of the head, there is a problem that peripheral elements such as a permanent magnet and a coil for generating a DC magnetic field are required.

【0015】[0015]

【課題を解決するための手段】以上説明したような問題
を解決するために本発明の半導体磁気抵抗素子は、基板
上に半導体の第一の導電型層と第二の導電型層でpn接合
またはそのあいだに真性半導体層を介在させたpin 接合
が形成され、前記二つの導電型層の少なくとも一方に前
記pn接合またはpin 接合の面と平行な方向に多数キャリ
ヤが流されるとともに、前記pn接合またはpin 接合に順
方向のバイアス電圧が印加されるように構成し、前記pn
接合またはpin 接合の面と平行な方向に印加された磁界
により該磁界と直交する成分をもった方向に移動する前
記多数キャリヤの電流の変化により前記磁界の変化を検
出する
In order to solve the problems described above, a semiconductor magnetoresistive element according to the present invention comprises a pn junction formed between a first conductive type layer and a second conductive type layer of a semiconductor on a substrate. Alternatively, a pin junction having an intrinsic semiconductor layer interposed therebetween is formed, and at least one of the two conductivity type layers is flowed with a large number of carriers in a direction parallel to the plane of the pn junction or the pin junction. Or, a configuration is adopted in which a forward bias voltage is applied to the pin junction, and the pn
Magnetic field applied in a direction parallel to the plane of the junction or pin junction
Before moving in a direction having a component orthogonal to the magnetic field
The change in the magnetic field is detected by the change in the current of the majority carrier.
Put out .

【0016】[0016]

【作用】本発明の半導体磁気抵抗素子は、基板上に第一
の導電型層(n型層)と第二の導電型層(p型層)から
なるpn接合またはpin 接合が形成され、その接合に順方
向バイアス電圧が印加され、さらにp型層およびn型層
が磁場中で多数キャリヤが接合面と平行に移動するよう
に形成されているため、p型層およびn型層はホール電
圧を発生する領域として働き、その発生したホール電圧
を順バイアス電圧として利用しているので、接合での再
結合でキャリヤが失われ、それを補うため再びキャリヤ
が偏向し、ホール電圧が大きくなってもより一層キャリ
ヤ偏向が大きくなり、接合を横切る電流が大きくなると
いう効果を生じる。
According to the semiconductor magnetoresistive element of the present invention, a pn junction or a pin junction composed of a first conductivity type layer (n-type layer) and a second conductivity type layer (p-type layer) is formed on a substrate. A forward bias voltage is applied to the junction, and the p-type layer and the n-type layer are formed so that the majority carriers move parallel to the junction surface in a magnetic field. The carrier is lost by recombination at the junction, and the carrier is deflected again to compensate for it, and the Hall voltage increases. This has the effect of further increasing the carrier deflection and increasing the current across the junction.

【0017】またpn接合の空乏層またはpin 接合の真性
は、p型層およびn型層の多数キャリヤを磁場のない
ときにセパレートして流すように働き、磁場が印加され
たとき順バイアス電圧にホール電圧が重畳され、順方向
電圧が大きくなり、キャリヤの再結合が多い領域として
働く。
In addition, the depletion layer of the pn junction or the intrinsic nature of the pin junction
The layers act to separate and flow the majority carriers of the p-type layer and the n-type layer when there is no magnetic field, and when a magnetic field is applied, the Hall voltage is superimposed on the forward bias voltage, and the forward voltage increases, Serves as an area where carrier recombination is high.

【0018】さらにpn接合部へ重金属イオンを打ち込む
ことにより再結合中心が形成され、空乏層でのキャリヤ
の再結合を促進するように働く。
Further, a recombination center is formed by implanting heavy metal ions into the pn junction, which acts to promote the recombination of carriers in the depletion layer.

【0019】また接合を順方向にバイアスすることによ
りビルトインポテンシャルを減少させる。順バイアスに
よって、わずかなホール電圧でも、空乏層での再結合、
または反対導電型層への注入再結合によって、接合を通
る電流が増大して、磁気抵抗効果が大きくあらわれる。
Also, the built-in potential is reduced by forward biasing the junction. Due to the forward bias, even a small Hall voltage causes recombination in the depletion layer,
Alternatively, the current flowing through the junction increases due to the injection recombination into the layer of the opposite conductivity type, so that the magnetoresistance effect appears greatly.

【0020】磁場の変化に対する電気的な変化は、p型
層またはn型層を接合と平行に流れる電流の変化で観測
することができる。そのためp型層とn型層の端部の電
極間に外部抵抗を設けることにより、接合面に平行に流
れてきた電流を電圧に変換して、接合を順バイアスする
と共に、磁場によって変化する電圧のモニタとして働
く。さらにp型層とn型層の端部の電極間に外部ダイオ
ードを設けることにより、ダイオードの立上り電圧で接
合を順バイアスするように働く。
An electric change with respect to a change in the magnetic field can be observed by a change in a current flowing in the p-type layer or the n-type layer in parallel with the junction. Therefore, by providing an external resistor between the electrodes at the ends of the p-type layer and the n-type layer, a current flowing parallel to the junction surface is converted into a voltage, and the junction is forward-biased, and a voltage that is changed by a magnetic field is changed. Work as a monitor. Further, by providing an external diode between the electrodes at the ends of the p-type layer and the n-type layer, the junction functions to forward-bias at the rising voltage of the diode.

【0021】[0021]

【実施例】本発明の半導体磁気抵抗素子の一実施例を図
1〜9を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the semiconductor magnetoresistive element of the present invention will be described with reference to FIGS.

【0022】図1は本発明の実施例である半導体のpn接
合を利用した半導体磁気抵抗素子の平面構造を示す説明
図、図2はそのA−Aでの断面構造、図3はpin 接合を
利用した他の実施例の断面構造を示す説明図である。
FIG. 1 is an explanatory view showing a planar structure of a semiconductor magnetoresistive element utilizing a semiconductor pn junction according to an embodiment of the present invention, FIG. 2 is a sectional view taken along the line AA, and FIG. It is explanatory drawing which shows the cross-section of another Example utilized.

【0023】図1および図2において、11はp型の半導
体基板、12は半導体基板11の上に形成したn型エピタキ
シャル層をp型拡散層15で囲んで形成したn型のアイラ
ンドで、第一の導電型層(以下、n型層という)を形成
し、13は第一の導電型層12に不純物拡散などで形成した
p型である第二の導電型層(以下、p型層という)、14
はn型層12とp型層13の境界であるpn接合である。16、
17はそれぞれ電極19、20とオーミックコンタクトをとる
ために保護膜18をエッチングして形成したn+型の高不
純物拡散層、19〜22はそれぞれn型層12およびp型層13
に形成され、n型層12およびp型層13にそれぞれpn接合
14の面と平行に電流を流すための電極、23、24はそれぞ
れ電極19、20および電極21、22に接続して電流を流すた
めの定電流源で、n型層12を流れる電流をIn、p型層
13を流れる電流をIpとしている。25はn型層12および
p型層13に順方向のバイアス電圧を印加するための順バ
イアス定電圧源である。Wn、Wpはそれぞれn型層12およ
びp型層13の幅、tn、tpはそれぞれその深さ、Ln、Lpは
それぞれn型層12およびp型層13の電極間の長さを表わ
す。また図2に磁界Bの方向(×印は紙面の表から裏へ
向う方向を示し、・印はその逆を示す)と電子または正
孔が受ける力Fの方向の関係を同時に示している。
1 and 2, reference numeral 11 denotes a p-type semiconductor substrate, and 12 denotes an n-type island formed by surrounding an n-type epitaxial layer formed on the semiconductor substrate 11 with a p-type diffusion layer 15. One conductive type layer (hereinafter, referred to as an n-type layer) is formed, and 13 is a second conductive type layer (hereinafter, referred to as a p-type layer) which is a p-type formed by impurity diffusion or the like in the first conductive type layer 12. ),14
Is a pn junction which is a boundary between the n-type layer 12 and the p-type layer 13. 16,
Reference numeral 17 denotes an n + -type high impurity diffusion layer formed by etching the protective film 18 to make ohmic contact with the electrodes 19 and 20, respectively, and reference numerals 19 to 22 denote the n-type layer 12 and the p-type layer 13 respectively.
Formed on the n-type layer 12 and the p-type layer 13 respectively.
Electrodes 23 and 24 are connected to the electrodes 19 and 20 and the electrodes 21 and 22 to flow a current in parallel with the surface of the substrate 14. , P-type layer
The current flowing through 13 is Ip. Reference numeral 25 denotes a forward bias constant voltage source for applying a forward bias voltage to the n-type layer 12 and the p-type layer 13. Wn and Wp represent the width of the n-type layer 12 and the p-type layer 13, respectively , tn and tp represent the depth thereof, and Ln and Lp represent the length between the electrodes of the n-type layer 12 and the p-type layer 13, respectively. FIG. 2 also shows the relationship between the direction of the magnetic field B (the crosses indicate the direction from the front to the back of the paper and the crosses indicate the reverse) and the direction of the force F to which electrons or holes are subjected.

【0024】この構成で、pn接合14に接合の立ち上り電
圧付近の電圧VFで順方向にバイアス電圧を印加し、図
2に示すようにInとIpが逆方向に流れるようにする
と、pn接合14にできる空乏層電界によりセパレートされ
てそれぞれの多数キャリヤはpn接合14に平行に流れる。
ここで磁界Bを図に示す方向に印加すると、多数キャリ
ヤである電子26および正孔27はキャリヤの移動速度と磁
束密度のベクトル積に比例したローレンツ力によって、
それぞれpn接合14に近づくように曲げられる。その結果
pn接合14側での電子と正孔の密度が大きくなり、ホール
電圧が発生し、pn接合14を横切る方向の電流が変化して
抵抗の変化を示現する。抵抗の変化はpn接合14を横切る
方向も変化し、バイアス電圧の印加として定電圧源を使
用しその電流を測定することによりえられるが、接合と
平行に流れる電流が変化する現を観測することもでき
る。
[0024] In this configuration, a bias voltage is applied to the forward voltage V F of the vicinity of the rising voltage of the junction to the pn junction 14, the In and Ip to flow in the opposite direction as shown in FIG. 2, the pn junction The majority carriers are separated by the depletion layer electric field generated in 14 and flow in parallel to the pn junction 14.
Here, when the magnetic field B is applied in the direction shown in the figure, the electrons 26 and holes 27, which are majority carriers, are caused by Lorentz force proportional to the vector product of the moving speed of the carrier and the magnetic flux density.
Each is bent so as to approach the pn junction 14. as a result
The density of electrons and holes on the pn junction 14 side increases, a hole voltage is generated, and the current across the pn junction 14 changes, indicating a change in resistance. The change in resistance also changes a direction transverse to the pn junction 14, but are example by measuring the current using a constant voltage source as the application of the bias voltage, to observe the phenomenon of current flowing parallel to the junction is changed You can also.

【0025】また図3において、11〜27は図2と同じ部
分を示し、28は真性半導体層(以下、i層という)、41
〜43はそれぞれp型半導体基板11とn型層12との接合面
に形成されたn+ 型の埋込層、47はp型層13に形成した
電極で、埋込層41とのあいだに順バイアスとなるように
順バイアス定電圧源25に接続されている。
In FIG. 3, reference numerals 11 to 27 denote the same parts as in FIG. 2, reference numeral 28 denotes an intrinsic semiconductor layer (hereinafter referred to as an i-layer), 41
Reference numerals 43 to 43 denote n + -type buried layers formed on the junction surface between the p-type semiconductor substrate 11 and the n-type layer 12, and 47 denotes electrodes formed on the p-type layer 13 between the buried layer 41. It is connected to a forward bias constant voltage source 25 so as to be forward biased.

【0026】この構成はp型半導体基板11上に埋込層41
〜43を形成する場所に不純物イオンの打込みをしたの
ち、エピタキシャル成長法によってn型層12を形成す
る。つぎに同様にエタキシャル成長法で不純物をドー
ピングしない半導体結晶を成長させてi層28を形成し、
p型層13およびn+型層16、17を拡散またはイオン打込
みにより形成する。この構造でも前述のpn接合14がpin
接合になっているだけで、前述の空乏層に代わってi層
28が多数キャリヤをセパレートする働きをし、多数キャ
リヤがpin 接合に平行に流れる。また磁界Bが図3に示
す方向に印加されると多数キャリヤはi層28に近づくよ
うに曲げられ、ホール電圧が順バイアス電圧に重量され
て偏向したキャリヤはi層28で再結合し、pin 接合を横
切る電流およびpin 接合と平行に流れる電流が変化し抵
抗変化が表われる。
This configuration has a buried layer 41 on a p-type semiconductor substrate 11.
After implanting impurity ions in places where .about.43 are to be formed, an n-type layer 12 is formed by epitaxial growth. Then Similarly impurity grown semiconductor crystal not doped with d pin Takisharu deposition method i layer 28 is formed by,
The p-type layer 13 and the n + -type layers 16, 17 are formed by diffusion or ion implantation. Even in this structure, the pn junction 14
Only become a junction, i layer on behalf of the depletion layer of the above-mentioned
28 acts to separate the majority carriers, and the majority carriers flow parallel to the pin junction. When the magnetic field B is applied in the direction shown in FIG. 3, the majority carriers are bent so as to approach the i-layer 28, and the carriers deflected due to the Hall voltage being weighted by the forward bias voltage are recombined in the i-layer 28, and The current crossing the junction and the current flowing parallel to the pin junction change, and the resistance changes.

【0027】なお、これらの例では半導体基板上にn型
層およびp型層を形成する例で説明したが、半導体基板
でなくて、ガラスやセラミックなどの絶縁性の基板を使
用してその上にn型層やp型層を形成してもよい。
In these examples, an example in which an n-type layer and a p-type layer are formed on a semiconductor substrate has been described. However, instead of using a semiconductor substrate, an insulating substrate such as glass or ceramic is used. May be formed with an n-type layer or a p-type layer.

【0028】つぎに、抵抗変化の様子を図4〜9により
バンドダイアグラムを使用して説明し、本発明の半導体
磁気抵抗素子の原理概念をさらに詳細に説明する。
Next, how the resistance changes will be described with reference to FIGS. 4 to 9 using a band diagram, and the principle of the semiconductor magnetoresistive element of the present invention will be described in further detail.

【0029】図4に磁束がないばあいのバンドダイアグ
ラムを、図5に磁束があるばあいのバンドダイアグラム
を電圧電流関係と共に示す。同図で32は伝導帯の電子、
33は価電子帯の正孔、34はn型領域、35はp型領域、36
はpn接合部、37(図8)はi層を示す。紙面で説明する
都合上、実空間を2次元のXとZの2軸で示し、磁束の
方向軸と電子のエネルギーの方向軸を重ねて表示してい
る。軸の方向は、図1と一致して描いており、各々の軸
は互いに直交している。
FIG. 4 shows a band diagram when there is no magnetic flux, and FIG. 5 shows a band diagram when there is magnetic flux together with the voltage-current relationship. In the figure, 32 is an electron in the conduction band,
33 is a valence band hole, 34 is an n-type region, 35 is a p-type region, 36
Indicates a pn junction, and 37 (FIG. 8) indicates an i-layer. For convenience of explanation on the paper, the real space is shown by two-dimensional X and Z axes, and the direction axis of the magnetic flux and the direction axis of the energy of the electron are displayed in an overlapping manner. The directions of the axes are drawn in accordance with FIG. 1, and each axis is orthogonal to each other.

【0030】図4のように磁束がないばあいは、ローレ
ンツ力は働かないので、多数キャリヤであるn型中の電
子とp型中の正孔は、pn接合の空乏層電界でセパレート
されて、pn接合と平行に電流が流れるだけである。
As shown in FIG. 4, when there is no magnetic flux, the Lorentz force does not work, so that electrons in the n-type and holes in the p-type, which are majority carriers, are separated by the electric field in the depletion layer of the pn junction. Only the current flows parallel to the pn junction.

【0031】ここで磁束が印加されると、キャリヤの移
動速度と磁束密度のベクトル積に比例したローレンツ力
が多数キャリヤに働く。このローレンツ力によって一時
的に多数キャリヤの分布がローレンツ力が働いた方向に
大きくなろうとする。この状態を図5に示すように、電
子32と正孔33の密度がpn接合側で大きくなっている。
When a magnetic flux is applied, a Lorentz force proportional to the vector product of the moving speed of the carrier and the magnetic flux density acts on many carriers. Due to this Lorentz force, the distribution of the majority carriers tends to temporarily increase in the direction in which the Lorentz force acts. In this state, as shown in FIG. 5, the density of the electrons 32 and the holes 33 increases on the pn junction side.

【0032】図6および図8は、それぞれpn接合および
pin 接合のばあいの電子の動きを説明するために伝導帯
側からみたバンドダイアグラムを示しており、図7はpn
接合のばあいの正孔の動きを説明するために価電子帯側
からみたバンドダイアグラムを示している。ここで図7
は図6とまったく同様な図面であり斜視図の視点を価電
子帯の下側に移したものである。空間Xと電流Ipの向き
は紙面の奥方向であり斜視図の表現上右斜め下に描いて
いる。すべての軸は直交している。
FIGS. 6 and 8 show a pn junction and
FIG. 7 shows a band diagram as viewed from the conduction band side to explain the movement of electrons in the case of a pin junction.
A band diagram viewed from the valence band side is shown to explain the movement of holes at the time of bonding. Here, FIG.
6 is a drawing exactly the same as FIG. 6, in which the perspective view is shifted to the lower side of the valence band. The directions of the space X and the current Ip are in the depth direction of the plane of the paper, and are drawn diagonally right below in the perspective view. All axes are orthogonal.

【0033】ここで、p型領域とn型領域を流れる電流
の方向は反対方向であるので、それぞれの多数キャリヤ
の移動する方向は同一方向である。磁束の方向を適切に
選ぶと、それぞれの多数キャリヤは互い接合に近寄るよ
うに曲ろうとする。
Here, since the directions of the currents flowing through the p-type region and the n-type region are opposite to each other, the directions in which the majority carriers move are the same. With proper selection of the direction of the magnetic flux, each majority carrier will tend to bend closer to the junction.

【0034】実際には、ローレンツ力により多数キャリ
ヤの密度の傾きがあると、直ちにホール電圧が発生す
る。ホール電圧により多数キャリヤに働く力は、ローレ
ンツ力によって多数キャリヤに働く力と平衡するように
働くので、定常状態では多数キャリヤはほとんど曲ら
ず、多数キャリヤの流れと直交方向にホール電圧が現れ
る。本発明では、順バイアス電圧にホール電圧が加わ
り、接合での再結合でキャリヤが失なわれて、それを補
う分だけ再びキャリヤが偏向する。ホール電圧が発生し
ても、キャリヤ偏向が妨げられることなく接合を横切る
電流の変化として磁場を感知できる。従来のキャリヤ偏
向を原理としていたものはホール電圧が悪影響を与えて
いたが、本発明はホール電圧を積極的に利用していると
ころに特徴がある。
In practice, when there is a gradient in the density of a large number of carriers due to the Lorentz force, a Hall voltage is immediately generated. Since the force acting on the majority carrier due to the Hall voltage acts so as to balance the force acting on the majority carrier due to the Lorentz force, the majority carrier hardly bends in a steady state, and the Hall voltage appears in a direction orthogonal to the flow of the majority carrier. In the present invention, the Hall voltage is applied to the forward bias voltage, the carrier is lost by the recombination at the junction, and the carrier is again deflected by the amount to compensate for the loss. Even when a Hall voltage occurs, the magnetic field can be sensed as a change in current across the junction without hindering carrier deflection. In the conventional device based on the principle of carrier deflection, the Hall voltage has an adverse effect, but the present invention is characterized in that the Hall voltage is actively used.

【0035】図9に断面のバンド図を示す。紙面の下か
ら磁場が印加されており、p型およびn型領域には紙面
を突き抜ける方向にそれぞれの多数キャリヤが流れてい
る。さらにpn接合には定電圧源によって、接合の立上り
電圧VF 付近で順バイアスされている。
FIG. 9 shows a band diagram of a cross section. A magnetic field is applied from below the paper surface, and a large number of carriers flow in the p-type and n-type regions in a direction penetrating the paper surface. Furthermore the pn junction by a constant voltage source, is forward biased near the rising voltage V F of the junction.

【0036】磁束Bの方向は、紙面で下から上の方向で
ある。p型およびn型領域内では、それぞれの領域内で
接合面と直角方向にホール電圧が発生する。p型領域で
発生するホール電圧をΔVp、n型領域で発生するホー
ル電圧をΔVnとすると、半導体の端部は定電圧源VF
で固定されているので、接合にはp領域で発生したホー
ル電圧とn領域で発生したホール電圧の和が順バイアス
電圧に加えて印加される。図9では、バンド図およびバ
イアス電圧について、磁場が印加されているときを実線
で、磁場が印加されていないときを点線で示している。
The direction of the magnetic flux B is from bottom to top on the paper. In the p-type and n-type regions, a Hall voltage is generated in a direction perpendicular to the junction surface in each region. Assuming that the Hall voltage generated in the p-type region is ΔVp and the Hall voltage generated in the n-type region is ΔVn, the end of the semiconductor is a constant voltage source V F
Therefore, the sum of the Hall voltage generated in the p region and the Hall voltage generated in the n region is applied to the junction in addition to the forward bias voltage. FIG. 9 shows a band diagram and a bias voltage by a solid line when a magnetic field is applied and by a dotted line when no magnetic field is applied.

【0037】接合の電圧が順方向に増大するので、接合
と平行に流れていた多数キャリヤの一部は、空乏層また
はi層内で再結合するか、あるいは接合を横切って反対
導電型の領域に注入されて再結合するか、拡散して反対
導電型の電極に到達するかのいずれかによって、接合を
横切る方向の電流が増大する。
As the voltage at the junction increases in the forward direction, some of the majority carriers flowing parallel to the junction will recombine in the depletion layer or i-layer, or will have a region of opposite conductivity type across the junction. Current either across the junction, either by recombination and recombination, or by diffusion to reach an electrode of the opposite conductivity type.

【0038】この接合を横切る方向の電流の変化の検出
手段としては、順バイアス定電圧源の電流値を電流計な
どでモニタするか、接合の電位を電圧計などでモニタす
ることなどで構成できる。また接合を横切らずにp型層
またはn型層内を平行に流れてきた電流をモニタするこ
とによっても検出できる。
As a means for detecting a change in the current across the junction, the current value of the forward bias constant voltage source can be monitored by an ammeter or the like, or the junction potential can be monitored by a voltmeter or the like. . It can also be detected by monitoring the current flowing in parallel in the p-type layer or n-type layer without crossing the junction.

【0039】前述のように、従来の磁気抵抗素子はホー
ル電圧の発生が磁場感度をわるくする方向に働いてお
り、平均ドリフト速度からずれた速度で移動するホール
電界と平衡しない多数キャリヤの偏向と再結合を原理と
していたため、磁気抵抗に関与するキャリヤが少なく磁
気抵抗効果が小さかった。しかし、本発明の半導体磁気
抵抗素子は、ホール電圧は磁場感度が大きくなる方向に
働いており、しかも発生したホール電圧の指数関数で接
合面を横切る電流が大きく変化するので磁気抵抗効果は
非常に大きい。
As described above, in the conventional magnetoresistive element, the generation of the Hall voltage acts in a direction that degrades the magnetic field sensitivity, and the deflection of a large number of carriers not balanced with the Hall electric field moving at a speed deviating from the average drift speed. Since recombination was the principle, the number of carriers involved in magnetoresistance was small and the magnetoresistance effect was small. However, in the semiconductor magnetoresistive element of the present invention, the Hall voltage works in the direction of increasing the magnetic field sensitivity, and the current across the junction surface changes greatly by the exponential function of the generated Hall voltage, so that the magnetoresistance effect is very large. large.

【0040】またキャリヤの再結合をする領域が、バル
ク内であり経時変化がなく非常に安定である。
Further, the region where the carriers are recombined is in the bulk and is very stable without change over time.

【0041】本発明の半導体磁気抵抗素子において、p
型領域、n型領域の両方にそれぞれ反対方向に電流を流
したとすると、各々の領域で発生するホール電圧は以下
のようになる。
In the semiconductor magnetoresistive element of the present invention, p
Assuming that currents flow in opposite directions in both the mold region and the n-type region, the Hall voltage generated in each region is as follows.

【0042】[0042]

【数1】 (Equation 1)

【0043】[0043]

【数2】 (Equation 2)

【0044】ここでVHnはn型領域でのホール電圧、V
Hpはp型領域でのホール電圧、Wはn型領域の幅、W
はp型領域の幅、Iはn型領域の電流、Iはp型
領域の電流、Nはn型領域のキャリヤ密度、Pはp型領
域のキャリヤ密度、eは素電荷、Bは磁束密度を示す。
Here, V Hn is the Hall voltage in the n-type region,
Hp is the Hall voltage in the p-type region, W n is the width of the n-type region, W
p is the width of the p-type region, current I n is the n-type region, I p is the current of the p-type region, N is the carrier density of the n-type region, P is the carrier density of the p-type region, e is the elementary charge, B Indicates the magnetic flux density.

【0045】接合を通って流れる電流IdはThe current Id flowing through the junction is

【0046】[0046]

【数3】 (Equation 3)

【0047】ここでIは飽和電流、kはボルツマン係
数、Tは絶対温度、Vは接合電圧を示す。
[0047] Here, I s is the saturation current, k is the Boltzmann coefficient, T is the absolute temperature, V is showing a welding voltage.

【0048】半導体層中を多数キャリヤが流れるとき、
実際には抵抗があり、この抵抗と電流の積の電圧降下が
生じ、順方向バイアスが減少する。
When a large number of carriers flow in the semiconductor layer,
There is actually a resistor, and a voltage drop of the product of the resistor and the current occurs, and the forward bias is reduced.

【0049】この抵抗RはThis resistance R is

【0050】[0050]

【数4】 (Equation 4)

【0051】ここでσは半導体層の導電率、Lは半導体
層の長さ、Wは半導体層の幅、tは半導体層の厚さを示
す。この抵抗があるため、半導体層の長さ方向に電圧降
下の分布ができ、接合を横切る電流も距離の関数とな
る。
Here, σ is the conductivity of the semiconductor layer, L is the length of the semiconductor layer, W is the width of the semiconductor layer, and t is the thickness of the semiconductor layer. Due to this resistance, a voltage drop distribution occurs along the length of the semiconductor layer, and the current across the junction is also a function of distance.

【0052】半導体層に発生するホール電圧Vと、半
導体層の抵抗Rと電流Iの積R・Iとの比ξは
The ratio の between the Hall voltage V H generated in the semiconductor layer and the product R · I of the resistance R of the semiconductor layer and the current I is

【0053】[0053]

【数5】 (Equation 5)

【0054】ここでμは半導体のキャリヤ移動度を示
す。ξは大きいほうがよいので、一般的なプレーナ構造
とするときは、短く深い接合の構造で、移動度が高い半
導体材料を使うと良いことがわかる。
Here, μ indicates the carrier mobility of the semiconductor. Since it is better that ξ is large, it is understood that a semiconductor material having a short and deep junction structure and a high mobility is preferably used in a general planar structure.

【0055】ホール電圧は、磁束が通る方向の半導体の
厚さWが薄い方が大きい。しかし電気抵抗は、断面積が
広い方が小さくすることができるので、Wをホール電圧
の制約から薄くした分だけ、断面積を構成するもう一つ
の辺長tを大きくすると良い。tはホール電圧が発生す
る方向である。
The Hall voltage is larger when the thickness W of the semiconductor in the direction in which the magnetic flux passes is smaller. However, since the electric resistance can be reduced when the cross-sectional area is large, it is preferable to increase the length t of another side constituting the cross-sectional area by an amount corresponding to the reduction of W from the restriction of the Hall voltage. t is the direction in which the Hall voltage is generated.

【0056】ホール電圧を発生するための電流は、n型
層またはp型層の一方だけに流してもよいが、両方の導
電層に反対方向に電流を流した方が磁場感度が大きくな
る。これは、一方の導電型層だけに電流を流したばあい
は、電流を流した方の導電型層に発生したホール電圧し
か利用できないが、両方の導電型層に電流を流したばあ
いは、両方の導電型層に発生したホール電圧の和を利用
できるからである。
The current for generating the Hall voltage may be applied to only one of the n-type layer and the p-type layer. However, when the current is applied to both conductive layers in opposite directions, the magnetic field sensitivity is increased. This is because when current flows through only one conductivity type layer, only the Hall voltage generated in the conductivity type layer through which current flows can be used, but when current flows through both conductivity type layers. This is because the sum of the Hall voltages generated in both the conductive layers can be used.

【0057】実際の製作プロセスでは、p型層とn型層
の不純物密度や形状を、異なる導電型で同等にすること
が容易でないこともあるので、それぞれの導電型に流す
電流値を抵抗成分による電圧降下などを考慮して最適化
するとよい。
In the actual manufacturing process, it may not be easy to make the impurity densities and shapes of the p-type layer and the n-type layer equal between different conductivity types. Should be optimized taking into account the voltage drop due to the above.

【0058】上述の実施例ではpn接合14でキャリヤの再
結合を図っているが、この接合面のn型層12、p型層13
のいずれか、または両方を低濃度層で形成するとバリヤ
の傾きがなだらかになり一層再結合を促進し易く好まし
い。またn型層12とp型層13とのあいだに、さらに濃度
の低い真性半導体層のような高抵抗領域を介在させると
その効果は一層助長され好ましい。
In the above embodiment, the carriers are recombined at the pn junction 14, but the n-type layer 12 and the p-type layer 13
It is preferable to form one or both of the layers in a low concentration layer because the inclination of the barrier becomes gentle and the recombination can be further facilitated. It is preferable that a high-resistance region such as an intrinsic semiconductor layer having a lower concentration is interposed between the n-type layer 12 and the p-type layer 13 because the effect is further promoted.

【0059】また再結合を促進する他の方法として、接
合面にイオン打込みや拡散により金や銅などの重金属イ
オンの深い準位を設けたり、アルゴンやキセノンなどの
イオンをイオン打込みして結晶欠陥によりトラップを設
けることなどが効果的である。
As another method of promoting recombination, a deep level of heavy metal ions such as gold or copper is provided at the bonding surface by ion implantation or diffusion, or a crystal defect is formed by ion implantation of argon or xenon. It is effective to provide a trap according to the above.

【0060】ホール電圧を発生させるための電流は、原
理の説明の都合上、前述の説明で定電流源2個で表現し
ているが、原理上定電流源である必要性はなく、後述す
るように第一の導電型層を通った電流を、抵抗またはダ
イオードやショットキーダイオードを通して、第二の導
電型層に導入してもよい。以下に本発明をさらに別の実
施例で詳細に説明する。
The current for generating the Hall voltage is represented by two constant current sources in the above description for convenience of explanation of the principle, but it is not necessary to be a constant current source in principle, and will be described later. As described above, the current passing through the first conductivity type layer may be introduced into the second conductivity type layer through a resistor or a diode or a Schottky diode. Hereinafter, the present invention will be described in further detail with still another embodiment.

【0061】図10〜11に差動動作とした半導体磁気抵抗
素子の実施例を示す。すなわち図10は平面図による説明
図、図11は図10のB−B断面による説明図である。これ
らの図において、11〜15、18〜22は図1と同じ部分を示
し、41、42、43はそれぞれp型半導体基板11とn型エピ
タキシャル層の接合面に形成されたn+ 型の埋込層、4
4、45は電極19、20と埋込層42、43とを連結するn+
の拡散層、46はn型層12に形成した電極でn+ 型拡散層
を通じて埋込層41に連結している。47はp型層13に形成
した電極で、電極46とのあいだに順バイアスになるよう
に順バイアス電圧源48が接続されている。また電極21と
電極19および電極22と電極20のあいだにそれぞれ抵抗R
、Rを接続し、順バイアス電圧源によりpn接合を横
切らない電流I、Iがn型層12およびp層13を流れ
るようにしてR、RによりI、Iを検出する手
段としている。
FIGS. 10 and 11 show an embodiment of a semiconductor magnetoresistive element operated in a differential manner. That is, FIG. 10 is an explanatory diagram by a plan view, and FIG. 11 is an explanatory diagram by a BB cross section of FIG. In these figures, reference numerals 11 to 15, 18 to 22 denote the same parts as in FIG. 1, and reference numerals 41, 42, and 43 denote n + -type buried layers formed at the junction surface between the p-type semiconductor substrate 11 and the n-type epitaxial layer. Inclusive, 4
Reference numerals 4 and 45 denote n + -type diffusion layers connecting the electrodes 19 and 20 and the buried layers 42 and 43, and reference numeral 46 denotes an electrode formed on the n-type layer 12 and is connected to the buried layer 41 through the n + -type diffusion layer. ing. Reference numeral 47 denotes an electrode formed on the p-type layer 13, to which a forward bias voltage source 48 is connected so as to be forward biased with the electrode 46. A resistance R is provided between the electrodes 21 and 19 and between the electrodes 22 and 20.
L, connects R R, current I L does not cross the pn junction by the forward bias voltage source, as I R flows through the n-type layer 12 and p layer 13 R L, the R R I L, the I R It is a means to detect.

【0062】この実施例の動作を図11の左側の領域で説
明すると、抵抗Rを設けたばあいは、p型層13内を通
り接合を横切らなかった電流Iと抵抗Rの積の電圧
が発生する。抵抗Rの大きさは、p型層13の抵抗値に
もよるがRの両端の電圧の大きさが、順バイアス電源
48の電圧Vと同程度で、接合の立上り電圧付近の電圧
となるようにするとよい。
[0062] In operation of this embodiment in the left area of FIG. 11, the product of the resistance R was if provided L, current did not cross the street junction of p-type layer 13 I L and the resistance R L Voltage is generated. Although the magnitude of the resistance RL depends on the resistance value of the p-type layer 13, the magnitude of the voltage at both ends of RL is
Voltage V F and the comparable 48, may be such that the voltage near threshold voltage of the junction.

【0063】磁気の大きさに応じた電気信号は、抵抗R
とRの両端の電圧の差をモニタすることによりうる
ことができる。すなわち図11に示しているように、紙面
の手前から奥へ磁束が通っているとすると、左側では多
数キャリヤ同士pnが接合14に向かって曲る方向であり、
順バイアス電圧にホール電圧が加わり、pn接合14はより
一層順方向にバイアスされる。
The electric signal corresponding to the magnitude of the magnetism is represented by a resistance R
The difference of the voltage across the L and R R can be sold by monitoring. That is, as shown in FIG. 11, if magnetic flux passes from the front to the back of the paper, the direction on the left is a direction in which a large number of carriers pn are bent toward the junction 14,
The Hall voltage is added to the forward bias voltage, and the pn junction 14 is further biased in the forward direction.

【0064】一方、右側では多数キャリヤ同士が接合か
ら遠ざかる方向に曲るので、ホール電圧は順バイアス電
圧と反対方向であり、ホール電圧の分だけ順バイアス電
圧が小さくなる。この結果、左側の領域ではpn接合14を
横切って流れる電流IDLが増加し、右側の領域ではpn
接合14を横切って流れる電流IDLが減少する。
On the other hand, on the right side, since the majority carriers bend in a direction away from the junction, the Hall voltage is in the opposite direction to the forward bias voltage, and the forward bias voltage is reduced by the Hall voltage. As a result, the current I DL flowing across the pn junction 14 increases in the left region, and the pn region increases in the right region.
The current I DL flowing across the junction 14 decreases.

【0065】このため抵抗Rの電圧は減少し、R
電圧は増加し、差動増幅器49により両者を比較すること
により磁界の変化を正確に知ることができる。
Therefore, the voltage of the resistor RL decreases and the voltage of RR increases. By comparing the two with the differential amplifier 49, the change in the magnetic field can be accurately known.

【0066】図12〜13に差動動作のさらに他の実施例を
示す。すなわち本実施例では半導体部分は前実施例と同
じで、前実施例の抵抗R、Rの代りにダイオードD
、Dを接続してI、Iを検出する手段としたも
のである。
FIGS. 12 and 13 show still another embodiment of the differential operation. That is, in this embodiment, the semiconductor portion is the same as that of the previous embodiment, and a diode D is used instead of the resistors R L and R R of the previous embodiment.
L, connects the D R I L, is obtained by the means for detecting the I R.

【0067】ダイオードD、Dを設けたばあいは、
ダイオードの両端の電圧は、ダイオードD、Dの立
上り電圧付近でほぼ一定とすることができる。したがっ
てこのダイオードD、Dを流れる電流A、A
検出し、その差を出力することにより磁界の変化を正確
に知ることができる。この方法は、磁気抵抗素子のn型
層12とp型層13の抵抗が比較的大きいばあいとくに有効
である。
[0067] Diode D L, case in which the D R is
Voltage across the diode, the diode D L, may be substantially constant in the vicinity of the rising voltage of the D R. Therefore, by detecting the currents A L and A R flowing through the diodes D L and D R and outputting the difference between them, the change in the magnetic field can be accurately known. This method is particularly effective when the resistance of the n-type layer 12 and the p-type layer 13 of the magnetoresistive element is relatively large.

【0068】図14に差動型の磁気抵抗素子のさらに他の
実施例を示す。本実施例は、p型層13の周辺を厚い酸化
膜51で囲んで、基板11に対して垂直な方向のpn接合をな
くして、S/N比を良くしたものである。すなわちp型
層の側面に接合があると、磁束と同じ軸方向または電流
方向にホール電圧が発生するので、磁気感応特性を悪化
させる。
FIG. 14 shows still another embodiment of the differential type magnetoresistive element. In the present embodiment, the periphery of the p-type layer 13 is surrounded by a thick oxide film 51 to eliminate a pn junction in a direction perpendicular to the substrate 11, thereby improving the S / N ratio. That is, if there is a joint on the side surface of the p-type layer, a Hall voltage is generated in the same axial direction or current direction as the magnetic flux, so that the magnetic sensitivity is deteriorated.

【0069】本実施例では、厚い選択酸化膜によって絶
縁しているが、トレンチ状にエッチングした溝を使って
絶縁することもできる。また本実施例ではシリコン半導
体層でpn接合を形成しているため、酸化膜の形成が容易
であるが、GaAsなどの化合物半導体では、プロトン照射
などにより半絶縁性の電気抵抗の大きい領域を形成する
こともできる。
In this embodiment, the insulation is provided by the thick selective oxide film. However, the insulation may be provided by using a trench etched in a trench shape. In this embodiment, since a pn junction is formed by a silicon semiconductor layer, an oxide film can be easily formed. However, in a compound semiconductor such as GaAs, a semi-insulating region having a large electric resistance is formed by irradiation with protons or the like. You can also.

【0070】また本実施例では、p型層13の電極21、2
2、47としてp型層13の内部まで溝を掘り、その溝にp
型ポリシリコン53を埋め込んで電気的接続の確実性を実
現している。これは以下の理由による。すなわちホール
電圧を大きくして、かつ電気抵抗を小さくするために
は、不純物濃度をうすくして電気長を短くする必要があ
る。しかし不純物濃度の薄い半導体に対して、上から単
に電極をとると、電極付近での等電位線がゆがむので、
半導体を流れる電流が電極付近で基板と平行でなくな
る。このため素子を非常に微細化したばあい、磁場感度
がわるくなる。この問題を解決するために、本実施例は
電極をp型層内に埋め込み、接合と平行に電流が流れる
ようにしたものである。
In this embodiment, the electrodes 21 and 2 of the p-type layer 13 are used.
A groove is dug into the p-type layer 13 as 2 and 47, and p
The mold polysilicon 53 is embedded to realize the reliability of the electrical connection. This is for the following reason. That is, in order to increase the Hall voltage and decrease the electrical resistance, it is necessary to decrease the impurity concentration and shorten the electrical length. However, if an electrode is simply taken from above for a semiconductor with a low impurity concentration, the equipotential lines near the electrode will be distorted.
The current flowing through the semiconductor is not parallel to the substrate near the electrode. For this reason, when the element is extremely miniaturized, the magnetic field sensitivity deteriorates. In order to solve this problem, in this embodiment, an electrode is embedded in a p-type layer so that a current flows in parallel with the junction.

【0071】以上説明した実施例はフォトリソグラフィ
やエッチング、拡散、選択酸化、CVD などの従来技術に
よって容易に実現できる。
The embodiments described above can be easily realized by conventional techniques such as photolithography, etching, diffusion, selective oxidation, and CVD.

【0072】図15は絶縁体上に、すなわち基板が絶縁体
のばあいは直接に、基板が半導体基板のばあいは絶縁膜
を介して薄膜単結晶シリコンを成長させてp型層とn型
層を横に並べて接合を設けた実施例である。本実施例で
は半導体基板上に形成した絶縁膜上に薄膜状の半導体層
を設け、pn接合14を基板と垂直に設けた構造からなって
いる。
FIG. 15 shows that a thin-film single-crystal silicon is grown on an insulator, that is, directly when the substrate is an insulator, and when the substrate is a semiconductor substrate, through an insulating film to form a p-type layer and an n-type silicon. This is an embodiment in which the layers are arranged side by side to provide a bond. This embodiment has a structure in which a thin-film semiconductor layer is provided on an insulating film formed on a semiconductor substrate, and a pn junction 14 is provided perpendicular to the substrate.

【0073】このような構造にすると、磁束が通る方向
の半導体の厚さを非常に薄くでき、かつホール電圧が発
生する方向の半導体層の幅を広くできるので、ホール電
圧が大きい。
With such a structure, the thickness of the semiconductor in the direction in which the magnetic flux passes can be made extremely thin, and the width of the semiconductor layer in the direction in which the Hall voltage is generated can be increased, so that the Hall voltage is large.

【0074】この半導体磁気抵抗素子の製法は、表面を
熱酸化して酸化膜62を形成した低濃度p型シリコン基板
61に窓を開け、全面にCVD 法によってp型シリコン膜63
を堆積する。そののち、堆積したp型シリコン膜63が単
結晶シリコン基板61と接している窓の部分から、レーザ
掃引を行うことにより、p型シリコン膜63を単結晶化す
る。この技術はシリコン・オン・インシュレータ(Sili
con On Insulator以下、SOI という)技術としてよく用
いられている。
The method of manufacturing this semiconductor magnetoresistive element is based on a low-concentration p-type silicon substrate whose surface is thermally oxidized to form an oxide film 62.
A window is opened in 61, and a p-type silicon film 63 is
Is deposited. After that, the p-type silicon film 63 is monocrystallized by performing a laser sweep from the window where the deposited p-type silicon film 63 is in contact with the single-crystal silicon substrate 61. This technology uses silicon-on-insulator (Silicon).
con on Insulator (hereinafter referred to as SOI) technology.

【0075】そののちシリコン単結晶膜63をドライエッ
チングによってエッチングし、p型領域63とn型領域64
となる領域を基板から電気的に切り放す。
After that, the silicon single crystal film 63 is etched by dry etching to form a p-type region 63 and an n-type region 64.
Is electrically separated from the substrate.

【0076】つぎに低温ドライ熱酸化によって、単結晶
シリコン膜の表面にうすい酸化膜を設ける。さらに表面
に窒化膜をCVD 法によって堆積し、ドライエッチングに
よってn型シリコン領域64となるところの上にある窒化
膜と薄い酸化膜を除去する。窒化膜をマスクとして、砒
素のイオン打込み後、アニールを行うことによってn型
領域64を設けてpn接合14を形成する。このときアニール
によってn型領域を十分にドライブ拡散して、接合がイ
オン打込みのときのマスクの下に入るようにする。
Next, a thin oxide film is provided on the surface of the single crystal silicon film by low-temperature dry thermal oxidation. Further, a nitride film is deposited on the surface by the CVD method, and the nitride film and the thin oxide film on the n-type silicon region 64 are removed by dry etching. After the arsenic ion implantation using the nitride film as a mask, annealing is performed to provide an n-type region 64 to form the pn junction 14. At this time, the n-type region is sufficiently drive-diffused by annealing so that the junction enters under the mask at the time of ion implantation.

【0077】つぎにCVD 法によって酸化膜65を堆積し
て、ドライエッチングによってコンタクトホールを形成
する。さらに電極66をスパッタリング形成して完成す
る。
Next, an oxide film 65 is deposited by a CVD method, and a contact hole is formed by dry etching. Further, the electrode 66 is formed by sputtering.

【0078】図16、17に磁気データの読み取り用磁気ヘ
ッドとしたばあいの実施例を示す。すなわち図16は磁気
ヘッド全体の斜視図、図17は図16のC−C断面の拡大断
面図である。これらの図において使用している磁気抵抗
素子は、図10〜13に示している差動型のタイプと同様の
ものである。図17は、図11においてp型層13の中央の電
極47の上から電流と直角方向に切った断面である。電流
はp型層13では紙面を手前から向こう側につき抜ける方
向に流れている。n型層12ではその反対方向に流れてい
る。
FIGS. 16 and 17 show an embodiment in which a magnetic head for reading magnetic data is used. That is, FIG. 16 is a perspective view of the entire magnetic head, and FIG. 17 is an enlarged cross-sectional view taken along the line CC of FIG. The magnetoresistive elements used in these figures are the same as those of the differential type shown in FIGS. FIG. 17 is a cross section of the p-type layer 13 taken in a direction perpendicular to the current from above the central electrode 47 in FIG. The current flows in the p-type layer 13 in a direction to pass through the paper from the near side to the far side. The n-type layer 12 flows in the opposite direction.

【0079】本実施例の製作工程はつぎのようになる。
まず一般的な半導体集積回路製作技術によって磁気抵抗
素子と増幅器などの信号処理部77を設ける。その基板の
磁気抵抗素子部の磁束が通る方向に、素子を挟んで溝部
71を設ける。溝部71は磁束を効率良く磁気抵抗素子部に
通すことを目的としている。
The manufacturing process of this embodiment is as follows.
First, a signal processing unit 77 such as a magnetoresistive element and an amplifier is provided by a general semiconductor integrated circuit manufacturing technique. In the direction in which the magnetic flux of the magnetoresistive element portion of the substrate passes, the groove
71 will be provided. The groove 71 is intended to efficiently pass the magnetic flux through the magnetoresistive element.

【0080】つぎにCVD 法によって酸化膜18を設けて絶
縁する。さらに磁性材料をスパッタリング形成して、下
部ヨーク72を設ける。このヨーク72は、後述の上部ヨー
ク75とともにセンサ部76に磁気ディスクなどの磁気媒体
からの磁束を導くために用意するものである。ヨーク
は、軟磁性高透磁率材料であれば良く、たとえばパーマ
ロイやCoZrMoNi系の合金を用いると良い。ヨークの厚み
は磁性材料の透磁率や磁路長または磁気媒体の記録密度
によって異るが、たとえば2μm程度とする。
Next, an oxide film 18 is provided by a CVD method for insulation. Further, the lower yoke 72 is provided by sputtering a magnetic material. The yoke 72 is prepared for guiding magnetic flux from a magnetic medium such as a magnetic disk to the sensor section 76 together with an upper yoke 75 described later. The yoke may be a soft magnetic material having a high magnetic permeability, and for example, a permalloy or a CoZrMoNi-based alloy may be used. The thickness of the yoke depends on the magnetic permeability of the magnetic material, the magnetic path length, or the recording density of the magnetic medium, but is, for example, about 2 μm.

【0081】つぎにCVD 法によって薄い酸化膜を堆積し
てエッチング形成することにより、磁気ギャップ部とな
るスペーサ73を設ける。スペーサ73の材質は非磁性材料
であるSiO2 などがよい。この厚みはコンピュータ用
の磁気記録装置のヘッドとするばあいは、たとえば0.3
〜0.5 μm程度とする。
Next, a spacer 73 serving as a magnetic gap is provided by depositing and etching a thin oxide film by the CVD method. The material of the spacer 73 is preferably a nonmagnetic material such as SiO 2 . If this thickness is used as the head of a magnetic recording device for a computer, for example, 0.3
About 0.5 μm.

【0082】つぎに上部ヨーク75と下部ヨーク72のあい
だの洩れ磁束を小さくして、磁束効率を良くするため
に、厚いスペーサ74を設ける。
Next, a thick spacer 74 is provided to reduce the leakage magnetic flux between the upper yoke 75 and the lower yoke 72 and improve the magnetic flux efficiency.

【0083】このスペーサ74は、感光性のポリイミドレ
ジストなどを使用すると良い。またこの厚みは約2〜3
μmとするとよい。その上に上部ヨーク75をスパッタリ
ング形成する。最後にウェハからチップを切りだし、磁
気ヘッド先端部まで研磨加工して仕上げる。
The spacer 74 is preferably made of a photosensitive polyimide resist or the like. This thickness is about 2-3
μm is recommended. An upper yoke 75 is formed thereon by sputtering. Finally, chips are cut out from the wafer and polished to the tip of the magnetic head to finish.

【0084】この磁気ヘッドでは磁気感応部のすぐそば
に集積化した増幅器などの信号処理部77を設けているの
で、ノイズに非常に強く高感度な磁気ヘッドとすること
ができる。信号処理部77への磁場の影響は、レイアウト
にもよるが、ヨークの比透磁率が500 〜1000程度以上あ
るとほとんど問題にならない。また信号処理部77の周辺
に溝を掘り、磁性膜で囲めば磁気シールドは実用的に十
分である。
In this magnetic head, since the signal processing unit 77 such as an amplifier integrated near the magnetic sensing unit is provided, a magnetic head which is extremely resistant to noise and has high sensitivity can be obtained. The effect of the magnetic field on the signal processing unit 77 depends on the layout, but there is almost no problem if the relative permeability of the yoke is about 500 to 1000 or more. If a groove is dug around the signal processing unit 77 and surrounded by a magnetic film, the magnetic shield is practically sufficient.

【0085】[0085]

【発明の効果】本発明の半導体磁気抵抗素子は、従来の
磁気抵抗素子と異り、ホール電圧が磁場感度を大きくす
る方向に働いており、しかも発生したホール電圧の指数
関数で接合面を横切る電流が大きく変化するので磁気抵
抗効果は非常に大きい。その結果、従来のホール素子
や、磁気抵抗素子で同じ効果をえようとするばあいは、
一辺が数10〜数100 μmと大面積を必要とするのに対
し、本発明によれば1辺が数μm程度の大きさのもので
高性能のものがえられる。
According to the semiconductor magnetoresistive element of the present invention, unlike the conventional magnetoresistive element, the Hall voltage acts in the direction of increasing the magnetic field sensitivity, and crosses the junction surface by an exponential function of the generated Hall voltage. Since the current changes greatly, the magnetoresistance effect is very large. As a result, when trying to obtain the same effect with a conventional Hall element or magnetoresistive element,
While one side requires a large area of several tens to several hundreds of μm, according to the present invention, one side has a size of several μm and a high-performance one can be obtained.

【0086】またキャリヤの再結合をする領域が、バル
ク内であり経時変化がなく非常に安定にできる。さらに
微細化および集積化が容易であり、制御回路と一体化し
た磁気空間分解能の非常に高い磁気センサアレイを構築
できる。さらに磁束を導くヨークを設けることによっ
て、磁気データの読取用磁気ヘッドとして応用ができ
る。
Further, the region where the carriers are recombined is in the bulk and can be very stable without change over time. Furthermore, miniaturization and integration are easy, and a magnetic sensor array having a very high magnetic spatial resolution integrated with a control circuit can be constructed. Further, by providing a yoke for guiding magnetic flux, it can be applied as a magnetic head for reading magnetic data.

【0087】上述の説明からもわかるように、本発明に
よればシリコンを使っても十分に大きな磁気抵抗効果を
うることができ、さらに磁気感応部と増幅器などを同一
基板に設けることができる。このため信号をセンサのす
ぐ後で増幅し、振幅が大きく低インピーダンスの状態
で、磁気記録装置本体までのリード線中を伝送できるの
で、S/Nの高い読取用磁気ヘッドを提供できる。
As can be seen from the above description, according to the present invention, a sufficiently large magnetoresistive effect can be obtained even when silicon is used, and the magnetic sensitive portion and the amplifier can be provided on the same substrate. For this reason, the signal is amplified immediately after the sensor, and the signal can be transmitted through the lead wire to the main body of the magnetic recording apparatus with a large amplitude and low impedance, so that a reading magnetic head having a high S / N can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の磁気抵抗素子の平面説明図
である。
FIG. 1 is an explanatory plan view of a magnetoresistive element according to an embodiment of the present invention.

【図2】図1のA−A断面の説明図である。FIG. 2 is an explanatory view of an AA cross section in FIG. 1;

【図3】本発明のpin 接合の磁気抵抗素子の断面説明図
である。
FIG. 3 is an explanatory sectional view of a pin junction magnetoresistive element of the present invention.

【図4】磁場が印加されていないときのp型層とn型層
のバンドダイアグラムによる説明図である。
FIG. 4 is an explanatory diagram by a band diagram of a p-type layer and an n-type layer when no magnetic field is applied.

【図5】磁場が印加されているときのp型層とn型層の
バンドダイアグラムによる説明図である。
FIG. 5 is an explanatory diagram based on a band diagram of a p-type layer and an n-type layer when a magnetic field is applied.

【図6】磁場が印加されているときの導電帯側から見た
バンドダイアグラムによる説明図である。
FIG. 6 is an explanatory diagram based on a band diagram viewed from a conductive band side when a magnetic field is applied.

【図7】磁場が印加されているときの価電子帯側から見
たバンドダイアグラムによる説明図である。
FIG. 7 is an explanatory diagram based on a band diagram viewed from a valence band side when a magnetic field is applied.

【図8】pin 接合のばあいのバンドダイアグラムによる
説明図である。
FIG. 8 is an explanatory diagram based on a band diagram in the case of a pin junction.

【図9】ホール電圧が発生したときの順方向バイアス電
圧の変化を示した、本発明の原理を説明する図である。
FIG. 9 is a diagram illustrating a change in a forward bias voltage when a Hall voltage is generated and illustrating the principle of the present invention.

【図10】本発明の他の実施例である差動としたばあい
の平面図による説明図である。
FIG. 10 is an explanatory view in a plan view when a differential according to another embodiment of the present invention is used.

【図11】図10のB−B断面による説明図である。FIG. 11 is an explanatory view taken along the line BB of FIG. 10;

【図12】本発明のさらに他の実施例である差動とした
ばあいの平面図による説明図である。
FIG. 12 is an explanatory diagram of a plan view of a differential according to still another embodiment of the present invention.

【図13】図12の断面を示す説明図である。FIG. 13 is an explanatory diagram showing a cross section of FIG. 12;

【図14】本発明のさらに他の実施例を示す断面説明図
である。
FIG. 14 is an explanatory sectional view showing still another embodiment of the present invention.

【図15】本発明のさらに他の実施例を示す斜視図によ
る説明図である。
FIG. 15 is an explanatory view of a perspective view showing still another embodiment of the present invention.

【図16】磁気ヘッドとしたばあいの実施例の斜視図で
ある。
FIG. 16 is a perspective view of an embodiment when a magnetic head is used.

【図17】図16のC−C断面による説明図である。FIG. 17 is an explanatory diagram along a CC section of FIG. 16;

【符号の説明】[Explanation of symbols]

11 半導体基板 12 第一の導電型層(n型層) 13 第二の導電型層(p型層) 14 pn接合 19、20、21、22 電極 25 順バイアス定電圧源 28 i層 32 電子(多数キャリヤ) 33 正孔(多数キャリヤ) 51 厚い酸化膜(電気抵抗の大なる領域) 72 下側磁性体ヨーク 75 上側磁性体ヨーク 77 信号処理部 R、R 抵抗 D、D ダイオード11 Semiconductor substrate 12 First conductivity type layer (n-type layer) 13 Second conductivity type layer (p-type layer) 14 pn junction 19, 20, 21, 22 electrode 25 Forward bias constant voltage source 28 i-layer 32 electrons ( majority carrier) 33 hole (majority carrier) 51 thick oxide film (made of electrical resistance large region) 72 lower magnetic yoke 75 upper magnetic yoke 77 signal processing unit R L, R R resistance D L, D R diode

Claims (7)

(57)【特許請求の範囲】 (57) [Claims] 【請求項1】 基板上に半導体の第一の導電型層と第二
の導電型層でpn接合またはそのあいだに真性半導体層を
介在させたpin 接合が形成され、前記二つの導電型層の
少なくとも一方に前記pn接合またはpin 接合の面と平行
な方向に多数キャリヤが流されるとともに、前記pn接合
またはpin 接合に順方向のバイアス電圧が印加されてな
磁気抵抗素子であって、前記多数キャリヤの流れによ
る電流の変化を検出する手段が設けられ、前記pn接合ま
たはpin 接合の面と平行な方向に印加された磁界により
該磁界と直交する成分をもった方向に移動する前記多数
キャリヤの電流の変化により前記磁界の変化を検出する
半導体磁気抵抗素子。
A first conductive type layer of a semiconductor on a substrate;
Pn junction or an intrinsic semiconductor layer in between
An intervening pin junction is formed, and the two conductive layers are
At least one is parallel to the surface of the pn junction or pin junction
Many carriers flow in various directions and the pn junction
Or, if a forward bias voltage is not applied to the pin junction
That a magnetoresistive element, wherein the plurality is provided with means for detecting a change in current due to carrier flow, the pn junction or pin junction face and the component perpendicular to the magnetic field by the applied magnetic field in a direction parallel to A semiconductor magnetoresistive element for detecting a change in the magnetic field based on a change in current of the majority carrier moving in a deviated direction.
【請求項2】 前記バイアス電圧印加用の電極がそれぞ
れ前記第一の導電型層の中央部および前記第二の導電型
層の中央部に設けられ、前記pn接合またはpin 接合と平
行な方向に電流を流すための電極が前記第一の導電型層
および前記第二の導電型層の少なくとも一方の端部に形
成され、該第一の導電型層の端部に設けられた電極と該
第二の導電型層の端部に設けられた電極とが外部で抵抗
またはダイオードにより接続されて前記多数キャリヤの
電流検出手段とされてなる請求項記載の半導体磁気抵
抗素子。
2. The electrode for bias voltage application is provided at a center of the first conductivity type layer and a center of the second conductivity type layer, respectively, in a direction parallel to the pn junction or the pin junction. An electrode for flowing a current is formed at at least one end of the first conductivity type layer and the second conductivity type layer, and an electrode provided at an end of the first conductivity type layer and the semiconductor magnetoresistive element of the two conductive electrode provided on an end portion of the conductive type layer is connected by a resistor or a diode externally formed by the current detecting means of the majority carrier according to claim 1, wherein.
【請求項3】前記多数キャリヤが前記第一の導電型層お
よび前記第二の導電型層の中央部から左右両端部へ、ま
たは左右両端部から中央部へ流れるように電極が形成さ
れ、前記左右を流れる電流または該電流にもとづく電圧
の差動により前記磁界の変化を検出する請求項または
記載の半導体磁気抵抗素子。
3. An electrode is formed so that the majority carrier flows from the center of the first conductivity type layer and the second conductivity type layer to the left and right ends, or from the left and right both ends to the center. a differential voltage based on the current or said current flow through the left and right to detect a change in the magnetic field according to claim 1 or
3. The semiconductor magnetoresistive element according to 2.
【請求項4】 前記第一の導電型層と前記第二の導電型
層が、前記基板の縦方向に形成され、前記二つの導電型
層の上面側に形成された前記第一または第二の導電型層
の横側の周囲に電気抵抗の大なる領域が形成され、前記
第一および第二の導電型層の縦の接合面を減らしてなる
請求項1〜のいずれか1項記載の半導体磁気抵抗素
子。
4. The first or second conductive type layer is formed in a vertical direction of the substrate, and the first or second conductive type layer is formed on an upper surface side of the two conductive type layers. the lateral large a region of the electrical resistance around the conductive type layer is formed, any one of claims 1-3 comprising reducing the vertical joint surfaces of the first and second conductivity type layer Semiconductor magnetoresistive element.
【請求項5】 前記基板上に直接または絶縁膜を介して
横方向に前記第一の導電型層および前記第二の導電型層
が形成され、前記pn接合またはpin 接合が前記基板と垂
直に形成されてなる請求項1〜のいずれか1項記載の
半導体磁気抵抗素子。
5. The first conductivity type layer and the second conductivity type layer are formed on the substrate either directly or in a lateral direction via an insulating film, and the pn junction or the pin junction is perpendicular to the substrate. semiconductor magnetoresistive element according to any one of the formed comprising claim 1-4.
【請求項6】 前記第一の導電型層と前記第二の導電型
層の双方に前記pn接合またはpin 接合と平行に前記多数
キャリヤが流され、その電流の方向がそれぞれ逆方向で
あることを特徴とする請求項1〜のいずれか1項記載
の半導体磁気抵抗素子。
6. The majority carrier flows in both the first conductivity type layer and the second conductivity type layer in parallel with the pn junction or the pin junction, and current directions thereof are opposite to each other. semiconductor magnetoresistive element according to any one of claims 1 to 5, characterized in.
【請求項7】 前記pn接合またはpin 接合の部分に再結
合中心が設けられてなる請求項1〜のいずれか1項記
載の半導体磁気抵抗素子。
7. A semiconductor magnetoresistance device of any one of claims 1 to 6 in which recombination centers is provided in a portion of the pn junction or pin junction.
JP03194043A 1991-08-02 1991-08-02 Semiconductor magnetoresistive element Expired - Fee Related JP3133102B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03194043A JP3133102B2 (en) 1991-08-02 1991-08-02 Semiconductor magnetoresistive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03194043A JP3133102B2 (en) 1991-08-02 1991-08-02 Semiconductor magnetoresistive element

Publications (2)

Publication Number Publication Date
JPH0537042A JPH0537042A (en) 1993-02-12
JP3133102B2 true JP3133102B2 (en) 2001-02-05

Family

ID=16317990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03194043A Expired - Fee Related JP3133102B2 (en) 1991-08-02 1991-08-02 Semiconductor magnetoresistive element

Country Status (1)

Country Link
JP (1) JP3133102B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431044B1 (en) * 1998-08-07 2004-05-12 아사히 가세이 가부시키가이샤 Magnetic sensor and method for fabricating th e same

Also Published As

Publication number Publication date
JPH0537042A (en) 1993-02-12

Similar Documents

Publication Publication Date Title
RU2238571C2 (en) Magnetic field sensor
US4700211A (en) Sensitive magnetotransistor magnetic field sensor
US4987467A (en) Integratable hall element
US9568566B2 (en) Magnetoresistive sensor integrated in a chip for detecting magnetic fields perpendicular to the chip and manufacturing process thereof
US5548151A (en) Hall element for detecting a magnetic field perpendicular to a substrate
EP2746799B1 (en) Semiconductor magnetic field sensors
US20060170406A1 (en) Hall element and manufacturing method thereof
JPH01251763A (en) Vertical hall element and integrated magnetic sensor
US20160190433A1 (en) Vertical hall effect sensor
US6195228B1 (en) Thin, horizontal-plane hall sensors for read-heads in magnetic recording
US5476804A (en) Process for producing a semiconductor field detector magnetic head
JP3093813B2 (en) Magnetic sensor
JP4287905B2 (en) Semiconductor magnetic sensor and magnetic measuring device using the same
JP3133102B2 (en) Semiconductor magnetoresistive element
CA1153826A (en) Differentially modulated avalanche area magnetically sensitive transistor
JP2002534790A (en) Vertically integrated magnetic memory
US10379175B2 (en) Low-noise magnetic sensors
JP5424469B2 (en) Magnetoresistive element
US10985311B2 (en) Semiconductor element, magnetoresistance effect element, magnetic sensor and spin transistor
US10950783B2 (en) Magnetoresistive element and magnetic sensor
JP2005159273A (en) Magnetic-electric conversion element, magnetism detecting device, and earth magnetism sensor
JP2962293B2 (en) Corbino type magnetic sensor
US7268543B2 (en) Device for detecting magnetic fields and related detecting methods
JP3588476B2 (en) Hall element
JP2022111675A (en) Hall element

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees