JP3131821B2 - Matrix type display panel drive - Google Patents

Matrix type display panel drive

Info

Publication number
JP3131821B2
JP3131821B2 JP07341030A JP34103095A JP3131821B2 JP 3131821 B2 JP3131821 B2 JP 3131821B2 JP 07341030 A JP07341030 A JP 07341030A JP 34103095 A JP34103095 A JP 34103095A JP 3131821 B2 JP3131821 B2 JP 3131821B2
Authority
JP
Japan
Prior art keywords
circuit group
sample
display panel
type display
buffer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07341030A
Other languages
Japanese (ja)
Other versions
JPH09179532A (en
Inventor
悦治 尾崎
秀樹 峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP07341030A priority Critical patent/JP3131821B2/en
Publication of JPH09179532A publication Critical patent/JPH09179532A/en
Application granted granted Critical
Publication of JP3131821B2 publication Critical patent/JP3131821B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は主に液晶パネルのよ
うなマトリクス型の表示パネルに用いられるマトリクス
型表示パネル駆動装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type display panel driving device used mainly for a matrix type display panel such as a liquid crystal panel.

【0002】[0002]

【従来の技術】以下図面を参照しつつ従来のマトリクス
型表示パネル駆動装置について説明する。図3は従来の
マトリクス型表示パネル駆動装置とそれによって駆動さ
れる液晶パネルの概略の構成を示すブロック図である。
図において30はマトリクス型表示パネル駆動装置、31は
映像信号を取り込むためのサンプリングスタート信号を
シリアル伝送するシフトレジスタ、32はシフトレジスタ
31にサンプリング信号を入力するサンプリング信号入力
端子、33はシフトレジスタ31のシフトクロック入力端
子、34は映像信号入力端子、35は、映像信号入力端子34
から入力された映像信号をシフトレジスタ31のサンプリ
ング信号に基づいてサンプリングし、その後ホールドす
るサンプルホールド回路群、36はサンプルホールド回路
群35で取り込んだ映像信号を後述の液晶パネルに伝送す
るバッファ回路群、37はバッファ回路群36の出力制御信
号入力端子、38はマトリクス型表示パネル駆動装置30に
よって駆動される液晶パネル、破線枠39はこの液晶パネ
ル38の表示エリア、3Aは表示エリア39以外の場所に配
置されたレスキューライン、3Bはレスキューライン3
Aに接続された断線したデータライン、3Cは断線して
いない正常なデータライン、3Dは液晶パネル38を線順
次走査するための駆動装置、3Dは液晶パネル38を線順
次走査するための走査電極、3Fは走査電極3Eを駆動
する走査信号発生部である。
2. Description of the Related Art A conventional matrix type display panel driving apparatus will be described below with reference to the drawings. FIG. 3 is a block diagram showing a schematic configuration of a conventional matrix type display panel driving device and a liquid crystal panel driven by the driving device.
In the figure, reference numeral 30 denotes a matrix type display panel driving device, 31 denotes a shift register for serially transmitting a sampling start signal for capturing a video signal, and 32 denotes a shift register.
31 is a sampling signal input terminal for inputting a sampling signal, 33 is a shift clock input terminal of the shift register 31, 34 is a video signal input terminal, and 35 is a video signal input terminal 34
A sample-and-hold circuit group that samples the video signal input from the multiplexing circuit based on the sampling signal of the shift register 31 and then holds the sampled signal. , 37 are output control signal input terminals of the buffer circuit group 36, 38 is a liquid crystal panel driven by the matrix type display panel driving device 30, a broken line frame 39 is a display area of the liquid crystal panel 38, and 3A is a place other than the display area 39. 3B is the rescue line 3
A broken data line connected to A, 3C is a normal data line that is not broken, 3D is a driving device for line-sequential scanning of the liquid crystal panel 38, 3D is a scanning electrode for line-sequential scanning of the liquid crystal panel 38. Reference numeral 3F denotes a scanning signal generator for driving the scanning electrode 3E.

【0003】図4は図3に示すマトリクス型表示パネル
駆動装置30の内部各所を通る信号のタイミングチャート
であり、図4(a)の40は水平同期信号、同図(b)の41は映
像信号、同図(c)の42はサンプルホールド回路群35のサ
ンプリングスタート信号、同図(d)の43はバッファ回路
群36の出力制御信号、同図(e)の44は正常なデータライ
ン3Cの駆動電圧波形、45は断線したデータライン3B
のレスキュー処理を施した時の駆動電圧波形であり、レ
スキューライン3Aの容量成分、抵抗成分の影響で変化
した電圧波形を呈している。
FIG. 4 is a timing chart of signals passing through various parts inside the matrix type display panel driving device 30 shown in FIG. 3, where 40 in FIG. 4A is a horizontal synchronizing signal, and 41 in FIG. 42, a sampling start signal 42 of the sample-hold circuit group 35, an output control signal 43 of the buffer circuit group 36, and a normal data line 3C 44 of FIG. Drive voltage waveform, 45 is a broken data line 3B
Is a drive voltage waveform when the rescue process is performed, and shows a voltage waveform changed by the influence of the capacitance component and the resistance component of the rescue line 3A.

【0004】以上のように構成された従来の液晶マトリ
クス型表示パネル駆動装置の動作について説明する。こ
のマトリクス型表示パネル駆動装置30は、次のようにし
て液晶パネル38を駆動する。まず、サンプリング信号入
力端子32から入力されるサンプリングスタート信号42を
スタートパルスとし、シフトクロック入力端子33から入
力されるシフトクロックをクロックとするシフトレジス
タの各出力パルスによって映像信号入力端子34から入力
された映像信号41の表示期間をサンプルホールド回路群
35に取り込み、映像信号41の水平同期信号40のブランキ
ング期間に出力制御信号43をハイにしてバッファ回路群
36から液晶パネル38に駆動電圧44を出力する。サンプル
ホールド回路群35が1系統しかないマトリクス型表示パ
ネル駆動装置30は出力制御信号43がローの時は、バッフ
ァ回路群36の出力はハイインピーダンスとなり、その
間、出力制御信号43がハイの時に充電された電圧で液晶
パネル38は駆動される。
[0004] The operation of the conventional liquid crystal matrix type display panel driving device configured as described above will be described. The matrix type display panel driving device 30 drives the liquid crystal panel 38 as follows. First, a sampling start signal 42 input from the sampling signal input terminal 32 is used as a start pulse, and each output pulse of the shift register whose clock is the shift clock input from the shift clock input terminal 33 is input from the video signal input terminal 34. The display period of the video signal 41
35, the output control signal 43 is set high during the blanking period of the horizontal synchronization signal 40 of the video signal 41, and the buffer circuit group is set.
The driving voltage 44 is output from the 36 to the liquid crystal panel 38. In the matrix type display panel driving device 30 having only one system of the sample and hold circuit group 35, when the output control signal 43 is low, the output of the buffer circuit group 36 becomes high impedance, and in the meantime, it is charged when the output control signal 43 is high. The liquid crystal panel 38 is driven by the applied voltage.

【0005】次に液晶パネル38の製造工程で、例えば、
異物等の混入により、表示エリア39内のソース配線に断
線したソース配線3Bが発生したような場合、断線箇所
の先の配線にリンクしている部分(図3下側の走査電極
3E等)の制御ができなくなり、線状の表示異常が発生
する。この断線したデータライン3Bを救うために一般
的に使用されている手段としては、液晶パネルの表示エ
リア39以外の場所に設けたレスキューライン3Aで断線
したデータライン3Bを前記マトリクス型表示パネル駆
動装置30のバッファ回路36と接続し、駆動電圧44を加え
られるようにして表示異常となる部分を少なくし、歩留
まりを上げている。
Next, in the manufacturing process of the liquid crystal panel 38, for example,
In the case where the source wiring 3B is disconnected from the source wiring in the display area 39 due to the entry of foreign matter or the like, a portion (the scanning electrode 3E or the like on the lower side in FIG. 3) linked to the wiring ahead of the disconnected part is detected. Control becomes impossible, and a linear display error occurs. As means generally used to rescue the disconnected data line 3B, the data line 3B disconnected by the rescue line 3A provided in a place other than the display area 39 of the liquid crystal panel is connected to the matrix type display panel driving device. It is connected to 30 buffer circuits 36 so that the drive voltage 44 can be applied to reduce the display abnormalities and increase the yield.

【0006】[0006]

【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、レスキューラインを使って通常より長い
配線を駆動するため、その分断線していないデータライ
ンに比べて容量成分や、抵抗成分が増加して図4(e)に
示す駆動電圧波形45のように出力波形がなまってしま
い、この結果レスキューしたデータラインと、正常のデ
ータラインとの間で輝度差が発生するという問題点があ
る。
However, in the above-described configuration, since the wiring longer than usual is driven by using the rescue line, the capacitance component and the resistance component are increased as compared with the unbroken data line. As a result, the output waveform is distorted like the drive voltage waveform 45 shown in FIG. 4E, and as a result, there is a problem that a luminance difference occurs between the rescued data line and the normal data line.

【0007】本発明はこのような従来の問題点を解決す
るものであり、駆動能力を上げた第2のバッファ回路群
を独立して持たせることにより、レスキュー配線の容量
成分や抵抗成分の影響による輝度差の発生を防止したマ
トリクス型表示パネル駆動装置を提供することを目的と
する。
The present invention solves such a conventional problem. By independently providing a second buffer circuit group having improved driving capability, the influence of the capacitance component and the resistance component of the rescue wiring can be improved. It is an object of the present invention to provide a matrix-type display panel driving device which prevents the occurrence of a luminance difference due to the above.

【0008】[0008]

【課題を解決するための手段】本発明は、データライン
と走査ラインがマトリクス状に配置され、その交点に表
示画素を有するマトリクス型表示パネルと、映像信号を
前記マトリクス型表示パネルの駆動用電圧に変換する第
1のサンプルホールド回路群と、前記第1のサンプルホ
ールド回路群の各段出力に接続された第1のバッファ回
路群と、前記第1のサンプルホールド回路群とは独立し
た入力端子を有し、サンプリング制御端子をもつ第2の
サンプルホールド回路群と、前記第2のサンプルホール
ド回路群の出力に接続され、前記第1のバッファ回路群
よりも高い駆動能力を持つ第2のバッファ回路群と、前
記第2のバッファ回路の出力に接続されたレスキューラ
インを備え、前記データラインのレスキュー処理時にお
いて、前記第1のバッファ回路の出力を前記第2のサン
プルホールド回路群の入力端子に印加し、これに連携さ
れた前記第2のバッファ回路により前記レスキューライ
ンを駆動するようにしたものである。
According to the present invention, there is provided a matrix type display panel in which data lines and scanning lines are arranged in a matrix and having display pixels at intersections thereof, and a video signal for driving the matrix type display panel. A first sample and hold circuit group, a first buffer circuit group connected to each stage output of the first sample and hold circuit group, and an input terminal independent of the first sample and hold circuit group A second sample-and-hold circuit group having a sampling control terminal, and a second buffer connected to an output of the second sample-and-hold circuit group and having a higher driving ability than the first buffer circuit group A rescue line connected to an output of the second buffer circuit; Applying the output of Ffa circuit to an input terminal of said second sample and hold circuits, in which so as to drive the rescue line by the being cooperative to the second buffer circuit.

【0009】この本発明によれば、レスキュー配線の容
量成分や抵抗成分の影響を受けにくく、輝度差の発生を
防止できる。
According to the present invention, it is hard to be affected by the capacitance component and the resistance component of the rescue wiring, and the occurrence of a luminance difference can be prevented.

【0010】[0010]

【発明の実施の形態】以下図面を参照しつつ本発明の実
施の形態について説明する。図1は本発明の一実施形態
におけるマトリクス型表示パネル駆動装置とそれによっ
て駆動される液晶パネルの概略の構成を示すブロック図
である。図において1は本発明のマトリクス型表示パネ
ル駆動装置、2は映像信号を取り込むサンプリング信号
をシリアル伝送するためのシフトレジスタ、3はシフト
レジスタ2にサンプリングスタート信号を入力するサン
プリング信号入力端子、4はシフトレジスタ2のシフト
クロック入力端子、5は映像信号入力端子、6は映像信
号入力端子5から入力された映像信号をシフトレジスタ
2のサンプリング信号に基づいてサンプリングし、その
後ホールドする第1のサンプルホールド回路群、7は前
記第1のサンプルホールド回路群6で取り込んだ映像信
号を後述の液晶パネルに伝送する第1のバッファ回路
群、8は第1のバッファ回路群7の出力制御信号入力端
子、9は第1のサンプルホールド回路群6とは独立した
第2のサンプルホールド回路群、10は第2のサンプルホ
ールド回路群9につながる第1のバッファ回路群7より
駆動能力の高い第2のバッファ回路群、11は第2のサン
プルホールド回路群9のサンプリング信号入力端子、12
はレスキュー処理時に前記第1のバッファ回路群7から
の前記映像信号をこの第2のサンプルホールド回路群9
に入力するための入力端子、13はマトリクス型表示パネ
ル駆動装置1によって駆動される液晶パネル、破線枠14
は液晶パネル13の表示エリア、15A,15Bは表示エリア
14以外の場所に配置されたレスキューライン、16はレス
キューライン15A,15Bに接続された断線したデータラ
イン、17は断線していない正常なデータライン、18は液
晶パネル13を線順次走査するための駆動装置、19は液晶
パネル13を線順次走査するための走査電極、20は走査電
極19を駆動する走査信号発生部である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of a matrix type display panel driving device and a liquid crystal panel driven by the same according to an embodiment of the present invention. In the figure, 1 is a matrix type display panel driving device of the present invention, 2 is a shift register for serially transmitting a sampling signal for taking in a video signal, 3 is a sampling signal input terminal for inputting a sampling start signal to the shift register 2, and 4 is A shift clock input terminal 5 of the shift register 2, a video signal input terminal 5, a video signal input from the video signal input terminal 5, a first sample and hold that samples the video signal based on the sampling signal of the shift register 2, and then holds the sampled video signal A first buffer circuit group 7 for transmitting a video signal captured by the first sample and hold circuit group 6 to a liquid crystal panel described later; an output control signal input terminal of the first buffer circuit group 7; 9 is a second sample and hold circuit independent of the first sample and hold circuit group 6 , 10 second sample-and-hold circuit group 9 high first driving capability than the buffer circuit group 7 leading to the second buffer circuit group, the sampling signal input terminal of the second sample-and-hold circuit group 9 11, 12
Converts the video signal from the first buffer circuit group 7 into the second sample and hold circuit group 9 during rescue processing.
Is a liquid crystal panel driven by the matrix-type display panel driving device 1;
Is a display area of the liquid crystal panel 13, and 15A and 15B are display areas.
A rescue line arranged at a position other than 14; 16 is a disconnected data line connected to the rescue lines 15A and 15B; 17 is a normal data line which is not disconnected; and 18 is a line for scanning the liquid crystal panel 13 line by line. A driving device 19 is a scanning electrode for line-sequentially scanning the liquid crystal panel 13, and a scanning signal generator 20 drives the scanning electrode 19.

【0011】図2は図1に示すマトリクス型表示パネル
駆動装置1の内部各所を通る信号のタイミングチャート
であり、図2(a)の21は水平同期信号、同図(b)の22は映
像信号、同図(c)の23は第1のサンプルホールド回路群
6のサンプリング信号、同図(d)の24は第1のバッファ
回路群7の出力制御信号、同図(e)の25は第2のサンプ
ルホールド回路群9のサンプリング号、同図(f)の26は
駆動電圧波形である。
FIG. 2 is a timing chart of signals passing through various parts of the matrix type display panel driving device 1 shown in FIG. 1. In FIG. 2A, reference numeral 21 denotes a horizontal synchronizing signal, and FIG. The signal 23 in FIG. 3C is a sampling signal of the first sample and hold circuit group 6, the reference numeral 24 in FIG. 4D is the output control signal of the first buffer circuit group 7, and the reference numeral 25 in FIG. The sampling number of the second sample-hold circuit group 9 and 26 in FIG.

【0012】次に、以上のように構成された本発明の液
晶マトリクス型表示パネル駆動装置の動作について説明
する。通常時の動作は前記従来の装置と同様であり、ま
ず、サンプリング信号入力端子3から入力されるサンプ
リング信号23をスタートパルスとし、シフトクロック入
力端子4から入力されるシフトクロックをクロックとす
るシフトレジスタ2の各出力パルスによって映像信号入
力端子5から入力された映像信号22の表示期間を第1の
サンプルホールド回路群6に取り込み、映像信号22の水
平同期信号21のブランキング期間に出力制御信号24をハ
イにして第1のバッファ回路群7から液晶パネル13に駆
動電圧波形26を出力するものである。ここで、データラ
イン16に断線が発生した場合は、そのデータライン16を
液晶パネル13に配置された長いレスキューライン15Bを
通して、駆動能力を上げた第2のバッファ回路群10の出
力端に接続すると共に、この断線したデータライン16を
駆動する第1のバッファ回路群7の出力を液晶パネル13
上の短いレスキューライン15Aにより、第2のサンプル
ホールド回路群9の入力端に印加する。
Next, the operation of the liquid crystal matrix type display panel driving apparatus of the present invention configured as described above will be described. The normal operation is the same as that of the conventional device. First, a shift register using the sampling signal 23 input from the sampling signal input terminal 3 as a start pulse and the shift clock input from the shift clock input terminal 4 as a clock is used. The display period of the video signal 22 input from the video signal input terminal 5 by each output pulse is taken into the first sample and hold circuit group 6, and the output control signal 24 is output during the blanking period of the horizontal synchronizing signal 21 of the video signal 22. To a high level to output a drive voltage waveform 26 from the first buffer circuit group 7 to the liquid crystal panel 13. Here, when a disconnection occurs in the data line 16, the data line 16 is connected to the output terminal of the second buffer circuit group 10 having increased driving capability through a long rescue line 15B arranged on the liquid crystal panel 13. At the same time, the output of the first buffer circuit group 7 for driving the disconnected data line 16 is output to the liquid crystal panel 13.
The short rescue line 15A is applied to the input terminal of the second sample and hold circuit group 9 via the short rescue line 15A.

【0013】この第2のサンプルホールド回路群9はサ
ンプリング信号入力端子11から入力されたサンプリング
信号25がハイの期間、第1のバッファ回路群7の駆動電
圧をサンプリングし、駆動能力を上げた第2のバッファ
回路群10およびレスキューライン15Bを通して、断線し
たデータライン16の駆動装置に接続されていない側を駆
動する。第2のバッファ回路群10は駆動能力を十分に高
く上げているので長いレスキューライン15Bを十分に充
電できるため、図2(f)の駆動電圧波形26に示すよう
に、断線のあるデータライン16の駆動電圧波形を断線の
無いデータライン17の駆動電圧波形と同じにすることが
できる。
The second sample and hold circuit group 9 samples the drive voltage of the first buffer circuit group 7 while the sampling signal 25 input from the sampling signal input terminal 11 is high, and increases the drive capability. Through the second buffer circuit group 10 and the rescue line 15B, the side of the disconnected data line 16 that is not connected to the driving device is driven. Since the second buffer circuit group 10 has a sufficiently high driving capability, it can sufficiently charge the long rescue line 15B. Therefore, as shown in the driving voltage waveform 26 of FIG. Can be made the same as the drive voltage waveform of the data line 17 without disconnection.

【0014】本実施形態によれば、レスキューラインの
前に駆動能力を高めたバッファ回路を配置し、これによ
りレスキューラインを駆動することにより、レスキュー
ラインの容量成分や抵抗のために波形がなまったり電圧
レベルが変化することがなくなり、レスキューしたデー
タラインが他のデータラインに比べて輝度が異なってし
まうという事態の発生は防止される。
According to the present embodiment, a buffer circuit having an increased driving capability is arranged in front of the rescue line, thereby driving the rescue line. The voltage level does not change, and the occurrence of a situation where the rescued data line has a different luminance than the other data lines is prevented.

【0015】なお、この実施形態においては、液晶を用
いたマトリクス型表示パネルを例にとって説明したが、
本発明は他のマトリクス型表示パネル表示装置にも適用
できることは勿論である。
In this embodiment, a matrix type display panel using liquid crystal has been described as an example.
Of course, the present invention can be applied to other matrix type display panel display devices.

【0016】[0016]

【発明の効果】以上説明したように、レスキュー処理時
において、画像を構成する映像入力信号の回路とは独立
し、更に駆動能力を高めたバッファ回路によりレスキュ
ーラインを駆動しているため、映像入力信号の入力中で
もバッファ回路の出力をハイインピーダンスにすること
なしに駆動電圧を連続して出力することができる。この
ためレスキューラインの容量成分や抵抗のために波形が
なまったり、電圧レベルが変化することを防止すること
ができるので、レスキューしたデータラインが他のデー
タラインに比べて輝度が異なるというような問題点は解
消するという有利な効果が得られる。
As described above, during the rescue processing, the rescue line is driven by the buffer circuit having a higher driving capability, independent of the circuit of the video input signal forming the image. The driving voltage can be continuously output without making the output of the buffer circuit high impedance even during signal input. For this reason, it is possible to prevent a waveform from being changed or a voltage level from being changed due to a capacitance component or a resistance of the rescue line, so that the rescued data line has a different luminance than other data lines. This has the advantageous effect of eliminating points.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のマトリクス型表示パネル駆動装置の一
実施形態における概略の構成を示すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of an embodiment of a matrix type display panel driving device of the present invention.

【図2】本発明のマトリクス型表示パネル駆動装置の一
実施形態における信号のタイミングチャートである。
FIG. 2 is a timing chart of signals in an embodiment of a matrix type display panel driving device of the present invention.

【図3】従来のマトリクス型表示パネル駆動装置の一例
における概略の構成を示すブロック図である。
FIG. 3 is a block diagram showing a schematic configuration of an example of a conventional matrix type display panel driving device.

【図4】従来のマトリクス型表示パネル駆動装置におけ
る信号のタイミングチャートである。
FIG. 4 is a timing chart of signals in a conventional matrix display panel driving device.

【符号の説明】[Explanation of symbols]

1…マトリクス型表示パネル駆動装置、 2…シフトレ
ジスタ、 3…サンプリング信号入力端子、 4…シフ
トクロック入力端子、 5…映像信号入力端子、 6…
第1のサンプルホールド回路群、 7…第1のバッファ
回路群、 8…出力制御信号入力端子、 9…第2のサ
ンプルホールド回路群、 10…第2のバッファ回路群、
11…サンプリング信号入力端子、 12…入力端子、
13…液晶パネル、 14…表示エリア、 15A,15B…レ
スキューライン、 16…断線したデータライン、 17…
正常なデータライン、 18…駆動装置、 19…走査電
極、20…走査信号発生部。
DESCRIPTION OF SYMBOLS 1 ... Matrix type display panel drive device, 2 ... Shift register, 3 ... Sampling signal input terminal, 4 ... Shift clock input terminal, 5 ... Video signal input terminal, 6 ...
A first sample-hold circuit group, 7: a first buffer circuit group, 8: an output control signal input terminal, 9: a second sample-hold circuit group, 10: a second buffer circuit group,
11… Sampling signal input terminal, 12… Input terminal,
13: LCD panel, 14: Display area, 15A, 15B: Rescue line, 16: Disconnected data line, 17:
Normal data line, 18 ... Drive device, 19 ... Scan electrode, 20 ... Scan signal generator.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 3/36 G02F 1/133 G09G 3/20 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G09G 3/36 G02F 1/133 G09G 3/20

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 データラインと走査ラインがマトリクス
状に配置され、その交点に表示画素を有するマトリクス
型表示パネルと、映像信号を前記マトリクス型表示パネ
ルの駆動用電圧に変換する第1のサンプルホールド回路
群と、前記第1のサンプルホールド回路群の各段出力に
接続された第1のバッファ回路群と、前記第1のサンプ
ルホールド回路群とは独立した入力端子を有し、サンプ
リング制御端子をもつ第2のサンプルホールド回路群
と、前記第2のサンプルホールド回路群の出力に接続さ
れ、前記第1のバッファ回路群よりも高い駆動能力を持
つ第2のバッファ回路群と、前記第2のバッファ回路の
出力に接続されたレスキューラインを備え、前記データ
ラインのレスキュー処理時において、前記第1のバッフ
ァ回路の出力を前記第2のサンプルホールド回路群の入
力端子に印加し、これに連携された前記第2のバッファ
回路により前記レスキューラインを駆動することを特徴
とするマトリクス型表示パネル駆動装置。
1. A matrix display panel having data lines and scanning lines arranged in a matrix and having display pixels at intersections thereof, and a first sample hold for converting a video signal into a driving voltage for the matrix display panel. A circuit group, a first buffer circuit group connected to each stage output of the first sample and hold circuit group, and an input terminal independent of the first sample and hold circuit group. A second sample and hold circuit group, a second buffer circuit group connected to an output of the second sample and hold circuit group, and having a higher driving capability than the first buffer circuit group; A rescue line connected to an output of the buffer circuit, wherein during a rescue process of the data line, the output of the first buffer A matrix type display panel driving device, wherein the rescue line is driven by the second buffer circuit associated with the input terminal of a sample-hold circuit group.
JP07341030A 1995-12-27 1995-12-27 Matrix type display panel drive Expired - Fee Related JP3131821B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07341030A JP3131821B2 (en) 1995-12-27 1995-12-27 Matrix type display panel drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07341030A JP3131821B2 (en) 1995-12-27 1995-12-27 Matrix type display panel drive

Publications (2)

Publication Number Publication Date
JPH09179532A JPH09179532A (en) 1997-07-11
JP3131821B2 true JP3131821B2 (en) 2001-02-05

Family

ID=18342582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07341030A Expired - Fee Related JP3131821B2 (en) 1995-12-27 1995-12-27 Matrix type display panel drive

Country Status (1)

Country Link
JP (1) JP3131821B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730161B2 (en) 2001-11-28 2005-12-21 シャープ株式会社 Liquid crystal display device
KR101090253B1 (en) * 2004-10-06 2011-12-06 삼성전자주식회사 Thin film transistor array panel and liquid crystal display including the same
KR101186049B1 (en) * 2005-12-02 2012-09-25 엘지디스플레이 주식회사 Flat Display Panel, Fabricating Method thereof, Fabricating Apparatus thereof, Picture Quality Controlling Method thereof, Picture Quality Controlling Apparatus
JP2008077006A (en) * 2006-09-25 2008-04-03 Casio Comput Co Ltd Display driving device and display device equipped with same
WO2008075480A1 (en) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha Display driver, display driver unit, and display device
JP5096591B2 (en) * 2008-11-10 2012-12-12 シャープ株式会社 Display device
US9129544B2 (en) * 2011-04-08 2015-09-08 Sharp Kabushiki Kaisha Display device, and method for driving display device

Also Published As

Publication number Publication date
JPH09179532A (en) 1997-07-11

Similar Documents

Publication Publication Date Title
US6256024B1 (en) Liquid crystal display device
EP0382567B1 (en) Liquid crystal display device and driving method therefor
EP0216188B1 (en) Matrix display panel
KR950003345B1 (en) Loquid crystal display apparatus
KR100702289B1 (en) Liquid crystal display device and method for driving the same
US5040874A (en) Liquid crystal display device having interlaced driving circuits for black line interleave of a video signal
JP2618042B2 (en) Inspection method for image display device
JPH01202793A (en) Matrix display device
TWI253039B (en) Line electrode driving apparatus and image display apparatus having same
JPH0652938B2 (en) Liquid crystal display
JP3131821B2 (en) Matrix type display panel drive
EP0441661B1 (en) A driving method and a driving device for a display device
JP3212352B2 (en) Display drive
JP3314421B2 (en) Display device and its driving device
JPS62631B2 (en)
JP2874187B2 (en) Liquid crystal display device
JP2676916B2 (en) Liquid crystal display device
JPH04140716A (en) Liquid crystal display device
JP2883521B2 (en) Display device
JPS6126074B2 (en)
JP2867492B2 (en) Liquid crystal display device
JPH08123359A (en) Video display device
JP2002287710A (en) Liquid crystal display device, camera system, and portable terminal device
JPH01174185A (en) Liquid crystal display device
JPH0723316A (en) Liquid crystal display device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees