JP3130857B2 - High frequency circuit bias circuit and high frequency matching circuit - Google Patents

High frequency circuit bias circuit and high frequency matching circuit

Info

Publication number
JP3130857B2
JP3130857B2 JP10040302A JP4030298A JP3130857B2 JP 3130857 B2 JP3130857 B2 JP 3130857B2 JP 10040302 A JP10040302 A JP 10040302A JP 4030298 A JP4030298 A JP 4030298A JP 3130857 B2 JP3130857 B2 JP 3130857B2
Authority
JP
Japan
Prior art keywords
bias
line
circuit
frequency
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10040302A
Other languages
Japanese (ja)
Other versions
JPH11239001A (en
Inventor
信男 三浦
Original Assignee
エヌイーシーワイヤレスネットワークス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌイーシーワイヤレスネットワークス株式会社 filed Critical エヌイーシーワイヤレスネットワークス株式会社
Priority to JP10040302A priority Critical patent/JP3130857B2/en
Publication of JPH11239001A publication Critical patent/JPH11239001A/en
Application granted granted Critical
Publication of JP3130857B2 publication Critical patent/JP3130857B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)
  • Waveguide Connection Structure (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は高周波回路にバイア
ス電圧あるいはバイアス電流を(以下、バイアスとい
う)供給するバイアス回路および高周波回路の整合(マ
ッチング)をとる高周波整合回路に関し、特にストリッ
プライン又はマイクロストリップラインを用いた高周波
回路用バイアス回路および高周波整合回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bias circuit for supplying a bias voltage or a bias current (hereinafter referred to as "bias") to a high-frequency circuit, and a high-frequency matching circuit for matching the high-frequency circuit. The present invention relates to a high-frequency circuit bias circuit and a high-frequency matching circuit using lines.

【0002】[0002]

【従来の技術】マイクロ波帯等の高周波において、トラ
ンジスタ増幅器やダイオード減衰器などにバイアスを供
給する高周波回路用バイアス回路をマイクロストリップ
ライン(線路)やストリップラインで構成する場合に
は、このバイアス回路用線路(バイアス線路)がキャパ
シタンスやインダクタンスなどの有害なリアクタンスを
呈さないようにするため、使用周波数において信号ライ
ン(線路)の分岐部から電気長でλ/4(1/4波長)
の位置を高周波的な接地点(GND)としている。この
ような構成のバイアス回路では、バイアス線路の長さを
高周波回路の使用周波数に従って変更しなければならな
い。
2. Description of the Related Art When a bias circuit for a high frequency circuit for supplying a bias to a transistor amplifier, a diode attenuator or the like at a high frequency such as a microwave band is constituted by a microstrip line (line) or a strip line, the bias circuit is used. Λ / 4 (1/4 wavelength) from the branch of the signal line (line) at the operating frequency in order to prevent the line for use (bias line) from exhibiting harmful reactance such as capacitance and inductance.
Is defined as a high-frequency ground point (GND). In the bias circuit having such a configuration, the length of the bias line must be changed according to the operating frequency of the high-frequency circuit.

【0003】従来のマイクロストリップ線路の線路長を
調整する手段の一つが、特開平4−3502号公報(発
明の名称:高周波回路インピーダンス調整方法)が開示
されている。図5は上記公報の第1図および第2図に示
されたトランジスタ増幅器用のバイアス回路を実質的に
示す上面図である。この上面図はマイクロストリップ基
板の上面を示している。この上面には、バイアスライン
1Aや信号ライン2A等のマイクロストリップ導体(線
路),およびトランジスタ7A等の搭載部品があり、裏
面は一般に全体が導電体で覆われている。
One of the conventional means for adjusting the length of a microstrip line is disclosed in Japanese Patent Application Laid-Open No. 4-3502 (title of invention: high-frequency circuit impedance adjustment method). FIG. 5 is a top view substantially showing the bias circuit for the transistor amplifier shown in FIGS. 1 and 2 of the above publication. This top view shows the top surface of the microstrip substrate. On the upper surface, there are microstrip conductors (lines) such as the bias line 1A and the signal line 2A, and mounting components such as the transistor 7A, and the entire back surface is generally covered with a conductor.

【0004】図5のバイアス回路において、高周波数信
号の増幅素子であるトランジスタ7Aのコレクタ端子が
信号ライン2Aの一端に接続されている。バイアスライ
ン(線路)1Aは、上記コレクタ端子近傍の信号ライン
2Aから分岐し、最終的には先端部が上記コレクタに正
バイアスを供給する電源8Aに接続されている。バイア
スライン1Aの中間部には線路間隔がほぼ一定の折れ曲
がり線路である調整用パターン6Aを形成している。こ
の調整用パターン6Aにはインピーダンス調整部品5A
を線路間に接続可能である。インピーダンス調整部品5
Aには、抵抗値0Ωのマイクロストリップ線路部品,イ
ンダクタンスを呈する部品,キャパシタンスを呈する部
品等が使用できる。信号ライン2Aの上記分岐部から調
整用パターン6Aを含んで所定距離位置にあるバイアス
ライン1Aにはコンデンサ3Aの一端が接続されてい
る。コンデンサ3Aの他端はGND4Aに接続されてお
り、GND4Aは裏面の導電体にさらに接続されて接地
電位点となっている。コンデンサ3Aには、使用周波数
において、十分小さなインピーダンスを呈する種類およ
び容量のコンデンサが選ばれる。
In the bias circuit shown in FIG. 5, a collector terminal of a transistor 7A, which is an amplifying element for a high frequency signal, is connected to one end of a signal line 2A. The bias line (line) 1A branches off from the signal line 2A near the collector terminal, and the end thereof is finally connected to a power supply 8A for supplying a positive bias to the collector. An adjustment pattern 6A, which is a bent line having a substantially constant line interval, is formed at an intermediate portion of the bias line 1A. The adjustment pattern 6A includes an impedance adjustment component 5A.
Can be connected between the tracks. Impedance adjustment component 5
A can be a microstrip line component having a resistance value of 0Ω, a component exhibiting inductance, a component exhibiting capacitance, or the like. One end of a capacitor 3A is connected to a bias line 1A located at a predetermined distance from the branch portion of the signal line 2A including the adjustment pattern 6A. The other end of the capacitor 3A is connected to the GND 4A, and the GND 4A is further connected to a conductor on the back surface to serve as a ground potential point. As the capacitor 3A, a capacitor of a type and a capacity that exhibit a sufficiently small impedance at the operating frequency is selected.

【0005】このバイアス回路部では、信号ライン2A
から高周波数信号のショート用のコンデンサ3を介して
GND4Aまでの電気長をこの通過(使用)周波数のλ
/4になるように構成している。つまり、インピーダン
ス調整部品5Aを接続しないときには調整用パターン6
Aを含むバイアスライン1Aとコンデンサ3Aとの直列
回路の電気長を通過周波数のほぼλ/4に設定する。ま
た、インピーダンス調整用部品5Aを調整用パターン6
Aの線路間に接続するときには、この並列回路も含むバ
イアスライン1Aの電気長を通過周波数のλ/4に設定
する。インピーダンス調整部品5Aが例えば抵抗値0Ω
のマイクロストリップ線路であれば、調整用パターン6
Aを通過する高周波数信号は、大部分がインピーダンス
調整部品5Aを通過する。従って、このバイアス回路部
では、インピーダンス調整部品5Aの接続位置を変化さ
せることにより、複数周波数用のバイアス回路として使
用できる。
In this bias circuit section, the signal line 2A
Through the short-circuit capacitor 3 of the high-frequency signal to GND 4A, and the passing (use) frequency of λ
/ 4. That is, when the impedance adjustment component 5A is not connected, the adjustment pattern 6
The electrical length of the series circuit of the bias line 1A including the capacitor A and the capacitor 3A is set to approximately λ / 4 of the passing frequency. Also, the impedance adjusting component 5A is connected to the adjusting pattern 6.
When connecting between the lines A, the electric length of the bias line 1A including this parallel circuit is set to λ / 4 of the passing frequency. The impedance adjustment component 5A has a resistance value of 0Ω, for example.
Microstrip line, the adjustment pattern 6
Most of the high-frequency signal passing through A passes through the impedance adjustment component 5A. Therefore, this bias circuit section can be used as a bias circuit for a plurality of frequencies by changing the connection position of the impedance adjusting component 5A.

【0006】[0006]

【発明が解決しようとする課題】しかし、上述した従来
の高周波回路用バイアス回路では、上記インピーダンス
調整部品を上記調整用パターンに接続した場合、上記調
整用パターンの並列回路部分が上記バイアスラインにス
タブを付加した状態となり,即ち、上記バイアスライン
が浮遊容量に見えてしまうため、上記信号ラインへの上
記バイアスラインの影響を完全に無くすことができない
という欠点があった。
However, in the above-described conventional bias circuit for a high-frequency circuit, when the impedance adjustment component is connected to the adjustment pattern, the parallel circuit portion of the adjustment pattern is connected to the stub by the bias line. Is added, that is, the bias line appears as a stray capacitance, so that the influence of the bias line on the signal line cannot be completely eliminated.

【0007】また、上述の高周波回路用バイアス回路の
技術は、高周波回路においてインピーダンス整合を図る
高周波整合回路にも適用できるが、やはり信号ラインに
対する上記スタブ効果を無視することができないという
欠点があった。
Further, the above-described technique of the bias circuit for a high-frequency circuit can be applied to a high-frequency matching circuit for achieving impedance matching in a high-frequency circuit, but also has a disadvantage that the stub effect on a signal line cannot be ignored. .

【0008】[0008]

【課題を解決するための手段】本発明による高周波回路
用バイアス回路は、マイクロストリップ線路を信号線路
に用いる高周波回路にバイアス供給回路からバイアス電
圧あるいはバイアス電流を与える高周波回路用バイアス
回路において、前記信号線路から分岐する第一のバイア
ス線路と、一端が前記バイアス供給回路に接続され,所
定位置でコンデンサにより高周波数的に接地される第二
のバイアス線路と、マイクロストリップ線路を用いる第
三のバイアス線路と前記第一のバイアス線路の先端部
と前記第二のバイアス線路の他端部とを直接接続する第
一のインピーダンス調整部品と、前記第一のインピーダ
ンス調整部品が接続されない場合には、一端が前記第一
のバイアス線路の先端部と直接接続され,他端が前記第
三のバイアス線路の一端に直接接続される第二のインピ
ーダンス調整部品と、前記第一のインピーダンス調整部
品が接続されない場合には、一端が前記第二のバイアス
線路の他端部に直接接続され,他端が前記第三のバイア
ス線路の他端に直接接続される第三のインピーダンス調
整部品とを備える。
A bias circuit for a high-frequency circuit according to the present invention is a bias circuit for a high-frequency circuit for applying a bias voltage or a bias current from a bias supply circuit to a high-frequency circuit using a microstrip line as a signal line. A first bias line branched from the line, a second bias line having one end connected to the bias supply circuit, and grounded at a predetermined position by a capacitor at a high frequency, and a second bias line using a microstrip line.
Three bias lines and a tip of the first bias line
And the other end of the second bias line directly connected to
As an impedance adjusting member, when the first impedance adjustment part is not connected, one end is connected directly with the front end portion of said first bias line, the other end directly to one end of the third bias line When the connected second impedance adjustment component is not connected to the first impedance adjustment component, one end is directly connected to the other end of the second bias line, and the other end is connected to the third bias line. A third impedance adjusting component directly connected to the other end of the line.

【0009】また、本発明による高周波整合回路は、マ
イクロストリップ線路を信号線路に用いる高周波整合回
路において、第一の信号線路と、前記第一の信号線路か
ら分離している第二の信号線路と、前記第一および第二
の信号線路から分離している第三の信号線路と、前記第
一の信号線路の一端部と前記第二の信号線路の一端部と
直接接続する第一のインピーダンス調整部品と、前記
第一のインピーダンス調整部品が接続されない場合に
は、一端が前記第一の信号線路の一端部と前記第三の信
号線路の一端との間に直接接続される第二のインピーダ
ンス調整部品と、前記第一のインピーダンス調整部品が
接続されない場合には、一端が前記第二の信号線路の一
端部と前記第三の信号線路の他端との間に直接接続され
る第三のインピーダンス調整部品とを備える。
In a high-frequency matching circuit according to the present invention, a first signal line and a second signal line separated from the first signal line are provided in a high-frequency matching circuit using a microstrip line as a signal line. A third signal line separated from the first and second signal lines, and a first impedance for directly connecting one end of the first signal line and one end of the second signal line. An adjusting component, when the first impedance adjusting component is not connected , a second impedance having one end directly connected between one end of the first signal line and one end of the third signal line; When the adjustment component and the first impedance adjustment component are not connected, a third end whose one end is directly connected between one end of the second signal line and the other end of the third signal line. Impeder And a to adjust parts.

【0010】本発明では、上記調整用パターンをバイア
ス線路および信号線路から完全に切り離す事により、上
記調整用パターンの部分が浮遊容量を呈してしまうこと
を避け、より信号損失が少なく,しかも複数の周波数に
対応できる高周波回路用バイアス回路および高周波整合
回路を提供している。
In the present invention, by completely separating the adjustment pattern from the bias line and the signal line, it is possible to prevent the portion of the adjustment pattern from exhibiting a stray capacitance, to reduce the signal loss, and to reduce the number of the plurality of adjustment patterns. It provides a high frequency circuit bias circuit and a high frequency matching circuit that can handle frequencies.

【0011】[0011]

【発明の実施の形態】次に本発明について図面を参照し
て説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0012】図1は、本発明による高周波回路用バイア
ス回路の実施の形態の一つを示す上面図である。
FIG. 1 is a top view showing one embodiment of a bias circuit for a high-frequency circuit according to the present invention.

【0013】図1において、信号ライン2,コンデンサ
3,GND4,トランジスタ7および電源8は、図5の
信号ライン2A,コンデンサ3A,GND4A,トラン
ジスタ7Aおよび電源8Aと同じものである。また、ト
ランジスタ7はFETトランジスタが使用でき、この場
合、ドレイン端子が信号ライン2に,ゲート端子が他方
の信号ラインに,ソース端子が接地電位にそれぞれ接続
される。なお、本発明による実施の形態の説明において
は、以下、マイクロストリップ回路によって行うが、ス
トリップ線路でも同様の回路が構成できることは勿論で
ある。
In FIG. 1, the signal line 2, capacitor 3, GND 4, transistor 7 and power supply 8 are the same as the signal line 2A, capacitor 3A, GND 4A, transistor 7A and power supply 8A of FIG. The transistor 7 can be an FET transistor. In this case, the drain terminal is connected to the signal line 2, the gate terminal is connected to the other signal line, and the source terminal is connected to the ground potential. In the description of the embodiment according to the present invention, a microstrip circuit will be described below. However, it is needless to say that a similar circuit can be formed by a strip line.

【0014】トランジスタ7のコレクタ端子に接続され
た信号ライン2からバイアスライン1aが分岐してい
る。但し、バイアスライン1aは電源8に直接接続され
ていない。バイアス供給回路である電源8にはバイアス
ライン1bの一端が接続されている。バイアスライン1
aの先端部およびバイアスライン1bの他端部は、線路
間隔がインピーダンス調整部品a5が接続可能になるよ
うに折れ曲がっている。バイアスライン1bは、後述す
る所定位置でコンデンサ3の一端を接続する。コンデン
サ3の他端は、マイクロストリップ基板の裏面とスルー
ホール等で接続されて接地電位になっているGND4に
接続され、高周波数的に接地されている。従って、バイ
アスライン1bは、コンデンサ3の位置で高周波的に接
地されていると考えてよい。
A bias line 1a branches from the signal line 2 connected to the collector terminal of the transistor 7. However, the bias line 1a is not directly connected to the power supply 8. One end of a bias line 1b is connected to a power supply 8 which is a bias supply circuit. Bias line 1
The leading end of “a” and the other end of the bias line 1b are bent so that the line interval can be connected to the impedance adjusting component a5. The bias line 1b connects one end of the capacitor 3 at a predetermined position described later. The other end of the capacitor 3 is connected to GND 4 which is connected to the back surface of the microstrip substrate by a through hole or the like and is at the ground potential, and is grounded at a high frequency. Therefore, it can be considered that the bias line 1b is grounded at a high frequency at the position of the capacitor 3.

【0015】バイアスライン1aの先端部およびバイア
スライン1bの他端部は、上述のとおり、インピーダン
ス調整部品a5と接続可能である。このバイアス回路
は、マイクロストリップ線路である調整用パターン6を
さらに備えている。調整用パターン6の一端はインピー
ダンス調整部品c10を介してバイアスライン1aの先
端部と接続可能であり、調整用パターン6の他端はイン
ピーダンス調整部品b9を介してバイアスライン1bの
他端部と接続可能である。なお、上記バイアス線路と上
記インピーダンス調整部品とは、接続時には対応する構
成同士が半田付けや熱圧着等による慣用手法により直接
接続される。これは、後述するバイアス線路と上記イン
ピーダンス調整部品との接続においても同様である。
As described above, the tip of the bias line 1a and the other end of the bias line 1b can be connected to the impedance adjusting component a5. This bias circuit further includes an adjustment pattern 6 which is a microstrip line. One end of the adjustment pattern 6 can be connected to the tip of the bias line 1a via the impedance adjustment component c10, and the other end of the adjustment pattern 6 is connected to the other end of the bias line 1b via the impedance adjustment component b9. It is possible. Note that the above bias line and
Note that the impedance adjustment component is
The components are directly connected to each other by a conventional method such as soldering or thermocompression bonding.
Connected. This is the same as the bias line described later
The same applies to the connection with the impedance adjustment component.

【0016】この高周波回路用バイアス回路は、2種類
の周波数で使用できる。高い周波数の場合には、インピ
ーダンス調整部品a5を介してバイアスライン1aと1
bとを接続し、インピーダンス調整部品b9およびc1
0はOPEN(解放)にする。このとき、信号ライン1
aの分岐部からコンデンサ3を介してGND4までの電
気長は高い周波数に対するほぼλ/4にする。また、低
い周波数の場合には、インピーダンス調整部品b9およ
びc10を介してバイアスライン1aの先端部と1bの
他端部とを接続し、インピーダンス調整部品a5はOP
ENにする。このとき、信号ライン1aの分岐部からコ
ンデンサ3を介してGND4までの電気長は低い周波数
に対するλ/4にする。
This bias circuit for a high-frequency circuit can be used at two different frequencies. In the case of a high frequency, the bias lines 1a and 1a are connected via the impedance adjusting component a5.
b and impedance adjustment parts b9 and c1
0 is set to OPEN (release). At this time, signal line 1
The electrical length from the branch of a to GND 4 via the capacitor 3 is set to approximately λ / 4 for a high frequency. When the frequency is low, the tip of the bias line 1a and the other end of the bias line 1b are connected via the impedance adjusting parts b9 and c10, and the impedance adjusting part a5 is connected to the OP.
Set to EN. At this time, the electrical length from the branch of the signal line 1a to GND 4 via the capacitor 3 is set to λ / 4 for a low frequency.

【0017】ここで、インピーダンス調整部品5,9お
よび10は、0Ω抵抗器,所定抵抗値の抵抗器又は高イ
ンピーダンスのマイクロストリップ線路等で構成するイ
ンダクタンス回路にすることができる。上記インピーダ
ンス調整部品として0Ω抵抗器を用いると、信号損失が
少なく,しかも2種類の周波数に対応できる高周波回路
用バイアス回路を1つの回路で構成することができる。
また、上記インピーダンス調整部品としてインダクタン
ス回路を用いると、高周波回路用バイアス回路が小型に
できるという利点がある。さらに、上記インピーダンス
調整部品として所定抵抗値の抵抗器を用いると、信号損
失は増加するが、バイアス設定回路を小型化できるとい
う利点がある。
Here, the impedance adjusting parts 5, 9 and 10 can be an inductance circuit composed of a 0Ω resistor, a resistor having a predetermined resistance value or a microstrip line having a high impedance. When a 0Ω resistor is used as the impedance adjusting component, a single high-frequency circuit bias circuit that can reduce signal loss and can handle two types of frequencies can be configured.
Further, when an inductance circuit is used as the impedance adjusting component, there is an advantage that the bias circuit for a high-frequency circuit can be reduced in size. Further, when a resistor having a predetermined resistance value is used as the impedance adjustment component, signal loss increases, but there is an advantage that the bias setting circuit can be downsized.

【0018】図2は本発明による高周波回路用バイアス
回路の実施の形態の別の一つを示す上面図である。
FIG. 2 is a top view showing another embodiment of the high-frequency circuit bias circuit according to the present invention.

【0019】図2の実施の形態は、図1の高周波回路用
バイアス回路を高周波増幅器用のトランジスタ7の信号
入力側と信号出力側の両方に用いた例である。トランジ
スタ7にはGaAsFETを用いている。信号ライン2
aがトランジスタ7のゲート端子に接続された入力側,
信号ライン2bがドレイン端子に接続された出力側であ
る。図1のインピーダンス調整部品5,9および10に
それぞれ対応するのは、入力側が電極と導体パターンと
を含む抵抗値がほぼ0Ωの0Ω抵抗器a11,c13お
よびd14であり、出力側が同様の0Ω抵抗器b12,
e15およびf16である。バイアスライン1aおよび
1b,コンデンサ3,GND4および調整用パターン6
も、入力側および出力側とも図1と同じである。電源8
はゲート端子用の電源8a,ドレイン端子用の電源8b
と分離している。
The embodiment of FIG. 2 is an example in which the high-frequency circuit bias circuit of FIG. 1 is used on both the signal input side and the signal output side of the high-frequency amplifier transistor 7. A GaAs FET is used for the transistor 7. Signal line 2
a is the input side connected to the gate terminal of transistor 7,
The signal line 2b is the output side connected to the drain terminal. The input terminals correspond to the 0Ω resistors a11, c13, and d14 each having a resistance value of approximately 0Ω including electrodes and conductor patterns, and the output terminals correspond to the same 0Ω resistors, respectively. Vessel b12,
e15 and f16. Bias lines 1a and 1b, capacitor 3, GND 4 and adjustment pattern 6
Also, the input side and the output side are the same as those in FIG. Power supply 8
Is a power supply 8a for the gate terminal and a power supply 8b for the drain terminal
And separated.

【0020】図2の高周波増幅器(高周波回路)では、
信号入力側の信号ライン2aにはゲート端子側のインピ
ーダンス調整用にセラミックコンデンサ等を用いる調整
用コンデンサa17およびc19を接続し、信号出力側
の信号ライン2bにはドレイン端子側のインピーダンス
調整用に上記と同様の調整用コンデンサb18およびd
20を接続している。調整用コンデンサa17、b1
8,c19およびd20の他端は、基板の裏面に接続さ
れているGND4a,4c,4bdおよび4dにそれぞ
れ接続されて接地されている。
In the high-frequency amplifier (high-frequency circuit) shown in FIG.
To the signal line 2a on the signal input side, adjustment capacitors a17 and c19 using a ceramic capacitor or the like for impedance adjustment on the gate terminal side are connected, and the signal line 2b on the signal output side is used for adjusting the impedance on the drain terminal side. Adjustment capacitors b18 and d similar to
20 are connected. Adjustment capacitors a17, b1
The other ends of 8, c19 and d20 are connected to GNDs 4a, 4c, 4bd and 4d, respectively, which are connected to the back surface of the substrate, and are grounded.

【0021】ここで、図2の増幅器を2.3GHz帯と
1.5GHz帯の両方で動作させる場合を考える。ゲー
ト端子側では0Ω抵抗器a11,ドレイン端子側では0
Ω抵抗器b12をそれぞれ介してバイアスライン1aの
分岐部からコンデンサ3を通ってGND4までの電気長
が、2.3GHzでほぼλ/4になるようにしている。
また、ゲート端子側では0Ω抵抗器c13およびd1
4,ドレイン端子側では0Ω抵抗器e15およびf16
をそれぞれを介して信号ライン2aおよび2bからの分
岐部からコンデンサ3をそれぞれ通ってGND4までの
電気長が、1.5GHzでほぼλ/4になるようにして
いる。さらに、調整用コンデンサa17およびb18
は、2.3GHzでゲート端子およびドレイン端子のイ
ンピーダンスマッチングがそれぞれとれる位置に接続
し、調整用コンデンサc19およびd20は、1.5G
Hzでゲート端子およびドレイン端子のインピーダンス
マッチングがそれぞれとれる位置に接続している。
Here, consider the case where the amplifier of FIG. 2 is operated in both the 2.3 GHz band and the 1.5 GHz band. 0 Ω resistor a11 on the gate terminal side, 0 on the drain terminal side
The electrical length from the branch of the bias line 1a to the GND 4 through the capacitor 3 via the Ω resistor b12 is approximately λ / 4 at 2.3 GHz.
On the gate terminal side, 0Ω resistors c13 and d1
4, 0Ω resistors e15 and f16 on the drain terminal side
The electrical length from the branch from the signal lines 2a and 2b to the GND 4 through the capacitor 3 is approximately λ / 4 at 1.5 GHz. Further, adjustment capacitors a17 and b18
Is connected to a position where the impedance matching of the gate terminal and the drain terminal can be obtained at 2.3 GHz, and the adjusting capacitors c19 and d20 are connected to 1.5 GHz.
It is connected to a position where impedance matching of the gate terminal and the drain terminal can be obtained at Hz.

【0022】上述のように設計した場合、この増幅器を
2.3GHz帯で動作させる場合には、0Ω抵抗器a1
1およびb12と調整用コンデンサa17およびb18
を接続し、0Ω抵抗器c13,d14,e15およびf
16と調整用コンデンサc19およびd20をOPEN
にする。また、1.5GHz帯で動作させる場合は、0
Ω抵抗器c13,d14,e15およびf16と調整用
コンデンサc19,d20を接続し、0Ω抵抗器a11
およびb12と調整用コンデンサa17およびb18を
OPENにするだけである。従って、このトランジスタ
(高周波)増幅器は同じマイクロストリップ基板を用い
て2つの周波数に対応できる。しかも、部品の有無だけ
で動作周波数の違いに対応できるので、自動実装するこ
とも容易である。
When the amplifier is designed in the above-described manner and operates in the 2.3 GHz band, the 0 Ω resistor a1
1 and b12 and adjusting capacitors a17 and b18
And 0Ω resistors c13, d14, e15 and f
16 and the adjusting capacitors c19 and d20 are OPEN.
To When operating in the 1.5 GHz band, 0
Ω resistors c13, d14, e15 and f16 and adjustment capacitors c19 and d20 are connected to form a 0Ω resistor a11
And b12 and the adjusting capacitors a17 and b18 are merely opened. Therefore, this transistor (high frequency) amplifier can support two frequencies using the same microstrip substrate. In addition, since the difference in operating frequency can be dealt with only by the presence or absence of components, automatic mounting is easy.

【0023】図3は本発明による高周波回路用バイアス
回路の実施の形態のさらに別の一つを示す上面図であ
る。
FIG. 3 is a top view showing still another embodiment of the high-frequency circuit bias circuit according to the present invention.

【0024】図3の高周波回路用バイアス回路は、図1
のバイアス回路が2信号周波数に対応するのを3信号周
波数にも対応できるようにしたものである。このバイア
ス回路の信号ライン2,コンデンサ3,GND4,イン
ピ−ダンス調整部品a5,b9およびc10,トランジ
スタ7,電源8は図1と同じである。マイクロストリッ
プラインのバイアスライン1c,1dおよび調整パター
ン6は図1の同名の構成要素と同じ形状であるが、この
増幅器(高周波回路)の動作周波数に従って適切な電気
長および形状に選ばれる。
The high-frequency circuit bias circuit shown in FIG.
The bias circuit of the present invention is adapted to cope with two signal frequencies and also to cope with three signal frequencies. The signal line 2, capacitor 3, GND 4, impedance adjusting parts a5, b9 and c10, transistor 7, and power supply 8 of this bias circuit are the same as those in FIG. The microstrip line bias lines 1c and 1d and the adjustment pattern 6 have the same shape as the components of the same name in FIG. 1, but are selected to have an appropriate electrical length and shape according to the operating frequency of this amplifier (high-frequency circuit).

【0025】このバイアス回路では、インピーダンス調
整部品b9およびc10と調整用パターン6との間に上
記と同様のインピーダンス調整部品e22およびf23
をさらに追加接続できる構成となっている。そのため、
インピーダンス調整部品b9とインピーダンス調整部品
e22との間に接続用のパターンであるランド24を,
インピーダンス調整部品c10とインピーダンス調整部
品f23との間に接続用のランド25をそれぞれ設けて
いる。また、ランド24と25との間にはインピーダン
ス調整部品d21が接続可能である。
In this bias circuit, the same impedance adjustment components e22 and f23 as described above are provided between the impedance adjustment components b9 and c10 and the adjustment pattern 6.
Can be additionally connected. for that reason,
A land 24 as a connection pattern is connected between the impedance adjustment component b9 and the impedance adjustment component e22.
Lands 25 for connection are provided between the impedance adjustment component c10 and the impedance adjustment component f23. An impedance adjusting component d21 can be connected between the lands 24 and 25.

【0026】上記構成においてバイアスライン1cの長
さがバイアスライン1aの長さと同じであると仮定する
と、インピーダンス調整部品a5の一端をバイアスライ
ン1cの先端部に,インピーダンス調整部品a5の他端
をバイアスライン1dの他端部にそれぞれ接続し、イン
ピーダンス調整部品b9およびc10の接続をOPEN
にすると、図1における高い周波数で良好なバイアス回
路が機能する。また、インピーダンス調整部品b9の一
端をバイアスライン1dの他端部とランド24との間
に,インピーダンス調整部品c10の一端をバイアスラ
イン1cの先端部とランド25との間に,インピーダン
ス調整部品d21をランド24と25との間に接続し、
インピーダンス調整部品a5,e22およびf23を接
続OPENとすると、図1における低い周波数で良好な
バイアス回路が機能する。さらに、インピーダンス調整
部品b9およびc10に加えてインピーダンス調整部品
e22およびf23をランド24と調整用パターン6と
の間およびランド25と調整用パターン6との間に接続
し、インピーダンス調整部品a5およびd21を接続O
PENにすると、上記低い周波数よりさらに低い周波数
に対応できる。
Assuming that the length of the bias line 1c is equal to the length of the bias line 1a in the above configuration, one end of the impedance adjustment component a5 is connected to the tip of the bias line 1c, and the other end of the impedance adjustment component a5 is connected to the bias. The other ends of the line 1d are connected to each other, and the connection of the impedance adjusting parts b9 and c10 is OPEN.
Then, a good bias circuit functions at a high frequency in FIG. Also, one end of the impedance adjustment component b9 is connected between the other end of the bias line 1d and the land 24, one end of the impedance adjustment component c10 is connected between the tip of the bias line 1c and the land 25, and the impedance adjustment component d21 is connected. Connected between lands 24 and 25,
When the impedance adjusting parts a5, e22 and f23 are connected to OPEN, a good bias circuit functions at a low frequency in FIG. Furthermore, in addition to the impedance adjusting parts b9 and c10, impedance adjusting parts e22 and f23 are connected between the land 24 and the adjusting pattern 6 and between the land 25 and the adjusting pattern 6, and the impedance adjusting parts a5 and d21 are connected. Connection O
By using PEN, it is possible to cope with a lower frequency than the above low frequency.

【0027】つまり、図3の高周波回路用バイアス回路
は、高中低の3つの周波数に対応できる。インピーダン
ス調整部品の接続段を4段,5段と増やせば、対応でき
る周波数も4つ,5つとさらに多くすることができる。
That is, the high frequency circuit bias circuit of FIG. 3 can handle three frequencies of high, medium and low. If the number of connection stages of the impedance adjustment component is increased to four or five, the corresponding frequency can be further increased to four or five.

【0028】図4は本発明による高周波整合回路の実施
の形態の一つを示す上面図である。この高周波整合回路
は、マイクロストリップ回路又はストリップ回路を用
い、単位増幅器の増幅素子であるトランジスタ7と同様
のトランジスタ26との段間の整合回路をなすものであ
る。この整合回路は第1段の増幅素子用のトランジスタ
7と第2段の増幅素子用のトランジスタ26とをつなぐ
信号ラインの長さを調整する形式である。
FIG. 4 is a top view showing one embodiment of the high-frequency matching circuit according to the present invention. This high-frequency matching circuit uses a microstrip circuit or a strip circuit, and forms a matching circuit between the transistor 26 which is the amplifying element of the unit amplifier and the transistor 26. This matching circuit is of a type that adjusts the length of a signal line connecting the transistor 7 for the first-stage amplifier and the transistor 26 for the second-stage amplifier.

【0029】マイクロストリップラインである信号ライ
ン2cの一端はトランジスタ7のドレイン端子に接続さ
れ、信号ライン2dの一端はトランジスタ26のゲート
端子に接続され、両者は分離している。また、信号ライ
ン2cおよび2dと分離して上述したマイクロストリッ
プラインの調整用パターン6aが構成されている。調整
用パターン6aの両端は、インピーダンス調整部品b9
およびc10をそれぞれ介して信号ライン2cの他端お
よび信号ライン2dの他端に接続できる。
One end of the signal line 2c, which is a microstrip line, is connected to the drain terminal of the transistor 7, and one end of the signal line 2d is connected to the gate terminal of the transistor 26, and the two are separated. Further, the above-described microstrip line adjustment pattern 6a is formed separately from the signal lines 2c and 2d. Both ends of the adjustment pattern 6a are connected to the impedance adjustment component b9.
And c10 can be connected to the other end of the signal line 2c and the other end of the signal line 2d, respectively.

【0030】また、インピーダンス調整部品a5も信号
ライン2cの他端および信号ライン2dの他端に接続で
きる。インピーダンス調整部品b9およびc10を接続
し、インピーダンス調整部品a5の接続を無くすると、
トランジスタ7と26との段間距離は長い方になる。一
方、インピーダンス調整部品a5の両端を信号ライン2
cの他端および信号ライン2dの他端にそれぞれ接続す
ると、トランジスタ7と26との段間距離は短い方にな
る。従って、この高周波整合回路は、インピーダンス調
整部品a5,b9およびc10の接続選択によって、2
つの周波数でトランジスタ7と26間の整合ができるこ
とになる。
The impedance adjusting component a5 can be connected to the other end of the signal line 2c and the other end of the signal line 2d. When the impedance adjusting parts b9 and c10 are connected and the connection of the impedance adjusting part a5 is eliminated,
The interstage distance between transistors 7 and 26 is longer. On the other hand, both ends of the impedance adjustment component a5 are connected to the signal line 2
When connected to the other end of the signal line c and the other end of the signal line 2d, respectively, the interstage distance between the transistors 7 and 26 becomes shorter. Therefore, this high-frequency matching circuit can be selected by connecting the impedance adjusting parts a5, b9, and c10.
At one frequency, matching between transistors 7 and 26 will be possible.

【0031】[0031]

【発明の効果】以上説明したように本発明による高周波
回路用バイアス回路および高周波整合回路は、高周波回
路の調整用パターンをバイアスライン又は信号ラインか
ら完全に切り離す事により、上記調整用パターンの部分
が浮遊容量を呈してしまうこと(スタブ効果)を避ける
ことができるので、より信号損失が少なく,しかも複数
の周波数に対応できるという効果がある。
As described above, the bias circuit and the high-frequency matching circuit for the high-frequency circuit according to the present invention completely separate the adjustment pattern of the high-frequency circuit from the bias line or the signal line so that the portion of the adjustment pattern can be obtained. Since stray capacitance can be prevented from being exhibited (stub effect), there is an effect that signal loss is further reduced and a plurality of frequencies can be handled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による高周波回路用バイアス回路の実施
の形態の一つを示す上面図である。
FIG. 1 is a top view showing one embodiment of a high-frequency circuit bias circuit according to the present invention.

【図2】本発明による高周波回路用バイアス回路の実施
の形態の別の一つを示す上面図である。
FIG. 2 is a top view showing another embodiment of the high-frequency circuit bias circuit according to the present invention;

【図3】本発明による高周波回路用バイアス回路の実施
の形態のさらに別の一つを示す上面図である。
FIG. 3 is a top view showing still another embodiment of the high frequency circuit bias circuit according to the present invention;

【図4】本発明による高周波整合回路の実施の形態の一
つを示す上面図である。
FIG. 4 is a top view showing one embodiment of the high-frequency matching circuit according to the present invention.

【図5】従来の高周波増幅器用バイアス回路を示す上面
図である。
FIG. 5 is a top view showing a conventional bias circuit for a high-frequency amplifier.

【符号の説明】[Explanation of symbols]

1,1a〜1d バイアスライン 2,2a〜2d 信号ライン 3 コンデンサ 4,4a〜4d GND(接地電位点) 5a,9,10,21〜23 インピーダンス調整部
品 6,6a 調整用パターン 7,26 トランジスタ 8,8a,8b 電源 11〜16 0Ω抵抗器 17〜20 調整用コンデンサ 24,25 ランド
1, 1a-1d Bias line 2, 2a-2d Signal line 3 Capacitor 4, 4a-4d GND (ground potential point) 5a, 9, 10, 21-23 Impedance adjustment component 6, 6a Adjustment pattern 7, 26 Transistor 8 , 8a, 8b Power supply 11-160Ω resistor 17-20 Adjustment capacitor 24, 25 Land

フロントページの続き (56)参考文献 特開 平9−64601(JP,A) 特開 平8−186402(JP,A) 特開 平6−237102(JP,A) 特開 平5−335802(JP,A) 特公 平7−101801(JP,B2) 特公 平1−19761(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H01P 1/00 H01P 1/24 H03F 3/60 Continuation of the front page (56) References JP-A-9-64601 (JP, A) JP-A-8-186402 (JP, A) JP-A-6-237102 (JP, A) JP-A-5-335802 (JP) , A) JP 7-101801 (JP, B2) JP 1-19761 (JP, B2) (58) Fields investigated (Int. Cl. 7 , DB name) H01P 1/00 H01P 1/24 H03F 3/60

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 マイクロストリップ線路を信号線路に用
いる高周波回路にバイアス供給回路からバイアス電圧あ
るいはバイアス電流を与える高周波回路用バイアス回路
において、 前記信号線路から分岐する第一のバイアス線路と、一端
が前記バイアス供給回路に接続され,所定位置でコンデ
ンサにより高周波数的に接地される第二のバイアス線路
と、マイクロストリップ線路を用いる第三のバイアス線
路と前記第一のバイアス線路の先端部と前記第二のバ
イアス線路の他端部とを直接接続する第一のインピーダ
ンス調整部品と、前記第一のインピーダンス調整部品が
接続されない場合には、一端が前記第一のバイアス線路
の先端部と直接接続され,他端が前記第三のバイアス線
路の一端に直接接続される第二のインピーダンス調整部
品と、前記第一のインピーダンス調整部品が接続されな
い場合には、一端が前記第二のバイアス線路の他端部に
直接接続され,他端が前記第三のバイアス線路の他端に
直接接続される第三のインピーダンス調整部品とを備え
ることを特徴とする高周波回路用バイアス回路。
1. A high-frequency circuit bias circuit for applying a bias voltage or a bias current from a bias supply circuit to a high-frequency circuit using a microstrip line as a signal line, comprising: a first bias line branched from the signal line; A second bias line connected to a bias supply circuit and grounded at a predetermined position at a high frequency by a capacitor, and a third bias line using a microstrip line
Path , the tip of the first bias line and the second bus.
First impedance directly connected to the other end of the ias line
When the impedance adjustment component is not connected to the first impedance adjustment component, one end is directly connected to the tip of the first bias line, and the other end is directly connected to one end of the third bias line. When the second impedance adjustment component is not connected to the first impedance adjustment component, one end is connected to the other end of the second bias line.
Directly connected , the other end is connected to the other end of the third bias line
A bias circuit for a high-frequency circuit, comprising: a third impedance adjustment component directly connected .
【請求項2】 前記信号線路と前記第一のバイアス線路
との分岐点と前記コンデンサの接地点との間の電気長
が、前記第三のバイアス線路の接続の有無に拘わらず,
前記高周波回路の信号周波数に対してほぼ1/4波長に
設定されていることを特徴とする請求項1記載の高周波
回路用バイアス回路。
2. An electric length between a branch point between the signal line and the first bias line and a ground point of the capacitor , regardless of whether the third bias line is connected or not.
2. The high-frequency circuit bias circuit according to claim 1, wherein the signal frequency of the high-frequency circuit is set to approximately one quarter wavelength.
【請求項3】 前記高周波回路がトランジスタ増幅器で
あることを特徴とする請求項2記載の高周波回路用バイ
アス回路。
3. The bias circuit for a high-frequency circuit according to claim 2, wherein said high-frequency circuit is a transistor amplifier.
【請求項4】 前記第一のインピーダンス調整部品が前
記第一及び第二のバイアス線路に接続されていない場合
に、第四のインピーダンス調整部品が、一端を第一のラ
ンドを介して前記第二のインピーダンス調整部品に接続
されると共に他端を第二のランドを介して前記第三のイ
ンピーダンス調整部品に接続され、 前記第一のインピーダンス調整部品及び前記第四のイン
ピーダンス調整部品が接続されない場合に、第五のイン
ピーダンス調整部品が前記第一のランドと前記第三のバ
イアス線路の一端との間に接続されており、第六のイン
ピーダンス調整部品が、前記第二のランドと前記第三の
バイアス線路の他端との間に接続されて いる ことを特徴
とする請求項1記載の高周波回路用バイアス回路。
4. The method according to claim 1, wherein the first impedance adjusting component is provided at a front end.
When not connected to the first and second bias lines
In addition, a fourth impedance adjusting component has one end connected to the first line.
Connected to the second impedance adjustment component via
And the other end through the second land.
Connected to the first impedance adjustment component and the fourth impedance adjustment component.
If the impedance adjustment component is not connected,
The impedance adjustment component is connected to the first land and the third bar.
It is connected between one end of the ias line and the sixth
The impedance adjustment component is configured such that the second land and the third land
2. The high frequency circuit bias circuit according to claim 1, wherein the bias circuit is connected between the other end of the bias line .
【請求項5】 前記第一ないし第六のインピーダンス調
整部品が、それぞれ0Ω抵抗器又はインダクタンス回路
であることを特徴とする請求項1又は2又は3又は4
載の高周波回路用バイアス回路。
5. The first to sixth impedance adjustments.
Integer part article, according to claim 1 or 2 or 3 or 4 high frequency circuit for a bias circuit, wherein the respective a 0Ω resistor or inductance circuit.
【請求項6】 マイクロストリップ線路を信号線路に用
いる高周波回路にバイアス供給回路からバイアス電圧あ
るいはバイアス電流を与える高周波回路用バイアス回路
において、 前記信号線路から分岐する第一のバイアス線路と、一端
が前記バイアス供給回路に接続され,所定位置でコンデ
ンサにより高周波数的に接地される第二のバイアス線路
と、前記第一および第二のバイアス線路から分離してい
る第三のバイアス線路と、前記第三のバイアス線路の両
端を前記第一のバイアス線路の先端部および前記第二の
バイアス線路の他端にそれぞれ直接接続して前記第一の
バイアス線路の分岐部から前記コンデンサの接地点まで
の電気長を前記高周波回路の信号周波数に対してほぼ1
/4波長にする第一および第二のインピーダンス調整部
品とを備えることを特徴とする高周波回路用バイアス回
路。
6. A high-frequency circuit bias circuit for applying a bias voltage or a bias current from a bias supply circuit to a high-frequency circuit using a microstrip line as a signal line, wherein the first bias line branched from the signal line and one end are provided. A second bias line connected to a bias supply circuit and grounded at a predetermined position by a capacitor at a high frequency; a third bias line separated from the first and second bias lines; Of the first bias line and the other end of the second bias line, respectively, to electrically connect the two ends of the bias line to the ground point of the capacitor from the branch of the first bias line. With respect to the signal frequency of the high-frequency circuit
And a first and a second impedance adjusting component for adjusting the wavelength to / 4 wavelength.
【請求項7】 前記第一および第二のインピーダンス調
整部品を前記第一および第二のバイアス線路から分離
し、代わりに前記第一のバイアス線路の先端部および前
記第二のバイアス線路の他端にそれぞれ直接接続して前
記第一のバイアス線路の分岐部から前記コンデンサの接
地点までの電気長を前記高周波回路の信号周波数に対し
てほぼ1/4波長にする第三のインピーダンス調整部品
を備えることを特徴とする請求項記載の高周波回路用
バイアス回路。
7. The first and second impedance adjusting components are separated from the first and second bias lines, and a leading end of the first bias line and another end of the second bias line are used instead. And a third impedance adjusting component which is connected directly to the first bias line to make the electrical length from the branch portion of the first bias line to the ground point of the capacitor approximately 1/4 wavelength with respect to the signal frequency of the high frequency circuit. 7. The bias circuit for a high-frequency circuit according to claim 6, wherein:
【請求項8】 前記インピーダンス調整用部品が、0Ω
抵抗器又はインダクタンス回路であることを特徴とする
請求項6又は7記載の高周波回路用バイアス回路。
8. The apparatus according to claim 1, wherein said impedance adjusting component is 0Ω.
The bias circuit for a high-frequency circuit according to claim 6, wherein the bias circuit is a resistor or an inductance circuit.
【請求項9】 マイクロストリップ線路を信号線路に用
いる高周波整合回路において、第一の信号線路と、前記
第一の信号線路から分離している第二の信号線路と、前
記第一および第二の信号線路から分離している第三の信
号線路と、前記第一の信号線路の一端部と前記第二の信
号線路の一端部とを直接接続する第一のインピーダンス
調整部品と、前記第一のインピーダンス調整部品が接続
されない場合には、一端が前記第一の信号線路の一端部
と前記第三の信号線路の一端との間に直接接続される第
二のインピーダンス調整部品と、前記第一のインピーダ
ンス調整部品が接続されない場合には、一端が前記第二
の信号線路の一端部と前記第三の信号線路の他端との間
直接接続される第三のインピーダンス調整部品とを備
えることを特徴とする高周波整合回路。
9. A high-frequency matching circuit using a microstrip line as a signal line, comprising: a first signal line; a second signal line separated from the first signal line; A third signal line separated from the signal line, a first impedance adjustment component for directly connecting one end of the first signal line and one end of the second signal line, and When the impedance adjustment component is not connected , a second impedance adjustment component having one end directly connected between one end of the first signal line and one end of the third signal line, When the impedance adjustment component is not connected , a third impedance adjustment component having one end directly connected between one end of the second signal line and the other end of the third signal line is provided. Features High frequency matching circuit.
【請求項10】 前記第一の信号線路の他端部が高周波
数信号を増幅する第一のトランジスタのコレクタ端子又
はドレイン端子に接続され、前記第二の信号線路の他端
部が高周波数信号を増幅する第二のトランジスタのベー
ス端子又はゲート端子に接続されていることを特徴とす
る請求項記載の高周波整合回路。
10. A collector terminal of the first transistor and the other end portion of said first signal line to amplify the high-frequency signal or is connected to the drain terminal, the other end portion of the second signal line is high-frequency signal The high-frequency matching circuit according to claim 9 , wherein the high-frequency matching circuit is connected to a base terminal or a gate terminal of a second transistor for amplifying the signal.
【請求項11】 前記第一ないし第三のインピーダンス
調整用部品が、0Ω抵抗器又はインダクタンス回路であ
ることを特徴とする請求項9又は10記載の高周波整合
回路。
11. The high-frequency matching circuit according to claim 9, wherein said first to third impedance adjusting components are 0Ω resistors or inductance circuits.
JP10040302A 1998-02-23 1998-02-23 High frequency circuit bias circuit and high frequency matching circuit Expired - Fee Related JP3130857B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10040302A JP3130857B2 (en) 1998-02-23 1998-02-23 High frequency circuit bias circuit and high frequency matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10040302A JP3130857B2 (en) 1998-02-23 1998-02-23 High frequency circuit bias circuit and high frequency matching circuit

Publications (2)

Publication Number Publication Date
JPH11239001A JPH11239001A (en) 1999-08-31
JP3130857B2 true JP3130857B2 (en) 2001-01-31

Family

ID=12576832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10040302A Expired - Fee Related JP3130857B2 (en) 1998-02-23 1998-02-23 High frequency circuit bias circuit and high frequency matching circuit

Country Status (1)

Country Link
JP (1) JP3130857B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6337473B2 (en) * 2014-01-15 2018-06-06 富士通株式会社 Integrated circuit and transmitter / receiver

Also Published As

Publication number Publication date
JPH11239001A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
US7378912B2 (en) Cascode connection circuit
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
JP2513146B2 (en) High efficiency amplifier circuit
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
JP2643662B2 (en) High power field effect transistor amplifier
JP3504472B2 (en) Semiconductor device
JP3559532B2 (en) Power amplifier
CN1316672C (en) High-frequency circuit
JP3130857B2 (en) High frequency circuit bias circuit and high frequency matching circuit
JP5063779B2 (en) Low distortion amplifier and Doherty amplifier using low distortion amplifier
US6768153B2 (en) Semiconductor device
EP0407778B1 (en) Hybrid amplifier
JPH03250807A (en) Power synthesis type multi-stage amplifier
JPH03218102A (en) Interdigital filter
JP3064939B2 (en) High frequency amplifier
JPH04287507A (en) Field effect transistor amplifier
JPH06276038A (en) High frequency low noise amplifier
JP3120762B2 (en) amplifier
JPH0366205A (en) Matching circuit for high frequency transistor
CN115940844A (en) high frequency circuit
JPH07154159A (en) High frequency amplifier integrated circuit and its drain bias circuit
JPH0366203A (en) Matching circuit for high frequency transistor
JPH01253306A (en) Microwave power amplifier
JPH0366209A (en) Matching circuit for high frequency transistor
JPH07336166A (en) High frequency amplifier

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001024

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees