JP3129398B2 - ８点×８点２次元逆離散コサイン変換回路およびそれを実現するマイクロプロセッサ - Google Patents
８点×８点２次元逆離散コサイン変換回路およびそれを実現するマイクロプロセッサInfo
- Publication number
- JP3129398B2 JP3129398B2 JP109097A JP109097A JP3129398B2 JP 3129398 B2 JP3129398 B2 JP 3129398B2 JP 109097 A JP109097 A JP 109097A JP 109097 A JP109097 A JP 109097A JP 3129398 B2 JP3129398 B2 JP 3129398B2
- Authority
- JP
- Japan
- Prior art keywords
- point
- bit
- discrete cosine
- cosine transform
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000006467 substitution reaction Methods 0.000 claims 3
- 238000004364 calculation method Methods 0.000 description 17
- 238000007796 conventional method Methods 0.000 description 10
- 238000007792 addition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は画像信号処理等で用
いられる２次元逆離散コサイン変換（ＩＤＣＴ）を１６
ビット整数演算を用いて４並列に実現する回路に関す
る。
いられる２次元逆離散コサイン変換（ＩＤＣＴ）を１６
ビット整数演算を用いて４並列に実現する回路に関す
る。
【０００２】
【従来の技術】近年、マイクロプロセッサにおいて、画
像処理を高速化するために分割ＡＬＵ方式の演算命令が
採用されてきている。ここで、分割ＡＬＵ方式の演算命
令とは、例えば、６４ビットのＡＬＵを４つの１６ビッ
ト演算器として利用する命令のことである。分割ＡＬＵ
方式を採用することにより、データが並列性を持つ信号
処理や画像処理の場合、容易に処理を高速化できる。
像処理を高速化するために分割ＡＬＵ方式の演算命令が
採用されてきている。ここで、分割ＡＬＵ方式の演算命
令とは、例えば、６４ビットのＡＬＵを４つの１６ビッ
ト演算器として利用する命令のことである。分割ＡＬＵ
方式を採用することにより、データが並列性を持つ信号
処理や画像処理の場合、容易に処理を高速化できる。
【０００３】しかしながら、２次元逆離散コサイン変換
を４並列に実現する場合には、１６ビット整数演算によ
る演算誤差が大きくなる。それにより、その演算誤差
は、“IEEE Standerd Specifications for the Impleme
ntations of 8x8 Inverse Discreate Cosine Transfor
m”, Std 1180-1190, December 6, 1990 で定められた
誤差基準を満たすことが出来ない。
を４並列に実現する場合には、１６ビット整数演算によ
る演算誤差が大きくなる。それにより、その演算誤差
は、“IEEE Standerd Specifications for the Impleme
ntations of 8x8 Inverse Discreate Cosine Transfor
m”, Std 1180-1190, December 6, 1990 で定められた
誤差基準を満たすことが出来ない。
【０００４】演算誤差を小さくし、上記誤差基準を満た
す為の方式として、１９９６年電子情報通信学会情報・
システムソサイエティ大会のＤ−２２５に記載されてい
る「１６ビット整数演算によるＩＤＣＴアルゴリズムの
検討」が知られている。この方式を従来方式１と呼ぶこ
とにする。
す為の方式として、１９９６年電子情報通信学会情報・
システムソサイエティ大会のＤ−２２５に記載されてい
る「１６ビット整数演算によるＩＤＣＴアルゴリズムの
検討」が知られている。この方式を従来方式１と呼ぶこ
とにする。
【０００５】図６に従来方式１による２次元逆離散コサ
イン変換の構成を示す。従来方式１では、８点８点２次
元逆離散コサイン変換を、行方向の８点１次元逆離散コ
サイン変換と列方向の８点１次元逆離散コサイン変換と
に分解して実現している。８点１次元逆離散コサイン変
換としては、“A Fast DCT-SQ Scheme for Images ”，
Y.Arai, T.Agui and M.Nakajima, Trans. IEICE, Vol.7
1, No.11, Nov. 1988,pp.1095-1097 で提案された方式
を用いている。
イン変換の構成を示す。従来方式１では、８点８点２次
元逆離散コサイン変換を、行方向の８点１次元逆離散コ
サイン変換と列方向の８点１次元逆離散コサイン変換と
に分解して実現している。８点１次元逆離散コサイン変
換としては、“A Fast DCT-SQ Scheme for Images ”，
Y.Arai, T.Agui and M.Nakajima, Trans. IEICE, Vol.7
1, No.11, Nov. 1988,pp.1095-1097 で提案された方式
を用いている。
【０００６】この従来方式１では、まず、プリスケーリ
ングとして最大ビット検出部６１で最大ビットを検出
し、それに基づいて第１の桁下げ部６２で行毎に適応的
な桁下げを実施した値を入力として平均的な精度劣化を
抑制している。また、行演算部６３では経歴付き和算、
条件付き和算、条件付き積算という３つの特殊命令を用
意する。そして、行演算部６３は、それら３つの特殊命
令を用いて８点１次元逆離散コサイン変換を行うこと
で、１６ビット整数演算による演算誤差を抑制する。第
２の桁下げ部６４では、各行の桁下げ経歴とプリスケー
リング部６０の桁上げ数で、行演算部６３の演算結果に
対して桁下げを行う。列演算部６５では、前述した特殊
命令を用いて８点１次元２次元逆離散コサイン変換を実
現し、各行で桁上げを行って桁下げ経歴を精算し、最終
的な８点×８点２次元逆離散コサイン変換の演算結果を
得ている。
ングとして最大ビット検出部６１で最大ビットを検出
し、それに基づいて第１の桁下げ部６２で行毎に適応的
な桁下げを実施した値を入力として平均的な精度劣化を
抑制している。また、行演算部６３では経歴付き和算、
条件付き和算、条件付き積算という３つの特殊命令を用
意する。そして、行演算部６３は、それら３つの特殊命
令を用いて８点１次元逆離散コサイン変換を行うこと
で、１６ビット整数演算による演算誤差を抑制する。第
２の桁下げ部６４では、各行の桁下げ経歴とプリスケー
リング部６０の桁上げ数で、行演算部６３の演算結果に
対して桁下げを行う。列演算部６５では、前述した特殊
命令を用いて８点１次元２次元逆離散コサイン変換を実
現し、各行で桁上げを行って桁下げ経歴を精算し、最終
的な８点×８点２次元逆離散コサイン変換の演算結果を
得ている。
【０００７】また、他の方式として、１９９０年電子情
報通信学会春季全国大会のＡ−１９２に記載されている
「動画処理用ＶＩＳＰ−ＬＳＩでの逆ＤＣＴ演算」が知
られている。この方式を従来方式２と呼ぶ。従来方式２
では、１６ビット×１６ビットの乗算結果を１６ビット
で表す際に、最下位ビットから数えて１５ビット目に１
を加算してから１６ビット切り出すことと、最終的な演
算結果を整数化する際の丸めとして正負対称丸めを用い
ることで、１６ビット整数演算に伴って発生する演算誤
差を抑制している。
報通信学会春季全国大会のＡ−１９２に記載されている
「動画処理用ＶＩＳＰ−ＬＳＩでの逆ＤＣＴ演算」が知
られている。この方式を従来方式２と呼ぶ。従来方式２
では、１６ビット×１６ビットの乗算結果を１６ビット
で表す際に、最下位ビットから数えて１５ビット目に１
を加算してから１６ビット切り出すことと、最終的な演
算結果を整数化する際の丸めとして正負対称丸めを用い
ることで、１６ビット整数演算に伴って発生する演算誤
差を抑制している。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術１および２には次に述べるような問題があ
る。
た従来技術１および２には次に述べるような問題があ
る。
【０００９】まず、従来方式１では、１６ビット整数演
算で生じる演算誤差を抑制するため、最大ビット検出部
６１での最大ビットの検出、第１および第２の桁下げ部
６２、６４における桁下げ、列演算部６５での桁上げが
必要となり、演算量が増加する。また、経歴付き和算、
条件付き和算、条件付き積算という３つの特殊命令が必
要なため、回路規模も大きくなる。
算で生じる演算誤差を抑制するため、最大ビット検出部
６１での最大ビットの検出、第１および第２の桁下げ部
６２、６４における桁下げ、列演算部６５での桁上げが
必要となり、演算量が増加する。また、経歴付き和算、
条件付き和算、条件付き積算という３つの特殊命令が必
要なため、回路規模も大きくなる。
【００１０】一方、従来方式２では、１６ビット整数演
算で生じる演算誤差を抑制するため、１６ビット乗算の
丸めと整数化の際の正負対称丸めが必要となり、演算量
が増加する。
算で生じる演算誤差を抑制するため、１６ビット乗算の
丸めと整数化の際の正負対称丸めが必要となり、演算量
が増加する。
【００１１】また、これら従来方式１および２を用いて
８点×８点２次元逆離散コサイン変換を高速に行う為に
は、分割ＡＬＵ命令を用いて１６ビット整数演算を並列
に実現する必要がある。
８点×８点２次元逆離散コサイン変換を高速に行う為に
は、分割ＡＬＵ命令を用いて１６ビット整数演算を並列
に実現する必要がある。
【００１２】したがって、本発明の目的は、８点×８点
２次元逆離散コサイン変換を、１６ビット整数演算を４
並列に行うことで高速に実現するときに、演算量の増加
なしに演算誤差を抑えた８点×８点２次元逆離散コサイ
ン変換回路を提供することにある。
２次元逆離散コサイン変換を、１６ビット整数演算を４
並列に行うことで高速に実現するときに、演算量の増加
なしに演算誤差を抑えた８点×８点２次元逆離散コサイ
ン変換回路を提供することにある。
【００１３】
【課題を解決するための手段】上述した課題を解決する
ため、本発明では、通常の加減算等の分割ＡＬＵ命令に
正負対称丸め付き１６ビット４並列積和演算という特殊
命令を１つ追加することによって、上記目的を達成す
る。
ため、本発明では、通常の加減算等の分割ＡＬＵ命令に
正負対称丸め付き１６ビット４並列積和演算という特殊
命令を１つ追加することによって、上記目的を達成す
る。
【００１４】本発明によれば、行方向に８点１次元逆離
散コサイン変換を行い、前記行方向の８点１次元離散コ
サイン変換の結果を入力として列方向に８点１次元逆離
散コサイン変換を行うことで８点×８点２次元逆離散コ
サイン変換を実現する８点×８点２次元逆離散コサイン
変換回路において、ｉ，ｊを０から７までの整数として
ｉを水平方向のアドレス、ｊを垂直方向のアドレスと
し、水平、垂直方向の置換を行い４ビット左シフトした
ＤＣＴ係数がＸjiで表され、ＤＣＴ係数Ｘjiの前半部分
に対して第１の８点１次元逆離散コサイン変換を４並列
に実現して、第１の演算結果を得る第１の行演算部と、
ＤＣＴ係数Ｘjiの後半部分に対して第２の８点１次元逆
離散コサイン変換を４並列に実現して、第２の演算結果
を得る第２の行演算部と、前記第１および第２の演算結
果に対して水平、垂直方向の置換を行い、第１および第
２の置換結果を出力する置換部と、前記第１の置換結果
に対して第３の８点１次元逆離散コサイン変換を４並列
に実現し、整数化を行って第３の演算結果を得る第１の
列演算部と、前記第２の置換結果に対して第４の８点１
次元逆離散コサイン変換を４並列に実現し、整数化を行
って第４の演算結果を得る第２の列演算部と、を有し、
前記第３および第４の演算結果を８点×８点逆離散コサ
イン変換の演算結果として出力することを特徴とする８
点×８点２次元逆離散コサイン変換回路が得られる。
散コサイン変換を行い、前記行方向の８点１次元離散コ
サイン変換の結果を入力として列方向に８点１次元逆離
散コサイン変換を行うことで８点×８点２次元逆離散コ
サイン変換を実現する８点×８点２次元逆離散コサイン
変換回路において、ｉ，ｊを０から７までの整数として
ｉを水平方向のアドレス、ｊを垂直方向のアドレスと
し、水平、垂直方向の置換を行い４ビット左シフトした
ＤＣＴ係数がＸjiで表され、ＤＣＴ係数Ｘjiの前半部分
に対して第１の８点１次元逆離散コサイン変換を４並列
に実現して、第１の演算結果を得る第１の行演算部と、
ＤＣＴ係数Ｘjiの後半部分に対して第２の８点１次元逆
離散コサイン変換を４並列に実現して、第２の演算結果
を得る第２の行演算部と、前記第１および第２の演算結
果に対して水平、垂直方向の置換を行い、第１および第
２の置換結果を出力する置換部と、前記第１の置換結果
に対して第３の８点１次元逆離散コサイン変換を４並列
に実現し、整数化を行って第３の演算結果を得る第１の
列演算部と、前記第２の置換結果に対して第４の８点１
次元逆離散コサイン変換を４並列に実現し、整数化を行
って第４の演算結果を得る第２の列演算部と、を有し、
前記第３および第４の演算結果を８点×８点逆離散コサ
イン変換の演算結果として出力することを特徴とする８
点×８点２次元逆離散コサイン変換回路が得られる。
【００１５】また、本発明によれば、１６ビット４並列
加減算命令と正負対称丸め付き１６ビット４並列積和演
算命令とを実行するための構成を備えている、８点×８
点２次元逆離散コサイン変換回路を実現するマイクロプ
ロセッサが得られる。１６ビット４並列加減算命令は、
１６ビットデータの加減算を４並列に行う命令である。
正負対称丸め付き１６ビット４並列積和演算命令は、１
６ビット×１６ビットの乗算結果が正のときは０ｘ４０
００（１６進数）を加算し、負のときは０ｘ３ｆｆｆ
（１６進数）を加算してから符号ビット１ビットを含む
上位１６ビットを切り出し、その切り出した１６ビット
データに１６ビットデータを加算する正負対称丸め付き
積和演算を４並列に行う命令である。
加減算命令と正負対称丸め付き１６ビット４並列積和演
算命令とを実行するための構成を備えている、８点×８
点２次元逆離散コサイン変換回路を実現するマイクロプ
ロセッサが得られる。１６ビット４並列加減算命令は、
１６ビットデータの加減算を４並列に行う命令である。
正負対称丸め付き１６ビット４並列積和演算命令は、１
６ビット×１６ビットの乗算結果が正のときは０ｘ４０
００（１６進数）を加算し、負のときは０ｘ３ｆｆｆ
（１６進数）を加算してから符号ビット１ビットを含む
上位１６ビットを切り出し、その切り出した１６ビット
データに１６ビットデータを加算する正負対称丸め付き
積和演算を４並列に行う命令である。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。尚、以下の説明にお
いては次のことを仮定する。ｉ，ｊを０から７までの整
数として、ｉを水平方向のアドレス、ｊを垂直方向のア
ドレスとする。また、水平、垂直方向の置換を行い、４
ビット左シフトしてＤＣＴ係数をＸjiで表す。乗算係数
Ｃｎ＝ｃｏｓ（ｎ×π／１６）（ｎ＝１，２，３，４，
５，６，７）は全て２15倍しておく。
て図面を参照して詳細に説明する。尚、以下の説明にお
いては次のことを仮定する。ｉ，ｊを０から７までの整
数として、ｉを水平方向のアドレス、ｊを垂直方向のア
ドレスとする。また、水平、垂直方向の置換を行い、４
ビット左シフトしてＤＣＴ係数をＸjiで表す。乗算係数
Ｃｎ＝ｃｏｓ（ｎ×π／１６）（ｎ＝１，２，３，４，
５，６，７）は全て２15倍しておく。
【００１７】図１に本発明の一実施の形態による８点×
８点２次元逆離散コサイン変換回路の構成を示す。図示
の８点×８点２次元逆離散コサイン変換回路は、第１の
行演算部１と、第２の行演算部２と、第１の列演算部３
と、第２の列演算部４と、置換部５とを有する。第１の
行演算部１、第２の行演算部２、第１の列演算部３、お
よび第２の列演算部４は同一の構成をしている。ここで
は、第１の行演算部１、第２の行演算部２、第１の列演
算部３、および第２の列演算部４をそれぞれ第１乃至第
４の演算部とも呼ぶことにする。
８点２次元逆離散コサイン変換回路の構成を示す。図示
の８点×８点２次元逆離散コサイン変換回路は、第１の
行演算部１と、第２の行演算部２と、第１の列演算部３
と、第２の列演算部４と、置換部５とを有する。第１の
行演算部１、第２の行演算部２、第１の列演算部３、お
よび第２の列演算部４は同一の構成をしている。ここで
は、第１の行演算部１、第２の行演算部２、第１の列演
算部３、および第２の列演算部４をそれぞれ第１乃至第
４の演算部とも呼ぶことにする。
【００１８】すなわち、第１の行演算部（第１の演算
部）１は第１のレジスタファイル１１と、第１の正負対
称丸め付き１６ビット並列積和演算器１２と、第１の１
６ビット４並列加減算器１３と、第１の乗算係数保持部
１４とを有する。同様に、第２の行演算部（第２の演算
部）２は第２のレジスタファイル２１と、第２の正負対
称丸め付き１６ビット並列積和演算器２２と、第２の１
６ビット４並列加減算器２３と、第２の乗算係数保持部
２４とを有する。第１の列演算部（第３の演算部）３は
第３のレジスタファイル３１と、第３の正負対称丸め付
き１６ビット並列積和演算器３２と、第３の１６ビット
４並列加減算器３３と、第３の乗算係数保持部３４とを
有する。第２の列演算部（第３の演算部）４は第４のレ
ジスタファイル４１と、第４の正負対称丸め付き１６ビ
ット並列積和演算器４２と、第４の１６ビット４並列加
減算器４３と、第４の乗算係数保持部４４とを有する。
部）１は第１のレジスタファイル１１と、第１の正負対
称丸め付き１６ビット並列積和演算器１２と、第１の１
６ビット４並列加減算器１３と、第１の乗算係数保持部
１４とを有する。同様に、第２の行演算部（第２の演算
部）２は第２のレジスタファイル２１と、第２の正負対
称丸め付き１６ビット並列積和演算器２２と、第２の１
６ビット４並列加減算器２３と、第２の乗算係数保持部
２４とを有する。第１の列演算部（第３の演算部）３は
第３のレジスタファイル３１と、第３の正負対称丸め付
き１６ビット並列積和演算器３２と、第３の１６ビット
４並列加減算器３３と、第３の乗算係数保持部３４とを
有する。第２の列演算部（第３の演算部）４は第４のレ
ジスタファイル４１と、第４の正負対称丸め付き１６ビ
ット並列積和演算器４２と、第４の１６ビット４並列加
減算器４３と、第４の乗算係数保持部４４とを有する。
【００１９】第１の行演算部（第１の演算部）１はＤＣ
Ｔ係数Ｘjiを（Ｘ00，Ｘ10，Ｘ20，Ｘ30）、（Ｘ01，Ｘ
11，Ｘ21，Ｘ31）、（Ｘ02，Ｘ12，Ｘ22，Ｘ32）、（Ｘ
03，Ｘ13，Ｘ23，Ｘ33）、（Ｘ04，Ｘ14，Ｘ24，Ｘ3
4）、（Ｘ05，Ｘ15，Ｘ25，Ｘ35）、（Ｘ06，Ｘ16，Ｘ2
6，Ｘ36）、（Ｘ07，Ｘ17，Ｘ27，Ｘ37）で示す４デー
タづつ第１のレジスタファイル１１に読み込み、第１の
レジスタファイル１１のデータを第１の入力データとし
て第１の８点１次元逆離散コサイン変換を行う。この第
１の８点１次元逆離散コサイン変換は、第１の正負対称
丸め付き１６ビット並列積和演算器１２と第１の１６ビ
ット４並列加減算器１３とを用いて４並列に実現する。
第１の８点１次元逆離散コサイン変換の結果は第１のレ
ジスタファイル１１に書き込む。
Ｔ係数Ｘjiを（Ｘ00，Ｘ10，Ｘ20，Ｘ30）、（Ｘ01，Ｘ
11，Ｘ21，Ｘ31）、（Ｘ02，Ｘ12，Ｘ22，Ｘ32）、（Ｘ
03，Ｘ13，Ｘ23，Ｘ33）、（Ｘ04，Ｘ14，Ｘ24，Ｘ3
4）、（Ｘ05，Ｘ15，Ｘ25，Ｘ35）、（Ｘ06，Ｘ16，Ｘ2
6，Ｘ36）、（Ｘ07，Ｘ17，Ｘ27，Ｘ37）で示す４デー
タづつ第１のレジスタファイル１１に読み込み、第１の
レジスタファイル１１のデータを第１の入力データとし
て第１の８点１次元逆離散コサイン変換を行う。この第
１の８点１次元逆離散コサイン変換は、第１の正負対称
丸め付き１６ビット並列積和演算器１２と第１の１６ビ
ット４並列加減算器１３とを用いて４並列に実現する。
第１の８点１次元逆離散コサイン変換の結果は第１のレ
ジスタファイル１１に書き込む。
【００２０】同様に、第２の行演算部（第２の演算部）
２はＤＣＴ係数Ｘjiを（Ｘ40，Ｘ50，Ｘ60，Ｘ70）、
（Ｘ41，Ｘ51，Ｘ61，Ｘ71）、（Ｘ42，Ｘ52，Ｘ62，Ｘ
72）、（Ｘ43，Ｘ53，Ｘ63，Ｘ73）、（Ｘ44，Ｘ54，Ｘ
64，Ｘ74）、（Ｘ45，Ｘ55，Ｘ65，Ｘ75）、（Ｘ46，Ｘ
56，Ｘ66，Ｘ76）、（Ｘ47，Ｘ57，Ｘ67，Ｘ77）で示す
４データづつ第２のレジスタファイル２１に読み込み、
第２のレジスタファイル２１のデータを第２の入力デー
タとして第２の８点１次元逆離散コサイン変換を行う。
この第２の８点１次元逆離散コサイン変換は、第２の正
負対称丸め付き１６ビット並列積和演算器２２と第２の
１６ビット４並列加減算器２３とを用いて４並列に実現
する。第２の８点１次元逆離散コサイン変換の結果は第
２のレジスタファイル２１に書き込む。
２はＤＣＴ係数Ｘjiを（Ｘ40，Ｘ50，Ｘ60，Ｘ70）、
（Ｘ41，Ｘ51，Ｘ61，Ｘ71）、（Ｘ42，Ｘ52，Ｘ62，Ｘ
72）、（Ｘ43，Ｘ53，Ｘ63，Ｘ73）、（Ｘ44，Ｘ54，Ｘ
64，Ｘ74）、（Ｘ45，Ｘ55，Ｘ65，Ｘ75）、（Ｘ46，Ｘ
56，Ｘ66，Ｘ76）、（Ｘ47，Ｘ57，Ｘ67，Ｘ77）で示す
４データづつ第２のレジスタファイル２１に読み込み、
第２のレジスタファイル２１のデータを第２の入力デー
タとして第２の８点１次元逆離散コサイン変換を行う。
この第２の８点１次元逆離散コサイン変換は、第２の正
負対称丸め付き１６ビット並列積和演算器２２と第２の
１６ビット４並列加減算器２３とを用いて４並列に実現
する。第２の８点１次元逆離散コサイン変換の結果は第
２のレジスタファイル２１に書き込む。
【００２１】ここで、第１の行演算部１と第２の行演算
部２の演算結果をＸ′jiとする。
部２の演算結果をＸ′jiとする。
【００２２】置換部５は第１および第２の行演算部１お
よび２の演算結果Ｘ′jiに対して水平、垂直方向の置換
を行って、（Ｘ′i4，Ｘ′i5，Ｘ′i6，Ｘ′i7）を第３
のレジスタファイル３１に、（Ｘ′i0，Ｘ′i1，Ｘ′i
2，Ｘ′i3）を第４のレジスタファイル４１に格納す
る。
よび２の演算結果Ｘ′jiに対して水平、垂直方向の置換
を行って、（Ｘ′i4，Ｘ′i5，Ｘ′i6，Ｘ′i7）を第３
のレジスタファイル３１に、（Ｘ′i0，Ｘ′i1，Ｘ′i
2，Ｘ′i3）を第４のレジスタファイル４１に格納す
る。
【００２３】第１の列演算部（第３の演算部）３では、
（Ｘ′04，Ｘ′05，Ｘ′06，Ｘ′07）、（Ｘ′14，Ｘ′
15，Ｘ′16，Ｘ′17）、（Ｘ′24，Ｘ′25，Ｘ′26，
Ｘ′27）、（Ｘ′34，Ｘ′35，Ｘ′36，Ｘ′37）、
（Ｘ′44，Ｘ′45，Ｘ′46，Ｘ′47）、（Ｘ′54，Ｘ′
55，Ｘ′56，Ｘ′57）、（Ｘ′64，Ｘ′65，Ｘ′66，
Ｘ′67）、（Ｘ′74，Ｘ′75，Ｘ′76，Ｘ′77）で示す
データが格納された第３のレジスタファイル３１のデー
タを第３の入力データとして第３の８点１次元逆離散コ
サイン変換を行う。この第３の８点１次元逆離散コサイ
ン変換は、第３の正負対称丸め付き１６ビット並列積和
演算器３２と第３の１６ビット４並列加減算器３３とを
用いて４並列に実現する。第３の８点１次元逆離散コサ
イン変換の演算結果は第３の正負対称丸め付き１６ビッ
ト並列積和演算器３２を用いて６ビット右シフトして整
数化する。
（Ｘ′04，Ｘ′05，Ｘ′06，Ｘ′07）、（Ｘ′14，Ｘ′
15，Ｘ′16，Ｘ′17）、（Ｘ′24，Ｘ′25，Ｘ′26，
Ｘ′27）、（Ｘ′34，Ｘ′35，Ｘ′36，Ｘ′37）、
（Ｘ′44，Ｘ′45，Ｘ′46，Ｘ′47）、（Ｘ′54，Ｘ′
55，Ｘ′56，Ｘ′57）、（Ｘ′64，Ｘ′65，Ｘ′66，
Ｘ′67）、（Ｘ′74，Ｘ′75，Ｘ′76，Ｘ′77）で示す
データが格納された第３のレジスタファイル３１のデー
タを第３の入力データとして第３の８点１次元逆離散コ
サイン変換を行う。この第３の８点１次元逆離散コサイ
ン変換は、第３の正負対称丸め付き１６ビット並列積和
演算器３２と第３の１６ビット４並列加減算器３３とを
用いて４並列に実現する。第３の８点１次元逆離散コサ
イン変換の演算結果は第３の正負対称丸め付き１６ビッ
ト並列積和演算器３２を用いて６ビット右シフトして整
数化する。
【００２４】第２の列演算部（第４の演算部）４では、
（Ｘ′00，Ｘ′01，Ｘ′02，Ｘ′03）、（Ｘ′10，Ｘ′
11，Ｘ′12，Ｘ′13）、（Ｘ′20，Ｘ′21，Ｘ′22，
Ｘ′23）、（Ｘ′30，Ｘ′31，Ｘ′32，Ｘ′33）、
（Ｘ′40，Ｘ′41，Ｘ′42，Ｘ′43）、（Ｘ′50，Ｘ′
51，Ｘ′52，Ｘ′53）、（Ｘ′60，Ｘ′61，Ｘ′62，
Ｘ′63）、（Ｘ′70，Ｘ′71，Ｘ′72，Ｘ′73）で示す
データが格納された第４のレジスタファイル４１のデー
タを第４の入力データとして第４の８点１次元逆離散コ
サイン変換を行う。この第４の８点１次元逆離散コサイ
ン変換は、第４の正負対称丸め付き１６ビット並列積和
演算器４２と第４の１６ビット４並列加減算器４３とを
用いて４並列に実現する。第４の８点１次元逆離散コサ
イン変換の演算結果は第４の正負対称丸め付き１６ビッ
ト並列積和演算器４２を用いて６ビット右シフトして整
数化する。
（Ｘ′00，Ｘ′01，Ｘ′02，Ｘ′03）、（Ｘ′10，Ｘ′
11，Ｘ′12，Ｘ′13）、（Ｘ′20，Ｘ′21，Ｘ′22，
Ｘ′23）、（Ｘ′30，Ｘ′31，Ｘ′32，Ｘ′33）、
（Ｘ′40，Ｘ′41，Ｘ′42，Ｘ′43）、（Ｘ′50，Ｘ′
51，Ｘ′52，Ｘ′53）、（Ｘ′60，Ｘ′61，Ｘ′62，
Ｘ′63）、（Ｘ′70，Ｘ′71，Ｘ′72，Ｘ′73）で示す
データが格納された第４のレジスタファイル４１のデー
タを第４の入力データとして第４の８点１次元逆離散コ
サイン変換を行う。この第４の８点１次元逆離散コサイ
ン変換は、第４の正負対称丸め付き１６ビット並列積和
演算器４２と第４の１６ビット４並列加減算器４３とを
用いて４並列に実現する。第４の８点１次元逆離散コサ
イン変換の演算結果は第４の正負対称丸め付き１６ビッ
ト並列積和演算器４２を用いて６ビット右シフトして整
数化する。
【００２５】第１および第２の列演算部３および４の演
算結果を、８点×８点２次元逆離散コサイン変換の演算
結果として出力する。
算結果を、８点×８点２次元逆離散コサイン変換の演算
結果として出力する。
【００２６】次に図２を参照して、８点１次元逆離散コ
サイン変換とシフト演算の構成について説明する。ｎを
０から７の整数としたとき、第１の行演算部１では（Ｘ
0n，Ｘ1n，Ｘ2n，Ｘ3n）を、第２の行演算部２では（Ｘ
4n，Ｘ5n，Ｘ6n，Ｘ7n）を、第１の列演算部３では
（Ｘ′n4，Ｘ′n5，Ｘ′n6，Ｘ′n7）を、第２の列演算
部４では（Ｘ′n0，Ｘ′n1，Ｘ′n2，Ｘ′n3）をそれぞ
れ図２の入力データＸｎとして８点１次元逆離散コサイ
ン変換を行う。８点１次元逆離散コサイン変換は積和演
算部６、第１のバタフライ演算部７、第２のバタフライ
演算部８、およびシフト演算部９を使用して行われる。
サイン変換とシフト演算の構成について説明する。ｎを
０から７の整数としたとき、第１の行演算部１では（Ｘ
0n，Ｘ1n，Ｘ2n，Ｘ3n）を、第２の行演算部２では（Ｘ
4n，Ｘ5n，Ｘ6n，Ｘ7n）を、第１の列演算部３では
（Ｘ′n4，Ｘ′n5，Ｘ′n6，Ｘ′n7）を、第２の列演算
部４では（Ｘ′n0，Ｘ′n1，Ｘ′n2，Ｘ′n3）をそれぞ
れ図２の入力データＸｎとして８点１次元逆離散コサイ
ン変換を行う。８点１次元逆離散コサイン変換は積和演
算部６、第１のバタフライ演算部７、第２のバタフライ
演算部８、およびシフト演算部９を使用して行われる。
【００２７】積和演算部６ではＸ０からＸ７を入力とし
て積和演算を行う。積和演算としては、正負対称丸め付
き１６ビット４並列積和演算器１２、２２、３２、４２
を用いて１６ビット整数演算を４並列に実現する。第１
のバタフライ演算部７では、積和演算部６０の演算結果
を入力として４点２次元バタフライ演算を行う。第２の
バタフライ演算部８では、積和演算部６の演算結果と第
１のバタフライ演算部８の演算結果とを入力とし、８点
２次元バタフライ演算を行う。第１および第２のバタフ
ライ演算部７および８で用いる加減算としては、１６ビ
ット並列加減算器１３、２３、３３、４３を用いて１６
ビット整数演算を４並列に実現する。シフト演算部９
は、第１および第２の列演算部３０および４０の演算結
果を正負対称丸め付き１６ビット４並列積和演算器３２
および４２を用いて６ビット右シフトして整数化する。
て積和演算を行う。積和演算としては、正負対称丸め付
き１６ビット４並列積和演算器１２、２２、３２、４２
を用いて１６ビット整数演算を４並列に実現する。第１
のバタフライ演算部７では、積和演算部６０の演算結果
を入力として４点２次元バタフライ演算を行う。第２の
バタフライ演算部８では、積和演算部６の演算結果と第
１のバタフライ演算部８の演算結果とを入力とし、８点
２次元バタフライ演算を行う。第１および第２のバタフ
ライ演算部７および８で用いる加減算としては、１６ビ
ット並列加減算器１３、２３、３３、４３を用いて１６
ビット整数演算を４並列に実現する。シフト演算部９
は、第１および第２の列演算部３０および４０の演算結
果を正負対称丸め付き１６ビット４並列積和演算器３２
および４２を用いて６ビット右シフトして整数化する。
【００２８】尚、以上述べたような８点×８点２次元逆
離散コサイン変換回路は、第１乃至第４のレジスタファ
イル１１、２１、３１、４１をマイクロプロセッサのレ
ジスタファイルにおき、１６ビットデータの加減算を４
並列に行う１６ビット４並列加減算命令と、１６ビット
×１６ビットの乗算結果が正のときには０ｘ４０００
（１６進数）を加算し、負のときには０ｘ３ｆｆｆ（１
６進数）を加算してから符号ビット１ビットを含む上位
１６ビットを切り出し、切り出した１６ビットデータに
１６ビットデータを加算する正負対称丸め付き積和演算
を４並列に行う正負対称丸め付き１６ビット４並列積和
演算命令とを実行するための構成を備えているマイクロ
プロセッサで実現することも出来る。
離散コサイン変換回路は、第１乃至第４のレジスタファ
イル１１、２１、３１、４１をマイクロプロセッサのレ
ジスタファイルにおき、１６ビットデータの加減算を４
並列に行う１６ビット４並列加減算命令と、１６ビット
×１６ビットの乗算結果が正のときには０ｘ４０００
（１６進数）を加算し、負のときには０ｘ３ｆｆｆ（１
６進数）を加算してから符号ビット１ビットを含む上位
１６ビットを切り出し、切り出した１６ビットデータに
１６ビットデータを加算する正負対称丸め付き積和演算
を４並列に行う正負対称丸め付き１６ビット４並列積和
演算命令とを実行するための構成を備えているマイクロ
プロセッサで実現することも出来る。
【００２９】次に、本実施の形態に係る８点×８点２次
元逆離散コサイン変換回路の動作について説明する。図
１に示す第１および第２の行演算部１および２は、行方
向の８点１次元逆離散コサイン変換を、１６ビット整数
演算を４並列に行うことによって４点同時に実現してい
る。同様に、第１および第２の列演算部３および４は、
列方向の８点１次元逆離散コサイン変換を、１６ビット
整数演算を４並列に行うことによって４点同時に実現し
ている。
元逆離散コサイン変換回路の動作について説明する。図
１に示す第１および第２の行演算部１および２は、行方
向の８点１次元逆離散コサイン変換を、１６ビット整数
演算を４並列に行うことによって４点同時に実現してい
る。同様に、第１および第２の列演算部３および４は、
列方向の８点１次元逆離散コサイン変換を、１６ビット
整数演算を４並列に行うことによって４点同時に実現し
ている。
【００３０】８点１次元逆離散コサイン変換で用いる１
６ビット４並列の演算器の動作について説明する。
６ビット４並列の演算器の動作について説明する。
【００３１】１６ビット４並列加減算器１３、２３、３
３、４３は、図３に示すように１６ビットデータと１６
ビットデータの加減算を４つ並列に実現する。
３、４３は、図３に示すように１６ビットデータと１６
ビットデータの加減算を４つ並列に実現する。
【００３２】正負対称丸め付き１６ビット４並列積和演
算器１２、２２、３２、４２は、図４に示すように、正
負対称丸め付き１６ビット積和演算を４つ並列に実現す
る。正負対称丸め付き１６ビット積和演算は、図５に示
すように、１６ビットデータ×１６ビットデータの乗算
結果を１６ビットで表す際に、乗算結果が正のときには
０ｘ４０００を加算し、負のときには０ｘ３ｆｆｆを加
算してから符号ビット１ビットを含む１６ビットを切り
出す正負対称丸め付き１６ビット乗算の結果と１６ビッ
トデータを加算する。
算器１２、２２、３２、４２は、図４に示すように、正
負対称丸め付き１６ビット積和演算を４つ並列に実現す
る。正負対称丸め付き１６ビット積和演算は、図５に示
すように、１６ビットデータ×１６ビットデータの乗算
結果を１６ビットで表す際に、乗算結果が正のときには
０ｘ４０００を加算し、負のときには０ｘ３ｆｆｆを加
算してから符号ビット１ビットを含む１６ビットを切り
出す正負対称丸め付き１６ビット乗算の結果と１６ビッ
トデータを加算する。
【００３３】第１および第２の列演算部３および４の整
数化では、演算精度を考慮すると正負対称丸め付きのシ
フト演算を行う必要がある。そこで、正負対称丸め付き
積和演算を用いて正負対称丸め付きのシフト演算を実現
する。最下位ビットから数えて５ビット目に正負対称丸
めを行ってから６ビット右シフトして整数化するために
は、乗算係数を０ｘ０２００、加算する１６ビットデー
タを零として正負対称丸め付き積和演算を行えば良い。
数化では、演算精度を考慮すると正負対称丸め付きのシ
フト演算を行う必要がある。そこで、正負対称丸め付き
積和演算を用いて正負対称丸め付きのシフト演算を実現
する。最下位ビットから数えて５ビット目に正負対称丸
めを行ってから６ビット右シフトして整数化するために
は、乗算係数を０ｘ０２００、加算する１６ビットデー
タを零として正負対称丸め付き積和演算を行えば良い。
【００３４】本発明は上述した実施形態に限定せず、本
発明の趣旨を逸脱しない範囲内で種々の変更・変形が可
能である。
発明の趣旨を逸脱しない範囲内で種々の変更・変形が可
能である。
【００３５】
【発明の効果】以上説明したように本発明を用いると、
１６ビット整数演算を４並列に行うことで８点×８点２
次元逆離散コサイン変換を高速に実現するとき、加減算
等の基本的な並列演算器以外に正負対称丸め付き１６ビ
ット４並列積和演算器を用意するだけで、演算量の増加
なしに演算誤差を抑えることができる。
１６ビット整数演算を４並列に行うことで８点×８点２
次元逆離散コサイン変換を高速に実現するとき、加減算
等の基本的な並列演算器以外に正負対称丸め付き１６ビ
ット４並列積和演算器を用意するだけで、演算量の増加
なしに演算誤差を抑えることができる。
【図１】本発明の一実施の形態による８点×８点２次元
逆離散コサイン変換回路の構成を示すブロック図であ
る。
逆離散コサイン変換回路の構成を示すブロック図であ
る。
【図２】８点１次元逆離散コサイン変換の構成を示す図
である。
である。
【図３】１６ビット４並列加減算器の動作を説明するた
めの図である。
めの図である。
【図４】正負対称丸め付き１６ビット４並列積和演算器
の動作を説明するための図である。
の動作を説明するための図である。
【図５】正負対称丸め付き１６ビット４乗算器の動作を
説明するための図である。
説明するための図である。
【図６】従来方式１による８点×８点２次元逆離散コサ
イン変換回路の構成を示すブロック図である。
イン変換回路の構成を示すブロック図である。
１，２ 行演算部 ３，４ 列演算部 ５ 置換部 １１，２１，３１，４１ レジスタファイル １２，２２，３２，４２ 正負対称丸め付き１６ビッ
ト４並列積和演算器 １３，２３，３３，４３ １６ビット４並列加減算器 １４，２４，３４，４４ 乗算係数保持部 ６ 積和演算部 ７．８ バタフライ演算部 ９ シフト演算部
ト４並列積和演算器 １３，２３，３３，４３ １６ビット４並列加減算器 １４，２４，３４，４４ 乗算係数保持部 ６ 積和演算部 ７．８ バタフライ演算部 ９ シフト演算部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/14 H04N 7/30 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (8)
- 【請求項１】 行方向に８点１次元逆離散コサイン変換
を行い、前記行方向の８点１次元離散コサイン変換の結
果を入力として列方向に８点１次元逆離散コサイン変換
を行うことで８点×８点２次元逆離散コサイン変換を実
現する８点×８点２次元逆離散コサイン変換回路におい
て、ｉ，ｊを０から７までの整数としてｉを水平方向の
アドレス、ｊを垂直方向のアドレスとし、水平、垂直方
向の置換を行い４ビット左シフトしたＤＣＴ係数がＸji
で表され、 ＤＣＴ係数Ｘjiの前半部分に対して第１の８点１次元逆
離散コサイン変換を４並列に実現して、第１の演算結果
を得る第１の行演算部と、 ＤＣＴ係数Ｘjiの後半部分に対して第２の８点１次元逆
離散コサイン変換を４並列に実現して、第２の演算結果
を得る第２の行演算部と、 前記第１および第２の演算結果に対して水平、垂直方向
の置換を行い、第１および第２の置換結果を出力する置
換部と、 前記第１の置換結果に対して第３の８点１次元逆離散コ
サイン変換を４並列に実現し、整数化を行って第３の演
算結果を得る第１の列演算部と、 前記第２の置換結果に対して第４の８点１次元逆離散コ
サイン変換を４並列に実現し、整数化を行って第４の演
算結果を得る第２の列演算部と、 を有し、前記第３および第４の演算結果を８点×８点逆
離散コサイン変換の演算結果として出力することを特徴
とする８点×８点２次元逆離散コサイン変換回路。 - 【請求項２】 前記ＤＣＴ係数Ｘjiの前半部分は（Ｘ0
i，Ｘ1i，Ｘ2i，Ｘ3i）で表され、前記ＤＣＴ係数Ｘji
の後半部分は（Ｘ4i，Ｘ5i，Ｘ6i、Ｘ7i）で表され、前
記第１の演算結果を（Ｘ'0i，Ｘ'1i，Ｘ'2i，Ｘ'3i）で
表し、前記第２の演算結果を（Ｘ'4i，Ｘ'5i，Ｘ'6i，
Ｘ'7i）で表すと、前記第１の置換結果は（Ｘ'i4，Ｘ'i
5，Ｘ'i6，Ｘ'i7）で表され、前記第２の置換結果は
（Ｘ'i0，Ｘ'i1，Ｘ'i2，Ｘ'i3）で表される、請求項１
に記載の８点×８点２次元逆離散コサイン変換回路。 - 【請求項３】 前記第１および第２の行演算部と前記第
１および第２の列演算部は、それぞれ、第１乃至第４の
レジスタファイルと、第１乃至第４の１６ビット４並列
加減算器と、第１乃至第４の正負対称丸め付き１６ビッ
ト４並列積和演算器と、第１乃至第４の乗算係数保持部
とで構成されている、請求項２に記載の８点×８点２次
元逆離散コサイン変換回路。 - 【請求項４】 前記第１乃至第４の１６ビット４並列加
減算器の各々は、１６ビットデータの加減算を４並列に
実現する回路であり、前記第１乃至第４の正負対称丸め
付き１６ビット４並列積和演算器の各々は、１６ビット
×１６ビットの乗算結果が正のときは０ｘ４０００（１
６進数）を加算し、負のときは０ｘ３ｆｆｆ（１６進
数）を加算してから符号ビット１ビットを含む上位１６
ビットを切り出し、その切り出した１６ビットデータに
１６ビットデータを加算する正負対称丸め付き１６ビッ
ト積和演算を４並列に実現する回路である、請求項３に
記載の８点×８点２次元逆離散コサイン変換回路。 - 【請求項５】 前記第１の行演算部は、前記ＤＣＴ係数
Ｘjiの前半部分（Ｘ0i，Ｘ1i，Ｘ2i，Ｘ3i）を前記第１
のレジスタファイルに第１の入力データとして読み込
み、該第１の入力データに対して前記第１の正負対称丸
め付き１６ビット４並列積和演算器を用いて積和演算を
行い、前記第１の１６ビット４並列加減算器を用いて加
減算を行って、前記第１の演算結果（Ｘ'0i，Ｘ'1i，
Ｘ'2i，Ｘ'3i）を前記第１のレジスタファイルに格納
し、 前記第２の行演算部は、前記ＤＣＴ係数Ｘjiの後半部分
（Ｘ4i，Ｘ5i，Ｘ6i、Ｘ7i）を前記第２のレジスタファ
イルに第２の入力データとして読み込み、該第２の入力
データに対して前記第２の正負対称丸め付き１６ビット
４並列積和演算器を用いて積和演算を行い、前記第２の
１６ビット４並列加減算器を用いて加減算を行って、前
記第２の演算結果（Ｘ'4i，Ｘ'5i，Ｘ'6i，Ｘ'7i）を前
記第２のレジスタファイルに格納し、 前記置換部は、前記第１の演算結果（Ｘ'0i，Ｘ'1i，
Ｘ'2i，Ｘ'3i）および前記第２の演算結果（Ｘ'4i，Ｘ'
5i，Ｘ'6i，Ｘ'7i）に対して水平、垂直方向の置換を行
い、前記第１の置換結果（Ｘ'i4，Ｘ'i5，Ｘ'i6，Ｘ'i
7）を前記第３のレジスタファイルに、前記第２の置換
結果（Ｘ'i0，Ｘ'i1，Ｘ'i2，Ｘ'i3）を前記第４のレジ
スタファイルに格納し、 前記第１の列演算部は、前記第３のレジスタファイルに
格納された前記第１の置換結果を第３の入力データと
し、該第３の入力データに対して前記第３の正負対称丸
め付き１６ビット４並列積和演算器を用いて積和演算を
行い、前記第３の１６ビット４並列加減算器を用いて加
減算を行うことで、前記第３の８点１次元逆離散コサイ
ン変換を４並列に実現し、前記第３の正負対称丸め付き
１６ビット４並列積和演算器を用いて整数化を行い、 前記第２の列演算部は、前記第４のレジスタファイルに
格納された前記第２の置換結果を第４の入力データと
し、該第４の入力データに対して前記第４の正負対称丸
め付き１６ビット４並列積和演算器を用いて積和演算を
行い、前記第４の１６ビット４並列加減算器を用いて加
減算を行うことで、前記第４の８点１次元逆離散コサイ
ン変換を４並列に実現し、前記第４の正負対称丸め付き
１６ビット４並列積和演算器を用いて整数化を行うこと
を特徴とする請求項４に記載の８点×８点２次元逆離散
コサイン変換回路。 - 【請求項６】 １６ビット４並列加減算命令と正負対称
丸め付き１６ビット４並列積和演算命令とを実行するた
めの構成を備えている、請求項１記載の８点×８点２次
元逆離散コサイン変換回路を実現するマイクロプロセッ
サ。 - 【請求項７】 前記１６ビット４並列加減算命令は、１
６ビットデータの加減算を４並列に行う命令であり、前
記正負対称丸め付き１６ビット４並列積和演算命令は、
１６ビット×１６ビットの乗算結果が正のときは０ｘ４
０００（１６進数）を加算し、負のときは０ｘ３ｆｆｆ
（１６進数）を加算してから符号ビット１ビットを含む
上位１６ビットを切り出し、その切り出した１６ビット
データに１６ビットデータを加算する正負対称丸め付き
積和演算を４並列に行う命令である請求項６に記載のマ
イクロプロセッサ。 - 【請求項８】 行方向に８点１次元逆離散コサイン変換
を行い、前記行方向の８点１次元離散コサイン変換の結
果を入力として列方向に８点１次元逆離散コサイン変換
を行うことで８点×８点２次元逆離散コサイン変換を実
現する８点×８点２次元逆離散コサイン変換回路におい
て、ｉ，ｊを０から７までの整数としてｉを水平方向の
アドレス、ｊを垂直方向のアドレスとし、水平、垂直方
向の置換を行い４ビット左シフトしたＤＣＴ係数がＸji
で表され、 ＤＣＴ係数Ｘjiの前半部分（Ｘ0i，Ｘ1i，Ｘ2i，Ｘ3i）
に対して第１の８点１次元逆離散コサイン変換を４並列
に実現して、第１の演算結果（Ｘ'0i，Ｘ'1i，Ｘ'2i，
Ｘ'3i）を得る第１の行演算部と、 ＤＣＴ係数Ｘjiの後半部分（Ｘ4i，Ｘ5i，Ｘ6i、Ｘ7i）
に対して第２の８点１次元逆離散コサイン変換を４並列
に実現して、第２の演算結果（Ｘ'4i，Ｘ'5i，Ｘ'6i，
Ｘ'7i）を得る第２の行演算部と、 前記第１および第２の演算結果（Ｘ'0i，Ｘ'1i，Ｘ'2
i，Ｘ'3i）および（Ｘ'4i，Ｘ'5i，Ｘ'6i，Ｘ'7i）に対
して水平、垂直方向の置換を行い、第１および第２の置
換結果（Ｘ'i4，Ｘ'i5，Ｘ'i6，Ｘ'i7）および（Ｘ'i
0，Ｘ'i1，Ｘ'i2，Ｘ'i3）を出力する置換部と、 前記第１の置換結果（Ｘ'i4，Ｘ'i5，Ｘ'i6，Ｘ'i7）に
対して第３の８点１次元逆離散コサイン変換を４並列に
実現し、整数化を行って第３の演算結果を得る第１の列
演算部と、 前記第２の置換結果（Ｘ'i0，Ｘ'i1，Ｘ'i2，Ｘ'i3）に
対して第４の８点１次元逆離散コサイン変換を４並列に
実現し、整数化を行って第４の演算結果を得る第２の列
演算部と、 を有し、前記第３および第４の演算結果を８点×８点逆
離散コサイン変換の演算結果として出力し、 前記第１および第２の行演算部と前記第１および第２の
列演算部は、それぞれ、第１乃至第４のレジスタファイ
ルと、第１乃至第４の１６ビット４並列加減算器と、第
１乃至第４の正負対称丸め付き１６ビット４並列積和演
算器と、第１乃至第４の乗算係数保持部とで構成されて
いることを特徴とする８点×８点２次元逆離散コサイン
変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP109097A JP3129398B2 (ja) | 1997-01-08 | 1997-01-08 | ８点×８点２次元逆離散コサイン変換回路およびそれを実現するマイクロプロセッサ |
| US09/004,330 US6119140A (en) | 1997-01-08 | 1998-01-08 | Two-dimensional inverse discrete cosine transform circuit and microprocessor realizing the same and method of implementing 8×8 two-dimensional inverse discrete cosine transform |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP109097A JP3129398B2 (ja) | 1997-01-08 | 1997-01-08 | ８点×８点２次元逆離散コサイン変換回路およびそれを実現するマイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10198656A JPH10198656A (ja) | 1998-07-31 |
| JP3129398B2 true JP3129398B2 (ja) | 2001-01-29 |
Family
ID=11491814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP109097A Expired - Fee Related JP3129398B2 (ja) | 1997-01-08 | 1997-01-08 | ８点×８点２次元逆離散コサイン変換回路およびそれを実現するマイクロプロセッサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6119140A (ja) |
| JP (1) | JP3129398B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6134270A (en) * | 1997-06-13 | 2000-10-17 | Sun Microsystems, Inc. | Scaled forward and inverse discrete cosine transform and video compression/decompression systems employing the same |
| EP0983557B1 (en) * | 1998-03-18 | 2019-10-02 | Koninklijke Philips N.V. | Data processing device for executing in parallel additions and subtractions on packed data |
| US6493737B1 (en) * | 1998-06-29 | 2002-12-10 | Stmicroelectronics S.R.L. | Method and circuit for computing the discrete cosine transform (DCT) in microcontrollers |
| CA2437036A1 (en) * | 2001-02-24 | 2002-09-06 | International Business Machines Corporation | Efficient implementation of a multidimensional fast fourier transform on a distributed-memory parallel multi-node computer |
| KR100925427B1 (ko) * | 2002-12-27 | 2009-11-06 | 엘지전자 주식회사 | 채널 등화기 |
| CN100426678C (zh) * | 2004-03-04 | 2008-10-15 | 上海杰得微电子有限公司 | 8×8两维整数离散余弦变换的变换电路及反变换电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3697717B2 (ja) * | 1993-09-24 | 2005-09-21 | ソニー株式会社 | ２次元離散コサイン変換装置および２次元逆離散コサイン変換装置 |
| US5428567A (en) * | 1994-05-09 | 1995-06-27 | International Business Machines Corporation | Memory structure to minimize rounding/trunction errors for n-dimensional image transformation |
| JP2778622B2 (ja) * | 1995-06-06 | 1998-07-23 | 日本電気株式会社 | ２次元ｄｃｔ回路 |
| KR0175352B1 (ko) * | 1995-12-21 | 1999-04-01 | 정선종 | 8x8 블럭과 2개의 4x8 블럭을 처리하는 이산여현 변환회로 |
| KR0182511B1 (ko) * | 1996-02-24 | 1999-05-01 | 김광호 | 2차원 역이산 코사인 변환장치 |
| US5781239A (en) * | 1996-06-20 | 1998-07-14 | Lsi Logic Corporation | System and method for performing an optimized inverse discrete cosine transform with improved efficiency |
| JPH1063646A (ja) * | 1996-08-23 | 1998-03-06 | Nec Corp | ２次元逆離散コサイン変換回路 |
-
1997
- 1997-01-08 JP JP109097A patent/JP3129398B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-08 US US09/004,330 patent/US6119140A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10198656A (ja) | 1998-07-31 |
| US6119140A (en) | 2000-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Baker | Retarded differential equations | |
| Babić et al. | An iterative logarithmic multiplier | |
| JP3637923B2 (ja) | 処理装置を作動させる方法 | |
| JP2778622B2 (ja) | ２次元ｄｃｔ回路 | |
| JP3129398B2 (ja) | ８点×８点２次元逆離散コサイン変換回路およびそれを実現するマイクロプロセッサ | |
| Tao et al. | Extrapolation method for solving weakly singular nonlinear Volterra integral equations of the second kind | |
| JP4053021B2 (ja) | 画像拡大装置、及びプログラム | |
| JP3129392B2 (ja) | ２次元ｉｄｃｔ回路 | |
| Wang et al. | A generalized inertial proximal alternating linearized minimization method for nonconvex nonsmooth problems | |
| Fernández-Sánchez | On sandwiched singularities and complete ideals | |
| JPH06149861A (ja) | Ｄｃｔ及び逆ｄｃｔ演算装置並びにその演算方法 | |
| US20070180010A1 (en) | System and method for iteratively eliminating common subexpressions in an arithmetic system | |
| Nakamura et al. | The Cauchy problem for nonlinear wave equations in the homogeneous Sobolev space | |
| Brytik et al. | Decoupling of modes for the elastic wave equation in media of limited smoothness | |
| Verdu-Monedero et al. | Frequency implementation of the Euler-Lagrange equations for variational image registration | |
| Jamet et al. | Minimal arithmetic thickness connecting discrete planes | |
| Pan | A fast 2-D DCT algorithm via distributed arithmetic optimization | |
| Zhang et al. | An efficient multiplier-less architecture for 2-D convolution with quadrant symmetric kernels | |
| Zhang et al. | Multiplier-less VLSI architecture for real-time computation of multi-dimensional convolution | |
| Calvo et al. | Global error estimation based on the tolerance proportionality for some adaptive Runge–Kutta codes | |
| Vassalos et al. | CSD-RNS-based single constant multipliers | |
| Ganguly et al. | Precise realization of one-staged 2-D DCT using analog current mode architecture in compressed sensing front-end | |
| US20030074383A1 (en) | Shared multiplication in signal processing transforms | |
| JP2511173B2 (ja) | 離散コサイン順変換・逆変換装置 | |
| JPH0540777A (ja) | バタフライ演算方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001018 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |