JP3126890B2 - Semiconductor device having MIS structure and method of manufacturing the same - Google Patents
Semiconductor device having MIS structure and method of manufacturing the sameInfo
- Publication number
- JP3126890B2 JP3126890B2 JP07010960A JP1096095A JP3126890B2 JP 3126890 B2 JP3126890 B2 JP 3126890B2 JP 07010960 A JP07010960 A JP 07010960A JP 1096095 A JP1096095 A JP 1096095A JP 3126890 B2 JP3126890 B2 JP 3126890B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- gaas substrate
- semiconductor device
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は化合物半導体を用いた金
属−絶縁体−半導体（ＭＩＳ）型半導体装置及びその製
造方法に関し、特にＧａＡｓ半導体を用いたＭＩＳ型半
導体装置及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal-insulator-semiconductor (MIS) semiconductor device using a compound semiconductor and a method for manufacturing the same, and more particularly to a MIS semiconductor device using a GaAs semiconductor and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】ＧａＡｓからなる化合物半導体基板を用
いたＭＩＳ型半導体素子として、現在までに様々なもの
が報告されている。これらのＭＩＳ型半導体素子におい
て、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（Ｓｉ
3Ｎ4）、窒化アルミニウム、（Ａｌ2Ｎ3）などが絶縁層
として用いられている。また、ＧａＡｓ基板をプラズマ
酸化することにより得られる酸化層やＡｌＧａＡｓの半
導体層を絶縁層として用いることも報告されている。2. Description of the Related Art Various MIS semiconductor devices using a GaAs compound semiconductor substrate have been reported to date. In these MIS type semiconductor devices, silicon oxide (SiO 2 ), silicon nitride (Si)
3 N 4), aluminum nitride, and (Al 2 N 3) has been used as an insulating layer. It has also been reported that an oxide layer obtained by plasma-oxidizing a GaAs substrate or a semiconductor layer of AlGaAs is used as an insulating layer.
【０００３】[0003]
【発明が解決しようとする課題】しかし、こうした従来
の絶縁層を用いたＭＩＳ型半導体素子において、絶縁層
と接するＧａＡｓ基板の表面には１０12cm-2eV-1以上の
密度で界面準位が発生していた。ＧａＡｓ基板表面のＧ
ａ格子位置にＡｓ原子（ＡｓGa）が位置することにより
ドナーが発生したり、Ａｓ格子位置にＧａ原子（Ｇ
ａAs）が位置することによりアクセプターが発生したり
して、多数の表面準位が存在するためである。この様な
原因により発生した界面準位に電子やホールがトラップ
されると、ＭＩＳ半導体素子として動作するために重要
な役割を果たす反転層をＧａＡｓ基板内に形成させるこ
とが困難となる。However, in such a conventional MIS type semiconductor device using an insulating layer, the surface of the GaAs substrate in contact with the insulating layer has an interface state with a density of 10 12 cm -2 eV -1 or more. Had occurred. G on the GaAs substrate surface
A donor is generated when an As atom (As Ga ) is located at the a lattice position, or a Ga atom (G
This is because an acceptor is generated due to the position of a As ), and a large number of surface states exist. When electrons and holes are trapped in the interface states generated for such a reason, it becomes difficult to form an inversion layer, which plays an important role in operating as a MIS semiconductor element, in the GaAs substrate.
【０００４】一方、ＡｌＧａＡｓの半導体を用いたＭＩ
Ｓ型素子において、ＧａＡｓ基板の表面に発生する界面
準位の密度はＭＯＳ型半導体素子のシリコン半導体基板
表面程度に少なくなるので、ＡｌＧａＡｓを用いて良好
な特性を備えたＭＩＳ半導体素子を作製できることが期
待される。しかし、ＡｌＧａＡｓのエネルギーギャップ
は最大約２ｅＶしかないため、バイアス電圧が大きくな
るとリーク電流が増大し、バイアスの余裕度が少なかっ
た。On the other hand, MI using an AlGaAs semiconductor
In an S-type device, the density of interface states generated on the surface of a GaAs substrate is as low as the surface of a silicon semiconductor substrate of a MOS type semiconductor device. Therefore, it is possible to manufacture a MIS semiconductor device having good characteristics using AlGaAs. Be expected. However, since the energy gap of AlGaAs is only about 2 eV at the maximum, when the bias voltage is increased, the leak current is increased, and the margin of bias is small.
【０００５】このため、ＧａＡｓ基板を用いた従来のＭ
ＩＳ型半導体素子は製品として実用できるものはなかっ
た。For this reason, the conventional M using a GaAs substrate
No IS-type semiconductor element was practically usable as a product.
【０００６】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、界面準位密
度の少ないＧａＡｓ／絶縁層界面を形成することによ
り、優れた素子特性を備えたＭＩＳ型半導体装置及びそ
の製造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a device having excellent device characteristics by forming a GaAs / insulating layer interface having a low interface state density. And a method of manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁体を構成するすくなくとも１種類の構成
種を溶解させた硫化アンモニウム水溶液にＧａＡｓ基板
を浸し、該硫化アンモニウム水溶液に浸たした対向電極
を用いて該ＧａＡｓ基板に電流を流すことにより、該Ｇ
ａＡｓ基板の表面に該少なくとも１種類の構成種を含む
該絶縁層を電着させる工程と、該絶縁層上に導電性電極
を形成する工程とを包含し、そのことにより上記目的が
達成される。According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising at least one kind of structure for forming an insulator.
GaAs substrate in aqueous solution of ammonium sulfide in which seeds are dissolved
Counter electrode immersed in the aqueous solution of ammonium sulfide
By passing a current through the GaAs substrate using
Including at least one kind of constituent species on the surface of aAs substrate
A step of electrodepositing the insulating layer; and a step of forming a conductive electrode on the insulating layer.
And thereby the above object is achieved.
【０００８】[0008]
【０００９】[0009]
【００１０】[0010]
【００１１】前記絶縁層は前記ＧａＡｓ基板を陽極とし
て用いることにより電着させてもよい。[0011] The insulating layer may be electrodeposited by using the GaAs substrate as an anode.
【００１２】前記構成種は硫黄原子を含む有機化合物で
あり、前記絶縁層は硫黄を含む有機化合物であってもよ
い。The constituent species may be an organic compound containing a sulfur atom, and the insulating layer may be an organic compound containing sulfur.
【００１３】前記絶縁層は前記ＧａＡｓ基板を陰極とし
て用いることにより電着させてもよい。[0013] The insulating layer may be electrodeposited by using the GaAs substrate as a cathode.
【００１４】前記構成種はマグネシウムを含み、前記絶
縁層はＭｇＳから構成されていてもよい。The constituent type may include magnesium, and the insulating layer may be formed of MgS.
【００１５】前記構成種はマグネシウム及びセレンを含
み、前記絶縁層はＭｇＳＳｅから構成されていてもよ
い。[0015] The constituent species may include magnesium and selenium, and the insulating layer may be formed of MgSSe.
【００１６】前記構成種はカルシウム及び亜鉛を含み、
前記絶縁層はＣａＺｎＳから構成されていてもよい。[0016] The constituent species includes calcium and zinc,
The insulating layer may be composed of CaZnS.
【００１７】また、本発明の更に他の半導体装置の製造
方法は、ＭｇＳ、ＭｇＳＳｅ、及びＣａＺｎＳからなる
グループから選ばれた材料の絶縁層をＧａＡｓ基板上に
エピタキシャル成長させる工程と、該絶縁層上に導電性
電極を形成する工程とを包含し、そのことにより上記目
的が達成される。Still another method of manufacturing a semiconductor device according to the present invention includes a step of epitaxially growing an insulating layer of a material selected from the group consisting of MgS, MgSSe, and CaZnS on a GaAs substrate; Forming a conductive electrode, thereby achieving the above object.
【００１８】前記絶縁層をエピタキシャル成長させる工
程の前に、前記ＧａＡｓ基板の表面をＨ2Ｓガスまたは
Ｈ2Ｓｅガスで表面処理する工程を更に包含していても
よい。The method may further include, before the step of epitaxially growing the insulating layer, a step of subjecting the surface of the GaAs substrate to a surface treatment with H 2 S gas or H 2 Se gas.
【００１９】前記絶縁層は有機金属気相成長（ＭＯＣＶ
Ｄ）法により形成させてもよい。The insulating layer is formed by metal organic chemical vapor deposition (MOCV).
It may be formed by the method D).
【００２０】前記絶縁層を分子線エピタキシー（ＭＢ
Ｅ）法により形成させてもよい。The insulating layer is formed by molecular beam epitaxy (MB).
It may be formed by the method E).
【００２１】また、本発明の半導体装置は、ＧａＡｓ半
導体層と、ＭｇＳ、ＭｇＳＳｅ、及びＣａＺｎＳからな
るグループから選ばれた材料からなり、該半導体層上に
形成された絶縁層と、該絶縁層上に形成された導電性電
極とを有し、そのことにより、上記目的が達成される。Further, the semiconductor device of the present invention comprises a GaAs semiconductor layer, a material selected from the group consisting of MgS, MgSSe, and CaZnS, and an insulating layer formed on the semiconductor layer; And the conductive electrode formed thereon, whereby the above object is achieved.
【００２２】前記導電性電極に印加された電圧によって
前記ＧａＡｓ半導体層内に反転層を形成させる構成であ
ってもよい。[0022] The inversion layer may be formed in the GaAs semiconductor layer by a voltage applied to the conductive electrode.
【００２３】前記ＧａＡｓ半導体層上にそれぞれ設けら
れたソース電極及びドレイン電極を更に有し、前記反転
層を介して該ソース電極と該ドレイン電極間に電流が流
れる構成であってもよい。The semiconductor device may further include a source electrode and a drain electrode provided on the GaAs semiconductor layer, respectively, and a current may flow between the source electrode and the drain electrode via the inversion layer.
【００２４】[0024]
【作用】絶縁層を構成する化学種を溶解させた硫化アン
モニウム溶液にＧａＡｓ基板を浸すことにより、ＧａＡ
ｓ表面の自然酸化層を除去し、表面に存在していたダン
グリングボンドを硫黄により終端化させることができる
ので、界面準位の極めて低いＧａＡｓ表面を用意するこ
とができる。このＧａＡｓ表面に電着により絶縁層を形
成することによって界面準位の極めて少ないＧａＡｓ／
絶縁膜界面を備えたＭＩＳ構造を形成する。絶縁層とし
てＭｇＳやＭｇＳｅ、ＣａＺｎＳを用いれば、これらの
材料の格子常数はＧａＡｓの格子常数とほぼ一致するた
め、界面準位の発生原因となる欠陥をＧａＡｓ表面に発
生させることも抑制できる。更にバンドギャップが大き
いため、絶縁性を備えている。従って、界面準位が少な
く、高い耐圧を有するＭＩＳ構造を形成することができ
る。 [Action] Anhydrous sulfide in which the chemical species constituting the insulating layer are dissolved
By dipping a GaAs substrate in a monium solution,
s Remove the natural oxide layer on the surface and remove the
Gring bonds can be terminated with sulfur
Therefore, prepare a GaAs surface with an extremely low interface state.
Can be. An insulating layer is formed on the GaAs surface by electrodeposition.
By forming GaAs /
An MIS structure having an insulating film interface is formed. As an insulating layer
If MgS, MgSe, and CaZnS are used,
The lattice constant of the material almost coincides with the lattice constant of GaAs.
As a result, defects that cause the generation of interface states are generated on the GaAs surface.
It can also suppress the production. Larger band gap
Therefore, it has insulating properties. Therefore, there are few interface states.
And a MIS structure having a high breakdown voltage can be formed.
You.
【００２５】[0025]
【００２６】[0026]
【００２７】硫化アンモニウム溶液に替えてＨ2Ｓガス
またはＨ2Ｓｅガスで表面処理し、ＭＯＣＶＤやＭＢＥ
法により、これらの絶縁層を形成しても同様に、優れた
ＭＩＳ構造が得られる。Surface treatment is performed with H 2 S gas or H 2 Se gas instead of ammonium sulfide solution, and MOCVD or MBE
Even if these insulating layers are formed by the method, an excellent MIS structure can be similarly obtained.
【００２８】また、ＧａＡｓ基板表面を硫化アンモニウ
ムで表面処理し、アルミニウム膜を堆積後、アンモニア
ガスに曝して窒化アルミニウムに変換しても同様に優れ
たＭＩＳ構造が得られる。Similarly, an excellent MIS structure can be obtained by treating the surface of a GaAs substrate with ammonium sulfide, depositing an aluminum film, and exposing it to ammonia gas to convert it to aluminum nitride.
【００２９】[0029]
【実施例】以下に本発明を実施例について説明する。The present invention will be described below with reference to examples.
【００３０】（参考例１） 図１（ｄ）はＭＩＳ型ダイオードの断面を示している。
このＭＩＳ型ダイオードはＧａＡｓ基板１と、ＧａＡｓ
基板１上に形成された窒化層１０と、窒化層１０上に形
成された導電性電極１７とを有している。また、窒化層
１０が形成されていないＧａＡｓ基板１の面にはオーミ
ック電極１６が形成されている。導電性電極１７に印加
する電圧に応じてＧａＡｓ基板１中の窒化層１０との界
面近傍に反転層２０が形成される。[0030] (Reference Example 1) FIG. 1 (d) shows a section of the M IS diode.
This MIS type diode comprises a GaAs substrate 1 and a GaAs substrate.
It has a nitride layer 10 formed on the substrate 1 and a conductive electrode 17 formed on the nitride layer 10. An ohmic electrode 16 is formed on the surface of the GaAs substrate 1 where the nitride layer 10 is not formed. An inversion layer 20 is formed in the GaAs substrate 1 near the interface with the nitride layer 10 according to the voltage applied to the conductive electrode 17.
【００３１】図１（ａ）から図１（ｄ）を参照しながら
本参考例によるＭＩＳ型ダイオードの製造方法を説明す
る。[0031] illustrating a manufacturing method of a MIS diode according while referring to the reference example to FIG. 1 (d) from Fig. 1 (a).
【００３２】図１（ａ）に示すように、ＧａＡｓ基板１
をＵＶオゾンクリーナー装置のチャンバー２内のヒータ
ー３の上に配置する。本参考例及び以下に説明する参考
例２から３及び実施例１から実施例６においてｎ型の導
電性を有し、１ｘ１０17ｃｍ-3程度のキャリア濃度を有
するＧａＡｓ基板１を用いるが、ｐ型の基板を用いても
良く、またキャリア濃度も用途に応じて調整してよい。
ＵＶオゾンクリーナー装置にはオゾン発生機（オゾナイ
ザー）６とＵＶ（紫外線）ランプ４が備えられており、
オゾン発生機（オゾナイザー）６で発生したオゾンはチ
ャンバー２内へ導入される。またＵＶランプ４で発生し
た紫外線は石英窓５を介してＧａＡｓ基板１へ照射され
る。As shown in FIG. 1A, a GaAs substrate 1
Is placed on the heater 3 in the chamber 2 of the UV ozone cleaner device. This reference example and reference explained below
In Examples 2 to 3 and Examples 1 to 6 , the GaAs substrate 1 having n-type conductivity and having a carrier concentration of about 1 × 10 17 cm −3 is used, but a p-type substrate may be used. Further, the carrier concentration may be adjusted according to the application.
The UV ozone cleaner device is provided with an ozone generator (ozonizer) 6 and a UV (ultraviolet) lamp 4,
Ozone generated by an ozone generator (ozonizer) 6 is introduced into the chamber 2. Ultraviolet light generated by the UV lamp 4 is applied to the GaAs substrate 1 through the quartz window 5.
【００３３】ヒータ３を用いてＧａＡｓ基板１を約２０
０℃の温度に加熱し、約３０分間オゾン雰囲気中でＧａ
Ａｓ基板１の表面に紫外線を照射する。このヒータ３に
よる加熱は１００℃から３００℃の範囲の温度で行うこ
とが好ましい。これによりＧａＡｓ基板１の表面領域が
酸化し、表面に酸化層７を形成する。形成される酸化層
の厚さは、約３０ｎｍである。The GaAs substrate 1 is heated to about 20
Heated to a temperature of 0 ° C., and heated for 30 minutes in an ozone atmosphere.
The surface of the As substrate 1 is irradiated with ultraviolet rays. The heating by the heater 3 is preferably performed at a temperature in the range of 100 ° C. to 300 ° C. Thereby, the surface region of the GaAs substrate 1 is oxidized, and an oxide layer 7 is formed on the surface. The thickness of the formed oxide layer is about 30 nm.
【００３４】次に、図１（ｂ）に示すように、ＧａＡｓ
基板１を赤外線ランプアニール装置内の熱電対モニタ８
を配したカーボンサセプタ９上に表面が上になるように
配置する。カーボンサセプタ９は導入口１４及び排出口
１５を備えた石英炉１３に納められている。石英炉１３
の外側には赤外線ランプ１１が取り付けられており、赤
外線ランプ１１の外側は反射板１２で覆われている。Next, as shown in FIG.
The substrate 1 is connected to a thermocouple monitor 8 in an infrared lamp annealing apparatus.
Is disposed on the carbon susceptor 9 on which the surface of the carbon susceptor 9 is disposed. The carbon susceptor 9 is housed in a quartz furnace 13 having an inlet 14 and an outlet 15. Quartz furnace 13
An infrared lamp 11 is attached to the outside, and the outside of the infrared lamp 11 is covered with a reflector 12.
【００３５】導入口１４を介して石英炉１３へアンモニ
アガスを導入し、赤外線ランプ１１を用いてＧａＡｓ基
板１を加熱する。ＧａＡｓ基板１の温度は熱電対モニタ
８で検出される。約８００℃の温度で２０秒間、アンモ
ニア雰囲気中ＧａＡｓ基板１をアニールすることによ
り、酸化層７は効率よく窒化され、窒化層１０に変化す
る。このアニールは約７００℃から８５０℃の範囲の温
度及び約５秒から３０秒間の時間で行うことが好まし
い。Ammonia gas is introduced into the quartz furnace 13 through the inlet 14 and the GaAs substrate 1 is heated using the infrared lamp 11. The temperature of the GaAs substrate 1 is detected by a thermocouple monitor 8. By annealing the GaAs substrate 1 in an ammonia atmosphere at a temperature of about 800 ° C. for 20 seconds, the oxide layer 7 is efficiently nitrided and turned into a nitride layer 10. This anneal is preferably performed at a temperature in the range of about 700 ° C. to 850 ° C. and a time of about 5 to 30 seconds.
【００３６】図１（ｃ）に示すように、ＧａＡｓ基板１
の裏面にＡｕＧｅ合金を蒸着後、４５０℃の温度で３０
秒間、アルゴン雰囲気中でアロイを行いオーミック電極
１６を形成する。As shown in FIG. 1C, the GaAs substrate 1
AuGe alloy is deposited on the back surface of
Alloying is performed in an argon atmosphere for 2 seconds to form an ohmic electrode 16.
【００３７】その後、図１（ｄ）に示すように、窒化層
１０上に所定のパターンを有し、アルミニウムからなる
導電性電極１７を形成する。導電性電極１７としてチタ
ン、金、白金など他の金属を用いてもよいし、これらの
金属を積層した多層構造の導電性電極を形成してもよ
い。これにより、ＭＩＳ型ダイオードが完成する。Thereafter, as shown in FIG. 1D, a conductive electrode 17 having a predetermined pattern on the nitride layer 10 and made of aluminum is formed. As the conductive electrode 17, another metal such as titanium, gold, or platinum may be used, or a conductive electrode having a multilayer structure in which these metals are stacked may be formed. Thus, the MIS diode is completed.
【００３８】本参考例の方法によれば、まずＧａＡｓ基
板の表面領域がオゾンにより酸化され、酸化物が形成さ
れる。この際、ＧａＡｓ基板は比較的低温に保たれてお
り、かつ、反応を促進させるために紫外線を用いるた
め、ＧａＡｓ基板にダメージを与えることなくＧａＡｓ
基板表面にＧａＡｓ酸化層を形成することができる。[0038] According to the method of the present reference example, the surface area of the first GaAs substrate is oxidized by ozone, oxides are formed. At this time, since the GaAs substrate is kept at a relatively low temperature and ultraviolet rays are used to promote the reaction, the GaAs substrate is not damaged without damaging the GaAs substrate.
A GaAs oxide layer can be formed on the substrate surface.
【００３９】そして、アンモニアガス雰囲気中、高温
で、短時間アニールすることによりＧａＡｓ酸化層中の
酸素が窒素に置き換わり、主に窒化ガリウム（ＧａＮ）
からなる窒化層が形成される。Then, by annealing in an ammonia gas atmosphere at a high temperature for a short time, oxygen in the GaAs oxide layer is replaced by nitrogen, and mainly gallium nitride (GaN)
Is formed.
【００４０】ＧａＮはＩＩＩ−Ｖ族化合物半導体である
が、約３.４ｅＶのエネルギーギャップを有している。
このため、不純物の添加されていないＧａＮは高い絶縁
性を備えており、絶縁層として用いることができる。ま
た、窒化層とＧａＡｓ基板との界面はもとのＧａＡｓ基
板の内部に形成される。従って、用いるＧａＡｓ基板の
表面にはじめに生じていたダメージの影響やプラズマ処
理による影響を受けることがなく、界面準位密度のたい
へん少ない絶縁層／半導体界面を得ることができ、良好
な特性を有するＭＩＳ型素子を得ることができる。GaN is a group III-V compound semiconductor, but has an energy gap of about 3.4 eV.
Therefore, GaN to which impurities are not added has high insulating properties, and can be used as an insulating layer. The interface between the nitride layer and the GaAs substrate is formed inside the original GaAs substrate. Therefore, the insulating layer / semiconductor interface having a very low interface state density can be obtained without being affected by the damage initially occurring on the surface of the GaAs substrate to be used or by the plasma treatment, and the MIS having excellent characteristics can be obtained. A mold element can be obtained.
【００４１】（参考例２） 図２（ｅ）はＭＩＳ型ダイオードの断面を示している。
このＭＩＳ型ダイオードはＧａＡｓ基板１と、ＧａＡｓ
基板１上に形成された窒化アルミニウム層２２と、窒化
アルミニウム層２２上に形成された導電性電極１７とを
有している。また、窒化アルミニウム層２２が形成され
ていないＧａＡｓ基板１の面にはオーミック電極１６が
形成されている。導電性電極１７に印加する電圧に応じ
てＧａＡｓ基板１中の窒化アルミニウム層２２との界面
近傍に反転層２０が形成される。[0041] (Reference Example 2) FIG. 2 (e) shows a section of the M IS diode.
This MIS type diode is composed of a GaAs substrate 1 and a GaAs substrate.
It has an aluminum nitride layer 22 formed on the substrate 1 and a conductive electrode 17 formed on the aluminum nitride layer 22. The ohmic electrode 16 is formed on the surface of the GaAs substrate 1 on which the aluminum nitride layer 22 is not formed. An inversion layer 20 is formed in the GaAs substrate 1 near the interface with the aluminum nitride layer 22 according to the voltage applied to the conductive electrode 17.
【００４２】図２（ａ）から図２（ｅ）を参照しながら
本参考例によるＭＩＳ型ダイオードの製造方法を説明す
る。[0042] Referring to FIG. 2 (e) from FIGS. 2 (a) will be described a manufacturing method of a MIS diode according present embodiment.
【００４３】図２（ａ）に示すように、ＧａＡｓ基板１
を硫化アンモニウム溶液１８に浸し、表面処理を行う。
これにより、ＧａＡｓ基板の表面に形成されていた自然
酸化層が硫化アンモニウム溶液１８に溶解し、同時にＧ
ａＡｓ基板１の表面に多数存在するダングリングボンド
が１原子層の硫黄１９により終端化される。硫化アンモ
ニウム溶液としては無色の（ＮＨ4）2Ｓ溶液を用いても
よいし、黄色で硫黄の含有量の多い（ＮＨ4）2Ｓx溶液
を用いてもよい。As shown in FIG. 2A, the GaAs substrate 1
Is immersed in an ammonium sulfide solution 18 to perform surface treatment.
As a result, the natural oxide layer formed on the surface of the GaAs substrate is dissolved in the ammonium sulfide solution 18 and
Many dangling bonds existing on the surface of the aAs substrate 1 are terminated by one atomic layer of sulfur 19. As the ammonium sulfide solution, a colorless (NH 4 ) 2 S solution or a yellow (NH 4 ) 2 S x solution containing a large amount of sulfur may be used.
【００４４】次に図２（ｂ）に示すように、１原子層の
硫黄１９が形成されたＧａＡｓ基板１上にアルミニウム
層２１（厚さ：１０ｎｍ）を蒸着により形成する。アル
ミニウム層２１は５〜１５ｎｍの厚さを有していること
が好ましい。そして図２（ｃ）に示すように、ＧａＡｓ
基板１を赤外線ランプアニール装置内にセットする。赤
外線アニール装置は参考例１で説明したものと同様の構
造を有しており、同じ構成要素には同一の参照符号を付
している。Next, as shown in FIG. 2B, an aluminum layer 21 (thickness: 10 nm) is formed on the GaAs substrate 1 on which one atomic layer of sulfur 19 has been formed by vapor deposition. The aluminum layer 21 preferably has a thickness of 5 to 15 nm. Then, as shown in FIG.
The substrate 1 is set in an infrared lamp annealing apparatus. Infrared annealing apparatus has the same structure as that described in Reference Example 1, the same components are denoted by the same reference numerals.
【００４５】アンモニアガスを導入口１４を介して石英
炉１３内に導入し、アンモニアガス雰囲気中で約５００
℃、６０秒間ＧａＡｓ基板１をアニールする。アニール
は、約４５０〜５５０℃の範囲の温度で３０〜１００秒
の時間行うことが好ましい。これにより、ＧａＡｓ基板
１の表面のアルミニウム層２１は窒化されて絶縁性の窒
化アルミニウム層２２に変換される。このため、良好な
界面特性を保ったＧａＡｓ／ＡｌＮ絶縁層界面が得られ
る。Ammonia gas is introduced into the quartz furnace 13 through the introduction port 14, and about 500 mm in an ammonia gas atmosphere.
Anneal the GaAs substrate 1 at 60 ° C. for 60 seconds. Annealing is preferably performed at a temperature in the range of about 450-550 ° C. for a time of 30-100 seconds. Thus, the aluminum layer 21 on the surface of the GaAs substrate 1 is nitrided and converted into an insulating aluminum nitride layer 22. For this reason, a GaAs / AlN insulating layer interface with good interface characteristics can be obtained.
【００４６】次に図２（ｄ）に示すように、ＧａＡｓ基
板１の裏面にＡｕＧｅ合金を蒸着後、４５０℃の温度で
３０秒間アルゴン雰囲気中アロイを行いオーミック電極
１６を形成する。Next, as shown in FIG. 2D, after an AuGe alloy is deposited on the back surface of the GaAs substrate 1, alloying is performed at 450 ° C. for 30 seconds in an argon atmosphere to form an ohmic electrode 16.
【００４７】その後、図２（ｅ）に示すように、窒化ア
ルミニウム層２２に所定のパターンを有し、アルミニウ
ムからなる導電性電極１７を形成する。導電性電極１７
としてチタン、金、白金など他の金属を用いてもよい
し、これらの金属を積層した多層構造の導電性電極を形
成してもよい。これにより、ＭＩＳ型ダイオードが完成
する。Thereafter, as shown in FIG. 2E, a conductive electrode 17 having a predetermined pattern on the aluminum nitride layer 22 and made of aluminum is formed. Conductive electrode 17
Other metals such as titanium, gold, and platinum may be used, or a multi-layered conductive electrode in which these metals are stacked may be formed. Thus, the MIS diode is completed.
【００４８】本参考例による製造方法によれば、ＧａＡ
ｓ基板を硫化アンモニウム溶液中に浸すことにより、Ｇ
ａＡｓ基板の表面は１原子層の硫黄でパッシベーション
される。続いて、ＧａＡｓ基板の表面にアルミニウム膜
を形成することにより、界面準位密度が非常に少ないＧ
ａＡｓ／Ａｌ界面を形成できる。従って、アルミニウム
膜を窒化することにより、良好な界面特性を保ったＧａ
Ａｓ／ＡｌＮ絶縁層界面が得られ、特性の優れたＭＩＳ
型素子を得ることができる。[0048] According to the manufacturing method according to the present reference example, GaA
By immersing the substrate in an ammonium sulfide solution, G
The surface of the aAs substrate is passivated with one atomic layer of sulfur. Subsequently, by forming an aluminum film on the surface of the GaAs substrate, G having a very low interface state density is obtained.
An aAs / Al interface can be formed. Therefore, by nitriding the aluminum film, Ga having good interface characteristics is maintained.
MIS with excellent As / AlN insulation layer interface
A mold element can be obtained.
【００４９】（参考例３） 図３（ｄ）はＭＩＳ型ダイオードの断面を示している。
このＭＩＳ型ダイオードはＧａＡｓ基板１と、ＧａＡｓ
基板１上に形成されたＩｎＰ薄層２３と、ＩｎＰ薄層２
３上に形成された窒化ケイ素層２４と、窒化ケイ素層２
４上に形成された導電性電極１７とを有している。ま
た、ＩｎＰ薄層２３が形成されていないＧａＡｓ基板１
の面にはオーミック電極１６が形成されている。導電性
電極１７に印加する電圧に応じてＧａＡｓ基板１中のＩ
ｎＰ薄層２３との界面近傍に反転層２０が形成される。[0049] (Reference Example 3) FIG. 3 (d) shows a cross section of M IS diode.
This MIS type diode is composed of a GaAs substrate 1 and a GaAs substrate.
InP thin layer 23 formed on substrate 1 and InP thin layer 2
3, a silicon nitride layer 24 formed on
4 and a conductive electrode 17 formed thereon. The GaAs substrate 1 on which the InP thin layer 23 is not formed
The ohmic electrode 16 is formed on the surface. I in the GaAs substrate 1 depends on the voltage applied to the conductive electrode 17.
The inversion layer 20 is formed near the interface with the nP thin layer 23.
【００５０】図３（ａ）から図３（ｄ）を参照しながら
本参考例によるＭＩＳ型ダイオードの製造方法を説明す
る。[0050] Figure 3 a manufacturing method of a MIS diode according while referring to the Reference Example (a) FIG. 3 and (d) described.
【００５１】図３（ａ）に示すように、ＧａＡｓ基板１
上にＩｎＰ薄層２３をＭＯＶＣＤ法を用いてエピタキシ
ャル成長させる。ＭＢＥ法を用いてもよい。ＩｎＰ薄層
２３は臨界膜厚（約３ｎｍ）以下の厚さを有しているこ
とが好ましく、２ｎｍ以下の厚さを有していることが更
に好ましい。ＧａＡｓとＩｎＰとは約３．８％の格子不
整合が生じるが、格子不整合による転移が発生しない最
大の厚さである臨界膜厚以下であれば、ＧａＡｓ／Ｉｎ
Ｐ界面に界面準位および転位はほとんど発生しない。As shown in FIG. 3A, the GaAs substrate 1
An InP thin layer 23 is epitaxially grown thereon using the MOVCD method. The MBE method may be used. The InP thin layer 23 preferably has a thickness of not more than the critical thickness (about 3 nm), and more preferably has a thickness of not more than 2 nm. Although about 3.8% of lattice mismatch occurs between GaAs and InP, GaAs / InP may be GaAs / InP if the thickness is less than the critical thickness, which is the maximum thickness at which dislocation due to the lattice mismatch does not occur.
Almost no interface states and dislocations occur at the P interface.
【００５２】次に図３（ｂ）に示すように、ＩｎＰ薄層
２３上に光ＣＶＤ法を用いて窒化ケイ素層２４（厚さ：
３０ｎｍ）を形成する。Next, as shown in FIG. 3B, a silicon nitride layer 24 (thickness:
30 nm).
【００５３】図３（ｃ）に示すように、ＧａＡｓ基板１
の裏面にＡｕＧｅ合金を蒸着後、４５０℃の温度で３０
秒間アルゴン雰囲気中アロイを行いオーミック電極１６
を形成する。As shown in FIG. 3C, the GaAs substrate 1
AuGe alloy is deposited on the back surface of
Alloy in an argon atmosphere for 2 seconds to form an ohmic electrode 16
To form
【００５４】その後、図３（ｄ）に示すように、窒化ケ
イ素層２４上に所定のパターンを有し、アルミニウムか
らなる導電性電極１７を形成する。導電性電極１７とし
てチタン、金、白金など他の金属を用いてもよいし、こ
れらの金属を積層した多層構造の導電性電極を形成して
もよい。これにより、ＭＩＳ型ダイオードが完成する。Thereafter, as shown in FIG. 3D, a conductive electrode 17 having a predetermined pattern on the silicon nitride layer 24 and made of aluminum is formed. As the conductive electrode 17, another metal such as titanium, gold, or platinum may be used, or a conductive electrode having a multilayer structure in which these metals are stacked may be formed. Thus, the MIS diode is completed.
【００５５】本参考例の製造方法によればＧａＡｓ基板
上に臨界膜厚以下の厚さを有するＩｎＰ層がエピタキシ
ャル成長される。そのため、ＧａＡｓ／ＩｎＰ界面は界
面準位の少ない、また転位等の極めて少ない良好な特性
が得られる。本質的にＩｎＰ／絶縁層界面は、ＧａＡｓ
／絶縁層界面に較べ、界面準位の少ない良好な特性が得
られるため、ＧａＡｓ／ＩｎＰ／絶縁層構造にすること
により、良好なＭＩＳ型素子を得ることができる。[0055] According to the manufacturing method of the present embodiment InP layer having a critical film thickness or less thick on the GaAs substrate is epitaxially grown. Therefore, the GaAs / InP interface has good characteristics with few interface states and extremely few dislocations. Essentially, the InP / insulating layer interface is GaAs
As compared with the / insulating layer interface, good characteristics with less interface states can be obtained, and a good MIS element can be obtained by adopting a GaAs / InP / insulating layer structure.
【００５６】（実施例１） 図４（ｃ）は本発明によるＭＩＳ型ダイオードの断面を
示している。本発明のＭＩＳ型ダイオードはＧａＡｓ基
板１と、ＧａＡｓ基板１上に形成された有機絶縁層２９
と、有機絶縁層２９上に形成された導電性電極１７とを
有している。また、有機絶縁層２９が形成されていない
ＧａＡｓ基板１の面にはオーミック電極１６が形成され
ている。導電性電極１７に印加する電圧に応じてＧａＡ
ｓ基板１中の有機絶縁層２９との界面近傍に反転層２０
が形成される。Example 1 FIG. 4C shows a cross section of a MIS diode according to the present invention. The MIS diode of the present invention includes a GaAs substrate 1 and an organic insulating layer 29 formed on the GaAs substrate 1.
And a conductive electrode 17 formed on the organic insulating layer 29. The ohmic electrode 16 is formed on the surface of the GaAs substrate 1 where the organic insulating layer 29 is not formed. GaAs according to the voltage applied to the conductive electrode 17
The inversion layer 20 is provided near the interface with the organic insulating layer 29 in the s-substrate 1.
Is formed.
【００５７】図４（ａ）から図４（ｃ）を参照しながら
本実施例によるＭＩＳ型ダイオードの製造方法を説明す
る。A method of manufacturing the MIS diode according to the present embodiment will be described with reference to FIGS.
【００５８】図４（ａ）に示すように、ＧａＡｓ基板１
の裏面にＡｕＧｅ合金を蒸着後、４５０℃の温度で３０
秒間アルゴン雰囲気中アロイを行い、オーミック電極１
６を形成する。As shown in FIG. 4A, the GaAs substrate 1
AuGe alloy is deposited on the back surface of
Alloy in an argon atmosphere for 2 seconds, and the ohmic electrode 1
6 is formed.
【００５９】次に図４（ｂ）に示すように、硫黄原子を
含む有機物、たとえばｎ−オクタデシルメルカプタン
（ＣＨ3（ＣＨ2）17ＳＨ）を溶解させた硫化アンモニウ
ム溶液２５を用意する。ｎ−オクタデシルメルカプタン
は後にＧａＡｓ基板１に形成される絶縁層の構成種とな
る。ＧａＡｓ基板１をテフロン製サセプタ２６に取り付
け、ＧａＡｓ基板１を硫化アンモニウム溶液２５に浸
す。硫化アンモニウム溶液としては無色の（ＮＨ4）2Ｓ
溶液を用いてもよいし、黄色で硫黄の含有量の多い（Ｎ
Ｈ4）2Ｓx溶液を用いてもよい。白金からなる対向電極
２７も硫化アンモニウム溶液２５に浸し、ＧａＡｓ基板
１を陽極とし、対向電極２７が陰極となるように、定電
流源２８をＧａＡｓ基板１のオーミック電極１６及び対
向電極２７に接続する。この様な構成を用いてＧａＡｓ
基板１の表面上に有機絶縁層２９を電着する。Next, as shown in FIG. 4B, an ammonium sulfide solution 25 in which an organic material containing a sulfur atom, for example, n-octadecyl mercaptan (CH 3 (CH 2 ) 17 SH) is dissolved is prepared. The n-octadecyl mercaptan is a constituent type of an insulating layer formed on the GaAs substrate 1 later. The GaAs substrate 1 is attached to a Teflon susceptor 26, and the GaAs substrate 1 is immersed in an ammonium sulfide solution 25. Colorless (NH 4 ) 2 S as ammonium sulfide solution
Solution or a yellow, sulfur-rich (N
An H 4 ) 2 S x solution may be used. The counter electrode 27 made of platinum is also immersed in the ammonium sulfide solution 25, and the constant current source 28 is connected to the ohmic electrode 16 and the counter electrode 27 of the GaAs substrate 1 so that the GaAs substrate 1 serves as an anode and the counter electrode 27 serves as a cathode. . GaAs using such a configuration
An organic insulating layer 29 is electrodeposited on the surface of the substrate 1.
【００６０】ＧａＡｓ基板１を硫化アンモニウム溶液２
５に浸すと、まず、ＧａＡｓ基板１の表面に形成されて
いた自然酸化層が硫化アンモニウム溶液２５に溶解し、
同時にＧａＡｓ基板１の表面に多数存在するダングリン
グボンドが１原子層の硫黄１９により終端化される。続
いて、硫化アンモニウム溶液２５中で弱酸として解離し
ていたｎ−オクタデシルメルカプタンがＧａＡｓ基板１
表面で酸化され硫黄を含む有機化合物として電着し、有
機絶縁層２９が形成される。ＧａＡｓ基板１の裏面はテ
フロン製サセプタ２６に密着しているので、裏面に有機
絶縁層は電着されない。有機絶縁層２９の厚さは、Ｇａ
Ａｓ基板１に流れる電流の電流密度及び時間により調節
することができ、２０ｎｍ〜５０ｎｍの範囲であること
が好ましい。また有機絶縁層を構成する化学種としては
１−ヘキサデカンチオール（ＣＨ3（ＣＨ2）15ＳＨ）な
どを用いることができる。また、形成される有機絶縁層
の均一性を向上させるために攪拌子３０等を用いて硫化
アンモニウム溶液２５を攪拌することが好ましい。A GaAs substrate 1 is treated with an ammonium sulfide solution 2
5, first, the natural oxide layer formed on the surface of the GaAs substrate 1 is dissolved in the ammonium sulfide solution 25,
At the same time, many dangling bonds existing on the surface of the GaAs substrate 1 are terminated by one atomic layer of sulfur 19. Subsequently, n-octadecyl mercaptan, which has been dissociated as a weak acid in the ammonium sulfide solution 25, is added to the GaAs substrate 1
Electrodeposition is performed as an organic compound that is oxidized on the surface and contains sulfur, and an organic insulating layer 29 is formed. Since the back surface of the GaAs substrate 1 is in close contact with the susceptor 26 made of Teflon, no organic insulating layer is electrodeposited on the back surface. The thickness of the organic insulating layer 29 is Ga
It can be adjusted by the current density and time of the current flowing through the As substrate 1, and is preferably in the range of 20 nm to 50 nm. In addition, as a chemical species constituting the organic insulating layer, 1-hexadecanethiol (CH 3 (CH 2 ) 15 SH) or the like can be used. Further, in order to improve the uniformity of the formed organic insulating layer, it is preferable to stir the ammonium sulfide solution 25 using a stirrer 30 or the like.
【００６１】その後、図４（ｃ）に示すように、有機絶
縁層２９に所定のパターンを有し、アルミニウムからな
る導電性電極１７を形成する。導電性電極１７としてチ
タン、金、白金など他の金属を用いてもよいし、これら
の金属を積層した多層構造の導電性電極を形成してもよ
い。これにより、ＭＩＳ型ダイオードが完成する。Thereafter, as shown in FIG. 4C, a conductive electrode 17 having a predetermined pattern on the organic insulating layer 29 and made of aluminum is formed. As the conductive electrode 17, another metal such as titanium, gold, or platinum may be used, or a conductive electrode having a multilayer structure in which these metals are stacked may be formed. Thus, the MIS diode is completed.
【００６２】本実施例による製造方法によれば、ＧａＡ
ｓ基板を硫化アンモニウム溶液中に浸すことにより、Ｇ
ａＡｓ基板の表面は１原子層の硫黄でパッシベーション
される。続いて、ＧａＡｓ基板の表面に有機絶縁層を電
着させることにより、界面準位密度が非常に少ないＧａ
Ａｓ／絶縁層界面を形成できる。このため、界面準位密
度のたいへん少ない良好なＭＩＳ型素子を得ることがで
きる。According to the manufacturing method of this embodiment, GaAs
By immersing the substrate in an ammonium sulfide solution, G
The surface of the aAs substrate is passivated with one atomic layer of sulfur. Subsequently, by depositing an organic insulating layer on the surface of the GaAs substrate, Ga having a very low interface state density is obtained.
An As / insulating layer interface can be formed. Therefore, a good MIS element having a very low interface state density can be obtained.
【００６３】（実施例２） 図５（ｄ）は本発明によるＭＩＳ型ダイオードの断面を
示している。本発明のＭＩＳ型ダイオードはＧａＡｓ基
板１と、ＧａＡｓ基板１上に形成されたＭｇＳ層３４
と、ＭｇＳ層３４上に形成された導電性電極１７とを有
している。また、ＭｇＳ層３４が形成されていないＧａ
Ａｓ基板１の面にはオーミック電極１６が形成されてい
る。導電性電極１７に印加する電圧に応じてＧａＡｓ基
板１中のＭｇＳ層３４との界面近傍に反転層２０が形成
される。Embodiment 2 FIG. 5D shows a cross section of a MIS diode according to the present invention. The MIS diode of the present invention includes a GaAs substrate 1 and an MgS layer 34 formed on the GaAs substrate 1.
And a conductive electrode 17 formed on the MgS layer 34. Further, Ga without the MgS layer 34 is formed.
An ohmic electrode 16 is formed on the surface of the As substrate 1. The inversion layer 20 is formed near the interface with the MgS layer 34 in the GaAs substrate 1 according to the voltage applied to the conductive electrode 17.
【００６４】図５（ａ）から図５（ｃ）を参照しながら
本実施例によるＭＩＳ型ダイオードの製造方法を説明す
る。The method of manufacturing the MIS diode according to the present embodiment will be described with reference to FIGS. 5A to 5C.
【００６５】図５（ａ）に示すように、マグネシウムを
含む化合物、たとえば酸化マグネシウム（ＭｇＯ）を溶
解させた硫化アンモニウム溶液３１を用意する。マグネ
シウムは後にＧａＡｓ基板１に形成される絶縁層の構成
種となる。硫化アンモニウム溶液中のマグネシウムの濃
度を調節することにより、ＭｇＳの組成を調節すること
ができる。硫化アンモニウム溶液としては無色の（ＮＨ
4）2Ｓ溶液を用いてもよいし、黄色で硫黄の含有量の多
い（ＮＨ4）2Ｓx溶液を用いてもよい。As shown in FIG. 5A, a compound containing magnesium, for example, an ammonium sulfide solution 31 in which magnesium oxide (MgO) is dissolved is prepared. Magnesium becomes a constituent species of an insulating layer formed on the GaAs substrate 1 later. By adjusting the concentration of magnesium in the ammonium sulfide solution, the composition of MgS can be adjusted. As an ammonium sulfide solution, colorless (NH
4 ) A 2 S solution may be used, or a (NH 4 ) 2 S x solution containing yellow and having a high sulfur content may be used.
【００６６】ＧａＡｓ基板１をテフロン製サセプタ２６
に取り付け、ＧａＡｓ基板１を硫化アンモニウム溶液３
１に浸す。白金からなる対向電極３２も硫化アンモニウ
ム溶液３１に浸し、ＧａＡｓ基板１を陰極とし、対向電
極３２が陽極となるように、定電流源３３をＧａＡｓ基
板１及び対向電極３２に電気的に接続する。この様な構
成を用いてＧａＡｓ基板１の表面上にＭｇＳ層３４を電
着する。The GaAs substrate 1 is replaced with a susceptor 26 made of Teflon.
And GaAs substrate 1 with ammonium sulfide solution 3
Immerse in 1. The counter electrode 32 made of platinum is also immersed in the ammonium sulfide solution 31, and the constant current source 33 is electrically connected to the GaAs substrate 1 and the counter electrode 32 so that the GaAs substrate 1 serves as a cathode and the counter electrode 32 serves as an anode. Using such a configuration, the MgS layer 34 is electrodeposited on the surface of the GaAs substrate 1.
【００６７】ＧａＡｓ基板１を硫化アンモニウム溶液３
１に浸すと、まず、ＧａＡｓ基板１の表面に形成されて
いた自然酸化層が硫化アンモニウム溶液３１に溶解し、
同時にＧａＡｓ基板の表面に多数存在するダングリング
ボンドが１原子層の硫黄１９により終端化される。続い
て、硫化アンモニウム溶液３１中に溶解していたマグネ
シウムイオン（Ｍｇ2+）がＧａＡｓ基板１表面で還元さ
れ、還元されたマグネシウムは硫化アンモニウム溶液３
１に溶解していた硫黄（Ｓ）とともにＭｇＳとしてＧａ
Ａｓ基板１表面に電着する。この結果、図５（ｂ）に示
されるように、ＧａＡｓ基板１上にＭｇＳ層３４が形成
される。ＧａＡｓ基板１の裏面はテフロン製サセプタ２
６に密着しているので、裏面にＭｇＳ層は電着されな
い。ＭｇＳ層３４の厚さは、ＧａＡｓ基板１に流れる電
流の電流密度及び時間により調節することができ、２０
ｎｍ〜５０ｎｍの範囲であることが好ましい。また、形
成される絶縁層の均一性を向上させるために攪拌子３０
等を用いて、硫化アンモニウム溶液３１を攪拌すること
が好ましい。The GaAs substrate 1 is treated with an ammonium sulfide solution 3
1, first, the natural oxide layer formed on the surface of the GaAs substrate 1 is dissolved in the ammonium sulfide solution 31,
At the same time, many dangling bonds existing on the surface of the GaAs substrate are terminated by one atomic layer of sulfur 19. Subsequently, magnesium ions (Mg 2+ ) dissolved in the ammonium sulfide solution 31 are reduced on the surface of the GaAs substrate 1, and the reduced magnesium is added to the ammonium sulfide solution 3.
Ga as MgS together with sulfur (S) dissolved in
Electrodeposit on the surface of the As substrate 1. As a result, an MgS layer 34 is formed on the GaAs substrate 1 as shown in FIG. The back surface of the GaAs substrate 1 is a susceptor 2 made of Teflon.
6, the MgS layer is not electrodeposited on the back surface. The thickness of the MgS layer 34 can be adjusted by the current density and time of the current flowing through the GaAs substrate 1,
It is preferably in the range of nm to 50 nm. Further, a stirrer 30 is used to improve the uniformity of the formed insulating layer.
It is preferable to stir the ammonium sulfide solution 31 using the method described above.
【００６８】次に、図５（ｃ）に示すように、ＧａＡｓ
基板１の裏面にＡｕＧｅ合金を蒸着後、４５０℃の温度
で３０秒間アルゴン雰囲気中アロイを行い、オーミック
電極１６を形成する。Next, as shown in FIG.
After depositing an AuGe alloy on the back surface of the substrate 1, alloying is performed at 450 ° C. for 30 seconds in an argon atmosphere to form an ohmic electrode 16.
【００６９】その後、図５（ｄ）に示すように、ＭｇＳ
層３４上に、所定のパターンを有し、アルミニウムから
なる導電性電極１７を形成する。導電性電極１７として
チタン、金、白金など他の金属を用いてもよいし、これ
らの金属を積層した多層構造の導電性電極を形成しても
よい。これにより、ＭＩＳ型ダイオードが完成する。Thereafter, as shown in FIG.
A conductive electrode 17 having a predetermined pattern and made of aluminum is formed on the layer 34. As the conductive electrode 17, another metal such as titanium, gold, or platinum may be used, or a conductive electrode having a multilayer structure in which these metals are stacked may be formed. Thus, the MIS diode is completed.
【００７０】本実施例による製造方法によれば、ＧａＡ
ｓ基板を硫化アンモニウム溶液中に浸すことにより、Ｇ
ａＡｓ基板の表面は１原子層の硫黄でパッシベーション
される。続いて、ＧａＡｓ基板の表面にＭｇＳ層を電着
させることにより、ＧａＡｓ基板表面が大気中の酸素に
ふれることなくＭｇＳ層を形成することができる。ま
た、図６に示すように、ＭｇＳはＧａＡｓと極めて近い
格子定数を有しているため、ＭｇＳ層に接するＧａＡｓ
表面付近において、界面準位密度および転位欠陥密度は
大変少なくなる。更に、ＭｇＳはＩＩ−ＶＩ族化合物半
導体であるが、約４．５ｅＶのエネルギーギャップを有
していが、不純物の添加されていないＭｇＳは高い絶縁
性を備えており、絶縁層として用いることができる。従
って、界面準位密度が大変少なく、耐圧の高い良好なＭ
ＩＳ型素子を得ることができる。According to the manufacturing method of this embodiment, GaAs
By immersing the substrate in an ammonium sulfide solution, G
The surface of the aAs substrate is passivated with one atomic layer of sulfur. Subsequently, by depositing an MgS layer on the surface of the GaAs substrate, the MgS layer can be formed without the surface of the GaAs substrate being exposed to oxygen in the atmosphere. Further, as shown in FIG. 6, MgS has a lattice constant very close to that of GaAs.
Near the surface, the interface state density and dislocation defect density are very low. Further, MgS is a II-VI group compound semiconductor and has an energy gap of about 4.5 eV, but MgS to which impurities are not added has high insulating properties and can be used as an insulating layer. . Therefore, the interface state density is very small,
An IS element can be obtained.
【００７１】（実施例３） 図７（ｃ）は本発明によるＭＩＳ型ダイオードの断面を
示している。本発明のＭＩＳ型ダイオードはＧａＡｓ基
板１と、ＧａＡｓ基板１上に形成されたＭｇＳＳｅ層３
７と、ＭｇＳＳｅ層３７上に形成された導電性電極１７
とを有している。また、ＭｇＳＳｅ層３７が形成されて
いないＧａＡｓ基板１の面にはオーミック電極１６が形
成されている。導電性電極１７に印加する電圧に応じて
ＧａＡｓ基板１中のＭｇＳＳｅ層３７との界面近傍に反
転層２０が形成される。Embodiment 3 FIG. 7C shows a cross section of an MIS diode according to the present invention. The MIS diode of the present invention includes a GaAs substrate 1 and an MgSSe layer 3 formed on the GaAs substrate 1.
7 and a conductive electrode 17 formed on the MgSSe layer 37.
And The ohmic electrode 16 is formed on the surface of the GaAs substrate 1 on which the MgSSe layer 37 is not formed. The inversion layer 20 is formed near the interface with the MgSSe layer 37 in the GaAs substrate 1 according to the voltage applied to the conductive electrode 17.
【００７２】図７（ａ）から図７（ｃ）を参照しながら
本実施例によるＭＩＳ型ダイオードの製造方法を説明す
る。A method of manufacturing the MIS diode according to the present embodiment will be described with reference to FIGS. 7A to 7C.
【００７３】図７（ａ）に示すように、マグネシウム及
びセレンを含む化合物、たとえば酸化マグネシウム（Ｍ
ｇＯ）と酸化セレン（ＳｅＯ2）を溶解させた硫化アン
モニウム溶液３６を用意する。粉末状のセレンを硫化ア
ンモニウム溶液３６に溶解させてもよい。マグネシウム
及びセレンは後にＧａＡｓ基板１に形成される絶縁層
（ＭｇＳＳｅ層）の構成種となる。硫化アンモニウム溶
液中のマグネシウム及びセレンの濃度を調節することに
より、ＭｇＳＳｅの組成を調節することができる。硫化
アンモニウム溶液としては無色の（ＮＨ4）2Ｓ溶液を用
いてもよいし、黄色で硫黄の含有量の多い（ＮＨ4）2Ｓ
x溶液を用いてもよい。As shown in FIG. 7A, a compound containing magnesium and selenium, for example, magnesium oxide (M
gO) and an ammonium sulfide solution 36 in which selenium oxide (SeO 2 ) is dissolved are prepared. Selenium in powder form may be dissolved in the ammonium sulfide solution 36. Magnesium and selenium are constituent species of an insulating layer (MgSSe layer) formed on the GaAs substrate 1 later. By adjusting the concentrations of magnesium and selenium in the ammonium sulfide solution, the composition of MgSSe can be adjusted. It may be used colorless (NH 4) 2 S solution as ammonium sulfide solution, a lot of the content of sulfur in yellow (NH 4) 2 S
An x solution may be used.
【００７４】ＧａＡｓ基板１をテフロン製サセプタ２６
に取り付け、ＧａＡｓ基板１を硫化アンモニウム溶液３
６に浸す。白金からなる対向電極３２も硫化アンモニウ
ム溶液３６に浸し、ＧａＡｓ基板１を陰極とし、対向電
極３２が陽極となるように、定電流源３３をＧａＡｓ基
板１及び対向電極３２に電気的に接続する。この様な構
成を用いてＧａＡｓ基板１の表面上にＭｇＳＳｅ層３７
を電着する。The GaAs substrate 1 is replaced with a susceptor 26 made of Teflon.
And GaAs substrate 1 with ammonium sulfide solution 3
Immerse in 6. The counter electrode 32 made of platinum is also immersed in the ammonium sulfide solution 36, and the constant current source 33 is electrically connected to the GaAs substrate 1 and the counter electrode 32 so that the GaAs substrate 1 serves as a cathode and the counter electrode 32 serves as an anode. Using such a configuration, the MgSSe layer 37 is formed on the surface of the GaAs substrate 1.
Electrodeposit.
【００７５】ＧａＡｓ基板１を硫化アンモニウム溶液３
６に浸すと、まず、ＧａＡｓ基板１の表面に形成されて
いた自然酸化層が硫化アンモニウム溶液３６に溶解し、
同時にＧａＡｓ基板の表面に多数存在するダングリング
ボンドが１原子層の硫黄またはセレン３８により終端化
される。続いて、硫化アンモニウム溶液３６中に溶解し
ていたマグネシウムイオン（Ｍｇ2+）がＧａＡｓ基板１
表面で還元され、還元されたマグネシウムは硫化アンモ
ニウム溶液３６に溶解していた硫黄（Ｓ）及びセレン
（Ｓｅ）とともにＭｇＳＳｅとしてＧａＡｓ基板１表面
に電着する。この結果、図７（ｂ）に示されるように、
ＧａＡｓ基板１上にＭｇＳＳｅ層３７が形成される。Ｇ
ａＡｓ基板１の裏面はテフロン製サセプタ２６に密着し
ているので、裏面にＭｇＳＳｅ層は電着されない。Ｍｇ
ＳＳｅ層３７の厚さは、ＧａＡｓ基板１に流れる電流の
電流密度及び時間により調節することができ、２０ｎｍ
〜５０ｎｍの範囲であることが好ましい。また、形成さ
れる絶縁層の均一性を向上させるために攪拌子３０等を
用いて硫化アンモニウム溶液３６を攪拌することが好ま
しい。The GaAs substrate 1 is treated with an ammonium sulfide solution 3
6, the natural oxide layer formed on the surface of the GaAs substrate 1 is first dissolved in the ammonium sulfide solution 36,
At the same time, many dangling bonds existing on the surface of the GaAs substrate are terminated by one atomic layer of sulfur or selenium 38. Subsequently, magnesium ions (Mg 2+ ) dissolved in the ammonium sulfide solution 36 are added to the GaAs substrate 1.
The reduced magnesium on the surface is electrodeposited on the surface of the GaAs substrate 1 as MgSSe together with sulfur (S) and selenium (Se) dissolved in the ammonium sulfide solution 36. As a result, as shown in FIG.
The MgSSe layer 37 is formed on the GaAs substrate 1. G
Since the back surface of the aAs substrate 1 is in close contact with the susceptor 26 made of Teflon, the MgSSe layer is not electrodeposited on the back surface. Mg
The thickness of the SSe layer 37 can be adjusted by the current density and time of the current flowing through the GaAs substrate 1 and is 20 nm.
It is preferably in the range of 50 nm to 50 nm. Further, in order to improve the uniformity of the formed insulating layer, it is preferable to stir the ammonium sulfide solution 36 using the stirrer 30 or the like.
【００７６】次に、図７（ｃ）に示すように、ＧａＡｓ
基板１の裏面にＡｕＧｅ合金を蒸着後、４５０℃の温度
で３０秒間アルゴン雰囲気中アロイを行い、オーミック
電極１６を形成する。ＭｇＳＳｅ層３７上に、所定のパ
ターンを有し、アルミニウムからなる導電性電極１７を
形成する。導電性電極１７としてチタン、金、白金など
他の金属を用いてもよいし、これらの金属を積層した多
層構造の導電性電極を形成してもよい。これにより、Ｍ
ＩＳ型ダイオードが完成する。Next, as shown in FIG.
After depositing an AuGe alloy on the back surface of the substrate 1, alloying is performed at 450 ° C. for 30 seconds in an argon atmosphere to form an ohmic electrode 16. A conductive electrode 17 having a predetermined pattern and made of aluminum is formed on the MgSSe layer 37. As the conductive electrode 17, another metal such as titanium, gold, or platinum may be used, or a conductive electrode having a multilayer structure in which these metals are stacked may be formed. This gives M
The IS type diode is completed.
【００７７】本実施例による製造方法によれば、ＧａＡ
ｓ基板を硫化アンモニウム溶液中に浸すことにより、Ｇ
ａＡｓ基板の表面は１原子層の硫黄あるいはセレンでパ
ッシベーションされる。続いて、ＧａＡｓ基板の表面に
ＭｇＳＳｅ層を電着させることにより、ＧａＡｓ基板表
面が大気中の酸素にふれることなくＭｇＳＳｅ層を形成
することができる。また、図６に示すように、ＭｇＳＳ
ｅはＧａＡｓと格子整合することができるため、ＭｇＳ
Ｓｅ層に接するＧａＡｓ表面付近において、界面準位密
度および転位欠陥密度は大変少なくなる。更に、ＭｇＳ
ＳｅはＩＩ−ＶＩ族化合物半導体であるが、約４．４ｅ
Ｖのエネルギーギャップを有しているため、不純物の添
加されていないＭｇＳＳｅは高い絶縁性を備えており、
絶縁層として用いることができる。従って、界面準位密
度が大変少なく、耐圧の高い良好なＭＩＳ型素子を得る
ことができる。According to the manufacturing method of this embodiment, GaAs
By immersing the substrate in an ammonium sulfide solution, G
The surface of the aAs substrate is passivated with one atomic layer of sulfur or selenium. Subsequently, by depositing an MgSSe layer on the surface of the GaAs substrate, the MgSSe layer can be formed without the surface of the GaAs substrate being exposed to oxygen in the atmosphere. Further, as shown in FIG.
e can lattice match with GaAs, so that MgS
Near the GaAs surface in contact with the Se layer, the interface state density and the dislocation defect density are very low. Furthermore, MgS
Se is a II-VI group compound semiconductor, but about 4.4e
MgSSe to which an impurity is not added has a high insulating property because it has an energy gap of V,
It can be used as an insulating layer. Therefore, a good MIS element having a very low interface state density and a high withstand voltage can be obtained.
【００７８】（実施例４） 図８（ｃ）は本発明によるＭＩＳ型ダイオードの断面を
示している。本発明のＭＩＳ型ダイオードはＧａＡｓ基
板１と、ＧａＡｓ基板１上に形成されたＣａＺｎＳ層４
２と、ＣａＺｎＳ層４２上に形成された導電性電極１７
とを有している。また、ＣａＺｎＳ層４２が形成されて
いないＧａＡｓ基板１の面にはオーミック電極１６が形
成されている。導電性電極１７に印加する電圧に応じて
ＧａＡｓ基板１中のＣａＺｎＳ層４２との界面近傍に反
転層２０が形成される。Embodiment 4 FIG. 8C shows a cross section of an MIS diode according to the present invention. The MIS diode of the present invention includes a GaAs substrate 1 and a CaZnS layer 4 formed on the GaAs substrate 1.
2 and the conductive electrode 17 formed on the CaZnS layer 42
And The ohmic electrode 16 is formed on the surface of the GaAs substrate 1 where the CaZnS layer 42 is not formed. The inversion layer 20 is formed near the interface with the CaZnS layer 42 in the GaAs substrate 1 according to the voltage applied to the conductive electrode 17.
【００７９】図８（ａ）から図８（ｃ）を参照しながら
本実施例によるＭＩＳ型ダイオードの製造方法を説明す
る。A method of manufacturing the MIS diode according to the present embodiment will be described with reference to FIGS. 8A to 8C.
【００８０】図８（ａ）に示すように、カルシウム及び
亜鉛を含む化合物、たとえば酸化カルシウム（ＣａＯ）
と酸化亜鉛（ＺｎＯ）を溶解させた硫化アンモニウム溶
液４１を用意する。カルシウム及び亜鉛は後にＧａＡｓ
基板１に形成される絶縁層の構成種となる。硫化アンモ
ニウム溶液中のカルシウム及び亜鉛の濃度を調節するこ
とにより、ＣａＺｎＳの組成を調節することができる。
硫化アンモニウム溶液としては無色の（ＮＨ4）2Ｓ溶液
を用いてもよいし、黄色で硫黄の含有量の多い（Ｎ
Ｈ4）2Ｓx溶液を用いてもよい。As shown in FIG. 8A, a compound containing calcium and zinc, for example, calcium oxide (CaO)
And an ammonium sulfide solution 41 in which zinc oxide (ZnO) is dissolved. Calcium and zinc will later be GaAs
This is a constituent type of the insulating layer formed on the substrate 1. By adjusting the concentrations of calcium and zinc in the ammonium sulfide solution, the composition of CaZnS can be adjusted.
As the ammonium sulfide solution, a colorless (NH 4 ) 2 S solution may be used, or a yellow sulfur-rich (N
An H 4 ) 2 S x solution may be used.
【００８１】ＧａＡｓ基板１をテフロン製サセプタ２６
に取り付け、ＧａＡｓ基板１を硫化アンモニウム溶液４
１に浸す。白金からなる対向電極３２も硫化アンモニウ
ム溶液４１に浸し、ＧａＡｓ基板１を陰極とし、対向電
極３２が陽極となるように、定電流源３３をＧａＡｓ基
板１及び対向電極３２に電気的に接続する。この様な構
成を用いてＧａＡｓ基板１の表面上にＣａＺｎＳ層４２
を電着する。The GaAs substrate 1 is replaced with a susceptor 26 made of Teflon.
And GaAs substrate 1 with ammonium sulfide solution 4
Immerse in 1. The counter electrode 32 made of platinum is also immersed in the ammonium sulfide solution 41, and the constant current source 33 is electrically connected to the GaAs substrate 1 and the counter electrode 32 so that the GaAs substrate 1 serves as a cathode and the counter electrode 32 serves as an anode. Using such a configuration, a CaZnS layer 42 is formed on the surface of the GaAs substrate 1.
Electrodeposit.
【００８２】ＧａＡｓ基板１を硫化アンモニウム溶液４
１に浸すと、まず、ＧａＡｓ基板１の表面に形成されて
いた自然酸化層が硫化アンモニウム溶液４１に溶解し、
同時にＧａＡｓ基板の表面に多数存在するダングリング
ボンドが１原子層の硫黄１９により終端化される。続い
て、硫化アンモニウム溶液４１中に溶解していたカルシ
ウムイオン（Ｃａ2+）及び亜鉛イオン（Ｚｎ2+）がＧａ
Ａｓ基板１表面で還元され、還元されたカルシウム及び
亜鉛は硫化アンモニウム溶液４１に溶解していた硫黄
（Ｓ）とともにＣａＺｎＳとしてＧａＡｓ基板１表面に
電着する。この結果、図８（ｂ）に示されるように、Ｇ
ａＡｓ基板１上にＣａＺｎＳ層４２が形成される。Ｇａ
Ａｓ基板１の裏面はテフロン製サセプタ２６に密着して
いるので、裏面にＣａＺｎＳ層は電着されない。ＣａＺ
ｎＳ層４２の厚さは、ＧａＡｓ基板１に流れる電流の電
流密度及び時間により調節することができ、２０ｎｍ〜
５０ｎｍの範囲であることが好ましい。また、形成され
る絶縁層の均一性を向上させるために攪拌子３０等を用
いて硫化アンモニウム溶液４１を攪拌することが好まし
い。The GaAs substrate 1 is treated with an ammonium sulfide solution 4
1, first, the natural oxide layer formed on the surface of the GaAs substrate 1 is dissolved in the ammonium sulfide solution 41,
At the same time, many dangling bonds existing on the surface of the GaAs substrate are terminated by one atomic layer of sulfur 19. Subsequently, calcium ions (Ca 2+ ) and zinc ions (Zn 2+ ) dissolved in the ammonium sulfide solution 41 are converted into Ga ions.
The reduced calcium and zinc on the surface of the As substrate 1 are electrodeposited on the surface of the GaAs substrate 1 as CaZnS together with the sulfur (S) dissolved in the ammonium sulfide solution 41. As a result, as shown in FIG.
The CaZnS layer 42 is formed on the aAs substrate 1. Ga
Since the back surface of the As substrate 1 is in close contact with the susceptor 26 made of Teflon, the CaZnS layer is not electrodeposited on the back surface. CaZ
The thickness of the nS layer 42 can be adjusted by the current density and the time of the current flowing through the GaAs substrate 1 and is 20 nm to
Preferably it is in the range of 50 nm. Further, in order to improve the uniformity of the formed insulating layer, it is preferable to stir the ammonium sulfide solution 41 using the stirrer 30 or the like.
【００８３】次に、図８（ｃ）に示すように、ＧａＡｓ
基板１の裏面にＡｕＧｅ合金を蒸着後、４５０℃の温度
で３０秒間アルゴン雰囲気中アロイを行い、オーミック
電極１６を形成する。ＣａＺｎＳ層４２上に、所定のパ
ターンを有し、アルミニウムからなる導電性電極１７を
形成する。導電性電極１７としてチタン、金、白金など
他の金属を用いてもよいし、これらの金属を積層した多
層構造の導電性電極を形成してもよい。これにより、Ｍ
ＩＳ型ダイオードが完成する。Next, as shown in FIG.
After depositing an AuGe alloy on the back surface of the substrate 1, alloying is performed at 450 ° C. for 30 seconds in an argon atmosphere to form an ohmic electrode 16. A conductive electrode 17 having a predetermined pattern and made of aluminum is formed on the CaZnS layer 42. As the conductive electrode 17, another metal such as titanium, gold, or platinum may be used, or a conductive electrode having a multilayer structure in which these metals are stacked may be formed. This gives M
The IS type diode is completed.
【００８４】本実施例による製造方法によれば、ＧａＡ
ｓ基板を硫化アンモニウム溶液中に浸すことにより、Ｇ
ａＡｓ基板の表面は１原子層の硫黄でパッシベーション
される。続いて、ＧａＡｓ基板の表面にＣａＺｎＳ層を
電着させることにより、ＧａＡｓ基板表面が大気中の酸
素にふれることなくＣａＺｎＳ層を形成することができ
る。また、図６に示すように、ＣａＺｎＳはＧａＡｓと
格子整合することができるため、ＣａＺｎＳ層に接する
ＧａＡｓ表面付近において、界面準位密度および転位欠
陥密度は大変少なくなる。更に、ＣａＺｎＳはＩＩ−Ｖ
Ｉ族化合物半導体であるが、約４．２ｅＶのエネルギー
ギャップを有しているため、不純物の添加されていない
ＣａＺｎＳは高い絶縁性を備えており、絶縁層として用
いることができる。従って、界面準位密度が大変少な
く、耐圧の高い良好なＭＩＳ型素子を得ることができ
る。According to the manufacturing method of this embodiment, GaAs
By immersing the substrate in an ammonium sulfide solution, G
The surface of the aAs substrate is passivated with one atomic layer of sulfur. Subsequently, by depositing a CaZnS layer on the surface of the GaAs substrate, the CaZnS layer can be formed without the surface of the GaAs substrate being exposed to oxygen in the atmosphere. Further, as shown in FIG. 6, since CaZnS can lattice-match with GaAs, the interface state density and the dislocation defect density are very low near the GaAs surface in contact with the CaZnS layer. Further, CaZnS is II-V
Although it is a group I compound semiconductor, it has an energy gap of about 4.2 eV, and thus CaZnS to which impurities are not added has high insulating properties and can be used as an insulating layer. Therefore, a good MIS element having a very low interface state density and a high withstand voltage can be obtained.
【００８５】（実施例５） 図９（ｄ）は本発明によるＭＩＳ型ダイオードの断面を
示している。本発明のＭＩＳ型ダイオードはＧａＡｓ基
板１と、ＧａＡｓ基板１上に形成されたＭｇＳＳｅ層４
８と、ＭｇＳＳｅ層４８上に形成された導電性電極１７
とを有している。また、ＭｇＳＳｅ層４８が形成されて
いないＧａＡｓ基板１の面にはオーミック電極１６が形
成されている。導電性電極１７に印加する電圧に応じて
ＧａＡｓ基板１中のＭｇＳＳｅ層４８との界面近傍に反
転層２０が形成される。(Embodiment 5 ) FIG. 9D shows a cross section of an MIS diode according to the present invention. The MIS diode of the present invention includes a GaAs substrate 1 and an MgSSe layer 4 formed on the GaAs substrate 1.
8 and the conductive electrode 17 formed on the MgSSe layer 48
And The ohmic electrode 16 is formed on the surface of the GaAs substrate 1 where the MgSSe layer 48 is not formed. The inversion layer 20 is formed near the interface with the MgSSe layer 48 in the GaAs substrate 1 according to the voltage applied to the conductive electrode 17.
【００８６】図９（ａ）から図９（ｄ）を参照しながら
本実施例によるＭＩＳ型ダイオードの製造方法を説明す
る。A method of manufacturing the MIS diode according to the present embodiment will be described with reference to FIGS. 9A to 9D.
【００８７】図９（ａ）に示すようにＧａＡｓ基板１を
ＭＯＣＶＤ装置の反応炉４５内のカーボン製サセプター
４６に保持する。カーボン製サセプター４６は、反応炉
４５の外側に設けられた高周波コイル４７によって高周
波誘導加熱され、所定の温度に加熱することができる。As shown in FIG. 9A, the GaAs substrate 1 is held on a carbon susceptor 46 in a reaction furnace 45 of a MOCVD apparatus. The carbon susceptor 46 is subjected to high frequency induction heating by a high frequency coil 47 provided outside the reaction furnace 45 and can be heated to a predetermined temperature.
【００８８】まず、Ｈ2ＳガスまたはＨ2Ｓｅガスを反応
炉４５へ導入し、２５０から４００℃、好ましくは３０
０℃に加熱されたＧａＡｓ基板１の表面を２０分間これ
らのガスに曝す。これにより、ＧａＡｓ基板１の表面の
自然酸化層は除去され、ＧａＡｓ基板１の表面はＳ原子
またはＳｅ原子でパッシベーションされる。ＧａＡｓ基
板１の表面の酸化層が塩酸などにより除去されており、
表面が十分清浄で、表面準位が少なければ、Ｈ2Ｓガス
またはＨ2Ｓｅガスに曝す工程は省略してもよい。First, H 2 S gas or H 2 Se gas is introduced into the reaction furnace 45, and the temperature is from 250 to 400 ° C., preferably 30 ° C.
The surface of the GaAs substrate 1 heated to 0 ° C. is exposed to these gases for 20 minutes. As a result, the natural oxide layer on the surface of the GaAs substrate 1 is removed, and the surface of the GaAs substrate 1 is passivated with S atoms or Se atoms. The oxide layer on the surface of the GaAs substrate 1 has been removed with hydrochloric acid or the like,
If the surface is sufficiently clean and the surface level is small, the step of exposing to H 2 S gas or H 2 Se gas may be omitted.
【００８９】次に、ＩＩ族原料ガスとして有機金属化合
物の（Ｃ5Ｈ5）2Ｍｇ、ＶＩ族原料ガスとしてＨ2Ｓ及び
Ｈ2Ｓｅ、並びにキャリアガスとしてＨ2ガスを用いて、
ＧａＡｓ基板１と格子整合するＭｇＳＳｅ層４８を成長
させる（図８（ｂ））。ＭｇＳＳｅ層４８は２０ｎｍか
ら５０ｎｍの厚さを有していることが好ましい。本実施
例では５０ｎｍの厚さを有するＭｇＳＳｅ層４８を形成
する。Next, using (C 5 H 5) 2 Mg , a VI group material gas H 2 S and H 2 Se, and H 2 gas as a carrier gas of the organic metal compound as a II group material gas,
An MgSSe layer 48 that lattice-matches with the GaAs substrate 1 is grown (FIG. 8B). The MgSSe layer 48 preferably has a thickness of 20 nm to 50 nm. In this embodiment, the MgSSe layer 48 having a thickness of 50 nm is formed.
【００９０】次に、図９（ｃ）に示すように、ＧａＡｓ
基板１の裏面にＡｕＧｅ合金を蒸着後、４５０℃の温度
で３０秒間アルゴン雰囲気中アロイを行い、オーミック
電極１６を形成する。更に図８（ｄ）に示すように、Ｍ
ｇＳＳｅ層４８上に、所定のパターンを有し、アルミニ
ウムからなる導電性電極１７を形成する。導電性電極１
７としてチタン、金、白金など他の金属を用いてもよい
し、これらの金属を積層した多層構造の導電性電極を形
成してもよい。これにより、ＭＩＳ型ダイオードが完成
する。Next, as shown in FIG.
After depositing an AuGe alloy on the back surface of the substrate 1, alloying is performed at 450 ° C. for 30 seconds in an argon atmosphere to form an ohmic electrode 16. Further, as shown in FIG.
A conductive electrode 17 having a predetermined pattern and made of aluminum is formed on the gSSe layer 48. Conductive electrode 1
As 7, another metal such as titanium, gold, platinum or the like may be used, or a conductive electrode having a multilayer structure in which these metals are laminated may be formed. Thus, the MIS diode is completed.
【００９１】本実施例による製造方法によれば、ＧａＡ
ｓ基板をＨ2ＳガスまたはＨ2Ｓｅガスに曝すことによ
り、ＧａＡｓ基板の表面は１原子層の硫黄でパッシベー
ションされる。続いて、ＧａＡｓ基板の表面にＭｇＳＳ
ｅ層をエピタキシャル成長させることにより、ＧａＡｓ
基板表面が大気中の酸素にふれることなくＭｇＳＳｅ層
を形成することができる。また、図６に示すように、Ｍ
ｇＳＳｅはＧａＡｓと格子整合することができるため、
ＭｇＳＳｅ層に接するＧａＡｓ表面付近において、界面
準位密度および転位欠陥密度は大変少なくなる。ＭｇＳ
Ｓｅは約４．４ｅＶのエネルギーギャップを備えている
ので、絶縁層として十分機能する。従って、界面準位密
度が大変少なく、耐圧の高い、良好なＭＩＳ型素子を得
ることができる。According to the manufacturing method of this embodiment, GaAs
By exposing the s substrate to H 2 S gas or H 2 Se gas, the surface of the GaAs substrate is passivated with one atomic layer of sulfur. Subsequently, MgSS is applied to the surface of the GaAs substrate.
By growing the e layer epitaxially, GaAs
The MgSSe layer can be formed without the substrate surface touching oxygen in the atmosphere. Also, as shown in FIG.
Since gSSe can lattice-match with GaAs,
Near the GaAs surface in contact with the MgSSe layer, the interface state density and the dislocation defect density are very low. MgS
Since Se has an energy gap of about 4.4 eV, it sufficiently functions as an insulating layer. Therefore, a good MIS element having a very low interface state density and a high withstand voltage can be obtained.
【００９２】上記方法と同様の方法により、ＧａＡｓ基
板１上にＭｇＳ層を形成することができる。また、Ｇａ
Ａｓ基板表面をＨ2Ｓガスを用いてＳ原子でパッシベー
ションした後、ＩＩ族原料ガスとしてアルコキシド化合
物のＣａ（ＯＣＨ3）と有機金属化合物の（ＣＨ3）2Ｚ
ｎ、ＶＩ族原料ガスとしてＨ2Ｓ、キャリアガスとして
Ｈ2ガスをそれぞれ用いると、ＧａＡｓ基板と格子整合
の取れたＣａＺｎＳ層をＭＯＣＶＤ法にて成長させるこ
とができる。An MgS layer can be formed on the GaAs substrate 1 by the same method as described above. Also, Ga
After passivating the As substrate surface with S atoms using H 2 S gas, Ca (OCH 3 ) of an alkoxide compound and (CH 3 ) 2 Z of an organometallic compound are used as group II source gases.
When H 2 S is used as the n and VI group source gases and H 2 gas is used as the carrier gas, a CaZnS layer lattice-matched to the GaAs substrate can be grown by MOCVD.
【００９３】（実施例６） 図１０（ｃ）は本発明によるＭＩＳ型ダイオードの断面
を示している。本発明のＭＩＳ型ダイオードはＧａＡｓ
基板１と、ＧａＡｓ基板１上に形成されたＭｇＳＳｅ層
６１と、ＭｇＳＳｅ層６１上に形成された導電性電極１
７とを有している。また、ＭｇＳＳｅ層６１が形成され
ていないＧａＡｓ基板１の面にはオーミック電極１６が
形成されている。導電性電極１７に印加する電圧に応じ
てＧａＡｓ基板１中のＭｇＳＳｅ層６１との界面近傍に
反転層２０が形成される。Embodiment 6 FIG. 10C shows a cross section of a MIS diode according to the present invention. The MIS type diode of the present invention is made of GaAs.
A substrate 1, a MgSSe layer 61 formed on the GaAs substrate 1, and a conductive electrode 1 formed on the MgSSe layer 61.
7 are provided. An ohmic electrode 16 is formed on the surface of the GaAs substrate 1 on which the MgSSe layer 61 is not formed. The inversion layer 20 is formed near the interface with the MgSSe layer 61 in the GaAs substrate 1 according to the voltage applied to the conductive electrode 17.
【００９４】図１０（ａ）から図１０（ｃ）を参照しな
がら本実施例によるＭＩＳ型ダイオードの製造方法を説
明する。The method of manufacturing the MIS diode according to the present embodiment will be described with reference to FIGS. 10 (a) to 10 (c) .
【００９５】図１０（ａ）に示すように、ＭＢＥ装置の
超高真空チャンバー５１内の基板ホルダ５２に、ＧａＡ
ｓ基板１を保持する。基板ホルダ５２はヒーター５３を
備えており、ＧａＡｓ基板１を任意の温度に加熱するこ
とができる。超高真空チャンバー５１内は排気システム
５４を用いて高真空に保たれている。As shown in FIG. 10A, GaAs is placed on a substrate holder 52 in an ultra-high vacuum chamber 51 of the MBE apparatus.
The s substrate 1 is held. The substrate holder 52 includes a heater 53, and can heat the GaAs substrate 1 to an arbitrary temperature. The inside of the ultra-high vacuum chamber 51 is maintained at a high vacuum by using an exhaust system 54.
【００９６】まず、ヒータ５３を用いてＧａＡｓ基板１
を３００℃に保ちながら、Ｈ2Ｓガスを熱分解セル５５
を通して超高真空チャンバー５１へ導入し、シャッタ５
６を１５分間あけておくことにより、ＧａＡｓ基板１の
表面の自然酸化層を除去し、ＧａＡｓ基板１の表面をＳ
原子でパッシベーションさせる。Ｈ2Ｓガスの代わりに
Ｈ2Ｓｅガスを用い、Ｓｅ原子でＧａＡｓ基板１の表面
をパッシベーションしてもよい。また、ＧａＡｓ基板１
は２５０℃から４００℃の範囲で加熱すればよい。Ｇａ
Ａｓ基板１の表面の酸化層が塩酸などにより除去されて
おり、表面が十分清浄で、表面準位が少なければ、Ｈ2
ＳガスまたはＨ2Ｓｅガスに曝す工程は省略してもよ
い。First, the GaAs substrate 1 is
While maintaining the temperature at 300 ° C., the H 2 S gas is
Into the ultra-high vacuum chamber 51 through the
6 for 15 minutes to remove the natural oxide layer on the surface of the GaAs substrate 1 and remove the surface of the GaAs substrate 1
Passivate with atoms. The surface of the GaAs substrate 1 may be passivated with Se atoms by using H 2 Se gas instead of H 2 S gas. GaAs substrate 1
May be heated in the range of 250 ° C. to 400 ° C. Ga
If the oxide layer on the surface of the As substrate 1 has been removed with hydrochloric acid or the like, the surface is sufficiently clean and the surface level is small, H 2
The step of exposing to S gas or H 2 Se gas may be omitted.
【００９７】次に、図１０（ｂ）に示すように、Ｍｇ、
Ｓ、Ｓｅの固体ソース分子線セル５７、５８、及び５９
を用いてＧａＡｓ基板１上にＭｇＳＳｅ層６１をエピタ
キシャル成長させる。ＭｇＳＳｅ層６１は２０ｎｍから
５０ｎｍの厚さを有していることが好ましい。本実施例
では５０ｎｍの厚さを有するＭｇＳＳｅ層６１を形成す
る。各分子線セル５７〜５９及び熱分解セル５５から輻
射される熱により互いに影響しないように各セルの間に
は液体窒素シュラウド６０が設けられている。Next, as shown in FIG.
S, Se solid source molecular beam cells 57, 58, and 59
Is used to epitaxially grow the MgSSe layer 61 on the GaAs substrate 1. The MgSSe layer 61 preferably has a thickness of 20 nm to 50 nm. In this embodiment, the MgSSe layer 61 having a thickness of 50 nm is formed. A liquid nitrogen shroud 60 is provided between each of the molecular beam cells 57 to 59 so as not to affect each other by heat radiated from the pyrolysis cell 55.
【００９８】その後、図１０（ｃ）に示すように、Ｇａ
Ａｓ基板１の裏面にＡｕＧｅ合金を蒸着後、４５０℃の
温度で３０秒間アルゴン雰囲気中アロイを行い、オーミ
ック電極１６を形成する。更に図１０（ｃ）に示すよう
に、ＭｇＳＳｅ層６１上に、所定のパターンを有し、ア
ルミニウムからなる導電性電極１７を形成する。導電性
電極１７としてチタン、金、白金など他の金属を用いて
もよいし、これらの金属を積層した多層構造の導電性電
極を形成してもよい。これにより、ＭＩＳ型ダイオード
が完成する。Thereafter, as shown in FIG.
After depositing an AuGe alloy on the back surface of the As substrate 1, alloying is performed at 450 ° C. for 30 seconds in an argon atmosphere to form an ohmic electrode 16. Further, as shown in FIG. 10C, a conductive electrode 17 having a predetermined pattern and made of aluminum is formed on the MgSSe layer 61. As the conductive electrode 17, another metal such as titanium, gold, or platinum may be used, or a conductive electrode having a multilayer structure in which these metals are stacked may be formed. Thus, the MIS diode is completed.
【００９９】本実施例による製造方法によれば、ＧａＡ
ｓ基板をＨ2Ｓガスに曝すことにより、ＧａＡｓ基板の
表面は１原子層の硫黄でパッシベーションされる。続い
て、ＧａＡｓ基板の表面にＭｇＳＳｅ層をエピタキシャ
ル成長させることにより、ＧａＡｓ基板表面が大気中の
酸素にふれることなくＭｇＳＳｅ層を形成することがで
きる。また、図６に示すように、ＭｇＳＳｅはＧａＡｓ
と格子整合することができるため、ＭｇＳＳｅ層に接す
るＧａＡｓ表面付近において、界面準位密度および転位
欠陥密度は大変少なくなる。ＭｇＳＳｅは約４．４ｅＶ
のエネルギーギャップを備えているので、絶縁層として
十分機能する。従って、界面準位密度が大変少なく、耐
圧の高い良好なＭＩＳ型素子を得ることができる。According to the manufacturing method of this embodiment, GaAs
By exposing the s substrate to H 2 S gas, the surface of the GaAs substrate is passivated with one atomic layer of sulfur. Subsequently, the MgSSe layer can be formed on the surface of the GaAs substrate by epitaxial growth without exposing the surface of the GaAs substrate to oxygen in the atmosphere. As shown in FIG. 6, MgSSe is made of GaAs.
Therefore, the interface state density and the dislocation defect density are very low near the GaAs surface in contact with the MgSSe layer. MgSSe is about 4.4 eV
, It functions sufficiently as an insulating layer. Therefore, a good MIS element having a very low interface state density and a high withstand voltage can be obtained.
【０１００】上記方法と同様の方法により、ＧａＡｓ基
板１上にＭｇＳ層を形成することができる。The MgS layer can be formed on the GaAs substrate 1 by the same method as described above.
【０１０１】（ダイオード特性） 上述の実施例１から実施例６により製造されたＭＩＳダ
イオードは、いずれも良好な特性を示す。典型的な例と
して、実施例６の製造方法によるＭＩＳダイオードの特
性を示す。図１１は実施例６の製造方法によるＭＩＳダ
イオードの高周波（１ＭHz）および低周波（１０Hz）で
のＣ−Ｖ（容量−電圧）特性を示している。縦軸は、絶
縁層容量Ｃｉで規格化したものである。図１１から明ら
かなように、ＭＩＳダイオードは±３Ｖ程度の耐圧を備
えている。また、ＧａＡｓ半導体層に形成される蓄積領
域は印加電圧の変化に応じて急激に空乏領域へ変化し、
更にＧａＡｓ反転層が形成されることも確認される。(Diode Characteristics) Each of the MIS diodes manufactured according to the above-described first to sixth embodiments shows good characteristics. As a typical example, the characteristics of the MIS diode manufactured by the manufacturing method of the sixth embodiment will be described. FIG. 11 shows CV (capacitance-voltage) characteristics at high frequency (1 MHz) and low frequency (10 Hz) of the MIS diode according to the manufacturing method of the sixth embodiment. The vertical axis is standardized by the insulating layer capacitance Ci. As is clear from FIG. 11, the MIS diode has a withstand voltage of about ± 3 V. Further, the storage region formed in the GaAs semiconductor layer rapidly changes to a depletion region according to the change in the applied voltage,
It is also confirmed that a GaAs inversion layer is formed.
【０１０２】その他の実施例によるＭＩＳダイオードに
ついても、図１１と同様のＣ−Ｖ特性が得られ、反転層
の形成も認められる。In the MIS diodes according to the other embodiments, the same CV characteristics as those in FIG. 11 are obtained, and formation of an inversion layer is also recognized.
【０１０３】図１２は図１１のサンプルについて求めた
界面準位密度分布を示している。最低界面準位密度は１
０10cm-2eV-1のオーダーであり、大変低い。これより、
良好な界面特性が得られていることが分かる。その他の
実施例によるＭＩＳダイオードについても図１２と同様
のほぼ１０10cm-2eV-1のオーダーの最低界面準位密度が
得られ、良好な界面特性を示す。FIG. 12 shows an interface state density distribution obtained for the sample of FIG. The lowest interface state density is 1
It is on the order of 0 10 cm -2 eV -1 and very low. Than this,
It can be seen that good interface characteristics have been obtained. Also for the MIS diodes according to the other examples, a minimum interface state density on the order of approximately 10 10 cm −2 eV −1 similar to that in FIG. 12 is obtained, and good interface characteristics are exhibited.
【０１０４】（３端子素子の作製） 図１３（ａ）から図１３（ｆ）は上記実施例１から６に
おいて説明される方法を用いて製造されるＭＩＳダイオ
ードを含む３端子素子（相補型ＭＩＳＦＥＴ）の製造方
法を示している。(Production of Three-Terminal Device) FIGS. 13A to 13F show a three-terminal device (complementary MISFET) including a MIS diode manufactured by using the method described in the first to sixth embodiments. ) Shows the manufacturing method.
【０１０５】図１３（ａ）に示すように、半絶縁性Ｇａ
Ａｓ基板１０１上にフォトレジスト膜１０２ａを形成
後、フォトレジスト膜１０２ａをマスクとして半絶縁性
ＧａＡｓ基板１０１にＳｉイオンを注入し、ｎ+型ソー
ス領域１０３ａ及びｎ+型ドレイン領域１０３ｂを形成
する。注入エネルギは４０ｋｅＶであり、ドーズ量は５
×１０14cm-2である。As shown in FIG. 13A, semi-insulating Ga
After forming a photoresist film 102a on the As substrate 101, Si ions are implanted into the semi-insulating GaAs substrate 101 using the photoresist film 102a as a mask to form an n + -type source region 103a and an n + -type drain region 103b. The implantation energy is 40 keV and the dose is 5
× 10 14 cm -2 .
【０１０６】フォトレジスト膜１０２ａを除去後、図１
３（ｂ）に示すように、半絶縁性ＧａＡｓ基板１０１上
にフォトレジスト膜１０２ｂを形成する。フォトレジス
ト膜１０２ｂをマスクとして半絶縁性ＧａＡｓ基板１０
１にＭｇイオンを注入し、ｐ+型ソース領域１０４ａ及
びｐ+型ドレイン領域１０４ｂを形成する。注入エネル
ギは３０ｋｅＶであり、ドーズ量は５×１０14cm-2であ
る。After removing the photoresist film 102a, FIG.
As shown in FIG. 3B, a photoresist film 102b is formed on the semi-insulating GaAs substrate 101. Semi-insulating GaAs substrate 10 using photoresist film 102b as a mask
1 is implanted with Mg ions to form p + -type source region 104a and p + -type drain region 104b. The implantation energy is 30 keV and the dose is 5 × 10 14 cm −2 .
【０１０７】図１３（ｃ）に示すように、ＧａＡｓ基板
１０１表面全面にＣＶＤ法を用いて４００℃の温度でＳ
ｉＯ2膜１０５（厚さ：１５０ｎｍ）を形成後、８５０
℃、１０秒間の条件で急速熱処理（ＲＴＡ：ラピッドサ
ーマルアニール）を行い、ｎ+型ソース領域１０３ａ、
ｎ+型ドレイン領域１０３ｂ、ｐ+型ソース領域１０４
ａ、及びｐ+型ドレイン領域１０４ｂを活性化させる。
ＳｉＯ2膜１０５を弗酸で除去した後、図１３（ｄ）に
示すように、実施例６に従って、ＭＢＥ装置を用いて半
絶縁性ＧａＡｓ基板１０１表面をＨ2Ｓガスで表面処理
した後、ＭｇＳＳｅ層１１０（厚さ：５０ｎｍ）を成長
させる。As shown in FIG. 13C, the entire surface of the GaAs substrate 101 is subjected to CVD at a temperature of 400.degree.
After forming the iO 2 film 105 (thickness: 150 nm), 850
Rapid thermal annealing (RTA: rapid thermal annealing) is performed at 10 ° C. for 10 seconds to form an n + -type source region 103a,
N + type drain region 103b, p + type source region 104
a and the p + -type drain region 104b are activated.
After removing the SiO 2 film 105 with hydrofluoric acid, as shown in FIG. 13D, the surface of the semi-insulating GaAs substrate 101 is surface-treated with H 2 S gas using an MBE apparatus according to the sixth embodiment. A MgSSe layer 110 (thickness: 50 nm) is grown.
【０１０８】図１３（ｅ）に示すように、ｎ+型ソース
領域１０３ａ、ｎ+型ドレイン領域１０３ｂ、ｐ+型ソー
ス領域１０４ａ、及びｐ+型ドレイン領域１０４ｂの表
面が露出するようにＭｇＳＳｅ層１１０の一部を塩素ガ
ス（Ｃｌ2）でエッチングし、コンタクトホール１１１
ａ、１１１ｂ、１１２ａ、及び１１２ｂを、ＭｇＳＳｅ
層１１０に設ける。ｎ+型ソース領域１０３ａ及びｎ+型
ドレイン領域１０３ｂに挟まれた領域１１３並びにｐ+
型ソース領域１０４ａ及びｐ+型ドレイン領域１０４ｂ
に挟まれた領域１１５の上方に位置する部分のＭｇＳＳ
ｅ層１１０はゲート絶縁膜１１４及び１１６となる。As shown in FIG. 13E, the MgSSe layer is exposed so that the surfaces of the n + -type source region 103a, the n + -type drain region 103b, the p + -type source region 104a, and the p + -type drain region 104b are exposed. A part of 110 is etched with chlorine gas (Cl 2 ) to form a contact hole 111.
a, 111b, 112a, and 112b
The layer 110 is provided. Region 113 sandwiched between n + type source region 103a and n + type drain region 103b, and p +
Source region 104a and p + type drain region 104b
MgSS of the portion located above the region 115 sandwiched between
The e layer 110 becomes the gate insulating films 114 and 116.
【０１０９】リフトオフ法を用いてＡｕＧｅ合金層（図
示せず）をコンタクトホール１１１ａ及び１１１ｂ内の
ｎ+型ソース領域１０３ａ及びｎ+型ドレイン領域１０３
ｂに形成し、ＡｕＺｎ合金層（図示せず）をコンタクト
ホール１１２ａ及び１１２ｂ内のｐ+型ソース領域１０
４ａ及びｐ+型ドレイン領域１０４ｂを形成する。次い
で、半絶縁性ＧａＡｓ基板１０１を４００℃、１０秒間
の条件で急速熱処理（ＲＴＡ）し、これらの合金層と半
絶縁性ＧａＡｓ基板１０１とのオーミック接触を形成す
ることにより、ｎ+型ソース領域１０３ａ、ｎ+型ドレイ
ン領域１０３ｂ、ｐ+型ソース領域１０４ａ、及びｐ+型
ドレイン領域１０４ｂ上にｎ型ソース電極１０６ａ、ｎ
型ドレイン電極１０６ｂ、ｐ型ソース電極１０７ａ、及
びｐ型ドレイン電極１０７ｂをそれぞれ形成する。An AuGe alloy layer (not shown) is formed in the contact holes 111a and 111b by using a lift-off method to form n + -type source regions 103a and n + -type drain regions 103.
b, and an AuZn alloy layer (not shown) is formed in the p + -type source region 10 in the contact holes 112a and 112b.
4a and ap + type drain region 104b are formed. Next, the semi-insulating GaAs substrate 101 is subjected to rapid thermal processing (RTA) at 400 ° C. for 10 seconds to form an ohmic contact between these alloy layers and the semi-insulating GaAs substrate 101, thereby forming an n + -type source region. 103a, n + -type drain region 103b, p + -type source region 104a, and n + -type source electrode 106a, n
A drain electrode 106b, a p-type source electrode 107a, and a p-type drain electrode 107b are formed.
【０１１０】最後に図１３（ｆ）に示すように、リフト
オフ法を用いて、ゲート絶縁膜１１４及び１１６上にア
ルミニウムからなるゲート電極１１７及び１１８を形成
してｎ型ＭＩＳＦＥＴ１２０およびｐ型ＭＩＳＦＥＴ１
２１が完成する。Finally, as shown in FIG. 13F, gate electrodes 117 and 118 made of aluminum are formed on the gate insulating films 114 and 116 by using the lift-off method, and the n-type MISFET 120 and the p-type MISFET 1 are formed.
21 is completed.
【０１１１】図示していないが、引き続き、ｎ型ＭＩＳ
ＦＥＴ１２０およびｐ型ＭＩＳＦＥＴ１２１の各電極を
接続し、相補型ＦＥＴ集積回路を形成してもよい。Although not shown, the n-type MIS
The electrodes of the FET 120 and the p-type MISFET 121 may be connected to form a complementary FET integrated circuit.
【０１１２】ｎ型ＭＩＳＦＥＴ１２０において、半絶縁
性ＧａＡｓ基板１０１の領域１１３、領域１１３上に設
けられたゲート絶縁膜１１４、及びゲート絶縁膜上に設
けられたゲート電極１１７はＭＩＳ型構造を構成してい
る。ゲート電極１１７に印加される電圧に応じて、領域
１１３のゲート絶縁膜１１４との界面近傍に反転層１２
２が形成される。従って、反転層１２２及び反転層１２
２を挟むソース領域１０３ａ及びドレイン領域１０３ｂ
を介して、ソース電極１０６ａとドレイン電極１０６ｂ
とが電気的に接続され得る。In the n-type MISFET 120, the region 113 of the semi-insulating GaAs substrate 101, the gate insulating film 114 provided on the region 113, and the gate electrode 117 provided on the gate insulating film constitute an MIS structure. I have. In accordance with the voltage applied to the gate electrode 117, the inversion layer 12 is formed near the interface between the region 113 and the gate insulating film 114.
2 are formed. Therefore, the inversion layer 122 and the inversion layer 12
2 and source region 103a and drain region 103b
Through the source electrode 106a and the drain electrode 106b
Can be electrically connected.
【０１１３】これにより、ゲート電極１１７に印加する
電圧に応じて、反転層１２２の形成の有無あるいは反転
層１１３内のキャリア濃度を制御し、ソース電極１０６
ａとドレイン電極１０６ｂとを流れる電流を制御するト
ランジスタとして機能する。Thus, the presence or absence of the inversion layer 122 or the carrier concentration in the inversion layer 113 is controlled in accordance with the voltage applied to the gate electrode 117, and the
It functions as a transistor for controlling a current flowing through the drain electrode 106a and the drain electrode 106b.
【０１１４】ｐ型ＭＩＳＦＥＴ１２１においても同様に
反転層１２３が形成されることにより、ｐ型ＭＩＳＦＥ
Ｔ１はＭＩＳ型トランジスタとして機能する。Similarly, in the p-type MISFET 121, the inversion layer 123 is formed, so that the p-type MISFET 121 is formed.
T1 functions as a MIS transistor.
【０１１５】本発明のＭＩＳ型トランジスタはシリコン
に較べて電子移動度が約５倍大きいＧａＡｓ基板を用
い、ＭＩＳ型構造を備えているため、動作速度が速く、
低消費電力で動作する。The MIS transistor of the present invention uses a GaAs substrate having an electron mobility about five times larger than that of silicon and has a MIS structure, so that the operating speed is high.
Operates with low power consumption.
【０１１６】なお、上記の例ではＭＩＳＦＥＴの絶縁層
材料として、ＭｇＳＳｅ層について述べたが、ＭｇＳ層
やＣａＺｎＳ層を用いてもよい。また、絶縁層をＭＢＥ
法により形成しているが、実施例１〜６のいずれの方法
を用いてもよい。In the above example, the MgSSe layer is described as the insulating layer material of the MISFET. However, an MgS layer or a CaZnS layer may be used. Also, the insulating layer is made of MBE
Although it is formed by the method, any of the methods of Examples 1 to 6 may be used.
【０１１７】[0117]
【発明の効果】本発明によれば、ＧａＡｓ／絶縁層界面
において、界面準位密度が極めて低く、高い耐圧を有す
るＭＩＳ型構造の半導体装置が得られる。従って、シリ
コンＭＯＳＦＥＴ及びＧａＡｓＭＥＳＦＥＴの両方の利
点を備えた動作速度の速く、低消費電力のＭＩＳ型ＦＥ
Ｔが得られる。According to the present invention, a MIS type semiconductor device having a very low interface state density and a high breakdown voltage at the GaAs / insulating layer interface can be obtained. Therefore, a high operating speed, low power consumption MIS type FE having the advantages of both a silicon MOSFET and a GaAs MESFET.
T is obtained.
【図１】図１（ａ）から図１（ｄ）は、第１の参考例に
よるＭＩＳ型半導体装置及びその製造工程を説明してい
る。FIGS. 1A to 1D illustrate an MIS semiconductor device according to a first reference example and a manufacturing process thereof.
【図２】図２（ａ）から図２（ｅ）は、第２の参考例に
よるＭＩＳ型半導体装置及びその製造工程を説明してい
る。FIGS. 2A to 2E illustrate a MIS semiconductor device according to a second reference example and a manufacturing process thereof.
【図３】図３（ａ）から図３（ｄ）は、第３の参考例に
よるＭＩＳ型半導体装置及びその製造工程を説明してい
る。FIGS. 3A to 3D illustrate an MIS semiconductor device according to a third reference example and a manufacturing process thereof.
【図４】図４（ａ）から図４（ｃ）は、第１の実施例に
よるＭＩＳ型半導体装置及びその製造工程を説明してい
る。FIGS. 4A to 4C illustrate an MIS semiconductor device according to a first embodiment and a manufacturing process thereof.
【図５】図５（ａ）から図５（ｄ）は、第２の実施例に
よるＭＩＳ型半導体装置及びその製造工程を説明してい
る。FIGS. 5A to 5D illustrate a MIS semiconductor device according to a second embodiment and a manufacturing process thereof.
【図６】本発明の半導体装置に用いる絶縁層を構成する
材料の格子定数及びエネルギギャップを説明している。FIG. 6 illustrates a lattice constant and an energy gap of a material forming an insulating layer used in a semiconductor device of the present invention.
【図７】図７（ａ）から図７（ｃ）は、第３の実施例に
よるＭＩＳ型半導体装置及びその製造工程を説明してい
る。FIGS. 7A to 7C illustrate a MIS semiconductor device according to a third embodiment and a manufacturing process thereof.
【図８】図８（ａ）から図８（ｃ）は、第４の実施例に
よるＭＩＳ型半導体装置及びその製造工程を説明してい
る。FIGS. 8A to 8C illustrate a MIS semiconductor device according to a fourth embodiment and a manufacturing process thereof.
【図９】図９（ａ）から図９（ｄ）は、第５の実施例に
よるＭＩＳ型半導体装置及びその製造工程を説明してい
る。FIGS. 9A to 9D illustrate an MIS type semiconductor device according to a fifth embodiment and a manufacturing process thereof.
【図１０】図１０（ａ）から図１０（ｃ）は、第６の実
施例によるＭＩＳ型半導体装置及びその製造工程を説明
している。FIGS. 10A to 10C illustrate an MIS semiconductor device according to a sixth embodiment and a manufacturing process thereof.
【図１１】図１１は本発明のＭＩＳ型ダイオードのＣ−
Ｖ特性を示している。FIG. 11 is a graph showing C- of the MIS diode of the present invention.
The V characteristic is shown.
【図１２】図１２は本発明のＭＩＳ型ダイオードの界面
準位密度分布を示している。FIG. 12 shows an interface state density distribution of the MIS type diode of the present invention.
【図１３】図１３（ａ）から図１３（ｆ）は本発明によ
る相補型ＭＩＳＦＥＴ及びその製造工程を説明してい
る。FIGS. 13 (a) to 13 (f) illustrate a complementary MISFET according to the present invention and a manufacturing process thereof.
【符号の説明】 １ ＧａＡｓ基板 ２ チャンバー ３ ヒータ ４ ＵＶランプ ５ 石英窓 ６ オゾン発生機 ７ 酸化層 ８ 熱電対モニタ ９ カーボンサセプタ １０ 窒化層 １１ 赤外線ランプ １２ 反射板 １３ 石英炉 １４ 導入口 １５ 排出口 １６ オーミック電極 １７ 導電性電極DESCRIPTION OF SYMBOLS 1 GaAs substrate 2 chamber 3 heater 4 UV lamp 5 quartz window 6 ozone generator 7 oxide layer 8 thermocouple monitor 9 carbon susceptor 10 nitride layer 11 infrared lamp 12 reflector 13 quartz furnace 14 inlet 15 outlet 16 Ohmic electrode 17 Conductive electrode
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/94 H01L 21/318 H01L 29/43 H01L 29/78 H01L 21/314 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/94 H01L 21/318 H01L 29/43 H01L 29/78 H01L 21/314
Claims (14)
構成種を溶解させた硫化アンモニウム水溶液にＧａＡｓ
基板を浸し、該硫化アンモニウム水溶液に浸たした対向
電極を用いて該ＧａＡｓ基板に電流を流すことにより、
該ＧａＡｓ基板の表面に該少なくとも１種類の構成種を
含む該絶縁層を電着させる工程と、 該絶縁層上に導電性電極を形成する工程とを包含する半
導体装置の製造方法。 1. An aqueous solution of ammonium sulfide in which at least one kind of constituent species constituting an insulating layer is dissolved is made of GaAs.
By immersing the substrate and passing a current through the GaAs substrate using a counter electrode immersed in the ammonium sulfide aqueous solution,
A method for manufacturing a semiconductor device, comprising: a step of electrodepositing the insulating layer containing the at least one type of constituent on the surface of the GaAs substrate; and a step of forming a conductive electrode on the insulating layer.
とにより、前記絶縁層を電着させる請求項１に記載の半
導体装置の製造方法。The use wherein the GaAs substrate as an anode, a method of manufacturing a semiconductor device according to claim 1 electrodepositing the insulating layer.
であり、前記絶縁層は硫黄を含む有機化合物からなる、
請求項２に記載の半導体装置の製造方法。 3. The method according to claim 1, wherein the constituent species is an organic compound containing a sulfur atom, and the insulating layer is made of an organic compound containing sulfur.
A method for manufacturing a semiconductor device according to claim 2 .
とにより、前記絶縁層を電着させる請求項１に記載の半
導体装置の製造方法。The use of claim 4, wherein the GaAs substrate as a cathode, a manufacturing method of a semiconductor device according to claim 1 electrodepositing the insulating layer.
絶縁層はＭｇＳからなる、請求項４に記載の半導体装置
の製造方法。 Wherein said constituent species includes magnesium, the insulating layer is made of MgS, a method of manufacturing a semiconductor device according to claim 4.
含み、前記絶縁層はＭｇＳＳｅからなる、請求項４に記
載の半導体装置の製造方法。 Wherein said constituent species includes magnesium and selenium, the insulating layer is made of MgSSe, a method of manufacturing a semiconductor device according to claim 4.
み、前記絶縁層はＣａＺｎＳからなる、請求項４に記載
の半導体装置の製造方法。 Wherein said constituent species comprises calcium and zinc, wherein the insulating layer is made of CaZnS, a method of manufacturing a semiconductor device according to claim 4.
らなるグループから選ばれた材料の絶縁層をＧａＡｓ基
板上にエピタキシャル成長させる工程と、 該絶縁層上に導電性電極を形成する工程とを包含する半
導体装置の製造方法。 8. A semiconductor device comprising: a step of epitaxially growing an insulating layer of a material selected from the group consisting of MgS, MgSSe, and CaZnS on a GaAs substrate; and a step of forming a conductive electrode on the insulating layer. Manufacturing method.
程の前に、前記ＧａＡｓ基板の表面をＨ2Ｓガスまたは
Ｈ2Ｓｅガスで表面処理する工程を更に包含する、請求
項８に記載の半導体装置の製造方法。 9. The semiconductor device according to claim 8 , further comprising a step of subjecting the surface of the GaAs substrate to a surface treatment with H 2 S gas or H 2 Se gas before the step of epitaxially growing the insulating layer. Production method.
ＣＶＤ）法により形成させる、請求項８または９に記載
の半導体装置の製造方法。 10. The method according to claim 1, wherein the insulating layer is formed by metal organic chemical vapor deposition (MO).
Is formed by CVD) method, a method of manufacturing a semiconductor device according to claim 8 or 9.
ＢＥ）法により形成させる、請求項８または９に記載の
半導体装置の製造方法。 11. The insulating layer is formed by molecular beam epitaxy (M
BE) method is formed by the method of manufacturing a semiconductor device according to claim 8 or 9.
から選ばれた材料からなり、該半導体層上に形成された
絶縁層と、 該絶縁層上に形成された導電性電極とを有する半導体装
置。 12. A GaAs semiconductor layer, an insulating layer formed of a material selected from the group consisting of MgS, MgSSe, and CaZnS, formed on the semiconductor layer, and a conductive electrode formed on the insulating layer A semiconductor device having:
って前記ＧａＡｓ半導体層内に反転層を形成させる、請
求項１２に記載の半導体装置。 13. The semiconductor device according to claim 12 , wherein an inversion layer is formed in said GaAs semiconductor layer by a voltage applied to said conductive electrode.
けられたソース電極及びドレイン電極を更に有し、前記
反転層を介して該ソース電極と該ドレイン電極間に電流
が流れる、請求項１３に記載の半導体装置。 14. further comprising the source and drain electrodes respectively provided GaAs semiconductor layer, current flows between the source electrode and the drain electrode through the inversion layer, as claimed in claim 13 Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07010960A JP3126890B2 (en) | 1994-02-01 | 1995-01-26 | Semiconductor device having MIS structure and method of manufacturing the same |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024694A JPH06334176A (en) | 1993-03-24 | 1994-02-01 | Manufacture of semiconductor device |
| JP23383394 | 1994-09-28 | ||
| JP6-10246 | 1994-09-28 | ||
| JP6-233833 | 1994-09-28 | ||
| JP07010960A JP3126890B2 (en) | 1994-02-01 | 1995-01-26 | Semiconductor device having MIS structure and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153867A JPH08153867A (en) | 1996-06-11 |
| JP3126890B2 true JP3126890B2 (en) | 2001-01-22 |
Family
ID=27278894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07010960A Expired - Fee Related JP3126890B2 (en) | 1994-02-01 | 1995-01-26 | Semiconductor device having MIS structure and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3126890B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100420029B1 (en) * | 2001-05-08 | 2004-02-25 | 삼성에스디아이 주식회사 | Methods for passivating a silicon substrate and devices for the same |
| US9711396B2 (en) * | 2015-06-16 | 2017-07-18 | Asm Ip Holding B.V. | Method for forming metal chalcogenide thin films on a semiconductor device |
| CN114614340B (en) * | 2022-05-12 | 2022-07-29 | 山东大学 | Coplanar electrode vertical cavity surface emitting laser and preparation method thereof |
-
1995
- 1995-01-26 JP JP07010960A patent/JP3126890B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08153867A (en) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5616947A (en) | Semiconductor device having an MIS structure | |
| EP0964453A2 (en) | Article comprising an oxide layer on a GaAs-Based semiconductor body, and method of making the article | |
| US9059081B2 (en) | Selectively doped semi-conductors and methods of making the same | |
| US4713354A (en) | Method of heat treatment for reduction of dislocation density near III-V substrate surface | |
| JP2770544B2 (en) | Method of manufacturing MIS type semiconductor device | |
| US5903037A (en) | GaAs-based MOSFET, and method of making same | |
| US4987095A (en) | Method of making unpinned oxide-compound semiconductor structures | |
| JP3126890B2 (en) | Semiconductor device having MIS structure and method of manufacturing the same | |
| EP0975013A2 (en) | Method of manufacturing an oxide layer on a GaAs-based semiconductor body | |
| GB2111037A (en) | Preparing substrates for semi-conductors | |
| Jeong et al. | Effects of sulfide passivation on the performance of gaas misfets with photo-cvd grown p3n5 gate insulators | |
| JPH08335695A (en) | Compound semiconductor device and manufacture thereof | |
| JPH05218011A (en) | Forming method for protective film of chemical compound semiconductor device | |
| JPH06151304A (en) | Compound semiconductor wafer | |
| JPH04181731A (en) | Method of processing surface of compound semiconductor crystal | |
| JPH07254708A (en) | Manufacture of semiconductor device | |
| JPH0212875A (en) | Manufacture of semiconductor device | |
| Sehgal et al. | (n) GaAs/Ti/Pt/Au Schottky contacts and their effect on MESFET's dc parameters | |
| US20020064962A1 (en) | Method for improving electrical characteristics of oxide film grown on gallium arsenide by plasma treatment | |
| JP2639376B2 (en) | Method of growing III-V compound semiconductor | |
| JP2682032B2 (en) | Method for manufacturing semiconductor device | |
| Dauplaise et al. | Processing and interface analysis of CdS-passivated InP | |
| Munich | Gallium-arsenide surface passivation with aluminum-gallium-arsenide-nitride and zinc-selenide | |
| JPS59181066A (en) | Manufacture of semiconductor device | |
| JPH04127542A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001020 |
|
| LAPS | Cancellation because of no payment of annual fees |