JP3126594B2 - Film forming method using plasma CVD method - Google Patents

Film forming method using plasma CVD method

Info

Publication number
JP3126594B2
JP3126594B2 JP06180947A JP18094794A JP3126594B2 JP 3126594 B2 JP3126594 B2 JP 3126594B2 JP 06180947 A JP06180947 A JP 06180947A JP 18094794 A JP18094794 A JP 18094794A JP 3126594 B2 JP3126594 B2 JP 3126594B2
Authority
JP
Japan
Prior art keywords
film
frequency
plasma cvd
substrate
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06180947A
Other languages
Japanese (ja)
Other versions
JPH0820874A (en
Inventor
浩行 島田
武 深田
光範 坂間
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP06180947A priority Critical patent/JP3126594B2/en
Publication of JPH0820874A publication Critical patent/JPH0820874A/en
Application granted granted Critical
Publication of JP3126594B2 publication Critical patent/JP3126594B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、プラズマCVD法によ
る成膜方法に関する。特に、本発明は、平行平板型プラ
ズマCVD装置を用いた、珪素を含有する被膜(例え
ば、珪素、酸化珪素、窒化珪素)の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a film forming method by a plasma CVD method. In particular, the present invention relates to a method for forming a film containing silicon (eg, silicon, silicon oxide, or silicon nitride) using a parallel plate type plasma CVD apparatus.

【0002】[0002]

【従来の技術】近年、プラズマによる気体の分解を利用
した気相成長方法(プラズマCVD法)が半導体集積回
路や薄膜トランジスタ等の半導体装置の製造に使用され
るようになった。一般的にプラズマCVD法は低温で成
膜をおこなうことができる。特に、薄膜トランジスタの
製造においては、基板等の制約から、従来の単結晶シリ
コン半導体プロセスで使用される熱酸化法や熱分解によ
る気相成長法(熱CVD法)が使用できないので、膜質
の優れた珪素膜、酸化珪素膜および窒化珪素膜等をプラ
ズマCVD法によって製造することが強く要求されてい
る。この場合、ゲイト絶縁膜としての酸化珪素膜には、
緻密でピンホールがない膜質を、また、半導体層を形成
する珪素膜には、電気特性の劣化を防止するために成膜
ダスト等の不純物の混入がない膜質が要求される。
2. Description of the Related Art In recent years, a vapor phase growth method (plasma CVD method) utilizing decomposition of gas by plasma has been used for manufacturing semiconductor devices such as semiconductor integrated circuits and thin film transistors. Generally, plasma CVD can form a film at a low temperature. In particular, in the manufacture of a thin film transistor, the thermal oxidation method or the vapor deposition method by thermal decomposition (thermal CVD method) used in the conventional single crystal silicon semiconductor process cannot be used due to the limitations of the substrate and the like, so that the film quality is excellent. It is strongly required to manufacture a silicon film, a silicon oxide film, a silicon nitride film, and the like by a plasma CVD method. In this case, the silicon oxide film as the gate insulating film includes
It is required that the film quality be dense and free of pinholes, and that the silicon film forming the semiconductor layer be free of impurities such as deposition dust in order to prevent deterioration of electrical characteristics.

【0003】さらに、層間絶縁膜において、成膜ダスト
が混入すると、その上に形成される配線が断線すること
があり、成膜ダストの低減が求められている。プラズマ
CVD装置においては、形成される膜の膜質や成膜速度
の面内均一性を保つため、基板等の被成膜面に対してプ
ラズマの密度を均一にする必要がある。このような均一
なプラズマを発生させるには、通常は平行平板型の電極
が用いられている平行平板型プラズマCVD装置が利用
される。これは、チャンバー内に平行に配置された平板
状の一対の電極を設け、電極間に直流もしくは交流の電
力を加えることによって、容量結合(容量共振)を生じ
せしめ、電極間に均一なプラズマを発生させるものであ
る。
Further, if film dust is mixed in the interlayer insulating film, wiring formed thereon may be disconnected, and reduction of the film dust is required. In a plasma CVD apparatus, in order to maintain in-plane uniformity of a film quality and a film formation rate of a film to be formed, it is necessary to make a plasma density uniform on a film formation surface such as a substrate. In order to generate such uniform plasma, a parallel plate type plasma CVD apparatus which usually uses parallel plate type electrodes is used. In this method, a pair of plate-like electrodes arranged in parallel in a chamber is provided, and by applying DC or AC power between the electrodes, capacitive coupling (capacitive resonance) is generated, and uniform plasma is generated between the electrodes. To be generated.

【0004】[0004]

【発明が解決しようとする課題】従来の熱CVD法では
気体の分解は基板表面かそのごく近傍で生じていた。し
たがって、比較的大きな粒子(クラスタ)が空間をただ
よい、それがどんどん大きくなって成膜ダストになると
いうことはほとんどなく、極めて均一な膜が得られるこ
とが特徴であった。一方、平行平板型プラズマCVD装
置をはじめとするプラズマCVD装置は、交流電源によ
る連続放電がおこなわれる。そのため、反応ガスが基板
に吸着する以前の成膜空間中において、プラズマによる
反応がすでに生じており、クラスタ状の粒子が次々と成
長しはじめている。そして、さらに反応が進んでクラス
タ同志が結合して、その多くがパーティクル(成膜ダス
ト)の要因となる。
In the conventional thermal CVD method, the decomposition of gas occurs at or near the substrate surface. Therefore, relatively large particles (clusters) only occupy a space, and it is rare that the particles become larger and larger and become film-forming dust, and a feature is that an extremely uniform film can be obtained. On the other hand, in a plasma CVD apparatus such as a parallel plate type plasma CVD apparatus, continuous discharge is performed by an AC power supply. Therefore, a reaction by plasma has already occurred in the deposition space before the reaction gas is adsorbed on the substrate, and cluster-like particles have begun to grow one after another. Then, the reaction proceeds further and the clusters are combined, and most of them become particles (film-forming dust).

【0005】このようにして発生した成膜ダストが、膜
内に混入したり、膜表面に存在している珪素膜、酸化珪
素膜および窒化珪素膜等を用いて、半導体集積回路およ
び薄膜トランジスタ等を作製した場合、上記のような、
ゲイト絶縁膜のピンホール、半導体層の電気特性の劣
化、断線といった不良が生じる大きな原因となる。従っ
て、成膜の際には、成膜ダストは極力発生しない成膜方
法が望まれていた。
The film-forming dust generated as described above is mixed in the film, or a semiconductor integrated circuit and a thin film transistor are formed by using a silicon film, a silicon oxide film, a silicon nitride film and the like existing on the film surface. If made, as above,
This is a major cause of defects such as pinholes in the gate insulating film, deterioration of electrical characteristics of the semiconductor layer, and disconnection. Therefore, there has been a demand for a film forming method in which film forming dust is not generated as much as possible during film formation.

【0006】[0006]

【課題を解決するための手段】本発明は、プラズマを発
生させるために電極に投入する交流として、基本的には
高周波電力を用い、これを低周波で振幅変調し、さら
に、これを極低周波の周波数でパルス変調したものを電
極に供給することによって、成膜ダストの発生を抑える
ものである。ここで用いられる極低周波としては、周波
数が1〜200Hz、好ましくは、20〜100Hzの
もの、低周波としては、同じく1k〜1MHz、好まし
くは、100k〜500kHzのもの、高周波として
は、10〜100MHz、好ましくは、10〜50MH
zのものを用いる。
According to the present invention, high frequency power is basically used as an alternating current to be applied to an electrode for generating plasma, the amplitude of which is modulated at a low frequency, and this is further reduced to an extremely low level. By supplying the pulse-modulated signal to the electrode at the frequency of the frequency , the generation of film-forming dust is suppressed. The extremely low frequency used here is a frequency of 1 to 200 Hz, preferably 20 to 100 Hz, the low frequency is also 1 kHz to 1 MHz, preferably 100 kHz to 500 kHz, and the high frequency is 10 kHz to 100 MHz, preferably 10 to 50 MH
z.

【0007】これらの周波数のうち、低周波は、反応分
子の会合(分子間の弱い結合)を分断するのに寄与し、
チャンバー内の気体分子の濃度差の均一性を向上させる
上で効果がある。また、高周波は、分子間結合を分断す
るのに寄与する。また、極低周波によってパルス変調す
ると、成膜の均一性が向上する。パルスがオン状態のと
きは通常のプラズマCVDの成膜反応と同じく、成膜反
応はプラズマの発生している空間において支配的である
が、パルスがオフ状態であれば成膜反応は基板、加熱
されている部分が支配的であり、このため、チャンバー
の空間における粒子の異常成長が抑制され、結果として
成膜ダストが低減できる。
[0007] Of these frequencies, the lower frequencies contribute to disrupting the association of the reactive molecules (weak bonds between the molecules),
This is effective in improving the uniformity of the concentration difference between gas molecules in the chamber. High frequencies also contribute to breaking intermolecular bonds. Further, when pulse modulation is performed at an extremely low frequency, the uniformity of film formation is improved. When the pulse is on, the film formation reaction is performed in the same manner as in a normal plasma CVD film formation reaction.
The reaction is dominant in the space where the plasma is generated, but if the pulse is in the off state, the film forming reaction is dominant in the heated portion such as the substrate, so that the particles in the chamber space are not heated. Abnormal growth is suppressed, and as a result, deposition dust can be reduced.

【0008】このパルス放電の周期を表すものとしてd
uty比が用いられる。このduty比とは、(放電時
間/(放電時間+休止時間))を示すものである。例え
ば、パルス周波数100Hzでduty比を10%とし
たパルス放電の場合は、1msecの放電と9msec
の休止とを繰り返す放電形態となる。
The cycle of the pulse discharge is represented by d
Uty ratio is used. The duty ratio indicates (discharge time / (discharge time + pause time)). For example, in the case of a pulse discharge at a pulse frequency of 100 Hz and a duty ratio of 10%, a discharge of 1 msec and a discharge of 9 msec
And the repetition of the pause is repeated.

【0009】放電が休止している状態のときパルス周波
数によるプラズマの発生がおこなわれていないので、こ
のときのduty比によって成膜の状態が制御される。
つまり、このduty比を最適化することによって、反
応ガスが基板に吸着する以前の成膜空間中における反応
を制御することができる。このduty比は10〜70
%が好ましい。最適のduty比は、反応ガスの種類、
反応ガスの流量や、電極間の距離に応じて決定すればよ
い。
[0009] Since plasma is not generated by the pulse frequency when the discharge is stopped, the state of film formation is controlled by the duty ratio at this time.
That is, by optimizing the duty ratio, it is possible to control the reaction in the film formation space before the reaction gas is adsorbed on the substrate. This duty ratio is 10 to 70
% Is preferred. The optimal duty ratio depends on the type of reaction gas,
It may be determined according to the flow rate of the reaction gas or the distance between the electrodes.

【0010】図4に本発明に用いる高周波の発生装置お
よび高周波の強度の様子を示す。図4に示すの本発明
で用いるのに適した高周波電力の発生装置に関するもの
であるが、図4に示された構成以外の装置によっても同
様な高周波を発生できることは言うまでもない。図4
(A)は高周波発生装置であり、図4(B)は各段階に
おける高周波の様子を示す。高周波発振器1によって発
生した正弦高周波(例えば、周波数13.56MHz)
は、図4(B)のaのような波形である。このような高
周波は次段の振幅変調器(AM変調器)4におくられ
る。振幅変調器4としては、増幅率を外部からの信号に
よって変化できる高周波増幅器を用いればよい。
FIG. 4 shows a high-frequency generator and high-frequency intensity used in the present invention. Although relates generating device of a high-frequency power suitable for use in the present invention show in FIG. 4, it goes without saying that generate the same frequency by a device other than the configuration shown in FIG. FIG.
FIG. 4A shows a high frequency generator, and FIG. 4B shows the state of the high frequency in each stage. Sine high frequency generated by the high frequency oscillator 1 (for example, frequency 13.56 MHz)
Is a waveform like a in FIG. Such a high frequency is sent to an amplitude modulator (AM modulator) 4 at the next stage. As the amplitude modulator 4, a high-frequency amplifier whose amplification factor can be changed by an external signal may be used.

【0011】一方、低周波発振器2からは正弦低周波
(例えば、200kHz)が発生し、これは振幅変調器
4に送られる。そして、振幅変調器4では低周波信号に
応じて、高周波が強度変調される。振幅変調器4からの
出力波形は図4(B)のbのようになる。上記の変調の
過程での変調率としては50%以上あることが好ましか
った。しかしながら、高調波発生を抑制する必要から1
00%以上の変調率である過変調となることは避けた方
がよい。さらに、パルス発振器3からは極低周波(例え
ば、50Hz)のパルスが発生し、パルス変調器5にお
いて、高周波電圧のオン/オフがおこなわれる。このよ
うにして発生した高周波電圧は図4(B)のcに示した
ような網形である。パルスのオン/オフの境界部分を拡
大したものは同図c’のようになる。
On the other hand, a low frequency oscillator 2 generates a sine low frequency (for example, 200 kHz), which is sent to an amplitude modulator 4. Then, the amplitude modulator 4 intensity-modulates a high frequency according to the low-frequency signal. The output waveform from the amplitude modulator 4 is as shown in FIG. The modulation rate in the above-mentioned modulation process was preferably 50% or more. However, it is necessary to suppress the generation of harmonics.
It is better to avoid overmodulation with a modulation rate of 00% or more. Further, an extremely low frequency (for example, 50 Hz) pulse is generated from the pulse oscillator 3, and the pulse modulator 5 turns on / off a high frequency voltage . The high-frequency voltage generated in this manner has a mesh shape as shown in FIG. FIG. C 'shows an enlarged view of the on / off boundary portion of the pulse.

【0012】[0012]

【実施例】〔実施例1〕 図1に本実施例の概略を示す。本実施例は、本発明によ
る平行平板型プラズマCVD装置によって酸化珪素膜を
形成した例である。図1において、真空容器101(チ
ャンバー)内に対向する一対の電極を有している。その
一対の電極は、交流電極102と基板電極103から構
成されており、ガス導入系104より導入される反応性
気体をこの一対の電極間においておこなわれる交流放電
によってプラズマ気相反応させ、成膜をおこなうもので
ある。
[Embodiment 1] FIG. 1 schematically shows this embodiment. This embodiment is an example in which a silicon oxide film is formed by a parallel plate type plasma CVD apparatus according to the present invention. In FIG. 1, a vacuum vessel 101 (chamber) has a pair of electrodes facing each other. The pair of electrodes is composed of an AC electrode 102 and a substrate electrode 103. A reactive gas introduced from a gas introduction system 104 is subjected to a plasma gas phase reaction by an AC discharge performed between the pair of electrodes to form a film. Is performed.

【0013】成膜がおこなわれる基板105は、基板電
極上103の基板ホルダーに保持されている。また、ガ
スの導入は基板電極103中央に設けられたガス導入系
104よりおこなわれる。そして、膜の均一化を計るた
めに基板電極103に設けられた、回転機構106によ
り基板電極103が回転する構成になっている。また、
基板105は、基板電極の下部に設けられたヒーター1
07によって加熱することができる。なお、ガス導入系
104よりガスが径方向に均一に流れるように、チャン
バーの外周下部に、排気系108が備わっている。排気
系108には真空ポンプが設けられている。
A substrate 105 on which a film is to be formed is held on a substrate holder 103 on a substrate electrode 103. In addition, gas is introduced from a gas introduction system 104 provided at the center of the substrate electrode 103. Then, the substrate electrode 103 is rotated by a rotation mechanism 106 provided on the substrate electrode 103 in order to measure the uniformity of the film. Also,
The substrate 105 includes a heater 1 provided below the substrate electrode.
07 can be heated. An exhaust system 108 is provided at the lower part of the outer periphery of the chamber so that the gas flows uniformly in the radial direction from the gas introduction system 104. The exhaust system 108 is provided with a vacuum pump.

【0014】ここで使用される交流電極には、低周波に
よって振幅変調された高周波の極低周波によるパルス電
力を印加する。これらの周波数の交流を発生させるため
に高周波電源109、低周波電源110、極低周波パル
ス電源111が設けられ、振幅変調器112、113に
よって、高周波電力の変調がおこなわれる。
The AC electrode used here is applied with pulse power of a very low frequency of a high frequency which is amplitude-modulated by a low frequency. A high-frequency power supply 109, a low-frequency power supply 110, and a very-low-frequency pulse power supply 111 are provided to generate alternating currents of these frequencies, and high-frequency power is modulated by amplitude modulators 112 and 113.

【0015】本実施例においては、上記の極低周波とし
て50Hz、低周波として200kHz、高周波として
13.56MHzを使用した。また、ここで極低周波の
パルスはduty比が50%となるようにおこなった。
以上のような構成を有した、平行平板型プラズマCVD
を用いて、ガラス基板105上に酸化珪素膜を形成し
た。原料ガスには、SiH4/O2ガスを用いた。
In this embodiment, the extremely low frequency is 50 Hz, the low frequency is 200 kHz, and the high frequency is 13.56 MHz. Here, the pulse of the extremely low frequency was performed so that the duty ratio became 50%.
Parallel plate type plasma CVD having the above configuration
Was used to form a silicon oxide film on the glass substrate 105. As a source gas, a SiH 4 / O 2 gas was used.

【0016】以上の条件で酸化珪素膜の成膜をおこなっ
た場合、成膜速度は200Å/分であり、酸化珪素膜を
3000Å堆積した時点では、100mm角の基板にお
いて、成膜ダストは100個程度発生した。一方、同じ
成膜装置を用いて比較のために、50Hzのパルス放電
(duty比:50%)、200kHzの放電、13.
56MHzの放電のみをおこなった。
When a silicon oxide film is formed under the above conditions, the film forming speed is 200 ° / min. At the time when the silicon oxide film is deposited at 3000 °, 100 dust particles are formed on a 100 mm square substrate. Occurred to a degree. On the other hand, using the same film forming apparatus, for comparison, a pulse discharge of 50 Hz (duty ratio: 50%), a discharge of 200 kHz, and 13.
Only 56 MHz discharge was performed.

【0017】この場合の成膜ダストは、酸化珪素膜を3
000Å堆積した時点では、100mm角の基板におい
て、それぞれ、1300個、1000個、1500個で
あった。また、50Hzの周波数のパルス放電による効
果を調べるため、13.56MHzの高周波を200k
Hzの低周波で振幅変調した高周波電力を投入して成膜
をおこなった。
In this case, the film forming dust has a silicon oxide film of 3
At the time of deposition of 000 °, the number of substrates was 1,300, 1,000, and 1500 on a 100 mm square substrate, respectively. Further, in order to investigate the effect of the pulse discharge at a frequency of 50 Hz, a high frequency of 13.56 MHz was set to 200 k.
A high frequency power amplitude-modulated at a low frequency of Hz was applied to form a film.

【0018】成膜速度は200Å/分とほぼ同じであっ
たが、発生した成膜ダストは、酸化珪素膜を3000Å
堆積した時点では、100mm角の基板において、12
00個程度であった。以上のように、本発明のように低
周波によって振幅変調し、極低周波の周波数でパルス
振させた高周波電力を用いて、成膜をおこなうことによ
って、成膜ダストを効果的に低減できることが明らかに
なった。また、その際、プラズマ空間中でのダストの異
常成長を防止するうえで、50Hzの繰り返し周波数で
パルス放電させることが、成膜ダストの削減に効果的で
あった。
Although the film forming speed was almost the same as 200 ° / min, the film forming dust generated was 3,000 °
At the time of deposition, on a 100 mm square substrate, 12
It was about 00 pieces. As described above, amplitude modulated by a low frequency as in the present invention, the pulse onset at a frequency of very low frequency
It has been clarified that film formation dust can be effectively reduced by performing film formation using the vibrated high frequency power. At that time, in order to prevent abnormal growth of dust in the plasma space, performing pulse discharge at a repetition frequency of 50 Hz was effective in reducing film deposition dust.

【0019】〔実施例2〕 図2に本実施例の概略を示す。本実施例は、本発明によ
る平行平板型プラズマCVD装置によって窒化珪素膜を
形成した例である。図2において、チャンバー201内
に対向する一対の電極を有している。その一対の電極
は、交流電極202と基板電極203から構成されてお
り、ガス導入系204より導入される反応性気体をこの
一対の電極間においておこなわれる交流放電によってプ
ラズマ気相反応させ、成膜をおこなうものである。
Embodiment 2 FIG. 2 shows an outline of this embodiment. This embodiment is an example in which a silicon nitride film is formed by a parallel plate type plasma CVD apparatus according to the present invention. In FIG. 2, a pair of electrodes facing each other is provided in a chamber 201. The pair of electrodes is composed of an AC electrode 202 and a substrate electrode 203, and a reactive gas introduced from a gas introduction system 204 is subjected to plasma gas phase reaction by an AC discharge performed between the pair of electrodes to form a film. Is performed.

【0020】成膜がおこなわれる基板205は、基板電
極203上の基板ホルダーに保持されている。また、膜
の均一化を計るために基板電極203に設けられた、回
転機構206により基板電極203が回転する構成にな
っている。また、基板205は、基板電極の下部に設け
られたヒーター207によって加熱することができる。
A substrate 205 on which a film is formed is held by a substrate holder on a substrate electrode 203. Further, the substrate electrode 203 is configured to be rotated by a rotation mechanism 206 provided on the substrate electrode 203 in order to make the film uniform. The substrate 205 can be heated by a heater 207 provided below the substrate electrode.

【0021】また、ガスの導入は交流電極202中央に
設けられたガス導入系204より導入される。なお、ガ
ス導入系204よりガスが基板205に対して均一に行
き渡るように、交流電極202を覆うように構成された
シャワーメッシュ208を通して導入されるような構成
をとる。このシャワーメッシュ208は、石英等の絶縁
物によってできている。また、チャンバーの外周下部
に、排気系209が備わっている。排気系209には真
空ポンプが設けられている。
[0021] The introduction of gas is introduced from the gas introduction system 204 provided in the center AC electrode 202. In addition, a configuration is adopted in which gas is introduced from a gas introduction system 204 through a shower mesh 208 configured to cover the AC electrode 202 so that the gas is uniformly distributed to the substrate 205. The shower mesh 208 is made of an insulating material such as quartz. Further, an exhaust system 209 is provided at a lower part of the outer periphery of the chamber. The exhaust system 209 is provided with a vacuum pump.

【0022】ここで使用される交流電極には、低周波に
よって振幅変調された高周波の極低周波によるパルス電
力を印加する。これらの周波数の交流を発生させるため
に高周波電源210、低周波電源211、極低周波パル
ス電源212が設けられ、振幅変調器213、214に
よって、高周波電力の変調がおこなわれる。本実施例に
おいては、上記の極低周波として100Hz、低周波と
して300kHz、高周波として13.56MHzを使
用した。また、極長波のパルス放電はduty比が20
%となるようにおこなった。
The AC electrode used here is applied with pulse power of a very low frequency of a high frequency which is amplitude-modulated by a low frequency. A high-frequency power supply 210, a low-frequency power supply 211, and a very-low-frequency pulse power supply 212 are provided to generate alternating currents of these frequencies, and high-frequency power is modulated by amplitude modulators 213 and 214. In this embodiment, 100 Hz is used as the extremely low frequency, 300 kHz is used as the low frequency, and 13.56 MHz is used as the high frequency. The pulse discharge of the very long wave has a duty ratio of 20.
%.

【0023】以上のような構成を有した、平行平板型プ
ラズマCVDを用いて、ガラス基板205上に窒化珪素
膜を形成した。原料ガスには、SiH4/NH3ガスを用
いた。このようにして形成された窒化珪素膜は、実施例
1の成膜ダストの量の結果とほぼ同様の傾向が見られ、
従来の平行平板型プラズマCVD装置によって形成され
た窒化珪素膜と比べて、一桁程度成膜ダストが少ない窒
化珪素膜が得られた。
A silicon nitride film was formed on the glass substrate 205 by using the parallel plate type plasma CVD having the above configuration. A SiH 4 / NH 3 gas was used as a source gas. The silicon nitride film thus formed has a tendency substantially similar to the result of the amount of film forming dust in Example 1.
As compared with a silicon nitride film formed by a conventional parallel plate type plasma CVD apparatus, a silicon nitride film having less deposition dust by about one digit was obtained.

【0024】〔実施例3〕 図3に本実施例の作製工程を示す。本実施例は、実施例
1におけるプラズマCVD装置を用いて酸化珪素膜を成
膜して、薄膜トランジスタ(TFT)を作製したもので
ある。まず、基板301(コーニング7059、100
mm×100mm)上に下地の酸化珪素膜302を、プ
ラズマCVD法によって3000Åに成膜した。
Embodiment 3 FIG. 3 shows a manufacturing process of this embodiment. In this embodiment, a thin film transistor (TFT) is manufactured by forming a silicon oxide film using the plasma CVD apparatus in the first embodiment. First, the substrate 301 (Corning 7059, 100
(mm × 100 mm), an underlying silicon oxide film 302 was formed at 3000 ° by a plasma CVD method.

【0025】そして、非晶質珪素膜をプラズマCVD法
によって500Åに成膜した。成膜材料ガスとしては、
シラン(SH4)と水素を用い、図1に示した装置によ
って成膜した。このとき、極低周波パルスの周波数は5
0Hz、低周波として200kHz、高周波として1
3.56MHzを使用した。また、極低周波パルスはd
uty比が50%となるようにして成膜をおこなった。
その後、熱アニールを施して、非晶質珪素膜を結晶化せ
しめた。このとき、非晶質珪素膜の結晶化を促進させる
ために、ニッケル元素等を微量添加してもかまわない。
また、結晶性を向上させるために、レーザーアニールを
施してもよい。(図3(A))
Then, an amorphous silicon film was formed at 500 ° by a plasma CVD method. As the film forming material gas,
Using silane (SH 4 ) and hydrogen, a film was formed by the apparatus shown in FIG. At this time, the frequency of the extremely low frequency pulse is 5
0 Hz, 200 kHz for low frequency, 1 for high frequency
3.56 MHz was used. The extremely low frequency pulse is d
The film was formed such that the duty ratio became 50%.
Thereafter, thermal annealing was performed to crystallize the amorphous silicon film. At this time, a small amount of nickel element or the like may be added to promote crystallization of the amorphous silicon film.
Further, laser annealing may be performed to improve the crystallinity. (FIG. 3 (A))

【0026】次に、結晶化した珪素膜303をパターニ
ングして、島状領域304を形成した。この島状領域3
04はTFTの活性層を構成する。そして、ゲイト絶縁
膜305として、1000Åの酸化珪素膜をプラズマC
VD法によって形成した。用いた装置は図1に示したも
のである。このとき、極低周波パルスの繰り返し周波数
は50Hz、低周波として200kHz、高周波として
13.56MHzを使用し、duty比が50%となる
ように成膜をおこなった。(図3(B))
Next, the crystallized silicon film 303 was patterned to form an island region 304. This island area 3
04 constitutes an active layer of the TFT. Then, as a gate insulating film 305, a silicon oxide film of 1000
It was formed by the VD method. The apparatus used is that shown in FIG. At this time, the repetition frequency of the extremely low frequency pulse was 50 Hz, the low frequency was 200 kHz, the high frequency was 13.56 MHz, and the film was formed so that the duty ratio was 50%. (FIG. 3 (B))

【0027】その後、厚さ1000Å〜3μm、例え
ば、5000Åのアルミニウム(1wt%のSi、もし
くは0.1〜0.3wt%のScを含む)膜をスパッタ
リング法によって形成して、これをパターニングし、ゲ
イト電極306を形成した。次に基板をpH≒7、1〜
3%の酒石酸のエチレングリコール溶液に浸し、白金を
陰極、このアルミニウムのゲイト電極を陽極として、陽
極酸化を行なった。陽極酸化は、最初一定電流で220
Vまで電圧を上げ、その状態で1時間保持して終了させ
た。このようにして、厚さ1500〜3500Å、例え
ば、2000Åの陽極酸化物を形成した。
Thereafter, an aluminum (containing 1 wt% of Si or 0.1 to 0.3 wt% of Sc) film having a thickness of 1000 to 3 μm, for example, 5000 ° is formed by a sputtering method, and is patterned. A gate electrode 306 was formed. Next, the substrate was pH 7,
It was immersed in a 3% tartaric acid solution in ethylene glycol, and anodized using platinum as a cathode and the aluminum gate electrode as an anode. Anodization is initially performed at a constant current of 220
The voltage was increased to V, and the state was maintained for one hour to complete the operation. Thus, anodic oxide having a thickness of 1500 to 3500 °, for example, 2000 ° was formed.

【0028】その後、イオンドーピング法によって、島
状珪素膜304に、ゲイト電極306をマスクとして自
己整合的に不純物(燐)を注入した。ドーピングガスと
してはフォスフィン(PH3)を用いた。この場合のド
ーズ量は1×1014〜5×1017cm-2、加速電圧は1
0〜90kV、例えば、ドーズ量を2×1015cm-2
加速電圧を80kVとした。この結果、N型不純物領域
307が形成された。(図3(C))
Thereafter, an impurity (phosphorus) was implanted into the island-shaped silicon film 304 in a self-aligned manner by the ion doping method using the gate electrode 306 as a mask. Phosphine (PH 3 ) was used as a doping gas. In this case, the dose amount is 1 × 10 14 to 5 × 10 17 cm −2 , and the acceleration voltage is 1
0 to 90 kV, for example, a dose amount of 2 × 10 15 cm −2 ,
The acceleration voltage was set to 80 kV. As a result, an N-type impurity region 307 was formed. (FIG. 3 (C))

【0029】さらに、KrFエキシマレーザー(波長2
48nm、パルス幅20nsec)を照射して、ドーピ
ングされた不純物領域307の活性化をおこなった。レ
ーザーのエネルギー密度は200〜400mJ/c
2、好ましくは250〜300mJ/cm2が適当であ
った。この工程は熱アニールによっておこなってもよ
い。
Further, a KrF excimer laser (wavelength 2
Irradiation of 48 nm and a pulse width of 20 nsec) was performed to activate the doped impurity region 307. Laser energy density is 200-400mJ / c
m 2 , preferably 250 to 300 mJ / cm 2 was suitable. This step may be performed by thermal annealing.

【0030】次に、層間絶縁膜308として、プラズマ
CVD法によって酸化珪素膜を厚さ3000Åに成膜し
た。成膜は実施例1と同様におこなった。(図3
(D))そして、層間絶縁膜308、ゲイト絶縁膜30
5のエッチングをおこない、ソース/ドレインにコンタ
クトホールを形成した。その後、アルミニウム膜をスパ
ッタリング法によって形成し、パターニングしてソース
/ドレイン電極309を形成し、TFTを作製した。
(図3(E))
Next, as the interlayer insulating film 308, a silicon oxide film was formed to a thickness of 3000 ° by a plasma CVD method. Film formation was performed in the same manner as in Example 1. (FIG. 3
(D)) The interlayer insulating film 308 and the gate insulating film 30
5 was etched to form contact holes in the source / drain. After that, an aluminum film was formed by a sputtering method and patterned to form a source / drain electrode 309, and a TFT was manufactured.
(FIG. 3 (E))

【0031】従来のプラズマCVDを用いてゲイト絶縁
膜および非晶質珪素膜を形成した場合、成膜ダストの影
響で、ゲイト絶縁膜のピンホールや、半導体層の電気特
性の劣化といった不良が生じたりして製品の歩留りを下
げる要因となっていた。しかし、本発明によるプラズマ
CVD装置を用いて酸化珪素膜を作成することにより、
成膜ダスト数が従来のプラズマCVD装置に比べて一桁
程度少なくなったため、それに伴って歩留りも向上し
た。
When a gate insulating film and an amorphous silicon film are formed by using the conventional plasma CVD, defects such as pinholes in the gate insulating film and deterioration of electrical characteristics of the semiconductor layer occur due to the influence of film forming dust. This has been a factor in lowering product yield. However, by forming a silicon oxide film using the plasma CVD apparatus according to the present invention,
Since the number of deposition dusts was reduced by about one digit as compared with the conventional plasma CVD apparatus, the yield was accordingly improved.

【0032】〔実施例4〕 図5に本実施例の概略を示
す。本実施例は、通常の平行平板型プラズマCVD装置
よりも電極間の距離を拡げて、プラズマ空間を立体的に
した形状のものであり、この特徴をいかして、電極を2
組、互いに直角に配置したCVD装置である。図5
(A)は本実施例の装置の横方向から見た断面図であ
り、同図(B)は、装置を上方から見た断面図である。
[Embodiment 4] FIG. 5 shows an outline of this embodiment. In this embodiment, the distance between the electrodes is made wider than that of a normal parallel plate type plasma CVD apparatus, and the plasma space is made three-dimensional.
A set of CVD devices arranged at right angles to each other. FIG.
(A) is a cross-sectional view of the apparatus of the present embodiment as viewed from the lateral direction, and (B) is a cross-sectional view of the apparatus as viewed from above.

【0033】図5において、チャンバー401内には対
向する二対の電極、すなわち、電極402、403より
なる第1の電極対と電極404、405よりなる第2の
電極対を有している。第1の電極対と第2の電極対は概
略直行するように配置されている。(図5(B))これ
らの電極には高周波電力が投入され、ガス導入口408
より導入される反応性気体をこの電極で囲まれた空間に
おいてプラズマ気相反応させ、該空間内に配置された基
板ホルダー406上の基板407に成膜をおこなうもの
である。反応しなかったガスは排気口409より排気さ
れる。
In FIG. 5, a chamber 401 has two pairs of electrodes facing each other, that is, a first pair of electrodes 402 and 403 and a second pair of electrodes 404 and 405. The first electrode pair and the second electrode pair are arranged so as to be substantially orthogonal. (FIG. 5B) High-frequency power is supplied to these electrodes, and the gas inlet 408 is provided.
The reactive gas to be introduced is subjected to plasma gas phase reaction in a space surrounded by the electrodes, and a film is formed on the substrate 407 on the substrate holder 406 disposed in the space. The unreacted gas is exhausted from the exhaust port 409.

【0034】本実施例では実施例1および2と同様に、
低周波によって振幅変調された高周波の極低周波による
パルス電力を用いた。このような高周波電力を発生させ
るための電源410、411は実施例1および2と同様
であり、本実施例では、電源410、411とも上記の
極低周波として50Hz、低周波として200kHz、
高周波として13.56MHzを使用した。また、極長
波のパルス放電はduty比が20%となるようにおこ
なった。
In this embodiment, as in the first and second embodiments,
The pulse power of the very low frequency of the high frequency which was amplitude-modulated by the low frequency was used. The power supplies 410 and 411 for generating such high-frequency power are the same as those in the first and second embodiments. In this embodiment, both the power supplies 410 and 411 have the above-mentioned very low frequency of 50 Hz, the low frequency of 200 kHz,
13.56 MHz was used as the high frequency. The pulse discharge of the very long wave was performed so that the duty ratio became 20%.

【0035】ただし、電源410と411とでは、高周
波の位相を変化させた。位相差は、例えば、90°、1
80°、270°とした。その他の値の位相差を採用し
てもよい。位相差によって、電極間のプラズマ状態が変
化し、最適な成膜条件が得られる。電極対の位相差を安
定させるためには位相制御器415を用いる。位相制御
器は、各高周波電源410、411の高周波発振器に信
号を与え、発振を制御する。このようにして発振器の段
階で設定された位相差は、その後の振幅変調の段階でも
ほとんど影響を受けず、初期と同じ値に保たれる。(図
5(A))
However, the phases of the high frequencies were changed between the power supplies 410 and 411. The phase difference is, for example, 90 °, 1
80 ° and 270 °. Other values of the phase difference may be adopted. The phase difference changes the plasma state between the electrodes, and optimal film formation conditions can be obtained. A phase controller 415 is used to stabilize the phase difference between the electrode pairs. The phase controller supplies a signal to the high-frequency oscillator of each of the high-frequency power supplies 410 and 411 to control the oscillation. The phase difference set in the oscillator stage in this way is hardly affected even in the subsequent amplitude modulation stage, and is maintained at the same value as the initial stage. (FIG. 5 (A))

【0036】従来、このようなプラズマ空間の大きなプ
ラズマCVD装置においては、成膜ダストが発生しやす
く、その低減が大きな課題であったが、本発明のごと
き、パルス高周波によって、成膜ダストは十分に低減さ
れ、典型的には1〜2桁減少した。
Conventionally, in a plasma CVD apparatus having such a large plasma space, film deposition dust is easily generated and its reduction has been a major problem. , Typically 1-2 orders of magnitude.

【0037】[0037]

【効果】本発明のように、パルス変調、低周波振幅変調
させた高周波電力を用いてプラズマを発生させることに
より、成膜ダストの削減に効果があった。本発明による
プラズマCVD装置の成膜ダストの量は、従来のプラズ
マCVD装置における成膜ダストに比べて、一桁程度の
削減することができた。
According to the present invention, the generation of plasma using high-frequency power subjected to pulse modulation and low-frequency amplitude modulation is effective in reducing film formation dust. The amount of film forming dust in the plasma CVD apparatus according to the present invention could be reduced by about one digit as compared with the amount of film forming dust in the conventional plasma CVD apparatus.

【0038】このように、本発明によるプラズマCVD
装置によって、成膜ダストが軽減された珪素膜、酸化珪
素膜、窒化珪素膜を、微細工程をともなう半導体集積回
路および薄膜トランジスタ等の作製に用いることは有効
である。特に、薄膜トランジスタにおける半導体層であ
る非晶質珪素膜、ゲイト絶縁膜、および、層間絶縁膜と
して、本発明による酸化珪素膜を使用することによっ
て、電気特性、歩留りが向上し、層間絶縁膜上の配線の
断線の防止に効果的である。このように、本発明は工業
上、有益な発明である。
As described above, the plasma CVD according to the present invention
It is effective to use a silicon film, a silicon oxide film, and a silicon nitride film in which film deposition dust is reduced by a device for manufacturing a semiconductor integrated circuit, a thin film transistor, and the like with a fine process. In particular, by using a silicon oxide film according to the present invention as an amorphous silicon film, a gate insulating film, and an interlayer insulating film which are semiconductor layers in a thin film transistor, electric characteristics and yield are improved, and It is effective for preventing disconnection of wiring. Thus, the present invention is an industrially useful invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例1の装置構成を示す。FIG. 1 shows an apparatus configuration of a first embodiment.

【図2】 実施例2の装置構成を示す。FIG. 2 shows an apparatus configuration of a second embodiment.

【図3】 実施例3の工程を示す。FIG. 3 shows a process of Example 3.

【図4】 本発明の高周波発生装置および発生した高周
波波形の例を示す。
FIG. 4 shows an example of a high-frequency generator of the present invention and a generated high-frequency waveform.

【図5】 実施例4の装置構成を示す。FIG. 5 shows an apparatus configuration of a fourth embodiment.

【符号の説明】[Explanation of symbols]

101・・・チャンバー 102・・・交流電極 103・・・基板電極 104・・・ガス導入系 105・・・基板 106・・・基板電極回転機構 107・・・ヒーター 108・・・排気系 109・・・高周波交流電源 110・・・低周波交流電源 111・・・極低周波パルス電源 112・・・振幅変調器 113・・・パルス変調器 101: chamber 102: AC electrode 103: substrate electrode 104: gas introduction system 105: substrate 106: substrate electrode rotation mechanism 107: heater 108: exhaust system 109 ..High-frequency AC power supply 110 ... Low-frequency AC power supply 111 ... Ultra low frequency pulse power supply 112 ... Amplitude modulator 113 ... Pulse modulator

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−287759(JP,A) (58)調査した分野(Int.Cl.7,DB名) C23C 16/50 - 16/517 H01L 21/205 H01L 21/3065 H01L 21/31 H05H 1/46 ────────────────────────────────────────────────── (5) References JP-A-6-287759 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) C23C 16/50-16/517 H01L 21 / 205 H01L 21/3065 H01L 21/31 H05H 1/46

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 高周波を使ったプラズマCVD法を用い
る成膜方法において、 前記高周波の電圧を、低周波を使
った変調器によって変調率100%未満で振幅変調さ
せ、かつ、極低周波パルスを使った変調器によってオン
/オフさせることを特徴とする成膜方法。
1. A plasma CVD method using a high frequency.
The high-frequency voltage using a low frequency.
Amplitude modulation with a modulation rate of less than 100%
And turned on by a modulator using very low frequency pulses
/ Film formation method characterized by turning off.
【請求項2】 請求項1において、前記極低周波 は周波数が1〜200Hz、前記低周波
周波数が1k〜1MHz及び前記高周波は周波数が10
〜100MHzであることを特徴とする成膜方法。
2. The method according to claim 1, wherein the extremely low frequency has a frequency of 1 to 200 Hz, the low frequency has a frequency of 1 k to 1 MHz, and the high frequency has a frequency of 10 kHz.
To 100 MHz.
【請求項3】 請求項1または請求項2において、 珪素膜、酸化珪素膜または窒化珪素膜を成膜することを
特徴とする成膜方法。
3. The method according to claim 1, wherein a silicon film, a silicon oxide film, or a silicon nitride film is formed.
JP06180947A 1994-07-07 1994-07-07 Film forming method using plasma CVD method Expired - Lifetime JP3126594B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06180947A JP3126594B2 (en) 1994-07-07 1994-07-07 Film forming method using plasma CVD method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06180947A JP3126594B2 (en) 1994-07-07 1994-07-07 Film forming method using plasma CVD method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000291313A Division JP3583358B2 (en) 2000-09-25 2000-09-25 Plasma generation method

Publications (2)

Publication Number Publication Date
JPH0820874A JPH0820874A (en) 1996-01-23
JP3126594B2 true JP3126594B2 (en) 2001-01-22

Family

ID=16092063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06180947A Expired - Lifetime JP3126594B2 (en) 1994-07-07 1994-07-07 Film forming method using plasma CVD method

Country Status (1)

Country Link
JP (1) JP3126594B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000017920A1 (en) * 1998-09-18 2000-03-30 Tokyo Electron Limited Plasma processing method
JP3236576B2 (en) 1999-03-24 2001-12-10 キヤノン販売株式会社 Method for forming interlayer insulating film, chemical vapor deposition apparatus, and semiconductor device
JP4557400B2 (en) * 2000-09-14 2010-10-06 キヤノン株式会社 Method for forming deposited film
JP3917508B2 (en) * 2002-12-05 2007-05-23 東京エレクトロン株式会社 Plasma deposition system
DE102004060377A1 (en) * 2004-12-15 2006-06-29 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Method and device for operating a plasma device
IES20050301A2 (en) * 2005-05-11 2006-11-15 Univ Dublin City Plasma source
US9589799B2 (en) * 2013-09-30 2017-03-07 Lam Research Corporation High selectivity and low stress carbon hardmask by pulsed low frequency RF power

Also Published As

Publication number Publication date
JPH0820874A (en) 1996-01-23

Similar Documents

Publication Publication Date Title
JP5323804B2 (en) Deposition of TEOS oxide using pulsed RF plasma
US5437895A (en) Plasma CVD process for forming amorphous silicon thin film
US6592771B1 (en) Vapor-phase processing method and apparatus therefor
EP1632994B1 (en) Plasma processing apparatus and plasma processing method
US7521341B2 (en) Method of direct deposition of polycrystalline silicon
JP3126594B2 (en) Film forming method using plasma CVD method
JPH1131685A (en) Plasma cvd device and its cleaning method
JP3583358B2 (en) Plasma generation method
KR20030056828A (en) Method For Forming Insulating Layer And Method For Forming The Polysilicon Thin Film Transistor
JP3593363B2 (en) Method for manufacturing active matrix type liquid crystal display device having semiconductor thin film
JPH07142400A (en) Plasma treating method and its apparatus
JP3807127B2 (en) Method for forming silicon-based thin film
JPH10265212A (en) Production of microcrystal and polycrystal silicon thin films
JP3078707B2 (en) Cleaning method for low pressure CVD equipment
JPH09263948A (en) Formation of thin film by using plasma, thin film producing apparatus, etching method and etching device
JP4470227B2 (en) Film forming method and thin film transistor manufacturing method
JP3406386B2 (en) Single wafer type plasma CVD equipment
JP3850461B2 (en) Method for manufacturing semiconductor device
JP3019563B2 (en) Plasma CVD method and apparatus
JP3071657B2 (en) Thin film forming apparatus and thin film forming method
JP3387977B2 (en) Fabrication method of insulating film
JP3836032B2 (en) Plasma CVD equipment
KR0127836B1 (en) Process for production of polycrystalline silicon film
JPH06291061A (en) Method for forming amorphous silicon film
JPH10120491A (en) Formation of crystal film

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term