JP3126233B2 - Inspection equipment for liquid crystal display panel substrates - Google Patents

Inspection equipment for liquid crystal display panel substrates

Info

Publication number
JP3126233B2
JP3126233B2 JP04242372A JP24237292A JP3126233B2 JP 3126233 B2 JP3126233 B2 JP 3126233B2 JP 04242372 A JP04242372 A JP 04242372A JP 24237292 A JP24237292 A JP 24237292A JP 3126233 B2 JP3126233 B2 JP 3126233B2
Authority
JP
Japan
Prior art keywords
liquid crystal
display panel
crystal display
panel substrate
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04242372A
Other languages
Japanese (ja)
Other versions
JPH05264462A (en
Inventor
ジェイ・ヘンリィ フランソア
Original Assignee
フォトン・ダイナミクス・インコーポレーテッド
石川島播磨重工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォトン・ダイナミクス・インコーポレーテッド, 石川島播磨重工業株式会社 filed Critical フォトン・ダイナミクス・インコーポレーテッド
Publication of JPH05264462A publication Critical patent/JPH05264462A/en
Application granted granted Critical
Publication of JP3126233B2 publication Critical patent/JP3126233B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、例えば、テレビ画像
表示などに用いられる液晶表示パネル基板に生じ得る欠
陥を検査する液晶表示パネル基板の検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for inspecting a liquid crystal display panel substrate for inspecting a defect which may occur in a liquid crystal display panel substrate used for, for example, television image display.

【0002】[0002]

【従来の技術】近年、画像表示に液晶カラーパネルを採
用したカラーテレビが各種実用化されている。この液晶
カラーパネルは、多結晶シリコン薄膜トランジスタ(T
FT)アレイを形成した石英ガラス基板と、この石英ガ
ラス基板とカラーフィルタを形成した透明ガラス基板と
の間に液晶を封入した液晶表示パネル基板とから構成さ
れ、ツイステッド・ネマチックモードにより画像表示す
るようになっている。このような液晶カラーパネルに
は、通常、大面積化と高密度化とを達成するのに有利な
アクティブマトリクス方式が採用されており、現在比較
的小型のものから順次実用化がなされている。このアク
ティブマトリックス方式による液晶カラーパネルは、次
のようにして製造される。まず、液晶表示パネル基板を
製造した後に、該パネル基板上にスペーサを介して上記
透明ガラス基板を配置し、次に、この液晶表示パネル基
板と透明ガラス基板との間の空隙に液晶を封入する。こ
のようにして製造される液晶カラーパネルは、その画素
数が25〜50万個に及ぶものが多く、現在では画素数
が100万個以上のものも製造されている。
2. Description of the Related Art In recent years, various color televisions employing a liquid crystal color panel for image display have been put to practical use. This liquid crystal color panel uses a polycrystalline silicon thin film transistor (T
(FT) A quartz glass substrate on which an array is formed, and a liquid crystal display panel substrate in which liquid crystal is sealed between the quartz glass substrate and a transparent glass substrate on which a color filter is formed, and an image is displayed in a twisted nematic mode. It has become. Such a liquid crystal color panel generally employs an active matrix system which is advantageous for achieving a large area and a high density, and is currently being put to practical use from a relatively small one. A liquid crystal color panel using this active matrix system is manufactured as follows. First, after manufacturing a liquid crystal display panel substrate, the transparent glass substrate is arranged on the panel substrate via a spacer, and then, liquid crystal is sealed in a gap between the liquid crystal display panel substrate and the transparent glass substrate. . Many of the liquid crystal color panels manufactured in this way have a number of pixels ranging from 250,000 to 500,000. At present, a liquid crystal color panel having a number of pixels of 1,000,000 or more is also manufactured.

【0003】[0003]

【発明が解決しようとする課題】ところで、このように
多数の画素毎に設けられる画素電極への配線を基板上に
形成するには、ダスト等を極度に少なくしたクリーンル
ームにおいて種々の成膜プロセスが行われる。しかしな
がら、画素や配線幅が極端に狭小化すると、製造雰囲気
中に含まれる僅かなマイクロダストの存在が画素電極の
配線に断線欠陥や短絡欠陥を与えてしまう。これらによ
る欠陥画素は、例えば、液晶表示パネル基板当り10個
程度まで許容されており、これ以上の欠陥画素があると
製品不良としているのが現状である。すなわち、現状の
製造技術では、これら欠陥画素数を上記許容限度以下に
することが極めて困難とされており、したがって画素数
の大きい液晶パネルでは必然的に不良率が高くなり、こ
れが大型液晶パネルの高価格の一因にもなっている。
By the way, in order to form a wiring to a pixel electrode provided for each of a large number of pixels on a substrate, various film forming processes are required in a clean room in which dust and the like are extremely reduced. Done. However, when the width of the pixel or the wiring is extremely narrowed, the presence of a slight amount of micro dust contained in the manufacturing atmosphere gives a disconnection defect or a short-circuit defect to the wiring of the pixel electrode. For example, about 10 defective pixels per liquid crystal display panel substrate are allowed, and if there are more defective pixels, it is presently regarded as a product defect. In other words, it is extremely difficult to reduce the number of defective pixels below the allowable limit in the current manufacturing technology. Therefore, a liquid crystal panel having a large number of pixels necessarily has a high defect rate. It also contributes to the high price.

【0004】ところで、従来、液晶表示パネル基板を検
査する方法として、該基板製造後にプローバを使用する
ものが知られているが、この方法では検査対象となる画
素数が多過ぎ、検査工数に多大な時間を費やすため、コ
スト的に問題があり、実用的でない。このため、液晶表
示パネル基板の検査は製造工程内では行われず、基板製
造が完了した時点でパネル基板毎に通電し、この際の作
動状態を目視検査して良否判定を行っている。したがっ
て、この目視検査で欠陥が露見されても製造工程に戻す
ことができず、不良品は廃棄処分されるため、これが液
晶表示パネルの歩留りの悪さとなっている。また、目視
による検査では、定量的な欠陥率を得ることができない
という欠点もある。この発明は上述した事情に鑑みてな
されたもので、液晶パネル組立前に当該基板における欠
陥を迅速かつ定量的に把握することができる液晶表示パ
ネル基板の検査装置を提供することを目的としている。
Conventionally, as a method for inspecting a liquid crystal display panel substrate, a method using a prober after manufacturing the substrate has been known. However, this method involves too many pixels to be inspected, which greatly reduces the number of inspection steps. Since it takes a long time, there is a problem in cost and it is not practical. For this reason, the inspection of the liquid crystal display panel substrate is not performed in the manufacturing process, and when the substrate manufacturing is completed, power is supplied to each panel substrate, and the operating state at this time is visually inspected to judge pass / fail. Therefore, even if a defect is revealed in this visual inspection, it cannot be returned to the manufacturing process, and the defective product is discarded, which is a poor yield of the liquid crystal display panel. In addition, there is a disadvantage that a quantitative defect rate cannot be obtained by visual inspection. SUMMARY OF THE INVENTION The present invention has been made in view of the above-described circumstances, and has as its object to provide a liquid crystal display panel substrate inspection apparatus capable of quickly and quantitatively grasping a defect in the substrate before assembling the liquid crystal panel.

【0005】[0005]

【課題を解決するための手段】この発明は、印加される
電界強度に応じて光透過率が変化する電気光学素子と、
この電気光学素子の下部に対向配置される液晶表示パネ
ル基板との間に検査電圧を印加すると共に、前記電気光
学素子上へ光を照射し、当該電気光学素子の反射光強度
に応じて前記液晶表示パネル基板を検査する検査装置に
おいて、前記電気光学素子を撮像する撮像手段の撮像タ
イミングに従って、前記検査電圧の印加極性および電圧
レベルを制御する電圧制御手段と、前記撮像タイミング
毎に発生するフレームデータを複数フレーム分蓄積する
と共に、当該フレームデータのドリフト成分およびノイ
ズ成分を除去する画像入力手段と、前記画像入力手段の
出力を電圧値に変換し、この変換された画像データを平
滑化すると共に、二値化する画像処理手段と、この二値
化された画像データから前記液晶表示パネル基板の欠陥
画素を抽出して表示する抽出処理手段とを具備すること
を特徴としている
According to the present invention, there is provided an electro-optical element whose light transmittance changes according to the intensity of an applied electric field;
A test voltage is applied between the electro-optical element and a liquid crystal display panel substrate disposed opposite to the lower part of the electro-optical element, and light is radiated onto the electro-optical element. In an inspection apparatus for inspecting a display panel substrate, voltage control means for controlling an applied polarity and a voltage level of the inspection voltage according to an imaging timing of an imaging means for imaging the electro-optical element, and frame data generated for each of the imaging timings And image input means for removing drift components and noise components of the frame data, converting the output of the image input means into voltage values, smoothing the converted image data, Image processing means for binarizing, and extracting and displaying defective pixels of the liquid crystal display panel substrate from the binarized image data It is characterized by comprising an extraction process means for

【0006】[0006]

【作用】上記構成によれば、電圧制御手段が撮像タイミ
ング毎に電気光学素子と液晶表示パネル基板との間に印
加される検査電圧の極性および電圧レベルを制御し、画
像入力手段がこの撮像タイミング毎に発生するフレーム
データを複数フレーム分蓄積すると共に、ドリフト成分
とノイズ成分とを除去した画像データを生成する。そし
て、この明暗を表わす画像データが画像処理手段によっ
て電圧値に変換され、これが平滑化されると共に、二値
化される。この結果、液晶表示パネル基板における画素
の良否が識別され、この二値化された画像データに基づ
いて抽出処理手段が欠陥画素を抽出し、これをディスプ
レイ表示する。これにより、液晶表示パネル基板におけ
る欠陥画素が迅速かつ定量的に把握することが可能にな
る。
According to the above arrangement, the voltage control means controls the polarity and the voltage level of the inspection voltage applied between the electro-optical element and the liquid crystal display panel substrate at each imaging timing, and the image input means controls the imaging timing. A plurality of frames of frame data generated each time are accumulated, and image data from which a drift component and a noise component have been removed is generated. Then, the image data representing the brightness is converted into a voltage value by the image processing means, which is smoothed and binarized. As a result, the quality of the pixels on the liquid crystal display panel substrate is identified, and the extraction processing means extracts defective pixels based on the binarized image data, and displays the defective pixels on the display. As a result, defective pixels on the liquid crystal display panel substrate can be quickly and quantitatively grasped.

【0007】[0007]

【実施例】【Example】

A.全体構成 以下、図面を参照してこの発明の実施例について説明す
る。図1はこの発明の一実施例による検査装置の概略を
示すブロック図である。この図において、1はハロゲン
ランプ等による光源、2は印加される電界に応じて光学
特性が変化する電気光学素子である。この電気光学素
子2は、高分子分散型液晶が封入された液晶シート8
と、該シート8の底面に形成された金蒸着膜あるいは
誘電体的層膜の光反射体9と、該シート8の上面に貼
着された透明薄膜電極2aとから構成される。3は上記
構成による電気光学素子2面上を撮像するCCDカメラ
である。4は画像処理装置であり、CCDカメラ3から
供給されるビデオ信号に基づいて画像処理を施し、この
結果得られた情報から液晶表示パネル基板5における欠
陥画素の数や位置などを表示する。なお、この画像処理
装置4の詳細については後述する。
A. Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram schematically showing an inspection apparatus according to one embodiment of the present invention. In this figure, 1 is a light source such as a halogen lamp, and 2 is an electro-optical element whose optical characteristics change according to an applied electric field. The electro-optical element 2 has a liquid crystal sheet 8 in which polymer dispersed liquid crystal is sealed.
And a light reflector 9 of a gold vapor-deposited film or a dielectric layer film formed on the bottom surface of the sheet 8, and a transparent thin-film electrode 2a adhered to the upper surface of the sheet 8. Reference numeral 3 denotes a CCD camera for capturing an image on the surface of the electro-optical element 2 having the above configuration. Reference numeral 4 denotes an image processing device which performs image processing based on a video signal supplied from the CCD camera 3 and displays the number and position of defective pixels on the liquid crystal display panel substrate 5 based on information obtained as a result. The details of the image processing device 4 will be described later.

【0008】テーブル26上に設置される液晶表示パネ
ル基板5は、図2に示す如く周知の構成であり、各画素
毎に配設される薄膜トランジスタ14のソース端子およ
びゲート端子をそれぞれ共通接続するソース配線10,
…,10とゲート配線11,…,11とがマトリクス状
に形成され、該トランジスタ14の各ドレイン端子に画
素電極13が接続されてなる。なお、図中の符号15,
16はそれぞれソース配線10、ゲート配線11に接続
され、薄膜トランジスタ14の静電破壊を防止するショ
ーティングバーである。これらショーティングバー1
5,16は、液晶表示パネル基板5の製造段階において
形成されるもので、製造段階後の後工程で切断削除され
るものである。7は電圧印加装置であり、薄膜透明電極
2aと液晶表示パネル基板5の各画素電極13との間に
所定のバイアス電圧を印加する。このバイアス電圧印加
の際には、上述のショーティングバー15,16が使用
される。
The liquid crystal display panel substrate 5 installed on the table 26 has a well-known structure as shown in FIG. 2, and has a source and a gate terminal commonly connected to the thin film transistor 14 provided for each pixel. Wiring 10,
, 10 and gate wirings 11, ..., 11 are formed in a matrix, and a pixel electrode 13 is connected to each drain terminal of the transistor 14. In the figure, reference numerals 15,
Reference numeral 16 denotes a shorting bar that is connected to the source wiring 10 and the gate wiring 11 and prevents electrostatic breakdown of the thin film transistor 14. These shorting bars 1
Reference numerals 5 and 16 are formed in the manufacturing stage of the liquid crystal display panel substrate 5, and are cut and deleted in a later process after the manufacturing stage. Reference numeral 7 denotes a voltage application device for applying a predetermined bias voltage between the thin-film transparent electrode 2a and each pixel electrode 13 of the liquid crystal display panel substrate 5. In applying the bias voltage, the above-described shorting bars 15 and 16 are used.

【0009】次に、上記構成において行われる検査の概
略について説明する。まず、電圧印加装置7により透明
薄膜電極2aと各画素電極13との間に所定レベルのバ
イアス電圧を供給する。ここで、上述したソース配線1
0およびゲート配線11に断線や短絡が無く、かつ、薄
膜トランジスタ14が正常動作する場合、すなわち、液
晶表示パネル基板5に欠陥画素が存在しない場合には、
電気光学素子2全体にバイアス電圧レベルに従った電界
が印加される。電界が与えられた電気光学素子2は、封
入された液晶分子が同一方向に揃い、これにより液晶シ
ート8が光を透過させる。このような状態で、光源1か
ら光を放射すると、液晶シート8を透過した光が光反射
体9で反射され、一様な強度の反射光がCCDカメラ3
で捉えられる。
Next, an outline of the inspection performed in the above configuration will be described. First, a predetermined level of bias voltage is supplied between the transparent thin-film electrode 2a and each pixel electrode 13 by the voltage application device 7. Here, the above-described source wiring 1
In the case where there is no disconnection or short circuit in 0 and the gate wiring 11 and the thin film transistor 14 operates normally, that is, when there is no defective pixel in the liquid crystal display panel substrate 5,
An electric field according to the bias voltage level is applied to the entire electro-optical element 2. In the electro-optical element 2 to which the electric field is applied, the enclosed liquid crystal molecules are aligned in the same direction, so that the liquid crystal sheet 8 transmits light. When light is emitted from the light source 1 in such a state, the light transmitted through the liquid crystal sheet 8 is reflected by the light reflector 9, and reflected light of uniform intensity is reflected by the CCD camera 3.
Caught in

【0010】一方、欠陥画素が存在する場合には、その
画素に対応する部分の印加電界が変化し、これに応じて
電気光学素子2の光透過率が変化する。この結果、正常
に電界が印加される画素部分では明、欠陥画素部分では
暗となる像がCCDカメラ3によって撮像される。そし
て、画像処理装置4がこのCCDカメラ3から供給され
るビデオ信号により、上述した関係に基づいた画像処理
を行い、これにより欠陥画素の数および位置などの情報
を抽出/表示するようになっている。
On the other hand, when a defective pixel exists, the applied electric field at a portion corresponding to the pixel changes, and the light transmittance of the electro-optical element 2 changes accordingly. As a result, the CCD camera 3 captures a bright image in a pixel portion to which an electric field is normally applied and a dark image in a defective pixel portion. Then, the image processing device 4 performs image processing based on the above-described relationship based on the video signal supplied from the CCD camera 3, thereby extracting / displaying information such as the number and position of defective pixels. I have.

【0011】B.画像処理装置4の構成 次に、上述した画像処理装置4の構成について図3を参
照し、説明する。なお、この図において図1に示す各部
と一致する部分には、同一の番号を付し、その説明を省
略する。図において、20はイメージプロセッサであ
る。このイメージプロセッサ20は、前述したCCDカ
メラ3から供給されるビデオ信号をA/D変換してフレ
ームデータを生成し、複数フレーム分のデータをフレー
ムバッファに蓄え、該バッファから読み出したデータに
前処理を施し、これを画像データとして出力する。この
前処理とは、例えば、4フレーム分のフレームデータを
1シーンとし、この1シーン分のフレームデータに対し
て雑音除去や、二値化などを施す処理を言う。21は各
部を制御すると共に、イメージプロセッサ20から供給
される画像データに対して後述の画像処理を施すホスト
コンピュータである。22はキーボード、ディスプレイ
装置および外部記憶装置などから構成される周辺装置で
ある。なお、このディスプレイ装置には、ホストコンピ
ュータ21から供給される画像処理結果、すなわち、液
晶表示パネル基板5の欠陥状況が表示されるようになっ
ている。
B. Next, the configuration of the above-described image processing apparatus 4 will be described with reference to FIG. In this figure, parts corresponding to the respective parts shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In the figure, reference numeral 20 denotes an image processor. The image processor 20 performs A / D conversion of the video signal supplied from the CCD camera 3 to generate frame data, stores data for a plurality of frames in a frame buffer, and pre-processes the data read from the buffer. And outputs it as image data. The pre-processing is, for example, a process in which four frames of frame data are regarded as one scene, and noise reduction or binarization is performed on the one scene frame data. Reference numeral 21 denotes a host computer that controls each unit and performs image processing described below on image data supplied from the image processor 20. Reference numeral 22 denotes a peripheral device including a keyboard, a display device, an external storage device, and the like. The display device displays an image processing result supplied from the host computer 21, that is, a defect state of the liquid crystal display panel substrate 5.

【0012】23はタイミング発生器である。このタイ
ミング発生器23は、ホストコンピュータ21から供給
されるビデオ同期信号に基づいて1フレーム毎の撮像タ
イミングを規定するタイミング信号を発生して出力す
る。24は前記タイミング信号に応じて所定のパターン
信号を発生するパターン発生器である。このパターン信
号とは、1フレーム毎に各画素電極13へ印加するバイ
アス電圧の極性を制御するための信号であり、例えば、
連続する4フレームを順次撮像して1シーンとする場合
には、バイアス電圧の極性を「+」,「−」,「−」,
「+」の順に変化させる。そして、前述した電圧印加装
置7は、ホストコンピュータ21から供給されるレベル
制御信号によって指定されるレベルのバイアス電圧を、
上述したパターン信号に応じた極性で発生し、これを透
明薄膜電極2aと各画素電極13とに印加する。25は
光源1に供給する電力を制御する電力制御回路である。
Reference numeral 23 denotes a timing generator. The timing generator 23 generates and outputs a timing signal that defines an imaging timing for each frame based on a video synchronization signal supplied from the host computer 21. Reference numeral 24 denotes a pattern generator that generates a predetermined pattern signal according to the timing signal. This pattern signal is a signal for controlling the polarity of the bias voltage applied to each pixel electrode 13 for each frame, and for example,
When four consecutive frames are sequentially imaged to form one scene, the polarity of the bias voltage is set to “+”, “−”, “−”,
Change in the order of “+”. Then, the above-described voltage applying device 7 applies a bias voltage of a level specified by a level control signal supplied from the host computer 21 to
It is generated with a polarity corresponding to the pattern signal described above, and is applied to the transparent thin-film electrode 2a and each pixel electrode 13. Reference numeral 25 denotes a power control circuit that controls power supplied to the light source 1.

【0013】C.画像処理装置4の動作 次に、上記構成による画像処理装置4の動作について図
4を参照し、説明する。まず、図1に示すような検査セ
ットアップがなされている状態において、この装置4に
電源が投入されると、制御プログラムが起動し、各種レ
ジスタやメモリが初期化された後、待機状態となる。こ
の状態において、操作員が所定の制御コマンドをキー入
力すると、ホストコンピュータ21は装置各部へ各種信
号を供給する設定モードに移行する。この設定モードで
は、光源1、CCDカメラ3および電圧印加装置7の初
期設定がなされる。次いで、操作員によってスタートス
イッチ(図示略)が操作されると、図4に示すフローチ
ャートに従った処理が行われる。
C. Operation of Image Processing Apparatus 4 Next, the operation of the image processing apparatus 4 having the above configuration will be described with reference to FIG. First, in a state where the inspection setup as shown in FIG. 1 is performed, when the power is turned on to the device 4, a control program is started, and various registers and memories are initialized, and then a standby state is set. In this state, when the operator performs a key input of a predetermined control command, the host computer 21 shifts to a setting mode in which various signals are supplied to each unit of the apparatus. In this setting mode, initial settings of the light source 1, the CCD camera 3, and the voltage applying device 7 are performed. Next, when a start switch (not shown) is operated by the operator, processing according to the flowchart shown in FIG. 4 is performed.

【0014】まず、ステップS1に進むと、イメージプ
ロセッサ20はビデオ信号を取込み、これをA/D変換
した後に1画面分のフレームデータを生成し、これをフ
レームバッファに記憶する。そして、次のステップS2
に進むと、4フレーム分のフレームデータが取込まれた
か否かが判断される。この場合、4フレーム分のデータ
を取込んでいないので、この判断結果は「NO」とな
り、再びステップS1に戻り、次フレームデータが取込
まれる。このように、ステップS1,S2にあっては、
4フレーム分のデータを取得するまで繰り返される。と
ころで、この4フレームデータをそれぞれフレームA,
フレームB,フレームC,フレームDとすると、これら
フレームデータ取得時には前述したパターン信号に応じ
た極性のバイアス電圧が透明薄膜電極2aと各画素電極
13との間に印加される。例えば、フレームA撮像時に
は「+5V」、フレームB撮像時には「−5V」、フレ
ームC撮像時には「−5V」、フレームD撮像時には
「+5V」が供給される。
First, at step S1, the image processor 20 takes in a video signal, performs A / D conversion on the video signal, generates frame data for one screen, and stores this in a frame buffer. Then, the next step S2
Then, it is determined whether or not frame data for four frames has been captured. In this case, since data for four frames has not been fetched, the result of this determination is "NO", the process returns to step S1, and the next frame data is fetched. Thus, in steps S1 and S2,
This is repeated until data for four frames is obtained. By the way, these four frame data are respectively divided into frames A,
When frame B, frame C, and frame D are obtained, a bias voltage having a polarity corresponding to the above-described pattern signal is applied between the transparent thin-film electrode 2a and each pixel electrode 13 at the time of acquiring the frame data. For example, “+5 V” is supplied when capturing the frame A, “−5 V” is supplied when capturing the frame B, “−5 V” is supplied when capturing the frame C, and “+5 V” is supplied when capturing the frame D.

【0015】次に、ステップS3では、こうして取込ま
れた4フレームデータを1シーンとして扱い、この1シ
ーン分のデータからノイズ成分を除去した後に平均化処
理を施す。この平均化処理とは、1シーン分のデータか
らドリフト成分を除去する処理である。このドリフト成
分は、1シーン分のデータを取得する際の時間経過に伴
って線形に増加する性質のものである。このようなドリ
フト成分を除去するには、次式に基づき各フレームデー
タに重畳されるドリフトを相殺する。すなわち、 X={(A+s)−(B+2s)−(C+3s)+(D+4s)]}/2 ={A−B−C+D}/2 ここで、Xはドリフト除去画像の輝度を表わし、sはド
リフト成分を表わす。また、A〜Dは上述した各フレー
ムパターンにおける輝度を表わす。この式から明らかな
ように、上述したフレームAとフレームBとの差と、フ
レームCとフレームDとの和とを求め、更に、これらの
差分平均を求めることによって、ドリフト成分が相殺さ
れる。
Next, in step S3, the four frame data thus captured is treated as one scene, and after averaging processing is performed after removing noise components from the data for one scene. This averaging process is a process for removing a drift component from data for one scene. The drift component has a property of linearly increasing with time when acquiring data for one scene. To remove such a drift component, the drift superimposed on each frame data is canceled based on the following equation. That is, X = {(A + s) − (B + 2s) − (C + 3s) + (D + 4s)]} / 2 = {A−B−C + D} / 2 where X represents the luminance of the drift-removed image, and s represents the drift. Represents a component. A to D represent the luminance in each frame pattern described above. As is clear from this equation, the drift component is canceled by calculating the above-described difference between the frames A and B and the sum of the frames C and D, and further calculating the average of these differences.

【0016】そして、ステップS4では、ドリフト成分
が除去されたデータの絶対値を取ると共に、この絶対値
化されたデータについてスケール変換を施す。このスケ
ール変換では、輝度レベルを表わすデータが電圧を表わ
すデータに変換される。この変換にあっては、検査に先
立って取得された液晶表示パネル基板5のゲインデータ
(後述する)に基づいて一次近似がなされ、これにより
電圧を表わすデータとなる。ここで、ゲインデータと
は、当該パネル基板5に基準となるバイアス電圧を与え
た際の輝度レベルを表わすデータであり、一次近似式に
おける傾きに相当する。次いで、ステップS5では、空
間平均処理により画像のスムージンズがなされる。この
スムージングとは、1シーンの画像を形成する画素の
内、例えば3×3画素をとり、これの中心画素データ
(中心値)に対して上下、左右、斜めの8方の画素デー
タ(近傍値)を反映させるものであり、例えば、8個の
近傍値と中心値とを同じ重みで加算平均させている。そ
して、このようなスムージングがなされると、画像から
ノイズ成分が除去される。次に、ステップS6では、各
画素データについて二値化処理を施す。すなわち、電圧
レベルを表わす各画素データについて、所定のスレッシ
ョルド電圧で二値化し、これにより各画素毎に印加され
る電圧の高低が分離され、該スレッショルド電圧以上の
画素を「1」、これ以外の画素を「0」としている。
In step S4, the absolute value of the data from which the drift component has been removed is obtained, and the absolute value of the data is subjected to scale conversion. In this scale conversion, data representing a luminance level is converted into data representing a voltage. In this conversion, a first-order approximation is performed based on gain data (described later) of the liquid crystal display panel substrate 5 obtained prior to the inspection, and the data becomes voltage representing the voltage. Here, the gain data is data representing a luminance level when a reference bias voltage is applied to the panel substrate 5 and corresponds to a slope in a linear approximation. Next, in step S5, the images are smoothed by the spatial averaging process. The smoothing means that, for example, 3 × 3 pixels are taken from the pixels forming an image of one scene, and the pixel data (central value) of the upper, lower, left, right, and diagonal are taken with respect to the central pixel data (central value). ) Is reflected, for example, eight neighboring values and a central value are averaged with the same weight. When such smoothing is performed, noise components are removed from the image. Next, in step S6, a binarization process is performed on each pixel data. That is, each pixel data representing the voltage level is binarized by a predetermined threshold voltage, whereby the level of the voltage applied to each pixel is separated, and pixels having the threshold voltage or more are set to “1”, and other pixels are set to “1”. The pixel is set to “0”.

【0017】ステップS7では、上述の二値化結果と画
素マップとのAND(論理積)処理が行われる。この画
素マップとは、液晶表示パネル基板5の画素セルサイズ
に対応した格子パターンである。そして、この格子パタ
ーンと、ステップS6において処理された二値化結果と
が画像間演算であるAND処理により重ね合わせてい
る。このようにしたのは、二値化結果がCCDカメラ3
の撮像画素に基づいているため、これを液晶表示パネル
基板5における画素セルに対応させており、例えば、液
晶表示パネル基板5の画素セルに対して、3×3画素
(撮像画素)を対応付ける。次に、ステップS8では、
このように対応付けられた液晶表示パネル基板5の欠陥
画素セルを抽出する。ここで、欠陥画素セルとは、画素
セルを構成する3×3画素(撮像画素)の中心画素の二
値化結果が「0」、すなわち、所定のスレッショルド電
圧に達しないものである。そして、この抽出結果とし
て、欠陥画素位置およびその数がディスプレイ装置に表
示され、次のステップS9に進む。ステップS9では、
次の画像サンプリグを行うか否かのプロンプトがディス
プレイ装置に表示され、操作員はこれに従ってキー入力
を行う。ここで、次のサンプリングを行う旨の入力が行
われると、再び前述のステップS1に戻り同様の動作が
繰り返される。一方、検査終了のキー入力を行うと、検
査動作が完了する。このように、液晶表パネル基板5の
欠陥画素が画像処理によって自動的に抽出されるため、
極めて高速な検査を行うことができ、しかも、この検査
では欠陥画素を定量的に把握することが可能になる。ま
た、こうした検査はインプロセスでなされるため、歩留
りを大幅に向上させる。
In step S7, an AND (logical product) process of the above-described binarization result and the pixel map is performed. This pixel map is a lattice pattern corresponding to the pixel cell size of the liquid crystal display panel substrate 5. Then, the lattice pattern and the binarized result processed in step S6 are superimposed by an AND process as an inter-image operation. This is because the binarization result is obtained by the CCD camera 3
Since the image data is based on the imaging pixels of the liquid crystal display panel substrate 5, the pixels are associated with the pixel cells of the liquid crystal display panel substrate 5. For example, 3 × 3 pixels (imaging pixels) are associated with the pixel cells of the liquid crystal display panel substrate 5. Next, in step S8,
Defective pixel cells of the liquid crystal display panel substrate 5 associated in this manner are extracted. Here, a defective pixel cell is one in which the binarization result of the center pixel of 3 × 3 pixels (imaging pixels) constituting the pixel cell is “0”, that is, does not reach a predetermined threshold voltage. Then, as a result of the extraction, the position and the number of defective pixels are displayed on the display device, and the process proceeds to the next step S9. In step S9,
A prompt as to whether or not to perform the next image sampling is displayed on the display device, and the operator performs a key input according to the prompt. Here, when the input to perform the next sampling is performed, the process returns to the above-described step S1 and the same operation is repeated. On the other hand, when a key input for terminating the inspection is performed, the inspection operation is completed. As described above, since the defective pixels of the liquid crystal front panel substrate 5 are automatically extracted by the image processing,
An extremely high-speed inspection can be performed, and moreover, in this inspection, defective pixels can be quantitatively grasped. Further, since such inspection is performed in-process, the yield is greatly improved.

【0018】なお、上記実施例にあっては、所定パター
ンのバイアス電圧を印加するようにしているが、これに
替えて、所定の周波数で変調された変調信号を印加する
ようにしても良い。この場合、各画素の明暗の変化、例
えば、輝度変化の減衰時定数を画像処理により検出して
パネル基板の良否判定を行う。
In the above embodiment, a bias voltage having a predetermined pattern is applied. Alternatively, a modulation signal modulated at a predetermined frequency may be applied. In this case, a change in brightness of each pixel, for example, a decay time constant of a change in brightness is detected by image processing to determine the quality of the panel substrate.

【0019】[0019]

【発明の効果】以上説明したように、この発明によれ
ば、電圧制御手段が撮像タイミング毎に電気光学素子と
液晶表示パネル基板との間に印加される検査電圧の極性
および電圧レベルを制御し、画像入力手段がこの撮像タ
イミング毎に発生するフレームデータを複数フレーム分
蓄積すると共に、ドリフト成分とノイズ成分とを除去し
た画像データを生成する。そして、この明暗を表わす画
像データが画像処理手段によって電圧値に変換され、こ
れが平滑化されると共に、二値化される。この結果、液
晶表示パネル基板における画素の良否が識別され、この
二値化された画像データに基づいて抽出処理手段が欠陥
画素を抽出し、これをディスプレイ表示するので、液晶
パネル組立前に当該基板における欠陥画素を迅速かつ定
量的に把握することができる。加えて、この検査はイン
プロセスでなされるため、歩留りが大幅に向上するとい
う効果も得ることができる。
As described above, according to the present invention, the voltage control means controls the polarity and voltage level of the inspection voltage applied between the electro-optical element and the liquid crystal display panel substrate at each imaging timing. The image input means accumulates a plurality of frames of frame data generated at each imaging timing and generates image data from which a drift component and a noise component have been removed. Then, the image data representing the brightness is converted into a voltage value by the image processing means, which is smoothed and binarized. As a result, the quality of the pixel on the liquid crystal display panel substrate is identified, and the extraction processing means extracts the defective pixel based on the binarized image data and displays the defective pixel on the display. Can be quickly and quantitatively grasped. In addition, since this inspection is performed in-process, the effect of significantly improving the yield can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例による検査の概要を示すブ
ロック図
FIG. 1 is a block diagram showing an outline of inspection according to an embodiment of the present invention.

【図2】同実施例における液晶表示パネル基板5の構成
を示すブロック図
FIG. 2 is a block diagram showing a configuration of a liquid crystal display panel substrate 5 in the embodiment.

【図3】同実施例における画像処理装置4の構成を示す
ブロック図
FIG. 3 is a block diagram showing a configuration of an image processing apparatus 4 according to the embodiment.

【図4】同実施例の動作を説明するためのフローチャー
FIG. 4 is a flowchart for explaining the operation of the embodiment;

【符号の説明】 1 光源 2 電気光学素子 2a 透明薄膜電極 3 CCDカメラ 4 画像処理装置 5 液晶表示パネル基板 7 電圧印加装置 20 イメージプロセッサ 21 ホストコンピュータ 23 タイミング発生器 24 パターン発生器[Description of Signs] 1 light source 2 electro-optical element 2a transparent thin film electrode 3 CCD camera 4 image processing device 5 liquid crystal display panel substrate 7 voltage application device 20 image processor 21 host computer 23 timing generator 24 pattern generator

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G09F 9/00 352 G06F 15/62 405A (56)参考文献 特開 平3−142498(JP,A) 特開 昭64−18073(JP,A) 特開 平3−167490(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01N 21/84 - 21/958 G01M 11/00 G01R 31/00 G02F 1/13 ──────────────────────────────────────────────────続 き Continuation of the front page (51) Int.Cl. 7 Identification code FI G09F 9/00 352 G06F 15/62 405A (56) References JP-A-3-142498 (JP, A) JP-A 64-18073 (JP, A) JP-A-3-167490 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01N 21/84-21/958 G01M 11/00 G01R 31/00 G02F 1 /13

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 印加される電界強度に応じて光透過率が
変化する電気光学素子と、この電気光学素子の下部に対
向配置される液晶表示パネル基板との間に検査電圧を印
加すると共に、前記電気光学素子上へ光を照射し、当該
電気光学素子の反射光強度に応じて前記液晶表示パネル
基板を検査する検査装置において、 前記電気光学素子を撮像する撮像手段の撮像タイミング
に従って、前記検査電圧の印加極性および電圧レベルを
制御する電圧制御手段と、 前記撮像タイミング毎に発生するフレームデータを複数
フレーム分蓄積すると共に、当該フレームデータのドリ
フト成分およびノイズ成分を除去する画像入力手段と、 前記画像入力手段の出力を電圧値に変換し、この変換さ
れた画像データを平滑化すると共に、二値化する画像処
理手段と、 この二値化された画像データから前記液晶表示パネル基
板の欠陥画素を抽出して表示する抽出処理手段とを具備
することを特徴とする液晶表示パネル基板の検査装置。
1. An inspection voltage is applied between an electro-optical element whose light transmittance changes according to an applied electric field intensity and a liquid crystal display panel substrate disposed under the electro-optical element. In an inspection apparatus that irradiates light onto the electro-optical element and inspects the liquid crystal display panel substrate according to the intensity of reflected light of the electro-optical element, the inspection is performed according to an imaging timing of an imaging unit that images the electro-optical element. Voltage control means for controlling the applied polarity and voltage level of a voltage, image input means for accumulating a plurality of frames of frame data generated at each of the imaging timings, and removing a drift component and a noise component of the frame data, Image processing means for converting the output of the image input means to a voltage value, smoothing the converted image data, and binarizing the image data; An inspection apparatus for a liquid crystal display panel substrate, comprising extraction processing means for extracting and displaying defective pixels of the liquid crystal display panel substrate from the binarized image data.
JP04242372A 1991-09-10 1992-09-10 Inspection equipment for liquid crystal display panel substrates Expired - Fee Related JP3126233B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US75744691A 1991-09-10 1991-09-10
US757,446 1991-09-10

Publications (2)

Publication Number Publication Date
JPH05264462A JPH05264462A (en) 1993-10-12
JP3126233B2 true JP3126233B2 (en) 2001-01-22

Family

ID=25047859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04242372A Expired - Fee Related JP3126233B2 (en) 1991-09-10 1992-09-10 Inspection equipment for liquid crystal display panel substrates

Country Status (1)

Country Link
JP (1) JP3126233B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08304852A (en) * 1995-04-28 1996-11-22 Nec Corp Method and device for inspecting liquid crystal display substrate
KR20010087833A (en) * 2001-06-28 2001-09-26 이시형 Electrical Test Apparatus for Flat Panel Display Devices and Test Method for the Same
KR100554578B1 (en) * 2003-11-29 2006-03-03 주식회사 쓰리비 시스템 method for detecting regular mura in a light-related plate element for a flat panel
JP2006084496A (en) * 2004-09-14 2006-03-30 V Technology Co Ltd Lighting inspection apparatus
US7099067B2 (en) * 2004-11-10 2006-08-29 Photon Dynamics, Inc. Scratch and mar resistant PDLC modulator
US8801964B2 (en) 2010-12-22 2014-08-12 Photon Dynamics, Inc. Encapsulated polymer network liquid crystal material, device and applications

Also Published As

Publication number Publication date
JPH05264462A (en) 1993-10-12

Similar Documents

Publication Publication Date Title
JP3199480B2 (en) Inspection method of liquid crystal display panel substrate
JP3246704B2 (en) Wiring board inspection equipment
JPH055709A (en) Screen inspection device
JP3126233B2 (en) Inspection equipment for liquid crystal display panel substrates
JP2009229197A (en) Linear defect detecting method and device
KR100271261B1 (en) Image data processing method and image data processing apparatus
JPH0792104A (en) Method for inspecting defective point of object
JP3695120B2 (en) Defect inspection method
JP4071331B2 (en) Liquid crystal drive substrate inspection apparatus and inspection method thereof
JP2002024802A (en) Image processing system
JP3408879B2 (en) Display defect extraction method for flat panel display and apparatus therefor
JP3270336B2 (en) Image quality inspection apparatus for liquid crystal display and inspection method therefor
JPH10170242A (en) Method and device for inspection of sealant application
JP3358331B2 (en) Color filter inspection device
JP2003262843A (en) Method and device for inspecting liquid crystal panel
JPS63269198A (en) Inspection of driving circuit substrate for liquid crystal display unit
JPH0972824A (en) Filter inspection apparatus
JPH06161378A (en) Inspecting device for liquid crystal display device
JPH0293871A (en) Uniformity checking method
JPH08159984A (en) Pattern irregularity inspecting apparatus
JPH0731131B2 (en) Method for spotting periodic pattern
JP2660560B2 (en) Defect inspection method
JPH0763695A (en) Outward-appearance inspection apparatus for sheetlike product
JPH1040383A (en) Appearance inspecting device
JPH06300998A (en) Apparatus for inspecting uniformity

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000926

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees