JP3125862B2 - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP3125862B2
JP3125862B2 JP08265459A JP26545996A JP3125862B2 JP 3125862 B2 JP3125862 B2 JP 3125862B2 JP 08265459 A JP08265459 A JP 08265459A JP 26545996 A JP26545996 A JP 26545996A JP 3125862 B2 JP3125862 B2 JP 3125862B2
Authority
JP
Japan
Prior art keywords
switch
power supply
capacitor
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08265459A
Other languages
Japanese (ja)
Other versions
JPH1094253A (en
Inventor
浩一 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP08265459A priority Critical patent/JP3125862B2/en
Publication of JPH1094253A publication Critical patent/JPH1094253A/en
Application granted granted Critical
Publication of JP3125862B2 publication Critical patent/JP3125862B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は力率を改善することがで
きる共振型スイッチング電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resonance type switching power supply capable of improving a power factor.

【0002】[0002]

【従来の技術】典型的な共振型スイッチング電源装置
は、商用交流電圧を整流及び平滑する回路と、この整流
及び平滑回路に接続されたDC−DC変換回路とから成
る。整流及び平滑回路をダイオードのブリッジ回路と平
滑用コンデンサとのみで形成すると、正弦波交流電圧の
ピーク値及びこの近傍のみで平滑用コンデンサの充電電
流が流れ、整流回路の入力電流の波形が正弦波から大幅
に相違し且つ力率が悪くなる。この種の問題は、整流回
路と平滑用コンデンサとの間にリアクトル(チョークコ
イル)を接続してチョークインプット型フィルタ回路を
構成することによってある程度解決される。
2. Description of the Related Art A typical resonance type switching power supply device includes a circuit for rectifying and smoothing a commercial AC voltage, and a DC-DC conversion circuit connected to the rectifying and smoothing circuit. If the rectifying and smoothing circuit is formed only by the diode bridge circuit and the smoothing capacitor, the charging current of the smoothing capacitor flows only at the peak value of the sine wave AC voltage and the vicinity thereof, and the waveform of the input current of the rectifying circuit becomes And the power factor worsens. This kind of problem can be solved to some extent by configuring a choke input type filter circuit by connecting a reactor (choke coil) between a rectifier circuit and a smoothing capacitor.

【0003】[0003]

【発明が解決しようとする課題】しかし、チョークイン
プット型フィルタ回路を設けると、負荷電流の大きさに
応じてリアクトルの抵抗分による電圧降下が生じ、平滑
用コンデンサの出力電圧が低下する。この欠点は専用の
入力電流波形改善回路即ち力率改善回路を設けることに
よって解決される。しかし、専用の入力電流波形改善回
路を設けると、スイッチング電源装置のコストが必然的
に高くなる。そこで、本件出願人は、図1に示すように
DC−DC変換回路を兼用して入力電流の波形改善及び
力率改善を行うことを試みた。以下、図1のスイッチン
グ電源装置を詳しく説明する。図1のスイッチング電源
装置においては、例えば50Hzの商用交流電源11が接
続された第1及び第2の交流電源端子12、13に第
1、第2、第3及び第4の整流ダイオードDb1、Db2、
Db3、Db4から成るブリッジ整流回路14が接続されて
いる。即ち、全波整流回路を形成するために第1の整流
ダイオードDb1のアノードと第3の整流ダイオードDb3
のカソードとの接続点(第1の入力端子)15が一方の
交流電源端子12に接続され、第2の整流ダイオードD
b2のアノードと第4の整流ダイオードDb4のカソードの
接続点(第2の入力端子)16が他方の交流電源端子1
3に接続されている。第1及び第2の整流ダイオードD
b1、Db2のカソード(第1の出力端子)は一方の直流電
源ライン17に接続され、第3及び第4の整流ダイオー
ドDb3、Db4のアノード(第2の出力端子)は他方の直
流電源ライン18に接続されている。
However, when a choke input type filter circuit is provided, a voltage drop occurs due to the resistance of the reactor according to the magnitude of the load current, and the output voltage of the smoothing capacitor is reduced. This disadvantage can be solved by providing a dedicated input current waveform improving circuit or power factor improving circuit. However, providing a dedicated input current waveform improving circuit inevitably increases the cost of the switching power supply. Therefore, the applicant of the present application has tried to improve the waveform of the input current and the power factor by also using the DC-DC conversion circuit as shown in FIG. Hereinafter, the switching power supply device of FIG. 1 will be described in detail. In the switching power supply of FIG. 1, for example, first, second, third and fourth rectifier diodes Db1, Db2 are connected to first and second AC power supply terminals 12, 13 to which a 50 Hz commercial AC power supply 11 is connected. ,
A bridge rectifier circuit 14 composed of Db3 and Db4 is connected. That is, in order to form a full-wave rectifier circuit, the anode of the first rectifier diode Db1 and the third rectifier diode Db3
(First input terminal) 15 is connected to one AC power supply terminal 12 and the second rectifier diode D
The connection point (second input terminal) 16 between the anode of b2 and the cathode of the fourth rectifier diode Db4 is connected to the other AC power supply terminal 1
3 is connected. First and second rectifier diodes D
The cathodes (first output terminals) of b1 and Db2 are connected to one DC power supply line 17, and the anodes (second output terminals) of the third and fourth rectifier diodes Db3 and Db4 are connected to the other DC power supply line 18 It is connected to the.

【0004】一対の直流電源ライン17、18間即ちブ
リッジ整流回路の第1及び第2の直流出力端子間には入
力平滑用コンデンサCi が接続されている。この入力平
滑用コンデンサCi は後述する電流共振用コンデンサC
r 、第1及び第2の補助コンデンサCf 、Cp よりも大
きな容量を有する。入力平滑用コンデンサCi の直流電
圧をオン・オフするための第1及び第2のスイッチとし
て第1及び第2のFET(電界効果トランジスタ)Q1
、Q2 の直列回路が入力平滑用コンデンサCiに対して
並列に接続されている。第1及び第2のFETQ1 、Q
2 はソースがサブストレートに接続された絶縁ゲート型
電界効果トランジスタであって、ドレイン・ソース間の
スイッチ部S1 、S2 を有する他に、スイッチ部S1 、
S2 に並列に接続された内蔵ダイオードD1 、D2 を有
する。内蔵ダイオードD1 、D2はドレイン電流と反対
の方向の電流を流す方向性を有する。第1及び第2のF
ETQ1 、Q2 のターンオフ時の電圧の立上りを緩慢に
するために第2のFETQ2 に並列に電圧共振用コンデ
ンサCq2が接続されている。この電圧共振用コンデンサ
Cq2の容量は入力平滑用コンデンサCi の容量よりも勿
論小さい。
[0004] An input smoothing capacitor Ci is connected between the pair of DC power supply lines 17 and 18, ie, between the first and second DC output terminals of the bridge rectifier circuit. This input smoothing capacitor Ci is connected to a current resonance capacitor C described later.
r and the first and second auxiliary capacitors Cf and Cp have larger capacitances. First and second FETs (field effect transistors) Q1 as first and second switches for turning on / off the DC voltage of the input smoothing capacitor Ci.
, Q2 are connected in parallel to the input smoothing capacitor Ci. First and second FETs Q1, Q
Reference numeral 2 denotes an insulated gate field effect transistor having a source connected to the substrate, which has drain-source switches S1 and S2, and switches S1 and S2.
It has built-in diodes D1 and D2 connected in parallel with S2. The built-in diodes D1 and D2 have a direction in which a current flows in a direction opposite to the drain current. First and second F
A voltage resonance capacitor Cq2 is connected in parallel with the second FET Q2 in order to slow the rise of the voltage when the ETQ1 and Q2 are turned off. The capacitance of the voltage resonance capacitor Cq2 is of course smaller than the capacitance of the input smoothing capacitor Ci.

【0005】第1及び第2のFETQ1 、Q2 の接続点
19とグランド側の直流電源ライン18との間にトラン
ス20のインダクタンスを有する1次巻線N1 と電流共
振用コンデンサCr との直列回路が接続されている。ト
ランス20は1次巻線N1 の他にこの1次巻線N1 に対
して磁性体コア21で電磁結合された第1及び第2の2
次巻線N2a、N2bを有する。第1の2次巻線N2aの一端
は第1の出力整流ダイオードDo1を介して出力平滑用コ
ンデンサCo の一端に接続され、第1の2次巻線N2aの
他端は出力平滑用コンデンサCo の他端に接続されてい
る。第2の2次巻線N2bの一端は第2の出力整流ダイオ
ードDo2を介して出力平滑用コンデンサCo の一端に接
続され、この第2の2次巻線N2bの他端は出力平滑用コ
ンデンサCo の他端に接続されている。1次巻線N1 と
第1及び第2の2次巻線N2a、N2bの極性は黒丸で示す
ように設定されている。従って、1次巻線N1 に第1の
方向(下方向)の電圧が印加された時に第1の2次巻線
N2aに第1の出力整流ダイオードDo1を順バイアスする
向きの電圧が誘起し、第2の2次巻線N2bに第2の出力
整流ダイオードDo2を逆バイアスする向きの電圧が誘起
する。出力平滑用コンデンサCo に接続された一対の出
力端子22、23間には負荷24が接続されている。
A series circuit of a primary winding N1 having an inductance of a transformer 20 and a current resonance capacitor Cr is provided between a connection point 19 of the first and second FETs Q1 and Q2 and the DC power supply line 18 on the ground side. It is connected. Transformer 20 includes first and second secondary windings electromagnetically coupled to primary winding N1 by magnetic core 21 in addition to primary winding N1.
It has secondary windings N2a and N2b. One end of the first secondary winding N2a is connected to one end of an output smoothing capacitor Co via a first output rectifying diode Do1, and the other end of the first secondary winding N2a is connected to the output smoothing capacitor Co. Connected to the other end. One end of the second secondary winding N2b is connected to one end of an output smoothing capacitor Co via a second output rectifier diode Do2, and the other end of the second secondary winding N2b is connected to an output smoothing capacitor Co. Is connected to the other end. The polarities of the primary winding N1 and the first and second secondary windings N2a and N2b are set as indicated by black circles. Accordingly, when a voltage in the first direction (downward) is applied to the primary winding N1, a voltage is induced in the first secondary winding N2a in a direction for forward-biasing the first output rectifier diode Do1, A voltage is induced in the second secondary winding N2b to reverse bias the second output rectifier diode Do2. A load 24 is connected between a pair of output terminals 22 and 23 connected to the output smoothing capacitor Co.

【0006】制御回路25は第1及び第2のFETQ1
、Q2 を交互にオン・オフ制御するものであって、一
対の出力電圧検出ライン26、27によって出力端子2
2、23に接続されていると共にライン28、29によ
って第1及び第2のFETQ1、Q2 のゲートに接続さ
れている。制御回路25は図2に詳しく示すように、誤
差増幅器30と、基準電圧源31と、VCO(電圧制御
発振器)32と、制御信号形成回路33とを有する。誤
差増幅器30の一方の入力端子はライン26によって出
力端子22に接続され、他方の入力端子は基準電圧源3
1に接続され、この出力端子はVCO32に接続されて
いる。この誤差増幅器30は出力電圧検出ライン26、
27で検出した電圧と基準電圧源31の基準電圧との差
に対応する電圧を出力する。VCO32は誤差増幅器3
0の出力電圧に応答して周波数信号を出力する。このV
CO32の周波数信号は、ライン26、27の検出電圧
が基準電圧よりも高くなった時に高くなり、逆に検出電
圧が基準電圧よりも低くなった時に低くなる。VCO3
2に接続された制御信号形成回路33は、VCO32の
出力波形をコンパレータで整形して第1及び第2のFE
TQ1 、Q2 を制御するための方形波の第1及び第2の
制御信号Vg1、Vg2を図6(A)(B)に示すように形
成するものである。なお、第1及び第2の制御信号Vg
1、Vg2は互いに逆位相であり、且つ僅かなデッドタイ
ム(休止期間)を有して交互にオン期間になる。第1及
び第2の制御信号Vg1、Vg2の中心周波数は交流電源1
の電源電圧の周波数(例えば50Hz)よりも十分に高い
値(例えば20kHz )を有する。また、第1及び第2の
制御信号Vg1、Vg2のオン期間のパルス幅は1次巻線N
1 のインダクタンスLr とコンデンサCr との共振波形
の半波よりも長く設定されている。
The control circuit 25 includes first and second FETs Q1
, Q2 are alternately turned on and off, and a pair of output voltage detection lines 26 and 27 are used to control the output terminal 2
2 and 23 and to the gates of the first and second FETs Q1 and Q2 by lines 28 and 29. The control circuit 25 includes an error amplifier 30, a reference voltage source 31, a VCO (voltage controlled oscillator) 32, and a control signal forming circuit 33, as shown in detail in FIG. One input terminal of the error amplifier 30 is connected to the output terminal 22 by a line 26 and the other input terminal is connected to the reference voltage source 3.
1 and this output terminal is connected to the VCO 32. This error amplifier 30 is connected to the output voltage detection line 26,
A voltage corresponding to the difference between the voltage detected at 27 and the reference voltage of the reference voltage source 31 is output. VCO 32 is an error amplifier 3
A frequency signal is output in response to an output voltage of 0. This V
The frequency signal of the CO 32 becomes higher when the detection voltage of the lines 26 and 27 becomes higher than the reference voltage, and becomes lower when the detection voltage becomes lower than the reference voltage. VCO3
The control signal forming circuit 33 connected to the second FE 2 shapes the output waveform of the VCO 32 with a comparator and outputs the first and second FEs.
The first and second control signals Vg1 and Vg2 of square waves for controlling TQ1 and Q2 are formed as shown in FIGS. 6A and 6B. Note that the first and second control signals Vg
1 and Vg2 are in the opposite phase to each other, and alternately enter the ON period with a slight dead time (pause period). The center frequency of the first and second control signals Vg1 and Vg2 is
Has a value (for example, 20 kHz) sufficiently higher than the frequency of the power supply voltage (for example, 50 Hz). The pulse width of the first and second control signals Vg1 and Vg2 during the ON period is equal to the primary winding N.
The length is set to be longer than the half-wave of the resonance waveform between the inductance Lr and the capacitor Cr.

【0007】図1のスイッチング電源装置は一般的な共
振型スイッチング電源装置に対して第1及び第2の補助
コンデンサCf 、Cp とダイオードD3 を付加したもの
である。第1の補助コンデンサCf は第3及び第4の整
流ダイオードDb3、Db4のカソード即ち下側の電源ライ
ン18のリアクトルLよりも出力側の点と1次巻線N1
と共振用コンデンサCr との相互接続点34との間に接
続されている。第2の補助コンデンサCp は、電源ライ
ン18のリアクトルLよりも出力側の点と共振用コンデ
ンサCr の下端との間に接続されている。ダイオードD
3 は平滑用コンデンサCi の下端とリアクトルLとの間
に接続され且つ第2の補助コンデンサCp に並列に接続
されている。
The switching power supply shown in FIG. 1 is obtained by adding first and second auxiliary capacitors Cf and Cp and a diode D3 to a general resonance type switching power supply. The first auxiliary capacitor Cf is connected between a cathode of the third and fourth rectifier diodes Db3 and Db4, that is, a point on the output side of the reactor L of the lower power supply line 18 and the primary winding N1.
And the interconnection point 34 of the resonance capacitor Cr. The second auxiliary capacitor Cp is connected between a point on the output side of the power line 18 with respect to the reactor L and the lower end of the resonance capacitor Cr. Diode D
3 is connected between the lower end of the smoothing capacitor Ci and the reactor L, and is connected in parallel to the second auxiliary capacitor Cp.

【0008】[0008]

【動作の概要】図1のスイッチング電源装置において、
第1及び第2のFETQ1 、Q2 をオン・オフすると、
入力平滑用コンデンサCi の直流電圧Vciが断続され
る。トランス20の1次巻線N1 は図4に等価的に示す
ように1次巻線N1 に対して直列に挿入された漏洩イン
ダクタンスLr と並列に挿入された励磁インダクタンス
Lp とを有する。漏洩インダクタンスLr と共振用コン
デンサCr との直列共振回路に対して第1及び第2のF
ETQ1 、Q2 によって断続された電圧が印加される
と、共振電流が流れる。共振型スイッチング電源装置に
おいては、第1及び第2のFETQ1 、Q2 のターンオ
ン時にゼロ電圧スイッチング(ZVS)及びゼロ電圧ス
イッチング(ZCS)が達成され、ターンオフ時にゼロ
電圧スイッチング(ZVS)が達成され、スイッチング
損失が低減する。ところで、図1のスイッチング電源装
置は、リアクトルLを有しているので、入力平滑用コン
デンサCi の突入電流が防止され、入力電流の波形改善
及び力率改善が達成される。既に説明したようにリアク
トルLを設けると負荷電流の増大に伴なってリアクトル
Lの抵抗分による電圧降下が大きくなり、入力平滑用コ
ンデンサCi の出力電圧が低下する。また、整流回路1
4の内部抵抗によっても電圧低下が生じる。この欠点を
解決するために、図1の回路では、共振用コンデンサC
r の電圧を第1及び第2の補助コンデンサCf 、Cp で
分圧し、第2の補助コンデンサCp の電圧をバイアス電
圧として整流回路14の出力電圧に加算している。共振
用コンデンサCr の電圧は負荷電流が大きくなるに従っ
て高くなるので、第2の補助コンデンサCp の電圧即ち
バイアス電圧も高くなり、リアクトルL及び整流回路1
4における電圧降下を補償することができる。また、第
2の補助コンデンサCp で加算されるバイアス電圧は、
電源11の交流電圧の周波数よりも十分に高い周波数を
有するので、入力平滑用コンデンサCi に電流が流れる
期間を増大させるように働き、入力電流波形及び力率の
改善が達成される。図3はダイオードD3 の電圧Vd3即
ち第2の補助コンデンサCp の電圧の作用を原理的に示
すものである。整流回路14から得られる電圧Va は図
3(A)であり、ここにダイオードD3 の電圧Vd3が加
算されると図3(B)になる。
[Outline of operation] In the switching power supply of FIG.
When the first and second FETs Q1 and Q2 are turned on and off,
The DC voltage Vci of the input smoothing capacitor Ci is interrupted. The primary winding N1 of the transformer 20 has a leakage inductance Lr inserted in series with the primary winding N1 and an exciting inductance Lp inserted in parallel with the primary winding N1, as shown equivalently in FIG. The first and second F are applied to the series resonance circuit including the leakage inductance Lr and the resonance capacitor Cr.
When a voltage interrupted by ETQ1 and Q2 is applied, a resonance current flows. In the resonant switching power supply, zero voltage switching (ZVS) and zero voltage switching (ZCS) are achieved when the first and second FETs Q1 and Q2 are turned on, and zero voltage switching (ZVS) is achieved when the first and second FETs Q1 and Q2 are turned off. Loss is reduced. By the way, since the switching power supply of FIG. 1 has the reactor L, the rush current of the input smoothing capacitor Ci is prevented, and the waveform of the input current and the power factor are improved. As described above, when the reactor L is provided, the voltage drop due to the resistance of the reactor L increases as the load current increases, and the output voltage of the input smoothing capacitor Ci decreases. Rectifier circuit 1
4 also causes a voltage drop. In order to solve this disadvantage, the circuit of FIG.
The voltage of r is divided by the first and second auxiliary capacitors Cf and Cp, and the voltage of the second auxiliary capacitor Cp is added to the output voltage of the rectifier circuit 14 as a bias voltage. Since the voltage of the resonance capacitor Cr increases as the load current increases, the voltage of the second auxiliary capacitor Cp, that is, the bias voltage also increases, and the reactor L and the rectifier circuit 1
4 can be compensated for. Also, the bias voltage added by the second auxiliary capacitor Cp is
Since it has a frequency sufficiently higher than the frequency of the AC voltage of the power supply 11, it works to increase the period during which the current flows through the input smoothing capacitor Ci, and the input current waveform and the power factor are improved. FIG. 3 shows in principle the effect of the voltage Vd3 on the diode D3, ie the voltage on the second auxiliary capacitor Cp. The voltage Va obtained from the rectifier circuit 14 is shown in FIG. 3 (A), and when the voltage Vd3 of the diode D3 is added thereto, it becomes FIG. 3 (B).

【0009】[0009]

【共振動作】次に、図5を参照して交流電源11の電圧
Vinの正の半サイクルの期間における第1及び第2のF
ETQ1 、Q2 のオン・オフの1周期の動作を説明す
る。図5において、Vg1、Vg2は第1及び第2のFET
Q1 、Q2 の制御信号即ちゲート・ソース間電圧、VQ
1、VQ2は第1及び第2のFETQ1 、Q2 のドレイン
・ソース間電圧、IQ1、IQ2は第1及び第2のFETQ
1 、Q2 のスイッチ部S1、S2 とダイオードD1 、D2
とに流れる電流、In1は1次巻線N1 の電流、Ido1
、Ido2 は出力整流ダイオードDo1、Do2の電流、Vc
rは共振用コンデンサCr の電圧、Iinは交流入力電
流、Id3はダイオードD3 の電流、Vd3はダイオードD
3 の電圧を示す。図5において、t0 〜t11が第1及び
第2のFETQ1、Q2 のオン・オフの1周期であり、
Vg1が高レベルとなるt1 〜t6 が第1のFETQ1 の
オン期間、Vg2が高レベルとなるt7 〜t11が第2のF
ETQ2 のオン期間、Vg1、Vg2の両方が低レベルとな
るt0 〜t1 及びt6 〜t7 がデッドタイムである。t
1 〜t11の1周期の動作を、大別してt0 〜t1 の第1
の期間と、t1 〜t2 の第2の期間と、t2 〜t3 の第
3の期間と、t3 〜t4 の第4の期間と、t4 〜t5 の
第5の期間と、t5 〜t6 の第6の期間と、t6 〜t7
の第7の期間と、t7 〜t8 の第8の期間と、t8 〜t
9 の第9の期間と、t9 〜t10の第10の期間と、t10
〜t11の第11の期間とに分けて説明する。なお、以下
において、電流の経路の説明を簡単にするために、回路
素子の符号のみによって電流経路を示す。
Next, referring to FIG. 5, the first and second Fs during the positive half cycle of the voltage Vin of the AC power supply 11 will be described.
The operation of one cycle of ON / OFF of ETQ1 and Q2 will be described. In FIG. 5, Vg1 and Vg2 are first and second FETs.
Q1 and Q2 control signals, ie, gate-source voltage, VQ
1, VQ2 is the drain-source voltage of the first and second FETs Q1, Q2, and IQ1, IQ2 are the first and second FETs Q1, Q2.
1, Q2 switch sections S1, S2 and diodes D1, D2
, In1 is the current of the primary winding N1, Ido1
, Ido2 are the currents of the output rectifier diodes Do1, Do2, Vc
r is the voltage of the resonance capacitor Cr, Iin is the AC input current, Id3 is the current of the diode D3, and Vd3 is the diode D3.
The voltage of 3 is shown. In FIG. 5, t0 to t11 are one cycle of ON / OFF of the first and second FETs Q1, Q2,
T1 to t6 when Vg1 becomes high level is the ON period of the first FET Q1, and t7 to t11 when Vg2 becomes high level is the second F2.
During the ON period of ETQ2, t0 to t1 and t6 to t7 at which both Vg1 and Vg2 are at low level are dead times. t
The operation of one cycle from 1 to t11 is roughly divided into the first operation from t0 to t1.
, A second period from t1 to t2, a third period from t2 to t3, a fourth period from t3 to t4, a fifth period from t4 to t5, and a sixth period from t5 to t6. And t6 to t7
A seventh period, an eighth period from t7 to t8, and a period from t8 to t8.
9, a ninth period, a tenth period from t9 to t10, and t10
The description will be made separately for the eleventh period from t11. In the following, in order to simplify the description of the current path, the current path is indicated only by the reference numerals of the circuit elements.

【0010】[0010]

【t0 〜t1 期間】t0 時点の直前は第1の制御信号V
g1が低レベル、第2の制御信号Vg2が高レベルである。
t0 時点で第2の制御信号Vg2が高レベルから低レベル
に転換すると、第2のFETQ2 がオンからオフに転換
する。このため、今迄第2のFETQ2 に流れていた電
流は第2のFETQ2 に並列に接続されたコンデンサC
q2に転流し、1次巻線N1 の蓄積エネルギーの放出の継
続によってN1 −Cq2−Crの回路で電流In1が流れ
る。コンデンサCq2の電圧は徐々に高くなるので第2の
FETQ2 の電圧VQ2も徐々に高くなり、実質的にゼロ
ボルトスイッチング(ZVS)が達成される。従って、
少数キャリアのストレージ作用によって第2のFETQ
2 の電流がt0 の後まで流れたとしても第2のFETQ
2 での電力損失(スイッチング損失)は小さい。第1の
FETQ1 の電圧VQ1は平滑用コンデンサCi の電圧V
ciから電圧共振用コンデンサCq2の電圧即ち第2のFE
TQ2 の電圧VQ2を差し引いた値になるので、t0 〜t
1 期間では徐々に低下し、電圧共振用コンデンサCq2が
入力平滑用コンデンサCi の電圧Vciに等しくなるt1
時点でゼロになる。なお、第1のFETQ1 のドレイン
・ソース間に寄生容量(ストレーキャパシタンス)があ
り、これがt0 時点の直前に平滑用コンデンサCi の電
圧Vciに充電されている時にはこの電荷がt0 〜t1 で
放出され、第1のFETQ1 のスイッチング損失とはな
らない。ところで、第1及び第2の補助コンデンサCf
、Cp は、共振用コンデンサCr に並列に接続されて
いるので、共振用コンデンサCr と同様に動作する。即
ちt0 〜t1 期間には共振用コンデンサCr の放電即ち
逆方向充電が生じると共に、第1の補助コンデンサCf
の逆方向充電がN1 −Cq2−D3 −Cf の閉回路で生じ
る。これにより、ダイオードD3 には図5(H)に示す
電流Id3が流れる。なお、ダイオードD3 がオンしてい
る期間t0 〜t4 ではこの電圧Vd3即ち第2の補助コン
デンサCp の電圧は図5(I)に示すように実質的にゼ
ロであり、実質的なバイアス効果は生じない。
[Period from t0 to t1] Immediately before t0, the first control signal V
g1 is at a low level, and the second control signal Vg2 is at a high level.
When the second control signal Vg2 changes from a high level to a low level at time t0, the second FET Q2 changes from on to off. For this reason, the current that has been flowing through the second FET Q2 until now is changed by the capacitor C connected in parallel with the second FET Q2.
The current In1 flows through the circuit of N1-Cq2-Cr due to the commutation to q2 and the continuous release of the energy stored in the primary winding N1. Since the voltage of the capacitor Cq2 gradually increases, the voltage VQ2 of the second FET Q2 also gradually increases, and substantially zero volt switching (ZVS) is achieved. Therefore,
The storage of minority carriers causes the second FET Q
Even if the current of 2 flows until after t0, the second FET Q
The power loss (switching loss) at 2 is small. The voltage VQ1 of the first FET Q1 is equal to the voltage VQ of the smoothing capacitor Ci.
ci, the voltage of the voltage resonance capacitor Cq2, that is, the second FE
Since the value is obtained by subtracting the voltage VQ2 of TQ2, t0 to t
In the period 1, the voltage gradually decreases and the voltage resonance capacitor Cq2 becomes equal to the voltage Vci of the input smoothing capacitor Ci.
It becomes zero at that point. Note that there is a parasitic capacitance (stray capacitance) between the drain and source of the first FET Q1, and when this is charged to the voltage Vci of the smoothing capacitor Ci immediately before the time point t0, this charge is released from t0 to t1, This does not result in switching loss of the first FET Q1. By the way, the first and second auxiliary capacitors Cf
, Cp operate in the same manner as the resonance capacitor Cr because they are connected in parallel with the resonance capacitor Cr. That is, during the period from t0 to t1, the discharge of the resonance capacitor Cr, that is, the reverse charging occurs, and the first auxiliary capacitor Cf
Reverse charging occurs in a closed circuit of N1-Cq2-D3-Cf. As a result, the current Id3 shown in FIG. 5H flows through the diode D3. During the period from t0 to t4 when the diode D3 is on, this voltage Vd3, that is, the voltage of the second auxiliary capacitor Cp is substantially zero as shown in FIG. 5 (I), and a substantial bias effect occurs. Absent.

【0011】[0011]

【t1 〜t2 期間】t1 時点で電圧共振用コンデンサC
p2の電圧が入力平滑用コンデンサCi の電圧Vciに達
し、1次巻線N1 の蓄積エネルギーの放出が更に継続し
ていると、第1のFETQ1 のダイオードD1 がオンに
なり、N1 −D1 −Ci −Cr1の閉回路及びN1 −D1
−Ci −D3 −Cf の閉回路に電流が流れる。なお、第
1のFETQ1 にはt1 〜t6 期間に高レベルの制御信
号が供給されており且つ第1のFETQ1 は方向性を有
さないので、第1のFETQ1 の電流IQ1の負方向成分
はダイオードD1 とスイッチ部S1 との両方を通って流
れる。t1 時点から第1のFETQ1 のスイッチ部S1
に電流が流れ始めたとしても、t1 時点で第1のFET
Q1 の電圧VQ1は実質的にゼロになっているので、ZV
Sが達成され、この時の電力損失は小さい。このt1 〜
t2 期間は2次巻線N2aの電圧が出力平滑用コンデンサ
Co の電圧に等しくなった時点で終了する。
[Period from t1 to t2] At time t1, capacitor C for voltage resonance
When the voltage of p2 reaches the voltage Vci of the input smoothing capacitor Ci and the discharge of the energy stored in the primary winding N1 is further continued, the diode D1 of the first FET Q1 is turned on, and N1 -D1 -Ci -Cr1 closed circuit and N1 -D1
A current flows through the closed circuit of -Ci -D3 -Cf. Since a high-level control signal is supplied to the first FET Q1 during the period from t1 to t6 and the first FET Q1 has no directionality, the negative component of the current IQ1 of the first FET Q1 is a diode. It flows through both D1 and switch section S1. The switch section S1 of the first FET Q1 from time t1
Even if current starts to flow through the first FET at time t1,
Since the voltage VQ1 of Q1 is substantially zero, ZV
S is achieved, and the power loss at this time is small. This t1
The period t2 ends when the voltage of the secondary winding N2a becomes equal to the voltage of the output smoothing capacitor Co.

【0012】[0012]

【t2 〜t3 期間】t2 時点を過ぎると2次巻線N2aの
電圧が出力平滑用コンデンサCo の電圧よりも高くな
り、ダイオードDo1が導通してN2a−Do1−Co の回路
が形成され、図5(E)に示すようにダイオードDo1の
電流Ido1 が流れ始める。このt2 〜t3 期間の動作は
ダイオードDo1に電流Ido1 が流れる他はt1 〜t2 期
間と同一である。
[Period from t2 to t3] After the time point t2, the voltage of the secondary winding N2a becomes higher than the voltage of the output smoothing capacitor Co, and the diode Do1 conducts to form a circuit of N2a-Do1-Co. As shown in (E), the current Ido1 of the diode Do1 starts to flow. The operation in the period from t2 to t3 is the same as that in the period from t1 to t2 except that the current Ido1 flows through the diode Do1.

【0013】[0013]

【t3 〜t4 期間】t3 時点で1次巻線N1 の蓄積エネ
ルギーの放出が終了すると、第1のFETQ1 の電流I
Q1もゼロになり、その後正方向電流がCi −Q1 −N1
−Cr の回路に流れる。これにより、出力整流ダイオー
ドDo1の電流Ido1 も前の期間t2〜t3 に続いて流れ
る。このt3 〜t4 期間には、Ci −Q1 −N1 −Cf
−Cp の回路にも電流が流れ、第2の補助コンデンサC
p の電圧が徐々に高くなる。このt3 〜t4 期間は、第
2の補助コンデンサCp の電圧でダイオードD3 が逆バ
イアスされ、電流Id3がゼロになった時点t4 で終了す
る。
[Period from t3 to t4] When the release of the stored energy of the primary winding N1 is completed at the time t3, the current I of the first FET Q1 is reduced.
Q1 also becomes zero, and then the forward current becomes Ci-Q1-N1.
-It flows to the circuit of Cr. As a result, the current Ido1 of the output rectifier diode Do1 also flows following the previous period t2 to t3. During the period from t3 to t4, Ci-Q1-N1-Cf
The current also flows through the circuit of -Cp, and the second auxiliary capacitor C
The voltage of p gradually increases. The period from t3 to t4 ends when the diode D3 is reverse-biased by the voltage of the second auxiliary capacitor Cp and the current Id3 becomes zero.

【0014】[0014]

【t4 〜t5 期間】t4 時点でダイオードD3 が非導通
になった後には、Ci −Q1 −N1 −Crの主回路に電
流が流れると共にCi −Q1 −N1 −Cf −Cp の補助
回路にも電流が流れ、図5(F)に示すように共振用コ
ンデンサCr の電圧Vcrが高くなると共に、図5(I)
に示すように第2の補助コンデンサCp の電圧Vcp即ち
ダイオード電圧Vd3も高くなる。このt4 〜t5 期間は
インダクタンスLr とコンデンサCr との直列共振が終
了して出力整流ダイオードDo1が非導通になることによ
って終了する。
[Period from t4 to t5] After the diode D3 becomes non-conductive at the time t4, current flows to the main circuit of Ci-Q1-N1-Cr and also to the auxiliary circuit of Ci-Q1-N1-Cf-Cp. 5F, the voltage Vcr of the resonance capacitor Cr increases as shown in FIG.
As shown in the figure, the voltage Vcp of the second auxiliary capacitor Cp, that is, the diode voltage Vd3 also increases. The period from t4 to t5 ends when the series resonance of the inductance Lr and the capacitor Cr ends and the output rectifier diode Do1 becomes non-conductive.

【0015】[0015]

【t5 〜t6 期間】t5 時点でLr Cr 共振による電流
の半波の期間が終了すると、出力整流ダイオードDo1を
通る電流Ido1 がゼロになり、出力整流ダイオードDo
1、Do2の両方がオフになる。しかし、トランス20の
1次巻線N1 は励磁インダクタンスLp を有するので、
Lp Cr から成る低周波の共振動作が生じ、これに基づ
く電流がCi −Q1 −N1 (Lp )−Cr の閉回路で流
れる。これにより、t5 以後においても共振用コンデン
サCr の電圧Vcrの上昇は続く。また、このt5 〜t6
期間には、t4 〜t5 期間と同様にCi −Q1 −N1 −
Cf −Cp の閉回路に電流が流れる。
[Period from t5 to t6] When the half-wave period of the current due to LrCr resonance ends at time t5, the current Ido1 passing through the output rectifier diode Do1 becomes zero, and the output rectifier diode Do
Both 1, Do2 are turned off. However, since the primary winding N1 of the transformer 20 has the exciting inductance Lp,
A low-frequency resonance operation consisting of LpCr occurs, and a current based on this operation flows in a closed circuit of Ci-Q1-N1 (Lp) -Cr. Thus, the voltage Vcr of the resonance capacitor Cr continues to increase even after t5. In addition, t5 to t6
During the period, Ci -Q1 -N1-as in the period from t4 to t5.
A current flows through a closed circuit of Cf-Cp.

【0016】[0016]

【t6 〜t7 期間】t6 時点で第1のFETQ1 の制御
信号Vg1が低レベルに転換し、第1のFETQ1 がオフ
になると、ここを通る電流Iq1がゼロになる。第1のF
ETQ1 には入力平滑用コンデンサCi の電圧Vciと電
圧共振用コンデンサCq2の電圧VQ2との差の電圧が印加
される。従って、t6 時点で直ちに第1のFETQ1 の
電圧VQ1がVciまで上昇することはなく、傾斜を有して
上昇する。このため、t6 時点で第1のFETQ1 のZ
VSが達成される。t6 時点で第1のFETQ1 がオフ
になると、1次巻線N1 の励磁インダクタンスLp を流
れていた電流は電圧共振用コンデンサCq2に転流し、N
1 (Lp )−Cr1−Cq2の閉回路に電流が流れ、コンデ
ンサCq2の電圧即ち第2のFETQ2 の電圧VQ2が徐々
に低下し、t7時点で実質的にゼロになる。このt6 〜
t7 期間においては、N1 −Cf −Cp−Cq2から成る
閉回路も形成される。
[Period from t6 to t7] At time t6, the control signal Vg1 of the first FET Q1 changes to a low level, and when the first FET Q1 is turned off, the current Iq1 passing therethrough becomes zero. The first F
The voltage of the difference between the voltage Vci of the input smoothing capacitor Ci and the voltage VQ2 of the voltage resonance capacitor Cq2 is applied to ETQ1. Therefore, the voltage VQ1 of the first FET Q1 does not immediately rise to Vci at t6, but rises with a slope. For this reason, at time t6, the Z
VS is achieved. When the first FET Q1 is turned off at time t6, the current flowing through the exciting inductance Lp of the primary winding N1 is commutated to the voltage resonance capacitor Cq2,
A current flows through the closed circuit of 1 (Lp) -Cr1-Cq2, and the voltage of the capacitor Cq2, that is, the voltage VQ2 of the second FET Q2 gradually decreases, and becomes substantially zero at time t7. This t6
In the period t7, a closed circuit consisting of N1-Cf-Cp-Cq2 is also formed.

【0017】[0017]

【t7 〜t8 期間】t7 時点で電圧共振用コンデンサC
q2の電圧がゼロになり、ダイオードD2 の逆バイアスが
解除されると、励磁インダクタンスLp に基づいて流れ
ている電流がダイオードD2 を通って流れる。即ち、N
1 −Cr1−D2 の閉回路によって電流In1が流れる。ま
た、このt7 〜t8 期間には、N1 −Cf −Cp −D2
の回路にも電流が流れる。また、t7 時点で第2のFE
TQ2 の制御信号Vg2が高レベルになるので、第2のF
ETQ2 がオンになる。従って、第2のFETQ2 を通
る負方向成分(In1の正方向電流成分)はダイオードD
2 とスイッチ部S2 との両方を通って流れる。t7 時点
では第2のFETQ2 の電圧VQ2が実質的にゼロである
ので、ターンオン時のZVSが達成される。このt7 〜
t8 期間は2次巻線N2bの電圧が出力平滑用コンデンサ
Co の電圧に達した時に終了する。
[Period from t7 to t8] At time t7, capacitor C for voltage resonance
When the voltage of q2 becomes zero and the reverse bias of the diode D2 is released, the current flowing based on the exciting inductance Lp flows through the diode D2. That is, N
A current In1 flows by a closed circuit of 1-Cr1-D2. In the period from t7 to t8, N1 -Cf -Cp -D2
Current also flows through the circuit. At time t7, the second FE
Since the control signal Vg2 of TQ2 goes high, the second F
ETQ2 turns on. Therefore, the negative component (the positive current component of In1) passing through the second FET Q2 is the diode D
2 and the switch section S2. At time t7, the voltage VQ2 of the second FET Q2 is substantially zero, so that the turn-on ZVS is achieved. This t7 ~
The period t8 ends when the voltage of the secondary winding N2b reaches the voltage of the output smoothing capacitor Co.

【0018】[0018]

【t8 〜t9 期間】t8 〜t9 期間は、第2のFETQ
2 のダイオードD2 を通って負方向の電流が流れている
にも拘らず、出力整流ダイオードDo2の電流Ido2 が図
5(E)に示すように流れる期間である。従って、t8
〜t9 期間におけるトランス20の1次側における各部
の電流はt7 〜t8 期間と同様に流れる。このt8 〜t
9 期間は第2のFETQ2 の電流IQ2がゼロになった時
に終了する。
[T8 to t9 period] During the period from t8 to t9, the second FET Q
Although the current flows in the negative direction through the second diode D2, the current Ido2 of the output rectifier diode Do2 flows as shown in FIG. 5 (E). Therefore, t8
The current of each part on the primary side of the transformer 20 during the period from t9 to t9 flows in the same manner as during the period from t7 to t8. This t8 to t
The period 9 ends when the current IQ2 of the second FET Q2 becomes zero.

【0019】[0019]

【t9 〜t10期間】1次巻線N1 を通る電流In1がt9
時点でゼロになり且つ電流共振用コンデンサCr1の電圧
がピークになると、共振用コンデンサCr1の放電が開始
する。即ちCr1−N1 −Q2 の閉回路が形成され、共振
に基づいて電流In1の負方向電流が流れる。また、Cp
−Cf −N1 −Q2 の回路にも電流が流れる。
[T9-t10 period] The current In1 passing through the primary winding N1 is t9
When the current becomes zero and the voltage of the current resonance capacitor Cr1 reaches a peak, the discharge of the resonance capacitor Cr1 starts. That is, a closed circuit of Cr1-N1-Q2 is formed, and a negative current of the current In1 flows based on resonance. Also, Cp
A current also flows through the circuit of -Cf -N1 -Q2.

【0020】[0020]

【t10〜t11期間】t10時点でLr Cr1共振電流の負の
半波の期間が終了すると、トランス20を介してのエネ
ルギーの伝達がなくなり、第2の出力整流ダイオードD
o2がオフになり、この電流Ido2 がゼロになる。しか
し、励磁インダクタンスLp に基づくLp Cr1の低周波
数の共振回路による電流がCr1−N1 (Lp )−Q2 の
閉回路で流れ、共振用コンデンサCr1の放電が継続す
る。また、Cp −Cf −N1 −Q2 の回路にも電流が流
れる。t11時点の後には再びt0 〜t11と同様な動作が
生じる。
[T10-t11 period] When the negative half-wave period of the Lr Cr1 resonance current ends at the time point t10, the transmission of energy via the transformer 20 stops, and the second output rectifier diode D
O2 is turned off, and this current Ido2 becomes zero. However, the current of the low frequency resonance circuit of Lp Cr1 based on the excitation inductance Lp flows in the closed circuit of Cr1-N1 (Lp) -Q2, and the discharge of the resonance capacitor Cr1 continues. Further, a current also flows through the circuit of Cp-Cf-N1-Q2. After the time point t11, the same operation as in the case of t0 to t11 occurs again.

【0021】なお、t0 〜t11期間において入力平滑用
コンデンサCi の充電も行われる。この入力平滑用コン
デンサCi の充電は、図3(B)に示すダイオードD3
の電圧Vd3即ち第2の補助コンデンサCp の電圧Vcpと
整流回路14の出力電圧との和が入力平滑用コンデンサ
Ci の電圧よりも高くなった時に生じる。正の半波の期
間でダイオードD3 がオンしているt0 〜t4 期間に
は、11−Db1−Ci −D3 −L−Db4の回路で充電電
流が流れ、ダイオードD3 がオフしている期間には11
−Db1−Ci −Cp −L−Db4の回路で充電電流が流れ
る。
The input smoothing capacitor Ci is also charged during the period from t0 to t11. This input smoothing capacitor Ci is charged by a diode D3 shown in FIG.
Occurs when the sum of the voltage Vd3 of the second auxiliary capacitor Cp and the output voltage of the rectifier circuit 14 becomes higher than the voltage of the input smoothing capacitor Ci. During the period from t0 to t4 when the diode D3 is on during the positive half-wave period, a charging current flows in the circuit of 11-Db1-Ci-D3-L-Db4, and during the period when the diode D3 is off. 11
The charging current flows in the circuit of -Db1-Ci-Cp-L-Db4.

【0022】[0022]

【定電圧制御動作】出力トランス20の1次巻線N1 の
電圧の振幅は第1及び第2のFETQ1 、Q2 のオン・
オフ周波数fに依存して変化する。図6はオン・オフ周
波数fを変化させた時の漏洩インダクタンスLr と共振
用コンデンサCr1との共振回路によるトランス20の2
次側への供給電力Pの変化を示す。Lr とCr1とで決定
される固有の直列共振周波数f0 よりも高い周波数でF
ETQ1 、Q2 がオン・オフすると、供給電力Pが低下
する。図7はこれを説明するためのものであり、図7の
前半分に示すfが低い場合には1次巻線N1 の電圧Vn1
の振幅が大きいが、後半分に示すfが高い場合には電圧
Vn1の振幅が低下する。この結果、図2の制御回路25
によってオン・オフ周波数fを図6のfa 〜fb の範囲
で制御することによって電圧制御及び電力制御が達成さ
れ、出力電圧を一定にすることができる。
[Constant voltage control operation] The amplitude of the voltage of the primary winding N1 of the output transformer 20 is determined by the ON / OFF of the first and second FETs Q1 and Q2.
It changes depending on the off frequency f. FIG. 6 is a circuit diagram of the transformer 20 using the resonance circuit of the leakage inductance Lr and the resonance capacitor Cr1 when the on / off frequency f is changed.
The change of the electric power P supplied to the next side is shown. At a frequency higher than the inherent series resonance frequency f0 determined by Lr and Cr1, F
When the ETs Q1 and Q2 are turned on and off, the supply power P decreases. FIG. 7 explains this. When f shown in the first half of FIG. 7 is low, the voltage Vn1 of the primary winding N1 is reduced.
Is large, but when f shown in the second half is high, the amplitude of the voltage Vn1 decreases. As a result, the control circuit 25 of FIG.
By controlling the on / off frequency f in the range of fa to fb in FIG. 6, voltage control and power control are achieved, and the output voltage can be kept constant.

【0023】共振用コンデンサCr の電圧Vcr及び第2
の補助コンデンサCp の電圧Vcpは1次巻線N1 の電圧
Vn1と同様に変化する。即ち、Vcr、Vcpは軽負荷の時
に低く、重負荷の時に高くなる。従って、第2の補助コ
ンデンサCp の電圧Vcpによって整流出力電圧をバイア
スすると、リアクトルLの電圧降下及び整流回路14の
電圧降下を補償する作用が生じる。しかし、図1の回路
では第2の補助コンデンサCp の電圧Vcpによるバイア
スが無制御であるので、常に適当なバイアス電圧を供給
することが不可能であり、例えば、軽負荷時に入力平滑
用コンデンサCi の電圧Vciが高くなり過ぎることがあ
る。また、入力電流波形及び力率を十分に改善すること
ができなかった。
The voltage Vcr of the resonance capacitor Cr and the second
The voltage Vcp of the auxiliary capacitor Cp changes in the same manner as the voltage Vn1 of the primary winding N1. That is, Vcr and Vcp are low when the load is light and high when the load is heavy. Therefore, when the rectified output voltage is biased by the voltage Vcp of the second auxiliary capacitor Cp, an action of compensating for the voltage drop of the reactor L and the voltage drop of the rectifier circuit 14 is generated. However, in the circuit of FIG. 1, since the bias by the voltage Vcp of the second auxiliary capacitor Cp is not controlled, it is impossible to always supply an appropriate bias voltage. For example, when the load is light, the input smoothing capacitor Ci is not applied. May be too high. Further, the input current waveform and the power factor could not be sufficiently improved.

【0024】そこで、本願の第1の目的は、入力電流波
形及び力率改善を簡単な回路で達成することができると
共に、入力平滑用コンデンサの電圧の変動を狭くするこ
とができる共振型スイッチング電源装置を提供すること
にある。また、本願の第2の目的は、入力電流波形及び
力率改善を簡単な回路で良好に達成することができる共
振型スイッチング電源装置を提供することにある。
Therefore, a first object of the present invention is to provide a resonance type switching power supply capable of achieving an input current waveform and a power factor improvement with a simple circuit and narrowing the fluctuation of the voltage of an input smoothing capacitor. It is to provide a device. A second object of the present invention is to provide a resonance type switching power supply device capable of satisfactorily improving an input current waveform and a power factor with a simple circuit.

【0025】[0025]

【課題を解決するための手段】上記目的を達成するため
の本発明は、少なくとも1相の交流電圧を供給するため
の第1及び第2の電源端子を有する交流電源と、前記第
1及び第2の電源端子に接続された第1及び第2の入力
端子を有する整流回路と、前記整流回路の第1及び第2
の出力端子間に接続された入力平滑用コンデンサと、前
記入力平滑用コンデンサに対して並列に接続された第1
及び第2のスイッチの直列回路と、前記第2のスイッチ
に並列に接続されたコンデンサ又は寄生容量と、前記第
2のスイッチに対して並列に接続された共振用インダク
タンスを有するトランスの1次巻線と共振用コンデンサ
との直列回路又は共振用リアクトルとトランスの1次巻
線と共振用コンデンサとの直列回路と、前記1次巻線に
電磁結合されたトランスの2次巻線と、前記2次巻線に
接続された出力整流平滑回路と、前記第1及び第2のス
イッチを前記交流電圧の周波数よりも高いオン・オフ周
波数で交互にオン・オフするための第1のスイッチ制御
回路と、その一端が前記入力平滑用コンデンサと前記第
2のスイッチとの接続点に接続され、その他端が前記整
流回路の前記第2の出力端子に接続されたダイオード
と、前記共振用コンデンサに対して前記ダイオードを介
して並列に接続された第1の補助コンデンサと、前記ダ
イオードに並列に接続された第2の補助コンデンサと、
前記ダイオードに並列に接続された第3のスイッチと、
少なくとも前記第1のスイッチに電流が流れている期間
の一部において前記第3のスイッチをオン制御するもの
であって、前記第3のスイッチのオン時間幅を調整する
ことができるように形成された第2のスイッチ制御回路
とを備えていることを特徴とするスイッチング電源装置
に係わるものである。なお、請求項2に示すようにリア
クトルを設けることが望ましい。また、請求項3に示す
ように請求項2のリアクトルの代りにダイオードを接続
することができる。また、請求項4に示すように第1の
補助コンデンサに直列にリアクトルを接続することがで
きる。また、請求項5、7及び10に示すように第3の
スイッチに直列に第3の補助コンデンサを接続すること
ができる。また、請求項6、8及び9に示すように整流
回路のダイオードに並列に第2の補助コンデンサを並列
に接続することができる。また、請求項11に示すよう
に入力電流波形を正弦波に近似させるように第3のスイ
ッチのオン時間幅を制御することが望ましい。また、請
求項12に示すように入力平滑用コンデンサの電圧をほ
ぼ一定にするように第3のスイッチのオン時間幅を制御
することが望ましい。また、請求項13に示すように第
2の補助コンデンサに並列接続されたダイオードを省く
ことができる。また、請求項14に示すように共振用コ
ンデンサを省き、第1及び第2の補助コンデンサのみで
共振回路を形成することができる。
According to the present invention, there is provided an AC power supply having first and second power supply terminals for supplying at least one-phase AC voltage; A rectifier circuit having first and second input terminals connected to two power supply terminals;
And an input smoothing capacitor connected between the output terminals of the first and second input smoothing capacitors.
And a series circuit of a second switch, a capacitor or a parasitic capacitance connected in parallel to the second switch, and a primary winding of a transformer having a resonance inductance connected in parallel to the second switch. A series circuit of a line and a resonance capacitor or a series circuit of a resonance reactor and a primary winding of a transformer and a resonance capacitor; a secondary winding of a transformer electromagnetically coupled to the primary winding; An output rectifying / smoothing circuit connected to the next winding; and a first switch control circuit for alternately turning on and off the first and second switches at an on / off frequency higher than the frequency of the AC voltage. A diode having one end connected to a connection point between the input smoothing capacitor and the second switch, and the other end connected to the second output terminal of the rectifier circuit; A first auxiliary capacitor connected in parallel via the diode with respect capacitors, a second auxiliary capacitor connected in parallel to said diode,
A third switch connected in parallel with the diode;
The third switch is controlled to be turned on at least during a part of a period in which a current flows through the first switch, and is formed so that an on-time width of the third switch can be adjusted. And a second switch control circuit. In addition, it is desirable to provide a reactor as described in claim 2. Further, as shown in claim 3, a diode can be connected instead of the reactor of claim 2. Also, a reactor can be connected in series to the first auxiliary capacitor. Further, a third auxiliary capacitor can be connected in series with the third switch as described in claims 5, 7 and 10. Also, a second auxiliary capacitor can be connected in parallel with the diode of the rectifier circuit as described in claims 6, 8 and 9. It is desirable to control the ON time width of the third switch so that the input current waveform approximates a sine wave. It is desirable to control the on-time width of the third switch so that the voltage of the input smoothing capacitor is made substantially constant. Further, a diode connected in parallel to the second auxiliary capacitor can be omitted. Further, the resonance capacitor can be omitted, and the resonance circuit can be formed only by the first and second auxiliary capacitors.

【0026】[0026]

【発明の作用及び効果】各請求項の発明によれば、共振
用コンデンサの電圧を第1及び第2の補助コンデンサで
分割して得た電圧を整流出力電圧のバイアス電圧として
使用し、入力電流の波形改善及び力率改善を行うので、
入力電流波形及び力率の改善回路を簡単に構成すること
ができる。また、第3のスイッチを設け、このオン期間
を制御するので、入力電流波形の制御及び/又は入力平
滑用コンデンサの電圧の定電圧化を達成することが可能
になる。また、請求項2及び4によれば入力電流波形及
び力率改善を良好に行うことができる。また、請求項
5、7、10によれば第3のスイッチの制御が容易にな
る。また、請求項14の発明では、第1及び第2の補助
コンデンサが主共振用コンデンサとして機能すると共に
バイアス電圧供給用コンデンサとしても機能し、極めて
簡単な回路で波形及び力率改善が可能になる。
According to the present invention, the voltage obtained by dividing the voltage of the resonance capacitor by the first and second auxiliary capacitors is used as the bias voltage of the rectified output voltage, and the input current is reduced. To improve the waveform and power factor of
A circuit for improving the input current waveform and the power factor can be easily configured. Further, since the third switch is provided to control the ON period, it is possible to control the input current waveform and / or to make the voltage of the input smoothing capacitor constant. According to the second and fourth aspects, the input current waveform and the power factor can be improved satisfactorily. Further, according to the fifth, seventh, and tenth aspects, the control of the third switch is facilitated. According to the fourteenth aspect of the present invention, the first and second auxiliary capacitors function as the main resonance capacitor and also function as the bias voltage supply capacitor, so that the waveform and power factor can be improved with an extremely simple circuit. .

【0027】[0027]

【第1の実施例】次に、図8〜図10を参照して第1の
実施例の共振型スイッチング電源装置を説明する。但
し、図8及び図9において図1及び図5と実質的に同一
の部分には同一の符号を付してその説明を省略する。
First Embodiment Next, a resonance type switching power supply according to a first embodiment will be described with reference to FIGS. However, in FIGS. 8 and 9, substantially the same parts as those in FIGS. 1 and 5 are denoted by the same reference numerals, and description thereof will be omitted.

【0028】図8のスイッチング電源装置は図1に第3
のスイッチとしての第3のFETQ3 と、第2のスイッ
チ制御回路34と、電流検出器35と、信号ライン3
6、37、38、39、40とを付加した他は図1と同
一に構成されている。第3のFETQ3 は第1及び第2
のFETQ1 、Q2 と同様にスイッチS3 の他にダイオ
ードD3 を内蔵するものである。この第3のFETQ3
の内蔵ダイオードD3 は図1のダイオードD3 と同一の
機能を有するものであって、勿論個別のダイオードに置
き換えることができるものである。第3のFETQ3 は
第2の補助コンデンサCp に並列に接続されている。な
お、図8のダイオードD3 の向きは図1と同一であっ
て、入力平滑用コンデンサCi の充電電流を流すことが
できる向きである。
The switching power supply device shown in FIG.
A third FET Q3 as a switch, a second switch control circuit 34, a current detector 35, and a signal line 3
The configuration is the same as that of FIG. 1 except that 6, 37, 38, 39, and 40 are added. The third FET Q3 comprises the first and second FETs.
Like the FETs Q1 and Q2, a diode D3 is incorporated in addition to the switch S3. This third FET Q3
The built-in diode D3 has the same function as the diode D3 in FIG. 1, and can be replaced with an individual diode. The third FET Q3 is connected in parallel to the second auxiliary capacitor Cp. The direction of the diode D3 in FIG. 8 is the same as that in FIG. 1, and is a direction in which the charging current of the input smoothing capacitor Ci can flow.

【0029】第2のスイッチ制御回路34は、ライン4
0によって第3のFETQ3 のゲートに接続されてい
る。第2のスイッチ制御回路34は第3のFETQ3 の
ゲート・ソース間に電圧を印加するので、周知のように
ソースに対する接続も有するが、図面では第1及び第2
のFETQ1 、Q2 とこの接続が省略されている。第3
のFETQ3 を入力電流波形を正弦波に近似させるよう
に制御するために電流検出器35が整流回路14の入力
ラインに接続され、この出力ライン36が第2のスイッ
チ制御回路34に接続されている。また、電源11の電
圧を基準正弦波として使用するために電源11と第2の
スイッチ制御回路34との間に電圧検出ライン37が接
続されている。また、第3のFETQ3 を入力平滑用コ
ンデンサCi の電圧を一定にするように制御するために
入力平滑用コンデンサCi の一端がライン38によって
第2のスイッチ制御回路34に接続されている。また、
第1及び第2のFETQ1 、Q2 に同期して第3のFE
TQ3 をオン駆動するために第1及び第2のスイッチ制
御回路25、34はライン39で相互に接続されてい
る。
The second switch control circuit 34 is connected to the line 4
0 is connected to the gate of the third FET Q3. Since the second switch control circuit 34 applies a voltage between the gate and the source of the third FET Q3, it also has a connection to the source as is well known.
FETs Q1 and Q2 and this connection are omitted. Third
The current detector 35 is connected to the input line of the rectifier circuit 14 and the output line 36 is connected to the second switch control circuit 34 in order to control the FET Q3 to make the input current waveform approximate to a sine wave. . Further, a voltage detection line 37 is connected between the power supply 11 and the second switch control circuit 34 in order to use the voltage of the power supply 11 as a reference sine wave. One end of the input smoothing capacitor Ci is connected to the second switch control circuit 34 by a line 38 in order to control the third FET Q3 so that the voltage of the input smoothing capacitor Ci is constant. Also,
The third FE is synchronized with the first and second FETs Q1 and Q2.
The first and second switch control circuits 25, 34 are interconnected by a line 39 to drive TQ3 on.

【0030】図9は図8の第2のスイッチ制御回路34
を詳しく示す回路図である。この第2のスイッチ制御回
路34は、電流検出回路41、電圧検出回路42、誤差
増幅器43、基準電圧源44、乗算器45、第1の比較
器46、ローパスフィルタ47、三角波発生回路48、
及び第2の比較器49から成る。誤差増幅器43の一方
の入力端子は入力平滑用コンデンサCi の電圧検出ライ
ン38に接続され、他方の入力端子は基準電圧源44に
接続されている。従って、誤差増幅器43は入力平滑用
コンデンサCi の電圧Vciと基準電圧源44の電圧との
差に対応した信号を発生する。乗算器45は誤差増幅器
43と電圧検出回路42とに接続され、電圧検出回路4
2で検出された正弦波の電源電圧の整流出力波形即ち基
準波50に誤差増幅器43の出力を乗算する。これによ
り、基準波の振幅が誤差出力に応じて変化し、電圧制御
情報を含んだ基準波が得られる。第1の比較器46は乗
算器45の出力と電流検出回路41から得られた入力電
流波形を整流した波形51との比較出力を発生する。即
ち第1の比較器46は入力電流波形と基準正弦波との差
の情報と入力平滑用コンデンサCi の電圧情報とを含む
出力を発生する。ローパスフィルタ47は第1の比較器
46の出力を平滑して第2の比較器46の一方の入力端
子に供給する。第2の比較器46の他方の入力端子に接
続されている三角波発生回路48は第1のスイッチ制御
回路25から導出されているライン39の第1のFET
Q1 のオン期間の立上り(図10のt1 時点)を示す信
号又は第2のFETQ2 のオン期間の終了(図10のt
10時点)を示す信号に応答して三角波52を発生する。
なお、三角波52は第1及び第2のFETQ1 、Q2 の
オン・オフ周期と同一の周期を有する。第2の比較器4
9は三角波52とローパスフィルタ47の出力とを比較
して第3のFETQ3 のゲートを制御する方形波パルス
53をライン40に送出する。第3のFETQ3 はライ
ン40の方形波パルス53に応答してオン・オフする。
FIG. 9 shows the second switch control circuit 34 of FIG.
FIG. The second switch control circuit 34 includes a current detection circuit 41, a voltage detection circuit 42, an error amplifier 43, a reference voltage source 44, a multiplier 45, a first comparator 46, a low-pass filter 47, a triangular wave generation circuit 48,
And a second comparator 49. One input terminal of the error amplifier 43 is connected to the voltage detection line 38 of the input smoothing capacitor Ci, and the other input terminal is connected to the reference voltage source 44. Therefore, the error amplifier 43 generates a signal corresponding to the difference between the voltage Vci of the input smoothing capacitor Ci and the voltage of the reference voltage source 44. The multiplier 45 is connected to the error amplifier 43 and the voltage detection circuit 42,
The output of the error amplifier 43 is multiplied by the rectified output waveform of the sine-wave power supply voltage detected in step 2, ie, the reference wave 50. Thereby, the amplitude of the reference wave changes according to the error output, and the reference wave including the voltage control information is obtained. The first comparator 46 generates a comparison output between the output of the multiplier 45 and the rectified waveform 51 of the input current waveform obtained from the current detection circuit 41. That is, the first comparator 46 generates an output including information on a difference between the input current waveform and the reference sine wave and voltage information on the input smoothing capacitor Ci. The low-pass filter 47 smoothes the output of the first comparator 46 and supplies it to one input terminal of the second comparator 46. The triangular wave generating circuit 48 connected to the other input terminal of the second comparator 46 has a first FET on a line 39 derived from the first switch control circuit 25.
A signal indicating the rise of the ON period of Q1 (time t1 in FIG. 10) or the end of the ON period of the second FET Q2 (t1 in FIG. 10).
A triangular wave 52 is generated in response to a signal indicating (at time 10).
Note that the triangular wave 52 has the same cycle as the ON / OFF cycle of the first and second FETs Q1, Q2. Second comparator 4
Numeral 9 compares the triangular wave 52 with the output of the low-pass filter 47 and sends a square wave pulse 53 for controlling the gate of the third FET Q3 to the line 40. The third FET Q3 turns on and off in response to the square wave pulse 53 on line 40.

【0031】次に、図8のスイッチング電源装置の動作
を図10の波形図を参照して説明する。但し、図8のス
イッチング電源装置の動作の大部分は図1のスイッチン
グ電源装置の動作と同一であるので、同一の動作の説明
は省略する。図10のt0 〜t1 期間、t1 〜t2 期
間、t2 〜t3 期間、t3 〜t4 期間、t5 〜t6 期
間、t6 〜t7 期間、t7 〜t8 期間、t8 〜t9 期間
の動作は図5で同一の符号で示す期間の動作と同一であ
る。また、図10のta 〜t5 期間、tb 〜t10期間の
動作は図5のt4 〜t5 期間、t9 〜t10期間の動作と
同一である。図10におけるt4 〜ta 期間、t9 〜t
b 期間が第3のFETQ3 に基づいて生じた新しい動作
期間である。また、図10のtb 〜t10期間及びt10〜
t11期間は図5のt9 〜t10期間及びt10〜t11期間に
ほぼ対応している。
Next, the operation of the switching power supply of FIG. 8 will be described with reference to the waveform diagram of FIG. However, most of the operation of the switching power supply device of FIG. 8 is the same as the operation of the switching power supply device of FIG. 1, and thus the description of the same operation will be omitted. The operations in the periods t0 to t1, t1 to t2, t2 to t3, t3 to t4, t5 to t6, t6 to t7, t7 to t8, and t8 to t9 in FIG. The operation is the same as that of the period indicated by the reference numeral. The operations during the periods ta to t5 and tb to t10 in FIG. 10 are the same as the operations during the periods t4 to t5 and t9 to t10 in FIG. The period from t4 to ta, t9 to t in FIG.
The period b is a new operation period generated based on the third FET Q3. Further, the period from tb to t10 and t10 to t10 in FIG.
The period t11 substantially corresponds to the periods t9 to t10 and t10 to t11 in FIG.

【0032】図10において(A)〜(G)及び(I)
の波形は図5の(A)〜(G)及び(I)の波形と同一
の部分を示す。図10の(H)は第3のFETQ3 の電
流Iq3を示す。第3のFETQ3 はダイオードD3 とス
イッチS3 とから成るので、IQ3はダイオードD3 の電
流Id3とスイッチS3 の電流IS3との和である。図5と
の対応関係を明確にするために図10(H)でt0 〜t
4 期間の電流をダイオードD3 の電流Id3として示して
いるが、この実施例では第3のFETQ3 にt1 〜ta
期間にオン制御パルスを与えているので、t1 〜t4 期
間においては第3のFETQ3 のスイッチS3 にも電流
が流れる。なお、第3のFETQ3 のオン開始時点を図
10のt4 又はこの近傍とすることが望ましい。この場
合には、ダイオードD3 の電流Id3がゼロになる時点t
4 を検出して第3のFETQ3 のオン制御パルスを発生
させるか、又は図10(A)の制御信号Vg1の前縁(t
1時点)又は図10(B)の制御信号Vg2の後縁(t0
時点)でモノマルチバイブレータをトリガしてt4 時点
までパルスを発生させ、このパルスの後縁で第3のFE
TQ3 にゲート制御パルスを与える。
In FIG. 10, (A) to (G) and (I)
5 show the same portions as the waveforms of FIGS. 5A to 5G and 5I. FIG. 10H shows the current Iq3 of the third FET Q3. Since the third FET Q3 comprises a diode D3 and a switch S3, IQ3 is the sum of the current Id3 of the diode D3 and the current IS3 of the switch S3. To clarify the correspondence with FIG. 5, t0 to t in FIG.
Although the current for the four periods is shown as the current Id3 of the diode D3, in this embodiment, the third FET Q3 has t1 to ta.
Since the ON control pulse is given during the period, a current also flows through the switch S3 of the third FET Q3 during the period from t1 to t4. It is preferable that the ON start time of the third FET Q3 be at or near t4 in FIG. In this case, the time t at which the current Id3 of the diode D3 becomes zero is obtained.
4 to generate an on-control pulse for the third FET Q3, or the leading edge (t) of the control signal Vg1 shown in FIG.
1) or the trailing edge (t0) of the control signal Vg2 in FIG.
At time point), the mono multivibrator is triggered to generate a pulse until time point t4, and the third FE is generated at the trailing edge of the pulse.
A gate control pulse is applied to TQ3.

【0033】図8の回路は第3のFETQ3 を有し、少
なくともt4 〜ta 期間でオンになる。このため、t4
でダイオードD3 の導通が終了した後も第2の補助コン
デンサCp が第3のFETQ3 のスイッチS3 で短絡さ
れ、第2の補助コンデンサCp の電圧Vcp即ちダイオー
ドD3 の電圧Vd3及び第3のFETQ3 の電圧は実質的
にゼロボルトに保たれ、整流回路14の出力電圧Va に
対するバイアス電圧が発生しない。図5(I)と図10
(I)の比較から明らかなように第2の補助コンデンサ
Cp によるバイアス電圧の付与期間が制限される。第2
のスイッチ制御回路34によって第3のFETQ3 のオ
ン期間の終了時点ta を前後に制御すると、バイアス電
圧の中断の時間幅が変化する。バイアス電圧の供給期間
が短くなると入力平滑用コンデンサCi の電圧Vciが低
下し、逆に供給期間が長くなると電圧Vciは高くなり、
入力平滑用コンデンサCi の電圧制御が達成され、この
電圧Vciが異常に高くなることを防止することができ
る。例えば図1の回路では入力平滑用コンデンサCi の
電圧が最高で200V程度になったが、図8では145
V程度になる。また、バイアス電圧の供給の時間幅が変
化すると、整流回路14を介して入力平滑用コンデンサ
Ci に供給する電流が流れる即ち整流回路14の入力電
流Iinの流れる期間及び値が変化し、入力電流波形の改
善が達成される。例えば、図1の回路では力率が80〜
97%程度であったが図8では99.9%程度になる。
The circuit shown in FIG. 8 has a third FET Q3, and is turned on at least during a period from t4 to ta. Therefore, t4
Even after the conduction of the diode D3 is completed, the second auxiliary capacitor Cp is short-circuited by the switch S3 of the third FET Q3, and the voltage Vcp of the second auxiliary capacitor Cp, that is, the voltage Vd3 of the diode D3 and the voltage of the third FET Q3. Is maintained at substantially zero volt, and no bias voltage is generated with respect to the output voltage Va of the rectifier circuit 14. FIG. 5 (I) and FIG.
As is clear from the comparison of (I), the period of application of the bias voltage by the second auxiliary capacitor Cp is limited. Second
When the end time ta of the ON period of the third FET Q3 is controlled before and after by the switch control circuit 34, the time width of the interruption of the bias voltage changes. When the supply period of the bias voltage is short, the voltage Vci of the input smoothing capacitor Ci decreases, and when the supply period is long, the voltage Vci increases,
Voltage control of the input smoothing capacitor Ci is achieved, and this voltage Vci can be prevented from becoming abnormally high. For example, in the circuit of FIG. 1, the voltage of the input smoothing capacitor Ci reaches a maximum of about 200 V, but in FIG.
About V. Further, when the time width of the supply of the bias voltage changes, the current supplied to the input smoothing capacitor Ci through the rectifier circuit 14 flows, that is, the period and value of the input current Iin of the rectifier circuit 14 change, and the input current waveform changes. Improvement is achieved. For example, in the circuit of FIG.
Although it was about 97%, it becomes about 99.9% in FIG.

【0034】図10のt9 〜t11区間と図5のt9 〜t
11区間とを対比すると、図10(H)のIQ3と図10
(I)のVd3が図5(H)のId3と図5(I)のVd3と
相違している。図10のt9 〜t11を図5のt9 〜t11
と同一に動作するように共振回路の回路定数を設定する
こともできるが、この実施例では第2の補助コンデンサ
Cp の容量が第1の補助コンデンサCf の容量に比べて
大幅に小さく設定されている。従って、図10のt9 〜
tb 期間で図5のt9 〜t10期間と同様にCr −N1 −
Q2 の共振回路に電流が流れると共にCp −Cf −N1
−Q2 の補助共振回路にも電流が流れ、第2の補助コン
デンサCp が比較的早く放電を完了し、tb 時点でダイ
オードD3 の逆バイアスが解除され、Cf −N1 −Q2
−D3 の回路で共振電流が流れる。図5のt10〜t11期
間に対応する図10のt10〜t11期間においてもダイオ
ードD3 がオンになりCf −N1 −Q2 −D3 の回路で
電流が流れる。図10ではtb 〜t11期間にダイオード
D3 が導通するためのこの電圧Vd3即ち第2の補助コン
デンサCp の電圧Vcpはゼロになる。
The interval between t9 and t11 in FIG. 10 and the interval between t9 and t in FIG.
Compared to 11 sections, IQ3 in FIG. 10 (H) and FIG.
Vd3 of (I) is different from Id3 of FIG. 5 (H) and Vd3 of FIG. 5 (I). 10 are replaced with t9 to t11 in FIG.
Although the circuit constant of the resonance circuit can be set so as to operate in the same manner as described above, in this embodiment, the capacity of the second auxiliary capacitor Cp is set to be much smaller than the capacity of the first auxiliary capacitor Cf. I have. Therefore, from t9 in FIG.
In the period tb, the same as in the periods t9 to t10 in FIG.
A current flows through the resonance circuit of Q2 and Cp-Cf-N1.
A current also flows through the auxiliary resonance circuit of -Q2, the second auxiliary capacitor Cp completes discharging relatively quickly, and at time tb, the reverse bias of the diode D3 is released, and Cf -N1 -Q2
Resonant current flows in the circuit of -D3. Also in the period from t10 to t11 in FIG. 10, which corresponds to the period from t10 to t11 in FIG. In FIG. 10, the voltage Vd3 for conducting the diode D3 during the period from tb to t11, that is, the voltage Vcp of the second auxiliary capacitor Cp becomes zero.

【0035】上述から明らかなように本実施例によれ
ば、DC−DC変換回路の一部を兼用して入力電流波形
及び力率改善を良好に達成することができ且つ入力平滑
用コンデンサCi の電圧Vciの上昇を抑えることができ
る。
As is apparent from the above description, according to this embodiment, the input current waveform and the power factor can be improved satisfactorily by also using a part of the DC-DC conversion circuit. The rise of the voltage Vci can be suppressed.

【0036】[0036]

【第2の実施例】次に、図11を参照して第2の実施例
のスイッチング電源装置を説明する。但し、図11及び
後述する各実施例を示す図面において図8と実質的に同
一の部分には同一の符号を付してその説明を省略する。
図11のスイッチング電源装置は図8のリアクトルLの
代りに共振用コンデンサCr の電圧を高めるためにダイ
オードD4 を接続し、その他は図8と同一に構成したも
のである。即ち、図8のリアクトルLは平滑用であるの
で、電圧を高める作用は有さないが、ダオ−ドD4 は半
波倍電圧整流回路を形成するダイオ−ドの1つとして機
能し、平滑用コンデンサCi 及び共振用コンデンサCr
の電圧を高める。なお、図11と半波倍電圧整流回路と
の関係を次のように考えることができる。交流電源は1
次巻線N1 であり、半波倍電圧整流回路の入力段のコン
デンサは第1の補助コンデンサCf であり、入力段コン
デンサを介して交流電源に接続される第1のダイオ−ド
はFETQ3 の内蔵ダイオ−ドD3 であり、第1のダイ
オ−ドに直列に接続される第2のダイオ−ドはダイオ−
ドD4 であり、第1及び第2のダイオ−ドの直列回路に
並列に接続される出力段コンデンサは平滑用コンデンサ
Ci である。従って、この第2の実施例によれば、ダイ
オ−ドD4 の作用効果の他に第1の実施例と同様な作用
効果も得ることができる。
Second Embodiment Next, a switching power supply according to a second embodiment will be described with reference to FIG. However, in FIG. 11 and the drawings showing each embodiment which will be described later, the same parts as those in FIG. 8 are denoted by the same reference numerals, and description thereof will be omitted.
The switching power supply of FIG. 11 has a configuration similar to that of FIG. 8 except that a diode D4 is connected in place of the reactor L of FIG. 8 to increase the voltage of the resonance capacitor Cr. That is, since the reactor L in FIG. 8 is for smoothing, it does not have the function of increasing the voltage, but the diode D4 functions as one of the diodes forming the half-wave voltage rectifier circuit, and Capacitor Ci and resonance capacitor Cr
Increase the voltage. Note that the relationship between FIG. 11 and the half-wave voltage rectifier can be considered as follows. AC power supply is 1
The secondary winding N1, the capacitor at the input stage of the half-wave voltage rectifier circuit is a first auxiliary capacitor Cf, and the first diode connected to the AC power supply via the input stage capacitor is a built-in FET Q3. A second diode connected in series to the first diode is a diode D3.
The output stage capacitor connected in parallel to the series circuit of the first and second diodes is a smoothing capacitor Ci. Therefore, according to the second embodiment, the same operation and effect as those of the first embodiment can be obtained in addition to the operation and effect of the diode D4.

【0037】[0037]

【第3の実施例】図12に示す第3の実施例のスイッチ
ング電源装置は、図8の回路にリアクトルLf を追加し
た他は図8と同一に構成したものである。追加したリア
クトルLf は第1の補助コンデンサCf に直列に接続さ
れ、トランス20の漏洩インダクタンスLr の代りに又
は漏洩インダクタンスと共に共振用インダクタンスとし
て機能する。この図12の回路は本質的に図8の回路と
同一であるので、第1の実施例と同一の作用及び効果を
有する。
Third Embodiment A switching power supply according to a third embodiment shown in FIG. 12 has the same configuration as that of FIG. 8 except that a reactor Lf is added to the circuit of FIG. The added reactor Lf is connected in series to the first auxiliary capacitor Cf, and functions as a resonance inductance instead of or together with the leakage inductance Lr of the transformer 20. Since the circuit of FIG. 12 is essentially the same as the circuit of FIG. 8, it has the same functions and effects as the first embodiment.

【0038】[0038]

【第4の実施例】図13に示す第4の実施例のスイッチ
ング電源装置は、図8の回路に第3の補助コンデンサC
q3を付加し、第3のFETQ3 の内蔵ダイオードとは別
にダイオードD3 を設けた他は図8と同一に構成されて
いる。第3の補助コンデンサCq3は第3のFETQ3 に
直列に接続され、ダイオードD3 は第3のFETQ3 と
第3の補助コンデンサCq3との直列回路に対して並列に
接続されている。従って、図13の回路では、第3の補
助コンデンサCq3が第3のFETQ3 によって第2の補
助コンデンサCp に対して選択的に並列接続され、第2
の補助コンデンサCp と同様に作用する。即ち、第3の
FETQ3 のオン期間においてのみ第3の補助コンデン
サCq3は第2の補助コンデンサCp と同様に作用し、第
2の補助コンデンサCp に電流が流れる時には第3の補
助コンデンサCq3にも第2の補助コンデンサCp と同様
な経路で電流が流れる。整流回路14の出力電圧をバイ
アスする電圧は第2及び第3の補助コンデンサCp 、C
q3の合成によって与えられる。第3の補助コンデンサC
q3の接続時間幅を第3のFETQ3 で調整すると、バイ
アス量が変化し、入力平滑用コンデンサCi の電圧値、
力率、及び入力電流波形を変えることができる。
Fourth Embodiment A switching power supply according to a fourth embodiment shown in FIG. 13 includes a third auxiliary capacitor C in the circuit shown in FIG.
The configuration is the same as that of FIG. 8 except that q3 is added and a diode D3 is provided separately from the built-in diode of the third FET Q3. The third auxiliary capacitor Cq3 is connected in series to the third FET Q3, and the diode D3 is connected in parallel to the series circuit of the third FET Q3 and the third auxiliary capacitor Cq3. Therefore, in the circuit of FIG. 13, the third auxiliary capacitor Cq3 is selectively connected in parallel to the second auxiliary capacitor Cp by the third FET Q3,
Operates in the same manner as the auxiliary capacitor Cp. That is, the third auxiliary capacitor Cq3 operates in the same manner as the second auxiliary capacitor Cp only during the ON period of the third FET Q3, and when a current flows through the second auxiliary capacitor Cp, the third auxiliary capacitor Cq3 is also applied to the third auxiliary capacitor Cq3. A current flows in the same path as the second auxiliary capacitor Cp. The voltage for biasing the output voltage of the rectifier circuit 14 includes second and third auxiliary capacitors Cp and C
Given by the composition of q3. Third auxiliary capacitor C
When the connection time width of q3 is adjusted by the third FET Q3, the amount of bias changes, and the voltage value of the input smoothing capacitor Ci,
The power factor and the input current waveform can be changed.

【0039】図14は図13の各部の波形を図10と同
様に示すものである。図14において(A)〜(I)の
波形は図10の(A)〜(I)の波形と実質的に同一で
あり、図14(J)の波形は追加した第3の補助コンデ
ンサCq3の電圧Vcq3 の波形を示す。なお、図14
(H)の第3のFETQ3 の電流IQ3は、スイッチ部の
S3 の電流と内蔵ダイオ−ドの電流との和を示し、正方
向電流は内蔵ダイオ−ドを通って流れ、負方向電流はス
イッチ部S3 を通って流れる。図13の第2の補助コン
デンサCp の電圧Vcpは、図14(I)の第3のFET
Q3 の電圧VQ3と図14(J)の第3の補助コンデンサ
Cq3の電圧Vcq3 の和になる。図14におけるt0 〜t
4 期間、及びta 〜t11期間の動作は図10のt0 〜t
4 期間、及びta 〜t11期間の動作と実質的に同一であ
る。なお、図14では漏洩インダクタンスLr による共
振の終了時点t5 が第3のFETQ3 のオン期間の終了
時点ta よりも前になっているが、本質的な動作は図1
0と同一である。
FIG. 14 shows the waveforms at various points in FIG. 13 as in FIG. In FIG. 14, the waveforms of (A) to (I) are substantially the same as the waveforms of (A) to (I) of FIG. 10, and the waveform of FIG. 14 (J) shows the waveform of the added third auxiliary capacitor Cq3. 7 shows a waveform of the voltage Vcq3. FIG.
The current IQ3 of the third FET Q3 of (H) indicates the sum of the current of S3 in the switch section and the current of the built-in diode, the positive current flows through the built-in diode, and the negative current flows through the switch. It flows through section S3. The voltage Vcp of the second auxiliary capacitor Cp of FIG. 13 is equal to the voltage of the third FET of FIG.
This is the sum of the voltage VQ3 of Q3 and the voltage Vcq3 of the third auxiliary capacitor Cq3 in FIG. T0 to t in FIG.
The operations during the four periods and the periods ta to t11 are shown in FIG.
The operation is substantially the same as the operation during the four periods and the periods ta to t11. In FIG. 14, the end point t5 of the resonance due to the leakage inductance Lr is earlier than the end point ta of the on-period of the third FET Q3.
Same as 0.

【0040】図13のスイッチング電源装置は、第1の
実施例と同一の作用効果を有する他に、第3の補助コン
デンサCq3を選択的に接続する制御であるので、第3の
FETQ3 のオン期間のタイミングの制限が少ないとい
う特長を有する。
The switching power supply device of FIG. 13 has the same operation and effect as the first embodiment, and is controlled to selectively connect the third auxiliary capacitor Cq3. The feature is that there is little restriction on timing.

【0041】[0041]

【第5の実施例】図15に示す第5の実施例のスイッチ
ング電源装置は、図13のリアクトルLを電流制限用イ
ンピーダンス素子としてのダイオードD4 に置き換えた
他は図13と同一に形成したものである。従って、第5
の実施例によって第4の実施例と同一の作用効果を得る
ことができる。
Fifth Embodiment A switching power supply according to a fifth embodiment shown in FIG. 15 is formed in the same manner as in FIG. 13 except that the reactor L in FIG. 13 is replaced with a diode D4 as a current limiting impedance element. It is. Therefore, the fifth
According to this embodiment, the same operation and effect as those of the fourth embodiment can be obtained.

【0042】[0042]

【第6の実施例】図16に示す第6の実施例のスイッチ
ング電源装置は、図13の第2のスイッチ制御回路34
を変形して第2のスイッチ制御回路34とした他は図1
3と同一に形成したものである。図16の第2のスイッ
チ制御回路34aは、入力平滑用コンデンサCi に並列
に接続された電圧検出用抵抗R1 、R2 と、基準電圧源
Vr と、誤差増幅器EAとから成る。誤差増幅器EAの
一方の入力端子は電圧検出用抵抗R1 、R2 の分圧点に
接続され、他方の入力端子は基準電圧源Vr に接続さ
れ、出力端子は第3のFETQ3 のゲートに接続されて
いる。誤差増幅器EAは検出電圧と基準電圧との差に対
応する電圧を形成して第3のFETQ3 を制御する。第
3のFETQ3 は可変インピーダンス素子として機能
し、誤差増幅器EAの出力に応じて抵抗値(インピーダ
ンス値)が変化する。この結果、第2の補助コンデンサ
Cp に対して第3の補助コンデンサCq3と第3のFET
Q3 から成る可変インピーダンス素子との直列回路が並
列接続された状態になり、この並列回路によってバイア
ス電圧値が決定される。バイアス電圧値は第3のFET
Q3のインピーダンスの変化によって変化するので、入
力平滑用コンデンサCi の電圧を一定にするための制御
が可能になる。従って、第3のFETQ3 は入力電流波
形及び力率の改善には実質的に寄与しないで、入力平滑
用コンデンサCi の電圧制御に寄与する。
Sixth Embodiment A switching power supply according to a sixth embodiment shown in FIG. 16 has a second switch control circuit 34 shown in FIG.
1 except that the second switch control circuit 34 is
3 is formed identically. The second switch control circuit 34a in FIG. 16 includes voltage detecting resistors R1 and R2 connected in parallel to an input smoothing capacitor Ci, a reference voltage source Vr, and an error amplifier EA. One input terminal of the error amplifier EA is connected to the voltage dividing point of the voltage detecting resistors R1 and R2, the other input terminal is connected to the reference voltage source Vr, and the output terminal is connected to the gate of the third FET Q3. I have. The error amplifier EA controls the third FET Q3 by forming a voltage corresponding to the difference between the detection voltage and the reference voltage. The third FET Q3 functions as a variable impedance element, and the resistance value (impedance value) changes according to the output of the error amplifier EA. As a result, the third auxiliary capacitor Cq3 and the third FET are connected to the second auxiliary capacitor Cp.
A series circuit with a variable impedance element comprising Q3 is connected in parallel, and the bias voltage value is determined by this parallel circuit. The bias voltage value is the third FET
Since the impedance is changed by the change in the impedance of Q3, control for keeping the voltage of the input smoothing capacitor Ci constant can be performed. Therefore, the third FET Q3 does not substantially contribute to the improvement of the input current waveform and the power factor, but contributes to the voltage control of the input smoothing capacitor Ci.

【0043】[0043]

【第7の実施例】図17の第7の実施例のスイッチング
電源装置は、図8の電源11及び整流回路14を3相交
流電源11a及び三相整流回路14aに変形し、整流回
路の第1、第2及び第3の入力端子15、16、60と
共振用コンデンサCr の上端との間に3個の第1の補助
コンデンサCf1、Cf2、Cf3を接続し、ブリッジ接続さ
れた6個のダイオードD31、D32、D33、D34、D35、
D36に対して第2の補助コンデンサCp1、Cp2、Cp3、
Cp4、Cp5、Cp6及び第3のスイッチとしてのFETS
31、S32、S33、S34、S35、S36をそれぞれ並列に接
続し、リアクトルL1 、L2 、L3 を3相交流ラインに
直列に接続した他は図8と同様に形成されている。
Seventh Embodiment In a switching power supply according to a seventh embodiment of FIG. 17, the power supply 11 and the rectifier circuit 14 of FIG. 8 are modified into a three-phase AC power supply 11a and a three-phase rectifier circuit 14a. Three first auxiliary capacitors Cf1, Cf2, and Cf3 are connected between the first, second, and third input terminals 15, 16, and 60 and the upper end of the resonance capacitor Cr. Diodes D31, D32, D33, D34, D35,
With respect to D36, the second auxiliary capacitors Cp1, Cp2, Cp3,
FETS as Cp4, Cp5, Cp6 and third switch
8, except that reactors L1, L2, and L3 are connected in series to a three-phase AC line, respectively, and that S31, S32, S33, S34, S35, and S36 are connected in parallel.

【0044】第1相のみについて説明すると、第1及び
第2の補助コンデンサCf1、Vp2は共振用コンデンサC
r に対して並列に接続され、また、第1及び第2の補助
コンデンサCf1、Cp1は入力平滑用コンデンサCi を介
して共振用コンデンサCr に並列に接続されている。従
って、補助コンデンサCf1、Cp1、Cp2は共振用コンデ
ンサCr と同様に共振動作に寄与する。図17の回路で
は図8のダイオードD3 が整流ダイオードD31、D32で
兼用されている。第2の補助コンデンサCp1、Cp2は電
源11aと入力平滑用コンデンサCi との間に接続され
ているので、バイアス電圧の供給源として機能する。こ
の実施例では第2の補助コンデンサCp1、Cp2及びダイ
オードD31、D32に並列に第3のFETS31、S32が並
列接続されているので、第2の補助コンデンサCp1、C
p2の電圧即ちバイアス電圧を第3のFETS31、S32で
制御することができる。今、第1相の動作を説明した
が、残りの第2及び第3相も同様な動作になり、各相の
バイアス電圧を制御することにより、各相の入力電流波
形を正弦波に近似させることが可能になる。
To explain only the first phase, the first and second auxiliary capacitors Cf1 and Vp2 are connected to the resonance capacitor Cf1.
r, and the first and second auxiliary capacitors Cf1, Cp1 are connected in parallel with the resonance capacitor Cr via the input smoothing capacitor Ci. Therefore, the auxiliary capacitors Cf1, Cp1, and Cp2 contribute to the resonance operation similarly to the resonance capacitor Cr. In the circuit of FIG. 17, the diode D3 of FIG. 8 is shared by the rectifier diodes D31 and D32. Since the second auxiliary capacitors Cp1 and Cp2 are connected between the power supply 11a and the input smoothing capacitor Ci, they function as a bias voltage supply source. In this embodiment, since the third FETs S31 and S32 are connected in parallel with the second auxiliary capacitors Cp1 and Cp2 and the diodes D31 and D32, the second auxiliary capacitors Cp1 and Cp2 are connected in parallel.
The voltage of p2, that is, the bias voltage, can be controlled by the third FETs S31 and S32. Now, the operation of the first phase has been described. The same operation is performed in the remaining second and third phases. By controlling the bias voltage of each phase, the input current waveform of each phase is approximated to a sine wave. It becomes possible.

【0045】なお、図17の回路では、第1及び第2の
補助コンデンサCf1、Cf2、Cf3及びCp1〜Cp6の一端
が整流回路14aの交流入力端子15、16、60に接
続されているので、これ等を通る電流が電源11aにも
流れ、力率改善及び波形改善に寄与する。即ち、補助コ
ンデンサCf1、Cf2、Cf3を通る電流の内で交流電源1
1aに流れる成分は交流電源11aの電圧の振幅の変化
に応じて変化し、結果として入力電流の波形改善が達成
される。今、第1相の上側のダイオードD31と第2相の
下側のダイオードD34とが導通する正の半サイクルの期
間における動作を例にとって説明すると、図10のt0
〜t1 に相当する期間であって、電源11aの電圧Vin
の振幅が共振用コンデンサCr の電圧Vcrの少なくとも
1/2 よりも高い時には、11a−Cf1−Cr −D34から
成る閉回路で共振用コンデンサCr に充電電流が流れ
る。また、コンデンサCf2の電圧が共振用コンデンサC
r に電圧Vcrよりも高い時にもCf2−Cr −D34の閉回
路に電流が流れる。整流ダイオードD34の電流の内で電
源11aを通る11a−Cf1−Cr −D34の閉回路の電
流成分は入力電流Iinである。そして、この閉回路の電
流は、電源11aの電圧Vinの振幅に比例した値を有す
る。図10のt1 〜t3 に相当する期間においても前の
期間と同様に電源11aを通る電流成分が補助コンデン
サCf1に含まれる。また、図10の例えばt5 〜t9 期
間において共振用コンデンサCr の電圧Vcrがコンデン
サCf1の電圧よりも高くなると、整流ダイオードD31が
順バイアス状態となり、Cr −Cf1−D31−Ci の閉回
路及びCr −Cf2−11a−D31−Ci の閉回路が形成
され、これ等の閉回路に電流が流れる。整流ダイオード
D31を通る電流の内で電源11aを通る成分は入力電流
Iinであり、電源電圧Vinの振幅に応じて変化する。図
10の例えばt10〜t11に相当する期間において、共振
用コンデンサCr の電圧Vcrが電源11aの電圧Vinと
コンデンサCf1の電圧との和よりも低くなると、整流ダ
イオードD34が順バイアスされてオンになり、11a−
Cf1−Cr −D34の閉回路及びCf2−Cr −D34の閉回
路が形成され、整流ダイオードD34を通る電流が流れ
る。なお、別の相においても上述と同様な動作が生じ
る。
In the circuit of FIG. 17, one ends of the first and second auxiliary capacitors Cf1, Cf2, Cf3 and Cp1 to Cp6 are connected to the AC input terminals 15, 16, 60 of the rectifier circuit 14a. The current passing therethrough also flows to the power supply 11a, contributing to power factor improvement and waveform improvement. In other words, the AC power source 1 within the current flowing through the auxiliary capacitors Cf1, Cf2, Cf3
The component flowing to 1a changes according to the change in the amplitude of the voltage of the AC power supply 11a, and as a result, the waveform of the input current is improved. Now, an operation during a positive half cycle in which the upper diode D31 of the first phase and the lower diode D34 of the second phase conduct will be described as an example.
To t1, and the voltage Vin of the power supply 11a
Is at least the voltage Vcr of the resonance capacitor Cr.
When the voltage is higher than 1/2, a charging current flows through the resonance capacitor Cr in a closed circuit composed of 11a-Cf1-Cr-D34. Further, the voltage of the capacitor Cf2 is
Even when r is higher than the voltage Vcr, a current flows through the closed circuit of Cf2-Cr-D34. Among the currents of the rectifier diode D34, the current component of the closed circuit of 11a-Cf1-Cr-D34 passing through the power supply 11a is the input current Iin. The current of the closed circuit has a value proportional to the amplitude of the voltage Vin of the power supply 11a. In the period corresponding to t1 to t3 in FIG. 10, the current component passing through the power supply 11a is included in the auxiliary capacitor Cf1 as in the previous period. Also, when the voltage Vcr of the resonance capacitor Cr becomes higher than the voltage of the capacitor Cf1 during, for example, a period from t5 to t9 in FIG. A closed circuit of Cf2-11a-D31-Ci is formed, and a current flows through these closed circuits. The component passing through the power supply 11a out of the current passing through the rectifier diode D31 is the input current Iin, which changes according to the amplitude of the power supply voltage Vin. When the voltage Vcr of the resonance capacitor Cr becomes lower than the sum of the voltage Vin of the power supply 11a and the voltage of the capacitor Cf1 during a period corresponding to, for example, t10 to t11 in FIG. 10, the rectifier diode D34 is forward-biased and turned on. , 11a-
A closed circuit of Cf1-Cr-D34 and a closed circuit of Cf2-Cr-D34 are formed, and a current flows through the rectifier diode D34. The same operation as described above occurs in another phase.

【0046】[0046]

【第8の実施例】図18に示す第8の実施例のスイッチ
ング電源装置は、図13の第3の補助コンデンサCq3と
同一の目的で第3のFETS1 、S2 、S3 、S4 、S
5 、S6に直列に第3の補助コンデンサCs1、Cs2、Cs
3、Cs4、Cs5、Cs6を接続した他は図17と同一に構
成したものである。従って、図17及び図13と同一の
作用効果を得ることができる。
Eighth Embodiment A switching power supply according to an eighth embodiment shown in FIG. 18 has the third FETs S1, S2, S3, S4, S4 for the same purpose as the third auxiliary capacitor Cq3 in FIG.
5, third auxiliary capacitors Cs1, Cs2, Cs in series with S6.
The configuration is the same as that of FIG. 17 except that 3, Cs4, Cs5, and Cs6 are connected. Therefore, the same function and effect as those of FIGS. 17 and 13 can be obtained.

【0047】[0047]

【第9の実施例】図19に示すスイッチング電源装置
は、図17の回路から上側の第2の補助コンデンサCp
1、Cp3、Cp5及び第3のFETS31、S33、S35を省
いた他は図17と同一に構成したものである。この様に
構成しても、下側のコンデンサCp2、Cp4、Cp6及びF
ETS32、S34、S36は図17と同様に動作し、同様な
作用効果を得ることができる。なお、図19の回路にお
いても図18の回路と同様に第3のFETS32、S34、
S36に直列に第3の補助コンデンサCs2、Cs4、Cs6を
接続することができる。
Ninth Embodiment A switching power supply shown in FIG. 19 is different from the circuit of FIG.
The configuration is the same as that of FIG. 17 except that 1, Cp3 and Cp5 and the third FETs S31, S33 and S35 are omitted. Even with this configuration, the lower capacitors Cp2, Cp4, Cp6 and F
The ETSs 32, S34, and S36 operate in the same manner as in FIG. 17, and can obtain similar functions and effects. In the circuit of FIG. 19, the third FETs S32, S34,
A third auxiliary capacitor Cs2, Cs4, Cs6 can be connected in series with S36.

【0048】[0048]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 全ての実施例において共振用コンデンサCr を
省くことができる。この場合には補助コンデンサCf 、
Cp 、Cf1、Cf2、Cf3、Cp1〜Cp6による共振動作が
生じる。 (2) 全ての実施例において第1のFETQ1 と1次
巻線N1 との直列回路に対して並列になるように別の共
振用コンデンサを接続することができる。 (3) 図17、図18、図19の電源11aを単相電
源として、整流回路14aを単相ブリッジ回路とするこ
とができる。要するに、図17〜図19の3相回路を単
相回路にすることができる。 (4) 図11、図12、図15、図17〜図19のス
イッチング電源装置の第2のスイッチ制御回路34、3
4bは図9と同一又は実質的に同一に構成されている
が、これ等を図16の制御回路34aのように変形する
ことができる。 (5) 第3の補助コンデンサCq3を持たない実施例に
おいて、ダイオードD3 を第3のFETQ3 の内蔵ダイ
オードとしないで、独立したダイオードとすることがで
きる。 (6) 図8、図11、図12、図13、図15、図1
6において、ダイオードD3 を省き、この代りにダイオ
ードD3 の導通期間に第3のFETQ3 をオンにするこ
とができる。 (7) 全実施例において、第1のFETQ1 に並列に
コンデンサCq2と同様な電圧共振用コンデンサを接続す
ることができる。要するに、電圧共振用コンデンサは第
1及び第2のFETQ1 、Q2 のいずれか一方又は両方
に設けることができる。なお、電圧共振用コンデンサは
浮遊容量であってもよい。 (8) 各実施例において、第1、第2及び第3のFE
TQ1 、Q2 、Q3 をバイポーラトランジスタとこれに
逆並列接続したダイオードとから成る第1及び第2のス
イッチ又はこれに類似の別の半導体スイッチにそれぞれ
変えることができる。 (9) 1次巻線N1 に直列に共振用リアクトルを接続
することができる。 (10) 第1のFETQ1 に並列に1次巻線N1 と電
流共振用コンデンサCr との直列回路を接続することが
できる。要するに各請求項における第1のスイッチを第
2のFETQ2 に対応させ、第2のスイッチを第1のF
ETQ1 に対応させることができる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) In all the embodiments, the resonance capacitor Cr can be omitted. In this case, the auxiliary capacitor Cf,
Resonant operation by Cp, Cf1, Cf2, Cf3, Cp1 to Cp6 occurs. (2) In all embodiments, another resonance capacitor can be connected in parallel with the series circuit of the first FET Q1 and the primary winding N1. (3) The power supply 11a in FIGS. 17, 18, and 19 can be a single-phase power supply, and the rectifier circuit 14a can be a single-phase bridge circuit. In short, the three-phase circuits of FIGS. 17 to 19 can be replaced with single-phase circuits. (4) The second switch control circuits 34, 3 of the switching power supply of FIGS. 11, 12, 15, 17 to 19
Although 4b has the same or substantially the same configuration as that of FIG. 9, these can be modified as in the control circuit 34a of FIG. (5) In the embodiment having no third auxiliary capacitor Cq3, the diode D3 can be an independent diode instead of the diode built in the third FET Q3. (6) FIG. 8, FIG. 11, FIG. 12, FIG. 13, FIG.
At 6, the diode D3 can be omitted, and instead the third FET Q3 can be turned on while the diode D3 is conducting. (7) In all the embodiments, a voltage resonance capacitor similar to the capacitor Cq2 can be connected in parallel with the first FET Q1. In short, the voltage resonance capacitor can be provided in one or both of the first and second FETs Q1 and Q2. Note that the voltage resonance capacitor may be a stray capacitance. (8) In each embodiment, the first, second, and third FEs
TQ1, Q2, and Q3 can be replaced by first and second switches each comprising a bipolar transistor and a diode connected in anti-parallel thereto, or another similar semiconductor switch. (9) A resonance reactor can be connected in series with the primary winding N1. (10) A series circuit of the primary winding N1 and the current resonance capacitor Cr can be connected in parallel with the first FET Q1. In short, the first switch in each claim corresponds to the second FET Q2, and the second switch corresponds to the first FQ.
It can correspond to ETQ1.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の力率改善回路を有するスイッチング電源
装置を示す回路図である。
FIG. 1 is a circuit diagram showing a switching power supply device having a conventional power factor correction circuit.

【図2】図1の制御回路を示すブロック図である。FIG. 2 is a block diagram showing a control circuit of FIG. 1;

【図3】図1における整流電圧とこれにバイアスを与え
た電圧を原理的に示す波形図である。
FIG. 3 is a waveform diagram showing a rectified voltage and a biased voltage in FIG. 1 in principle.

【図4】図1のトランスの1次巻線の等価回路を示す図
である。
FIG. 4 is a diagram showing an equivalent circuit of a primary winding of the transformer of FIG.

【図5】図1の各部の状態を示す波形図である。FIG. 5 is a waveform chart showing a state of each unit in FIG. 1;

【図6】図1の第1及び第2のFETQ1 、Q2 のオン
・オフ周波数とトランスの2次側への電力供給との関係
を示す図である。
FIG. 6 is a diagram showing a relationship between on / off frequencies of first and second FETs Q1, Q2 in FIG. 1 and power supply to a secondary side of a transformer.

【図7】図1の第1及び第2のFETQ1 、Q2 のオン
・オフ周波数が低い時と高い時との1次巻線の電圧振幅
を示す波形図である。
FIG. 7 is a waveform diagram showing the voltage amplitude of the primary winding when the on / off frequency of the first and second FETs Q1 and Q2 in FIG. 1 is low and high.

【図8】第1の実施例のスイッチング電源装置を示す回
路図である。
FIG. 8 is a circuit diagram illustrating the switching power supply device according to the first embodiment.

【図9】図8の第2のスイッチ制御回路を示す回路図で
ある。
FIG. 9 is a circuit diagram showing a second switch control circuit of FIG. 8;

【図10】図8の各部の状態を示す波形図である。FIG. 10 is a waveform diagram showing a state of each unit in FIG.

【図11】第2の実施例のスイッチング電源装置を示す
回路図である。
FIG. 11 is a circuit diagram showing a switching power supply device according to a second embodiment.

【図12】第3の実施例のスイッチング電源装置を示す
回路図である。
FIG. 12 is a circuit diagram illustrating a switching power supply device according to a third embodiment.

【図13】第4の実施例のスイッチング電源装置を示す
回路図である。
FIG. 13 is a circuit diagram illustrating a switching power supply device according to a fourth embodiment.

【図14】図13の各部の状態を示す波形図である。14 is a waveform chart showing a state of each unit in FIG.

【図15】第5の実施例のスイッチング電源装置を示す
回路図である。
FIG. 15 is a circuit diagram illustrating a switching power supply device according to a fifth embodiment.

【図16】第6の実施例のスイッチング電源装置を示す
回路図である。
FIG. 16 is a circuit diagram illustrating a switching power supply device according to a sixth embodiment.

【図17】第7の実施例のスイッチング電源装置を示す
回路図である。
FIG. 17 is a circuit diagram illustrating a switching power supply device according to a seventh embodiment.

【図18】第8の実施例のスイッチング電源装置を示す
回路図である。
FIG. 18 is a circuit diagram illustrating a switching power supply device according to an eighth embodiment.

【図19】図9の実施例のスイッチング電源装置を示す
回路図である。
FIG. 19 is a circuit diagram showing the switching power supply device of the embodiment in FIG. 9;

【符号の説明】[Explanation of symbols]

Q1 、Q2 、Q3 FET Cr 共振用コンデンサ Ci 入力平滑用コンデンサ Cf 、Cp 補助コンデンサ Q1, Q2, Q3 FET Cr Resonance capacitor Ci Input smoothing capacitor Cf, Cp Auxiliary capacitor

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも1相の交流電圧を供給するた
めの第1及び第2の電源端子を有する交流電源と、 前記第1及び第2の電源端子に接続された第1及び第2
の入力端子を有する整流回路と、 前記整流回路の第1及び第2の出力端子間に接続された
入力平滑用コンデンサと、 前記入力平滑用コンデンサに対して並列に接続された第
1及び第2のスイッチの直列回路と、 前記第2のスイッチに並列に接続されたコンデンサ又は
寄生容量と、 前記第2のスイッチに対して並列に接続された共振用イ
ンダクタンスを有するトランスの1次巻線と共振用コン
デンサとの直列回路又は共振用リアクトルとトランスの
1次巻線と共振用コンデンサとの直列回路と、 前記1次巻線に電磁結合されたトランスの2次巻線と、 前記2次巻線に接続された出力整流平滑回路と、 前記第1及び第2のスイッチを前記交流電圧の周波数よ
りも高いオン・オフ周波数で交互にオン・オフするため
の第1のスイッチ制御回路と、 その一端が前記入力平滑用コンデンサと前記第2のスイ
ッチとの接続点に接続され、その他端が前記整流回路の
前記第2の出力端子に接続されたダイオードと、 前記共振用コンデンサに対して前記ダイオードを介して
並列に接続された第1の補助コンデンサと、 前記ダイオードに並列に接続された第2の補助コンデン
サと、 前記ダイオードに並列に接続された第3のスイッチと、 少なくとも前記第1のスイッチに電流が流れている期間
の一部において前記第3のスイッチをオン制御するもの
であって、前記第3のスイッチのオン時間幅を調整する
ことができるように形成された第2のスイッチ制御回路
とを備えていることを特徴とするスイッチング電源装
置。
1. An AC power supply having first and second power supply terminals for supplying at least one phase AC voltage, and first and second power supplies connected to the first and second power supply terminals.
A rectifier circuit having the following input terminals: an input smoothing capacitor connected between first and second output terminals of the rectifier circuit; and a first and second capacitor connected in parallel to the input smoothing capacitor. And a capacitor or a parasitic capacitance connected in parallel to the second switch, and a primary winding of a transformer having a resonance inductance connected in parallel to the second switch. A series circuit with a capacitor for resonance or a series circuit of a resonance reactor, a primary winding of a transformer and a resonance capacitor, a secondary winding of a transformer electromagnetically coupled to the primary winding, and the secondary winding And a first switch control circuit for alternately turning on and off the first and second switches at an on / off frequency higher than the frequency of the AC voltage. A diode having one end connected to a connection point between the input smoothing capacitor and the second switch, and the other end connected to the second output terminal of the rectifier circuit; A first auxiliary capacitor connected in parallel via the diode, a second auxiliary capacitor connected in parallel to the diode, a third switch connected in parallel to the diode, at least the first The third switch is turned on during a part of the period in which a current is flowing through the second switch, and the second switch is formed so that the on-time width of the third switch can be adjusted. A switching power supply device comprising a switch control circuit.
【請求項2】 更に、前記入力平滑用コンデンサよりも
電源側における交流又は直流ラインに直列に接続された
リアクトルを有することを特徴とする請求項1記載のス
イッチング電源装置。
2. The switching power supply device according to claim 1, further comprising a reactor connected in series to an AC or DC line on a power supply side of the input smoothing capacitor.
【請求項3】 前記第3のスイッチと前記整流回路の前
記第2の出力端子との間に直列に接続された別のダイオ
ードを有していることを特徴とする請求項1記載のスイ
ッチング電源装置。
3. The switching power supply according to claim 1, further comprising another diode connected in series between the third switch and the second output terminal of the rectifier circuit. apparatus.
【請求項4】 更に、前記第1の補助コンデンサに直列
に接続された別のリアクトルを有することを特徴とする
請求項2記載のスイッチング電源装置。
4. The switching power supply device according to claim 2, further comprising another reactor connected in series to said first auxiliary capacitor.
【請求項5】 更に、前記第3のスイッチに直列に接続
された第3の補助コンデンサを有することを特徴とする
請求項1又は2又は3又は4記載のスイッチング電源装
置。
5. The switching power supply device according to claim 1, further comprising a third auxiliary capacitor connected in series to said third switch.
【請求項6】 少なくとも1相の交流電圧を供給するた
めの第1及び第2の電源端子を有する交流電源と、 前記第1及び第2の電源端子に接続された第1及び第2
の入力端子を有する全波整流回路と、 前記整流回路の第1及び第2の出力端子間に接続された
入力平滑用コンデンサと、 前記入力平滑用コンデンサに対して並列に接続された第
1及び第2のスイッチの直列回路と、 前記第2のスイッチに並列に接続されたコンデンサ又は
寄生容量と、 前記第2のスイッチに対して並列に接続された共振用イ
ンダクタンスを有するトランスの1次巻線と共振用コン
デンサとの直列回路又は共振用リアクトルとトランスの
1次巻線と共振用コンデンサとの直列回路と、 前記1次巻線に電磁結合されたトランスの2次巻線と、 前記2次巻線に接続された出力整流平滑回路と、 前記第1及び第2のスイッチを前記交流電圧の周波数よ
りも高いオン・オフ周波数で交互にオン・オフするため
の第1のスイッチ制御回路と、 前記整流回路の前記第1の入力端子と前記共振用コンデ
ンサの1次巻線側端子と間に接続された第1の補助コン
デンサと、 前記整流回路の前記第2の出力端子と前記第1の入力端
子との間に接続された整流用ダイオードに対して並列に
接続された第2の補助コンデンサと、 前記整流用ダイオードに並列に接続された第3のスイッ
チと、 少なくとも前記第1のスイッチに電流が流れている期間
の一部において前記第3のスイッチをオンにするための
ものであって、前記第3のスイッチのオン時間幅を調整
することができるように形成された第2のスイッチ制御
回路とを備えていることを特徴とするスイッチング電源
装置。
6. An AC power supply having first and second power supply terminals for supplying at least one-phase AC voltage, and first and second power supplies connected to the first and second power supply terminals.
A full-wave rectifier circuit having the following input terminals: an input smoothing capacitor connected between first and second output terminals of the rectifier circuit; first and second capacitors connected in parallel to the input smoothing capacitor. A primary circuit of a transformer having a series circuit of a second switch; a capacitor or a parasitic capacitance connected in parallel to the second switch; and a resonance inductance connected in parallel to the second switch. And a series circuit of a resonance reactor and a primary winding of a transformer and a resonance capacitor; a secondary winding of a transformer electromagnetically coupled to the primary winding; An output rectifying / smoothing circuit connected to a winding; and a first switch control circuit for alternately turning on and off the first and second switches at an on / off frequency higher than the frequency of the AC voltage. A first auxiliary capacitor connected between the first input terminal of the rectifier circuit and a primary winding side terminal of the resonance capacitor; a second output terminal of the rectifier circuit; A second auxiliary capacitor connected in parallel with the rectifier diode connected between the first input terminal, a third switch connected in parallel with the rectifier diode, and at least the first switch For turning on the third switch during a part of the period when current is flowing through the third switch, wherein the third switch is formed so that the ON time width of the third switch can be adjusted. A switching power supply device comprising: a first switch control circuit and a second switch control circuit.
【請求項7】 更に、前記第3のスイッチに直列に第3
の補助コンデンサが接続されていることを特徴とする請
求項6記載のスイッチング電源装置。
7. A third switch connected in series with the third switch.
7. The switching power supply according to claim 6, wherein the auxiliary capacitor is connected.
【請求項8】 第1、第2及び第3の電源端子を有する
3相交流電源と、 前記第1、第2及び第3の電源端子に接続された第1、
第2及び第3の入力端子を有し、3相ブリッジ接続され
た6個のダイオードを有する整流回路と、 前記整流回路の第1及び第2の出力端子間に接続された
入力平滑用コンデンサと、 前記入力平滑用コンデンサに対して並列に接続された第
1及び第2のスイッチの直列回路と、 前記第2のスイッチに並列に接続されたコンデンサ又は
寄生容量と、 前記第2のスイッチに対して並列に接続された共振用イ
ンダクタンスを有するトランスの1次巻線と共振用コン
デンサとの直列回路又は共振用リアクトルとトランスの
1次巻線と共振用コンデンサとの直列回路と、 前記1次巻線に電磁結合されたトランスの2次巻線と、 前記2次巻線に接続された出力整流平滑回路と、 前記第1及び第2のスイッチを前記交流電圧の周波数よ
りも高いオン・オフ周波数で交互にオン・オフするため
の第1のスイッチ制御回路と、 前記第1、第2及び第3の入力端子と前記共振用コンデ
ンサの1次巻線側端子との間にそれぞれ接続された3個
の第1の補助コンデンサと、 前記6個のダイオードのそれぞれに並列に接続された6
個の第2の補助コンデンサと、 前記6個のダイオードのそれぞれに並列に接続された6
個の第3のスイッチと、 少なくとも前記第1のスイッチに電流が流れている期間
の一部において前記6個の第3のスイッチの少なくとも
1つをオンにするためのものであって、前記第3のスイ
ッチのオン時間幅を調整することができるように形成さ
れた第2のスイッチ制御回路とを備えていることを特徴
とするスイッチング電源装置。
8. A three-phase AC power supply having first, second, and third power supply terminals; and a first, second, and third power supply terminals connected to the first, second, and third power supply terminals.
A rectifier circuit having six diodes connected in a three-phase bridge with second and third input terminals; an input smoothing capacitor connected between first and second output terminals of the rectifier circuit; A series circuit of first and second switches connected in parallel to the input smoothing capacitor; a capacitor or a parasitic capacitance connected in parallel to the second switch; A series circuit of a primary winding of a transformer having a resonance inductance and a resonance capacitor connected in parallel with each other or a series circuit of a reactor for resonance and a primary winding of a transformer and a resonance capacitor; A secondary winding of a transformer electromagnetically coupled to a line; an output rectifying and smoothing circuit connected to the secondary winding; and turning on and off the first and second switches higher than the frequency of the AC voltage. A first switch control circuit for alternately turning on and off at a frequency; and a first switch control circuit connected between the first, second, and third input terminals and a primary winding side terminal of the resonance capacitor. Three first auxiliary capacitors, and six parallel-connected to each of the six diodes.
And a second auxiliary capacitor connected in parallel with each of the six diodes.
At least one of the six third switches for turning on at least a part of a period during which a current flows through the first switch, wherein A second switch control circuit formed so as to be able to adjust the ON time width of the third switch.
【請求項9】 請求項8において6個の第2の補助コン
デンサを設ける代りに、前記第2の出力端子と前記第
1、第2及び第3の入力端子の間の3個のダイオードの
それぞれに並列に第2の補助コンデンサを接続し、更に
6個の第3のスイッチを設ける代りに前記3個のダイオ
ードのそれぞれに並列に第3のスイッチを接続したこと
を特徴とするスイッチング電源装置。
9. Instead of providing six second auxiliary capacitors according to claim 8, each of three diodes between said second output terminal and said first, second and third input terminals. And a third switch connected in parallel to each of the three diodes instead of connecting a second auxiliary capacitor in parallel with the third diode and further providing six third switches.
【請求項10】 更に、前記第3のスイッチに直列に接
続された第3の補助コンデンサを有することを特徴とす
る請求項8又は9記載のスイッチング電源装置。
10. The switching power supply device according to claim 8, further comprising a third auxiliary capacitor connected in series to the third switch.
【請求項11】 前記第2のスイッチ制御回路は、前記
整流回路の入力電流波形を正弦波に近似させるように前
記第3のスイッチのオン時間幅を制御する回路であるこ
とを特徴とする請求項1乃至10のいずれか1つに記載
のスイッチング電源装置。
11. The second switch control circuit is a circuit that controls an on-time width of the third switch so as to approximate an input current waveform of the rectifier circuit to a sine wave. Item 11. The switching power supply device according to any one of Items 1 to 10.
【請求項12】 前記第2のスイッチ制御回路は、前記
入力平滑用コンデンサの電圧をほぼ一定にするように前
記第3のスイッチのオン時間幅を制御するものである請
求項1乃至10のいずれか1つに記載のスイッチング電
源装置。
12. The control circuit according to claim 1, wherein the second switch control circuit controls an on-time width of the third switch so that a voltage of the input smoothing capacitor is substantially constant. The switching power supply device according to any one of the above.
【請求項13】 請求項1、又は2、又は3、又は6、
又は8、又は9、又は11、又は12において、前記第
2の補助コンデンサに並列に接続された前記ダイオード
が省かれ、前記ダイオードを流れていた電流が前記第3
のスイッチを通れるように形成されていることを特徴と
するスイッチング電源装置。
13. The method of claim 1, or 2, or 3, or 6,
Or 8, or 9, or 11, or 12, the diode connected in parallel to the second auxiliary capacitor is omitted, and the current flowing through the diode is reduced to the third
A switching power supply device formed so as to pass through the switch.
【請求項14】 請求項1乃至13のいずれか1つにお
いて、前記共振用コンデンサが省かれていることを特徴
とするスイッチング電源装置。
14. The switching power supply device according to claim 1, wherein the resonance capacitor is omitted.
JP08265459A 1996-09-13 1996-09-13 Switching power supply Expired - Fee Related JP3125862B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08265459A JP3125862B2 (en) 1996-09-13 1996-09-13 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08265459A JP3125862B2 (en) 1996-09-13 1996-09-13 Switching power supply

Publications (2)

Publication Number Publication Date
JPH1094253A JPH1094253A (en) 1998-04-10
JP3125862B2 true JP3125862B2 (en) 2001-01-22

Family

ID=17417469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08265459A Expired - Fee Related JP3125862B2 (en) 1996-09-13 1996-09-13 Switching power supply

Country Status (1)

Country Link
JP (1) JP3125862B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05311709A (en) * 1992-05-14 1993-11-22 Koito Ind Ltd Automatic faucet device
WO2011071159A1 (en) 2009-12-10 2011-06-16 株式会社Inax Automatic faucet

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355962B1 (en) * 2000-04-25 2002-10-11 삼성전기주식회사 High efficiency converter for zero voltage switching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05311709A (en) * 1992-05-14 1993-11-22 Koito Ind Ltd Automatic faucet device
WO2011071159A1 (en) 2009-12-10 2011-06-16 株式会社Inax Automatic faucet

Also Published As

Publication number Publication date
JPH1094253A (en) 1998-04-10

Similar Documents

Publication Publication Date Title
TWI750780B (en) Isolated dc/dc converters for wide output voltage range and control methods thereof
US11005361B2 (en) Control circuit and method of a switching power supply
CN109247081B (en) Half-bridge resonant converter, circuit using same, and corresponding control method
JP3374917B2 (en) Switching power supply
TWI499178B (en) Two-switch flyback power converters
JP3475943B2 (en) Switching power supply
US5729444A (en) High-efficiency DC-DC converter
US20190058393A1 (en) Ac/dc pfc converter using a half bridge resonant converter, and corresponding conversion method
CA2314191C (en) Power supply
JP3528920B2 (en) Switching power supply
JP3528921B2 (en) Switching power supply
CN115868105A (en) Soft switching pulse width modulation DC-DC power converter
US6046914A (en) AC/DC converter
JP3125862B2 (en) Switching power supply
JP3127979B2 (en) DC power supply
EP1164689A2 (en) A single stage ac/dc converter
JP3341802B2 (en) Switching power supply
JP3394574B2 (en) Single-phase high power factor converter
JP3420216B2 (en) Method and apparatus for obtaining AC constant frequency and constant voltage power supply by boost chopper and double resonance circuit
JP4365943B2 (en) Power supply
JP3230560B2 (en) DC power supply
JPH11146652A (en) Ac-dc converter
JPH07298608A (en) Switching power source
JP4306234B2 (en) Switching power supply
Wei et al. A Novel Single-Stage AC/DC Converter with Integrated Low-Voltage-Stress Active Decoupling Circuit and Reduced Buffer Capacitance

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees