JP3125344U - ブリッジレス力率改善回路及びその制御方法 - Google Patents

ブリッジレス力率改善回路及びその制御方法 Download PDF

Info

Publication number
JP3125344U
JP3125344U JP2006005372U JP2006005372U JP3125344U JP 3125344 U JP3125344 U JP 3125344U JP 2006005372 U JP2006005372 U JP 2006005372U JP 2006005372 U JP2006005372 U JP 2006005372U JP 3125344 U JP3125344 U JP 3125344U
Authority
JP
Japan
Prior art keywords
switch
power factor
factor correction
diode
correction circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006005372U
Other languages
English (en)
Inventor
明和 黄
Original Assignee
高效電子股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高效電子股▲ふん▼有限公司 filed Critical 高效電子股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3125344U publication Critical patent/JP3125344U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Rectifiers (AREA)

Abstract

【課題】 従来のブリッジレス整流力率改善回路の制御方法と比較しても、本考案の制御方法は、伝導損が比較的少ないことから、比較的高い変換効率を提供することにある。
【解決手段】 本考案は、ブリッジレス整流力率改善回路、及び、その制御方法を開示することにあり、前記ブリッジレス整流力率改善回路が力率改善インダクタ、２個のダイオード整流器、制御ユニット、２個のパワーMOSスイッチ、及び、蓄積コンデンサを具えることで、完全なブースト回路を形成することである。
【選択図】 図1

Description

本考案は、ブリッジレス力率改善回路に関り、特に、正の半サイクル及び負の半サイクルで各々導通経路を提供することで伝導損を低減させるため、第１スイッチ及び第２スイッチを具えたブリッジレス力率改善回路である。
ブリッジレス整流力率改善回路は、通常高効率なパワーサプライ内に用られて力率を改善する。従来の制御方法は、２個の金属酸化膜半導体電界効果トランジスタ(M１)と金属酸化膜半導体電界効果トランジスタ(M２)を同時に導通或いは閉鎖する。
上記の制御方法の欠点とは、金属酸化膜半導体電界効果トランジスタ(M１)と金属酸化膜半導体電界効果トランジスタ(M２)を同時に閉鎖する時、電流が各々金属酸化膜半導体電界効果トランジスタ(M２)の本体ダイオード（正の半サイクル）と金属酸化膜半導体電界効果トランジスタ(M１)の本体ダイオード(負の半サイクル)に流れるため比較的高い伝導損が生じてしまう。
この欠点に鑑み、本考案はブリッジレス整流力率改善回路の制御方法を提供することで上記の欠点を改善した。
本考案の主な目的は、ブリッジレス力率改善回路を提供し、正の半サイクル及び負の半サイクルで各々導通経路を提供することで伝導損の低減及び変換効率を向上するための第１スイッチ及び第２スイッチを具えることにある。
本考案の別の目的は、ブリッジレス力率改善回路の制御方法を提供し、正の半サイクル及び負の半サイクルで各々導通経路を提供することで伝導損の低減及び変換効率を向上するための第１スイッチ、第２スイッチ及び制御ユニットを提供することにある。
上記の目的を達成するため、本考案のブリッジレス力率改善回路には、少なくとも一端がファイヤワイヤ入力側に接続するインダクタと、一端が前記インダクタの他端に接続する第１ダイオードと、一端が中性入力側に接続する第２ダイオードと、入力側が前記ファイヤワイヤ入力側及び中性入力側に各々接続する制御ユニットと、三端子デバイスで、その第１端子が前記制御ユニットに接続し、第２端子が前記第１ダイオード及び前記インダクタに各々接続し、前記制御ユニットの制御によって導通又は閉鎖できる第１スイッチと、三端子デバイスで、第１端子が前記制御ユニットに接続し、第２端子が前記第２ダイオード及び前記中性入力側に各々接続し、前記制御ユニットの制御によって導通又は閉鎖できる第２スイッチ及び一端が前記第１ダイオードと第２ダイオードの他端に各々接続し、他端が前記第１スイッチ及び第２スイッチの第３端子に接続するコンデンサを含み、前記制御ユニットの制御を介して、正の半サイクル時に、電流が前記ファイヤワイヤ入力側、インダクタ、第１ダイオード、インダクタ及び第２スイッチに流れて中性入力側でループを形成させ、負の半サイクル時に、電流が前記中性入力側、第２ダイオード、コンデンサ、第１スイッチ及びインダクタに流れてファイヤワイヤ入力側でループを形成させることで前記力率改善回路の伝導損を低減させる。
前記の目的を達成するため、本考案のブリッジレス整流力率改善回路の制御方法は、力率改善回路の伝導効率を制御するために用い、前記力率改善回路にはインダクタ、第１ダイオード、第２ダイオード、制御ユニット及びコンデンサを含み、制御方法のステップには前記制御ユニット、前記第１ダイオード及び前記インダクタに各々接続する第１スイッチを提供することと、前記制御ユニット、前記第２ダイオード及び前記中性入力側に各々接続する第２スイッチを提供すること、及び、前記制御ユニットが正の半サイクル時に前記第２スイッチを持続導通させ、且つ第１スイッチを先に導通させてから閉鎖する。また負の半サイクル時に前記第１スイッチを持続導通させ、且つ前記第２スイッチを先に導通させてから閉鎖することで、前記力率改善回路の伝導損を低減させることを含む。
本考案の”回路”の特徴及び目的を付属図及び実施例によって以下に詳細説明する。
図１は、本考案の好ましい実施例のブリッジレス力率改善回路を示したブロックの見取図である。図に示すように、本考案のブリッジレス力率改善回路は、インダクタ１０、第１ダイオード２０、第２ダイオード３０、制御ユニット４０、第１スイッチ５０、第２スイッチ６０、及びコンデンサ７０を組み合わせて構成される。
前記インダクタ１０の一端がファイヤワイヤ入力側（Line、L）に接続して、電気エネルギーを蓄積するために用いるが、これは一般的なパワーサプライの周知のものであるため、ここでは詳述しない。
前記第１ダイオード２０は、例えば整流ダイオードに限定されることはないが、以下第１整流ダイオード２０と称するものとし、その一端が前記インダクタ１０の他端に接続することで、半波整流の効果を提供することができるが、これは一般的なパワーサプライの周知のものであるため、ここでは詳述しない。
前記第２ダイオード３０、例えば整流ダイオードに限定されることはないが、以下第２整流ダイオード３０と称するものとし、その一端が中性入力側（Neutral、 N）に接続することで、半波整流の効果も提供することができるが、これは一般的なパワーサプライの周知のものであるため、ここでは詳述しない。
前記制御ユニット４０の入力側が前記ファイヤワイヤ入力側及び中性入力側に各々接続し、その出力は、各々前記第１スイッチ５０及び第２スイッチ６０の導通及び閉鎖を制御できる。前記制御ユニット４０は、例えば力率改善装置(power factor corrector)に限定されることはない。
前記第１スイッチ５０は、三端子デバイスで、任意の電力スイッチとすることができ、Nチャンネル金属酸化膜半導体電界効果トランジスタ、Nチャンネル接合型電界効果トランジスタ、Pチャンネル金属酸化膜半導体電界効果トランジスタ或いはPチャンネル接合型電界効果トランジスタに限定されることがなく、以下は第１MOSスイッチ５０と称し、その第１端子が前記制御ユニット４０に接続し、第２端子が各々前記第１ダイオード２０及び前記インダクタ１０に接続し、前記制御ユニット４０の制御によって導通又は閉鎖することができる。前記第１端子は、前記金属酸化膜半導体電界効果トランジスタ５０のゲート電極(Ｇａｔｅ)で、前記第２端子が前記金属酸化膜半導体電界効果トランジスタ５０のドレーン電極(Ｄｒａｉｎ)で、前記第３端子が前記金属酸化膜半導体電界効果トランジスタ５０のソース電極(Ｓｏｕｒｃｅ)である。
前記第２スイッチ６０は、三端子デバイスで、任意の電力スイッチとすることができ、Nチャンネル金属酸化膜半導体電界効果トランジスタ(MOSFET)、Nチャンネル接合型電界効果トランジスタ、Pチャンネル金属酸化膜半導体電界効果トランジスタ或いはPチャンネル接合型電界効果トランジスタに限定されることがなく、以下は第２MOSスイッチ６０と称し、その第１端子が前記制御ユニット４０に接続し、第２端子が各々前記第２整流ダイオード３０及び前記中性入力側に接続し、前記制御ユニット４０の制御によって導通又は閉鎖することができる。前記第１端子は、前記金属酸化膜半導体電界効果トランジスタのゲート電極(Ｇａｔｅ)で、前記第２端子が前記金属酸化膜半導体電界効果トランジスタのドレーン電極(Ｓｏｕｒｃｅ)で、前記第３端子が前記金属酸化膜半導体電界効果トランジスタのソース電極(Ｄｒａｉｎ)である。
前記コンデンサ７０の一端が各々前記第１整流ダイオード２０及び第２整流ダイオード３０の他端に接続し、他端は前記第１MOSスイッチ５０及び第２MOSスイッチ６０のドレーン電極に接続するが、これは一般的なパワーサプライの周知のものであるため、ここでは詳述しない。
正の半サイクル時において、制御ユニット４０が第２MOSスイッチ６０を持続導通させ、且つ第１MOSスイッチ５０を先に導通させてから閉鎖させる。第２MOSスイッチ６０と第１MOSスイッチ５０が同時に導通した時、電流がファイヤワイヤ入力側、インダクタ１０、第１MOSスイッチ５０、第２MOSスイッチ６０及び中性入力側に流れることで電気エネルギーをインダクタ１０に蓄積する。
第２MOSスイッチ６０が導通して第１MOSスイッチ５０を閉鎖した時、電流がファイヤワイヤ入力側、インダクタ１０、第１整流ダイオード２０、コンデンサ７０、第２MOSスイッチ６０及び中性入力側に流れることでインダクタ７０から電気エネルギーを放出する。
負の半サイクル時において、制御ユニット４０が第１MOSスイッチ５０を持続導通させ、且つ第２MOSスイッチ６０を先に導通させてから閉鎖させる。第１MOSスイッチ５０と第２MOSスイッチ６０が同時に導通した時、電流が中性入力側、第２MOSスイッチ６０、第１MOSスイッチ５０、インダクタ１０、及びファイヤワイヤ入力側に流れることで電気エネルギーをインダクタ１０に蓄積する。
第１MOSスイッチ５０が導通して第２MOSスイッチ６０を閉鎖した時、電流が中性入力側、第２整流ダイオード３０、コンデンサ７０、第１MOSスイッチ５０、インダクタ１０及びファイヤワイヤ入力側に流れることでインダクタ７０から電気エネルギーを放出する。
簡単に言うと、制御ユニット４０は第１MOSスイッチ５０と第２MOSスイッチ６０を導通或いは閉鎖させ、正、負の半サイクル時に各々導通経路を提供して伝導損を低減すると共に変換効率を向上させる。これにより、本考案は、ブリッジレス整流力率改善回路の従来の制御方法の欠点を確実に改善できる。
この他に、本考案ではブリッジレス整流力率改善回路の制御方法も提供する。図２を見ると、本考案の別の好ましい実施例のブリッジレス力率改善回路の制御方法を示したフローチャートである。図に示すように、本考案のブリッジレス力率改善回路の制御方法は、力率改善回路の伝導効率を制御するために用い、前記力率改善回路には、インダクタ１０、第１ダイオード２０、第２ダイオード３０及びコンデンサ７０を含み、制御方法のステップには前記第１ダイオード２０及び前記インダクタ７０に各々接続する第１スイッチ５０を提供すること(ステップ１)と、前記第２ダイオード３０及び前記中性入力側に各々接続する第２スイッチ６０を提供すること(ステップ２)、及び、前記第１スイッチ５０及び第２スイッチ６０に接続する前記制御ユニット４０を提供し、前記制御ユニット４０が正の半サイクル時に前記第２スイッチを持続導通させ、且つ第１スイッチを先に導通させてから閉鎖する。また負の半サイクル時に前記第１スイッチを持続導通させ、且つ前記第２スイッチを先に導通させてから閉鎖することで、前記力率改善回路の伝導損を低減させること(ステップ３)を含む。
ステップ１〜２において、前記第１ダイオード２０及び前記インダクタ７０に各々接続する第１スイッチ５０の提供及び前記制御ユニット、前記第２ダイオード３０及び前記中性入力側に各々接続する第２スイッチ６０を提供し、前記第１ダイオード２０、第２ダイオード２３、第１スイッチ５０及び前記第２スイッチ６０は、上記の説明を参照できるので、ここでは詳述しない。
ステップ３において、前記制御ユニット４０が正の半サイクル時に前記第２MOSスイッチ６０を持続導通させ、且つ第１MOSスイッチ５０を先に導通させてから閉鎖する。また負の半サイクル時に前記第１MOSスイッチ５０を持続導通させ、且つ前記第２MOSスイッチ６０を先に導通させてから閉鎖することで、前記力率改善回路の伝導損を低減させる。
本考案に開示したものは、好ましい実施例であり、各種局部的な改変或いは修飾について本考案の技術的思想に基づき、当該技術を熟知する者が、容易に推察できるものも本考案の特許請求の範囲に属するものとする。
上記をまとめると本考案の目的、手段と効果が、従来の技術特徴とは異なり、初めての考案として実用に適合し、考案の実用新案登録要件を満たしているため、審査官皆様のご審査により、一日も早く特許としていただくよう切に願います。
本考案の好ましい実施例のブリッジレス力率改善回路を示したブロックの見取図である。 本考案の別の好しい実施例のブリッジレス力率改善回路の制御方法を示したフローチャートである。
符号の説明
１０ インダクタ
２０ 第１整流ダイオード
３０ 第２整流ダイオード
４０ 制御ユニット
５０ 第１スイッチ
６０ 第２スイッチ
７０ コンデンサ
L インダクタ
C コンデンサ
D１ ダイオード
D２ ダイオード
M１ 金属酸化膜半導体電界効果トランジスタ
M２ 金属酸化膜半導体電界効果トランジスタ

Claims (6)

  1. 一端がファイヤワイヤ入力側に接続するインダクタと、
    一端が前記インダクタの他端に接続する第１ダイオードと、
    一端が中性入力側に接続する第２ダイオードと、
    入力側が前記ファイヤワイヤ入力側及び中性入力側に各々接続する制御ユニットと、
    三端子デバイスで、その第１端子が前記制御ユニットに接続し、第２端子が前記第１ダイオード及び前記インダクタに各々接続し、前記制御ユニットの制御によって導通又は閉鎖できる第１スイッチと、
    三端子デバイスで、第１端子が前記制御ユニットに接続し、第２端子が前記第２ダイオード及び前記中性入力側に各々接続し、前記制御ユニットの制御によって導通又は閉鎖できる第２スイッチ、及び、
    一端が前記第１ダイオードと第２ダイオードの他端に各々接続し、他端が前記第１スイッチ及び第２スイッチの第３端子に接続するコンデンサを具備し、
    前記制御ユニットの制御を介して、正の半サイクル時に、電流が前記ファイヤワイヤ入力側、インダクタ、第１ダイオード、インダクタ、及び、第２スイッチに流れて中性入力側でループを形成させ、負の半サイクル時に、電流が前記中性入力側、第２ダイオード、コンデンサ、第１スイッチ、及び、インダクタに流れてファイヤワイヤ入力側でループを形成させることで前記力率改善回路の伝導損を低減させることを特徴とする、ブリッジレス力率改善回路。
  2. 請求項１記載のブリッジレス力率改善回路において、前記第１スイッチ、前記第２スイッチは、電力スイッチで、且つ、前記電力スイッチはNチャンネル金属酸化膜半導体電界効果トランジスタ、Nチャンネル接合型電界効果トランジスタ、Pチャンネル金属酸化膜半導体電界効果トランジスタ、又は、Pチャンネル接合型電界効果トランジスタとすることができることを特徴とする、ブリッジレス力率改善回路。
  3. 請求項２記載のブリッジレス力率改善回路において、前記第１端子は、前記金属酸化膜半導体電界効果トランジスタのゲート電極で、前記第２端子が前記金属酸化膜半導体電界効果トランジスタのドレーン電極で、前記第３端子が前記金属酸化膜半導体電界効果トランジスタのソースであることを特徴とする、ブリッジレス力率改善回路。
  4. 請求項１記載のブリッジレス力率改善回路において、前記第１ダイオード、及び、前記第２ダイオードは、整流ダイオードとすることができることを特徴とする、ブリッジレス力率改善回路。
  5. 請求項１記載のブリッジレス力率改善回路において、前記制御ユニットは、力率改善装置で、正の半サイクル時に前記第２スイッチを持続して導通させ、前記第１スイッチを先に導通してから閉鎖し、前記第１スイッチが導通した時、電気エネルギーを前記インダクタに蓄積でき、前記第１スイッチが閉鎖した時、前記インダクタの電気エネルギーを放出できることを特徴とする、ブリッジレス力率改善回路。
  6. 請求項５記載のブリッジレス力率改善回路において、前記制御ユニットが負の半サイクル時に前記第１スイッチを持続して導通させ、前記第２スイッチを先に導通させてから閉鎖し、前記第２スイッチが導通した時、電気エネルギーを前記インダクタに蓄積でき、前記第２スイッチが閉鎖した時、前記インダクタの電気エネルギーを放出できることを特徴とする、ブリッジレス力率改善回路。
JP2006005372U 2006-04-25 2006-07-05 ブリッジレス力率改善回路及びその制御方法 Expired - Fee Related JP3125344U (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095114697A TW200741404A (en) 2006-04-25 2006-04-25 Bridgeless power factor correction circuit and control method thereof

Publications (1)

Publication Number Publication Date
JP3125344U true JP3125344U (ja) 2006-09-14

Family

ID=38618882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006005372U Expired - Fee Related JP3125344U (ja) 2006-04-25 2006-07-05 ブリッジレス力率改善回路及びその制御方法

Country Status (3)

Country Link
US (1) US7304457B1 (ja)
JP (1) JP3125344U (ja)
TW (1) TW200741404A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012152041A (ja) * 2011-01-19 2012-08-09 Saitama Univ 非接触給電システム
US9266441B2 (en) 2011-01-19 2016-02-23 Technova Inc. Contactless power transfer system

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535205B2 (en) * 2007-03-30 2009-05-19 Dell Products, Lp System and method for a bridgeless power supply
US7728562B2 (en) * 2007-07-27 2010-06-01 Gm Global Technology Operations, Inc. Voltage link control of a DC-AC boost converter system
KR100946002B1 (ko) 2007-12-28 2010-03-09 삼성전기주식회사 브리지리스 역률 개선 회로
NZ576387A (en) 2009-04-20 2011-06-30 Eaton Ind Co PFC booster circuit
KR101039822B1 (ko) 2009-05-14 2011-06-09 엘지이노텍 주식회사 역률 보상 회로
TWI387187B (zh) * 2009-12-03 2013-02-21 Logah Technology Corp Interleaved no - bridge power factor modifier and its control method
US9985441B2 (en) * 2015-07-22 2018-05-29 Cloud Network Technology Singapore Pte. Ltd. Electronic device and bottom type self-driven bridgeless rectifier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384321A (en) * 1980-04-29 1983-05-17 California Institute Of Technology Unity power factor switching regulator
JPH07245955A (ja) * 1994-03-02 1995-09-19 Yutaka Denki Seisakusho:Kk 力率改善型安定化電源回路および無停電電源回路
US5550458A (en) * 1994-05-31 1996-08-27 Lucent Technologies Inc. Low-loss snubber for a power factor corrected boost converter
US5856919A (en) * 1995-12-29 1999-01-05 Lucent Technologies Inc. Quasiresonant boost power converter with bidirectional inductor current
US5894214A (en) * 1997-11-20 1999-04-13 Lucent Technologies Inc. Dual-output boost converter having enhanced input operating range
CN1055804C (zh) * 1998-04-27 2000-08-23 深圳市华为电气股份有限公司 一种软开关拓扑电路
US6028418A (en) * 1999-02-11 2000-02-22 Delta Electronics, Inc. Boost converter with minimum-component-count active snubber
TW200507431A (en) * 2003-08-11 2005-02-16 Delta Electronics Inc Current-balancing method and device for controlling the power-factor-correction circuit interlacedly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012152041A (ja) * 2011-01-19 2012-08-09 Saitama Univ 非接触給電システム
US9266441B2 (en) 2011-01-19 2016-02-23 Technova Inc. Contactless power transfer system

Also Published As

Publication number Publication date
TW200741404A (en) 2007-11-01
US7304457B1 (en) 2007-12-04
US20070247122A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
JP3125344U (ja) ブリッジレス力率改善回路及びその制御方法
US7859863B2 (en) Single-stage power factor correction circuit
TW561675B (en) PFC circuit with a snubber
TWI413356B (zh) 具相對較高效率的逆變器電路
CN105024534B (zh) 具功率因数修正的转换器电路
WO2021237699A1 (zh) 一种无桥功率因数校正pfc电路
CN103887962B (zh) 功率因数校正电路
CN102647099A (zh) 一种组合开关以及同步整流电路
JP3126951U (ja) １段力率補正回路
CN109546850A (zh) 无桥功率因数改善电路
JP6032357B2 (ja) スイッチング電源装置
US10992172B2 (en) Power supply circuit
US11929634B2 (en) DC micro-grid system, charging loop circuit and control method thereof
RU169475U1 (ru) Индуктивно-импульсный генератор
TW201541827A (zh) 具功因修正之轉換器電路
CN205986627U (zh) 一种开关电源电路
CN106533218B (zh) 一种三相整流电路及驱动控制方法
CN201091060Y (zh) 单级功率因子校正电路
CN105652947A (zh) 一种断路器电动操作机构的节能控制电路
Kim et al. Single-ended high-efficiency step-up converter using the isolated switched-capacitor cell
CN103904877B (zh) 用于驱动功率因数校正电路的驱动设备
TWI461881B (zh) 具單一電感元件之無橋式功率因數校正器及其操作方法
TWI628906B (zh) 電源供應器與殘餘電壓放電方法
TWI451682B (zh) No bridge power correction commutator
WO2018129834A1 (zh) 一种基于mos管全桥整流的智能型修正波电压转换电路

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees