JP3124641B2 - Superconducting device - Google Patents
Superconducting deviceInfo
- Publication number
- JP3124641B2 JP3124641B2 JP04333585A JP33358592A JP3124641B2 JP 3124641 B2 JP3124641 B2 JP 3124641B2 JP 04333585 A JP04333585 A JP 04333585A JP 33358592 A JP33358592 A JP 33358592A JP 3124641 B2 JP3124641 B2 JP 3124641B2
- Authority
- JP
- Japan
- Prior art keywords
- junction
- semiconductor
- superconductor
- work function
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は超電導デバイスに関
し、特に半導体と超電導体との接合の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superconducting device, and more particularly, to an improvement in a junction between a semiconductor and a superconductor.
【０００２】[0002]
【従来の技術】半導体と超電導体の接合を用いたデバイ
スとして超電導トランジスタが知られている。コレクタ
・ベース間接合に酸化物超電導体と半導体との接合を用
いたデバイスを本出願人は先に提案している（特願平３
−２２４５６５号に詳しい）。2. Description of the Related Art A superconducting transistor is known as a device using a junction between a semiconductor and a superconductor. The present applicant has previously proposed a device using a junction between an oxide superconductor and a semiconductor for the collector-base junction (Japanese Patent Application No. Hei.
-224565).
【０００３】この提案した方法は、単結晶ＳｒＴｉＯ3
にＮｂを０．０８重量％から０．５重量％の範囲でドー
プすると、ＳｒＴｉＯ3は酸化物ｎ型半導体となるこ
と、そして、このＮｂドープのＳｒＴｉＯ3はペロブス
カイト構造であるという性質を用いて、Ｂａ1-xＫxＢｉ
Ｏ3（ここに０．２＜ｘ＜０．５）（以下、ＢＫＢＯと
略記する。）膜をエピタキシャル成長させるものであ
る。このことを利用した低エネルギー型超電導ベースト
ランジスタを図６に示す。この超電導ベーストランジス
タは、Ｎｂを０．０８重量％以上０．５重量％以下ドー
プした単結晶ＳｒＴｉＯ3からなる酸化物半導体をコレ
クタ領域１０として用い、このコレクタ領域１０上にス
パッタ法によりＢＫＢＯ組成の超電導薄膜からなるベー
ス領域１１が形成される。そして、このベース領域１１
上に絶縁膜１２を形成し、エミッタ領域となる、例えば
Ａｕ（金）電極１３を蒸着により形成している。[0003] The proposed method uses single crystal SrTiO 3.
When Nb is doped in the range of 0.08% by weight to 0.5% by weight, SrTiO 3 becomes an oxide n-type semiconductor, and the Nb-doped SrTiO 3 has a perovskite structure. , Ba 1-x K x Bi
An O 3 (here, 0.2 <x <0.5) (hereinafter abbreviated as BKBO) film is epitaxially grown. FIG. 6 shows a low-energy superconducting base transistor utilizing this fact. This superconducting base transistor uses an oxide semiconductor made of single-crystal SrTiO 3 doped with Nb in an amount of not less than 0.08% by weight and not more than 0.5% by weight as a collector region 10, and has a BKBO composition formed on the collector region 10 by sputtering. A base region 11 made of a superconducting thin film is formed. And this base region 11
An insulating film 12 is formed thereon, and for example, an Au (gold) electrode 13 serving as an emitter region is formed by vapor deposition.
【０００４】[0004]
【発明が解決しようとする課題】ところで、半導体上に
超電導体を形成し、半導体（ＳＥ）／超電導体（ＳＣ）
接合により設けられる固有の表面ポテンシャルにより決
められたバリア（φB）が形成される（Phys.Rev７１
（１９４７）７１７．Jhon Bardeen）。By the way, a superconductor is formed on a semiconductor, and a semiconductor (SE) / superconductor (SC) is formed.
A barrier (φ B ) determined by a unique surface potential provided by the junction is formed (Phys. Rev 71
(1947) 717. Jhon Bardeen).
【０００５】図３（ａ）は半導体のエネルギバンド図、
図３（ｂ）は超電導体のエネルギバンド図、図３（ｃ）
は半導体／超電導体接合のエネルギバンド図である。こ
れら図において、Ｖは真空準位、Ｅcは伝導体の底、Ｅv
は価電子体のトップ、ＥFはフェルミ準位、ＸSCは超電
導体の仕事関数、ＸSEは半導体の仕事関数、２Δは超電
導エネルギーギャップ（但し、超電導状態臨界温度Ｔｃ
以上では２Δ＝０）である。FIG. 3A is an energy band diagram of a semiconductor,
FIG. 3B is an energy band diagram of the superconductor, and FIG.
FIG. 4 is an energy band diagram of a semiconductor / superconductor junction. In these figures, V is the vacuum level, E c is the bottom of the conductor, E v
Is the top of the valence body, E F is the Fermi level, X SC is the work function of the superconductor, X SE is the work function of the semiconductor, and 2Δ is the superconducting energy gap (however, the superconducting state critical temperature Tc
In the above, 2Δ = 0).
【０００６】一般には、半導体の仕事関数（ＸSE）と超
電導体の仕事関数（ＸSC）の差、即ち、ＸSC−ＸSEがバ
リアφBに相当する。このバリアがショットキーバリア
と呼ばれる。図３（ｃ）に示すように、半導体上に超電
導体を形成すると、φBのバリアが形成され、この接合
の非対称性のため、接合の電流−電圧特性は整流作用を
有する。この整流作用を利用したデバイスは、ショット
キーダイオードと呼ばれ、ＴＴＬロジックやマイクロ波
ミキサー、或いは超電導ベーストランジスタのベース／
コレクタ接合として用いられている。また、高エネルギ
ー型超電導ベーストランジスタでは、この接合がエミッ
タ／ベース接合として用いられている（T.Kobayashi et
al :Jpn. Appl. Phys.25 (1986) p.p.402 参照）。[0006] In general, the difference in the semiconductor work function work function (X SE) and superconductor (X SC), i.e., X SC -X SE corresponds to the barrier phi B. This barrier is called a Schottky barrier. As shown in FIG. 3C, when a superconductor is formed on a semiconductor, a barrier of φ B is formed, and the current-voltage characteristic of the junction has a rectifying action due to the asymmetry of the junction. A device utilizing this rectifying action is called a Schottky diode, which is a TTL logic, a microwave mixer, or a base / superconducting base transistor.
Used as a collector junction. In a high-energy superconducting base transistor, this junction is used as an emitter / base junction (T. Kobayashi et al.
al: Jpn. Appl. Phys. 25 (1986) pp402).
【０００７】ところで、低エネルギー型超電導ベースト
ランジスタの場合、エミッタ／ベース接合が金属／トン
ネル層／超電導層で構成されるため、低いエネルギーの
準粒子が超電導ベースに注入される。このため、高いバ
リア（φB）のベース／コレクタ接合では、準粒子のコ
レクタ領域への透過率が妨げられるという問題点が有っ
た。In the case of a low-energy superconducting base transistor, low-energy quasiparticles are injected into the superconducting base because the emitter / base junction is composed of a metal / tunnel layer / superconducting layer. For this reason, the base / collector junction having a high barrier (φ B ) has a problem that the transmittance of the quasiparticles to the collector region is hindered.
【０００８】この発明は、上述した従来の問題点を解消
するためになされたものにして、半導体／超電導体の接
合バリアを低くして、準粒子の透過率を向上させること
をその目的とする。The present invention has been made to solve the above-mentioned conventional problems, and has as its object to improve the transmittance of quasiparticles by lowering the junction barrier between a semiconductor and a superconductor. .
【０００９】[0009]
【課題を解決するための手段】この発明の超電導デバイ
スは、半導体基板上に、仕事関数の低い金属層を介して
超電導体層を形成してなる超電導デバイスであって、前
記金属層はＮａ、Ｋ、Ｒｂ、Ｃｓ、Ｍｇ、Ｌａ、Ｐｒ、
Ｎｄ又はＳｍのなかのいずれかから選択されることを特
徴とする。A superconducting device according to the present invention is provided on a semiconductor substrate via a metal layer having a low work function.
A superconducting device comprising a superconducting layer, wherein
The metal layer is composed of Na, K, Rb, Cs, Mg, La, Pr,
In particular, it is selected from either Nd or Sm.
Sign .
【００１０】[0010]
【作用】Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｍｇ、Ｌａ、Ｐｒ、Ｎ
ｄ又はＳｍの仕事関数は通常金属の仕事関数に比べ相当
低い。これら金属を半導体上に数Mono Layer（Ｍ・Ｌ）
程度形成すると、半導体上の仕事関数を低くすることが
出来る。従って、この上に超電導体との接合を形成する
とバリア（φB）の高さを低くすることが可能となる。[Action] Na, K, Rb, Cs, Mg, La, Pr, N
The work function of d or Sm is usually much lower than that of metal. A few Mono Layers (ML) on these semiconductors
With such a degree, the work function on the semiconductor can be lowered. Therefore, when a junction with the superconductor is formed thereon, the height of the barrier (φ B ) can be reduced.
【００１１】[0011]
【実施例】以下、この発明の実施例につき図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１２】アルカリ金属、アルカリ土類金属、又はラ
ンタン金属の仕事関数は、通常金属の仕事関数に比べ相
当低い。例えば、アルカリ金属であるＣｓの仕事関数は
２．１４ｅＶである。これに対し、通常金属の仕事関数
は、例えば、Ｐｔ：５．６ｅＶ，Ａｕ：５．１ｅＶ，Ｈ
ｇ：４．５ｅＶ，Ｔｉ：４．３ｅＶである。 An alkali metal, an alkaline earth metal, or
The work function of tin metal is usually lower than that of metal.
Low. For example, the work function of alkali metal Cs is
2.14 eV. In contrast, the work function of a normal metal
Is, for example, Pt: 5.6 eV, Au: 5.1 eV, H
g: 4.5 eV, Ti: 4.3 eV.
【００１３】一方、アルカリ金属、アルカリ土類金属、
又はランタン金属は通常活性なので、ショットキー接合
としての材料にされることはないが、これらを超高真空
中、低温で形成することによって、ショットキー接合の
材料として用いることができる。On the other hand, alkali metals, alkaline earth metals,
Or, since lanthanum metal is usually active, it is not used as a material for a Schottky junction, but it can be used as a material for a Schottky junction by forming it at a low temperature in an ultra-high vacuum.
【００１４】そこで、図１に示すように、半導体として
シリコン（Ｓｉ）１を用い、アルカリ金属としてナトリ
ウム（Ｎａ）を用いて、Ｓｉ上にＮａ層２を０〜１Ｍ・
Ｌ積層することにより、Ｎａ／Ｓｉ接合を形成し、Ｓｉ
上の仕事関数を測定した結果を図４に示す。Therefore, as shown in FIG. 1, silicon (Si) 1 is used as a semiconductor, sodium (Na) is used as an alkali metal, and a Na layer 2 is formed on Si at 0 to 1M.
The L / L stack forms a Na / Si junction,
FIG. 4 shows the result of measuring the above work function.
【００１５】このＮａ／Ｓｉ接合は、〜５×１０-11Ｔ
ｏｒｒの超高真空中で劈開された７×７パターンがＲＨ
ＥＥＤで観測されるＳｉ基板１上にＭＢＥ法によってＮ
ａ金属を照射することにより形成する。そして、Ｋ−ｃ
ｅｌｌの温度を７２０℃にして照射すると、１０分で１
Ｍ・ＬのＮａ層２を形成することが出来る。図４はその
際約０．１Ｍ・ＬごとにＮａが形成されたときの仕事関
数（Ｗ．Ｆ）を測定したものである。This Na / Si junction has a thickness of up to 5 × 10 −11 T.
7 × 7 pattern cleaved in ultra high vacuum of orr is RH
N on the Si substrate 1 observed by EED by MBE
Formed by irradiating a metal. And Kc
When irradiation is performed with the temperature of the cell set to 720 ° C., 1
The ML Na layer 2 can be formed. FIG. 4 shows the measurement of the work function (WF) when Na was formed at intervals of about 0.1 M · L.
【００１６】この図から判るように、０．２Ｍ・Ｌ迄に
約２ｅＶの仕事関数の減少が見られ、０．５Ｍ・Ｌ以上
積層してもあまり減少が見られない。このことより、約
１Ｍ・Ｌの低仕事関数金属を半導体上に積層した接合に
は、バリア（φB）としては負の値のものを形成するこ
とが出来る。このことを利用して、低いバリアの半導体
と超電導体との接合を形成することが出来る。即ち、図
２に示すように、半導体１上にアルカリ金属、アルカリ
土類金属、又はランタン金属の低仕事関数の金属層２を
介して超電導体層３を形成すれば良い。As can be seen from this figure, the work function is reduced by about 2 eV by 0.2 M · L, and the work function is not significantly reduced even by laminating 0.5 M · L or more. From this, a barrier having a negative value can be formed as a barrier (φ B ) at a junction where a low work function metal of about 1 M · L is stacked on a semiconductor. By utilizing this, a junction between the semiconductor having a low barrier and the superconductor can be formed. That is, as shown in FIG. 2, the superconductor layer 3 may be formed on the semiconductor 1 via the low work function metal layer 2 of an alkali metal, an alkaline earth metal, or a lanthanum metal.
【００１７】しかし、これら低仕事関数の金属はイオン
になりやすく一般に固体内に拡散しやすい。例えば、超
電導体としてＮｂを用いて、図２に示すように半導体
（Ｓｉ）／アルカリ金属（Ｎａ）（１Ｍ・Ｌ）／超電導
体（Ｎｂ）の接合を作る場合、通常４００℃の基板温度
でイオンビーム蒸着によりＮｂを積層形成するが、この
温度では、ＮａはＳｉとＮｂの両方に拡散されてしま
い、Ｎｂ／Ｓｉの接合が形成され、低いバリアの半導体
と超電導体との接合を形成することは出来ない。However, these low work function metals tend to become ions and generally diffuse into solids. For example, when a semiconductor (Si) / alkali metal (Na) (1 M · L) / superconductor (Nb) junction is formed as shown in FIG. 2 by using Nb as the superconductor, the substrate temperature is usually 400 ° C. At this temperature, Na is diffused into both Si and Nb to form a Nb / Si junction, and a junction between the low-barrier semiconductor and the superconductor is formed at this temperature. I can't do that.
【００１８】そこで、この拡散を防ぐために、例えば、
半導体（Ｓｉ）／アルカリ金属（Ｎａ）（１Ｍ・Ｌ）／
超電導体（Ｎｂ）の接合を作る場合、Ｎｂ形成時の基板
温度を０℃〜１５０℃の温度に限定し、１×１０-10Ｔ
ｏｒｒのＭＢＥ装置内で１Å／秒のＥＢレートで１００
０秒形成することにより、バリアのない、即ち整流作用
の小さい接合を得ることが出来た。Therefore, in order to prevent this diffusion, for example,
Semiconductor (Si) / Alkali metal (Na) (1M · L) /
When forming a superconductor (Nb) junction, the substrate temperature at the time of forming Nb is limited to a temperature of 0 ° C. to 150 ° C. and 1 × 10 −10 T
100 at EB rate of 1 $ / sec in orr MBE system
By forming for 0 seconds, it was possible to obtain a junction without a barrier, that is, a junction having a small rectifying action.
【００１９】上記低仕事関数の金属としては、Ｎａ以外
にアルカリ金属としてＫ，Ｒｂ，Ｃｓ又、アルカリ土類
金属として、Ｍｇ更にランタン系金属としてＬａ，Ｐ
ｒ，Ｎｄ，Ｓｍを用いることが出来る。これら各金属を
半導体上に１Ｍ・Ｌ形成する条件を表１に示す。The low work function metals include K, Rb, and Cs as alkali metals in addition to Na, Mg as an alkaline earth metal, and La and P as lanthanum metals.
r, Nd, and Sm can be used. Table 1 shows the conditions for forming these metals on a semiconductor at 1 M · L.
【００２０】[0020]
【表１】 [Table 1]
【００２１】又、これら低仕事関数金属の上に積層する
金属系超電導体とその形成条件を表２に示す。Table 2 shows metal superconductors laminated on these low work function metals and their forming conditions.
【００２２】[0022]
【表２】 [Table 2]
【００２３】次に、この発明を酸化物超電体を用いた低
エネルギー型超電導ベーストランジスタに適用した実施
例につき図５を参照して説明する。Next, an embodiment in which the present invention is applied to a low-energy superconducting base transistor using an oxide superconductor will be described with reference to FIG.
【００２４】この実施例においては、酸化物超電導体と
しては、ＢＫＢＯを用いた。先ずＮｂを０．０５〜０．
５重量％ドープしたＳｒＴｉＯ3単結晶基板５を用意す
る。そして、このＳｒＴｉＯ3単結晶基板５をトリクレ
ン、アセトン、メタノールを使って洗浄する。洗浄はト
リクレン中に超音波１０分間、アセトン中に超音波１０
分間、メタノール中に超音波１０分間漬けそれぞれ行
う。その洗浄が終わった後、真空オーブン１２０℃中で
１０分間乾燥させた後、ＭＢＥ装置の真空チャンバー内
にセットする。このチャンバー内を１×１０-10Ｔｏｒ
ｒの超高真空に設定した後、ＳｒＴｉＯ3単結晶基板５
を７２０℃の温度による熱クリーニングを５分間施す。In this embodiment, BKBO was used as the oxide superconductor. First, Nb is set to 0.05 to 0.
A 5 wt% doped SrTiO 3 single crystal substrate 5 is prepared. Then, the SrTiO 3 single crystal substrate 5 is washed with trichlene, acetone and methanol. Washing is performed by ultrasonication for 10 minutes in trichlene and ultrasonication for 10 minutes in acetone.
Immersion in methanol for 10 minutes. After the washing is completed, the substrate is dried in a vacuum oven at 120 ° C. for 10 minutes, and then set in a vacuum chamber of an MBE apparatus. 1 × 10 -10 Torr in this chamber
r, after setting to an ultra-high vacuum, the SrTiO 3 single crystal substrate 5
Is subjected to heat cleaning at a temperature of 720 ° C. for 5 minutes.
【００２５】そして、基板温度を３００℃に設定し、Ｓ
ｒＴｉＯ3単結晶基板５上にアルカリ金属のＫ又はＲｂ
を１〜１０Ｍ・Ｌ形成して、アルカリ金属膜６を設け
る。Then, the substrate temperature is set at 300 ° C.
Alkali metal K or Rb on rTiO 3 single crystal substrate 5
Is formed at 1 to 10 M · L to provide an alkali metal film 6.
【００２６】このアルカリ金属膜６の形成時に、Ｂａ，
Ｂｉのセルも加熱しておく。Ｋ又はＲｂのアルカリ金属
膜６が所定の１〜１０Ｍ・Ｌ形成された後、Ｂａのフラ
ックス射出を始め、そしてＯ2プラズマを導入する。そ
の後全セルを開いてＢＫＢＯ膜７をアルカリ金属膜６の
上に１０００Å積層形成する。When forming the alkali metal film 6, Ba,
The Bi cell is also heated. After the K or Rb alkali metal film 6 is formed in a predetermined 1 to 10 M · L, flux injection of Ba is started, and O 2 plasma is introduced. Thereafter, all the cells are opened, and a BKBO film 7 is formed on the alkali metal film 6 to a thickness of 1000 °.
【００２７】ＢＫＢＯ膜７の形成後後、乾燥大気にさら
すことにより、ＢＫＢＯ膜３上に自然バリア８が形成さ
れる。この自然バリア４を絶縁膜として用いる。After the formation of the BKBO film 7, the film is exposed to a dry atmosphere to form a natural barrier 8 on the BKBO film 3. This natural barrier 4 is used as an insulating film.
【００２８】次に、ＢＫＢＯ薄膜７が形成された基板５
を電子ビーム蒸着装置の真空チャンバー内に入れ、Ａｕ
からなる膜厚１０００Åのエミッタ領域９を電子ビーム
蒸着により自然バリア８上に形成して、ベース／コレク
タのバリア（φB）がほどんどない接合が形成された低
エネルギー型超電導ベーストランジスタを得ることが出
来る。Next, the substrate 5 on which the BKBO thin film 7 is formed
Into the vacuum chamber of the electron beam evaporation apparatus, and Au
To form a low energy type superconducting base transistor in which a junction having few base / collector barriers (φ B ) is formed by forming an emitter region 9 having a thickness of 1000 ° on the natural barrier 8 by electron beam evaporation. Can be done.
【００２９】[0029]
【発明の効果】以上説明したように、この発明によれ
ば、半導体上の仕事関数を低くすることができるので、
この上に超電導体との接合を形成するとバリア（φB）
の高さを低くすることが可能となり、準粒子の透過率を
向上させることができる。As described above, according to the present invention, the work function on the semiconductor can be lowered,
When a junction with the superconductor is formed on this, a barrier (φ B )
Can be reduced, and the transmittance of quasi-particles can be improved.
【図１】この発明の一実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of the present invention.
【図２】この発明の一実施例を示す断面図である。FIG. 2 is a sectional view showing an embodiment of the present invention.
【図３】図３（ａ）は半導体のエネルギバンド図、図３
（ｂ）は超電導体のエネルギバンド図、図３（ｃ）は半
導体／超電導体接合のエネルギバンド図である。FIG. 3A is an energy band diagram of a semiconductor, and FIG.
FIG. 3B is an energy band diagram of the superconductor, and FIG. 3C is an energy band diagram of the semiconductor / superconductor junction.
【図４】Ｎａ金属層との膜厚とシリコン上の仕事関数と
の関係を示す図である。FIG. 4 is a diagram showing a relationship between a film thickness of a Na metal layer and a work function on silicon.
【図５】この発明を酸化物超電体を用いた低エネルギー
型超電導ベーストランジスタに適用した実施例を示す断
面図である。FIG. 5 is a sectional view showing an embodiment in which the present invention is applied to a low-energy superconducting base transistor using an oxide superconductor.
【図６】従来の低エネルギー型超電導ベーストランジス
タを示す断面図である。FIG. 6 is a sectional view showing a conventional low-energy superconducting base transistor.
１ 半導体 ２ 低仕事関数の金属層（Ｎａ） ３ 超電導体層 DESCRIPTION OF SYMBOLS 1 Semiconductor 2 Low work function metal layer (Na) 3 Superconductor layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 善里 順信 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平４−365383（ＪＰ，Ａ) 特開 平１−186672（ＪＰ，Ａ) 特開 平４−328882（ＪＰ，Ａ) 特開 平３−285372（ＪＰ，Ａ) 特開 昭63−9149（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 39/22 - 39/24 H01L 39/00 ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Junnobu Yoshizato 2-18-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (56) References JP-A-4-365383 (JP, A) JP-A-1-186672 (JP, A) JP-A-4-328882 (JP, A) JP-A-3-285372 (JP, A) JP-A-63-9149 (JP, A) (58) Int.Cl. 7 , DB name) H01L 39/22-39/24 H01L 39/00
Claims (1)
を介して超電導体層を形成してなる超電導デバイスであ
って、前記金属層はＮａ、Ｋ、Ｒｂ、Ｃｓ、Ｍｇ、Ｌ
ａ、Ｐｒ、Ｎｄ又はＳｍのなかのいずれかから選択され
ることを特徴とする超電導デバイス。1. A metal layer having a low work function on a semiconductor substrate.
A superconducting device comprising a superconducting layer formed through
Thus, the metal layer is made of Na, K, Rb, Cs, Mg, L
a, Pr, Nd or Sm
A superconducting device , characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04333585A JP3124641B2 (en) | 1992-11-18 | 1992-11-18 | Superconducting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04333585A JP3124641B2 (en) | 1992-11-18 | 1992-11-18 | Superconducting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164004A JPH06164004A (en) | 1994-06-10 |
| JP3124641B2 true JP3124641B2 (en) | 2001-01-15 |
Family
ID=18267694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04333585A Expired - Fee Related JP3124641B2 (en) | 1992-11-18 | 1992-11-18 | Superconducting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3124641B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734558B2 (en) * | 1998-08-20 | 2004-05-11 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with barium barrier film and process for making same |
| US6720654B2 (en) * | 1998-08-20 | 2004-04-13 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with cesium barrier film and process for making same |
| US6465887B1 (en) | 2000-05-03 | 2002-10-15 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with diffusion barrier and process for making same |
-
1992
- 1992-11-18 JP JP04333585A patent/JP3124641B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06164004A (en) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138401A (en) | Electronic devices utilizing superconducting materials | |
| US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
| Sinha et al. | Sintered ohmic contacts to n-and p-type GaAs | |
| JPH0371790B2 (en) | ||
| US4395813A (en) | Process for forming improved superconductor/semiconductor junction structures | |
| JP3382588B2 (en) | Use of ion implantation to create normal layers during superconducting-normal-superconducting Josephson junctions | |
| JP3124641B2 (en) | Superconducting device | |
| US4495510A (en) | Improved superconductor/semiconductor junction structures | |
| JPS63268276A (en) | Semiconductor device and manufacture of the same | |
| JP3360945B2 (en) | Electrode structure and manufacturing method thereof | |
| JP3654037B2 (en) | Ohmic electrode, manufacturing method thereof, and semiconductor device | |
| JPH0728025B2 (en) | Semiconductor device | |
| JP3002010B2 (en) | Superconducting transistor | |
| JPS627159A (en) | Semiconductor device | |
| JP3216089B2 (en) | Superconducting device manufacturing method and superconducting transistor using the same | |
| JP3102948B2 (en) | Superconducting transistor and method of manufacturing the same | |
| JP2650188B2 (en) | Method of forming electrical contact between superconductor and semiconductor | |
| JP2963012B2 (en) | Superconducting transistor | |
| JP3342974B2 (en) | Superconducting base transistor and method of manufacturing the same | |
| JPH09172208A (en) | Superconductive device | |
| JPH0770706B2 (en) | High-speed semiconductor device | |
| JP3281248B2 (en) | Superconducting resonant tunneling diode element | |
| JP3305821B2 (en) | Superconducting device | |
| JPH04328883A (en) | Superconductive device | |
| JP2641970B2 (en) | Superconducting element and fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |