JP3121939U - Non-volatile memory data read / write controller - Google Patents

Non-volatile memory data read / write controller Download PDF

Info

Publication number
JP3121939U
JP3121939U JP2006001724U JP2006001724U JP3121939U JP 3121939 U JP3121939 U JP 3121939U JP 2006001724 U JP2006001724 U JP 2006001724U JP 2006001724 U JP2006001724 U JP 2006001724U JP 3121939 U JP3121939 U JP 3121939U
Authority
JP
Japan
Prior art keywords
microcontroller
bus
data read
data
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006001724U
Other languages
Japanese (ja)
Inventor
志榮 林
Original Assignee
創惟科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創惟科技股▲ふん▼有限公司 filed Critical 創惟科技股▲ふん▼有限公司
Priority to JP2006001724U priority Critical patent/JP3121939U/en
Application granted granted Critical
Publication of JP3121939U publication Critical patent/JP3121939U/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】非揮発性メモリのデータ読書き制御装置の提供。
【解決手段】マイクロコントローラにはデータ/アドレスバス及び若干の制御ピンを備え、このマイクロコントローラはデータの読書き制御を担当し、メモリコントローラはフラッシュメモリコントローラ、先入れ先出しキャッシュユニット及び誤り訂正ユニットを含む。フラッシュメモリコントローラはマイクロコントローラの制御ピン、データ/アドレスバスに接続し、且つフラッシュメモリコントローラは非揮発性メモリバスによって非揮発性メモリと接続し、フラッシュメモリコントローラをマイクロコントローラと非揮発性メモリ間のデータ読書きの変換及び制御インタフェースとする。先入れ先出しキャッシュユニットはマイクロコントローラ及びデバッグユニットに接続し、データ読書きのバッファ機能を提供する。デバッグユニットはフラッシュメモリコントローラ及び非揮発性メモリに接続し、データ読書きの誤り訂正機能を提供する。
【選択図】図2
A data read / write control device for a non-volatile memory is provided.
The microcontroller includes a data / address bus and some control pins, which are responsible for data read / write control, and the memory controller includes a flash memory controller, a first-in first-out cache unit and an error correction unit. The flash memory controller is connected to the microcontroller control pins, data / address bus, and the flash memory controller is connected to the non-volatile memory by the non-volatile memory bus, and the flash memory controller is connected between the microcontroller and the non-volatile memory. Data read / write conversion and control interface. The first-in first-out cache unit is connected to the microcontroller and the debug unit, and provides a data read / write buffer function. The debug unit is connected to the flash memory controller and the non-volatile memory, and provides an error correction function for reading and writing data.
[Selection] Figure 2

Description

本考案は非揮発性メモリのデータ読書き制御装置であり、特にフラッシュメモリのような非揮発性メモリのデータの読書きに応用され、また単一のメモリコントローラにより非揮発性メモリのデータ読書きを制御する装置である。   The present invention is a data read / write control device for a non-volatile memory, and is particularly applied to read / write of data in a non-volatile memory such as a flash memory, and also uses a single memory controller to read / write data in a non-volatile memory. It is a device that controls.

非揮発性メモリはコンピュータホスト或いはコンシューマ電子機器に広範に用いられている。例えば、USBサムドライブ、MP3プレイヤー中のフラッシュメモリが最もよく見られる非揮発性メモリの応用分野である。然しながら、既知の非揮発性メモリのデータ読書き制御模式は、図1に示すように、マイクロコントローラA1、第一バスコントローラA2及び第二バスコントローラA3を含む。その中で、マイクロコントローラA1は第一バスB1で第一バスコントローラA2に接続し、第一バスB1はアドレス、データバスであり、且つ第一バスコントローラA2は更に第二バスB2で第二バスコントローラA3に接続し、第二バスB2はUSB、IDE等の異なる種類のバスである。第二バスコントローラA3は更に第三バスB3で非揮発性メモリA4に接続し、第三バスB3は第二バスB2と対等のUSB、IDE等の異なる種類のバスとする。当該マイクロコントローラA1、第一バスコントローラA2及び第二バスコントローラA3、第一バスB1、第二バスB2及び第三バスB3は、共に非揮発性メモリA4のデータ読書きの制御構造を形成し、マイクロコントローラA1は第一バスコントローラA2及び第二バスコントローラA3、第一バスB1、第二バスB2及び第三バスB3が順に繋がってデータを送ることにより、非揮発性メモリA4のデータの読書きを制御する。   Non-volatile memory is widely used in computer hosts or consumer electronic devices. For example, USB thumb drives and flash memories in MP3 players are the most common non-volatile memory application fields. However, the known nonvolatile memory data read / write control model includes a microcontroller A1, a first bus controller A2, and a second bus controller A3 as shown in FIG. Among them, the microcontroller A1 is connected to the first bus controller A2 by the first bus B1, the first bus B1 is an address and data bus, and the first bus controller A2 is further connected to the second bus B2 by the second bus. The second bus B2 connected to the controller A3 is a different type of bus such as USB or IDE. The second bus controller A3 is further connected to the non-volatile memory A4 by a third bus B3, and the third bus B3 is a different type of bus such as USB, IDE, etc. that is equivalent to the second bus B2. The microcontroller A1, the first bus controller A2 and the second bus controller A3, the first bus B1, the second bus B2 and the third bus B3 together form a data read / write control structure of the nonvolatile memory A4. The microcontroller A1 reads and writes data in the nonvolatile memory A4 by sending data by connecting the first bus controller A2 and the second bus controller A3, the first bus B1, the second bus B2 and the third bus B3 in order. To control.

上述の図1が示す周知の非揮発性メモリA4のデータ読書き制御構造は、実際の操作応用上において、マイクロコントローラA1、第一バスコントローラA2及び第二バスコントローラA3、第一バスB1、第二バスB2及び第三バスB3等の多段階の回路接続及び多層のインタフェース変換を経る必要があり、マイクロコントローラA1と非揮発性メモリA4間を最も簡単な直接インタフェースによる接続とデータの読書き制御を行うことができない。非揮発性メモリA4のデータ読書き制御にとって、深刻なタイムディレイ、待ち時間の欠点がもたらされる。また、マイクロコントローラA1、第一バスコントローラA2及び第二バスコントローラA3等の多数のコントローラ、そして第一バスB1、第二バスB2及び第三バスB3等の多数のバスを使用した接続は、全体の回路構造が複雑になり、製品の製造コストが高くなり、且つデータ読書きのバッファ及び誤り訂正を一度に完了することが不可能となり、データ読書き時の待ち時間が更に増大する。   The above-described data read / write control structure of the non-volatile memory A4 shown in FIG. 1 has a microcontroller A1, a first bus controller A2, a second bus controller A3, a first bus B1, It is necessary to go through multi-stage circuit connection such as two buses B2 and third bus B3 and multi-layer interface conversion, and connection and data read / write control between the microcontroller A1 and the non-volatile memory A4 by the simplest direct interface. Can not do. For data read / write control of the non-volatile memory A4, serious time delay and waiting time disadvantages are brought about. In addition, connection using a large number of controllers such as the microcontroller A1, the first bus controller A2 and the second bus controller A3 and a large number of buses such as the first bus B1, the second bus B2 and the third bus B3 This complicates the circuit structure, increases the manufacturing cost of the product, and makes it impossible to complete the data read / write buffer and error correction at the same time, further increasing the waiting time for data read / write.

このため、本考案の主な目的は、非揮発性メモリのデータ読書き制御装置を提供することにある。この中で、マイクロコントローラ及びメモリコントローラを備え、当該マイクロコントローラはコントロールピン、データ/アドレスバスによりメモリコントローラに接続され、当該メモリコントローラは非揮発性メモリバスにより非揮発性メモリに接続する。これにより非揮発性メモリの読書き制御はマイクロコントローラ及びメモリコントローラを通すだけで達成され、回路のデータ転送時間の遅延要因を除去でき、また回路構造を簡潔にして製品の生産コストを下げる。   Therefore, a main object of the present invention is to provide a data read / write control device for a nonvolatile memory. Among these, a microcontroller and a memory controller are provided, and the microcontroller is connected to a memory controller via a control pin and a data / address bus, and the memory controller is connected to a nonvolatile memory via a nonvolatile memory bus. Thereby, the read / write control of the non-volatile memory can be achieved only by passing through the microcontroller and the memory controller, the delay factor of the data transfer time of the circuit can be eliminated, and the circuit structure is simplified to lower the production cost of the product.

本考案のもう1つの目的は、非揮発性メモリのデータ読書き制御装置を提供することにあり、この中で、このメモリコントローラはフラッシュメモリコントローラ、先入れ先出しバッファユニット及びデバッグユニットを含み、当該フラッシュメモリコントローラをマイクロコントローラ及び非揮発性メモリ間のデータ読書き制御のインタフェースとする。且つこの先入れ先出しバッファユニット及びデバッグユニットは読書きデータ制御のバッファ及び誤り訂正を提供し、データのバッファ及び誤り訂正のプロセスを一度に完了でき、データ読書き制御をより正確に迅速にできる。   Another object of the present invention is to provide a data read / write control device for a non-volatile memory, in which the memory controller includes a flash memory controller, a first-in first-out buffer unit, and a debug unit. The controller serves as an interface for data read / write control between the microcontroller and the non-volatile memory. In addition, the first-in first-out buffer unit and the debug unit provide the buffer and error correction for the read / write data control, the data buffer and the error correction process can be completed at once, and the data read / write control can be performed more accurately and quickly.

上述の目的を達成するため、本考案の非揮発性メモリのデータ読書き制御装置は、マイクロコントローラ及び少なくとも1つのメモリコントローラを含む。この中で、マイクロコントローラにはデータ/アドレスバス及び若干の制御ピンを設け、当該マイクロコントローラはデータの読書き制御を担当する。当該メモリコントローラは、フラッシュメモリコントローラ、先入れ先出しバッファユニット及びデバッグユニットを含む。当該フラッシュメモリコントローラはマイクロコントローラの制御ピン、データ/アドレスバスに接続され、且つ当該フラッシュメモリコントローラは更に非揮発性メモリバスにより非揮発性メモリに接続し、当該フラッシュメモリコントローラをマイクロコントローラ及び非揮発性メモリ間のデータ読書き変換及び制御インタフェースとして使用できる。当該先入れ先出しバッファユニットはマイクロコントローラ及びデバッグユニットに接続され、データ読書きのバッファ機能を提供する。当該デッバグユニットはフラッシュメモリコントローラと非揮発性メモリに接続し、データ読書きの誤り訂正機能を提供し、本考案の非揮発性メモリに対するデータ読書き制御の機能を実現する。   In order to achieve the above object, the nonvolatile memory data read / write control device of the present invention includes a microcontroller and at least one memory controller. Among them, the microcontroller is provided with a data / address bus and some control pins, and the microcontroller is in charge of data read / write control. The memory controller includes a flash memory controller, a first-in first-out buffer unit, and a debug unit. The flash memory controller is connected to a microcontroller control pin, data / address bus, and the flash memory controller is further connected to a non-volatile memory by a non-volatile memory bus, and the flash memory controller is connected to the microcontroller and the non-volatile memory. It can be used as a data read / write conversion and control interface between memory. The first-in first-out buffer unit is connected to the microcontroller and the debug unit, and provides a buffer function for reading and writing data. The debug unit is connected to a flash memory controller and a non-volatile memory, provides an error correction function for data read / write, and realizes a data read / write control function for the non-volatile memory of the present invention.

請求項1の考案は、マイクロコントローラ、メモリコントローラからなる非揮発性メモリのデータ読書き制御装置において、
マイクロコントローラは、データ/アドレスバス及び若干の制御信号ピンを設け、
メモリコントローラは、マイクロコントローラのデータ/アドレスバス及び各制御信号ピンに接続し、非揮発性メモリバスにより非揮発性メモリに接続し、マイクロコントローラと非揮発性メモリのデータ読書き制御インタフェースとすることを特徴とする非揮発性メモリのデータ読書き制御装置としている。
請求項2の考案は、請求項1記載の非揮発性メモリのデータ読書き制御装置において、メモリコントローラはフラッシュメモリコントローラ、 先入れ先出しバッファ及びデバッグユニットを含み、
フラッシュメモリコントローラは、マイクロコントローラのデータ/アドレスバス、各制御信号ピン及び非揮発性メモリバスに接続し、マイクロコントローラ及び非揮発性メモリのデータ読書き制御インタフェースとし、
先入れ先出しバッファは、フラッシュメモリコントローラ及びマイクロコントローラのデータ/アドレスバスに接続し、非揮発性メモリのデータ読書き制御のデータバッファ及び一時記憶を提供し、及び、
デバッグユニットは、先入れ先出しバッファ、フラッシュメモリコントローラ及び非揮発性メモリバスに接続し、非揮発性メモリのデータ読書き制御のデータ誤り訂正を提供することを特徴とする非揮発性メモリのデータ読書き制御装置としている。
請求項3の考案は、請求項1記載の非揮発性メモリのデータ読書き制御装置において、メモリコントローラが接続する非揮発性メモリはフラッシュメモリであることを特徴とする非揮発性メモリのデータ読書き制御装置としている。
The invention of claim 1 is a data read / write control device for a nonvolatile memory comprising a microcontroller and a memory controller.
The microcontroller provides a data / address bus and some control signal pins,
The memory controller should be connected to the microcontroller data / address bus and each control signal pin, and connected to the nonvolatile memory via the nonvolatile memory bus to provide a data read / write control interface between the microcontroller and the nonvolatile memory. A nonvolatile memory data read / write control device.
The device of claim 2 is the data read / write control device for nonvolatile memory according to claim 1, wherein the memory controller includes a flash memory controller, a first-in first-out buffer, and a debug unit.
The flash memory controller is connected to the data / address bus of the microcontroller, each control signal pin and the nonvolatile memory bus, and serves as a data read / write control interface for the microcontroller and the nonvolatile memory.
A first-in first-out buffer connects to the data / address bus of the flash memory controller and microcontroller, provides a data buffer and temporary storage for non-volatile memory data read / write control, and
The debug unit is connected to a first-in first-out buffer, a flash memory controller, and a non-volatile memory bus, and provides data error correction for non-volatile memory data read / write control. It is a device.
According to a third aspect of the present invention, there is provided a data read / write control apparatus for a non-volatile memory according to the first aspect, wherein the non-volatile memory connected to the memory controller is a flash memory. Control device.

一種の非揮発性メモリの読書き制御装置であり、それはマイクロコントローラ及びメモリコントローラを含む。その内、マイクロコントローラにはデータ/アドレスバス及び若干の制御ピンを備え、このマイクロコントローラはデータの読書き制御を担当し、当該メモリコントローラはフラッシュメモリコントローラ、先入れ先出し(FIFO)キャッシュユニット及び誤り訂正(Error Correction)ユニットを含む。当該フラッシュメモリコントローラはマイクロコントローラの制御ピン、データ/アドレスバスに接続し、且つ当該フラッシュメモリコントローラは非揮発性メモリバス(NVM bus)によって非揮発性メモリ(Non−Volatile Memory,NVM)と接続し、当該フラッシュメモリコントローラをマイクロコントローラと非揮発性メモリ間のデータ読書きの変換及び制御インタフェースとする。当該先入れ先出しキャッシュユニットは当該マイクロコントローラ及びデバッグユニットに接続し、データ読書きのバッファ機能を提供する。当該デバッグユニットはフラッシュメモリコントローラ及び非揮発性メモリに接続し、データ読書きの誤り訂正機能を提供する。これにより非揮発性メモリに対して直接データの読書きを行う制御装置を構成できる。   A kind of nonvolatile memory read / write controller, which includes a microcontroller and a memory controller. Among them, the microcontroller has a data / address bus and some control pins, which are responsible for data read / write control, the memory controller is a flash memory controller, first-in first-out (FIFO) cache unit and error correction ( (Error Correction) unit. The flash memory controller is connected to a microcontroller control pin, data / address bus, and the flash memory controller is connected to a non-volatile memory (NVM) by a non-volatile memory bus (NVM bus). The flash memory controller is used as a data read / write conversion and control interface between the microcontroller and the non-volatile memory. The first-in first-out cache unit is connected to the microcontroller and the debug unit, and provides a data read / write buffer function. The debug unit is connected to a flash memory controller and a non-volatile memory, and provides an error correction function for reading and writing data. As a result, it is possible to configure a control device that directly reads / writes data from / to the nonvolatile memory.

まず図1の表示を参照すること。本考案の非揮発性メモリのデータ読書き制御装置100は、マイクロコントローラ10及び少なくとも1つのメモリコントローラ20を含む。その中で、このマイクロコントローラ10は、データ/アドレスバス11及び若干の制御信号ピン121〜12Nを設ける。当該マイクロコントローラ10はデータ読書きの制御機能を備え、またマイクロコントローラ10は、8ビット、16ビット、32ビット或いは64ビットのマイクロコントローラチップなどの形式の制限を設けない。   First, see the display in FIG. The nonvolatile memory data read / write control device 100 of the present invention includes a microcontroller 10 and at least one memory controller 20. Among them, the microcontroller 10 is provided with a data / address bus 11 and some control signal pins 121 to 12N. The microcontroller 10 has a data read / write control function, and the microcontroller 10 does not have restrictions on the format of an 8-bit, 16-bit, 32-bit or 64-bit microcontroller chip.

上述のメモリコントローラ20はデータ読書き制御インタフェースの機能を備え、上述のマイクロコントローラ10のデータ/アドレスバス11及び各制御信号ピン121〜12Nに接続する。且つ当該メモリコントローラ20は非揮発性メモリバス201により非揮発性メモリ200に接続し、当該メモリコントローラ20をマイクロコントローラ10と非揮発性メモリ200間のデータ読書きインタフェースとする。当該マイクロコントローラ10は何層ものバス及びインタフェースの変換を経る必要がなく、直接メモリコントローラ20をインタフェースとし、マイクロコントローラ10におり非揮発性メモリ200の読書きを制御する。また非揮発性メモリの形式には制限がない。本考案中の非揮発性メモリ200はフラッシュメモリであり、その他の同等効果のメモリ装置は、すべて本考案の主張する範囲となる。   The memory controller 20 has a data read / write control interface function, and is connected to the data / address bus 11 and the control signal pins 121 to 12N of the microcontroller 10 described above. The memory controller 20 is connected to the non-volatile memory 200 via the non-volatile memory bus 201, and the memory controller 20 serves as a data read / write interface between the microcontroller 10 and the non-volatile memory 200. The microcontroller 10 does not need to go through multiple layers of bus and interface conversions, and directly uses the memory controller 20 as an interface, and the microcontroller 10 controls reading and writing of the nonvolatile memory 200. There is no limitation on the format of the non-volatile memory. The non-volatile memory 200 in the present invention is a flash memory, and all other memory devices having the same effect fall within the scope claimed by the present invention.

更に図2の表示を参照すること。上述のメモリコントローラ20の形式には制限がなく、図2は本考案の挙げる好ましい実施例の一つである。その他の同等効果の回路装置或いはコントローラも本考案の主張する範囲とすべきである。この中で、メモリコントローラ20はフラッシュメモリコントローラ21、先入れ先出しバッファ22及びデバッグユニット23を含む。この中で、フラッシュメモリコントローラ21はマイクロコントローラ10のデータ/アドレスバス11及び各制御信号ピン12〜12N等のN個の制御信号ピンに接続する。且つフラッシュメモリコントローラ21は非揮発性メモリバス201を通して、非揮発性メモリ200に接続し、当該フラッシュメモリコントローラ21をマイクロコントローラ10及び非揮発性メモリ200間のデータ読書き制御インタフェースとして使用できる。   See also the display in FIG. There is no limitation on the type of the memory controller 20 described above, and FIG. 2 is one of the preferred embodiments of the present invention. Other equivalent circuit devices or controllers should be within the scope claimed by the present invention. Among these, the memory controller 20 includes a flash memory controller 21, a first-in first-out buffer 22, and a debug unit 23. Among them, the flash memory controller 21 is connected to the data / address bus 11 of the microcontroller 10 and N control signal pins such as the control signal pins 12 to 12N. The flash memory controller 21 is connected to the nonvolatile memory 200 through the nonvolatile memory bus 201, and the flash memory controller 21 can be used as a data read / write control interface between the microcontroller 10 and the nonvolatile memory 200.

先入れ先出しバッファ22はフラッシュメモリコントローラ21及びデータ/アドレスバス11に接続し、マイクロコントローラ10が非揮発性メモリ200のデータ読書きするためのバッファ機能を提供し、例えば次回の非揮発メモリ200のデータ読書きの直接使用を提供する。当該デバッグユニット23は先入れ先出しバッファ22、フラッシュメモリコントローラ21及び非揮発性メモリバス201に接続し、マイクロコントローラ10が非揮発性メモリ200のデータ読書きを行う際の誤り訂正機能を提供する。上述のメモリコントローラ20の構造により、当該非揮発性メモリ200のデータ読書き制御、バッファ及び誤り訂正等の機能が単一の装置により一度に完了でき、非揮発性メモリ200のデータ読書き制御の速度と効率を向上させる。   The first-in first-out buffer 22 is connected to the flash memory controller 21 and the data / address bus 11, and provides a buffer function for the microcontroller 10 to read / write data in the nonvolatile memory 200. Provide direct use of mushrooms. The debug unit 23 is connected to the first-in first-out buffer 22, the flash memory controller 21, and the nonvolatile memory bus 201, and provides an error correction function when the microcontroller 10 reads / writes data from / to the nonvolatile memory 200. With the structure of the memory controller 20 described above, functions such as data read / write control, buffer and error correction of the nonvolatile memory 200 can be completed at once by a single device, and data read / write control of the nonvolatile memory 200 can be performed. Improve speed and efficiency.

既知の非揮発性メモリの読書き制御モジュールのブロック図である。It is a block diagram of a known non-volatile memory read / write control module. 本考案のシステムブロック回路図である。It is a system block circuit diagram of the present invention. 本考案のメモリコントローラの詳細回路図である。It is a detailed circuit diagram of the memory controller of the present invention.

符号の説明Explanation of symbols

100 非揮発性メモリのデータ読書き制御装置
10 マイクロコントローラ
11 データ/アドレスバス
121〜12N 制御信号ピン
20 メモリコントローラ
201 非揮発性メモリバス
21 フラッシュメモリコントローラ
22 先入れ先出しバッファ
23 デバッグユニット
200 非揮発性メモリ
A1 マイクロコントローラ
A2 第一バスコントローラ
A3 第二バスコントローラ
A4 非揮発性メモリ
B1 第一バス
B2 第二バス
B3 第三バス
100 Non-volatile memory data read / write control device 10 Microcontroller 11 Data / address bus
121 to 12N Control signal pin 20 Memory controller 201 Non-volatile memory bus 21 Flash memory controller 22 First-in first-out buffer 23 Debug unit 200 Non-volatile memory A1 Microcontroller A2 First bus controller A3 Second bus controller A4 Non-volatile memory B1 1 bus B2 2nd bus B3 3rd bus

Claims (3)

マイクロコントローラ、メモリコントローラからなる非揮発性メモリのデータ読書き制御装置において、
マイクロコントローラは、データ/アドレスバス及び若干の制御信号ピンを設け、
メモリコントローラは、マイクロコントローラのデータ/アドレスバス及び各制御信号ピンに接続し、非揮発性メモリバスにより非揮発性メモリに接続し、マイクロコントローラと非揮発性メモリのデータ読書き制御インタフェースとすることを特徴とする非揮発性メモリのデータ読書き制御装置。
In a non-volatile memory data read / write control device comprising a microcontroller and a memory controller,
The microcontroller provides a data / address bus and some control signal pins,
The memory controller should be connected to the microcontroller data / address bus and each control signal pin, and connected to the nonvolatile memory via the nonvolatile memory bus to provide a data read / write control interface between the microcontroller and the nonvolatile memory. Nonvolatile memory data read / write control device.
請求項1記載の非揮発性メモリのデータ読書き制御装置において、メモリコントローラはフラッシュメモリコントローラ、先入れ先出しバッファ及びデバッグユニットを含み、
フラッシュメモリコントローラは、マイクロコントローラのデータ/アドレスバス、各制御信号ピン及び非揮発性メモリバスに接続し、マイクロコントローラ及び非揮発性メモリのデータ読書き制御インタフェースとし、
先入れ先出しバッファは、フラッシュメモリコントローラ及びマイクロコントローラのデータ/アドレスバスに接続し、非揮発性メモリのデータ読書き制御のデータバッファ及び一時記憶を提供し、及び、
デバッグユニットは、先入れ先出しバッファ、フラッシュメモリコントローラ及び非揮発性メモリバスに接続し、非揮発性メモリのデータ読書き制御のデータ誤り訂正を提供することを特徴とする非揮発性メモリのデータ読書き制御装置。
2. The non-volatile memory data read / write control device according to claim 1, wherein the memory controller includes a flash memory controller, a first-in first-out buffer, and a debug unit.
The flash memory controller is connected to the data / address bus of the microcontroller, each control signal pin and the nonvolatile memory bus, and serves as a data read / write control interface for the microcontroller and the nonvolatile memory.
A first-in first-out buffer connects to the data / address bus of the flash memory controller and microcontroller, provides a data buffer and temporary storage for non-volatile memory data read / write control, and
The debug unit is connected to a first-in first-out buffer, a flash memory controller, and a non-volatile memory bus, and provides data error correction for non-volatile memory data read / write control. apparatus.
請求項1記載の非揮発性メモリのデータ読書き制御装置において、メモリコントローラが接続する非揮発性メモリはフラッシュメモリであることを特徴とする非揮発性メモリのデータ読書き制御装置。
2. The non-volatile memory data read / write control device according to claim 1, wherein the non-volatile memory connected to the memory controller is a flash memory.
JP2006001724U 2006-03-10 2006-03-10 Non-volatile memory data read / write controller Expired - Fee Related JP3121939U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006001724U JP3121939U (en) 2006-03-10 2006-03-10 Non-volatile memory data read / write controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006001724U JP3121939U (en) 2006-03-10 2006-03-10 Non-volatile memory data read / write controller

Publications (1)

Publication Number Publication Date
JP3121939U true JP3121939U (en) 2006-06-01

Family

ID=43472027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006001724U Expired - Fee Related JP3121939U (en) 2006-03-10 2006-03-10 Non-volatile memory data read / write controller

Country Status (1)

Country Link
JP (1) JP3121939U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140062676A (en) * 2012-11-14 2014-05-26 삼성전자주식회사 Memory system and operating method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140062676A (en) * 2012-11-14 2014-05-26 삼성전자주식회사 Memory system and operating method of the same

Similar Documents

Publication Publication Date Title
JP5073667B2 (en) Portable data storage device using SLC and MLC flash memory
US8364881B2 (en) Flash memory controller and methods of programming and reading flash memory devices using the controller
JP6386460B2 (en) Flash memory controller with dual mode pinout
CN104050099B (en) Non-volatile memory device and its operating system(OS)Image processing method
TWI472923B (en) Apparatus to control external interface and method for command processing
KR101354341B1 (en) Multipage preparation commands for non-volatile memory systems
JP2015536496A (en) Flash memory controller with multimode pinout
KR20090074751A (en) Flash memory control interface
JP6542075B2 (en) Memory system
TWI495998B (en) Data management method, memory controller and memory storage device
TW201828303A (en) System and method of reading data from memory concurrently with sending write data to the memory
TW200402628A (en) Obtaining data mask mapping information
JP2007251947A5 (en)
JP2010501915A (en) Memory module command structure and memory system
US11126382B2 (en) SD card-based high-speed data storage method
TW201145037A (en) USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
TW201606652A (en) Interface emulator using FIFOs
JP3121939U (en) Non-volatile memory data read / write controller
CN106919343A (en) Perimeter interface circuit and Perimeter memory system
TWI820951B (en) Method and apparatus for performing data access control of memory device with aid of predetermined command
CN107608927B (en) Design method of LPC bus host port supporting full function
US9805811B2 (en) Semiconductor memory device
CN103150262A (en) Pipeline type serial interface flash memory access device
JP5982148B2 (en) Semiconductor memory device
US10628042B2 (en) Control device for connecting a host to a storage device

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees