JP3121106B2 - 交流駆動型プラズマディスプレイパネル用ドライバ - Google Patents
交流駆動型プラズマディスプレイパネル用ドライバInfo
- Publication number
- JP3121106B2 JP3121106B2 JP9389392A JP9389392A JP3121106B2 JP 3121106 B2 JP3121106 B2 JP 3121106B2 JP 9389392 A JP9389392 A JP 9389392A JP 9389392 A JP9389392 A JP 9389392A JP 3121106 B2 JP3121106 B2 JP 3121106B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- write
- display panel
- sustain
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、書込みパルス生成回路
を改良した交流駆動型プラズマディスプレイパネル用ド
ライバに関する。
を改良した交流駆動型プラズマディスプレイパネル用ド
ライバに関する。
【０００２】
【従来の技術】図３は、面放電・交流駆動型プラズマデ
ィスプレイ装置の全体構成を示す。
ィスプレイ装置の全体構成を示す。
【０００３】プラズマディスプレイパネル（ＰＤＰ）１
０は、その一方の面に、互いに平行なＹ電極Ｙ１〜Ｙｎ
及びＸ電極Ｘが設けられ、対向面にこれら電極と直角な
方向にアドレス電極Ａ１〜Ａｎが設けられている。Ｘ電
極Ｘは、各Ｙ電極Ｙ１〜Ｙｎに対応してこれに接近して
設けられ、一端が互いに共通に接続されている。
０は、その一方の面に、互いに平行なＹ電極Ｙ１〜Ｙｎ
及びＸ電極Ｘが設けられ、対向面にこれら電極と直角な
方向にアドレス電極Ａ１〜Ａｎが設けられている。Ｘ電
極Ｘは、各Ｙ電極Ｙ１〜Ｙｎに対応してこれに接近して
設けられ、一端が互いに共通に接続されている。
【０００４】図４は、１画素である、第ｉ行第ｊ列のセ
ルＣｉｊを示す。Ｘ電極Ｘ及びＹ電極Ｙｉはガラス基板
１１上に形成され、その上に壁電荷保持用の誘電体層１
２が被着され、さらにその上にＭｇＯ保護膜１３が被着
されている。一方、アドレス電極Ａｉは、ガラス基板１
１と対向配置されたガラス基板１４上に形成され、その
上に蛍光体１５が被着されている。また、ガラス基板１
４及びアドレス電極Ａｉ上には、画素境界に仕切り１６
が形成されている。ＭｇＯ保護膜１３と蛍光体１５との
間の放電空間１７には、Ｎｅ＋Ｘｅペニングガスが封入
されている。
ルＣｉｊを示す。Ｘ電極Ｘ及びＹ電極Ｙｉはガラス基板
１１上に形成され、その上に壁電荷保持用の誘電体層１
２が被着され、さらにその上にＭｇＯ保護膜１３が被着
されている。一方、アドレス電極Ａｉは、ガラス基板１
１と対向配置されたガラス基板１４上に形成され、その
上に蛍光体１５が被着されている。また、ガラス基板１
４及びアドレス電極Ａｉ上には、画素境界に仕切り１６
が形成されている。ＭｇＯ保護膜１３と蛍光体１５との
間の放電空間１７には、Ｎｅ＋Ｘｅペニングガスが封入
されている。
【０００５】図３において、Ｘ電極ＸはＸドライバ２０
の出力端に接続され、Ｙ電極Ｙ１〜ＹｎはＹドライバ３
０の出力端に接続され、アドレス電極Ａ１〜Ａｎはアド
レスドライバ４０の出力端に接続されている。これらＸ
ドライバ２０、Ｙドライバ３０及びアドレスドライバ４
０は制御回路５０により制御され、制御回路５０には、
表示データＤ、表示データＤの読込みタイミングを示す
クロックＣＬＫ、水平同期信号ＨＳ及び垂直同期信号Ｖ
Ｓが外部から供給される。
の出力端に接続され、Ｙ電極Ｙ１〜ＹｎはＹドライバ３
０の出力端に接続され、アドレス電極Ａ１〜Ａｎはアド
レスドライバ４０の出力端に接続されている。これらＸ
ドライバ２０、Ｙドライバ３０及びアドレスドライバ４
０は制御回路５０により制御され、制御回路５０には、
表示データＤ、表示データＤの読込みタイミングを示す
クロックＣＬＫ、水平同期信号ＨＳ及び垂直同期信号Ｖ
Ｓが外部から供給される。
【０００６】図５は、面放電・交流駆動型プラズマディ
スプレイパネルの駆動方法の一例を示す電圧波形図であ
り、１フレーム分を示している。この１フレームは、全
面書込み期間と、アドレス期間と、維持放電期間とに区
分される。
スプレイパネルの駆動方法の一例を示す電圧波形図であ
り、１フレーム分を示している。この１フレームは、全
面書込み期間と、アドレス期間と、維持放電期間とに区
分される。
【０００７】最初の全面書込み期間では、Ｙ電極Ｙ１〜
ＹｎがグランドレベルＧＮＤにされ、この状態でＸ電極
Ｘが書込み電圧ＶWにされて、Ｘ電極ＸとＹ電極Ｙ１〜
Ｙｎとの間で、すなわち全セルで、書込み放電が行われ
る。次に、Ｙ電極Ｙ１〜Ｙｎが維持電圧ＶSにされ、Ｘ
電極ＸがグランドレベルＧＮＤにされて、Ｘ電極ＸとＹ
電極Ｙ１〜Ｙｎとの間で維持放電が行われ、これにより
壁電荷が安定化される。
ＹｎがグランドレベルＧＮＤにされ、この状態でＸ電極
Ｘが書込み電圧ＶWにされて、Ｘ電極ＸとＹ電極Ｙ１〜
Ｙｎとの間で、すなわち全セルで、書込み放電が行われ
る。次に、Ｙ電極Ｙ１〜Ｙｎが維持電圧ＶSにされ、Ｘ
電極ＸがグランドレベルＧＮＤにされて、Ｘ電極ＸとＹ
電極Ｙ１〜Ｙｎとの間で維持放電が行われ、これにより
壁電荷が安定化される。
【０００８】次のアドレス期間では、表示データの書込
みが線順次に行われる。すなわち、まずＹ電極Ｙ１がグ
ランドレベルＧＮＤにされて選択され、第１表示行の消
灯しようとするセルに対応したアドレス電極に電圧Ｖａ
が印加されて、両電極間で自己消去放電が行われる。以
下、第２〜ｎ表示行についてこの順に、上記同様の動作
が行われる。
みが線順次に行われる。すなわち、まずＹ電極Ｙ１がグ
ランドレベルＧＮＤにされて選択され、第１表示行の消
灯しようとするセルに対応したアドレス電極に電圧Ｖａ
が印加されて、両電極間で自己消去放電が行われる。以
下、第２〜ｎ表示行についてこの順に、上記同様の動作
が行われる。
【０００９】次の維持放電期間では、Ｙ電極Ｙ１〜Ｙｎ
が共に維持電圧ＶSの状態でＸ電極Ｘがグランドレベル
ＧＮＤにされて、アドレス期間で自己消去放電を行わな
かったセルにおいて維持放電が行われ、画像が表示され
る。次に、Ｘ電極Ｘを維持電圧ＶSに戻した状態でＹ電
極Ｙ１〜Ｙｎが共にグランドレベルＧＮＤにされて、ア
ドレス期間で自己消去放電を行わなかったセルにおいて
維持放電が行われ、画像が表示される。以下、このよう
な動作が交互に繰り返される。すなわち、Ｘ電極ＸとＹ
電極Ｙ１〜Ｙｎとの間に交流維持パルスが供給されて、
画像が表示される。
が共に維持電圧ＶSの状態でＸ電極Ｘがグランドレベル
ＧＮＤにされて、アドレス期間で自己消去放電を行わな
かったセルにおいて維持放電が行われ、画像が表示され
る。次に、Ｘ電極Ｘを維持電圧ＶSに戻した状態でＹ電
極Ｙ１〜Ｙｎが共にグランドレベルＧＮＤにされて、ア
ドレス期間で自己消去放電を行わなかったセルにおいて
維持放電が行われ、画像が表示される。以下、このよう
な動作が交互に繰り返される。すなわち、Ｘ電極ＸとＹ
電極Ｙ１〜Ｙｎとの間に交流維持パルスが供給されて、
画像が表示される。
【００１０】図６は、従来のＸドライバ２０の要部構成
を示す。
を示す。
【００１１】このＸドライバ２０は、Ｘ電極Ｘに図５中
の維持電圧ＶS、書込み電圧ＶW及びグランドレベルＧＮ
Ｄを印加するものであり、プッシュ側スイッチとプル側
スイッチとを備えている。
の維持電圧ＶS、書込み電圧ＶW及びグランドレベルＧＮ
Ｄを印加するものであり、プッシュ側スイッチとプル側
スイッチとを備えている。
【００１２】このプッシュ側スイッチは、ｐＭＯＳトラ
ンジスタＴ３のソースが維持・書込み電圧線ＶWSに接続
され、ｐＭＯＳトランジスタＴ３のドレインがアノー
ド、カソードの順の保護用ダイオードＤ４を介してＸ電
極Ｘに接続され、ｐＭＯＳトランジスタＴ３のゲートと
ソースとの間に抵抗Ｒ１と電圧制限用ツェナーダイオー
ドＤ５とが並列接続されており、負パルスＳ３がコンデ
ンサＣ１を介してこのゲートに供給される。ツェナーダ
イオードＤ５は、カソードが維持・書込み電圧線ＶWS側
である。
ンジスタＴ３のソースが維持・書込み電圧線ＶWSに接続
され、ｐＭＯＳトランジスタＴ３のドレインがアノー
ド、カソードの順の保護用ダイオードＤ４を介してＸ電
極Ｘに接続され、ｐＭＯＳトランジスタＴ３のゲートと
ソースとの間に抵抗Ｒ１と電圧制限用ツェナーダイオー
ドＤ５とが並列接続されており、負パルスＳ３がコンデ
ンサＣ１を介してこのゲートに供給される。ツェナーダ
イオードＤ５は、カソードが維持・書込み電圧線ＶWS側
である。
【００１３】一方、プル側スイッチは、ｎＭＯＳトラン
ジスタＴ４のドレイン及びソースがそれぞれＸ電極Ｘ及
びグランド線に接続されており、ｎＭＯＳトランジスタ
Ｔ４のゲートに正パルスＳ４が供給される。
ジスタＴ４のドレイン及びソースがそれぞれＸ電極Ｘ及
びグランド線に接続されており、ｎＭＯＳトランジスタ
Ｔ４のゲートに正パルスＳ４が供給される。
【００１４】この構成において、コンデンサＣ１の入力
端を高レベル、ｎＭＯＳトランジスタＴ４のゲートを低
レベルにすると、ｐＭＯＳトランジスタＴ３及びｎＭＯ
ＳトランジスタＴ４がオフ状態となる。維持・書込み電
圧ＶWSは通常、維持電圧ＶSになっている。
端を高レベル、ｎＭＯＳトランジスタＴ４のゲートを低
レベルにすると、ｐＭＯＳトランジスタＴ３及びｎＭＯ
ＳトランジスタＴ４がオフ状態となる。維持・書込み電
圧ＶWSは通常、維持電圧ＶSになっている。
【００１５】図５の維持放電期間では、Ｘ電極Ｘ及びＹ
電極Ｙ１〜Ｙｎに維持電圧ＶSが印加された状態でｎＭ
ＯＳトランジスタＴ４のゲートを高レベルにすると、ｎ
ＭＯＳトランジスタＴ４がオン状態になって蓄積電荷移
動に基づく電流がＸ電極ＸからｎＭＯＳトランジスタＴ
４を介しグランド線側に流れ、Ｘ電極ＸとＹ電極Ｙ１〜
Ｙｎ間で維持放電が生ずる。ｎＭＯＳトランジスタＴ４
のゲートを低レベルにしてｎＭＯＳトランジスタＴ４を
オフ状態にし、次にコンデンサＣ１の入力端を低レベル
すると、抵抗Ｒ１に電流が流れてｐＭＯＳトランジスタ
Ｔ３のゲート電位が低下しｐＭＯＳトランジスタＴ３が
一定時間オン状態になり、電流が維持・書込み電圧線Ｖ
WSからｐＭＯＳトランジスタＴ３及びダイオードＤ４を
介してＸ電極Ｘに流れる。
電極Ｙ１〜Ｙｎに維持電圧ＶSが印加された状態でｎＭ
ＯＳトランジスタＴ４のゲートを高レベルにすると、ｎ
ＭＯＳトランジスタＴ４がオン状態になって蓄積電荷移
動に基づく電流がＸ電極ＸからｎＭＯＳトランジスタＴ
４を介しグランド線側に流れ、Ｘ電極ＸとＹ電極Ｙ１〜
Ｙｎ間で維持放電が生ずる。ｎＭＯＳトランジスタＴ４
のゲートを低レベルにしてｎＭＯＳトランジスタＴ４を
オフ状態にし、次にコンデンサＣ１の入力端を低レベル
すると、抵抗Ｒ１に電流が流れてｐＭＯＳトランジスタ
Ｔ３のゲート電位が低下しｐＭＯＳトランジスタＴ３が
一定時間オン状態になり、電流が維持・書込み電圧線Ｖ
WSからｐＭＯＳトランジスタＴ３及びダイオードＤ４を
介してＸ電極Ｘに流れる。
【００１６】全面書き込み期間では、Ｘ電極Ｘに維持電
圧ＶSを印加した状態でＹ電極Ｙ１〜Ｙｎがグランドレ
ベルＧＮＤにされ、次に維持・書込み電圧ＶWSが書込み
電圧ＶWに昇圧された後、コンデンサＣ１に負パルスＳ
３が供給されてｐＭＯＳトランジスタＴ３が一定時間オ
ン状態になり、電流が維持・書込み電圧線ＶWSからｐＭ
ＯＳトランジスタＴ３及びダイオードＤ４を介してＸ電
極Ｘに流れ、Ｘ電極ＸとＹ電極Ｙ１〜Ｙｎ間で全面書込
み放電が生ずる。
圧ＶSを印加した状態でＹ電極Ｙ１〜Ｙｎがグランドレ
ベルＧＮＤにされ、次に維持・書込み電圧ＶWSが書込み
電圧ＶWに昇圧された後、コンデンサＣ１に負パルスＳ
３が供給されてｐＭＯＳトランジスタＴ３が一定時間オ
ン状態になり、電流が維持・書込み電圧線ＶWSからｐＭ
ＯＳトランジスタＴ３及びダイオードＤ４を介してＸ電
極Ｘに流れ、Ｘ電極ＸとＹ電極Ｙ１〜Ｙｎ間で全面書込
み放電が生ずる。
【００１７】維持電圧ＶSは１６０〜１７０Ｖ程度であ
り、書込み電圧ＶWはＶS＋１０５Ｖ程度である。
り、書込み電圧ＶWはＶS＋１０５Ｖ程度である。
【００１８】
【発明が解決しようとする課題】しかし、維持・書込み
電圧ＶWSを維持電圧ＶSから書込み電圧ＶWに昇圧する際
又は書込み電圧ＶWから維持電圧ＶSに降圧する際に、抵
抗Ｒ１に電流が流れてコンデンサＣ１にパルスＳ３を供
給したのと同様になり、ｐＭＯＳトランジスタＴ３がオ
ン状態になることがある。この場合、ｎＭＯＳトランジ
スタＴ４がオン状態であると、維持・書込み電圧線ＶWS
からｐＭＯＳトランジスタＴ３及ｎＭＯＳトランジスタ
Ｔ４を通して、つつ抜け電流が流れることになる。
電圧ＶWSを維持電圧ＶSから書込み電圧ＶWに昇圧する際
又は書込み電圧ＶWから維持電圧ＶSに降圧する際に、抵
抗Ｒ１に電流が流れてコンデンサＣ１にパルスＳ３を供
給したのと同様になり、ｐＭＯＳトランジスタＴ３がオ
ン状態になることがある。この場合、ｎＭＯＳトランジ
スタＴ４がオン状態であると、維持・書込み電圧線ＶWS
からｐＭＯＳトランジスタＴ３及ｎＭＯＳトランジスタ
Ｔ４を通して、つつ抜け電流が流れることになる。
【００１９】本発明の目的は、このような問題点に鑑
み、スイッチ素子の誤動作を防止して書込みパルスを正
確に生成することができる交流駆動型プラズマディスプ
レイパネル用ドライバを提供することにある。
み、スイッチ素子の誤動作を防止して書込みパルスを正
確に生成することができる交流駆動型プラズマディスプ
レイパネル用ドライバを提供することにある。
【００２０】
【課題を解決するための手段及びその作用】本発明に係
る交流駆動型プラズマディスプレイパネル用ドライバ
を、実施例図中の対応する構成要素の符号を引用して説
明する。
る交流駆動型プラズマディスプレイパネル用ドライバ
を、実施例図中の対応する構成要素の符号を引用して説
明する。
【００２１】第１発明では、例えば図１に示す如く、書
込みパルスを生成して、交流駆動型プラズマディスプレ
イパネルに供給する交流駆動型プラズマディスプレイパ
ネル用ドライバにおいて、該書込みパルスのための書込
み電圧（ＶW）を生成する維持・書込み電圧生成回路
（２６）と、該書込み電圧（ＶW）を、該書込みパルス
として該プラズマディスプレイパネルに供給する書込み
パルス生成用スイッチ回路（２５）とを有し、 該書込み
パルス生成用スイッチ回路（２５）は、該維持・書込み
電圧生成回路（２６）の出力電圧の値とは無関係に制御
されることを特徴とする。
込みパルスを生成して、交流駆動型プラズマディスプレ
イパネルに供給する交流駆動型プラズマディスプレイパ
ネル用ドライバにおいて、該書込みパルスのための書込
み電圧（ＶW）を生成する維持・書込み電圧生成回路
（２６）と、該書込み電圧（ＶW）を、該書込みパルス
として該プラズマディスプレイパネルに供給する書込み
パルス生成用スイッチ回路（２５）とを有し、 該書込み
パルス生成用スイッチ回路（２５）は、該維持・書込み
電圧生成回路（２６）の出力電圧の値とは無関係に制御
されることを特徴とする。
【００２２】この第１発明によれば、維持・書込み電圧
生成回路（２６）の出力電圧の値とは無関係に書込みパ
ルス生成用スイッチ回路（２５）が制御されて書込み電
圧（Ｖ W ）が生成されるので、維持・書き込み電圧が変
動しても書込みパルス生成用スイッチ回路（２５）の誤
動作が防止され、したがって書込みパルスを正確に生成
することができる。
生成回路（２６）の出力電圧の値とは無関係に書込みパ
ルス生成用スイッチ回路（２５）が制御されて書込み電
圧（Ｖ W ）が生成されるので、維持・書き込み電圧が変
動しても書込みパルス生成用スイッチ回路（２５）の誤
動作が防止され、したがって書込みパルスを正確に生成
することができる。
【００２３】第２発明では、上記書込みパルス生成用ス
イッチ回路（２５）は、例えば図１に示す如く、予め生
成され、ドレインに印加された上記書込み電圧（Ｖ W ）
を、ゲート電圧に応じてソースを介し該プラズマディス
プレイパネルに供給する第１スイッチ素子（Ｔ５）と、
固定電圧線と該第１スイッチ素子（Ｔ５）のゲートとの
間に接続された第２スイッチ素子（Ｔ７）と、該第１ス
イッチ素子（Ｔ５）のゲートとソースとの間に接続され
た第３スイッチ素子（Ｔ８）とを有し、制御信号（Ｓ
６）に応答して、該第２スイッチ素子及び該第３スイッ
チ素子の一方がオン状態にされ、他方がオフ状態にされ
る。
イッチ回路（２５）は、例えば図１に示す如く、予め生
成され、ドレインに印加された上記書込み電圧（Ｖ W ）
を、ゲート電圧に応じてソースを介し該プラズマディス
プレイパネルに供給する第１スイッチ素子（Ｔ５）と、
固定電圧線と該第１スイッチ素子（Ｔ５）のゲートとの
間に接続された第２スイッチ素子（Ｔ７）と、該第１ス
イッチ素子（Ｔ５）のゲートとソースとの間に接続され
た第３スイッチ素子（Ｔ８）とを有し、制御信号（Ｓ
６）に応答して、該第２スイッチ素子及び該第３スイッ
チ素子の一方がオン状態にされ、他方がオフ状態にされ
る。
【００２４】この第２発明によれば、第２スイッチ素子
（Ｔ７）がオフ状態、第３スイッチ素子（Ｔ８）がオン
状態のとき、第１スイッチ素子（Ｔ５）がオフ状態にな
る。この状態は、維持・書込み電圧ＶWSが、維持電圧Ｖ
Sから書込み電圧ＶWに昇圧しても、逆に書込み電圧ＶW
から維持電圧ＶSに降圧しても変化しない。この状態で
第２スイッチ素子（Ｔ７）をオン状態、第３スイッチ素
子（Ｔ８）をオフ状態にすると、第１スイッチ素子（Ｔ
５）がオン状態になる。
（Ｔ７）がオフ状態、第３スイッチ素子（Ｔ８）がオン
状態のとき、第１スイッチ素子（Ｔ５）がオフ状態にな
る。この状態は、維持・書込み電圧ＶWSが、維持電圧Ｖ
Sから書込み電圧ＶWに昇圧しても、逆に書込み電圧ＶW
から維持電圧ＶSに降圧しても変化しない。この状態で
第２スイッチ素子（Ｔ７）をオン状態、第３スイッチ素
子（Ｔ８）をオフ状態にすると、第１スイッチ素子（Ｔ
５）がオン状態になる。
【００２５】第３発明では、例えば図１に示す如く、書
込みパルスを生成して、交流駆動型プラズマディスプレ
イバネルに供給する交流駆動型プラズマディスプレイパ
ネル用ドライバにおいて、 該書込みパルスのための書込
み電圧（Ｖ W ）を生成する維持・書込み電圧生成回路
（２６）と、 該書込み電圧（Ｖ W ）を、該書込みパルス
として該プラズマディスプレイパネルに供給する書込み
パルス生成用スイッチ回路（２５）と、 維持電圧
（Ｖ S ）に基づき、該プラズマディスプレイパネルへ維
持パルスを供給する維持パルス生成用プッシュプルスイ
ッチ回路（２４）とを備えている。この第３発明によれ
ば、維持パルス生成用プッシュプルスイッチ回路（２
４）と独立に備えられた維持・書込み電圧生成回路（２
６）で書込み電圧（Ｖ W ）が生成され、書込みパルス生
成用スイッチ回路（２５）によりこの書込み電圧
（Ｖ W ）から書込みパルスが生成されるので、維持・書
き込み電圧が変動しても書込みパルス生成用スイッチ回
路（２５）の誤動作が防止され、したがって書込みパル
スを正確に生成することができる。
込みパルスを生成して、交流駆動型プラズマディスプレ
イバネルに供給する交流駆動型プラズマディスプレイパ
ネル用ドライバにおいて、 該書込みパルスのための書込
み電圧（Ｖ W ）を生成する維持・書込み電圧生成回路
（２６）と、 該書込み電圧（Ｖ W ）を、該書込みパルス
として該プラズマディスプレイパネルに供給する書込み
パルス生成用スイッチ回路（２５）と、 維持電圧
（Ｖ S ）に基づき、該プラズマディスプレイパネルへ維
持パルスを供給する維持パルス生成用プッシュプルスイ
ッチ回路（２４）とを備えている。この第３発明によれ
ば、維持パルス生成用プッシュプルスイッチ回路（２
４）と独立に備えられた維持・書込み電圧生成回路（２
６）で書込み電圧（Ｖ W ）が生成され、書込みパルス生
成用スイッチ回路（２５）によりこの書込み電圧
（Ｖ W ）から書込みパルスが生成されるので、維持・書
き込み電圧が変動しても書込みパルス生成用スイッチ回
路（２５）の誤動作が防止され、したがって書込みパル
スを正確に生成することができる。
【００２６】
【実施例】以下、図面に基づいて本発明の一実施例を説
明する。
明する。
【００２７】図１は、Ｘドライバの要部回路構成を示
す。図６と同一構成要素には、同一符号を付してその説
明を省略する。
す。図６と同一構成要素には、同一符号を付してその説
明を省略する。
【００２８】Ｘドライバ２０Ａは、Ｘ電極Ｘの充放電の
際に消費する無駄な電力を回収するために、回収用コン
デンサ２１を備えている。回収用コンデンサ２１は、そ
の一端がグランド線に接続され、他端が相方向スイッチ
回路２２及びコイル２３を介してＸ電極Ｘに接続されて
いる。また、維持パルス生成用プッシュプルスイッチ回
路２４と別個に、書込みパルス生成用スイッチ回路２５
が設けられている。
際に消費する無駄な電力を回収するために、回収用コン
デンサ２１を備えている。回収用コンデンサ２１は、そ
の一端がグランド線に接続され、他端が相方向スイッチ
回路２２及びコイル２３を介してＸ電極Ｘに接続されて
いる。また、維持パルス生成用プッシュプルスイッチ回
路２４と別個に、書込みパルス生成用スイッチ回路２５
が設けられている。
【００２９】相方向スイッチ回路２２は、回収電荷放電
用スイッチと回収電荷充電用スイッチとからなる。この
回収電荷放電用スイッチは、ｎＭＯＳトランジスタＴ１
のドレインが回収用コンデンサ２１の一端に接続され、
ｎＭＯＳトランジスタＴ１のソースが、アノード、カソ
ードの順の逆流防止用ダイオードＤ１を介しコイル２３
の一端に接続され、かつ、カソード、アノードの順のダ
イオードＤ３を介しグランド線に接続されている。ま
た、回収電荷充電用スイッチは、ｎＭＯＳトランジスタ
Ｔ２のドレインが、カソード、アノードの順の逆流防止
用ダイオードＤ２を介してコイル２３の一端に接続さ
れ、かつ、アノード、カソードの順のダイオードＤ３’
を介して維持電圧線ＶS に接続され、ｎＭＯＳトランジ
スタＴ２のソースが回収用コンデンサ２１の一端に接続
されている。
用スイッチと回収電荷充電用スイッチとからなる。この
回収電荷放電用スイッチは、ｎＭＯＳトランジスタＴ１
のドレインが回収用コンデンサ２１の一端に接続され、
ｎＭＯＳトランジスタＴ１のソースが、アノード、カソ
ードの順の逆流防止用ダイオードＤ１を介しコイル２３
の一端に接続され、かつ、カソード、アノードの順のダ
イオードＤ３を介しグランド線に接続されている。ま
た、回収電荷充電用スイッチは、ｎＭＯＳトランジスタ
Ｔ２のドレインが、カソード、アノードの順の逆流防止
用ダイオードＤ２を介してコイル２３の一端に接続さ
れ、かつ、アノード、カソードの順のダイオードＤ３’
を介して維持電圧線ＶS に接続され、ｎＭＯＳトランジ
スタＴ２のソースが回収用コンデンサ２１の一端に接続
されている。
【００３０】維持パルス生成用プッシュプルスイッチ回
路２４は、図６のＸドライバ２０と同一構成であるが、
ｐＭＯＳトランジスタＴ３のソースが固定の維持電圧線
ＶSに接続されている点で図６と異なる。
路２４は、図６のＸドライバ２０と同一構成であるが、
ｐＭＯＳトランジスタＴ３のソースが固定の維持電圧線
ＶSに接続されている点で図６と異なる。
【００３１】書込みパルス生成用スイッチ回路２５は、
書込み電圧Ｖ W をオン・オフするものであり、ｎＭＯＳ
トランジスタＴ５のドレインが保護用ダイオードＤ１３
のカソードに接続され、ｎＭＯＳトランジスタＴ５のソ
ースがアノード、カソードの順の保護用ダイオードＤ６
を介してＸ電極Ｘに接続されている。ｎＭＯＳトランジ
スタＴ５のドレイン及び保護用ダイオードＤ６のカソー
ドにはそれぞれ保護用ダイオードＤ７のカソード及びア
ノードが接続されている。また、ｎＭＯＳトランジスタ
Ｔ５のソース及びｎＭＯＳトランジスタＴ２のドレイン
にはそれぞれ保護用ダイオードＤ８のアノード及びカソ
ードが接続され、ｎＭＯＳトランジスタＴ５のドレイン
及びｎＭＯＳトランジスタＴ２のドレインにはそれぞれ
保護用ダイオードＤ９のカソード及びアノードが接続さ
れている。ｎＭＯＳトランジスタＴ５のゲートには、維
持・書込み電圧ＶWSが維持電圧ＶSから書込み電圧ＶWに
上昇した時にｎＭＯＳトランジスタＴ５を安定に動作さ
せるために子スイッチ回路２５１が接続されている。
書込み電圧Ｖ W をオン・オフするものであり、ｎＭＯＳ
トランジスタＴ５のドレインが保護用ダイオードＤ１３
のカソードに接続され、ｎＭＯＳトランジスタＴ５のソ
ースがアノード、カソードの順の保護用ダイオードＤ６
を介してＸ電極Ｘに接続されている。ｎＭＯＳトランジ
スタＴ５のドレイン及び保護用ダイオードＤ６のカソー
ドにはそれぞれ保護用ダイオードＤ７のカソード及びア
ノードが接続されている。また、ｎＭＯＳトランジスタ
Ｔ５のソース及びｎＭＯＳトランジスタＴ２のドレイン
にはそれぞれ保護用ダイオードＤ８のアノード及びカソ
ードが接続され、ｎＭＯＳトランジスタＴ５のドレイン
及びｎＭＯＳトランジスタＴ２のドレインにはそれぞれ
保護用ダイオードＤ９のカソード及びアノードが接続さ
れている。ｎＭＯＳトランジスタＴ５のゲートには、維
持・書込み電圧ＶWSが維持電圧ＶSから書込み電圧ＶWに
上昇した時にｎＭＯＳトランジスタＴ５を安定に動作さ
せるために子スイッチ回路２５１が接続されている。
【００３２】子スイッチ回路２５１は、１８Ｖ程度の電
圧線Ｖeとグランド線との間に抵抗Ｒ２と抵抗Ｒ３とｎ
ＭＯＳトランジスタＴ６とが直列接続され、電圧線Ｖと
ｎＭＯＳトランジスタＴ５のソースとの間にｎＭＯＳト
ランジスタＴ７とｎＭＯＳトランジスタＴ８とが直列接
続されている。抵抗Ｒ２と抵抗Ｒ３の接続点は、ｎＭＯ
ＳトランジスタＴ７のゲートに接続され、かつ、インバ
ータ２５２を介してｎＭＯＳトランジスタＴ８のゲート
に接続されている。また、ｎＭＯＳトランジスタＴ７の
ソースは、抵抗Ｒ４を介しｎＭＯＳトランジスタＴ５の
ゲートに接続されている。ｎＭＯＳトランジスタＴ７の
ドレイン及びソースにはそれぞれ保護用ダイオードＤ１
０のカソード及びアノードが接続され、ｎＭＯＳトラン
ジスタＴ８のドレイン及びソースにはそれぞれ保護用ダ
イオードＤ１１と電圧制限用ツェナーダイオードＤ１２
のカソード及びアノードが接続されている。
圧線Ｖeとグランド線との間に抵抗Ｒ２と抵抗Ｒ３とｎ
ＭＯＳトランジスタＴ６とが直列接続され、電圧線Ｖと
ｎＭＯＳトランジスタＴ５のソースとの間にｎＭＯＳト
ランジスタＴ７とｎＭＯＳトランジスタＴ８とが直列接
続されている。抵抗Ｒ２と抵抗Ｒ３の接続点は、ｎＭＯ
ＳトランジスタＴ７のゲートに接続され、かつ、インバ
ータ２５２を介してｎＭＯＳトランジスタＴ８のゲート
に接続されている。また、ｎＭＯＳトランジスタＴ７の
ソースは、抵抗Ｒ４を介しｎＭＯＳトランジスタＴ５の
ゲートに接続されている。ｎＭＯＳトランジスタＴ７の
ドレイン及びソースにはそれぞれ保護用ダイオードＤ１
０のカソード及びアノードが接続され、ｎＭＯＳトラン
ジスタＴ８のドレイン及びソースにはそれぞれ保護用ダ
イオードＤ１１と電圧制限用ツェナーダイオードＤ１２
のカソード及びアノードが接続されている。
【００３３】この子スイッチ回路２５１は、次のように
動作する。
動作する。
【００３４】ｎＭＯＳトランジスタＴ６のゲートが低レ
ベルのとき、ｎＭＯＳトランジスタＴ６はオフ状態であ
り、ｎＭＯＳトランジスタＴ７のゲートが高レベルとな
ってｎＭＯＳトランジスタＴ７がオン状態、ｎＭＯＳト
ランジスタＴ８のゲートが低レベルとなってｎＭＯＳト
ランジスタＴ８がオフ状態になっている。したがって、
ｎＭＯＳトランジスタＴ５のゲートが高レベルとなって
ｎＭＯＳトランジスタＴ５がオン状態になっている。こ
の状態は、維持・書込み電圧ＶWSが、維持電圧ＶSから
書込み電圧ＶWに昇圧しても、逆に書込み電圧ＶWから維
持電圧ＶSに降圧しても変化しない。
ベルのとき、ｎＭＯＳトランジスタＴ６はオフ状態であ
り、ｎＭＯＳトランジスタＴ７のゲートが高レベルとな
ってｎＭＯＳトランジスタＴ７がオン状態、ｎＭＯＳト
ランジスタＴ８のゲートが低レベルとなってｎＭＯＳト
ランジスタＴ８がオフ状態になっている。したがって、
ｎＭＯＳトランジスタＴ５のゲートが高レベルとなって
ｎＭＯＳトランジスタＴ５がオン状態になっている。こ
の状態は、維持・書込み電圧ＶWSが、維持電圧ＶSから
書込み電圧ＶWに昇圧しても、逆に書込み電圧ＶWから維
持電圧ＶSに降圧しても変化しない。
【００３５】この状態でｎＭＯＳトランジスタＴ６のゲ
ートが高レベルになると、ｎＭＯＳトランジスタＴ６が
オン状態となり、ｎＭＯＳトランジスタＴ７のゲートが
低レベルとなってｎＭＯＳトランジスタＴ７がオフ状
態、ｎＭＯＳトランジスタＴ８のゲートが高レベルとな
ってｎＭＯＳトランジスタＴ８がオン状態になる。した
がって、ｎＭＯＳトランジスタＴ５のゲートが低レベル
となってｎＭＯＳトランジスタＴ５がオフ状態になる。
この状態は、維持・書込み電圧ＶWSが、維持電圧ＶSか
ら書込み電圧ＶWに昇圧しても、逆に書込み電圧ＶWから
維持電圧ＶSに降圧しても変化しない。
ートが高レベルになると、ｎＭＯＳトランジスタＴ６が
オン状態となり、ｎＭＯＳトランジスタＴ７のゲートが
低レベルとなってｎＭＯＳトランジスタＴ７がオフ状
態、ｎＭＯＳトランジスタＴ８のゲートが高レベルとな
ってｎＭＯＳトランジスタＴ８がオン状態になる。した
がって、ｎＭＯＳトランジスタＴ５のゲートが低レベル
となってｎＭＯＳトランジスタＴ５がオフ状態になる。
この状態は、維持・書込み電圧ＶWSが、維持電圧ＶSか
ら書込み電圧ＶWに昇圧しても、逆に書込み電圧ＶWから
維持電圧ＶSに降圧しても変化しない。
【００３６】維持・書込み電圧生成回路２６は、垂直同
期信号VSに基づいて生成されたタイミング信号に応答し
て、昇圧回路２６１で維持電圧Ｖ S を昇圧し、これをコ
ンデンサＣ２を介し保護用ダイオードＤ１３のカソード
電位に積み上げて書込み電圧Ｖ W を生成する。この結
果、維持・書込み電圧Ｖ WS は、維持電圧Ｖ S から書込み
電圧Ｖ W に上昇する。なおダイオードＤ１３のアノード
は、維持電圧線ＶSに接続されている。したがって、維
持・書込み電圧ＶWSは通常は維持電圧ＶSになってい
る。
期信号VSに基づいて生成されたタイミング信号に応答し
て、昇圧回路２６１で維持電圧Ｖ S を昇圧し、これをコ
ンデンサＣ２を介し保護用ダイオードＤ１３のカソード
電位に積み上げて書込み電圧Ｖ W を生成する。この結
果、維持・書込み電圧Ｖ WS は、維持電圧Ｖ S から書込み
電圧Ｖ W に上昇する。なおダイオードＤ１３のアノード
は、維持電圧線ＶSに接続されている。したがって、維
持・書込み電圧ＶWSは通常は維持電圧ＶSになってい
る。
【００３７】次に、上記の如く構成された本実施例の全
面書込み付近の動作の一例を図２に基づいて説明する。
面書込み付近の動作の一例を図２に基づいて説明する。
【００３８】最初、回収用コンデンサ２１の端子間電圧
はＶS／２になっているとする。回収用コンデンサ２１
の容量は、Ｘ電極ＸとＹ電極Ｙ１〜Ｙｎとの間の容量よ
りも充分大きく、例えばＸ電極ＸとＹ電極Ｙ１〜Ｙｎと
の間の容量の１００倍以上、具体的には１０μＦであ
り、以下の充放電による電圧変化は無視できるものとす
る。また、Ｘ電極Ｘ及びＹ電極Ｙ１〜Ｙｎはグランドレ
ベルＧＮＤ、ｎＭＯＳトランジスタＴ１〜Ｔ５は共にオ
フ状態、ｎＭＯＳトランジスタＴ６及びＴ８はオン状態
になっているとする。
はＶS／２になっているとする。回収用コンデンサ２１
の容量は、Ｘ電極ＸとＹ電極Ｙ１〜Ｙｎとの間の容量よ
りも充分大きく、例えばＸ電極ＸとＹ電極Ｙ１〜Ｙｎと
の間の容量の１００倍以上、具体的には１０μＦであ
り、以下の充放電による電圧変化は無視できるものとす
る。また、Ｘ電極Ｘ及びＹ電極Ｙ１〜Ｙｎはグランドレ
ベルＧＮＤ、ｎＭＯＳトランジスタＴ１〜Ｔ５は共にオ
フ状態、ｎＭＯＳトランジスタＴ６及びＴ８はオン状態
になっているとする。
【００３９】（１）この状態でｎＭＯＳトランジスタＴ
１のゲートに正パルスＳ１を供給してｎＭＯＳトランジ
スタＴ１を一定時間オン状態にすると、回収用コンデン
サ２１に蓄積された電荷がｎＭＯＳトランジスタＴ１、
ダイオードＤ１及びコイル２３を通ってＸ電極Ｘに充電
され、コイル２３のインダクタンス作用でＸ電極Ｘの電
圧は維持電圧ＶS近くまで上昇する。この電流経路の抵
抗成分の電力消費により、Ｘ電極Ｘの電圧は維持電圧Ｖ
Sまで上昇しきらない。そこで、回収電荷でＸ電極Ｘに
充電中に、コンデンサＣ１に負パルスＳ３を供給してｐ
ＭＯＳトランジスタＴ３を一定時間オン状態にし、電荷
を維持電圧線ＶSからｐＭＯＳトランジスタＴ３及びダ
イオードＤ４を介してＸ電極Ｘに補給する。この補給
は、Ｘ電極ＸとＹ電極Ｙ１〜Ｙｎとの間で放電が生ずる
前に行う。この放電は、Ｘ電極Ｘの電圧立ち上がり開始
後２００〜３００ｎｓ経過した時に生ずる。前記補給の
際、維持電圧線ＶS 、ｐＭＯＳトランジスタＴ３、ダイ
オードＤ４、コイル２３、ダイオードＤ２、ダイオード
Ｄ３’及び維持電圧線ＶS の回路により、コイル２３の
端子間電圧が０に収束する。図２ではｎＭＯＳトランジ
スタＴ１とｐＭＯＳトランジスタＴ３を同時にオフにし
ているが、これは同時でなくてもよい（以下同様）。
１のゲートに正パルスＳ１を供給してｎＭＯＳトランジ
スタＴ１を一定時間オン状態にすると、回収用コンデン
サ２１に蓄積された電荷がｎＭＯＳトランジスタＴ１、
ダイオードＤ１及びコイル２３を通ってＸ電極Ｘに充電
され、コイル２３のインダクタンス作用でＸ電極Ｘの電
圧は維持電圧ＶS近くまで上昇する。この電流経路の抵
抗成分の電力消費により、Ｘ電極Ｘの電圧は維持電圧Ｖ
Sまで上昇しきらない。そこで、回収電荷でＸ電極Ｘに
充電中に、コンデンサＣ１に負パルスＳ３を供給してｐ
ＭＯＳトランジスタＴ３を一定時間オン状態にし、電荷
を維持電圧線ＶSからｐＭＯＳトランジスタＴ３及びダ
イオードＤ４を介してＸ電極Ｘに補給する。この補給
は、Ｘ電極ＸとＹ電極Ｙ１〜Ｙｎとの間で放電が生ずる
前に行う。この放電は、Ｘ電極Ｘの電圧立ち上がり開始
後２００〜３００ｎｓ経過した時に生ずる。前記補給の
際、維持電圧線ＶS 、ｐＭＯＳトランジスタＴ３、ダイ
オードＤ４、コイル２３、ダイオードＤ２、ダイオード
Ｄ３’及び維持電圧線ＶS の回路により、コイル２３の
端子間電圧が０に収束する。図２ではｎＭＯＳトランジ
スタＴ１とｐＭＯＳトランジスタＴ３を同時にオフにし
ているが、これは同時でなくてもよい（以下同様）。
【００４０】（２）次に、ｎＭＯＳトランジスタＴ２の
ゲートに正パルスＳ２を供給してｎＭＯＳトランジスタ
Ｔ２を一定時間オン状態にすると、Ｘ電極Ｘに蓄積され
た電荷が、コイル２３、ダイオードＤ２及びｎＭＯＳト
ランジスタＴ２を通って回収用コンデンサ２１に回収さ
れる。この回収においても、抵抗成分の電力消費により
Ｘ電極Ｘの電圧はグランドレベルＧＮＤまで低下しきら
ない。そこで、Ｘ電極Ｘ放電中に、正パルスＳ４をｎＭ
ＯＳトランジスタＴ４のゲートに供給してｎＭＯＳトラ
ンジスタＴ４を一定時間オン状態にし、Ｘ電極Ｘ上に残
った電荷をｎＭＯＳトランジスタＴ４を介しグランド線
側に放電させる。この際、グランド線、ダイオードＤ
３、ダイオードＤ１、コイル２３、ｎＭＯＳトランジス
タＴ４及びグランド線の回路により、コイル２３の端子
間電圧が０に収束する。
ゲートに正パルスＳ２を供給してｎＭＯＳトランジスタ
Ｔ２を一定時間オン状態にすると、Ｘ電極Ｘに蓄積され
た電荷が、コイル２３、ダイオードＤ２及びｎＭＯＳト
ランジスタＴ２を通って回収用コンデンサ２１に回収さ
れる。この回収においても、抵抗成分の電力消費により
Ｘ電極Ｘの電圧はグランドレベルＧＮＤまで低下しきら
ない。そこで、Ｘ電極Ｘ放電中に、正パルスＳ４をｎＭ
ＯＳトランジスタＴ４のゲートに供給してｎＭＯＳトラ
ンジスタＴ４を一定時間オン状態にし、Ｘ電極Ｘ上に残
った電荷をｎＭＯＳトランジスタＴ４を介しグランド線
側に放電させる。この際、グランド線、ダイオードＤ
３、ダイオードＤ１、コイル２３、ｎＭＯＳトランジス
タＴ４及びグランド線の回路により、コイル２３の端子
間電圧が０に収束する。
【００４１】（３）次に、上記（１）と同様にして、回
収用コンデンサ２１に回収された電荷をＸ電極Ｘに供給
し、かつ、維持電圧線ＶSからｐＭＯＳトランジスタＴ
３及びダイオードＤ４を介してＸ電極Ｘに補給する。
収用コンデンサ２１に回収された電荷をＸ電極Ｘに供給
し、かつ、維持電圧線ＶSからｐＭＯＳトランジスタＴ
３及びダイオードＤ４を介してＸ電極Ｘに補給する。
【００４２】（４）垂直同期信号ＶＳに基づいて生成さ
れたタイミング信号により前記（３）の開始時点から一
定時間後に昇圧回路２６１を作動させて、ｎＭＯＳトラ
ンジスタＴ５のドレイン電圧を書込み電圧ＶWまで昇圧
させる。次に、ｎＭＯＳトランジスタＴ６のゲートに負
パルスＳ６を供給してｎＭＯＳトランジスタＴ６を一定
時間オフ状態にする。これにより、ｎＭＯＳトランジス
タＴ７がオン状態、ｎＭＯＳトランジスタＴ８がオフ状
態となって、ｎＭＯＳトランジスタＴ５がオン状態にな
り、維持・書込み電圧ＶWSがｎＭＯＳトランジスタＴ５
及びダイオードＤ６を介してＸ電極Ｘに供給される。こ
れにより、Ｘ電極Ｘが維持電圧ＶSから書込み電圧ＶWま
で急に立ち上がり、Ｘ電極ＸとＹ電極Ｙ１〜Ｙｎとの間
で書込み放電が生ずる。
れたタイミング信号により前記（３）の開始時点から一
定時間後に昇圧回路２６１を作動させて、ｎＭＯＳトラ
ンジスタＴ５のドレイン電圧を書込み電圧ＶWまで昇圧
させる。次に、ｎＭＯＳトランジスタＴ６のゲートに負
パルスＳ６を供給してｎＭＯＳトランジスタＴ６を一定
時間オフ状態にする。これにより、ｎＭＯＳトランジス
タＴ７がオン状態、ｎＭＯＳトランジスタＴ８がオフ状
態となって、ｎＭＯＳトランジスタＴ５がオン状態にな
り、維持・書込み電圧ＶWSがｎＭＯＳトランジスタＴ５
及びダイオードＤ６を介してＸ電極Ｘに供給される。こ
れにより、Ｘ電極Ｘが維持電圧ＶSから書込み電圧ＶWま
で急に立ち上がり、Ｘ電極ＸとＹ電極Ｙ１〜Ｙｎとの間
で書込み放電が生ずる。
【００４３】（５）次に、上記（２）と同じ動作によ
り、Ｘ電極Ｘに蓄積された電荷を回収用コンデンサ２１
に回収し、Ｘ電極Ｘ上に残った電荷を、ｎＭＯＳトラン
ジスタＴ４を介しグランド線側に放電させる。
り、Ｘ電極Ｘに蓄積された電荷を回収用コンデンサ２１
に回収し、Ｘ電極Ｘ上に残った電荷を、ｎＭＯＳトラン
ジスタＴ４を介しグランド線側に放電させる。
【００４４】本実施例によれば、維持・書込み電圧ＶWS
が維持電圧ＶSから書込み電圧ＶWに昇圧した際にｎＭＯ
ＳトランジスタＴ５が誤ってオン状態になることはな
く、したがって、上述のようなつつ抜け電流がなくな
り、また、書込みパルス生成用スイッチ回路２５から出
力される書込み電圧ＶWの立ち上りが急になり、Ｘ電極
ＸとＹ電極Ｙ１〜Ｙｎとの間で充分な書込み放電を行わ
せることができる。
が維持電圧ＶSから書込み電圧ＶWに昇圧した際にｎＭＯ
ＳトランジスタＴ５が誤ってオン状態になることはな
く、したがって、上述のようなつつ抜け電流がなくな
り、また、書込みパルス生成用スイッチ回路２５から出
力される書込み電圧ＶWの立ち上りが急になり、Ｘ電極
ＸとＹ電極Ｙ１〜Ｙｎとの間で充分な書込み放電を行わ
せることができる。
【００４５】なお、本発明には他にも種々の変形例が含
まれる。例えば、本発明は回収用コンデンサ２１、相方
向スイッチ回路２２及びコイル２３を備えない構成にも
適用可能である。また、図３に示す駆動方法以外の方
法、例えば、全面書込み後全面消去を行い、アドレス期
間において点灯しようとするセルに書込み放電を行う駆
動方法にも適用可能であることは勿論である。
まれる。例えば、本発明は回収用コンデンサ２１、相方
向スイッチ回路２２及びコイル２３を備えない構成にも
適用可能である。また、図３に示す駆動方法以外の方
法、例えば、全面書込み後全面消去を行い、アドレス期
間において点灯しようとするセルに書込み放電を行う駆
動方法にも適用可能であることは勿論である。
【００４６】
【図１】本発明の実施例に係るＸドライバの要部回路を
示す図である。
示す図である。
【図２】図１の動作を説明する電圧波形図及びタイミン
グチャートである。
グチャートである。
【図３】面放電・交流駆動型プラズマディスプレイ装置
の概略構成図である。
の概略構成図である。
【図４】セル断面構成図である。
【図５】面放電・交流駆動型プラズマディスプレイパネ
ルの駆動方法の一例を示す電圧波形図である。
ルの駆動方法の一例を示す電圧波形図である。
【図６】従来のＸドライバの要部回路を示す図である。
１０ 面放電・交流駆動型プラズマディスプレイパネル ２０、２０Ａ Ｘドライバ ２１ 回収用コンデンサ ２２ 相方向スイッチ回路 ２３ コイル ２４ 維持パルス生成用プッシュプルスイッチ回路 ２５ 書込みパルス生成用スイッチ回路 ２５１ 子スイッチ回路 ２５２ インバータ ２６ 維持・書込み電圧生成回路 ２６１ 昇圧回路 ３０ Ｙドライバ ４０ アドレスドライバ ５０ 制御回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/28
Claims (4)
- 【請求項１】 書込みパルスを生成して、交流駆動型プ
ラズマディスプレイパネルに供給する交流駆動型プラズ
マディスプレイパネル用ドライバにおいて、該 書込みパルスのための書込み電圧（ＶW）を生成する
維持・書込み電圧生成回路（２６）と、該 書込み電圧（ＶW）を、該書込みパルスとして該プラ
ズマディスプレイパネルに供給する書込みパルス生成用
スイッチ回路（２５）とを有し、 該書込みパルス生成用スイッチ回路（２５）は、該維持
・書込み電圧生成回路（２６）の出力電圧の値とは無関
係に制御される ことを特徴とする交流駆動型プラズマデ
ィスプレイパネル用ドライバ。 - 【請求項２】 上記書込みパルス生成用スイッチ回路
（２５）は、 予め生成され、ドレインに印加された上記書込み電圧
（ＶW）を、ゲート電圧に応じてソースを介し該プラズ
マディスプレイパネルに供給する第１スイッチ素子（Ｔ
５）と、 固定電圧線と該第１スイッチ素子（Ｔ５）のゲートとの
間に接続された第２スイッチ素子（Ｔ７）と、 該第１スイッチ素子（Ｔ５）のゲートとソースとの間に
接続された第３スイッチ素子（Ｔ８）とを有し、 制御信号（Ｓ６）に応答して、該第２スイッチ素子及び
該第３スイッチ素子の一方がオン状態にされ、他方がオ
フ状態にされることを特徴とする請求項１記載の交流駆
動型プラズマディスプレイパネル用ドライバ。 - 【請求項３】 書込みパルスを生成して、交流駆動型プ
ラズマディスプレイバネルに供給する交流駆動型プラズ
マディスプレイパネル用ドライバにおいて、 該書込みパルスのための書込み電圧（Ｖ W ）を生成する
維持・書込み電圧生成回路（２６）と、 該書込み電圧（Ｖ W ）を、該書込みパルスとして該プラ
ズマディスプレイパネルに供給する書込みパルス生成用
スイッチ回路（２５）と、 維持電圧（ＶS）に基づき、該プラズマディスプレイパ
ネルへ維持パルスを供給する維持パルス生成用プッシュ
プルスイッチ回路（２４）と、を有すること特徴とする 交流駆動型プラズマディスプレ
イパネル用ドライバ。 - 【請求項４】 上記維持・書込み電圧生成回路（２６）
は、上記維持電圧（Ｖ S ）を昇圧して上記書込み電圧
（Ｖｗ）を生成する昇圧回路（２６１）を備えている、 ことを特徴とする請求項３記載の交流駆動型プラズマデ
ィスプレイパネル用ドライバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9389392A JP3121106B2 (ja) | 1992-03-19 | 1992-03-19 | 交流駆動型プラズマディスプレイパネル用ドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9389392A JP3121106B2 (ja) | 1992-03-19 | 1992-03-19 | 交流駆動型プラズマディスプレイパネル用ドライバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05265396A JPH05265396A (ja) | 1993-10-15 |
| JP3121106B2 true JP3121106B2 (ja) | 2000-12-25 |
Family
ID=14095164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9389392A Expired - Lifetime JP3121106B2 (ja) | 1992-03-19 | 1992-03-19 | 交流駆動型プラズマディスプレイパネル用ドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3121106B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420579B1 (en) | 1991-05-09 | 2002-07-16 | Phillips Petroleum Company | Organometallic fluorenyl compounds, preparation, and use |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429829B1 (ko) * | 1997-05-27 | 2004-07-12 | 삼성에스디아이 주식회사 | 플라즈마표시패널구동회로 |
| US7138994B2 (en) | 2000-11-09 | 2006-11-21 | Lg Electronics Inc. | Energy recovering circuit with boosting voltage-up and energy efficient method using the same |
| KR100440971B1 (ko) * | 2002-07-11 | 2004-07-21 | 삼성전자주식회사 | Ｐｄｐ의 ｙ 구동 장치 |
| KR100578962B1 (ko) | 2003-11-24 | 2006-05-12 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치와 구동 방법 |
-
1992
- 1992-03-19 JP JP9389392A patent/JP3121106B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420579B1 (en) | 1991-05-09 | 2002-07-16 | Phillips Petroleum Company | Organometallic fluorenyl compounds, preparation, and use |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05265396A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0657861B1 (en) | Driving surface discharge plasma display panels | |
| JPH0997034A (ja) | Ａｃ型プラズマディスプレイ装置及びその駆動回路 | |
| JP2746792B2 (ja) | 交流駆動型プラズマディスプレイパネル用ドライバ及びその制御方法 | |
| JP3642693B2 (ja) | プラズマディスプレイパネル装置 | |
| JP2004309983A (ja) | 容量性負荷駆動回路およびプラズマディスプレイ装置 | |
| JP2005181890A (ja) | 駆動回路及びプラズマディスプレイ装置 | |
| JP3121106B2 (ja) | 交流駆動型プラズマディスプレイパネル用ドライバ | |
| US7705805B2 (en) | Plasma display apparatus and driving method of plasma display apparatus | |
| US7642994B2 (en) | Plasma display | |
| JP2005321804A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| EP1755101B1 (en) | Plasma display apparatus | |
| KR20040082175A (ko) | 플라즈마 디스플레이 패널의 구동 회로 | |
| US20060181489A1 (en) | Plasma display apparatus and driving method thereof | |
| KR100421670B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| EP1657705B1 (en) | Plasma display apparatus and driving method thereof | |
| US8106855B2 (en) | Energy recovery circuit and driving apparatus of display panel | |
| JP2005189314A (ja) | 駆動回路、駆動方法、及びプラズマディスプレイ装置 | |
| US20050078058A1 (en) | Method and apparatus for driving plasma display panel | |
| JP2007122049A (ja) | プラズマ表示装置及びその駆動装置と駆動方法 | |
| KR100430089B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| EP1763009B1 (en) | Plasma display apparatus and driving method of the same | |
| US8031139B2 (en) | Plasma display device, and driving device and method thereof | |
| KR100839425B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
| KR100907390B1 (ko) | 플라즈마 디스플레이 장치 | |
| KR100710217B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |