JP3117253B2 - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JP3117253B2 JP3117253B2 JP03317086A JP31708691A JP3117253B2 JP 3117253 B2 JP3117253 B2 JP 3117253B2 JP 03317086 A JP03317086 A JP 03317086A JP 31708691 A JP31708691 A JP 31708691A JP 3117253 B2 JP3117253 B2 JP 3117253B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- information
- standard information
- cpu
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、例えばＩＣメモリカー
ドやＩ／Ｏカード等のＩＣカード型外部ユニットを使用
するコンピュータシステムに関する。
ドやＩ／Ｏカード等のＩＣカード型外部ユニットを使用
するコンピュータシステムに関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータ等のコン
ピュータシステムでは、システムの機能拡張の手段とし
て、ＩＣメモリカードやＩ／Ｏカード等のＩＣカード型
外部ユニット（以下単にＩＣカードと称する）を使用す
る方式のシステムが開発されている。
ピュータシステムでは、システムの機能拡張の手段とし
て、ＩＣメモリカードやＩ／Ｏカード等のＩＣカード型
外部ユニット（以下単にＩＣカードと称する）を使用す
る方式のシステムが開発されている。
【０００３】システムは、オプションとして用意された
ＩＣカードと接続するインターフェースであるカードコ
ントローラを備えている。このカードコントローラを通
じて、システムのＣＰＵ（中央処理ユニット）とＩＣカ
ード間のデータ（アドレス）交換が行なわれる。
ＩＣカードと接続するインターフェースであるカードコ
ントローラを備えている。このカードコントローラを通
じて、システムのＣＰＵ（中央処理ユニット）とＩＣカ
ード間のデータ（アドレス）交換が行なわれる。
【０００４】ところで、ＩＣカードには使用アドレス等
の各種の規格が設定されている。システムは、使用可能
なＩＣカードの規格が予め設定されており、接続される
ＩＣカードが使用可能な規格のものであるか否かを識別
する機能を有する。
の各種の規格が設定されている。システムは、使用可能
なＩＣカードの規格が予め設定されており、接続される
ＩＣカードが使用可能な規格のものであるか否かを識別
する機能を有する。
【０００５】
【発明が解決しようとする課題】従来では、システム
は、予め使用可能なＩＣカードの規格が決定されてお
り、接続されるＩＣカードが使用可能であるか否かを識
別している。しかしながら、通常では、使用可能なＩＣ
カードの規格は１種類であり、異なる規格のＩＣカード
は使用できない。
は、予め使用可能なＩＣカードの規格が決定されてお
り、接続されるＩＣカードが使用可能であるか否かを識
別している。しかしながら、通常では、使用可能なＩＣ
カードの規格は１種類であり、異なる規格のＩＣカード
は使用できない。
【０００６】本発明の目的は、複数種の規格のＩＣカー
ドを識別できる機能を備えて、異なる規格のＩＣカード
の使用を実現することにより、ＩＣカード利用の多様化
を図ることができるコンピュータシステムを提供するこ
とにある。
ドを識別できる機能を備えて、異なる規格のＩＣカード
の使用を実現することにより、ＩＣカード利用の多様化
を図ることができるコンピュータシステムを提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明は、中央処理ユニ
ットとカード型外部ユニットとの間でデータ及びアドレ
スの転送を行なうインターフェース手段を備えたコンピ
ュータシステムにおいて、カード型外部ユニットから識
別情報を読出す手段、識別情報と第１のカード規格情報
とを比較する手段および比較手段の比較結果に基づき、
異なるカード規格情報である場合に別のカード規格情報
を再設定する手段を有するシステムである。
ットとカード型外部ユニットとの間でデータ及びアドレ
スの転送を行なうインターフェース手段を備えたコンピ
ュータシステムにおいて、カード型外部ユニットから識
別情報を読出す手段、識別情報と第１のカード規格情報
とを比較する手段および比較手段の比較結果に基づき、
異なるカード規格情報である場合に別のカード規格情報
を再設定する手段を有するシステムである。
【０００８】
【作用】本発明では、読出された識別情報と設定手段に
設定された第１のカード規格情報とを比較する。この比
較結果に基づいて、異なるカード規格情報である場合に
別のカード規格情報を読出し、第２のカード規格情報と
して再設定する。
設定された第１のカード規格情報とを比較する。この比
較結果に基づいて、異なるカード規格情報である場合に
別のカード規格情報を読出し、第２のカード規格情報と
して再設定する。
【０００９】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１０】図１は同実施例に係わるコンピュータシス
テムの要部を示すブロック図である。システム本体１
は、中央処理ユニット（ＣＰＵ）２、ＲＡＭ（リード／
ライトメモリ）３、ＲＯＭ（リードオンリメモリ）４、
カードコントローラ５およびＩ／Ｏ（入出力）ポート６
を備えている。
テムの要部を示すブロック図である。システム本体１
は、中央処理ユニット（ＣＰＵ）２、ＲＡＭ（リード／
ライトメモリ）３、ＲＯＭ（リードオンリメモリ）４、
カードコントローラ５およびＩ／Ｏ（入出力）ポート６
を備えている。
【００１１】ＣＰＵ２は、システム全体の制御、各種デ
ータ処理および本発明に係わるＩＣカードの識別処理を
実行する。ＲＡＭ３はＣＰＵ２のデータ処理に必要なプ
ログラムおよびデータを格納する。ＲＯＭ４は、システ
ム制御に必要な各種プログラムを格納している。Ｉ／Ｏ
ポート６はプリンタ等の各種Ｉ／Ｏ装置７と接続し、Ｉ
／Ｏ装置７とＣＰＵ２とのインターフェースを構成して
いる。
ータ処理および本発明に係わるＩＣカードの識別処理を
実行する。ＲＡＭ３はＣＰＵ２のデータ処理に必要なプ
ログラムおよびデータを格納する。ＲＯＭ４は、システ
ム制御に必要な各種プログラムを格納している。Ｉ／Ｏ
ポート６はプリンタ等の各種Ｉ／Ｏ装置７と接続し、Ｉ
／Ｏ装置７とＣＰＵ２とのインターフェースを構成して
いる。
【００１２】カードコントローラ５は、オプションとし
て用意されている各種ＩＣカード（ＩＣカード型外部ユ
ニット）と接続して、システム本体１とのインターフェ
ースを構成している。ＩＣカードは、ＩＣメモリカード
８やＩ／Ｏカード９である。
て用意されている各種ＩＣカード（ＩＣカード型外部ユ
ニット）と接続して、システム本体１とのインターフェ
ースを構成している。ＩＣカードは、ＩＣメモリカード
８やＩ／Ｏカード９である。
【００１３】カードコントローラ５は、図２に示すよう
に、ＣＰＵ２から設定されるカード規格情報５１に基づ
いて、接続されたＩＣカードのアクセス制御を行なう。
カード規格情報５１は、予めＩＣカードのアクセスに必
要なアドレス等の制御情報である。ＩＣメモリカード８
は、インターフェース（ＩＦ）８ａ、メモリ制御回路８
ｂ及びメモリチップ８ｃを備えている。ＣＰＵ２は、Ｉ
Ｃメモリカード８をいわば拡張メモリユニットとしてア
クセスし、メモリチップ８ｃに対してデータのリード／
ライトを行なう。Ｉ／Ｏカード９は、例えばＩ／Ｏポー
ト９ａおよびモデム９ｂを有する。ＣＰＵ２は、カード
規格情報５１により設定されるＩ／ＯアドレスによりＩ
／Ｏポート９ａをアクセスし、モデム９ｂを通じて例え
ば他のコンピュータとのデータ通信を行なう。
に、ＣＰＵ２から設定されるカード規格情報５１に基づ
いて、接続されたＩＣカードのアクセス制御を行なう。
カード規格情報５１は、予めＩＣカードのアクセスに必
要なアドレス等の制御情報である。ＩＣメモリカード８
は、インターフェース（ＩＦ）８ａ、メモリ制御回路８
ｂ及びメモリチップ８ｃを備えている。ＣＰＵ２は、Ｉ
Ｃメモリカード８をいわば拡張メモリユニットとしてア
クセスし、メモリチップ８ｃに対してデータのリード／
ライトを行なう。Ｉ／Ｏカード９は、例えばＩ／Ｏポー
ト９ａおよびモデム９ｂを有する。ＣＰＵ２は、カード
規格情報５１により設定されるＩ／ＯアドレスによりＩ
／Ｏポート９ａをアクセスし、モデム９ｂを通じて例え
ば他のコンピュータとのデータ通信を行なう。
【００１４】カードコントローラ５は、図４に示すよう
に、カード規格情報５１であるＩＣメモリ規格情報、Ｉ
／Ｏ装置規格情報および特定モデム規格情報をそれぞれ
記憶するメモリ５ａ〜５ｃおよびモード切替レジスタ５
ｄを備えている。モード切替レジスタ５ｄは、システム
本体１の例えばＲＯＭ４に格納されたＢＩＯＳ（基本入
出力システム）の制御に基づいて、各メモリ５ａ〜５ｃ
を選択するためのイネーブル信号ＥＮを出力する。ＣＰ
Ｕ（ＢＩＯＳ）２は、各メモリ５ａ〜５ｃを選択するた
めの所定情報をモード切替レジスタ５ｄに設定する。
に、カード規格情報５１であるＩＣメモリ規格情報、Ｉ
／Ｏ装置規格情報および特定モデム規格情報をそれぞれ
記憶するメモリ５ａ〜５ｃおよびモード切替レジスタ５
ｄを備えている。モード切替レジスタ５ｄは、システム
本体１の例えばＲＯＭ４に格納されたＢＩＯＳ（基本入
出力システム）の制御に基づいて、各メモリ５ａ〜５ｃ
を選択するためのイネーブル信号ＥＮを出力する。ＣＰ
Ｕ（ＢＩＯＳ）２は、各メモリ５ａ〜５ｃを選択するた
めの所定情報をモード切替レジスタ５ｄに設定する。
【００１５】次に、同実施例の動作を説明する。
【００１６】ＣＰＵ２は外部ユニットとしてＩＣカード
を使用する場合には、ＩＣカードの規格に対応する初期
設定をカードコントローラ５に対して行なう。カードコ
ントローラ５はＣＰＵ２の初期設定により、予め各メモ
リ５ａ〜５ｃに記憶されたカード規格情報５１から所定
の規格情報を選択する。ＣＰＵ（ＢＩＯＳ）２は、各メ
モリ５ａ〜５ｃを選択するための所定情報をモード切替
レジスタ５ｄに設定する。
を使用する場合には、ＩＣカードの規格に対応する初期
設定をカードコントローラ５に対して行なう。カードコ
ントローラ５はＣＰＵ２の初期設定により、予め各メモ
リ５ａ〜５ｃに記憶されたカード規格情報５１から所定
の規格情報を選択する。ＣＰＵ（ＢＩＯＳ）２は、各メ
モリ５ａ〜５ｃを選択するための所定情報をモード切替
レジスタ５ｄに設定する。
【００１７】ＣＰＵ２は、図３のフローチャートに示す
ように、カードコントローラ５に接続されたＩＣカード
の識別処理を実行する。まず、ＣＰＵ２は、カードコン
トローラ５に初期設定（デフォルト設定）を行なう（ス
テップＳ１）。ここで、デフォルト設定とは、カードコ
ントローラ５の電源投入、カードコントローラ５のリセ
ット、Ｉ／Ｏ禁止処理、ＣＰＵ２がカードコントローラ
５をアクセスするためにメインメモリ（ＲＡＭ３）中に
ウィンドウオープン（バンク切替）を行なう処理、およ
び初期時にはＩＣメモリカード８を選択するための所定
情報をモード切替レジスタ５ｄに設定する処理である。
ように、カードコントローラ５に接続されたＩＣカード
の識別処理を実行する。まず、ＣＰＵ２は、カードコン
トローラ５に初期設定（デフォルト設定）を行なう（ス
テップＳ１）。ここで、デフォルト設定とは、カードコ
ントローラ５の電源投入、カードコントローラ５のリセ
ット、Ｉ／Ｏ禁止処理、ＣＰＵ２がカードコントローラ
５をアクセスするためにメインメモリ（ＲＡＭ３）中に
ウィンドウオープン（バンク切替）を行なう処理、およ
び初期時にはＩＣメモリカード８を選択するための所定
情報をモード切替レジスタ５ｄに設定する処理である。
【００１８】カードコントローラ５は、ＣＰＵ２の制御
により、デフォルト設定されたカード規格情報５１に基
づいて、接続されたＩＣカード（ＩＣメモリカード８ま
たはＩ／Ｏカード９）の指定されたＩ／Ｏアドレスから
カード識別情報を読出す（ステップＳ２）。このカード
識別情報は例えばＩＣメモリカード８のメモリ制御回路
８ｂに格納されている。ここで、通常では、ＣＰＵ２は
割り込み処理において、Ｉ／ＯアドレスとＩ／Ｏポート
を指定し、Ｉ／Ｏ装置７との入出力処理を実行してい
る。ＣＰＵ２は、カード識別情報に基づいて、接続され
たＩＣカードがデォルト設定したカード規格に相当する
カードであるか否かの識別処理を実行する（ステップＳ
３）。
により、デフォルト設定されたカード規格情報５１に基
づいて、接続されたＩＣカード（ＩＣメモリカード８ま
たはＩ／Ｏカード９）の指定されたＩ／Ｏアドレスから
カード識別情報を読出す（ステップＳ２）。このカード
識別情報は例えばＩＣメモリカード８のメモリ制御回路
８ｂに格納されている。ここで、通常では、ＣＰＵ２は
割り込み処理において、Ｉ／ＯアドレスとＩ／Ｏポート
を指定し、Ｉ／Ｏ装置７との入出力処理を実行してい
る。ＣＰＵ２は、カード識別情報に基づいて、接続され
たＩＣカードがデォルト設定したカード規格に相当する
カードであるか否かの識別処理を実行する（ステップＳ
３）。
【００１９】識別処理による識別結果が一致していれば
（ステップＳ４のＹＥＳ）、ＣＰＵ２は、初期設定した
カード規格情報５１を正規のものとして、カードコント
ローラ５に設定する（ステップＳ５）。即ち、モード切
替レジスタ５ｄに設定した所定情報を維持する。以後、
カードコントローラ５は、ＣＰＵ２からのアクセス要求
に応じて、ＩＣメモリカード８やＩ／Ｏカード９のＩＣ
カードに対する制御を行なう（ステップＳ６）。
（ステップＳ４のＹＥＳ）、ＣＰＵ２は、初期設定した
カード規格情報５１を正規のものとして、カードコント
ローラ５に設定する（ステップＳ５）。即ち、モード切
替レジスタ５ｄに設定した所定情報を維持する。以後、
カードコントローラ５は、ＣＰＵ２からのアクセス要求
に応じて、ＩＣメモリカード８やＩ／Ｏカード９のＩＣ
カードに対する制御を行なう（ステップＳ６）。
【００２０】一方、識別結果が不一致の場合には（ステ
ップＳ４のＮＯ）、ＣＰＵ２は初期設定のカード規格情
報５１を変更し、この新たなカード規格情報５１に基づ
いて識別処理を実行する（ステップＳ７，Ｓ８）。即
ち、モード切替レジスタ５ｄに設定した所定情報を変更
し、各メモリ５ａ〜５ｃに記憶された所定の規格情報を
変更する。例えば、初期時にはＩＣメモリカード８を選
択するための所定情報をモード切替レジスタ５ｄに設定
したが、Ｉ／Ｏカード９を選択するための所定情報に変
更する。
ップＳ４のＮＯ）、ＣＰＵ２は初期設定のカード規格情
報５１を変更し、この新たなカード規格情報５１に基づ
いて識別処理を実行する（ステップＳ７，Ｓ８）。即
ち、モード切替レジスタ５ｄに設定した所定情報を変更
し、各メモリ５ａ〜５ｃに記憶された所定の規格情報を
変更する。例えば、初期時にはＩＣメモリカード８を選
択するための所定情報をモード切替レジスタ５ｄに設定
したが、Ｉ／Ｏカード９を選択するための所定情報に変
更する。
【００２１】一方、変更したカード規格情報５１による
識別結果も不一致の場合には（ステップＳ９のＮＯ）、
ステップＳ７及びＳ８の処理を繰り返すが、ＣＰＵ２は
サポートしている複数種（ここでは３種類）の規格の範
囲に含まれるか否かを判断する（ステップＳ１０）。こ
の判断処理では、例えば予め決定された回数の識別処理
を実行した後に、複数種の設定規格とＩＣカードの識別
情報が一致しない場合には、接続されたＩＣカードは使
用不可とする（ステップＳ１０のＮＯ，Ｓ１１）。
識別結果も不一致の場合には（ステップＳ９のＮＯ）、
ステップＳ７及びＳ８の処理を繰り返すが、ＣＰＵ２は
サポートしている複数種（ここでは３種類）の規格の範
囲に含まれるか否かを判断する（ステップＳ１０）。こ
の判断処理では、例えば予め決定された回数の識別処理
を実行した後に、複数種の設定規格とＩＣカードの識別
情報が一致しない場合には、接続されたＩＣカードは使
用不可とする（ステップＳ１０のＮＯ，Ｓ１１）。
【００２２】このようにして、システム本体１に接続さ
れたＩＣカードが、システムがサポートしている複数種
のカード規格に相当するものであるか否かの識別処理を
行なう。相当するカード規格であると判断した場合に
は、そのカード規格情報を正規のものとしてカードコン
トローラ５に設定する。複数種のカード規格に相当しな
い場合には、そのＩＣカードを使用不可とする。
れたＩＣカードが、システムがサポートしている複数種
のカード規格に相当するものであるか否かの識別処理を
行なう。相当するカード規格であると判断した場合に
は、そのカード規格情報を正規のものとしてカードコン
トローラ５に設定する。複数種のカード規格に相当しな
い場合には、そのＩＣカードを使用不可とする。
【００２３】
【発明の効果】以上詳述したように本発明によれば、複
数種の規格のＩＣカードを識別できる機能により、異な
る規格のＩＣカードの使用を実現することができる。し
たがって、使用可能なＩＣカードの規格が固定的とはな
らず、結果的にＩＣカード利用の多様化を図ることがで
きる。
数種の規格のＩＣカードを識別できる機能により、異な
る規格のＩＣカードの使用を実現することができる。し
たがって、使用可能なＩＣカードの規格が固定的とはな
らず、結果的にＩＣカード利用の多様化を図ることがで
きる。
【図１】本発明の実施例に係わるコンピュータシステム
の構成を示すブロック図。
の構成を示すブロック図。
【図２】同実施例に係わるカードコントローラに関係す
る構成を示すブロック図。
る構成を示すブロック図。
【図３】同実施例の動作を説明するためのフローチャー
ト。
ト。
【図４】同実施例に係わるカードコントローラの具体的
構成を示すブロック図。
構成を示すブロック図。
２…ＣＰＵ、５…カードコントローラ、８…ＩＣメモリ
カード、９…Ｉ／Ｏカード。
カード、９…Ｉ／Ｏカード。
Claims (1)
- 【請求項１】 中央処理ユニットとカード型外部ユニッ
トとの間でデータ及びアドレスの転送を行なうインター
フェース手段を備えたコンピュータシステムにおいて、 少なくとも２種類のカード規格情報を記憶する記憶手段
と、 前記記憶手段に記憶された前記カード規格情報を読出
し、第１のカード規格情報として設定する設定手段と、 前記インターフェース手段に接続された前記カード型外
部ユニットから識別情報を読出す手段と、 前記読出された識別情報と前記設定手段に設定された前
記第１のカード規格情報とを比較する手段と、 前記比較手段の比較結果に基づき、異なるカード規格情
報である場合、前記記憶手段に記憶された別のカード規
格情報を読出し、第２のカード規格情報として再設定す
る手段とを具備したことを特徴とするコンピュータシス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03317086A JP3117253B2 (ja) | 1991-11-29 | 1991-11-29 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03317086A JP3117253B2 (ja) | 1991-11-29 | 1991-11-29 | コンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05150911A JPH05150911A (ja) | 1993-06-18 |
| JP3117253B2 true JP3117253B2 (ja) | 2000-12-11 |
Family
ID=18084274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03317086A Expired - Fee Related JP3117253B2 (ja) | 1991-11-29 | 1991-11-29 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3117253B2 (ja) |
-
1991
- 1991-11-29 JP JP03317086A patent/JP3117253B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05150911A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187792A (en) | Method and apparatus for selectively reclaiming a portion of RAM in a personal computer system | |
| JP3015377B2 (ja) | Ｉｃカード | |
| JPH07113907B2 (ja) | カード | |
| JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| EP0757316B1 (en) | External device selection unit for data processor | |
| US5280599A (en) | Computer system with memory expansion function and expansion memory setting method | |
| US6377268B1 (en) | Programmable graphics memory apparatus | |
| JPS63206852A (ja) | シングルチツプｌｓｉ | |
| US20040225875A1 (en) | System and method of device information management | |
| US5781796A (en) | System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device | |
| JP3673015B2 (ja) | 半導体装置における周辺デバイス識別方法 | |
| WO1985002040A1 (en) | Microcomputer having an internal address mapper | |
| JP3117253B2 (ja) | コンピュータシステム | |
| US5561813A (en) | Circuit for resolving I/O port address conflicts | |
| JPH0756847A (ja) | ポータブルコンピュータ | |
| US6742073B1 (en) | Bus controller technique to control N buses | |
| JP2598056B2 (ja) | 携帯可能電子装置 | |
| JPH11175667A (ja) | 情報カード処理装置 | |
| US6430647B1 (en) | Data processing system for use in conjunction with a font card or the like | |
| JPH08241264A (ja) | オプション装置およびそれが接続される情報処理装置 | |
| JPH0934726A (ja) | 割り込み制御方法 | |
| EP0292237A2 (en) | IC card and IC card information processing system using the IC card | |
| US20030212934A1 (en) | Debug port for on-die dram | |
| JPH0950419A (ja) | 拡張スロットの接続機器を識別する情報処理装置 | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |