JP3113117B2 - Power converter control method and control device thereof - Google Patents
Power converter control method and control device thereofInfo
- Publication number
- JP3113117B2 JP3113117B2 JP05041468A JP4146893A JP3113117B2 JP 3113117 B2 JP3113117 B2 JP 3113117B2 JP 05041468 A JP05041468 A JP 05041468A JP 4146893 A JP4146893 A JP 4146893A JP 3113117 B2 JP3113117 B2 JP 3113117B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- pulse
- power converter
- pulse width
- kmax
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、交流電力を直流電力に
変換するパルス幅変調制御(PWM制御)コンバータ
や、直流電力を交流電力に変換するPWM制御インバー
タ等に適用される電力変換器の制御方法およびその制御
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse width modulation control (PWM control) converter for converting AC power to DC power, and a power converter applied to a PWM control inverter for converting DC power to AC power. The present invention relates to a control method and a control device thereof.
【0002】[0002]
【従来の技術】図5は、PWM制御インバータの1相分
(U相分)の構成図を示す。3相出力インバータの場
合、V,W相も同様に構成される。2. Description of the Related Art FIG. 5 shows a configuration diagram of one phase (U phase) of a PWM control inverter. In the case of a three-phase output inverter, the V and W phases are similarly configured.
【0003】図中、Vd1,Vd2は直流電圧源、S1 ,S
2 は自己消弧素子、D1 ,D2 はフリーホイーリングダ
イオード、LOADは負荷、CTU は電流検出器、C1
,C2 は比較器、GU (S)は電流制御回路、PWM
Cはパルス幅変調制御回路、TRGは搬送波発生器、S
Mはシュミット回路である。電流検出器CTU により負
荷電流IU を検出し、比較器C1 により電流指令値IU
* と比較して、偏差εU =IU * −IU を求める。この
偏差εU を電流制御回路GU (S)により増幅し、eU
=GU (S)・εU をパルス幅変調制御回路PWMCに
入力する。In the figure, Vd1 and Vd2 are DC voltage sources, S1 and Sd.
2 is a self-extinguishing element, D1 and D2 are freewheeling diodes, LOAD is a load, CTU is a current detector, C1
, C2 are comparators, GU (S) is a current control circuit, PWM
C is a pulse width modulation control circuit, TRG is a carrier generator, S
M is a Schmitt circuit. The load current IU is detected by the current detector CTU, and the current command value IU is detected by the comparator C1.
* ΕU = IU * -Find IU. This deviation εU is amplified by the current control circuit GU (S) to obtain eU
= GU (S) · εU is input to the pulse width modulation control circuit PWMC.
【0004】パルス幅変調制御回路PWMCでは、搬送
波発生器TRGが三角波Xを発生し、比較器C2 により
前記入力信号eU と比較して、シュミット回路SMを介
して自己消弧素子S1 ,S2 のゲート信号gU を作る。
図6は図5のPWM制御回路PWMCの動作を説明する
ためのタイムチャート図を示す、すなわち、 eU ≧Xのとき、gu =1で、S1 :オン(S2 :オ
フ) eU <Xのとき、gu =0で、S1 :オフ(S2 :オ
ン) となる。このとき、インバータの出力電圧VU は、直流
電源電圧を、Vd1=Vd2=Vd/2 とした場合、 S1 がオン(S2 はオフ)のとき、VU =+Vd/2 S1 がオフ(S2 はオン)のとき、VU =−Vd/2 となり、その平均値VU (破線で示す)は前記入力信号
eU に比例した値になる。従って、この入力信号eU は
インバータの電圧指令値となる。In the pulse width modulation control circuit PWMC, the carrier generator TRG generates a triangular wave X, which is compared with the input signal eU by the comparator C2 and the gates of the self-extinguishing elements S1 and S2 via the Schmitt circuit SM. Generate a signal gU.
FIG. 6 is a time chart for explaining the operation of the PWM control circuit PWMC of FIG. 5, that is, when eU ≧ X, gu = 1, S1: on (S2: off), and eU <X When gu = 0, S1 is off (S2: on). At this time, when the DC power supply voltage is Vd1 = Vd2 = Vd / 2, the output voltage VU of the inverter is VU = + Vd / 2 when S1 is on (S2 is off) and S1 is off (S2 is on) In this case, VU = -Vd / 2, and the average value VU (shown by a broken line) is a value proportional to the input signal eU. Therefore, this input signal eU becomes the voltage command value of the inverter.
【0005】IU * >IU の場合、偏差εU =IU * −
IU は正の値となり、電圧指令値eu が増加する。故
に、インバータの出力電圧Vu がeU に比例して増加
し、負荷電流IU を増やす。[0005] IU * > IU, deviation εU = IU * −
IU becomes a positive value, and the voltage command value eu increases. Therefore, the output voltage Vu of the inverter increases in proportion to eU, and the load current IU increases.
【0006】逆に、IU * <IU となった場合、偏差ε
U =IU * −IU は負の値となり、電圧指令値eU が減
少する。故に、インバータの出力電圧VU が減少し、負
荷電流IU を減らす。最終的に、IU =IU * となるよ
うに制御される。電流指令値IU * を正弦波状に変化さ
せれば、負荷電流IU もそれに追従して制御され、正弦
波電流を負荷LAODに供給することができる。On the contrary, IU * If <IU, the deviation ε
U = IU * −IU becomes a negative value, and the voltage command value eU decreases. Therefore, the output voltage VU of the inverter decreases, and the load current IU decreases. Finally, IU = IU * It is controlled so that Current command value IU * Is changed in the form of a sine wave, the load current IU is also controlled to follow the change, and a sine wave current can be supplied to the load LAOD.
【0007】このように、PWM制御インバータは電圧
指令値eU に比例した出力電圧VUを得ることができ、
可変電圧可変周波数電源として交流電動機の駆動装置な
どに広く用いられている。As described above, the PWM control inverter can obtain the output voltage VU proportional to the voltage command value eU,
It is widely used as a variable voltage variable frequency power supply in AC motor drive devices and the like.
【0008】[0008]
【発明が解決しようとする課題】しかし、従来のPWM
制御インバータは次のような問題点がある。インバータ
を構成する素子として、ゲートターンオフサイリスタ
(GTO)等が用いられるが、この素子を保護するため
素子に並列にスナバ回路が接続される。このスナバ回路
のコンデンサを初期化(放電)させるため、素子を一旦
オンさせた場合、一定時間オン状態を保たなければなら
ない。また、素子自体の特性からも最小オン、オフ時間
が決められており、ゲート信号のパルス幅もそれを満足
するように与えられる。However, the conventional PWM
The control inverter has the following problems. A gate turn-off thyristor (GTO) or the like is used as an element constituting the inverter. A snubber circuit is connected in parallel with the element to protect the element. In order to initialize (discharge) the capacitor of this snubber circuit, once the element is turned on, it must be kept on for a certain period of time. Further, the minimum on / off time is determined from the characteristics of the element itself, and the pulse width of the gate signal is given to satisfy the minimum on / off time.
【0009】図6において、+kmax および−kmax は
電圧指令値eU の上限値と下限値を表したもので、+k
max ≧eU ≧−kmax の範囲で、この電圧指令値eU に
比例した出力電圧VU が発生できる。In FIG. 6, + kmax and -kmax represent an upper limit value and a lower limit value of the voltage command value eU.
An output voltage VU proportional to the voltage command value eU can be generated in a range of max≥eU≥-kmax.
【0010】eU =+kmax のとき、ゲート信号gU =
0の期間がtoff となり、素子S2の最小オフ時間(素
子S1 の最小オン時間)を満足させている。同様に、e
u =−kmax のとき、ゲート信号gU =1の期間がtof
f となり、素子S1 の最小オン時間(素子S2 の最小オ
フ時間を)満足させている。When eU = + kmax, the gate signal gU =
The period of 0 is toff, which satisfies the minimum off time of the element S2 (minimum on time of the element S1). Similarly, e
When u = −kmax, the period of the gate signal gU = 1 is tof
f, which satisfies the minimum on-time of the element S1 (the minimum off-time of the element S2).
【0011】eU >+kmax またはeU <−kmax にな
るとゲート信号gU =0またはgU=1の期間がtoff
よりも短くなり、素子の最小オンまたはオフ時間を満足
させることができなくなる。そのため、リミッタ回路等
を設けて、電圧指令値eU を+kmax ≧eU ≧−kmax
の範囲に制限している。When eU> + kmax or eU <-kmax, the period of the gate signal gU = 0 or gU = 1 is toff.
And the minimum on or off time of the device cannot be satisfied. Therefore, a limiter circuit or the like is provided to change the voltage command value eU to + kmax ≧ eU ≧ −kmax.
Limited to the range.
【0012】例えば、キャリア周波数fc =500Hz
とした場合、三角波Xの周期Tは2msecとなり、最小オ
フ時間(または最小オン時間)toff =200μsec を
満足させるには、kmax =0.8になる。すなわち、こ
の場合のインバータの利用率は80%となり、あとの2
0%は無駄になる。利用率が低下した分インバータの容
量として大きいものを用意しなければならず、従来のP
WM制御インバータは不経済なシステムとなっていた。For example, carrier frequency fc = 500 Hz
In this case, the cycle T of the triangular wave X is 2 msec, and to satisfy the minimum off-time (or minimum on-time) toff = 200 μsec, kmax = 0.8. That is, the utilization rate of the inverter in this case is 80%, and the remaining 2
0% is wasted. A large inverter capacity must be prepared for the reduced utilization, and the conventional P
The WM control inverter was an uneconomical system.
【0013】本発明は以上の問題点に鑑みてなされたも
ので、素子の最小オン時間(素子S2 の最小オフ時間)
を確保しながら、かつ入力信号(電圧指令値)eの絶対
値が大きいときでも当該入力信号に比例した出力電圧を
発生できるように制御し、変換器の利用率を100%ま
で高められる電力変換器の制御方法およびその制御装置
を提供することを目的とする。The present invention has been made in view of the above problems, and has a minimum ON time of an element (a minimum OFF time of an element S2).
Power conversion that can increase the utilization factor of the converter to 100% while ensuring that the output voltage is proportional to the input signal even when the absolute value of the input signal (voltage command value) e is large. It is an object of the present invention to provide a method of controlling a vessel and a control device thereof.
【0014】[0014]
【課題を解決するための手段】前記目的を達成するた
め、請求項1に対応する発明は、パルス幅変調制御の電
力変換器において、当該電力変換器に与えられる電圧指
令値をe(−1≦e≦+1)、PWM制御の最大変調率
をkmax とした場合、−kmax ≦e≦+kmax のときは
通常のパルス幅変調制御により前記電力変換器の出力電
圧を制御し、According to a first aspect of the present invention, there is provided a power converter of pulse width modulation control, wherein a voltage command value given to the power converter is e (-1). ≦ e ≦ + 1), when the maximum modulation rate of the PWM control is kmax, and when −kmax ≦ e ≦ + kmax, the output voltage of the power converter is controlled by ordinary pulse width modulation control.
【0015】e<−kmax のときは制御パルスPi の幅
ti に、誤差時間Δtを加え、新たな制御パルスのパル
ス幅ti ′=ti +Δtを求め、当該パルス幅ti ′が
設定された時間ts に対して、ti ′≧ts のとき、そ
のままパルス幅ti ′の制御パルスを出力し、前記誤差
時間Δt=0をメモリに記憶し、前記誤差時間Δtを次
の制御パルスに加えるようにして制御するようにした電
力変換器の制御方法である。前記目的を達成するため、
請求項2に対応する発明は、パルス幅変調制御の電力変
換器において、当該電力変換器に与えられる電圧指令値
をe(−1≦e≦+1)、PWM制御の最大変調率をk
max とした場合、−kmax ≦e≦+kmax のときは通常
のパルス幅変調制御により前記電力変換器の出力電圧を
制御し、When e <-kmax, the error time .DELTA.t is added to the width ti of the control pulse Pi to obtain a new control pulse width ti '= ti + .DELTA.t, and the pulse width ti' is set to the set time ts. On the other hand, when ti'≥ts, the control pulse with the pulse width ti 'is output as it is, the error time .DELTA.t = 0 is stored in the memory, and the error time .DELTA.t is added to the next control pulse. This is a method for controlling the power converter. To achieve the above objective,
According to a second aspect of the present invention, in the power converter of the pulse width modulation control, the voltage command value given to the power converter is e (−1 ≦ e ≦ + 1), and the maximum modulation rate of the PWM control is k.
When −kmax ≦ e ≦ + kmax, the output voltage of the power converter is controlled by ordinary pulse width modulation control,
【0016】+kmax <eのときは制御パルスPi の幅
ti に、誤差時間Δtを加え、新たな制御パルスのパル
ス幅ti ′=ti +Δtを求め、当該パルス幅ti ′が
設定された時間ts に対してti ′<ts のとき、出力
パルス無しで、前記誤差時間Δt=ti ′を前記メモリ
に記憶し、前記誤差時間Δtを次の制御パルスに加える
ようにして制御するようにした電力変換器の制御方法で
ある。When + kmax <e, the error time .DELTA.t is added to the width ti of the control pulse Pi to obtain a new control pulse width ti '= ti + .DELTA.t, and the pulse width ti' is set at the set time ts. On the other hand, when ti '<ts, the power converter is configured to store the error time .DELTA.t = ti' in the memory without an output pulse and to control the error time .DELTA.t to be added to the next control pulse. Is a control method.
【0017】前記目的を達成するため、請求項3に対応
する発明は、パルス幅変調制御の入力信号と搬送波信号
との比較によって得られる制御パルスに基づき制御する
電力変換器において、According to a third aspect of the present invention, there is provided a power converter for controlling based on a control pulse obtained by comparing an input signal of pulse width modulation control with a carrier signal.
【0018】このパルス発信回路からのパルスおよび前
記制御パルスを入力し、前記制御パルスが設定時間より
狭いときは、その誤差信号Δtを記憶するメモリと、論
理演算を行って前記電力変換器を構成している素子に与
える出力信号を得る演算回路を備え、この演算回路は、
当該電力変換器に与えられる電圧指令値をe(−1≦e
≦+1)、PWM制御の最大変調率をkmax とした場
合、−kmax ≦e≦+kmax のときは通常のパルス幅変
調制御により前記電力変換器の出力電圧を制御し、When the pulse from the pulse transmission circuit and the control pulse are input and the control pulse is shorter than a set time, a memory for storing the error signal Δt and a logical operation are performed to constitute the power converter. And an arithmetic circuit for obtaining an output signal to be given to the element performing the arithmetic operation.
The voltage command value given to the power converter is e (−1 ≦ e
≤ +1), where the maximum modulation rate of the PWM control is kmax, and when -kmax ≤ e ≤ + kmax, the output voltage of the power converter is controlled by ordinary pulse width modulation control,
【0019】e<−kmax または+kmax <eのときは
制御パルスPi の幅ti に、誤差時間Δtを加え、新た
な制御パルスのパルス幅ti ′=ti +Δtを求め、当
該パルス幅ti ′が設定された時間ts に対して、ti
′≧ts のとき、そのままパルス幅ti ′の制御パル
スを出力し、前記誤差時間Δt=0をメモリに記憶し、
またti ′<ts のとき、出力パルス無しで、前記誤差
時間Δt=ti ′を前記メモリに記憶し、前記誤差時間
Δtを次の制御パルスに加えるようにして制御するよう
にしたことを特徴とする電力変換器の制御装置である。When e <-kmax or + kmax <e, the error time .DELTA.t is added to the width ti of the control pulse Pi to obtain a new control pulse width ti '= ti + .DELTA.t, and the pulse width ti' is set. For a given time ts, ti
When '≧ ts, a control pulse having a pulse width ti' is output as it is, and the error time Δt = 0 is stored in a memory.
When ti '<ts, the error time .DELTA.t = ti' is stored in the memory without an output pulse, and the control is performed by adding the error time .DELTA.t to the next control pulse. It is a control device of a power converter.
【0020】[0020]
【作用】請求項1〜請求項3のいずれか一つに記載の発
明によれば、次のような作用が得られる。すなわち、−
kmax ≦e≦+kmax のときは通常のパルス幅変調制御
により電力変換器の出力電圧を制御し、また、e<−k
max または+kmax <eのときは制御パルスPi の幅t
i に誤差時間Δt を加え、新たな制御パルスti′=ti
+Δtを求め、そのti ′と設定された時間ts を比
較し、ti ′≧ts のときは出力パルスを出して、ti
′<ts のときは出力パルスを出さないで、Δt=ti
′をメモリに記憶して、Δtを次の制御パルスに反映
させるように制御する。その結果、電圧指令値に比例し
た出力電圧が得られ、しかも素子の最小オフ時間(また
は最小オン時間)toff を満足させることができる。従
って、変換器の利用率を100%まで高めることが可能
となり、従来の問題点を解決することができる。According to the invention described in any one of the first to third aspects, the following effects can be obtained. That is,-
When kmax ≦ e ≦ + kmax, the output voltage of the power converter is controlled by ordinary pulse width modulation control, and e <−k
max or + kmax <e, width t of control pulse Pi
i, the error time Δt is added, and a new control pulse ti '= ti
+ .DELTA.t is obtained, the ti 'is compared with a set time ts, and when ti'≥ts, an output pulse is output to ti'.
When '<ts, no output pulse is issued and Δt = ti
'Is stored in the memory, and control is performed so that Δt is reflected in the next control pulse. As a result, an output voltage proportional to the voltage command value can be obtained, and the minimum off time (or minimum on time) toff of the element can be satisfied. Therefore, the utilization factor of the converter can be increased to 100%, and the conventional problems can be solved.
【0021】[0021]
【実施例】図1は、本発明のパルス幅変調制御(PWM
制御)の電力変換器のPWM制御方法を実施するための
回路の一部、すなわち、U相のみを示している。1 shows a pulse width modulation control (PWM) according to the present invention.
2 shows only a part of a circuit for implementing the PWM control method of the power converter of FIG.
【0022】図中において、Ga は電圧指令値eU が正
のとき、1を出力し、負のとき、0を出力する判別回
路、SW1とSW2は判別回路Ga の出力信号に応じて動作
するスイッチ回路、CALは後述するように制御パルス
Pi の幅ti が設定時間ts より狭いとき、その誤差時
間Δtを記憶メモリを有する演算回路、TCONTは設
定時間ts の幅のパルスPs を出力するパルス回路及び
INV1,INV2,INV3は反転回路から構成され
ている。この構成は、V,W相も同様である。次に、制
御動作について説明する。ただし、電圧指令値eU が正
の場合で、判別信号Sk =1で行う。In the figure, Ga is a discriminating circuit that outputs 1 when the voltage command value eU is positive and outputs 0 when it is negative, and SW1 and SW2 are switches that operate in accordance with the output signal of the discriminating circuit Ga. Circuit, CAL is an arithmetic circuit having a memory for storing the error time Δt when the width ti of the control pulse Pi is smaller than the set time ts, TCONT is a pulse circuit for outputting a pulse Ps having a width of the set time ts, as will be described later. INV1, INV2, and INV3 are composed of inverting circuits. This configuration is the same for the V and W phases. Next, the control operation will be described. However, the determination is performed with the discrimination signal Sk = 1 when the voltage command value eU is positive.
【0023】図5において、電圧指令値eU と搬送波発
生器TRGが三角波Xの比較によって得られた制御パル
スPi (gU )は図1のスイッチSW1のb端子と反転回
路INV1に入力され、電圧指令値eU は判別回路Ga
に入力される。またINV1の出力IPi はスイッチS
W1のc端子に入力し、Ga の出力信号Sk はスイッチS
W1,SW2に入力する。In FIG. 5, a voltage command value eU and a control pulse Pi (gU) obtained by comparing the triangular wave X by the carrier generator TRG are inputted to the terminal b of the switch SW1 and the inverting circuit INV1 in FIG. The value eU is determined by the discriminating circuit Ga.
Is input to The output IPi of INV1 is the switch S
W1 is input to terminal c, and Ga output signal Sk is applied to switch S
Input to W1 and SW2.
【0024】次にスイッチSW1は、信号Sk =1のとき
b端子に接続され、a端子の出力Pi は演算回路CAL
とパルス回路TCONTに入力する。TCONTは入力
パルスPi に同期したパルスPs を出力し、演算回路C
ALに入力する。演算回路CALは入力されたPi とP
s を用いて、論理演算を行ってパルスPo を出力し、ス
イッチSW2のe端子と反転回路INV2に入力し、IN
V2の出力IPo はスイッチSW2のf端子に入力する。
スイッチSW2はe端子に接続され(Sk =1)、その出
力端子dはS1 を出力し、一方は反転回路INV3を介
して、出力信号S2 を出力する。信号Sk =0の場合は
スイッチSW1とSW2は端子cとfに接続され、信号IP
i とIPo が使われる。図2に演算回路CALの演算フ
ローチャートを示す。図において、ti (Iti )はス
イッチSW1で選択された入力パルスPi (IPi )のパ
ルス幅、ts は設定時間用パルスPs の幅を示す。Next, the switch SW1 is connected to the terminal b when the signal Sk = 1, and the output Pi of the terminal a is connected to the arithmetic circuit CAL.
Is input to the pulse circuit TCONT. TCONT outputs a pulse Ps synchronized with the input pulse Pi, and outputs
Input to AL. The arithmetic circuit CAL receives the input Pi and P
s, a logical operation is performed to output a pulse Po, and the pulse Po is input to the e terminal of the switch SW2 and the inverting circuit INV2.
The output IPo of V2 is input to the f terminal of the switch SW2.
The switch SW2 is connected to the terminal e (Sk = 1), and its output terminal d outputs S1, and one outputs an output signal S2 via the inverting circuit INV3. When the signal Sk = 0, the switches SW1 and SW2 are connected to the terminals c and f, and the signal IP
i and IPo are used. FIG. 2 shows a calculation flowchart of the calculation circuit CAL. In the figure, ti (Iti) indicates the pulse width of the input pulse Pi (IPi) selected by the switch SW1, and ts indicates the width of the set time pulse Ps.
【0025】初めに、パルス幅ti (Iti )が入力さ
れると、メモリ(処理1)で得られたΔtが加算され、
その加算値ti ′=ti +Δtは比較部へ入力される。
比較部では設定時間ts に対して、ti ′≧ts のと
き、そのままti ′のパルス幅の制御パルスを出力し、
誤差時間Δt=0を前記メモリに記憶し、First, when the pulse width ti (Iti) is input, Δt obtained in the memory (Process 1) is added, and
The added value ti '= ti + .DELTA.t is input to the comparing section.
The comparison unit outputs a control pulse having a pulse width of ti 'as it is when ti'≥ts with respect to the set time ts,
Storing the error time Δt = 0 in the memory;
【0026】ti ′<ts のとき、出力パルス無しで、
誤差時間Δt=ti ′をメモリに記憶する。すなわち、
当該誤差時間Δtを次の制御パルスに加えて新たな制御
パルスを発生するように演算を行っている。次に、本発
明のPWM制御動作波形を示す。図3は電圧指令値eU
が正で、Sk =1の場合である。When ti '<ts, without output pulse,
The error time .DELTA.t = ti 'is stored in the memory. That is,
The calculation is performed so that the error time Δt is added to the next control pulse to generate a new control pulse. Next, the PWM control operation waveform of the present invention is shown. FIG. 3 shows the voltage command value eU.
Is positive and Sk = 1.
【0027】図において、tinは電圧指令値eU と三角
波Xの比較で得られる制御パルスPi のパルス幅で、t
s は設定時間(=toff :素子の最小オフ時間)を表し
ている(nは入力パルス幅の番号)。In the figure, tin is the pulse width of the control pulse Pi obtained by comparing the voltage command value eU and the triangular wave X, and
s represents a set time (= toff: minimum off time of the element) (n is an input pulse width number).
【0028】初めに、Δt=0(初期値)で、第1番目
の制御パルス幅ti1が入力されると、新たな制御パルス
幅ti1=ti1+Δtに修正され、ti1′<ts で、制御
パルス幅ti1′は出力されない。その結果、Δt=ti
1′となり、メモリに記憶される。次に第2番目の制御
パルス幅ti2が入力されるとti2′=ti2+Δtに修正
され、ti2′≧ts で、制御パルス幅ti2′が出力さ
れ、Δt=0となる。First, when Δt = 0 (initial value) and the first control pulse width ti1 is input, the control pulse width is modified to a new control pulse width ti1 = ti1 + Δt, and when ti1 ′ <ts, the control pulse width is changed. ti1 'is not output. As a result, Δt = ti
1 'and stored in the memory. Next, when the second control pulse width ti2 is input, it is corrected to ti2 '= ti2 + .DELTA.t, and when ti2'≥ts, the control pulse width ti2' is output, and .DELTA.t = 0.
【0029】第3番目の制御パルス幅ti3が入力する
と、第1番目のときと同様に修正された制御パルス幅t
i3′は、ti3′<ts で制御パルスti3′は出力され
ず、Δt=ti3′となる。第4番目の制御パルス幅ti4
が入力すると、ti4はti4′=ti4+Δtに修正される
が、ti4′<ts のため、ti4′は出力されない。その
結果、Δtは新たな誤差時間Δt′=Δt+ti4とな
る。When the third control pulse width ti3 is input, the control pulse width t is corrected as in the first control pulse width t i3.
For i3 ', when ti3'<ts, the control pulse ti3 'is not output and .DELTA.t = ti3'. Fourth control pulse width ti4
Is input, ti4 is corrected to ti4 '= ti4 + .DELTA.t, but ti4' is not output because ti4 '<ts. As a result, Δt becomes a new error time Δt ′ = Δt + ti4.
【0030】第5番目の制御パルス幅ti5は設定時間t
s より幅広いが、ti5はti5′=ti5+Δt′に修正さ
れ、ti5′≧ts で、制御パルスti5が出力され、Δt
=0となる。図4は電圧指令値eU が負で、Sk =0の
場合を示す。The fifth control pulse width ti5 is equal to the set time t.
wider than s, but ti5 is modified to ti5 '= ti5 + .DELTA.t', and if ti5'≥ts, a control pulse ti5 is output, and .DELTA.t
= 0. FIG. 4 shows a case where the voltage command value eU is negative and Sk = 0.
【0031】入力パルスPi はINV1によって反転さ
れ、IPi として演算回路CALに入力し、図3と同様
な演算を行う。その出力パルスPo はINV2によって
反転され、IPo からゲート信号S1 とS2 が作られ
る。The input pulse Pi is inverted by INV1 and input to the arithmetic circuit CAL as IPi to perform the same operation as in FIG. The output pulse Po is inverted by INV2 to produce gate signals S1 and S2 from IPo.
【0032】以上のように、修正された制御パルスPi
の幅ti ′と設定時間ts を比較し、ti ′≧ts のと
きはそのまま制御パルスti ′を出力し、ti ′<ts
のときは制御パルスti ′は出力しないで、誤差時間Δ
t=ti ′として、メモリに記憶する。そのΔtは次の
制御パルスに反映させるようにすることで、電圧指令値
eU に比例した出力電圧が得られ、電力変換器の利用率
を向上させることができる。As described above, the modified control pulse Pi
Is compared with the set time ts. If ti'≥ts, the control pulse ti 'is output as it is, and ti'<ts
In this case, the control pulse ti 'is not output and the error time .DELTA.
It is stored in the memory as t = ti '. By reflecting the Δt in the next control pulse, an output voltage proportional to the voltage command value eU can be obtained, and the utilization rate of the power converter can be improved.
【0033】[0033]
【発明の効果】本発明の電力変換器の制御方法およびそ
の制御装置によれば、制御パルスPiの幅ti に誤差時
間Δtを加え、新たな制御パルスti ′=ti +Δtを
求め、そのti ′と設定された時間ts を比較し、その
結果に応じて制御パルスを出力することで、電圧指令値
eU がPWM制御の最大変調率kmax より大きい領域で
も、連続して当該電圧指令値eU に比例した出力電圧V
U が得られ、かつ、変換器を構成する素子の最小オン時
間あるいは最小オフ時間を満足させることが可能とな
る。この結果、インバータやコンバータ等の電力変換器
をPWM制御する場合、当該変換器の利用率を大幅に向
上させることができ、その分直流電源の電圧Vd を低く
することが可能となり、変換器の小形軽量化、効率向上
およびコストダウンが達成できるようになる。According to the power converter control method and control apparatus of the present invention, the error time .DELTA.t is added to the width ti of the control pulse Pi to obtain a new control pulse ti '= ti + .DELTA.t. By comparing the set time ts with the set time ts and outputting a control pulse according to the result, the voltage command value eU is continuously proportional to the voltage command value eU even in a region where the voltage command value eU is larger than the maximum modulation rate kmax of the PWM control. Output voltage V
U can be obtained, and the minimum on-time or minimum off-time of the elements constituting the converter can be satisfied. As a result, when PWM control is performed on a power converter such as an inverter or a converter, the utilization factor of the converter can be significantly improved, and the voltage Vd of the DC power supply can be reduced accordingly, and the Small size, light weight, efficiency improvement and cost reduction can be achieved.
【図1】本発明の電力変換器の制御装置の一実施例を示
す制御ブロック図。FIG. 1 is a control block diagram showing one embodiment of a control device for a power converter according to the present invention.
【図2】図1の演算処理を説明するためのフローチャー
ト。FIG. 2 is a flowchart for explaining the calculation processing of FIG. 1;
【図3】図1で電圧指令値が正の場合のPWM制御動作
を説明するための図。FIG. 3 is a diagram for explaining a PWM control operation when a voltage command value is positive in FIG. 1;
【図4】図1で電圧指令値が負の場合のPWM制御動作
を説明するための図。FIG. 4 is a diagram for explaining a PWM control operation when the voltage command value is negative in FIG.
【図5】(a),(b)はそれぞれ電力変換器の主回路
と負荷電流制御ブロックを示す図。FIGS. 5A and 5B are diagrams showing a main circuit and a load current control block of the power converter, respectively.
【図6】従来のPWM制御動作を説明するための図。FIG. 6 is a diagram for explaining a conventional PWM control operation.
Vd1,Vd2…直流電圧源、S1 ,S2 …自己消弧素子、
D1, D2 …フリーホイリングダイオード、LOAD…
負荷、CTU …電流検出器、CU1,CU2…比較器、GU
(S)…電流制御補償回路、PWMC…PWM制御回
路、TRG…三角波発生器、SM…シュミット回路、G
a …判別回路、SW1,SW2…スイッチ回路、TCONT
…パルス回路、CAL…演算回路、INV1,INV
2,INV3…反転回路。Vd1, Vd2: DC voltage source, S1, S2: self-extinguishing element,
D1, D2 ... free-wheeling diode, LOAD ...
Load, CTU: Current detector, CU1, CU2: Comparator, GU
(S): current control compensation circuit, PWMC: PWM control circuit, TRG: triangular wave generator, SM: Schmitt circuit, G
a: discrimination circuit, SW1, SW2: switch circuit, TCONT
... Pulse circuit, CAL ... Calculation circuit, INV1, INV
2, INV3 ... inverting circuit.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 7/515 H02M 7/537 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 7/48 H02M 7/515 H02M 7/537
Claims (3)
て、 当該電力変換器に与えられる電圧指令値をe(−1≦e
≦+1)、PWM制御の最大変調率をkmax とした場
合、 −kmax ≦e≦+kmax のときは通常のパルス幅変調制
御により前記電力変換器の出力電圧を制御し、 e<−kmax のときは制御パルスPi の幅ti に、誤差
時間Δtを加え、新たな制御パルスのパルス幅ti ′=
ti +Δtを求め、当該パルス幅ti ′が設定された時
間ts に対して、ti ′≧ts のとき、そのままパルス
幅ti ′の制御パルスを出力し、前記誤差時間Δt=0
をメモリに記憶し、前記誤差時間Δtを次の制御パルス
に加えるようにして制御するようにしたことを特徴とす
る電力変換器の制御方法。1. A power converter of pulse width modulation control, wherein a voltage command value given to the power converter is e (−1 ≦ e
≤ +1), where the maximum modulation rate of the PWM control is kmax, the output voltage of the power converter is controlled by the normal pulse width modulation control when -kmax ≤ e ≤ + kmax, and when e <-kmax The error time Δt is added to the width ti of the control pulse Pi, and the pulse width ti '=
ti + .DELTA.t is obtained. When ti'≥ts with respect to the time ts at which the pulse width ti 'is set, a control pulse having the pulse width ti' is output as it is, and the error time .DELTA.t = 0
Is stored in a memory, and control is performed by adding the error time Δt to a next control pulse.
て、 当該電力変換器に与えられる電圧指令値をe(−1≦e
≦+1)、PWM制御の最大変調率をkmax とした場
合、 −kmax ≦e≦+kmax のときは通常のパルス幅変調制
御により前記電力変換器の出力電圧を制御し、 +kmax <eのときは制御パルスPi の幅ti に、誤差
時間Δtを加え、新たな制御パルスのパルス幅ti ′=
ti +Δtを求め、当該パルス幅ti ′が設定された時
間ts に対してti ′<ts のとき、出力パルス無し
で、前記誤差時間Δt=ti ′を前記メモリに記憶し、
前記誤差時間Δtを次の制御パルスに加えるようにして
制御するようにしたことを特徴とする電力変換器の制御
方法。2. A power converter of pulse width modulation control, wherein a voltage command value given to the power converter is e (−1 ≦ e
≤ +1), where the maximum modulation rate of the PWM control is kmax, the output voltage of the power converter is controlled by the normal pulse width modulation control when -kmmax ≤ e ≤ + kmmax, and the control is performed when + kmmax <e. The error time Δt is added to the width ti of the pulse Pi, and the pulse width ti '=
ti + .DELTA.t, and when the pulse width ti 'is ti'<ts with respect to the set time ts, the error time .DELTA.t = ti 'is stored in the memory without an output pulse;
A control method for a power converter, wherein the control is performed by adding the error time Δt to a next control pulse.
号との比較によって得られる制御パルスに基づき制御す
る電力変換器において、 このパルス発信回路からのパルスおよび前記制御パルス
を入力し、前記制御パルスが設定時間より狭いときは、
その誤差信号Δtを記憶するメモリと、論理演算を行っ
て前記電力変換器を構成している素子に与える出力信号
を得る演算回路を備え、 この演算回路は、当該電力変換器に与えられる電圧指令
値をe(−1≦e≦+1)、PWM制御の最大変調率を
kmax とした場合、 −kmax ≦e≦+kmax のときは通常のパルス幅変調制
御により前記電力変換器の出力電圧を制御し、 e<−kmax または+kmax <eのときは制御パルスP
i の幅ti に、誤差時間Δtを加え、新たな制御パルス
のパルス幅ti ′=ti +Δtを求め、当該パルス幅t
i ′が設定された時間ts に対して、ti ′≧ts のと
き、そのままパルス幅ti ′の制御パルスを出力し、前
記誤差時間Δt=0をメモリに記憶し、またti ′<t
s のとき、出力パルス無しで、前記誤差時間Δt=ti
′を前記メモリに記憶し、前記誤差時間Δtを次の制
御パルスに加えるようにして制御するようにしたことを
特徴とする電力変換器の制御装置。3. A power converter for performing control based on a control pulse obtained by comparing an input signal of pulse width modulation control with a carrier signal, comprising the steps of: receiving a pulse from the pulse transmission circuit and the control pulse; Is smaller than the set time,
A memory for storing the error signal Δt, and an arithmetic circuit for performing a logical operation to obtain an output signal to be applied to the elements constituting the power converter, and the arithmetic circuit includes a voltage command applied to the power converter. When the value is e (−1 ≦ e ≦ + 1) and the maximum modulation rate of the PWM control is kmax, the output voltage of the power converter is controlled by the normal pulse width modulation control when −kmax ≦ e ≦ + kmmax. , E <−kmax or + kmax <e, the control pulse P
The error time .DELTA.t is added to the width ti of i to obtain a pulse width ti '= ti + .DELTA.t of a new control pulse.
When ti'≥ts with respect to the set time ts for i ', the control pulse having the pulse width ti' is output as it is, the error time .DELTA.t = 0 is stored in the memory, and ti '<t
s, the error time Δt = ti without an output pulse
′ Is stored in the memory, and the error time Δt is added to the next control pulse for control.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05041468A JP3113117B2 (en) | 1993-03-02 | 1993-03-02 | Power converter control method and control device thereof |
CA002114679A CA2114679C (en) | 1993-02-04 | 1994-02-01 | Power converter control system |
KR94002122A KR970008836B1 (en) | 1993-02-04 | 1994-02-04 | Control device for power converter |
DE4403491A DE4403491A1 (en) | 1993-02-04 | 1994-02-04 | Converter control system |
CN94101355A CN1049773C (en) | 1993-02-04 | 1994-02-04 | Power converter control system |
US08/648,396 US5633788A (en) | 1993-02-04 | 1996-05-15 | Power converter control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05041468A JP3113117B2 (en) | 1993-03-02 | 1993-03-02 | Power converter control method and control device thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06253547A JPH06253547A (en) | 1994-09-09 |
JP3113117B2 true JP3113117B2 (en) | 2000-11-27 |
Family
ID=12609208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05041468A Expired - Lifetime JP3113117B2 (en) | 1993-02-04 | 1993-03-02 | Power converter control method and control device thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3113117B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112005000586T5 (en) * | 2004-03-17 | 2007-02-01 | Kabushiki Kaisha Yaskawa Denki | A motor control apparatus and method for generating a modulation wave command of a PWM inverter of said motor control apparatus |
-
1993
- 1993-03-02 JP JP05041468A patent/JP3113117B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06253547A (en) | 1994-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04275059A (en) | Controller for neutral point clamp type power conversion device | |
US5633788A (en) | Power converter control system | |
JP3113117B2 (en) | Power converter control method and control device thereof | |
HU226738B1 (en) | Method for processing pwm waves | |
JP2923727B2 (en) | Power converter | |
KR100902940B1 (en) | System for controlling switch of single-phase double conversion ups | |
JPH09233823A (en) | Ac-dc converter and its controller | |
JP3029305B2 (en) | Neutral point clamp type power converter controller | |
JP3207582B2 (en) | Neutral point clamp type power converter control method and control device | |
JPH05207753A (en) | Control method for clamped neutral point type inverter | |
JPH07177753A (en) | Control method and equipment for power converter unit | |
JP2005176600A (en) | Control unit of electric vehicle | |
JP2577514B2 (en) | Control method of neutral point clamp type power converter | |
JP2588352B2 (en) | Control device for power converter | |
JP3115160B2 (en) | Power converter | |
JP3253694B2 (en) | Neutral point clamp type power converter controller | |
JP7523693B2 (en) | Control unit of power converter and power conversion device | |
JPH11196582A (en) | Single-phase input three-phase output power converter | |
JP3463169B2 (en) | Power converter | |
JPS594947B2 (en) | Control method for self-excited inverter device | |
JP3222490B2 (en) | POWER CONVERTER AND CONTROL METHOD THEREOF | |
JP2000092857A (en) | Power conversion device | |
JPH09285133A (en) | Controller of power converter | |
JP2002238266A (en) | Controller for pulse width modulation system inverter | |
KR0157948B1 (en) | Pwm controlling method for gto inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |