JP3106436B2 - Optoelectronic integrated circuits - Google Patents

Optoelectronic integrated circuits

Info

Publication number
JP3106436B2
JP3106436B2 JP03194527A JP19452791A JP3106436B2 JP 3106436 B2 JP3106436 B2 JP 3106436B2 JP 03194527 A JP03194527 A JP 03194527A JP 19452791 A JP19452791 A JP 19452791A JP 3106436 B2 JP3106436 B2 JP 3106436B2
Authority
JP
Japan
Prior art keywords
power supply
stage
channel
preamplifier
terminal connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03194527A
Other languages
Japanese (ja)
Other versions
JPH0537251A (en
Inventor
吾朗 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP03194527A priority Critical patent/JP3106436B2/en
Priority to US07/921,027 priority patent/US5432470A/en
Priority to CA002074985A priority patent/CA2074985C/en
Priority to EP92113126A priority patent/EP0525807B1/en
Priority to EP96113911A priority patent/EP0751636B1/en
Priority to KR1019920013846A priority patent/KR960008579B1/en
Priority to DE69231527T priority patent/DE69231527T2/en
Priority to DE69219687T priority patent/DE69219687T2/en
Publication of JPH0537251A publication Critical patent/JPH0537251A/en
Application granted granted Critical
Publication of JP3106436B2 publication Critical patent/JP3106436B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は光ファイバ通信の受光部
分等に用いられる光電子集積回路(OEICアレイ)に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optoelectronic integrated circuit (OEIC array) used for a light receiving portion of optical fiber communication.

【0002】[0002]

【従来の技術】従来、この種のOEICアレイとして
は、以下の文献の1833〜1834ページに開示されたものが
あり、その概略構成は図2の回路図に示される。
2. Description of the Related Art Conventionally, as this kind of OEIC array, there is an OEIC array disclosed on pages 1833 to 1834 of the following literature, and its schematic configuration is shown in a circuit diagram of FIG.

【0003】Electronics Letters,vol.26,No.22,25th
October 1990 「MONOLITHIC INTEGRATION OF AN InP/I
nGaAs FOUR-CHANNEL TRANSIMPEDANCE OPTICAL RECEIVER
ARRAY」 このOEICアレイにおいては光受信器を構成する4チ
ャネルの光入力チャネルがモノリシックに集積されてい
る。そのうちの1つである第1チャネルは、PINホト
ダイオードPD1 、入力抵抗Rf1、接合形トランジスタ
11〜Q19およびレベルシフトダイオードLSD1 から
構成されている。このうちのトランジスタQ11〜Q
13は、ホトダイオードPD1 で光電変換された電気信号
を増幅する増幅段を構成している。また、トランジスタ
14,Q15およびダイオードLSD1 は、増幅段から出
力された増幅信号の直流電圧レベルを変換するレベルシ
フト段を構成している。また、トランジスタQ16〜Q19
は、光受信出力O/P1 の出力インピーダンスを低下さ
せ、ファンアウトを確保するためのソースホロワ段を構
成している。他の第2,第3,第4チャネルもこの第1
チャネルと同様な回路構成になっている。なお、同図に
おいて第2,第3チャネルの図示は省略している。ま
た、レベルシフト段はトランスインピーダンス型回路に
固有な段であり、必ずしもプリアンプに必要とは限らな
いが、ソースホロワ段は、出力端に接続される外部回路
を駆動するために不可欠のものである。
[0003] Electronics Letters, vol. 26, No. 22, 25th
October 1990 `` MONOLITHIC INTEGRATION OF AN InP / I
nGaAs FOUR-CHANNEL TRANSIMPEDANCE OPTICAL RECEIVER
ARRAY ”In this OEIC array, four optical input channels constituting an optical receiver are monolithically integrated. The first channel is one of them, PIN photodiode PD 1, the input resistor R f1, and a junction transistor Q 11 to Q 19 and the level shift diode LSD 1. The transistors Q 11 to Q 11
13 constitute an amplifying stage for amplifying an electrical signal photoelectrically converted by the photodiode PD 1. Further, the transistors Q 14 and Q 15 and the diode LSD 1 constitute a level shift stage for converting the DC voltage level of the amplified signal output from the amplification stage. Also, the transistors Q 16 to Q 19
Reduces the output impedance of the light reception output O / P 1, constitute a source follower stage to ensure fanout. The other second, third, and fourth channels also
It has the same circuit configuration as the channel. The illustration of the second and third channels is omitted in FIG. The level shift stage is a stage unique to the transimpedance type circuit, and is not always necessary for the preamplifier. However, the source follower stage is indispensable for driving an external circuit connected to the output terminal.

【0004】また、以下の文献に開示されたOEICア
レイもあり、その概略構成は図3の回路図に示される。
There is also an OEIC array disclosed in the following document, and its schematic configuration is shown in a circuit diagram of FIG.

【0005】Optical Fiber Communication Conferenc
e,Tuesday,Feburary 19,1991,Lecture No.TuB2 「High-
speed eight-channel optoelectronic integrated rece
iverarrays comprising GaInAs pin PDs and AlInAs/Ga
InAs HEMTs」 このOEICアレイにおいては8チャネルの光入力チャ
ネルがモノリシックに集積されている。そのうちの1つ
である第1チャネルは、PINホトダイオードPD1
抵抗R11〜R14および高電子移動度トランジスタ(HE
MT)Q11〜Q15から構成されている。このうちのトラ
ンジスタQ11および抵抗R12は増幅段を構成している。
また、トランジスタQ12〜Q15および抵抗R13, R14
2段構成のソースホロワ段を形成している。
[0005] Optical Fiber Communication Conferenc
e, Tuesday, Feburary 19,1991, Lecture No.TuB2 `` High-
speed eight-channel optoelectronic integrated rece
iverarrays comprising GaInAs pin PDs and AlInAs / Ga
InAs HEMTs "In this OEIC array, eight optical input channels are monolithically integrated. One of the first channels is a PIN photodiode PD 1 ,
Resistor R 11 to R 14 and the high electron mobility transistor (HE
And a MT) Q 11 ~Q 15. The transistors Q 11 and resistors R 12 of constitutes the amplifier stage.
The transistor Q 12 to Q 15 and resistors R 13, R 14 forms a source follower stage of two-stage configuration.

【0006】[0006]

【発明が解決しようとする課題】上記従来の図2に示さ
れるOEICアレイにおける各プリアンプへの電源供給
は、増幅段およびレベルシフト段については、各チャネ
ルに共通した電源配線を介して電源VDD1 が供給される
ことにより行われている。また、ソースホロワ段につい
ては、各チャネルに共通した別の電源配線を介して電源
DD2 が供給されることにより行われている。一方、図
3に示されるOEICアレイにおける各プリアンプへの
電源供給は、各プリアンプを構成する全ての段につい
て、各チャネルに共通した電源配線を介して電源VDD
供給されることにより行われている。このように構成さ
れた上記従来の各OEICアレイにおいては、入力信号
に起因してレベルシフト段やソースホロワ段に後述する
ように大きな変調電流が生じる。このため、これら各段
に電源供給する電源にはこの変調電流に起因して大きな
変動が生じる。この電源電圧変動はこれら各段に共通に
接続されている各チャネルの電源に影響を与える。すな
わち、光入力信号によってあるチャネルに生じた電源電
圧変動の影響は他のチャネルの電源にも及び、他のチャ
ネルの出力端子に電圧変動が生じる。すなわち、各チャ
ネル間においてクロストークが発生する。この結果、こ
のクロストークに起因し、各チャネルに形成されている
各光受信回路の最小受信感度が劣化してしまう問題が発
生した。
The power supply to each preamplifier in the conventional OEIC array shown in FIG. 2 is performed by a power supply V DD1 via a power supply line common to each channel in the amplification stage and the level shift stage. Is supplied. In the source follower stage, power supply V DD2 is supplied via another power supply wiring common to each channel. On the other hand, the power supply to each preamplifier in the OEIC array shown in FIG. 3 is performed by supplying the power supply V DD via a power supply line common to each channel for all stages constituting each preamplifier. I have. In each of the above-described conventional OEIC arrays configured as described above, a large modulation current is generated in the level shift stage and the source follower stage due to an input signal as described later. For this reason, large fluctuations occur in the power supply for supplying power to these stages due to the modulation current. This power supply voltage variation affects the power supply of each channel commonly connected to these stages. That is, the influence of the power supply voltage fluctuation generated in one channel by the optical input signal also affects the power supply of another channel, and the voltage fluctuation occurs at the output terminal of another channel. That is, crosstalk occurs between the channels. As a result, there arises a problem that the minimum receiving sensitivity of each optical receiving circuit formed in each channel is deteriorated due to the crosstalk.

【0007】このクロストークが発生する主要な原因は
次のように考えられる。
The main cause of the crosstalk is considered as follows.

【0008】図3に示されるHEMTを用いたOEIC
アレイについては、このOEICアレイを簡略図示した
図4を用いて以下のように説明される。つまり、例え
ば、第1チャネルに入力された光信号がホトダイオード
PD1 で電気信号に変換され、増幅段およびソースホロ
ワ段から構成されるプリアンプで増幅される際に、光信
号入力に起因した大きな変調電流ΔIm1が発生したとす
る。この変調電流ΔIm1はソースホロワ段においてその
90%以上が発生する。そして、この変調電流ΔIm1
抵抗Rp の配線を流れることにより、電圧変動ΔVD
生じる。この配線抵抗Rp は、各プリアンプに共通に電
源供給するための電源端子VDD部に図示のように等価的
に表され、これに上記の変調電流ΔIm1が流れることに
よって電圧変動ΔVD (=ΔIm1×Rp )が生じる。こ
の電圧変動ΔVD はそのまま他のチャネルのプリアンプ
の電源電圧変動になる。一般に、電源電圧が変動すると
プリアンプの出力電圧は変動する。従って、あるチャネ
ルに光信号が入力されると、他のチャネルのプリアンプ
の電源電圧は変動し、これが他のチャネルの出力電圧を
変動させてクロストークが発生する。
OEIC using HEMT shown in FIG.
The array will be described below with reference to FIG. 4 which schematically illustrates the OEIC array. That is, for example, an optical signal inputted to the first channel is converted into an electrical signal by photodiode PD 1, when it is amplified by a preamplifier comprised of amplifier stages and the source follower stage, a large modulation current due to the optical signal input It is assumed that ΔI m1 has occurred. 90% or more of the modulation current ΔI m1 is generated in the source follower stage. Then, when the modulation current ΔI m1 flows through the wiring of the resistor R p , a voltage fluctuation ΔV D occurs. The wiring resistance R p is equivalently represented as shown to the power supply terminal V DD portion for supplying power commonly to the respective preamplifier, to which said modulation current [Delta] I m1 voltage fluctuation by the flow [Delta] V D ( = ΔI m1 × R p ). This voltage fluctuation ΔV D becomes the power supply voltage fluctuation of the preamplifier of another channel as it is. Generally, when the power supply voltage fluctuates, the output voltage of the preamplifier fluctuates. Therefore, when an optical signal is input to a certain channel, the power supply voltage of the preamplifier of another channel fluctuates, which fluctuates the output voltage of another channel, and crosstalk occurs.

【0009】また、図2に示される接合形トランジスタ
を用いたOEICアレイにおいても、光信号入力に起因
した変調電流が生じる。この変調電流は、レベルシフト
段やソースホロワ段においてその90%以上が発生す
る。各プリアンプの増幅段とレベルシフト段とには、共
通の電源配線を介して電源電圧VDD1が供給されてい
る。このため、ある1つのプリアンプのレベルシフト段
に変調電流が生じると、上記と同様に共通の電源配線に
電圧変動ΔVD が生じる。この電圧変動ΔVD はこの電
源配線を介して他のチャネルのプリアンプの電源電圧を
変化させ、出力電圧を変動させる。すなわち、あるチャ
ネルに入力された光信号によって他のチャネルの出力電
圧は変動し、クロストークが発生する。
Also, in the OEIC array using the junction type transistors shown in FIG. 2, a modulation current is generated due to an optical signal input. 90% or more of the modulation current is generated in the level shift stage and the source follower stage. The power supply voltage V DD1 is supplied to the amplification stage and the level shift stage of each preamplifier via a common power supply line. For this reason, when a modulation current is generated in a level shift stage of a certain preamplifier, a voltage fluctuation ΔV D is generated in the common power supply wiring as described above. This voltage fluctuation ΔV D changes the power supply voltage of the preamplifier of another channel via this power supply wiring, and fluctuates the output voltage. That is, the output voltage of another channel fluctuates due to an optical signal input to a certain channel, and crosstalk occurs.

【0010】プリアンプの電源電圧が変動すると出力電
圧が変動する理由は次の通りである。つまり、図4に示
したように、プリアンプは増幅段,レベルシフト段,ソ
ースホロワ段から構成される。このうち、レベルシフト
段とソースホロワ段の出力電圧は電源電圧が変化しても
ほとんど変化しない。しかしながら、増幅段の出力電圧
は、電源電圧変動の50%から100%の範囲で変動
し、電圧変動に対して敏感である。このため、ある1つ
のプリアンプの増幅段の出力に電源電圧変動に起因した
電圧変動が生じると、ソースホロワ段やレベルシフト段
にはこの電圧変動の影響がそのまま及んでしまう。すな
わち、プリアンプの電源電圧が変動すると出力電圧は変
動してしまう。
The reason why the output voltage fluctuates when the power supply voltage of the preamplifier fluctuates is as follows. That is, as shown in FIG. 4, the preamplifier includes an amplification stage, a level shift stage, and a source follower stage. Of these, the output voltages of the level shift stage and the source follower stage hardly change even when the power supply voltage changes. However, the output voltage of the amplification stage fluctuates in the range of 50% to 100% of the power supply voltage fluctuation and is sensitive to the voltage fluctuation. For this reason, when a voltage fluctuation due to a power supply voltage fluctuation occurs in the output of the amplification stage of a certain preamplifier, the influence of the voltage fluctuation directly affects the source follower stage and the level shift stage. That is, when the power supply voltage of the preamplifier fluctuates, the output voltage fluctuates.

【0011】このような要因によって生じるクロストー
クにより、前述したように、各チャネルに形成されてい
る各光受信回路の最小受信感度は劣化してしまう。
As described above, the minimum receiving sensitivity of each optical receiving circuit formed in each channel is degraded by the crosstalk caused by such factors.

【0012】[0012]

【課題を解決するための手段】本発明はこのような課題
を解決するためになされたもので、半導体基板上に複数
集積されたプリアンプは、ゲート端子が受光素子に、ソ
ース端子が基準電位線に、ドレイン端子が負荷を介して
第1の電源配線にそれぞれ接続された第1の電界効果ト
ランジスタを含む増幅段と、ゲート端子が第1の電界効
果トランジスタのドレイン端子に、ドレイン端子が第1
の電源配線と異なる第2の電源配線にそれぞれ接続され
た第2の電界効果トランジスタを含み、増幅段で増幅さ
れた電気信号のレベルをシフトさせるレベルシフト段
と、ゲート端子が第2の電界効果トランジスタのソース
端子に、ドレイン端子が第2の電源配線に、ソース端子
が受信出力端子にそれぞれ接続された第3の電界効果ト
ランジスタを含むソースホロワ段とを備えること特徴と
する。
SUMMARY OF THE INVENTION The present invention has been made in order to solve such problems. In a preamplifier integrated on a semiconductor substrate, a gate terminal is a light receiving element and a source terminal is a reference potential line. An amplification stage including a first field-effect transistor having a drain terminal connected to a first power supply line via a load, a gate terminal connected to the drain terminal of the first field-effect transistor, and a drain terminal connected to the first field-effect transistor.
A level shift stage that shifts the level of an electric signal amplified by the amplification stage, the second field effect transistor including a second field effect transistor connected to a second power line different from the second power line, and a gate terminal connected to the second field effect. A source follower stage including a third field-effect transistor having a source terminal of the transistor, a drain terminal connected to the second power supply wiring, and a source terminal connected to the reception output terminal, respectively.

【0013】[0013]

【作用】電圧変動に敏感な各プリアンプの増幅段への電
源供給は、変調電流が主として発生するソースホロワ段
等の各プリアンプの増幅段以外の他の段への電源供給と
は独立して行われる。従って、あるチャネルに入力され
た光信号によってソースホロワ段等に変調電流が発生
し、その結果、ソースホロワ段等に供給される電源に電
圧変動が発生しても、電圧変動に敏感な他チャネルの増
幅段の電源電圧は変動しない。このため、他チャネルの
出力電圧はあるチャネルに光信号が入力しても変動せ
ず、クロストークは発生しない。
The power supply to the amplification stage of each preamplifier that is sensitive to voltage fluctuations is performed independently of the power supply to other stages than the amplification stage of each preamplifier such as a source follower stage where a modulation current mainly occurs. . Therefore, even if a modulation current is generated in a source follower stage or the like by an optical signal input to a certain channel, and as a result, a voltage fluctuation occurs in a power supply supplied to the source follower stage or the like, amplification of another channel that is sensitive to the voltage fluctuation occurs. The power supply voltage of the stage does not fluctuate. Therefore, the output voltage of the other channel does not fluctuate even if an optical signal is input to a certain channel, and no crosstalk occurs.

【0014】[0014]

【実施例】図1は本発明の一実施例によるOEICアレ
イの概略構成を示す回路図である。
FIG. 1 is a circuit diagram showing a schematic configuration of an OEIC array according to an embodiment of the present invention.

【0015】本実施例によるOEICアレイは、チャネ
ル数に特に制限はないが、用途に応じて4〜12チャネ
ルとするのが一般的である。同図においては、第1チャ
ネルと最後の第nチャネル(n=4〜12)とが図示さ
れており、第2〜第(n−1)チャネルは省略されてい
る。これら各チャネルは同一半導体基板上にモノリシッ
クに集積されている。この半導体基板材料には0.8μ
m波長帯の光通信においてはGaAsが採用される。ま
た、1.3μm,1.55μm波長帯の光通信において
はInPが採用される。これら各チャネルの構成は次の
第1チャネルと同一構成になっており、また、同様な回
路動作をする。
In the OEIC array according to the present embodiment, the number of channels is not particularly limited, but generally 4 to 12 channels depending on the application. In the figure, the first channel and the last n-th channel (n = 4 to 12) are shown, and the second to (n-1) -th channels are omitted. These channels are monolithically integrated on the same semiconductor substrate. 0.8μ for this semiconductor substrate material
GaAs is employed in optical communication in the m wavelength band. In optical communication in the 1.3 μm and 1.55 μm wavelength bands, InP is adopted. The configuration of each of these channels is the same as that of the first channel, and performs the same circuit operation.

【0016】第1チャネルは、ホトダイオードPD1
抵抗R11,R12,電界効果トランジスタ(FET)Q11
〜Q15およびレベルシフトダイオードD11〜D13によっ
て構成されている。ホトダイオードPD1 にはMSM型
またはPIN型ホトダイオードが用いられる。また、F
ETQ11〜Q15には、接合型FET,HEMT,MIS
FET,MESFET等が用いられる。これらの組み合
わせの中で動作性能面において最も優れているのは、I
nP半導体基板上にPIN型ホトダイオードおよびHE
MTが形成される組み合わせである。
The first channel includes photodiodes PD 1 ,
Resistors R 11 and R 12 , field effect transistor (FET) Q 11
It is constituted by to Q 15 and the level shift diode D 11 to D 13. MSM type or PIN type photodiode is used for the photodiode PD 1. Also, F
ETQ 11 to Q 15 include junction type FET, HEMT, MIS
FET, MESFET, etc. are used. Among these combinations, the best in terms of operating performance is I
PIN photodiode and HE on nP semiconductor substrate
This is the combination in which MT is formed.

【0017】ホトダイオードPD1 および抵抗R11は光
検出段を構成し、また、FETQ11および抵抗R12は光
検出段で検出された入力信号を増幅する増幅段を構成し
ている。また、FETQ12,Q13およびダイオードD11
〜D13はレベルシフト段を構成している。また、FET
14,Q15はソースホロワ段を構成している。つまり、
ホトダイオードPD1 に検出された光信号は光電流に変
換され、この光電流は抵抗R11によって電圧信号に変換
される。この電圧信号は抵抗R12を負荷とするFETQ
11のゲートに与えられ、所定倍に増幅される。増幅され
た入力信号は次段のレベルシフト段によってその直流レ
ベルがシフトされる。そのシフト量はダイオードD11
13の順方向電圧によってほぼ決定される。最後に、ソ
ースホロワ段によってプリアンプの出力インピーダンス
が低減され、受信出力信号O/P1 のファンアウトが確
保される。
The photodiode PD 1 and the resistor R 11 constitute a light detection stage, and the FET Q 11 and the resistor R 12 constitute an amplification stage for amplifying an input signal detected by the light detection stage. The FETs Q 12 and Q 13 and the diode D 11
To D 13 constitutes a level shift stage. Also, FET
Q 14 and Q 15 constitute a source follower stage. That is,
Detected light signal in the photodiode PD 1 is converted into a photocurrent, the photoelectric current is converted to a voltage signal by the resistor R 11. FETQ This voltage signal to the resistor R 12 and the load
It is given to 11 gates and amplified by a predetermined factor. The DC level of the amplified input signal is shifted by the next level shift stage. The shift amount is from diode D 11 to
Substantially determined by the forward voltage of the D 13. Finally, the output impedance of the preamplifier by the source follower stage is reduced, the fan-out of the received output signal O / P 1 is ensured.

【0018】本実施例においては、各プリアンプの増幅
段以外のレベルシフト段およびソースホロワ段へは電源
D1が各チャネルに共通して供給され、また、各プリア
ンプの各増幅段へは電源VD2が各チャネルに共通して供
給される。つまり、増幅段へ電源VD2を供給するための
電源配線は、増幅段以外の他の段へ電源VD1を供給する
ための電源配線から電気的に分離されている。従って、
電圧変動に敏感な各プリアンプの増幅段への電源供給
は、変調電流が主として発生するレベルシフト段および
ソースホロワ段への電源供給とは独立して行われる。従
って、あるチャネルに入力された光信号によって他チャ
ネルの出力電圧が変動するといったことはない。
In this embodiment, the power supply V D1 is supplied in common to each channel to the level shift stage and the source follower stage other than the amplification stage of each preamplifier, and the power supply V D2 is supplied to each amplification stage of each preamplifier. Are commonly supplied to each channel. In other words, the power supply lines for supplying power V D2 to the amplification stage is electrically isolated from the power supply wiring for supplying power V D1 to the other stages except the amplification stage. Therefore,
The supply of power to the amplification stage of each preamplifier that is sensitive to voltage fluctuations is performed independently of the supply of power to the level shift stage and the source follower stage in which the modulation current mainly occurs. Therefore, the output voltage of another channel does not fluctuate due to the optical signal input to a certain channel.

【0019】すなわち、ある1つのプリアンプのレベル
シフト段またはソースホロワ段に前述の変調電流ΔIm
が発生しても、この変調電流に起因する電圧変動ΔVD
の影響は他の全てのプリアンプの各増幅段には及ばな
い。従って、各増幅段への電源供給は安定して行われ、
また、各増幅段において雑音信号成分がいたずらに増幅
されることはなく、正確な光通信が行えるようになる。
That is, the modulation current ΔI m is applied to the level shift stage or the source follower stage of one preamplifier.
Occurs, the voltage fluctuation ΔV D caused by the modulation current
Does not affect each amplification stage of all other preamplifiers. Therefore, power supply to each amplification stage is performed stably,
Further, noise signal components are not unnecessarily amplified in each amplification stage, and accurate optical communication can be performed.

【0020】このような本実施例による構成によれば、
従来、約−30dBあったクロストークを−40dB以
下に抑制することが出来、並列光ファイバ通信におい
て、クロストークによる最小受信感度の劣化を低減する
ことが可能になる。
According to the configuration according to this embodiment,
Conventionally, crosstalk, which was about -30 dB, can be suppressed to -40 dB or less, and in parallel optical fiber communication, it is possible to reduce deterioration in minimum receiving sensitivity due to crosstalk.

【0021】[0021]

【発明の効果】以上説明したように本発明によれば、電
圧変動に敏感な各プリアンプの増幅段への電源供給は、
変調電流が主として発生する各プリアンプの増幅段以外
の他の段への電源供給とは独立して行われる。従って、
あるチャネルに入力された光信号によって他チャネルの
出力電圧は変動せず、クロストークは発生しない。この
ため、クロストークに起因した最小受信感度の劣化を有
効に防止することが可能なOEICアレイが提供され
る。
As described above, according to the present invention, power supply to the amplification stage of each preamplifier which is sensitive to voltage fluctuation
The power supply is performed independently of the power supply to other stages other than the amplification stage of each preamplifier where the modulation current mainly occurs. Therefore,
The output voltage of another channel does not fluctuate due to an optical signal input to a certain channel, and no crosstalk occurs. Therefore, an OEIC array capable of effectively preventing the minimum receiving sensitivity from deteriorating due to crosstalk is provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例による光電子集積回路(OE
ICアレイ)の概略構成を示す回路図である。
FIG. 1 is an optoelectronic integrated circuit (OE) according to an embodiment of the present invention;
FIG. 2 is a circuit diagram illustrating a schematic configuration of an (IC array).

【図2】従来の第1のOEICアレイの概略構成を示す
回路図である。
FIG. 2 is a circuit diagram showing a schematic configuration of a first conventional OEIC array.

【図3】従来の第2のOEICアレイの概略構成を示す
回路図である。
FIG. 3 is a circuit diagram showing a schematic configuration of a second conventional OEIC array.

【図4】従来の第2のOEICアレイにおいてクロスト
ークが発生する原理を説明するための回路図である。
FIG. 4 is a circuit diagram for explaining the principle of occurrence of crosstalk in a second conventional OEIC array.

【符号の説明】[Explanation of symbols]

PD1 …第1チャネルのホトダイオード R11,R12…第1チャネルの抵抗 Q11〜Q15…第1チャネルのFET D11〜D13…第1チャネルのレベルシフトダイオード O/P1 …第1チャネルの光受信出力信号 VD1…各チャネルのレベルシフト段およびソースホロワ
段に供給される電源 VD2…各チャネルの増幅段に供給される電源
PD 1 ... photodiode R 11, R 12 ... level shift diode O / P 1 ... first FET D 11 ~D 13 ... first channel resistor Q 11 to Q 15 ... first channel of the first channel of the first channel Optical reception output signal of channel V D1 ... Power supplied to level shift stage and source follower stage of each channel V D2 . Power supplied to amplification stage of each channel

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H03F 3/68 (56)参考文献 “MONOLITHIC INTEG RATION OF AN InP/I nGaAs FOUR−CHANNEL TRANSIMPEDANCE OP TICAL RECEIVER ARR AY”,Electronics Le tters,1990年,Vol.26,N o.22,p.1833−1834 (58)調査した分野(Int.Cl.7,DB名) H03F 3/08 H03F 3/68 H01L 27/04 H01L 27/14 H01L 31/10 ────────────────────────────────────────────────── 7 Continuation of the front page (51) Int.Cl. 7 Identification symbol FI H03F 3/68 (56) Reference "MONOLITIC INTEGRATION OF AN InP / InGaAs FOUR-CHANNEL TRANSIMPEDANCE OP TICAL RECEIVER ARy Anywhere", terts, 1990, Vol. 26, No. 22, p. 1833-1834 (58) Field surveyed (Int.Cl. 7 , DB name) H03F 3/08 H03F 3/68 H01L 27/04 H01L 27/14 H01L 31/10

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 受信した光信号を電気信号に変換する受
光素子と、この受光素子の出力信号を増幅するプリアン
プと、この増幅出力が与えられる受信出力端子とから構
成されるチャネルが同一半導体基板上に複数集積された
光電子集積回路素子であって、 前記プリアンプは、 ゲート端子が前記受光素子に、ソース端子が基準電位線
に、ドレイン端子が負荷を介して第1の電源配線にそれ
ぞれ接続された第1の電界効果トランジスタを含む増幅
段と、 ゲート端子が前記第1の電界効果トランジスタのドレイ
ン端子に、ドレイン端子が前記第1の電源配線と異なる
第2の電源配線にそれぞれ接続された第2の電界効果ト
ランジスタを含み、前記増幅段で増幅された電気信号の
レベルをシフトさせるレベルシフト段と、 ゲート端子が前記第2の電界効果トランジスタのソース
端子に、ドレイン端子が前記第2の電源配線に、ソース
端子が前記受信出力端子にそれぞれ接続された第3の電
界効果トランジスタを含むソースホロワ段と、 を備えること特徴とする光電子集積回路。
1. A semiconductor substrate comprising: a light receiving element for converting a received optical signal into an electric signal; a preamplifier for amplifying an output signal of the light receiving element; and a reception output terminal receiving the amplified output. A plurality of optoelectronic integrated circuit elements integrated on the light emitting element, wherein the preamplifier has a gate terminal connected to the light receiving element, a source terminal connected to a reference potential line, and a drain terminal connected to a first power supply wiring via a load. An amplification stage including a first field-effect transistor, a gate terminal connected to a drain terminal of the first field-effect transistor, and a drain terminal connected to a second power supply line different from the first power supply line. A level shift stage for shifting the level of the electric signal amplified by the amplification stage, the gate terminal being connected to the second power supply. A source follower stage including a third field-effect transistor having a source terminal of the effect transistor, a drain terminal connected to the second power supply line, and a source terminal connected to the reception output terminal, respectively. circuit.
JP03194527A 1991-08-02 1991-08-02 Optoelectronic integrated circuits Expired - Fee Related JP3106436B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP03194527A JP3106436B2 (en) 1991-08-02 1991-08-02 Optoelectronic integrated circuits
US07/921,027 US5432470A (en) 1991-08-02 1992-07-29 Optoelectronic integrated circuit device
CA002074985A CA2074985C (en) 1991-08-02 1992-07-30 Optoelectronic integrated circuit device
EP96113911A EP0751636B1 (en) 1991-08-02 1992-07-31 Optoelectronic integrated circuit
EP92113126A EP0525807B1 (en) 1991-08-02 1992-07-31 Opto-electronic integrated circuit
KR1019920013846A KR960008579B1 (en) 1991-08-02 1992-07-31 Optoelectronic integrated circuit device
DE69231527T DE69231527T2 (en) 1991-08-02 1992-07-31 Optoelectronic integrated circuit
DE69219687T DE69219687T2 (en) 1991-08-02 1992-07-31 Optoelectronic integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03194527A JP3106436B2 (en) 1991-08-02 1991-08-02 Optoelectronic integrated circuits

Publications (2)

Publication Number Publication Date
JPH0537251A JPH0537251A (en) 1993-02-12
JP3106436B2 true JP3106436B2 (en) 2000-11-06

Family

ID=16326020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03194527A Expired - Fee Related JP3106436B2 (en) 1991-08-02 1991-08-02 Optoelectronic integrated circuits

Country Status (1)

Country Link
JP (1) JP3106436B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216262B (en) * 2008-11-21 2013-11-27 狮王株式会社 Method for producing aqueous alpha-sulfo fatty acid alkyl ester salt solution

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939419B2 (en) * 1998-02-06 2007-07-04 因幡電機産業株式会社 Construction method for penetration of fire prevention section
JP3327237B2 (en) 1998-06-24 2002-09-24 日本電気株式会社 Array optical receiver

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"MONOLITHIC INTEGRATION OF AN InP/InGaAs FOUR−CHANNEL TRANSIMPEDANCE OPTICAL RECEIVER ARRAY",Electronics Letters,1990年,Vol.26,No.22,p.1833−1834

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216262B (en) * 2008-11-21 2013-11-27 狮王株式会社 Method for producing aqueous alpha-sulfo fatty acid alkyl ester salt solution

Also Published As

Publication number Publication date
JPH0537251A (en) 1993-02-12

Similar Documents

Publication Publication Date Title
US7015750B2 (en) Method for lowering noise and providing offset correction in a transimpedance amplifier
US6275114B1 (en) Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications
EP1011194B1 (en) High speed differential optoelectronic receiver
US5581077A (en) Optical receiver with a high impedance preamplifier
JPH1140840A (en) Light receiver
US4825174A (en) Symmetric integrated amplifier with controlled DC offset voltage
US4075576A (en) Sensitive high speed solid state preamp
US6326847B1 (en) High gain, high speed, rail-to-rail amplifier
JP2657715B2 (en) Transimpedance differential amplifier
JP3106436B2 (en) Optoelectronic integrated circuits
EP0751636B1 (en) Optoelectronic integrated circuit
US20030151458A1 (en) Transimpedance amplifier and circuit including the same
US6175438B1 (en) Differential optical signal receiver
JP3106435B2 (en) Optoelectronic integrated circuits
JP3106434B2 (en) Optoelectronic integrated circuits
JP3106437B2 (en) Optoelectronic integrated circuit device
EP4243281A1 (en) Transimpedance amplifiers
JP3198482B2 (en) Optoelectronic circuit elements
US6919550B2 (en) Detector for short wave fiber optic communications with compensation to reduce detector jitter
US5250800A (en) Photo-electric integrated circuit device with opposite phase amplifiers into logic circuitry
CN219718185U (en) Electronic device
JP3198483B2 (en) Optoelectronic circuit elements
JPH036905A (en) Preamplifier circuit
JPH06152266A (en) Optical reception circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees