JP3105362B2 - High density IC package and manufacturing method thereof - Google Patents

High density IC package and manufacturing method thereof

Info

Publication number
JP3105362B2
JP3105362B2 JP26929992A JP26929992A JP3105362B2 JP 3105362 B2 JP3105362 B2 JP 3105362B2 JP 26929992 A JP26929992 A JP 26929992A JP 26929992 A JP26929992 A JP 26929992A JP 3105362 B2 JP3105362 B2 JP 3105362B2
Authority
JP
Japan
Prior art keywords
wiring
pad
power supply
pads
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26929992A
Other languages
Japanese (ja)
Other versions
JPH0697308A (en
Inventor
隆治 今井
六郎 神戸
亨 岸本
伸一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
NGK Spark Plug Co Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd, Nippon Telegraph and Telephone Corp filed Critical NGK Spark Plug Co Ltd
Priority to JP26929992A priority Critical patent/JP3105362B2/en
Publication of JPH0697308A publication Critical patent/JPH0697308A/en
Application granted granted Critical
Publication of JP3105362B2 publication Critical patent/JP3105362B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、高密度ICパッケージ
及びその製造方法に関するもので、特に多品番少量生産
が要求されるICパッケージに好適に利用され得る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-density IC package and a method of manufacturing the same.

【0002】[0002]

【従来の技術】一般に、高密度ICパッケージは、多層
配線構造をなしており、その製造方法の概略を述べると
次の通りである。まず、アルミナ等のセラミックスを主
成分とする複数枚のグリーンシートの表面に、タングス
テンWもしくはモリブデンMo等の金属ペーストを所定
パターンにスクリーン印刷して、配線パターンを形成す
る。印刷されたグリーンシートの各配線を層間接続する
導電ビアを打ち抜き加工し、このビアにも金属ペースト
を充填する。また、一部のグリーンシートには、IC収
納空間となる開口部を打ち抜き加工しておく。但し、こ
の打ち抜き工程と印刷工程は、前後することもある。
2. Description of the Related Art In general, a high-density IC package has a multi-layer wiring structure. First, a metal paste such as tungsten W or molybdenum Mo is screen-printed in a predetermined pattern on the surfaces of a plurality of green sheets mainly composed of ceramics such as alumina to form a wiring pattern. A conductive via for interconnecting each wiring of the printed green sheet is punched out, and the via is filled with a metal paste. Also, some green sheets are stamped with an opening serving as an IC storage space. However, the punching process and the printing process may be performed before and after.

【0003】尚、最上層となるグリーンシート主表面の
開口部近辺には、内部配線のうち電源配線もしくは接地
配線のいずれかと接続する電源用もしくは接地用パッ
ド、信号配線と接続する信号用パッド及び終端抵抗と接
続する抵抗用パッドをIC上の各パッドと対応する位置
に金属ペーストで印刷しておく。他方、グリーンシート
の表面又は側面には、外部回路と接続するための金属ピ
ンをろう付けするブレーズパッドを金属ペーストで印刷
しておく。そして、これらグリーンシートが積層され、
熱圧着された後、1500度前後の高温で焼成されて多
層配線基板となる。
In the vicinity of the opening on the main surface of the green sheet, which is the uppermost layer, a power supply or grounding pad connected to either the power supply wiring or the ground wiring among the internal wirings, a signal pad connected to the signal wiring and Resistor pads to be connected to the terminating resistors are printed in a position corresponding to each pad on the IC with a metal paste. On the other hand, on the surface or side surface of the green sheet, a braze pad for brazing metal pins for connection to an external circuit is printed with a metal paste. And these green sheets are laminated,
After the thermocompression bonding, it is fired at a high temperature of about 1500 degrees to form a multilayer wiring board.

【0004】次に、多層配線基板の主表面の周縁部に、
セラミックス又はコバール等からなる封止用枠体を、ブ
レーズパッドに金属ピンを、それぞれ銀ろう付けする。
これにて、ICパッケージとしては、一応完成し、前記
配線パターンは、電源配線、接地配線または信号配線と
なり、開口部底面は、ICを搭載するダイアタッチ部と
なる。
Next, at the periphery of the main surface of the multilayer wiring board,
A sealing frame made of ceramics or Kovar is brazed to a brazing pad and a metal pin is silver-brazed.
Thus, the IC package is completed for the time being, the wiring pattern becomes a power wiring, a ground wiring or a signal wiring, and the bottom surface of the opening becomes a die attach portion for mounting the IC.

【0005】そして、ダイアタッチ部にICが搭載され
た後、前記電源用パッド、接地用パッド及び信号用パッ
ドと、これらの各々に対応するIC上のパッドとをワイ
ヤーボンディングし、信号を50Ω等で終端させること
が必要な配線にあっては、更にその信号用パッドと抵抗
用パッドとをワイヤーボンディングする。最後にセラミ
ックス又はコバールからなる、キャップを封止用枠体に
シーム溶接もしくは低融点ガラス接着することにより、
ICが、パッケージ内に気密封止される。
After the IC is mounted on the die attach portion, the power supply pad, the grounding pad, and the signal pad are wire-bonded to the pads on the IC corresponding to each of the power supply pad, the grounding pad, and the signal pad, so that the signal is applied to 50Ω or the like. In the case of wiring that needs to be terminated with a wire, the signal pad and the resistor pad are further wire-bonded. Finally, the cap made of ceramics or Kovar, by seam welding or low melting glass bonding to the sealing frame,
The IC is hermetically sealed in the package.

【0006】[0006]

【発明が解決しようとする課題】上記のように、電源用
パッド、接地用パッド及び信号用パッド形成位置を、こ
れらの各々に対応するIC上のパッドに対向する位置と
していては、品番が変わるごとに印刷用のスクリーンマ
スクを変えなければならず、多種少量生産品や、試験品
にとっては、著しいコスト高となる。
As described above, when the power supply pad, the ground pad, and the signal pad are formed at positions corresponding to the pads on the IC corresponding to each of them, the product numbers change. In each case, the screen mask for printing must be changed, which significantly increases the cost for a variety of small-quantity products and test products.

【0007】また、近時、配線の高密度化及び装置の小
型化が進み、特に配線が集束するパッド部においては、
配線の微細化要請を、印刷等の厚膜形成方法で達成する
ことが困難となってきた。
In recent years, the density of wirings and the miniaturization of devices have been increasing, and especially in the pad portion where wirings are concentrated,
It has become difficult to meet the demand for finer wiring by a thick film forming method such as printing.

【0008】本発明は、このような状況においてなされ
たもので、その目的は、第一に品番の如何にかかわら
ず、パッド形成工程及びそのための装置を統一して生産
コストを下げること、第二にパッド部の微細化要請に応
じることにある。
The present invention has been made in such a situation, and its object is to firstly reduce the production cost by unifying the pad forming process and the device therefor regardless of the product number. In order to meet the demand for miniaturization of the pad portion.

【0009】[0009]

【課題を解決するための手段】その第一の手段は、内部
に少なくとも電源配線もしくは接地配線、及び信号配線
が形成され、ICを搭載するダイアタッチ部と終端抵抗
を備えているものにおいて、電源配線もしくは接地配線
のいずれかと接続する電源用もしくは接地用パッド、信
号配線と接続する信号用パッド及び終端抵抗と接続する
抵抗用パッドが、前記ダイアタッチ部の周囲に3列横隊
で配置されていることを特徴とする高密度ICパッケー
ジにある。
The first means is that a power supply wiring or a grounding wiring and a signal wiring are formed therein and a die attach portion on which an IC is mounted and a terminating resistor are provided. A power supply or ground pad connected to either the wiring or the ground wiring, a signal pad connected to the signal wiring, and a resistance pad connected to the terminating resistor are arranged in three rows around the die attach portion. A high-density IC package characterized in that:

【0010】この第一の手段において、望ましいのは、
電源用もしくは接地用パッド、信号用パッド及び抵抗用
パッドが、同一面内に配置されているものである。
In this first means, it is desirable that
A power supply or ground pad, a signal pad, and a resistor pad are arranged in the same plane.

【0011】第二の手段は、次の各工程を備えているこ
とを特徴とする高密度ICパッケージの製造方法(A)
内部に少なくとも電源配線もしくは接地配線、及び信号
配線が形成され、表面にICを搭載するダイアタッチ部
を有する厚膜多層配線基板を製造する工程、(B)この
厚膜多層配線基板の表面のダイアタッチ部周囲に、電源
配線もしくは接地配線のいずれかと接続する終端抵抗と
なる金属膜を薄膜法にて形成する工程、(C)該金属膜
上に、電源配線もしくは接地配線のいずれかと接続する
電源用もしくは接地用パッド、信号配線と接続する信号
用パッド及び終端抵抗と接続する抵抗用パッドを薄膜法
にて形成する工程、(D)前記各パッドを形成した後に
前記厚膜多層配線基板の表面に封止用枠体を接合する工
程、にある。
A second means is a method for manufacturing a high-density IC package characterized by comprising the following steps (A).
A step of manufacturing a thick-film multilayer wiring board having at least a power supply wiring or a ground wiring and a signal wiring formed therein and having a die-attach portion for mounting an IC on the surface thereof; Forming, by a thin film method, a metal film serving as a terminating resistor connected to either the power supply wiring or the ground wiring around the touch portion; (C) a power supply connected to either the power supply wiring or the ground wiring on the metal film; Forming a grounding pad, a grounding pad, a signal pad connected to a signal wiring, and a resistance pad connected to a terminating resistor by a thin-film method; (D) forming the pads and forming a surface of the thick-film multilayer wiring board; And joining the sealing frame to the substrate.

【0012】ここで、電源用もしくは接地用パッド、信
号用パッド及び抵抗用パッドの配列順序は、特に限定さ
れず、要するにダイアタッチ部の周囲に3列横隊で多数
配置しておれば良い。但し、IC上のパッドの配列方向
に平行な方向には、同じ種類のパッドを配列しておくの
が望ましい。例えば、最前列をすべて電源用もしくは接
地用パッド、中間の列をすべて信号用パッド、最後列を
すべて抵抗用パッドにするような配列である。また、信
号用パッドと抵抗用パッドとは、隣接させておくのが望
ましい。
Here, the arrangement order of the power supply or ground pad, the signal pad, and the resistor pad is not particularly limited, and in short, a large number of three rows may be arranged around the die attach portion. However, it is desirable to arrange pads of the same type in a direction parallel to the arrangement direction of the pads on the IC. For example, the arrangement is such that the front row is all power or ground pads, the middle row is all signal pads, and the last row is all resistor pads. Further, it is desirable that the signal pad and the resistor pad be adjacent to each other.

【0013】[0013]

【作用】第一の手段において、搭載するIC上のパッド
の種類及び配列如何にかかわらず、電源用もしくは接地
用パッド、信号用パッド及び抵抗用パッドが、ダイアタ
ッチ部の周囲に3列横隊で配置されていることから、こ
れらパッドを厚膜で形成する場合には、ICパッケージ
の品番如何にかかわらず、同じスクリーンマスクを適用
することができるし、パッドを薄膜で形成する場合に
も、ICパッケージの品番如何にかかわらず、同じフォ
トマスクを適用することができる。
In the first means, the power supply or grounding pad, the signal pad and the resistance pad are arranged in three rows around the die attach portion regardless of the type and arrangement of the pads on the mounted IC. Since these pads are arranged in a thick film, the same screen mask can be applied regardless of the product number of the IC package. The same photomask can be applied regardless of the package part number.

【0014】そして、IC搭載後に、IC上のパッドの
種類及び配列に応じて、対向するパッケージ側のパッド
のいずれか一つを選択してワイヤーボンディングすれば
良い。すなわち、IC上のパッドが電源用パッドであれ
ば、パッケージ側のパッドとしても対向する3つのパッ
ドのうちから電源用パッドを選択し、IC上のパッドが
信号用パッドであれば、パッケージ側のパッドとしても
対向する3つのパッドのうちから信号用パッドを選択
し、ワイヤーボンディングするのである。この場合、I
C上のパッドの配列方向に平行な方向には、同じ種類の
パッドを配列しておけば、ワイヤーボンディングの選択
が容易となる。
After the IC is mounted, one of the opposing pads on the package side may be selected and wire-bonded in accordance with the type and arrangement of the pads on the IC. That is, if the pad on the IC is a power supply pad, the power supply pad is selected from the three opposing pads on the package side, and if the IC pad is a signal pad, the power supply pad is selected on the package side. The signal pad is selected from the three opposing pads as the pads, and wire bonding is performed. In this case, I
If the same type of pads are arranged in a direction parallel to the arrangement direction of the pads on C, selection of wire bonding becomes easy.

【0015】更に信号を50Ω等で終端させる必要があ
る場合には、信号用パッドと抵抗用パッドとをワイヤー
ボンディングする。従って、前記のように、信号用パッ
ドと抵抗用パッドとが隣接しておれば、ボンディングワ
イヤーが他のボンディングワイヤーと交差して短絡する
おそれがないので、望ましい。
If it is necessary to terminate the signal at 50Ω or the like, the signal pad and the resistor pad are wire-bonded. Therefore, as described above, it is preferable that the signal pad and the resistor pad are adjacent to each other because there is no possibility that the bonding wire crosses another bonding wire and short-circuits.

【0016】また、電源用もしくは接地用パッド、信号
用パッド及び抵抗用パッドが、同一平面内に形成されて
いれば、これらパッドを薄膜で形成するにしても厚膜で
形成するにしても、一枚のフォトマスクもしくはスクリ
ーンマスクで足りるので、パッド形成工程を短縮するこ
とができる。
If the power supply or ground pad, the signal pad, and the resistor pad are formed on the same plane, the pad may be formed of a thin film or a thick film. Since one photomask or screen mask is sufficient, the pad forming step can be shortened.

【0017】第二の手段において、終端抵抗及び各種パ
ッドを薄膜法で形成するので、パッド部分の微細配線化
を達成することができる。しかも終端抵抗及び各種パッ
ドを封止用枠体の接合前に薄膜法で形成するので、封止
用枠体の存在に起因する基板表面の段差が生じない。従
って、終端抵抗及び各種パッドを薄膜法で形成するにあ
たって、まず感光性乳剤の塗布厚が均一となる。また、
段差がないから、塗布された感光性乳剤にフォトマスク
を通じて露光する場合に、フォトマスクと感光性乳剤の
露光面とが離隔することもなく、光回折等による露光面
積の誤差を無くすることができる。
In the second means, since the terminating resistor and various pads are formed by a thin film method, fine wiring of the pad portion can be achieved. In addition, since the terminating resistor and various pads are formed by a thin film method before joining the sealing frame, a step on the substrate surface due to the presence of the sealing frame does not occur. Therefore, when the terminating resistor and various pads are formed by the thin film method, first, the coating thickness of the photosensitive emulsion becomes uniform. Also,
Since there is no step, when exposing the coated photosensitive emulsion through a photomask, there is no gap between the photomask and the exposed surface of the photosensitive emulsion, and errors in the exposure area due to light diffraction etc. can be eliminated. it can.

【0018】[0018]

【実施例】本願発明の一実施例にかかわる高密度ICパ
ッケージを図面に基づいて説明する。図1は、高密度I
Cパッケージの平面図、図2は、図1のA部拡大図、図
3は、高密度ICパッケージの要部縦断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A high-density IC package according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows the high density I
FIG. 2 is an enlarged view of a portion A of FIG. 1 and FIG. 3 is a longitudinal sectional view of a main part of the high-density IC package.

【0019】高密度ICパッケージ1は、図3に示すよ
うに、厚膜多層配線基板2と、この厚膜多層配線基板2
の主表面に形成された薄膜配線層3と、更にその上面の
周縁部に接合されたコバール等からなる封止用枠体4
と、厚膜多層配線基板2の裏面に接合された多数のコバ
ール等からなるI/Oピン5とで構成されている。
As shown in FIG. 3, a high-density IC package 1 includes a thick-film multilayer wiring board 2 and a thick-film multilayer wiring board 2.
Thin-film wiring layer 3 formed on the main surface of the device, and a sealing frame 4 made of Kovar or the like joined to the peripheral edge of the upper surface thereof
And I / O pins 5 made of a number of Kovar or the like joined to the back surface of the thick-film multilayer wiring board 2.

【0020】厚膜多層配線基板2は、アルミナ等を主成
分とするセラミックスからなる複数枚の絶縁層、絶縁層
の主表面に形成された各種配線パターン(図示省略)、
最下層の絶縁層の裏面にI/Oピン5をろう付け接合す
るために形成されたブレーズパッド(図示省略)及び各
ブレーズパッド間を絶縁するべくブレーズパッドを覆う
ように形成された絶縁膜25を備えている。
The thick-film multilayer wiring board 2 includes a plurality of insulating layers made of ceramics mainly composed of alumina or the like, various wiring patterns (not shown) formed on the main surface of the insulating layers,
Blaze pads (not shown) formed for brazing the I / O pins 5 to the back surface of the lowermost insulating layer, and an insulating film 25 formed to cover the blaze pads to insulate between the blaze pads. It has.

【0021】本例における厚膜多層配線基板2の絶縁層
と配線パターンの組み合わせは、I/Oピンを接合する
最下層の絶縁層21と、その裏面のブレーズパッドを除
く部分に形成された接地配線パターンと、絶縁層21の
うえに形成された信号配線パターンと、第2の絶縁層2
2と、そのうえに形成された接地配線パターンと、第3
の絶縁層23と、そのうえに形成された信号配線パター
ンと、第4の絶縁層24との4層構造となっている。そ
して、各絶縁層には、層間の導通を図るために適宜導電
ビア(図示省略)が設けられている。
In the present embodiment, the combination of the insulating layer and the wiring pattern of the thick-film multilayer wiring board 2 is such that the lowermost insulating layer 21 for joining the I / O pins and the ground formed on the back surface except for the blaze pad are formed. A wiring pattern, a signal wiring pattern formed on the insulating layer 21, and a second insulating layer 2.
2, a ground wiring pattern formed thereon, and a third
Has a four-layer structure of an insulating layer 23, a signal wiring pattern formed thereon, and a fourth insulating layer 24. Each of the insulating layers is provided with a conductive via (not shown) as appropriate in order to achieve conduction between the layers.

【0022】薄膜配線層3は、厚膜多層配線基板2の第
4の絶縁層の表面に形成された抵抗体パターン31(金
属膜)と、抵抗体パターン31のうえに形成された各種
電極パターン32(金属膜)とを備えている。抵抗体パ
ターン31の材質は、窒化タンタルTa2N、電極パタ
ーン32の材質は、パラジウムPdであり、金鍍金が施
されている。
The thin film wiring layer 3 includes a resistor pattern 31 (metal film) formed on the surface of the fourth insulating layer of the thick film multilayer wiring board 2 and various electrode patterns formed on the resistor pattern 31. 32 (metal film). The material of the resistor pattern 31 is tantalum nitride Ta 2 N, and the material of the electrode pattern 32 is palladium Pd, which is plated with gold.

【0023】そして、図2に示すように、電極パターン
32は、ダイアタッチ部26に最も近い内周側に並んだ
多数の電源用もしくは接地用パッド32a・・・32a
と、その外側に並んだ多数の信号用パッド32b・・・
32bと、更に外側に並んだ多数の抵抗用パッド32c
・・・32cと、これら3列横隊で配列したパッド群を
包囲する電源配線32dとに絶縁間隔を保って区分され
ている。抵抗体パターン31は、これらパッド群及び電
源配線の下に存在し、抵抗用パッド32c・・・32c
と電源配線32dとの間で露出している部分が50Ωの
終端抵抗31a・・・31aとなる。電極パターン32
の最外周は、封止用枠体4を接合するメタライズ部32
eである。次に本実施例にかかわる高密度ICパッケー
ジの製造方法を説明する。
As shown in FIG. 2, the electrode pattern 32 includes a plurality of power supply or ground pads 32a... 32a arranged on the inner peripheral side closest to the die attach portion 26.
And a number of signal pads 32b arranged outside thereof.
32b and a number of resistance pads 32c arranged further outside
.. 32c and a power supply wiring 32d surrounding the pad group arranged in three rows and columns with an insulating interval therebetween. The resistor pattern 31 exists below the pad group and the power supply wiring, and is provided with resistance pads 32c... 32c.
The exposed portion between the power supply wiring 32d and the power supply wiring 32d becomes 50Ω termination resistors 31a... 31a. Electrode pattern 32
Of the metallized portion 32 for joining the sealing frame 4
e. Next, a method of manufacturing a high-density IC package according to this embodiment will be described.

【0024】まず、アルミナ等のセラミックスを主成分
とする4枚のグリーンシートの表面に、タングステンW
もしくはモリブデンMo等の金属ペーストを所定パター
ンにスクリーン印刷して、各種配線パターン及びブレー
ズパッドを形成する。印刷されたグリーンシートの各配
線等を層間接続する導電ビアを打ち抜き加工し、このビ
アにも金属ペーストを充填する。尚、最下層のグリーン
シートの裏面には、ブレーズパッドとなる部分を除く他
の部分にアルミナペーストを塗布する。そして、これら
グリーンシートが積層され、熱圧着された後、1500
℃前後の高温で焼成されて厚膜多層配線基板2となる。
厚膜多層配線基板2の最上面を研磨し、ブレーズパッド
にI/Oピンを銀ろう付けした後、I/OピンをNi鍍
金する。
First, tungsten W is coated on the surface of four green sheets mainly composed of ceramics such as alumina.
Alternatively, a metal paste such as molybdenum Mo is screen-printed in a predetermined pattern to form various wiring patterns and a blaze pad. A conductive via for interconnecting each wiring and the like of the printed green sheet is punched out, and this via is also filled with a metal paste. An alumina paste is applied to the other surface of the lower surface of the lowermost green sheet except for the portion serving as the blaze pad. And after these green sheets are laminated and thermocompression bonded, 1500
It is baked at a high temperature of about ° C. to form a thick-film multilayer wiring board 2.
The top surface of the thick film multilayer wiring board 2 is polished, and the I / O pins are Ni-plated after brazing the I / O pins to the blaze pad.

【0025】次に、厚膜多層配線基板2の研磨された最
上面に窒化タンタルをスパッタリングし、更にパラジウ
ムをスパッタリングする。そして、スパッタリングした
部分に感光性乳剤を塗布し、所定のパターンを有するフ
ォトマスクを通じて露光する。その後、電極パターン3
2の各々のパッド32a,32b,32c,32d,3
2eに対応する部分の感光性乳剤を現像により除去す
る。そして、その感光性乳剤が除去された部分に金鍍金
を施す。続いて、残った感光性乳剤を除去し、不要部の
パラジウムをエッチング液にて除去する。再び、感光性
乳剤を塗布し、抵抗体31aのパターンを露光し、パタ
ーンが形成されていない部分の感光性乳剤を現像液で除
去し、更にその部分の窒化タンタル膜をエッチング液で
除去し、続いて残った感光性乳剤を除去することによっ
て、薄膜配線層3となる。
Next, tantalum nitride is sputtered on the polished top surface of the thick-film multilayer wiring board 2 and palladium is further sputtered. Then, a photosensitive emulsion is applied to the sputtered portion and exposed through a photomask having a predetermined pattern. Then, electrode pattern 3
2, each pad 32a, 32b, 32c, 32d, 3
The photosensitive emulsion corresponding to 2e is removed by development. Then, gold plating is applied to the portion from which the photosensitive emulsion has been removed. Subsequently, the remaining photosensitive emulsion is removed, and unnecessary portions of palladium are removed with an etchant. Again, the photosensitive emulsion was applied, the pattern of the resistor 31a was exposed, the photosensitive emulsion in a portion where the pattern was not formed was removed with a developing solution, and the tantalum nitride film in that portion was removed with an etching solution. Subsequently, the remaining photosensitive emulsion is removed to form the thin film wiring layer 3.

【0026】最後に、薄膜配線層3の周縁部のメタライ
ズ部32eに、セラミックス又はコバール等からなる封
止用枠体4を金−錫共晶ろう材にて接合する。これに
て、高密度ICパッケージとしては、一応完成する。
Finally, a sealing frame 4 made of ceramics, Kovar, or the like is bonded to the metallized portion 32e at the peripheral edge of the thin film wiring layer 3 using a gold-tin eutectic brazing material. As a result, a high-density IC package is completed.

【0027】そして、ダイアタッチ部にICが搭載され
た後、IC上のパッドと、これらの各々に対応して3列
横隊で配列したパッド群のうち、前記電源用もしくは接
地用パッド32a及び信号用パッド32bのいずれかと
をワイヤーボンディングし、信号を50Ω等で終端させ
ることが必要な配線にあっては、更にその信号用パッド
32bと抵抗用パッド32cとをワイヤーボンディング
する。
After the IC is mounted on the die attach unit, the power supply or ground pad 32a and the signal pad 32a are selected from the pads on the IC and the pad group arranged in three rows corresponding to each of the pads. In the case of a wiring that needs to be wire-bonded to one of the signal pads 32b and to terminate a signal at 50Ω or the like, the signal pad 32b and the resistor pad 32c are further wire-bonded.

【0028】本実施例では、IC上のパッドの配列方向
に平行な方向に、同じ種類のパッドが配列されている。
すなわち、最内周のパッドは、すべて電源用もしくは接
地用パッド32aであり、中間のパッドは、すべて信号
用パッド32bであり、最外周のパッドは、すべて抵抗
用パッド32cとなっている。従って、ワイヤーボンデ
ィングの選択が容易である。また、信号用パッド32b
と抵抗用パッド32cとが隣接しているので、ボンディ
ングワイヤーが他のボンディングワイヤーと交差して短
絡するおそれがない。
In this embodiment, pads of the same type are arranged in a direction parallel to the arrangement direction of the pads on the IC.
That is, the innermost pads are all power supply or ground pads 32a, the intermediate pads are all signal pads 32b, and the outermost pads are all resistance pads 32c. Therefore, selection of wire bonding is easy. Also, the signal pad 32b
And the resistor pad 32c are adjacent to each other, so that there is no possibility that the bonding wire intersects with another bonding wire to cause a short circuit.

【0029】[0029]

【発明の効果】ICパッケージの品番如何にかかわら
ず、同じスクリーンマスクまたは同じフォトマスクを適
用することができるので、パッド形成工程及びそのため
の装置を統一して生産コストを下げることができる。ま
た、終端抵抗及び各種パッドを薄膜法で形成するので、
パッド部分の微細配線化を達成することができる。
According to the present invention, the same screen mask or the same photomask can be applied irrespective of the product number of the IC package. Therefore, the pad forming process and the device for the same can be unified, and the production cost can be reduced. Also, since the terminating resistor and various pads are formed by a thin film method,
Fine wiring of the pad portion can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例の高密度ICパッケージの平面図であ
る。
FIG. 1 is a plan view of a high-density IC package according to an embodiment.

【図2】図1のA部拡大図である。FIG. 2 is an enlarged view of a portion A in FIG.

【図3】実施例の高密度ICパッケージの要部縦断面図
である。
FIG. 3 is a longitudinal sectional view of a main part of the high-density IC package of the embodiment.

【符号の説明】[Explanation of symbols]

1 高密度ICパッケージ 2 厚膜多層配線基板 31a 終端抵抗 32a 電源用もしくは接地用パッド 32b 信号用パッド 32c 抵抗用パッド 4 封止用枠体 DESCRIPTION OF SYMBOLS 1 High-density IC package 2 Thick film multilayer wiring board 31a Terminating resistor 32a Power supply or ground pad 32b Signal pad 32c Resistance pad 4 Sealing frame

フロントページの続き (72)発明者 岸本 亨 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (72)発明者 佐々木 伸一 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 昭63−187651(JP,A) 特開 平1−214051(JP,A) 特開 平2−1148(JP,A) 特開 昭63−147355(JP,A) 特開 平1−119047(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 21/60 Continuing on the front page (72) Inventor Toru Kishimoto Nippon Telegraph and Telephone Corporation, 1-6-1, Uchisaiwaicho, Chiyoda-ku, Tokyo (72) Inventor Shinichi Sasaki 1-1-6, Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Stock In-company (56) References JP-A-63-187651 (JP, A) JP-A-1-214405 (JP, A) JP-A-2-1148 (JP, A) JP-A-63-147355 (JP, A) Japanese Patent Application Laid-Open No. 1-119047 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/12 H01L 21/60

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 内部に少なくとも電源配線もしくは接地
配線、及び信号配線が形成され、ICを搭載するダイア
タッチ部と終端抵抗を備えているものにおいて、電源配
線もしくは接地配線のいずれかと接続する電源用もしく
は接地用パッド、信号配線と接続する信号用パッド及び
終端抵抗と接続する抵抗用パッドが、前記ダイアタッチ
部の周囲に3列横隊で配置されていることを特徴とする
高密度ICパッケージ。
A power supply having at least a power supply wiring or a grounding wiring and a signal wiring formed therein and having a die attach portion on which an IC is mounted and a terminating resistor. Alternatively, a high-density IC package, wherein ground pads, signal pads connected to signal wirings, and resistance pads connected to terminating resistors are arranged in three rows around the die attach portion.
【請求項2】 電源用もしくは接地用パッド、信号用パ
ッド及び抵抗用パッドが、同一面内に配置されている請
求項1の高密度ICパッケージ。
2. The high-density IC package according to claim 1, wherein the power supply or ground pad, the signal pad, and the resistor pad are arranged on the same plane.
【請求項3】 次の各工程を備えていることを特徴とす
る高密度ICパッケージの製造方法。 (A)内部に少なくとも電源配線もしくは接地配線、及
び信号配線が形成され、表面にICを搭載するダイアタ
ッチ部を有する厚膜多層配線基板を製造する工程。 (B)この厚膜多層配線基板の表面のダイアタッチ部周
囲に、電源配線もしくは接地配線のいずれかと接続する
終端抵抗となる金属膜を薄膜法にて形成する工程。 (C)該金属膜上に、電源配線もしくは接地配線のいず
れかと接続する電源用もしくは接地用パッド、信号配線
と接続する信号用パッド及び終端抵抗と接続する抵抗用
パッドを薄膜法にて形成する工程。 (D)前記各パッドを形成した後に前記厚膜多層配線基
板の表面に封止用枠体を接合する工程。
3. A method for manufacturing a high-density IC package, comprising the following steps: (A) A step of manufacturing a thick-film multilayer wiring board in which at least a power supply wiring or a ground wiring and a signal wiring are formed and which has a die attach portion on the surface of which an IC is mounted. (B) A step of forming a metal film serving as a terminal resistor connected to either the power supply wiring or the ground wiring by a thin film method around the die attach portion on the surface of the thick film multilayer wiring board. (C) A power supply or ground pad connected to either the power supply wiring or the ground wiring, a signal pad connected to the signal wiring, and a resistance pad connected to the terminating resistor are formed on the metal film by a thin film method. Process. (D) a step of joining a sealing frame to the surface of the thick-film multilayer wiring board after forming the pads.
JP26929992A 1992-09-12 1992-09-12 High density IC package and manufacturing method thereof Expired - Fee Related JP3105362B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26929992A JP3105362B2 (en) 1992-09-12 1992-09-12 High density IC package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26929992A JP3105362B2 (en) 1992-09-12 1992-09-12 High density IC package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0697308A JPH0697308A (en) 1994-04-08
JP3105362B2 true JP3105362B2 (en) 2000-10-30

Family

ID=17470416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26929992A Expired - Fee Related JP3105362B2 (en) 1992-09-12 1992-09-12 High density IC package and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3105362B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400826B1 (en) * 1999-08-24 2003-10-08 앰코 테크놀로지 코리아 주식회사 semiconductor package

Also Published As

Publication number Publication date
JPH0697308A (en) 1994-04-08

Similar Documents

Publication Publication Date Title
JP2817717B2 (en) Semiconductor device and manufacturing method thereof
US5420758A (en) Integrated circuit package using a multi-layer PCB in a plastic package
JPS62216259A (en) Manufacture and structure of hybrid integrated circuit
JP2003282787A (en) Chip package and its manufacturing method
JPH081936B2 (en) Chip carrier and method of manufacturing the same
EP0725981B1 (en) Component stacking in multi-chip semiconductor packages
TW200845350A (en) Dual or multiple row package
JPH05102382A (en) Repair structure and repair method of i/o pin
US6077728A (en) Method of producing a ceramic package main body
JP2000232180A (en) Circuit board and semiconductor device
JP3105362B2 (en) High density IC package and manufacturing method thereof
JPH06177315A (en) Multi-layered lead frame
JP2001185638A (en) Wiring board of multilayer ceramic structure
JP2702455B2 (en) Pin grid array type semiconductor device
JP3337368B2 (en) Relay board
JP2917932B2 (en) Semiconductor package
JPH10139559A (en) Glass-ceramic substrate and its manufacture
JPS6322615B2 (en)
JPH05326814A (en) Lead frame for mounting electronic circuit device
JP3308448B2 (en) Terminating resistor array and substrate having the same
JPH0240937A (en) Semiconductor package
JPH10189810A (en) Wiring board and its manufacturing method
JPH0223031B2 (en)
JPH0365034B2 (en)
JPH0424929A (en) Ceramic package

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees