JP3103098B2 - PCM audio decoder - Google Patents

PCM audio decoder

Info

Publication number
JP3103098B2
JP3103098B2 JP02265226A JP26522690A JP3103098B2 JP 3103098 B2 JP3103098 B2 JP 3103098B2 JP 02265226 A JP02265226 A JP 02265226A JP 26522690 A JP26522690 A JP 26522690A JP 3103098 B2 JP3103098 B2 JP 3103098B2
Authority
JP
Japan
Prior art keywords
bit
bits
memory
deinterleaving
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02265226A
Other languages
Japanese (ja)
Other versions
JPH04142816A (en
Inventor
伸一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP02265226A priority Critical patent/JP3103098B2/en
Publication of JPH04142816A publication Critical patent/JPH04142816A/en
Application granted granted Critical
Publication of JP3103098B2 publication Critical patent/JP3103098B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、例えば衛星放送受信装置においてMTSC方式
およびMUSE方式の両方に使用し得るPCM音声デコーダ装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a PCM audio decoder device that can be used for both the MTSC system and the MUSE system in a satellite broadcast receiving device, for example.

(従来の技術) 衛星放送の音声は、PCM(Pulse Code Modulation)
と呼ばれるディジタル信号として一定のフォーマットに
従って伝送されるが、これにはNTSC方式(昭和57年度電
波技術審技会答申第4編テレビジョン放送およびFM放送
の技術的諸問題並びに放送電波に重畳する緊急警報信号
に関する技術的条件」およびMUSE方式(電気通信技術審
議会、高精細度テレビジョン委員会報告、平成2年6月
25日の「高精細度テレビジョン放送に関する技術的条
件」に関する答申)とがある。
(Prior art) PCM (Pulse Code Modulation)
This signal is transmitted in a certain format as a digital signal called the NTSC system (Technical Problems of Television and FM Broadcasting, Vol. 4 of 1982, and urgent superimposition on broadcast radio waves) Technical Conditions for Warning Signals "and MUSE method (Telecommunications Technology Council, High Definition Television Committee Report, June 1990
Report on "Technical conditions for high-definition television broadcasting" on the 25th.

まず、通常の放送方式であるンNTSC方式の音声フォー
マットについて第4図および第5図を参照して説明す
る。モードにはAモードとBモードの2種類があり、そ
れぞれ音声品質とチャンネル数が異なっている。第4図
(a)はAモード信号多重化におけるビットインターリ
ーブマトリックス上でのビット割付けを示し、第4図
(b)はAモード信号多重化におけるビット分配を示
し、第5図(a)はBモード信号多重化におけるビット
インターリーブマトリックス上でのビット割付けを示
し、第5図(b)はBモード信号多重化におけるビット
分配を示している。各図に示すように、1フレームは20
48ビットを単位として、1ms単位で伝送される。両モー
ドとも1フレームは16ビットのフレーム同期信号、16ビ
ットの制御符号、1792ビットの音声およびデータ、224
ビットの誤り訂正符号から構成されているが、Aモード
では10ビット×32サンプル×4チャンネルおよびレベル
情報であるレンジビットビット×4チャンネルを加え
て、1318ビットが音声データであり、残りの480ビット
が独立データである。また、Bモードでは、16ビット×
48サンプル×2チャンネルにレンジビット8ビット×2
チャンネルを加えて、1562ビットが音声データであり、
残りの230ビットが独立データである。独立データは音
声以外の情報伝送4チャンネルとして使用される。エラ
ー訂正および検出はインターリーブマトリックス上で行
単位の63ビットについて行われる。
First, an audio format of the NTSC system, which is a normal broadcasting system, will be described with reference to FIG. 4 and FIG. There are two types of modes, A mode and B mode, which differ in voice quality and number of channels. FIG. 4 (a) shows bit allocation on a bit interleave matrix in A-mode signal multiplexing, FIG. 4 (b) shows bit distribution in A-mode signal multiplexing, and FIG. FIG. 5B shows bit allocation on a bit interleave matrix in mode signal multiplexing, and FIG. 5B shows bit distribution in B mode signal multiplexing. As shown in each figure, one frame is 20
The data is transmitted in units of 1 ms in units of 48 bits. In both modes, one frame consists of a 16-bit frame synchronization signal, 16-bit control code, 1792-bit voice and data, and 224 bits.
In the A mode, 10 bits × 32 samples × 4 channels and range bit bits × 4 channels as level information are added, and 1318 bits are audio data, and the remaining 480 bits are used in the A mode. Is independent data. In B mode, 16 bits x
48 samples × 2 channels, range bits 8 bits × 2
In addition to channels, 1562 bits are audio data,
The remaining 230 bits are independent data. The independent data is used as four channels for transmitting information other than voice. Error correction and detection are performed on 63 bits per row on the interleave matrix.

ところで、衛星放送の音声信号はエラーが数ビット連
続して発生した場合に、これらのエラーを分散させるた
めに、インターリーブを施して送出される。これは、デ
ータの時間的順序を入れ替えることにより行われるもの
であり、第4図(a)において横方向に順次メモリに書
き込み、縦方向に順次メモリから読み出して送出するこ
とにより行われる。従って、受信装置では、その逆の操
作であるデインターリーブを行う必要がある。すなわ
ち、このデインターリーブは縦方向に順次書き込み、横
方向に順次読み出す操作を行うものである。
By the way, the audio signal of the satellite broadcast is transmitted after interleaving in order to disperse these errors when several bits occur consecutively. This is performed by changing the temporal order of data, and is performed by sequentially writing data to the memory in the horizontal direction and sequentially reading data from the memory in the vertical direction and transmitting the data in FIG. Therefore, the receiving apparatus needs to perform deinterleaving, which is the reverse operation. That is, this deinterleaving is an operation of sequentially writing in the vertical direction and sequentially reading out in the horizontal direction.

一方、ハイビジョンであるMUSE方式の音声PCM方式の
フォーマットについて第6図および第7図を参照して説
明する。第6図(a)はAモード信号多重化におけるビ
ットインターリーブマトリックス上でのビット割当てを
示し、第6図(b)はAモード信号多重化におけるビッ
ト分配を示し、第7図(a)はBモード信号多重化にお
けるビットインターリーブマトリックス上でのビット割
当てを示し、第7図(b)はBモード信号多重化におけ
るビット分配を示している。各図に示すように、1フレ
ームは1350ビットを単位として、NTSC方式と同様に1ms
単位で伝送される。両モードとも1フレームは16ビット
のフレーム同期信号、22ビットの制御符号、1168ビット
の音声およびデータ、128ビットの誤り訂正符号で構成
され、音声信号のサンプル数およびチャンネル数は通常
放送であるNTSC方式の場合と同様であるが、1サンプル
当りのビット数が異なり、Aモードでは8ビットとな
り、Bモードでは11ビットとなっている。NTSC方式の音
声は通常のPCMデータであるが、MUSE方式は差分PCM(DP
CM)である。
On the other hand, the format of the audio PCM system of the MUSE system, which is a high definition, will be described with reference to FIGS. 6 and 7. FIG. FIG. 6 (a) shows bit allocation on a bit interleave matrix in A-mode signal multiplexing, FIG. 6 (b) shows bit distribution in A-mode signal multiplexing, and FIG. FIG. 7B shows bit assignment on a bit interleave matrix in mode signal multiplexing, and FIG. 7B shows bit distribution in B mode signal multiplexing. As shown in each figure, one frame is composed of 1350 bits, and is 1 ms in the same way as the NTSC system.
It is transmitted in units. In both modes, one frame is composed of a 16-bit frame synchronization signal, a 22-bit control code, 1168-bit audio and data, and a 128-bit error correction code. As in the case of the system, the number of bits per sample is different, and is 8 bits in the A mode and 11 bits in the B mode. NTSC audio is normal PCM data, but MUSE audio is differential PCM (DP
CM).

MUSE方式においても、誤りの発生を分散させるため
に、インターリーブをかけて送信されているが、この場
合のインターリーブには、ビットインターリーブとワー
ドインターリーブの2段階がある。すなわち、ビットイ
ンターリーブはNTSC方式と同様に第6図(a)及び第7
図(a)において横方向に書き込み、縦方向に読み出さ
れるが、音声サンプルは図に示すように各チャンネルd
1,d17,d2,d18,・・・というように時間順序が入れ替わ
っている。これをワードインターリーブと称し、サンプ
ル単位の並べ替えである。従って、受信装置では、ビッ
トデインターリーブとワードデインターリーブの二度の
デインターリーブ処理を施す必要がある。
Also in the MUSE system, transmission is performed with interleaving in order to disperse the occurrence of errors. In this case, there are two stages of interleaving, bit interleaving and word interleaving. That is, the bit interleaving is performed in the same manner as in the NTSC system as shown in FIGS.
In FIG. 8A, writing is performed in the horizontal direction and reading is performed in the vertical direction.
The time order is changed, such as 1, d17, d2, d18,. This is called word interleaving, and is a per-sample rearrangement. Therefore, the receiving apparatus needs to perform two deinterleaving processes, bit deinterleaving and word deinterleaving.

(発明が解決しようとする課題) 上述したように、衛星放送において通常のNTSC方式と
ハイビジョンのMUSE方式の両方を受信する受信装置のPC
M音声デコーダ装置では、両方式のデインターリーブ処
理を行うために多数のメモリを必要とし、非経済的であ
るという問題がある。
(Problems to be Solved by the Invention) As described above, the PC of the receiving device that receives both the normal NTSC system and the high-vision MUSE system in satellite broadcasting
The M audio decoder requires a large number of memories to perform both types of deinterleaving, and is uneconomical.

本発明は、上記に鑑みてなされたもので、その目的と
するところは、NTSC方式のビットデインターリーブメモ
リとしてMUSE方式のビットデインターリーブメモリとワ
ードデインターリーブメモリを使用し、経済化を図った
PCM音声デコーダ装置を提供することにある。
The present invention has been made in view of the above, and an object of the present invention is to use a bit deinterleave memory and a word deinterleave memory of a MUSE system as a bit deinterleave memory of an NTSC system, thereby achieving economy.
A PCM audio decoder device is provided.

〔発明の構成〕[Configuration of the invention]

(課題を解決するための手段) 上記目的を達成するため、本発明のPCM音声デコーダ
装置は、ビットインターリーブおよびワードインターリ
ーブを施した第1の方式の音声信号およびビットインタ
ーリーブを施した第2の方式の音声信号を受信してデイ
ンターリーブを行うPCM音声デコーダ装置であって、前
記第1の方式の音声信号をビットデインターリーブする
ために使用する第1のメモリと、第1のメモリを使用し
てビットデインターリーブされた音声信号をワードデイ
ンターリーブするために使用する第2のメモリと、前記
第2の方式の音声信号をビットデインターリーブするた
めに前記第1および第2のメモリを使用し得るように制
御する制御手段とを有することを要旨とする。
(Means for Solving the Problems) In order to achieve the above object, a PCM audio decoder apparatus of the present invention comprises: a first method for performing bit interleaving and word interleaving; and a second method for performing bit interleaving. A PCM audio decoder device for receiving and deinterleaving an audio signal of the first type, using a first memory used for bit deinterleaving the audio signal of the first system, and a first memory A second memory used for word deinterleaving the bit deinterleaved audio signal, and the first and second memories may be used for bit deinterleaving the audio signal of the second scheme. And a control means for performing the control.

(作用) 本発明のPCM音声デコーダ装置では、第1の方式の音
声信号をビットデインターリーブおよびワードデインタ
ーリーブするためにそれぞれ使用する第1および第2の
メモリを第2の方式の音声信号をビットデインターリー
ブするために使用し得るように制御している。
(Operation) In the PCM audio decoder device of the present invention, the first and second memories used for bit deinterleaving and word deinterleaving of the audio signal of the first system are used to convert the audio signal of the second system into bits. It is controlled so that it can be used to deinterleave.

(実施例) 以下、図面を用いて本発明の実施例について説明す
る。
(Example) Hereinafter, an example of the present invention is described using a drawing.

第1図は本発明の一実施例に係わるPCM音声デコーダ
装置の構成を示すブロック図である。同図に示すPCM音
声デコーダ装置は、MUSE方式のビットデインターリーブ
およびワードデインターリーブ処理に使用する第1のメ
モリ513および第2のメモリ514を有し、この両メモリ51
3,514をNTSC方式のビットデインターリーブ処理にも使
用し、これによりメモリの共用化、経済化、小型化を図
るものである。なお、MUSE方式とNTSC方式の切り替え
は、端子503に供給されるMUSE/NTSC切り替え信号により
行われる。更に詳しくは、端子503は点線で示すように
切り替えスイッチ510,512,519,520,521,527に接続され
ており、これにより各スイッチは端子503からの切り替
え信号により制御され、各スイッチがM側に切り替わっ
た場合には、MUSE方式となり、N側に切り替わった場合
には、NTSC方式になるようになっている。
FIG. 1 is a block diagram showing a configuration of a PCM audio decoder according to an embodiment of the present invention. The PCM audio decoder device shown in the figure has a first memory 513 and a second memory 514 used for bit deinterleaving and word deinterleaving processing of the MUSE system.
3,514 is also used for NTSC-type bit deinterleaving, thereby sharing the memory, making it economical, and miniaturizing it. Switching between the MUSE system and the NTSC system is performed by a MUSE / NTSC switching signal supplied to the terminal 503. More specifically, the terminal 503 is connected to the changeover switches 510, 512, 519, 520, 521, 527 as shown by the dotted lines, whereby each switch is controlled by a changeover signal from the terminal 503, and when each switch is switched to the M side, the MUSE method When switching to the N side, the NTSC system is used.

第1図においては、入力信号は入力端子501から入力
され、クロックはクロック入力端子502から入力され
る。このクロックは1.35MHzである。入力端子501から入
力された入力信号は、同期回路504に供給され、ここで1
6ビットの同期信号が検出され、同期信号の位置がタイ
ミング発生回路518に供給され、PCMデコーダ全体のタイ
ミングを規制する。
In FIG. 1, an input signal is input from an input terminal 501, and a clock is input from a clock input terminal 502. This clock is 1.35 MHz. The input signal input from the input terminal 501 is supplied to the synchronization circuit 504, where 1
A 6-bit synchronization signal is detected, and the position of the synchronization signal is supplied to a timing generation circuit 518 to regulate the timing of the entire PCM decoder.

また、入力信号は別に排他的論理和回路(XOR)505を
通って、ビットデインターリーブ回路507に供給され
る。なお、MUSE方式では、排他的論理和回路505の一方
の入力は切り替えスイッチ512を介してアースの低レベ
ルに接続されているため、入力信号はそのま通過してビ
ットデインターリーブ回路507に供給される。更に、入
力信号は制御符号検出回路522にも供給され、ここで各
制御符号が検出される。この制御符号はAモード/Bモー
ド等の各モードを示す。
Further, the input signal is separately supplied to a bit deinterleave circuit 507 through an exclusive OR circuit (XOR) 505. In the MUSE method, one input of the exclusive OR circuit 505 is connected to the low level of the ground via the changeover switch 512, so that the input signal is passed as it is to the bit deinterleave circuit 507. You. Further, the input signal is also supplied to a control code detection circuit 522, where each control code is detected. This control code indicates each mode such as A mode / B mode.

前記ビットデインターリーブ回路507は、MUSE方式の
場合には、MUSEビットデインターリーブアドレス発生回
路515からのアドレスに基づいて第6図(a)、第7図
(a)に示すマトリックス通りに第1のメモリ513上に
順次縦方向に書き込み、横方向に読み出して、ビットデ
インターリーブ処理を行い、その結果の出力をエラー訂
正回路508に入力し、82ビットを単位としてエラー訂正
を行う。ここで、エラー符号は74ビットのデータに対し
8ビットのエラーテェックビットを付加した(82,74)B
CH符号となっており、1ビットエラーの訂正および2ビ
ットエラーの検出が行われる。
In the case of the MUSE system, the bit deinterleave circuit 507 performs the first operation according to the matrix shown in FIGS. 6A and 7A based on the address from the MUSE bit deinterleave address generation circuit 515. The data is sequentially written in the memory 513 in the vertical direction and read out in the horizontal direction, bit deinterleaving processing is performed, and the resulting output is input to the error correction circuit 508, and error correction is performed in units of 82 bits. Here, the error code is obtained by adding an error check bit of 8 bits to the data of 74 bits (82,74) B
It is a CH code, in which 1-bit error correction and 2-bit error detection are performed.

エラー訂正された信号とエラー検出したことを示すエ
ラーフラグは、MUSE方式の場合には、ワードデインター
リーブ回路509を供給される。このワードデインターリ
ーブ回路509は、切り替えスイッチ519を介して第2のメ
モリ514を使用し、MUSEワードデインターリーブアドレ
ス発生回路からのアドレスに基づいて各チャンネルのサ
ンプルデータを時間順に並べ替え、スイッチ510を介し
てレンジ伸長回路523に供給する。レンジ伸長回路523は
1フレーム内の音声信号レベルに応じて音声信号を圧縮
し、同じに圧縮の度合を示す情報をレンジ情報として伝
送し、受信側ではレンジ情報に応じて音声信号を伸長
し、もとに戻す(準瞬時圧伸方式)。この出力はエラー
補正回路524に入力される。ここでは、エラー訂正回路5
08で訂正できなかったが、エラー検出された場合、それ
を示すエラーフラグにより誤りの発生したサンプルデー
タを前サンプルデータで置き換えたり(前値保持)、ま
たは前、後サンプル値の平均値で置き換えたり(平均値
補正)して、誤りにより発生するノイズを抑えている。
エラー補正回路524の出力は、DPCPデコーダ526に入力さ
れ、本来のPCM信号に戻され、出力バッファ526で一定の
出力フォーマットに整えられ、出力端子511から出力さ
れる。出力はその後図示しないD/A変換器を介してアナ
ログ信号に変換され、音声信号が得られる。
An error-corrected signal and an error flag indicating that an error has been detected are supplied to a word deinterleave circuit 509 in the case of the MUSE system. The word deinterleave circuit 509 uses the second memory 514 via the changeover switch 519, rearranges the sample data of each channel in time order based on the address from the MUSE word deinterleave address generation circuit, and switches the switch 510. The signal is supplied to the range extending circuit 523 via the input terminal. The range expansion circuit 523 compresses the audio signal according to the audio signal level in one frame, transmits information indicating the degree of compression as range information, and expands the audio signal according to the range information on the receiving side. Return to the original (semi-instantaneous companding method). This output is input to the error correction circuit 524. Here, the error correction circuit 5
If the error could not be corrected in 08, but an error was detected, the error flag indicating the error replaces the erroneous sample data with the previous sample data (retains the previous value) or replaces it with the average value of the previous and subsequent sample values (Average value correction) to suppress noise caused by errors.
The output of the error correction circuit 524 is input to the DPCP decoder 526, returned to the original PCM signal, adjusted to a fixed output format by the output buffer 526, and output from the output terminal 511. The output is thereafter converted to an analog signal via a D / A converter (not shown), and an audio signal is obtained.

NTSC方式では、入力が2.048MHzであり、MUSE方式と異
なるため、タイミング発生回路518は大幅に切り替える
必要があるが、多くの回路ブロックがそのまままたは若
干の切り替えで共有化できる。
In the NTSC system, the input is 2.048 MHz, which is different from the MUSE system. Therefore, the timing generation circuit 518 needs to be largely switched, but many circuit blocks can be shared as they are or by slight switching.

NTSC方式の場合、入力信号は疑似ランダム信号(PN)
を施されており、これを戻すためにPN発生回路505の出
力を切り替えスイッチ512を介して排他的論理和回路505
に供給して、入力信号との排他的論理和を取っている。
In the case of NTSC, the input signal is a pseudo-random signal (PN)
In order to return this, the output of the PN generation circuit 505 is switched via the changeover switch 512 to the exclusive OR circuit 505.
To obtain an exclusive OR with the input signal.

排他的論理和回路505からの出力はビットデインター
リーブ回路507に供給される。ビットデインターリーブ
回路は、第1および第2のメモリ513および514を使用す
るとともに、NTSCアドレス発生回路からのアドレスに基
づいて、ビットデインターリーブ処理を行う。エラー訂
正は63ビットを単位として56ビットのデータに対し7ビ
ットのエラーチェックビットを付加した(63,53)BCH符
号となっており、MUSE方式と同様に1ビットエラー訂
正、2ビットエラー検出の能力を有する。NTSC方式の場
合、ワードデインターリーブ回路509はバイパスし、エ
ラー訂正回路508からの出力は、切り替えスイッチ510を
通って、レンジ伸長回路523、エラー補正回路524、出力
バッファ回路526を介して出力される。なお、DPCMデコ
ード回路525はバイパスされる。
The output from the exclusive OR circuit 505 is supplied to a bit deinterleave circuit 507. The bit deinterleave circuit uses the first and second memories 513 and 514 and performs bit deinterleave processing based on the address from the NTSC address generation circuit. The error correction is a (63,53) BCH code obtained by adding 7 error check bits to 56-bit data in units of 63 bits. Similar to the MUSE method, 1-bit error correction and 2-bit error detection are performed. Have the ability. In the case of the NTSC system, the word deinterleave circuit 509 is bypassed, and the output from the error correction circuit 508 passes through the changeover switch 510 and is output via the range expansion circuit 523, the error correction circuit 524, and the output buffer circuit 526. . Note that the DPCM decode circuit 525 is bypassed.

次に、ビットデインターリーブおよびワードデインタ
ーリーブ処理について第2図および第3図を参照して詳
しく説明する。デインターリーブを行うには、書き込み
と読み出しを分離するため、インターリーブブロックの
二倍のメモリエリアを必要とする。例えば、ページ0へ
1フレームのデータを書き込むとすると、ページ1のデ
ータを読み出すという具合いである。MUSE方式の場合、
ビットデインターリーブでは、第2図(a)に示すよう
に、82ビット×16ビット×2ページ=2624ビットが必要
である。ワードインターリーブでは、Aモードでは、8
ビット×4チャンネル×32サンプル×2ページ=2048ビ
ット、Bモードでは、11ビット×2チャンネル×48サン
プル×2ページ=2112ビットが必要であるが、Aモード
とBモードとの違い、また後でエラー補正に必要なエラ
ーフラグも必要なことから、ワードインターリーブメモ
リとして、第2図(b),(c)に示すように、12ビッ
ト×8ワード×16ビット×2ページ=3072ビットを使用
し、Aモード時は、音声8ビット+エラーフラグ1ビッ
ト=9ビットを1ワードとし、9ビット×8ワードとし
て使用し、Bモードの時は、音声11ビット+エラーフラ
グ1ビット=12ビットを1ワードとし、12ビット×6ワ
ードとして使用する。なお、第2図において、斜線を施
した部分は使用しない部分である。
Next, the bit deinterleaving and word deinterleaving processing will be described in detail with reference to FIGS. Deinterleaving requires twice as much memory area as interleaved blocks to separate writing and reading. For example, if one frame of data is written to page 0, the data of page 1 is read. In the case of MUSE system,
In the bit deinterleaving, as shown in FIG. 2A, 82 bits × 16 bits × 2 pages = 2624 bits are required. In word interleave, in A mode, 8
Bit x 4 channels x 32 samples x 2 pages = 2048 bits, B mode requires 11 bits x 2 channels x 48 samples x 2 pages = 2112 bits, but the difference between A mode and B mode, and later Since an error flag required for error correction is also required, 1272 × 8 words × 16 bits × 2 pages = 3072 bits are used as a word interleave memory as shown in FIGS. 2 (b) and 2 (c). In the A mode, audio 8 bits + error flag 1 bit = 9 bits are used as one word and used as 9 bits × 8 words. In the B mode, audio 11 bits + error flag 1 bit = 12 bits are used as 1 bit. Word, 12 bits x 6 words. In FIG. 2, the hatched portions are unused portions.

NTSC方式の場合には、ワードデインターリーブは必要
ないが、ビットデインターリーブは、63ビット×32ビッ
ト×2ページ=4032ビットが必要である。従って、第3
図に示すように、ビットデインターリーブ用の第1のメ
モリ513とワードデインターリーブ用の第2のメモリ514
の両方をNTSC用ビットデインターリーブ用のメモリとし
て使用する。具体的には、第1のメモリを63ビット×32
ビットの1ページ分のメモリとして使用し、第2のメモ
リは縦横を入れ替える等の若干のアドレス線の入れ替え
を行い、8ビット×4ワード×63ビットの1ページ分の
メモリとして使用する。このように使用することによ
り、NTSC方式用のメモリを特別に追加する必要がなくな
る。
In the case of the NTSC system, word deinterleaving is not required, but bit deinterleaving requires 6332 bits × 32 bits × 2 pages = 4032 bits. Therefore, the third
As shown, a first memory 513 for bit deinterleaving and a second memory 514 for word deinterleaving are shown.
Are used as memory for bit deinterleaving for NTSC. Specifically, the first memory is 63 bits × 32
The second memory is used as a memory for one page of 8 bits × 4 words × 63 bits by slightly changing the address lines such as changing the length and width of the second memory. By using in this way, it is not necessary to add a special memory for the NTSC system.

ところで、メモリはデータビット数×ワード数とによ
り規定される。本実施例では、第1のメモリは8ビット
×328ワード、第2のメモリは12ビット×256ワードとし
ている。本来、1ビット×nワードのメモリでは、可能
であるが、処理効率の点から上述したメモリ構成とし
た。また、一般にワード数はアドレス線数nに対して2n
のタイプが普通であるが、集積回路化する場合は、無駄
なメモリは削り、できる限り、小さいメモリとすること
も必要である。
Incidentally, the memory is defined by the number of data bits × the number of words. In this embodiment, the first memory is 8 bits × 328 words, and the second memory is 12 bits × 256 words. Originally, a 1-bit × n-word memory is possible, but the above-described memory configuration is used in terms of processing efficiency. In general, the number of words is 2 n for the number n of address lines.
However, when an integrated circuit is used, it is necessary to reduce unnecessary memory and make the memory as small as possible.

本実施例を採用した場合のメモリ容量の削減について
説明する。MUSE方式では、少なくともビットデインター
リーブ用に2624ビットを必要とし、ワードデインターリ
ーブ用に2112ビットを必要とするのに対して、NTSC方式
では、少なくともビットデインターリーブ用に4032ビッ
トを必要とする。ここで、ビットデインターリーブのみ
を共有化した場合には、4032ビット+2112ビットを必要
とし、1212ビットの追加が必要となる。これに対して、
本実施例では、ビットデインターリーブ用に2624ビット
を必要とし、ワードデインターリーブ用に2112ビットを
必要とするだけであり、メモリ容量を削減することがで
き、ICチップサイズの低減、価格の低減を図ることがで
きる。
A description will be given of the reduction of the memory capacity when this embodiment is adopted. The MUSE system requires at least 2624 bits for bit deinterleaving and 2112 bits for word deinterleaving, while the NTSC system requires at least 4032 bits for bit deinterleaving. Here, when only bit deinterleaving is shared, 4032 bits + 2112 bits are required, and an additional 1212 bits is required. On the contrary,
In this embodiment, only 2624 bits are required for bit deinterleaving and only 2112 bits are required for word deinterleaving, so that it is possible to reduce the memory capacity, reduce the IC chip size, and reduce the cost. Can be planned.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、第1の方式の
音声信号をビットデインターリーブおよびワードデイン
ターリーブするためにそれぞれ使用する第1および第2
のメモリを第2の方式の音声信号をビットデインターリ
ーブするために使用し得るように制御しているので、メ
モリを共有化して、メモリ容量を削減することができる
ため、例えばICメモリで構成した場合にはチップサイズ
を小さくすることができるとともに、経済化を図ること
ができる。
As described above, according to the present invention, the first and second signals used for bit deinterleaving and word deinterleaving of the audio signal of the first scheme, respectively.
Is controlled so that it can be used for bit deinterleaving of the audio signal of the second system, so that the memory can be shared and the memory capacity can be reduced. In this case, the chip size can be reduced, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例に係わるPCM音声デコーダ装
置の構成を示すブロック図、第2図はMUSE方式における
メモリマップを示す説明図、第3図はNTSC方式における
メモリマップを示す説明図、第4図および第5図はNTSC
方式の音声信号のフォーマットを示す説明図、第6図お
よび第7図はこの音声信号のフォーマットを示す説明図
である。 507……ビットデインターリーブ回路、 508……エラー訂正回路、 509……ワードデインターリーブ回路、 513……第1のメモリ、 514……第2のメモリ、 515……MUSEビットデインターリーブアドレス発生回
路、 516……NTSCアドレス発生回路、 517……MUSEワードデインターリーブアドレス発生回
路。
FIG. 1 is a block diagram showing the configuration of a PCM audio decoder according to one embodiment of the present invention, FIG. 2 is an explanatory diagram showing a memory map in the MUSE system, and FIG. 3 is an explanatory diagram showing a memory map in the NTSC system. Figures 4 and 5 show NTSC
FIGS. 6 and 7 are explanatory diagrams showing the format of the audio signal of the system, and FIGS. 6 and 7 are explanatory diagrams showing the format of the audio signal. 507: a bit deinterleave circuit, 508: an error correction circuit, 509 ... a word deinterleave circuit, 513 ... a first memory, 514 ... a second memory, 515 ... a MUSE bit deinterleave address generation circuit, 516: NTSC address generation circuit, 517: MUSE word deinterleave address generation circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ビットインターリーブおよびワードインタ
ーリーブを施した第1の方式の音声信号およびビットイ
ンターリーブを施した第2の方式の音声信号を受信して
デインターリーブを行うPCM音声デコーダ装置であっ
て、前記第1の方式の音声信号をビットデインターリー
ブするために使用する第1のメモリと、第1のメモリを
使用してビットデインターリーブされた音声信号をワー
ドデインターリーブするために使用する第2のメモリ
と、前記第2の方式の音声信号をビットデインターリー
ブするために前記第1および第2のメモリを使用し得る
ように制御する制御手段とを有することを特徴とするPC
M音声デコーダ装置。
1. A PCM audio decoder device for receiving an audio signal of a first system subjected to bit interleaving and word interleaving and an audio signal of a second system subjected to bit interleaving and performing deinterleaving, A first memory used for bit deinterleaving the audio signal of the first system, and a second memory used for word deinterleaving the bit deinterleaved audio signal using the first memory And a control means for controlling the first and second memories to be used for bit deinterleaving of the audio signal of the second system.
M audio decoder device.
JP02265226A 1990-10-04 1990-10-04 PCM audio decoder Expired - Fee Related JP3103098B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02265226A JP3103098B2 (en) 1990-10-04 1990-10-04 PCM audio decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02265226A JP3103098B2 (en) 1990-10-04 1990-10-04 PCM audio decoder

Publications (2)

Publication Number Publication Date
JPH04142816A JPH04142816A (en) 1992-05-15
JP3103098B2 true JP3103098B2 (en) 2000-10-23

Family

ID=17414280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02265226A Expired - Fee Related JP3103098B2 (en) 1990-10-04 1990-10-04 PCM audio decoder

Country Status (1)

Country Link
JP (1) JP3103098B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07155495A (en) * 1993-12-03 1995-06-20 K S P:Kk Post mounting base for wash-line pole

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288479A (en) * 1994-04-18 1995-10-31 Nec Corp Error correction concatenate coding method/device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07155495A (en) * 1993-12-03 1995-06-20 K S P:Kk Post mounting base for wash-line pole

Also Published As

Publication number Publication date
JPH04142816A (en) 1992-05-15

Similar Documents

Publication Publication Date Title
JP3217307B2 (en) Wireless transmission device
US5070503A (en) Digital information transmitting and receiving system
KR860000821B1 (en) Digital signal processing system
US4188616A (en) Method and system for transmitting and receiving blocks of encoded data words to minimize error distortion in the recovery of said data words
KR100651500B1 (en) Device of controlling time deinterleaver memory for digital audio broadcasting
US6192493B1 (en) Data element interleaving/deinterleaving
JP3103098B2 (en) PCM audio decoder
US6144707A (en) Apparatus for receiving broadcasting signals
KR100427521B1 (en) Interleaving with low-speed memory
US6201838B1 (en) Mobile communication system
JPH04196822A (en) Data interleave system and circuit
JP2000507063A (en) Receiver, deinterleaving means and reduced time deinterleaving memory method
JP2664303B2 (en) Data transmission equipment
JP2597873B2 (en) Audio decoder
JPH0230238A (en) Digital information transmission system
JPH03242027A (en) Parallel error correction system with interleaving function added
US4716587A (en) Broadband-signal broadcasting system
JPS61133736A (en) Time division multiplex transmission system
JPH07283795A (en) Voice signal decoding circuit
EP0320545B2 (en) Television transmission system with stereo sound
JPH0230239A (en) Digital information transmission system
KR0158638B1 (en) Convolutional deinterleaver for minimizing the memory demand
KR100188142B1 (en) Memory access method for the fast synchronization of convolutional deinterleaver
JP2837771B2 (en) Encoding and decoding device
JPH0822037B2 (en) Audio signal processing circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees