JP3099081B2 - 疑似乱数生成装置 - Google Patents
疑似乱数生成装置Info
- Publication number
- JP3099081B2 JP3099081B2 JP06102990A JP10299094A JP3099081B2 JP 3099081 B2 JP3099081 B2 JP 3099081B2 JP 06102990 A JP06102990 A JP 06102990A JP 10299094 A JP10299094 A JP 10299094A JP 3099081 B2 JP3099081 B2 JP 3099081B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- storage means
- function
- input
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、疑似乱数生成装置に係
り、特に、相手認証、鍵配送等で必要となる長周期の乱
数を生成する疑似乱数生成装置に関する。
り、特に、相手認証、鍵配送等で必要となる長周期の乱
数を生成する疑似乱数生成装置に関する。
【０００２】
【従来の技術】鍵配送、相手認証等では、外部から推測
できない安全な乱数が必要となっている。一般の乱数に
ついては、“ＫＮＵＴＨ著：『準数値算法／乱数』ｐ．
３、サイエンス社刊”で紹介されている様に、処理の正
当性検査の再現性、計算機資源のコンパクト化（メモリ
削減）の要請から、関数を使った乱数生成法が利用され
ている。
できない安全な乱数が必要となっている。一般の乱数に
ついては、“ＫＮＵＴＨ著：『準数値算法／乱数』ｐ．
３、サイエンス社刊”で紹介されている様に、処理の正
当性検査の再現性、計算機資源のコンパクト化（メモリ
削減）の要請から、関数を使った乱数生成法が利用され
ている。
【０００３】例えば、関数Ｆを使い、初期値Ｒ(0) より
順番に、乱数列Ｒ(1) 、Ｒ(2) 、Ｒ (3) 、…を生成す
る。個々に、乱数列の（）内の添字は、乱数列Ｒの順番
を示すもので、Ｒ(i+1) ＝Ｆ（Ｒ(i) ）（但し、ｉ≧
０、整数）なる関係があるとする。初期値が決まると全
ての乱数列が決まるので、理想的な乱数列とは区別し、
乱数列Ｒ(0) 、Ｒ(1) 、Ｒ(2) 、Ｒ(3) 、…を疑似乱数
列と呼び、Ｆは疑似乱数関数と呼ぶ。
順番に、乱数列Ｒ(1) 、Ｒ(2) 、Ｒ (3) 、…を生成す
る。個々に、乱数列の（）内の添字は、乱数列Ｒの順番
を示すもので、Ｒ(i+1) ＝Ｆ（Ｒ(i) ）（但し、ｉ≧
０、整数）なる関係があるとする。初期値が決まると全
ての乱数列が決まるので、理想的な乱数列とは区別し、
乱数列Ｒ(0) 、Ｒ(1) 、Ｒ(2) 、Ｒ(3) 、…を疑似乱数
列と呼び、Ｆは疑似乱数関数と呼ぶ。
【０００４】上記の乱数生成法における課題は、‖Ｘ‖
がＸを取りうる全ての値の個数とすると、Ｒ(i+1) ＝Ｆ
（Ｒ(i) ）で定義される疑似乱数列の周期が上限の‖Ｒ
‖（Ｒの取り得る値の全数）にいかに近づくか（長周期
の関数をいかに得るか）ということと、値の分布がばら
つくかどうかということである。つまり、長周期の関数
を得る場合には、Ｒが取り得る値は有限の‖Ｒ‖個であ
り、Ｒ(0) ＝Ｒ(i) となる時があるが、ｉの大きさが重
要となる。また、値の分布がばらつくかどうかについて
は、統計的な分布により評価できる。
がＸを取りうる全ての値の個数とすると、Ｒ(i+1) ＝Ｆ
（Ｒ(i) ）で定義される疑似乱数列の周期が上限の‖Ｒ
‖（Ｒの取り得る値の全数）にいかに近づくか（長周期
の関数をいかに得るか）ということと、値の分布がばら
つくかどうかということである。つまり、長周期の関数
を得る場合には、Ｒが取り得る値は有限の‖Ｒ‖個であ
り、Ｒ(0) ＝Ｒ(i) となる時があるが、ｉの大きさが重
要となる。また、値の分布がばらつくかどうかについて
は、統計的な分布により評価できる。
【０００５】図１４は、従来の疑似乱数生成装置の構成
を示すブロック図である。同図に示す疑似乱数生成装置
１は、レジスタ２及び乱数関数回路３より構成される。
レジスタ２は、値Ｒが設定され、外部から起動信号４が
入力される毎に、乱数生成回路３から出力される値Ｆに
よりレジスタ２の蓄積値Ｒを更新し、レジスタ２は、そ
の値Ｆ（Ｒ）を保持する。なお、レジスタ２及び乱数関
数回路３は、これらの動作を制御系（図示せず）により
制御される。従って、起動信号４の入力を制御系が監視
し、制御系の制御により、乱数関数回路３がＦ
（Ｒ(i) ）を生成し、レジスタ２にその値を出力する。
を示すブロック図である。同図に示す疑似乱数生成装置
１は、レジスタ２及び乱数関数回路３より構成される。
レジスタ２は、値Ｒが設定され、外部から起動信号４が
入力される毎に、乱数生成回路３から出力される値Ｆに
よりレジスタ２の蓄積値Ｒを更新し、レジスタ２は、そ
の値Ｆ（Ｒ）を保持する。なお、レジスタ２及び乱数関
数回路３は、これらの動作を制御系（図示せず）により
制御される。従って、起動信号４の入力を制御系が監視
し、制御系の制御により、乱数関数回路３がＦ
（Ｒ(i) ）を生成し、レジスタ２にその値を出力する。
【０００６】図１５は、従来の疑似乱数生成装置の動作
を示すフローチャートである。疑似乱数生成装置１は、
外部から起動信号４が入力されるまで、待機し、起動信
号４が入力されると（ステップ１）、レジスタ２の疑似
乱数Ｒが乱数関数回路３の出力Ｆ（Ｒ）で更新される
（ステップ２）。
を示すフローチャートである。疑似乱数生成装置１は、
外部から起動信号４が入力されるまで、待機し、起動信
号４が入力されると（ステップ１）、レジスタ２の疑似
乱数Ｒが乱数関数回路３の出力Ｆ（Ｒ）で更新される
（ステップ２）。
【０００７】前述の上限の‖Ｒ‖に近づけることと、値
の分布をばらつかす要請に対してビット列をとびとびに
生成する非線形フィードバックシフトレジスタ等が研究
されている（辻井・笠原編著：『暗号と情報セキュリテ
ィ』、昭晃堂刊、ｐ１５９参照）。
の分布をばらつかす要請に対してビット列をとびとびに
生成する非線形フィードバックシフトレジスタ等が研究
されている（辻井・笠原編著：『暗号と情報セキュリテ
ィ』、昭晃堂刊、ｐ１５９参照）。
【０００８】ところが、非線形フィードバックシフトレ
ジスタでは、初期値を任意に設定できる他は、固定的な
構造であり、数学的構造を解析される場合がある。相手
認証、鍵配送等の様に乱数列を利用する場合、多くの場
合に、乱数列の秘匿性も要求されるので、非線形フィー
ドバックシフトレジスタは使用することができない。
ジスタでは、初期値を任意に設定できる他は、固定的な
構造であり、数学的構造を解析される場合がある。相手
認証、鍵配送等の様に乱数列を利用する場合、多くの場
合に、乱数列の秘匿性も要求されるので、非線形フィー
ドバックシフトレジスタは使用することができない。
【０００９】そこで、秘匿性という観点から、多くの場
合、値の分布のばらつく性質も満たす暗号関数ｆを利用
して疑似乱数関数Ｆを組み立てることが考えられてい
る。
合、値の分布のばらつく性質も満たす暗号関数ｆを利用
して疑似乱数関数Ｆを組み立てることが考えられてい
る。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
暗号関数ｆを利用して疑似乱数関数Ｆを組み立てる考え
は、Ｆの入出力データのサイズが一般にｆより大きいの
で、ｋを鍵とし、ｘを入力し、 ｙ←ｆ（ｘ，ｋ） （ｘ，ｙともビット長が同じサイズ
のデータ） によりｙを生成する時、暗号化関数ｆのサイズよりも大
きい乱数Ｒをｆの入出力変数ｘ，ｙのサイズ以下にｎ個
のブロックＲi （ｉ＝０，１，…，ｎ−１）に分割し、
Ｒ＝（Ｒ0 ，Ｒ1 ，Ｒ2 ，…，Ｒn-2 ，Ｒn-1 ）により
ブロックＲi で乱数Ｒを表現する、ｉ＝０，１，…，ｎ
−１に対し、ブロックＲi ←ｆ（Ｒi ，ｋ）で更新し、
全体の乱数Ｒを生成する。
暗号関数ｆを利用して疑似乱数関数Ｆを組み立てる考え
は、Ｆの入出力データのサイズが一般にｆより大きいの
で、ｋを鍵とし、ｘを入力し、 ｙ←ｆ（ｘ，ｋ） （ｘ，ｙともビット長が同じサイズ
のデータ） によりｙを生成する時、暗号化関数ｆのサイズよりも大
きい乱数Ｒをｆの入出力変数ｘ，ｙのサイズ以下にｎ個
のブロックＲi （ｉ＝０，１，…，ｎ−１）に分割し、
Ｒ＝（Ｒ0 ，Ｒ1 ，Ｒ2 ，…，Ｒn-2 ，Ｒn-1 ）により
ブロックＲi で乱数Ｒを表現する、ｉ＝０，１，…，ｎ
−１に対し、ブロックＲi ←ｆ（Ｒi ，ｋ）で更新し、
全体の乱数Ｒを生成する。
【００１１】上記の暗号関数ｆによる従来の方法の周期
は、各ブロックＲi は周期がそれぞれ‖ｆ‖（‖ｘ‖
は、ｘの取り得る全ての値の個数を示す）となり、Ｒi
を組み合わせたＲの周期は、‖Ｒ‖となることが期待さ
れる。しかしながら、各ブロックＲi の個々の周期は、
‖ｆ‖の演算量で周期が特定できるので、乱数Ｒの乱数
列を推定しようとする場合、‖Ｒ‖＝‖ｆ‖＾ｎの演算
量は、必要でなく、ｎ×‖ｆ‖程度となる。ｎ並列の処
理が可能な場合、‖ｆ‖程度の演算時間で推定可能であ
る。なお、ｘ＾ｙは、ｘをｙ乗することを示す。
は、各ブロックＲi は周期がそれぞれ‖ｆ‖（‖ｘ‖
は、ｘの取り得る全ての値の個数を示す）となり、Ｒi
を組み合わせたＲの周期は、‖Ｒ‖となることが期待さ
れる。しかしながら、各ブロックＲi の個々の周期は、
‖ｆ‖の演算量で周期が特定できるので、乱数Ｒの乱数
列を推定しようとする場合、‖Ｒ‖＝‖ｆ‖＾ｎの演算
量は、必要でなく、ｎ×‖ｆ‖程度となる。ｎ並列の処
理が可能な場合、‖ｆ‖程度の演算時間で推定可能であ
る。なお、ｘ＾ｙは、ｘをｙ乗することを示す。
【００１２】本発明は、上記の点に鑑みなされたもので
あり、乱数Ｒの周期推定に必要な演算量は‖Ｒ‖程度で
あっても、最大周期を拡大し、容易にＲの乱数列が推定
できないような長周期の乱数生成が可能となる疑似乱数
生成装置を提供することを目的とする。
あり、乱数Ｒの周期推定に必要な演算量は‖Ｒ‖程度で
あっても、最大周期を拡大し、容易にＲの乱数列が推定
できないような長周期の乱数生成が可能となる疑似乱数
生成装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の疑似乱数生成装
置は、ディジタル論理回路により構成される暗号化関数
ｆにより、ｙ←ｆ（ｘ，ｋ）（入出力変数ｘ，ｙともビ
ット長が同じで、ｋは暗号鍵で任意長の変数）を利用し
て、記憶手段に蓄積される乱数Ｒを起動信号が入力され
るタイミングで更新することにより疑似乱数を生成する
疑似乱数生成装置において、乱数Ｒのサイズが暗号化関
数ｆの入出力変数ｘ，ｙのサイズよりも大きい場合に、
乱数Ｒを入出力変数ｘ，ｙのサイズ以下のｎ個のブロッ
クＲi （ｉ＝０，１，…，ｎ−１）（以下、Ｒ＝Ｒ0 ，
Ｒ1 ，Ｒ2 ，…，Ｒn-2 ，Ｒn-1）に分割して格納する
第１の記憶手段と、第１の記憶手段よりブロックＲi を
入力とし、暗号化関数ｆを組み合わせて乱数関数ｇi を
生成する乱数関数回路と、乱数関数回路から入力される
外乱数関数ｇi により、第１の記憶手段の乱数Ｒのブロ
ックＲi ←ｇi （Ｒr0，Ｒr1，Ｒr2，…，Ｒr m-1 （ｒ
j ∈［０，ｎ−１］、ｊ∈［０，ｍ−１］，ｍ≦ｎで、
ｒj は、ｎ個のブロックＲi （ｉ∈［０，ｎ−１］から
特定のブロックＲr j を選び出すインデックスである）
を更新する制御手段とを有する。
置は、ディジタル論理回路により構成される暗号化関数
ｆにより、ｙ←ｆ（ｘ，ｋ）（入出力変数ｘ，ｙともビ
ット長が同じで、ｋは暗号鍵で任意長の変数）を利用し
て、記憶手段に蓄積される乱数Ｒを起動信号が入力され
るタイミングで更新することにより疑似乱数を生成する
疑似乱数生成装置において、乱数Ｒのサイズが暗号化関
数ｆの入出力変数ｘ，ｙのサイズよりも大きい場合に、
乱数Ｒを入出力変数ｘ，ｙのサイズ以下のｎ個のブロッ
クＲi （ｉ＝０，１，…，ｎ−１）（以下、Ｒ＝Ｒ0 ，
Ｒ1 ，Ｒ2 ，…，Ｒn-2 ，Ｒn-1）に分割して格納する
第１の記憶手段と、第１の記憶手段よりブロックＲi を
入力とし、暗号化関数ｆを組み合わせて乱数関数ｇi を
生成する乱数関数回路と、乱数関数回路から入力される
外乱数関数ｇi により、第１の記憶手段の乱数Ｒのブロ
ックＲi ←ｇi （Ｒr0，Ｒr1，Ｒr2，…，Ｒr m-1 （ｒ
j ∈［０，ｎ−１］、ｊ∈［０，ｍ−１］，ｍ≦ｎで、
ｒj は、ｎ個のブロックＲi （ｉ∈［０，ｎ−１］から
特定のブロックＲr j を選び出すインデックスである）
を更新する制御手段とを有する。
【００１４】また、本発明の疑似乱数生成装置は、乱数
関数回路への帰還用の蓄積値ＦＲを保持する第２の記憶
手段と、第２の記憶手段から入力される蓄積値ＦＲのサ
イズを小さくして更新するための関数ｈを含む乱数関数
回路とを有し、制御手段は、第２の記憶手段からの入力
ＦＲを乱数関数ｇi に加えて、Ｒi ←ｇi （Ｒr0，Ｒ
r1，Ｒr2，…、Ｒr m-1 ，ＦＲ）かつＦＲ←ｈ（Ｒr0，
Ｒr1，Ｒr2，…，Ｒr m-1 ，ＦＲ）により、第１の記憶
手段の乱数Ｒを更新する。
関数回路への帰還用の蓄積値ＦＲを保持する第２の記憶
手段と、第２の記憶手段から入力される蓄積値ＦＲのサ
イズを小さくして更新するための関数ｈを含む乱数関数
回路とを有し、制御手段は、第２の記憶手段からの入力
ＦＲを乱数関数ｇi に加えて、Ｒi ←ｇi （Ｒr0，Ｒ
r1，Ｒr2，…、Ｒr m-1 ，ＦＲ）かつＦＲ←ｈ（Ｒr0，
Ｒr1，Ｒr2，…，Ｒr m-1 ，ＦＲ）により、第１の記憶
手段の乱数Ｒを更新する。
【００１５】また、本発明の上記の制御手段は、第２の
記憶手段の蓄積値ＦＲをＲn-1 で初期設定し（ＦＲ←Ｒ
n-1 ）、第２の記憶手段の乱数Ｒi を第１の記憶手段の
値と第２の記憶手段の値をビット毎に排他論理和をと
り、その結果と暗号鍵ｋによりＲi ←ｇi （Ｒi 、Ｆ
Ｒ）＝ｆ（Ｒi ◎ＦＲ，ｋ）（但し、◎は排他的論理
和）とし、且つ、第２の記憶手段の蓄積値ＦＲをＲi で
更新する処理（ＦＲ←Ｒi ）をｉ＝０からｎ−１まで逐
次処理する。
記憶手段の蓄積値ＦＲをＲn-1 で初期設定し（ＦＲ←Ｒ
n-1 ）、第２の記憶手段の乱数Ｒi を第１の記憶手段の
値と第２の記憶手段の値をビット毎に排他論理和をと
り、その結果と暗号鍵ｋによりＲi ←ｇi （Ｒi 、Ｆ
Ｒ）＝ｆ（Ｒi ◎ＦＲ，ｋ）（但し、◎は排他的論理
和）とし、且つ、第２の記憶手段の蓄積値ＦＲをＲi で
更新する処理（ＦＲ←Ｒi ）をｉ＝０からｎ−１まで逐
次処理する。
【００１６】また、本発明の上記の制御手段は、第１の
記憶手段のブロックＲi と、第２の記憶手段ＦＲをｐ分
割し、第１の記憶手段のブロックをＲi j （ｊ＝０，
１，…，ｐ−１）によりＲi ＝（Ｒi 0 ，Ｒi 1 ，…，
Ｒi p-1 ）とし、第２の記憶手段の値をＦＲj （ｊ＝
０，１，…，ｐ−１）によりＦＲ＝（ＦＲ0 ，ＦＲ1 ，
…，ＦＲp-1 ）とし、ｔ（ｘ）は入力ｘをｐ分割した時
の最上位の値を選択的に出力する関数とし、ＦＲ←Ｒ
n-1 に初期設定し、 Ｒi j ←ｇi （Ｒi j ，ＦＲ）＝Ｒi j ◎ｔ（ｆ（Ｆ
Ｒ，ｋ） 且つ ＦＲ←（ＦＲ1 ，ＦＲ2 ，…，ＦＲp-1 ，Ｒi j ） をｊ＝０よりｐ−１までの逐次処理する処理を、ｉ＝０
よりｎ−１まで逐次処理する。
記憶手段のブロックＲi と、第２の記憶手段ＦＲをｐ分
割し、第１の記憶手段のブロックをＲi j （ｊ＝０，
１，…，ｐ−１）によりＲi ＝（Ｒi 0 ，Ｒi 1 ，…，
Ｒi p-1 ）とし、第２の記憶手段の値をＦＲj （ｊ＝
０，１，…，ｐ−１）によりＦＲ＝（ＦＲ0 ，ＦＲ1 ，
…，ＦＲp-1 ）とし、ｔ（ｘ）は入力ｘをｐ分割した時
の最上位の値を選択的に出力する関数とし、ＦＲ←Ｒ
n-1 に初期設定し、 Ｒi j ←ｇi （Ｒi j ，ＦＲ）＝Ｒi j ◎ｔ（ｆ（Ｆ
Ｒ，ｋ） 且つ ＦＲ←（ＦＲ1 ，ＦＲ2 ，…，ＦＲp-1 ，Ｒi j ） をｊ＝０よりｐ−１までの逐次処理する処理を、ｉ＝０
よりｎ−１まで逐次処理する。
【００１７】また、本発明の制御手段は、第１の記憶手
段のブロックＲi をｐ分割し、Ｒi j （ｊ＝０，１，
…，ｐ−１）により、Ｒi ＝（Ｒi 0 、Ｒi 1 、…、Ｒ
i p-1）とし、まず、第２の記憶手段の蓄積値ＦＲをＦ
Ｒ←Ｒn-1 に初期設定し、ｔ（ｘ）は、入力ｘをｐ分割
した時の最上位の値を選択的に出力する関数とし、Ｒi
j ←ｇi （Ｒi j ，ＦＲ）＝Ｒi j ◎ｔ（ｆ（ＦＲ，
ｋ））かつＦＲ←ｆ（ＦＲ，ｋ）により第１の記憶手段
と、第２の記憶手段をｊ＝０よりｐ−１まで逐次更新す
る処理をｉ＝０よりｎ−１まで逐次処理する。
段のブロックＲi をｐ分割し、Ｒi j （ｊ＝０，１，
…，ｐ−１）により、Ｒi ＝（Ｒi 0 、Ｒi 1 、…、Ｒ
i p-1）とし、まず、第２の記憶手段の蓄積値ＦＲをＦ
Ｒ←Ｒn-1 に初期設定し、ｔ（ｘ）は、入力ｘをｐ分割
した時の最上位の値を選択的に出力する関数とし、Ｒi
j ←ｇi （Ｒi j ，ＦＲ）＝Ｒi j ◎ｔ（ｆ（ＦＲ，
ｋ））かつＦＲ←ｆ（ＦＲ，ｋ）により第１の記憶手段
と、第２の記憶手段をｊ＝０よりｐ−１まで逐次更新す
る処理をｉ＝０よりｎ−１まで逐次処理する。
【００１８】また、本発明の制御手段は、暗号化関数ｆ
により、ｙ←ｆ（ｘ，ｋ）（ｘ，ｙともビト長が同じサ
イズ、ｋは鍵）を実行するとき、鍵にブロックＲi を関
連させ、つまりｋ＝（Ｒs(i+1)、Ｒs(i+2)、…、Ｒ
s(i+m)）かつＲi ←ｆ（Ｒi ，ｋ）（ここで、ｓ（ｘ）
＝ｘmod ｎ，ｍはｋのデータ長分に必要なブロックＲi
の個数（厳密には、｜ｋ｜が｜Ｒi ｜で割り切れる場
合、ｍ＝｜ｋ｜／｜Ｒi ｜、割り切れない場合、ｍは｜
ｋ｜／｜Ｒi ｜＋１の小数点以下を切り捨てた値）ここ
で、｜ｘ｜はｘのビット長を表す）としてｉ＝０，１，
…，ｎ−１に関して更新し、乱数Ｒを生成して第１の記
憶手段の内容を更新する。
により、ｙ←ｆ（ｘ，ｋ）（ｘ，ｙともビト長が同じサ
イズ、ｋは鍵）を実行するとき、鍵にブロックＲi を関
連させ、つまりｋ＝（Ｒs(i+1)、Ｒs(i+2)、…、Ｒ
s(i+m)）かつＲi ←ｆ（Ｒi ，ｋ）（ここで、ｓ（ｘ）
＝ｘmod ｎ，ｍはｋのデータ長分に必要なブロックＲi
の個数（厳密には、｜ｋ｜が｜Ｒi ｜で割り切れる場
合、ｍ＝｜ｋ｜／｜Ｒi ｜、割り切れない場合、ｍは｜
ｋ｜／｜Ｒi ｜＋１の小数点以下を切り捨てた値）ここ
で、｜ｘ｜はｘのビット長を表す）としてｉ＝０，１，
…，ｎ−１に関して更新し、乱数Ｒを生成して第１の記
憶手段の内容を更新する。
【００１９】
【作用】本発明は、ＫＮＵＴＨ著：『準数値算法／乱
数』、サイエンス社刊ｐ．８記載の演習１６、１７、１
８で紹介されているように、乱数列ｘ0 ，ｘ1 ，…と
し、ｊ個の初期値を入力し、連続する直前のｊ個の値に
より、次の値ｘi+1 ←Ｆ（ｘ i ，ｘi-1 ，…，
ｘi-j+1 ）を生成する関数Ｆがあるとき、‖ｘ‖が小さ
くてもｘの周期の最大値を‖ｘ‖＾ｊに拡大できる。本
発明では、この論理を関数Ｆよりサイズが小さい暗号関
数ｆの組み合わせに拡張し、暗号化関数ｆの入出力変数
のサイズより小さいｎ個のブロックＲi （ｉ＝０，１，
…，ｎ−１）にＲを分割し、Ｒを（Ｒ0 ，Ｒ1 ，Ｒ2 ，
…，Ｒn-2 ，Ｒn-1 ）で表す時、複数のブロックＲi を
暗号関数ｆの入力に関係付けることで、周期を拡大する
と共に、暗号の秘匿性の性質を利用する。
数』、サイエンス社刊ｐ．８記載の演習１６、１７、１
８で紹介されているように、乱数列ｘ0 ，ｘ1 ，…と
し、ｊ個の初期値を入力し、連続する直前のｊ個の値に
より、次の値ｘi+1 ←Ｆ（ｘ i ，ｘi-1 ，…，
ｘi-j+1 ）を生成する関数Ｆがあるとき、‖ｘ‖が小さ
くてもｘの周期の最大値を‖ｘ‖＾ｊに拡大できる。本
発明では、この論理を関数Ｆよりサイズが小さい暗号関
数ｆの組み合わせに拡張し、暗号化関数ｆの入出力変数
のサイズより小さいｎ個のブロックＲi （ｉ＝０，１，
…，ｎ−１）にＲを分割し、Ｒを（Ｒ0 ，Ｒ1 ，Ｒ2 ，
…，Ｒn-2 ，Ｒn-1 ）で表す時、複数のブロックＲi を
暗号関数ｆの入力に関係付けることで、周期を拡大する
と共に、暗号の秘匿性の性質を利用する。
【００２０】具体的には、暗号化関数ｆをｙ←ｆ（ｘ，
ｋ）（ｘ，ｙともビット長が同じで、ｋは暗号鍵で任意
長の変数）とするとき、ｎ個以下のｍ個のブロックＲi
を入力とし、ｆを組み合わせて構成した関数ｇi によ
り、ブロックＲi ←ｇi （Ｒr0，Ｒr1 ，Ｒr2 ，…，
Ｒr m-1 ）（（ｒj ∈［０，ｎ−１］、ｊ∈［０，ｍ−
１］，ｍ≦ｎで、ｒj は、ｎ個のブロックＲr j を選び
出すインデックスである）を更新することで、乱数Ｒを
更新する。
ｋ）（ｘ，ｙともビット長が同じで、ｋは暗号鍵で任意
長の変数）とするとき、ｎ個以下のｍ個のブロックＲi
を入力とし、ｆを組み合わせて構成した関数ｇi によ
り、ブロックＲi ←ｇi （Ｒr0，Ｒr1 ，Ｒr2 ，…，
Ｒr m-1 ）（（ｒj ∈［０，ｎ−１］、ｊ∈［０，ｍ−
１］，ｍ≦ｎで、ｒj は、ｎ個のブロックＲr j を選び
出すインデックスである）を更新することで、乱数Ｒを
更新する。
【００２１】また、ブロックＲi に関して、乱数関数回
路のｇの入力として蓄積値のＦＲを加え、ＦＲは、入力
サイズより出力サイズを小さくする関数ｈにより更新さ
れるものとし、Ｒi ←ｇi （Ｒr0，Ｒr1，Ｒr2，…，Ｒ
r m-1 ，ＦＲ）かつＦＲ←ｈ（Ｒr0，Ｒr1，Ｒr1，…，
Ｒr m-1 ，ＦＲ）により連鎖させ、ブロックＲi の連鎖
のみならず、継続的に更新されるＦＲにより周期長を拡
大する。ここで、「連鎖」とは、古い世代のＲi-1 が継
続的に次の世代のＲi に影響を与えることである。
路のｇの入力として蓄積値のＦＲを加え、ＦＲは、入力
サイズより出力サイズを小さくする関数ｈにより更新さ
れるものとし、Ｒi ←ｇi （Ｒr0，Ｒr1，Ｒr2，…，Ｒ
r m-1 ，ＦＲ）かつＦＲ←ｈ（Ｒr0，Ｒr1，Ｒr1，…，
Ｒr m-1 ，ＦＲ）により連鎖させ、ブロックＲi の連鎖
のみならず、継続的に更新されるＦＲにより周期長を拡
大する。ここで、「連鎖」とは、古い世代のＲi-1 が継
続的に次の世代のＲi に影響を与えることである。
【００２２】上記のような疑似乱数生成装置を構成する
ことにより、ブロックＲi を乱数列の単位として考える
とき、関数ｇi によりそれだけでも‖ｆ‖＾ｍに拡大す
る。また、Ｒi が再帰的に更新されるので、乱数Ｒの理
想的な最大周期は、（‖ｆ‖＾ｍ）＾ｎに拡大する。し
かし、乱数Ｒの周期は、‖Ｒ‖以上になり得ないので、
最大周期は、（‖ｆ‖＾ｍ）＾ｎか‖Ｒ‖の小さい方に
なる。
ことにより、ブロックＲi を乱数列の単位として考える
とき、関数ｇi によりそれだけでも‖ｆ‖＾ｍに拡大す
る。また、Ｒi が再帰的に更新されるので、乱数Ｒの理
想的な最大周期は、（‖ｆ‖＾ｍ）＾ｎに拡大する。し
かし、乱数Ｒの周期は、‖Ｒ‖以上になり得ないので、
最大周期は、（‖ｆ‖＾ｍ）＾ｎか‖Ｒ‖の小さい方に
なる。
【００２３】さらに、蓄積値のＦＲを使う場合には、乱
数Ｒの更新前後の継続的な連鎖が関係するので、最大周
期は‖Ｒ‖×‖ＦＲ‖に拡大する。
数Ｒの更新前後の継続的な連鎖が関係するので、最大周
期は‖Ｒ‖×‖ＦＲ‖に拡大する。
【００２４】
【実施例】以下、図面と共に本発明の実施例を詳細に説
明する。
明する。
【００２５】［第１の実施例］図１は、本発明の第１の
実施例の疑似乱数生成装置の構成を示す。同図に示す疑
似乱数生成装置１は、乱数Ｒを入出力変数ｘ，ｙのサイ
ズ以下のｎ個のブロックＲi （ｉ＝０，１，…，ｎ−
１）に分割して（以下、Ｒ＝（Ｒ0 ，Ｒ1 ，Ｒ2，…，
Ｒn-2 ，Ｒn-1 ）のようにブロックＲi で乱数Ｒを表現
する）蓄積するレジスタ２と、レジスタ２のｎ個以下の
ｍ個のブロックＲi を入力とし、暗号化関数ｆを組み合
わせて構成する関数ｇi を生成する乱数関数回路３より
構成される。なお、上記のレジスタ２及び乱数関数回路
３は制御系（図示せず）により制御される。制御系は、
外部から起動信号４が入力されると、レジスタ２に対し
てブロックＲi を乱数関数回路３に出力するように制御
し、乱数関数回路３は、レジスタ２からの出力を受けて
関数ｇi を生成してレジスタ２に出力するものである。
実施例の疑似乱数生成装置の構成を示す。同図に示す疑
似乱数生成装置１は、乱数Ｒを入出力変数ｘ，ｙのサイ
ズ以下のｎ個のブロックＲi （ｉ＝０，１，…，ｎ−
１）に分割して（以下、Ｒ＝（Ｒ0 ，Ｒ1 ，Ｒ2，…，
Ｒn-2 ，Ｒn-1 ）のようにブロックＲi で乱数Ｒを表現
する）蓄積するレジスタ２と、レジスタ２のｎ個以下の
ｍ個のブロックＲi を入力とし、暗号化関数ｆを組み合
わせて構成する関数ｇi を生成する乱数関数回路３より
構成される。なお、上記のレジスタ２及び乱数関数回路
３は制御系（図示せず）により制御される。制御系は、
外部から起動信号４が入力されると、レジスタ２に対し
てブロックＲi を乱数関数回路３に出力するように制御
し、乱数関数回路３は、レジスタ２からの出力を受けて
関数ｇi を生成してレジスタ２に出力するものである。
【００２６】本実施例の疑似乱数生成装置１は、乱数関
数回路３の関数ｇi がｙ←ｆ（ｘ，ｙ）なる入出力関係
がある暗号関数ｆを使う時、関数ｇi により、レジスタ
２のＲのブロックＲi ←ｇi （Ｒr0，Ｒr1，Ｒr2，…，
Ｒr m-1 ）（ｒj ∈［０，ｎ−１］、ｊ∈［０，ｍ−
１］，ｍ≦ｎで、ｒj は、ｎ個のブロックＲi （ｉ∈
［０，ｎ−１］から特定のブロックＲr j を選び出すイ
ンデックスである）を更新することにより、乱数Ｒを生
成する。
数回路３の関数ｇi がｙ←ｆ（ｘ，ｙ）なる入出力関係
がある暗号関数ｆを使う時、関数ｇi により、レジスタ
２のＲのブロックＲi ←ｇi （Ｒr0，Ｒr1，Ｒr2，…，
Ｒr m-1 ）（ｒj ∈［０，ｎ−１］、ｊ∈［０，ｍ−
１］，ｍ≦ｎで、ｒj は、ｎ個のブロックＲi （ｉ∈
［０，ｎ−１］から特定のブロックＲr j を選び出すイ
ンデックスである）を更新することにより、乱数Ｒを生
成する。
【００２７】図２は、本発明の第１の実施例の疑似乱数
生成装置の動作を示すフローチャートである。
生成装置の動作を示すフローチャートである。
【００２８】レジスタ２は、初期化の有無に関わらず、
乱数Ｒを保持しており、起動信号４が外部から入力され
ると、疑似乱数更新処理が実行される（ステップ１０
１）。
乱数Ｒを保持しており、起動信号４が外部から入力され
ると、疑似乱数更新処理が実行される（ステップ１０
１）。
【００２９】疑似乱数更新処理として、最初にカウント
値ｉを０とする（ｉ＝０）（ステップ１０２）。カウン
ト値ｉがレジスタ２のＲのブロック数（ｎ）以上となっ
た場合（ｉ≧ｎ）には、ステップ１０１に移行して、起
動信号４を待機し、ｉ＜ｎの場合には、乱数関数回路３
の関数ｇi を用いてレジスタ２の乱数ＲのブロックをＲ
i ←ｇi （Ｒr0，Ｒr1，Ｒr2，…，Ｒr m-1 ）でレジス
タ２のブロックを更新し、カウント値ｉをインクリメン
トする。この処理をブロック数ｎ分繰り返す（ステップ
１０４）。
値ｉを０とする（ｉ＝０）（ステップ１０２）。カウン
ト値ｉがレジスタ２のＲのブロック数（ｎ）以上となっ
た場合（ｉ≧ｎ）には、ステップ１０１に移行して、起
動信号４を待機し、ｉ＜ｎの場合には、乱数関数回路３
の関数ｇi を用いてレジスタ２の乱数ＲのブロックをＲ
i ←ｇi （Ｒr0，Ｒr1，Ｒr2，…，Ｒr m-1 ）でレジス
タ２のブロックを更新し、カウント値ｉをインクリメン
トする。この処理をブロック数ｎ分繰り返す（ステップ
１０４）。
【００３０】上記の実施例により、関数ｇi により疑似
乱数列の周期が‖ｆ‖＾ｍに拡大する。
乱数列の周期が‖ｆ‖＾ｍに拡大する。
【００３１】［第２の実施例］図３は、本発明の第２の
実施例の疑似乱数生成装置の構成を示す。同図中、図１
と同一構成部分は、同一符号を付し、その説明を省略す
る。
実施例の疑似乱数生成装置の構成を示す。同図中、図１
と同一構成部分は、同一符号を付し、その説明を省略す
る。
【００３２】同図に示す疑似乱数生成装置１は、図１の
構成にレジスタ５を加え、さらに、乱数関数回路３は、
関数ｇi と関数ｈを含む構成である。関数ｈは、サイズ
の圧縮に用いられる一種のハッシュ関数であり、入力サ
イズに比べて出力サイズを小さくする。レジスタ５は、
乱数関数回路３への帰還用の蓄積値ＦＲを保持する。レ
ジスタ５が保持する蓄積値ＦＲは、乱数関数回路３の関
数ｈにより更新されるものとする。また、関数ｇi とこ
の蓄積値ＦＲが加えられ、レジスタ２の乱数Ｒが更新さ
れる。レジスタ２の乱数Ｒは、乱数関数回路３で生成さ
れたＲi ←ｇi（Ｒr0、Ｒr1、Ｒr2、…、Ｒr m-1 、Ｆ
Ｒ）かつＦＲ←ｈ（Ｒr0、Ｒr1、Ｒr2、…、Ｒr m-1 、
ＦＲ）により乱数Ｒが更新され、乱数Ｒを連鎖する。
構成にレジスタ５を加え、さらに、乱数関数回路３は、
関数ｇi と関数ｈを含む構成である。関数ｈは、サイズ
の圧縮に用いられる一種のハッシュ関数であり、入力サ
イズに比べて出力サイズを小さくする。レジスタ５は、
乱数関数回路３への帰還用の蓄積値ＦＲを保持する。レ
ジスタ５が保持する蓄積値ＦＲは、乱数関数回路３の関
数ｈにより更新されるものとする。また、関数ｇi とこ
の蓄積値ＦＲが加えられ、レジスタ２の乱数Ｒが更新さ
れる。レジスタ２の乱数Ｒは、乱数関数回路３で生成さ
れたＲi ←ｇi（Ｒr0、Ｒr1、Ｒr2、…、Ｒr m-1 、Ｆ
Ｒ）かつＦＲ←ｈ（Ｒr0、Ｒr1、Ｒr2、…、Ｒr m-1 、
ＦＲ）により乱数Ｒが更新され、乱数Ｒを連鎖する。
【００３３】図４は、本発明の第２の実施例の疑似乱数
生成装置の動作を示すフローチャートである。
生成装置の動作を示すフローチャートである。
【００３４】ステップ２０１〜ステップ２０３は、第１
の実施例のステップ１０１〜ステップ１０３の動作と同
様である。レジスタ２が保持する乱数Ｒは、Ｒi ←ｇi
（Ｒr0、Ｒr1、Ｒr2、…、Ｒr m-1 、ＦＲ）とすること
により更新され、連鎖的な乱数が生成される。また、レ
ジスタ５が保持する関数ＦＲは、ＦＲ←ｈ（Ｒr0、Ｒ
r1、Ｒr2、…、Ｒr m-1 、ＦＲ）とすることにより更新
される（ステップ２０４）。
の実施例のステップ１０１〜ステップ１０３の動作と同
様である。レジスタ２が保持する乱数Ｒは、Ｒi ←ｇi
（Ｒr0、Ｒr1、Ｒr2、…、Ｒr m-1 、ＦＲ）とすること
により更新され、連鎖的な乱数が生成される。また、レ
ジスタ５が保持する関数ＦＲは、ＦＲ←ｈ（Ｒr0、Ｒ
r1、Ｒr2、…、Ｒr m-1 、ＦＲ）とすることにより更新
される（ステップ２０４）。
【００３５】このように、本実施例においては、レジス
タ２が保持する乱数Ｒi が再帰的に更新されるので、こ
の場合の最大周期は、（‖ｆ‖＾ｍ）＾ｎに拡大され
る。
タ２が保持する乱数Ｒi が再帰的に更新されるので、こ
の場合の最大周期は、（‖ｆ‖＾ｍ）＾ｎに拡大され
る。
【００３６】レジスタ５の蓄積値ＦＲがない場合には、
レジスタ２のＲは、直前の世代のＲの影響しか受けず、
Ｒのサイズは、‖Ｒ‖で周期が決定されてしまう。しか
し、上記の実施例のような構成にすることにより、周期
は、‖Ｒ‖×‖ＦＲ‖となることにより、さらに周期が
拡大される。
レジスタ２のＲは、直前の世代のＲの影響しか受けず、
Ｒのサイズは、‖Ｒ‖で周期が決定されてしまう。しか
し、上記の実施例のような構成にすることにより、周期
は、‖Ｒ‖×‖ＦＲ‖となることにより、さらに周期が
拡大される。
【００３７】［第３の実施例］図５は、本発明の第３の
実施例の疑似乱数生成装置の構成を示す。同図中、図
１、図３と同一構成部分には、同一符号を付し、その説
明を省略する。
実施例の疑似乱数生成装置の構成を示す。同図中、図
１、図３と同一構成部分には、同一符号を付し、その説
明を省略する。
【００３８】図５に示す疑似乱数生成装置１の乱数関数
回路３は、暗号化関数ｆのみを有し、レジスタ５は、蓄
積値ＦＲを有する。レジスタ３の蓄積値ＦＲは、レジス
タ２のＲn-1 により初期値設定される。乱数関数回路３
は、暗号鍵ｋ及びレジスタ５の蓄積値ＦＲとレジスタ２
からのＲi の排他論理和が入力され、Ｒi ←ｆ（Ｒi◎
ＦＲ，ｋ）をレジスタ２に出力し、レジスタ２の値を更
新する。
回路３は、暗号化関数ｆのみを有し、レジスタ５は、蓄
積値ＦＲを有する。レジスタ３の蓄積値ＦＲは、レジス
タ２のＲn-1 により初期値設定される。乱数関数回路３
は、暗号鍵ｋ及びレジスタ５の蓄積値ＦＲとレジスタ２
からのＲi の排他論理和が入力され、Ｒi ←ｆ（Ｒi◎
ＦＲ，ｋ）をレジスタ２に出力し、レジスタ２の値を更
新する。
【００３９】図６は、本発明の第３の実施例の疑似乱数
生成装置の動作を示すフローチャートである。
生成装置の動作を示すフローチャートである。
【００４０】起動信号４が入力されるまで、レジスタ２
の更新処理は待機し、入力されると以降の処理が実行さ
れる（ステップ３０１）。
の更新処理は待機し、入力されると以降の処理が実行さ
れる（ステップ３０１）。
【００４１】初期設定として、レジスタ５の蓄積値ＦＲ
には、レジスタ２の一部のブロックＲn-1 が設定され
る。また、カウント値ｉ＝０とする（ステップ３０
２）。
には、レジスタ２の一部のブロックＲn-1 が設定され
る。また、カウント値ｉ＝０とする（ステップ３０
２）。
【００４２】次に、カウント値ｉ≧ｎとなった場合に
は、ステップ３０１の処理に移行し、ｉ＜ｎの場合に
は、次の処理に移行する（ステップ３０３）。
は、ステップ３０１の処理に移行し、ｉ＜ｎの場合に
は、次の処理に移行する（ステップ３０３）。
【００４３】レジスタ５の蓄積値ＦＲは、レジスタ２か
らのＲi で更新し（ＦＲ←Ｒi ）、レジスタ２のＲ
i は、乱数関数回路３から出力されるｇi （Ｒi 、Ｆ
Ｒ）＝ｆ（Ｒi ◎ＦＲ，ｋ）（ｋは暗号鍵）により更新
され、レジスタ２の一部の乱数Ｒiが更新される。この
処理をｉ＝０からｉ＝ｎ−１まで逐次処理する（ステッ
プ３０４）。
らのＲi で更新し（ＦＲ←Ｒi ）、レジスタ２のＲ
i は、乱数関数回路３から出力されるｇi （Ｒi 、Ｆ
Ｒ）＝ｆ（Ｒi ◎ＦＲ，ｋ）（ｋは暗号鍵）により更新
され、レジスタ２の一部の乱数Ｒiが更新される。この
処理をｉ＝０からｉ＝ｎ−１まで逐次処理する（ステッ
プ３０４）。
【００４４】［第４の実施例］図７は、本発明の第４の
実施例の疑似乱数生成装置の構成を示す。同図に示す疑
似乱数生成装置１は、分配手段１１、レジスタ２、選択
手段１２、レジスタ５、乱数関数回路３、排他論理和回
路１３より構成される。
実施例の疑似乱数生成装置の構成を示す。同図に示す疑
似乱数生成装置１は、分配手段１１、レジスタ２、選択
手段１２、レジスタ５、乱数関数回路３、排他論理和回
路１３より構成される。
【００４５】分配手段１１は、乱数関数回路３の蓄積値
ＦＲと乱数ブロックＲi をｐ分割する。従って、乱数関
数回路３は、シフトレジスタとなる。
ＦＲと乱数ブロックＲi をｐ分割する。従って、乱数関
数回路３は、シフトレジスタとなる。
【００４６】レジスタ２のＲi は、Ｒi j （ｊ＝０，
１，…，ｐ−１）により、 Ｒi ＝（Ｒi 0 ，Ｒi 1 ，…，Ｒi p-1 ） と分割され、乱数関数回路３のＦＲは、ＦＲj （ｊ＝
０，１，…，ｐ−１）により ＦＲ＝（ＦＲ0 ，ＦＲ1 ，…，ＦＲp-1 ） とし、ｔ（ｘ）は、入力ｘをｐ分割した時の最上位の値
を選択的に出力する関数とする。レジスタ５の蓄積値を
ＦＲ←Ｒn-1 に初期設定し、排他的論理和回路１３で乱
数関数回路３の出力ｆ（ＦＲ，ｋ）と選択手段１２で選
択された値Ｒi で選択された値Ｒi j の排他的論理和を
とり、 Ｒi j ←ｇi （Ｒi j ，ＦＲ）＝Ｒi j ◎ｔ（ｆ（Ｆ
Ｒ，ｋ） とし、且つ、レジスタ５をシフトする処理 ＦＲ←（ＦＲ1 ，ＦＲ2 ，…，ＦＲp-1 ，Ｒi j ） をｊ＝０よりｐ−１までの逐次処理する処理をｉ＝０よ
りｎ−１まで逐次処理する。
１，…，ｐ−１）により、 Ｒi ＝（Ｒi 0 ，Ｒi 1 ，…，Ｒi p-1 ） と分割され、乱数関数回路３のＦＲは、ＦＲj （ｊ＝
０，１，…，ｐ−１）により ＦＲ＝（ＦＲ0 ，ＦＲ1 ，…，ＦＲp-1 ） とし、ｔ（ｘ）は、入力ｘをｐ分割した時の最上位の値
を選択的に出力する関数とする。レジスタ５の蓄積値を
ＦＲ←Ｒn-1 に初期設定し、排他的論理和回路１３で乱
数関数回路３の出力ｆ（ＦＲ，ｋ）と選択手段１２で選
択された値Ｒi で選択された値Ｒi j の排他的論理和を
とり、 Ｒi j ←ｇi （Ｒi j ，ＦＲ）＝Ｒi j ◎ｔ（ｆ（Ｆ
Ｒ，ｋ） とし、且つ、レジスタ５をシフトする処理 ＦＲ←（ＦＲ1 ，ＦＲ2 ，…，ＦＲp-1 ，Ｒi j ） をｊ＝０よりｐ−１までの逐次処理する処理をｉ＝０よ
りｎ−１まで逐次処理する。
【００４７】図８は、本発明の第４の実施例の疑似乱数
生成装置の動作を示すフローチャートである。
生成装置の動作を示すフローチャートである。
【００４８】起動信号４が入力されるまで、レジスタ２
の更新処理は待機し、入力されると以降の処理が実行さ
れる（ステップ４０１）。
の更新処理は待機し、入力されると以降の処理が実行さ
れる（ステップ４０１）。
【００４９】レジスタ５の蓄積値ＦＲについてＦＲ←Ｒ
n-1 、カウント値ｉ←０とする（ステップ４０２）。カ
ウント値ｉがｎ以上となったら、ステップ４０１により
起動信号４が入力されるまで待機する。それまで、以降
の処理を行う（ステップ４０３）。
n-1 、カウント値ｉ←０とする（ステップ４０２）。カ
ウント値ｉがｎ以上となったら、ステップ４０１により
起動信号４が入力されるまで待機する。それまで、以降
の処理を行う（ステップ４０３）。
【００５０】カウント値ｊの初期設定を行う（ｊ←０）
（ステップ４０４）。ｊが分割数ｐ以上の場合には、ス
テップ４０５に以降し、カウント値ｉをインクリメント
する（ｉ←ｉ＋１）（ステップ４０６）。
（ステップ４０４）。ｊが分割数ｐ以上の場合には、ス
テップ４０５に以降し、カウント値ｉをインクリメント
する（ｉ←ｉ＋１）（ステップ４０６）。
【００５１】ｊがｐより少ない場合には、乱数関数回路
３の内部の関数ｔ、ｆにより、排他的論理和回路１３に
おいてレジスタ２の出力Ｒi j と乱数関数回路３の出力
ｔ（ｆ（ＦＲ，ｋ）の１ビット毎に排他論理和をとり、 Ｒi j ←Ｒi j ◎ｔ（ｆ（ＦＲ，ｋ） Ｒi j とする。同時に、レジスタ５のＦＲの値を上位に
シフトし ＦＲ←（ＦＲ1 ，ＦＲ2 ，…，ＦＲp-1 ，Ｒ1 j ） 乱数関数回路３の出力Ｒi j をレジスタ２の該当場所で
あるＲi j に書き込み、レジスタ２の乱数を更新し、カ
ウント値ｊをインクリメントし（ｊ←ｊ＋１）（ステッ
プ４０７）、ステップ４０６に移行する。この処理をカ
ウンタ値がｊ≧ｐとなるまで繰り返す。
３の内部の関数ｔ、ｆにより、排他的論理和回路１３に
おいてレジスタ２の出力Ｒi j と乱数関数回路３の出力
ｔ（ｆ（ＦＲ，ｋ）の１ビット毎に排他論理和をとり、 Ｒi j ←Ｒi j ◎ｔ（ｆ（ＦＲ，ｋ） Ｒi j とする。同時に、レジスタ５のＦＲの値を上位に
シフトし ＦＲ←（ＦＲ1 ，ＦＲ2 ，…，ＦＲp-1 ，Ｒ1 j ） 乱数関数回路３の出力Ｒi j をレジスタ２の該当場所で
あるＲi j に書き込み、レジスタ２の乱数を更新し、カ
ウント値ｊをインクリメントし（ｊ←ｊ＋１）（ステッ
プ４０７）、ステップ４０６に移行する。この処理をカ
ウンタ値がｊ≧ｐとなるまで繰り返す。
【００５２】［第５の実施例］図９は、本発明の第５の
実施例の疑似乱数生成装置の構成を示す。同図におい
て、図７の構成と同一構成部分には、同一符号を付す。
実施例の疑似乱数生成装置の構成を示す。同図におい
て、図７の構成と同一構成部分には、同一符号を付す。
【００５３】分配手段１１は、ブロックＲi をｐ分割
し、Ｒi j （ｊ＝０，１，…，ｐ−１）によりＲi ＝
（Ｒi 0 ，Ｒi 1 ，…，Ｒi p-1 ）とする。選択手段１
２は、レジスタ２の値Ｒi j を選択して、排他的論理和
回路１３に出力する。レジスタ５は、前述の第４の実施
例のレジスタ５とは異なりシフトは行わず、乱数関数回
路３の出力で更新される。乱数関数回路３は、内部関数
として入力ｘをｐ分割した時の最上位の値を選択する関
数であるｔと暗号化関数ｆを有し、ｆ（ＦＲ，ｋ）（ｋ
は暗号鍵）でレジスタ５の蓄積値ＦＲを更新する。排他
論理和回路１３は、乱数関数回路３からの出力ｔ（ｆ
（ＦＲ，ｋ））と選択手段１２で選択されたレジスタ２
のＲi j との排他論理和を取り、分配手段１１に出力す
る。分配手段１１は、排他論理和回路１３から入力され
たブロックＲi を分割してレジスタ２に書き込む。
し、Ｒi j （ｊ＝０，１，…，ｐ−１）によりＲi ＝
（Ｒi 0 ，Ｒi 1 ，…，Ｒi p-1 ）とする。選択手段１
２は、レジスタ２の値Ｒi j を選択して、排他的論理和
回路１３に出力する。レジスタ５は、前述の第４の実施
例のレジスタ５とは異なりシフトは行わず、乱数関数回
路３の出力で更新される。乱数関数回路３は、内部関数
として入力ｘをｐ分割した時の最上位の値を選択する関
数であるｔと暗号化関数ｆを有し、ｆ（ＦＲ，ｋ）（ｋ
は暗号鍵）でレジスタ５の蓄積値ＦＲを更新する。排他
論理和回路１３は、乱数関数回路３からの出力ｔ（ｆ
（ＦＲ，ｋ））と選択手段１２で選択されたレジスタ２
のＲi j との排他論理和を取り、分配手段１１に出力す
る。分配手段１１は、排他論理和回路１３から入力され
たブロックＲi を分割してレジスタ２に書き込む。
【００５４】図１０は、本発明の第５の実施例の疑似乱
数生成装置の動作を示すフローチャートである。
数生成装置の動作を示すフローチャートである。
【００５５】ステップ５０１からステップ５０６までは
前述の第４の実施例と同様の動作を行う。
前述の第４の実施例と同様の動作を行う。
【００５６】レジスタ２のＲi j を更新する処理は、排
他的論理和回路１３において、乱数関数回路３から出力
されるｔ（ｆ（ＦＲ，ｋ））と、選択手段１２で選択さ
れたレジスタ２の値Ｒi j の排他的論理和をとり、 Ｒi j ←ｇi （Ｒi j ，ＦＲ） ＝Ｒi j ◎ｔ（ｆ（Ｆ
Ｒ，ｋ）） とし、且つ、 ＦＲ←ｆ（ＦＲ，ｋ） とし、Ｒi j をレジスタ２に出力して、レジスタ２の一
部の値を更新し、カウント値ｊがｊ＝０からｐ−１まで
の逐次更新処理をカウント値ｉ＝０よりｎ−１まで逐次
処理する（ステップ５０７）。
他的論理和回路１３において、乱数関数回路３から出力
されるｔ（ｆ（ＦＲ，ｋ））と、選択手段１２で選択さ
れたレジスタ２の値Ｒi j の排他的論理和をとり、 Ｒi j ←ｇi （Ｒi j ，ＦＲ） ＝Ｒi j ◎ｔ（ｆ（Ｆ
Ｒ，ｋ）） とし、且つ、 ＦＲ←ｆ（ＦＲ，ｋ） とし、Ｒi j をレジスタ２に出力して、レジスタ２の一
部の値を更新し、カウント値ｊがｊ＝０からｐ−１まで
の逐次更新処理をカウント値ｉ＝０よりｎ−１まで逐次
処理する（ステップ５０７）。
【００５７】［第６の実施例］図１１は、本発明の第６
の実施例の疑似乱数生成装置の構成を示す。同図に示す
疑似乱数生成装置は、レジスタ２、選択手段１２、乱数
関数回路３より構成される。選択手段１２は、乱数関数
回路３の入力値としてレジスタ２から出力された値Ｒi
を選択すると共に、鍵Ｒs(i+1)、Ｒs(i+2)，Ｒs(i+m)を
生成し、乱数関数回路３に入力する。乱数関数回路３
は、選択手段１２から入力されたＲi と鍵Ｒs(i+1)、Ｒ
s(i+2)，Ｒs(i+m)によりＲi ←ｆ（Ｒi ，ｋ）としてレ
ジスタ２の乱数Ｒを更新する。
の実施例の疑似乱数生成装置の構成を示す。同図に示す
疑似乱数生成装置は、レジスタ２、選択手段１２、乱数
関数回路３より構成される。選択手段１２は、乱数関数
回路３の入力値としてレジスタ２から出力された値Ｒi
を選択すると共に、鍵Ｒs(i+1)、Ｒs(i+2)，Ｒs(i+m)を
生成し、乱数関数回路３に入力する。乱数関数回路３
は、選択手段１２から入力されたＲi と鍵Ｒs(i+1)、Ｒ
s(i+2)，Ｒs(i+m)によりＲi ←ｆ（Ｒi ，ｋ）としてレ
ジスタ２の乱数Ｒを更新する。
【００５８】本実施例は、暗号化関数ｆによりｙ←ｆ
（ｘ，ｋ）（ｘ，ｙともビット長が同じサイズ、ｋは
鍵）を実行するとき、鍵にブロックＲi を関連させ、つ
まりｋ＝（Ｒs(i+1)、Ｒs(i+2)，…，Ｒs(i+m)）かつＲ
i ←ｆ（Ｒi ，ｋ）（ここで、ｓ（ｘ）＝ｘmod ｎ）と
してｉ＝０，１，…，ｎ−１に関して更新し、乱数Ｒを
生成する。即ち、｜ｋ｜が｜Ｒi ｜で割り切れる場合に
は、ｍ＝｜ｋ｜／｜Ｒi ｜、割り切れない場合は、ｍ＝
｜ｋ｜／｜Ｒi ｜＋１の小数点以下を切り捨てた値とす
る。
（ｘ，ｋ）（ｘ，ｙともビット長が同じサイズ、ｋは
鍵）を実行するとき、鍵にブロックＲi を関連させ、つ
まりｋ＝（Ｒs(i+1)、Ｒs(i+2)，…，Ｒs(i+m)）かつＲ
i ←ｆ（Ｒi ，ｋ）（ここで、ｓ（ｘ）＝ｘmod ｎ）と
してｉ＝０，１，…，ｎ−１に関して更新し、乱数Ｒを
生成する。即ち、｜ｋ｜が｜Ｒi ｜で割り切れる場合に
は、ｍ＝｜ｋ｜／｜Ｒi ｜、割り切れない場合は、ｍ＝
｜ｋ｜／｜Ｒi ｜＋１の小数点以下を切り捨てた値とす
る。
【００５９】図１２は、本発明の第６の実施例の乱数関
数回路の詳細を示す図である。同図において、乱数関数
回路３は、データランダム化部３１において、選択手段
１２から入力されるＲi が入力され、鍵ｋ＝Ｒs(i+1)、
Ｒs(i+2)，…，Ｒs(i+m)が入力されると、鍵にブロック
Ｒi を関連させて、ｉ＝０，１，…，ｎ−１に関して乱
数Ｒを生成し、レジスタ２の内容を更新する。
数回路の詳細を示す図である。同図において、乱数関数
回路３は、データランダム化部３１において、選択手段
１２から入力されるＲi が入力され、鍵ｋ＝Ｒs(i+1)、
Ｒs(i+2)，…，Ｒs(i+m)が入力されると、鍵にブロック
Ｒi を関連させて、ｉ＝０，１，…，ｎ−１に関して乱
数Ｒを生成し、レジスタ２の内容を更新する。
【００６０】図１３は、本発明の第６の実施例の疑似乱
数生成装置の動作を示すフローチャートである。
数生成装置の動作を示すフローチャートである。
【００６１】まず、制御信号４が入力されるまで待機し
（ステップ６０１）、入力されるとカウンタ値ｉを初期
設定する（ｉ←０）（ステップ６０２）。次に、以下の
処理をｉ≧ｎとなるまで繰り返す。
（ステップ６０１）、入力されるとカウンタ値ｉを初期
設定する（ｉ←０）（ステップ６０２）。次に、以下の
処理をｉ≧ｎとなるまで繰り返す。
【００６２】乱数関数回路３において、選択手段１２に
より入力された関数ｆのデータ入力値Ｒi と、入力され
た鍵Ｒs(i+1)、Ｒs(i+2)，…，Ｒs(i+m)を暗号鍵ｋとす
る。ここで、乱数関数回路３は、Ｒ←（Ｒ，ｋ）をレジ
スタ２に出力し、レジスタ２のＲが更新される。カウン
タ値ｉをインクリメントする（ｉ＝ｉ＋１）。
より入力された関数ｆのデータ入力値Ｒi と、入力され
た鍵Ｒs(i+1)、Ｒs(i+2)，…，Ｒs(i+m)を暗号鍵ｋとす
る。ここで、乱数関数回路３は、Ｒ←（Ｒ，ｋ）をレジ
スタ２に出力し、レジスタ２のＲが更新される。カウン
タ値ｉをインクリメントする（ｉ＝ｉ＋１）。
【００６３】
【発明の効果】上述のように、本発明によれば、暗号関
数ｆを用いて暗号関数のデータ入出力サイズよりも大き
い乱数Ｒを生成し、かつ最大周期は、Ｒのサイズ‖Ｒ‖
となる。また、乱数Ｒの更新前後を連鎖レジスタＦＲに
より関連付けることにより、最大周期を‖Ｒ‖から‖Ｒ
‖×‖ＦＲ‖とする。
数ｆを用いて暗号関数のデータ入出力サイズよりも大き
い乱数Ｒを生成し、かつ最大周期は、Ｒのサイズ‖Ｒ‖
となる。また、乱数Ｒの更新前後を連鎖レジスタＦＲに
より関連付けることにより、最大周期を‖Ｒ‖から‖Ｒ
‖×‖ＦＲ‖とする。
【００６４】このように、最大周期を拡大することによ
り、少なくとも、各種変数の取り得る場合の数を増大さ
せたので、単にｘ←ｆ（ｘ，ｋ）で連鎖する乱数列の場
合とはことなり、長周期の乱数生成が可能となる。
り、少なくとも、各種変数の取り得る場合の数を増大さ
せたので、単にｘ←ｆ（ｘ，ｋ）で連鎖する乱数列の場
合とはことなり、長周期の乱数生成が可能となる。
【図１】本発明の第１の実施例の疑似乱数生成装置の構
成図である。
成図である。
【図２】本発明の第１の実施例の疑似乱数生成装置の動
作を示すフローチャートである。
作を示すフローチャートである。
【図３】本発明の第２の実施例の疑似乱数生成装置の構
成図である。
成図である。
【図４】本発明の第２の実施例の疑似乱数生成装置の動
作を示すフローチャートである。
作を示すフローチャートである。
【図５】本発明の第３の実施例の疑似乱数生成装置の構
成図である。
成図である。
【図６】本発明の第３の実施例の疑似乱数生成装置の動
作を示すフローチャートである。
作を示すフローチャートである。
【図７】本発明の第４の実施例の疑似乱数生成装置の構
成図である。
成図である。
【図８】本発明の第４の実施例の疑似乱数生成装置の動
作を示すフローチャートである。
作を示すフローチャートである。
【図９】本発明の第５の実施例の疑似乱数生成装置の構
成図である。
成図である。
【図１０】本発明の第５の実施例の疑似乱数生成装置の
動作を示すフローチャートである。
動作を示すフローチャートである。
【図１１】本発明の第６の実施例の疑似乱数生成装置の
構成図である。
構成図である。
【図１２】本発明の第６の実施例の疑似乱数回路の詳細
を示す図である。
を示す図である。
【図１３】本発明の第６の実施例の疑似乱数生成装置の
動作を示すフローチャートである。
動作を示すフローチャートである。
【図１４】従来の疑似乱数生成装置のブロック図であ
る。
る。
【図１５】従来の疑似乱数生成装置の動作を示すフロー
チャートである。
チャートである。
１ 疑似乱数生成装置 ２ レジスタ ３ 乱数関数回路 ４ 起動信号 ５ レジスタ １１ 分配手段 １２ 選択手段 ３１ データランダム化部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09C 1/00 - 5/00 H04K 1/00 - 3/00 H04L 9/00 G06F 7/58 ＩＮＳＰＥＣ（ＤＩＡＬＯＧ) ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (6)
- 【請求項１】 ディジタル論理回路により構成される暗
号化関数ｆにより、ｙ←ｆ（ｘ，ｋ）（入出力変数ｘ，
ｙともビット長が同じで、ｋは暗号鍵で任意長の変数）
を利用して、記憶手段に蓄積される乱数Ｒを起動信号が
入力されるタイミングで更新することにより疑似乱数を
生成する疑似乱数生成装置において、 該乱数Ｒのサイズが該暗号化関数ｆの入出力変数ｘ，ｙ
のサイズよりも大きい場合に、該乱数Ｒを該入出力変数
ｘ，ｙのサイズ以下のｎ個のブロックＲi （ｉ＝０，
１，…，ｎ−１）（以下、Ｒ＝Ｒ0 ，Ｒ1 ，…，
Ｒn-2 ，Ｒn-1 ）に分割して格納する第１の記憶手段
と、 該第１の記憶手段より該ブロックＲi を入力とし、該暗
号化関数ｆを組み合わせて乱数関数ｇi を生成する乱数
関数回路と、 該乱数関数回路から入力される該乱数関数ｇi により、
該第１の記憶手段の乱数ＲのブロックＲi ←ｇi （Ｒ
r0，Ｒr1，Ｒr2，…，Ｒr m-1 ）（ｒj ∈［０，ｎ−
１］、ｊ∈［０，ｍ−１］，ｍ≦ｎで、ｒj は、ｎ個の
ブロックＲi （ｉ∈［０，ｎ−１］から特定のブロック
Ｒr j を選び出すインデックスである）を更新する制御
手段とを有することを特徴とする疑似乱数生成装置。 - 【請求項２】 前記乱数関数回路への帰還用の蓄積値Ｆ
Ｒを保持する第２の記憶手段と、 該第２の記憶手段から入力される蓄積値ＦＲ更新するた
め、入力のサイズに比べ出力のサイズを小さくする関数
ｈを含む前記乱数関数回路とを有し、 前記制御手段は、該第２の記憶手段からの入力ＦＲを乱
数関数ｇi に加えて、Ｒi ←ｇi （Ｒr0，Ｒr1，Ｒr2，
…、Ｒr m-1 ，ＦＲ）かつＦＲ←ｈ（Ｒr0，Ｒr1，Ｒ
r2，…，Ｒr m-1 ，ＦＲ）とすることにより前記第１の
記憶手段の乱数Ｒを更新する請求項１記載の疑似乱数生
成装置。 - 【請求項３】 前記制御手段は、前記第２の記憶手段の
蓄積値ＦＲをＲn-1で初期設定し（ＦＲ←Ｒn-1 ）、前
記第２の記憶手段の乱数Ｒi を前記第１の記憶手段の値
と前記第２の記憶手段の値をビット毎に排他論理和をと
り、その結果と前記暗号鍵ｋによりＲi ←ｇi （Ｒi 、
ＦＲ）＝ｆ（Ｒi ◎ＦＲ，ｋ）（但し、◎はビット毎の
排他的論理和）とし、且つ、該第２の記憶手段の該蓄積
値ＦＲをＲi で更新する処理（ＦＲ←Ｒi ）をｉ＝０か
らｎ−１まで逐次処理する請求項２記載の疑似乱数生成
装置。 - 【請求項４】 前記制御手段は、前記第１の記憶手段の
ブロックＲi と、前記第２の記憶手段ＦＲをｐ分割し、
前記第１の記憶手段のブロックをＲi j （ｊ＝０，１，
…，ｐ−１）によりＲi ＝（Ｒi 0 ，Ｒi 1 ，…，Ｒi
p-1 ）とし、前記第２の記憶手段の値をＦＲj （ｊ＝
０，１，…，ｐ−１）によりＦＲ＝（ＦＲ0 ，ＦＲ1 ，
…，ＦＲp-1 ）とし、ｔ（ｘ）は入力ｘをｐ分割した時
の最上位の値を選択的に出力する関数とし、ＦＲ←Ｒ
n-1 に初期設定し、 Ｒi j ←ｇi （Ｒi j ，ＦＲ）＝Ｒi j ◎ｔ（ｆ（Ｆ
Ｒ，ｋ） 且つ ＦＲ←（ＦＲ1 ，ＦＲ2 ，…，ＦＲp-1 ，Ｒi j ） をｊ＝０よりｐ−１までの逐次処理する処理を、ｉ＝０
よりｎ−１まで逐次処理する請求項２記載の疑似乱数装
置。 - 【請求項５】 前記制御手段は、前記第１の記憶手段の
ブロックＲi をｐ分割し、Ｒi j （ｊ＝０，１，…，ｐ
−１）により、Ｒi ＝（Ｒi 0 、Ｒi 1 、…、
Ｒi p-1 ）とし、まず、前記第２の記憶手段の蓄積値Ｆ
ＲをＦＲ←Ｒn-1 に初期設定し、ｔ（ｘ）は、入力ｘを
ｐ分割した時の最上位の値を選択的に出力する関数と
し、Ｒi j ←ｇi （Ｒi j ，ＦＲ）＝Ｒi j ◎ｔ（ｆ
（ＦＲ，ｋ））かつＦＲ←ｆ（ＦＲ，ｋ）により前記第
１の記憶手段と、前記第２の記憶手段をｊ＝０よりｐ−
１まで逐次更新する処理をｉ＝０よりｎ−１まで逐次処
理する請求項２記載の疑似乱数生成装置。 - 【請求項６】 前記制御手段は、前記暗号化関数ｆによ
り、ｙ←ｆ（ｘ，ｋ）（ｘ，ｙともビット長が同じサイ
ズ、ｋは鍵）を実行するとき、鍵にブロックＲi を関連
させ、つまりｋ＝（Ｒs(i+1)、Ｒs(i+2)、…、
Ｒx(i+m)）かつＲi ←ｆ（Ｒi ，ｋ）（ここで、ｓ
（ｘ）＝ｘmod ｎ，ｍはｋのデータ長分に必要なブロッ
クＲi の個数（厳密には、｜ｋ｜が｜Ｒi ｜で割り切れ
る場合、ｍ＝｜ｋ｜／｜Ｒi ｜、割り切れない場合、ｍ
は｜ｋ｜／｜Ｒi ｜＋１の小数点以下を切り捨てた値）
ここで、｜ｘ｜は、ｘのビット長を表す）としてｉ＝
０，１，…，ｎ−１に関して更新し、乱数Ｒを生成して
前記第１の記憶手段の内容を更新する請求項１記載の疑
似乱数生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06102990A JP3099081B2 (ja) | 1994-05-17 | 1994-05-17 | 疑似乱数生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06102990A JP3099081B2 (ja) | 1994-05-17 | 1994-05-17 | 疑似乱数生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07311675A JPH07311675A (ja) | 1995-11-28 |
| JP3099081B2 true JP3099081B2 (ja) | 2000-10-16 |
Family
ID=14342147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06102990A Expired - Lifetime JP3099081B2 (ja) | 1994-05-17 | 1994-05-17 | 疑似乱数生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099081B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI113146B (fi) * | 1999-10-19 | 2004-02-27 | Setec Oy | Menetelmä autentikointiviestin käsittelemiseksi, puhelinjärjestelmä, autentikointikeskus, tilaajalaite ja SIM-kortti |
| JP2005309148A (ja) * | 2004-04-22 | 2005-11-04 | Hitachi Ltd | データ変換装置およびデータ変換方法 |
-
1994
- 1994-05-17 JP JP06102990A patent/JP3099081B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07311675A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4842993B2 (ja) | 選択された統計的アーティファクトを有する混合基数数生成器 | |
| US8180055B2 (en) | Cryptographic system incorporating a digitally generated chaotic numerical sequence | |
| CN1677917B (zh) | 用于流式密码中的循环存储单元的方法和系统 | |
| US8320557B2 (en) | Cryptographic system including a mixed radix number generator with chosen statistical artifacts | |
| EP2962185B1 (en) | Random number generator and stream cipher | |
| JP3821631B2 (ja) | 楕円曲線暗号におけるスカラー倍計算方法及び装置、並びに記憶媒体 | |
| KR100994841B1 (ko) | 다중키를 이용한 스트림 암호 생성 방법 및 기록 매체 | |
| US20050097153A1 (en) | Pseudorandom number generator | |
| JP2008293034A (ja) | タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 | |
| Ding | The differential cryptanalysis and design of natural stream ciphers | |
| CN116318660B (zh) | 一种消息扩展与压缩方法及相关装置 | |
| US7933403B2 (en) | ARIA encryption/decryption apparatus and method, and method of generating initialization key for the same | |
| JP3302043B2 (ja) | 暗号通信方法及びそのシステム | |
| JP3099081B2 (ja) | 疑似乱数生成装置 | |
| JP2004004341A (ja) | べき乗剰余計算装置、べき乗剰余計算方法及びプログラム | |
| EP1587237A1 (en) | Security countermeasures for power analysis attacks | |
| JP2001051832A (ja) | 乗算剰余演算方法および乗算剰余回路 | |
| JP4765108B2 (ja) | 公開鍵暗号化方法のための電子鍵を生成するための方法およびこの方法を使用するセキュア・ポータブル・オブジェクト | |
| JP4629300B2 (ja) | 暗号学的擬似乱数発生装置及びプログラム | |
| JP2001142682A (ja) | 乱数発生装置及び乱数発生方法 | |
| JP3796867B2 (ja) | 素数判定方法および装置 | |
| JP2001154580A (ja) | 素数生成方法及び装置及び素数生成プログラムを格納した記憶媒体 | |
| US11973866B2 (en) | Cryptographic processing method, related electronic device and computer program | |
| JP3881273B2 (ja) | 暗号鍵生成装置、暗号鍵生成プログラムおよびそのプログラムを記録した記録媒体 | |
| Erdem et al. | Use of Rijndael Block Cipher on J2ME Devices for encryption and hashing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |