JP3098465U - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP3098465U JP3098465U JP2003003377U JP2003003377U JP3098465U JP 3098465 U JP3098465 U JP 3098465U JP 2003003377 U JP2003003377 U JP 2003003377U JP 2003003377 U JP2003003377 U JP 2003003377U JP 3098465 U JP3098465 U JP 3098465U
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- path
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
【課題】二次側の直流出力の電圧を低下させないときと低下させるときとの双方において、同じ電圧に安定化された直流出力を得るときにも、別途に定電圧回路を設けることを不要にする。
【解決手段】第２の直流出力３２の経路と第１の直流出力３１の経路３１Ａとの間の接続を開閉するスイッチ回路１５を備え、スイッチ回路１５の接続を閉じることによって、第２の直流出力３２の電圧を、スイッチ回路１５の接続を閉じる前の第１の直流出力３１の電圧まで降下させている。
【選択図】 図１
【解決手段】第２の直流出力３２の経路と第１の直流出力３１の経路３１Ａとの間の接続を開閉するスイッチ回路１５を備え、スイッチ回路１５の接続を閉じることによって、第２の直流出力３２の電圧を、スイッチ回路１５の接続を閉じる前の第１の直流出力３１の電圧まで降下させている。
【選択図】 図１
Description
【０００１】
【考案の属する技術分野】
本考案は、二次側の直流出力の状態を、高い電圧となる状態と低い電圧となる状態とに切り換えて安定化することを可能にしたスイッチング電源に係り、より詳細には、電圧誤差が検出される直流出力より電圧が高い直流出力を、スイッチ回路を介して、電圧誤差が検出される直流出力の側に導くことにより、直流出力の電圧を低下させるスイッチング電源に関するものである。
【０００２】
【従来の技術】
商用電源が供給された状態において、負荷となるブロックを電源オフ状態に移行させることを可能にするスイッチング電源の１つに、図３に示す構成の電源がある（第１の従来技術とする）。すなわち、この構成においては、スイッチ５２の接続が開かれる場合、誤差検出回路５１は、第１の直流出力３１の電圧を１／２に分圧した電圧と２．５Ｖとの差異を誤差電圧として検出し、フォトカプラ１３を介して、スイッチング回路１１に帰還する。このため、第１の直流出力３１の電圧は５Ｖに安定化される。一方、スイッチ５２の接続が閉じられる場合、誤差検出回路５１は、第１の直流出力３１の電圧と２．５Ｖとの差異を誤差電圧として検出し、フォトカプラ１３を介して、スイッチング回路１１に帰還する。このため、第１の直流出力３１の電圧は２．５Ｖに安定化される。つまり、スイッチ５２の接続を閉じるときでは、第１の直流出力３１、第２の直流出力３２、および、第３の直流出力３３の全ての電圧が所定電圧の１／２の電圧に下降する。その結果、負荷部１６は、電源オフ状態と等価な状態になる。
【０００３】
一方、マイクロコンピュータ１７には、第１の直流出力３１が５Ｖに安定化されるときには、第１の直流出力３１が動作電源として供給される（定電圧回路５３は動作を停止するようになっている）。そして、第１の直流出力３１が２．５Ｖに安定化されるときでは、定電圧回路５３は、６Ｖに下降した第２の直流出力３２から５Ｖに安定化された直流出力を生成し、マイクロコンピュータ１７に動作電源として供給する。従って、マイクロコンピュータ１７には、スイッチ５２の接続が開かれたときと閉じられたときとの双方において、５Ｖに安定化された直流出力が供給されるので、マイクロコンピュータ１７は、常に、所定の動作を行うことができるようになっている。
【０００４】
また、図４（図３に示す構成と同一となる部分には、図３における符号と同一符号が付与されている）に示す構成のスイッチング電源も使用されている（第２の従来技術とする）。すなわち、この構成においては、ダイオードＤ２とコンデンサＣ２とからなる整流平滑回路から送出される１２Ｖの第２の直流出力３２を、トランジスタＱ１１を介して、負荷部１６に導いている。また、ダイオードＤ１とコンデンサＣ１とからなる整流平滑回路から送出される５Ｖの第１の直流出力３１を、トランジスタＱ６を介して、負荷部１６に導いている。また、ダイオードＤ３とコンデンサＣ３とからなる整流平滑回路から送出される約４０Ｖの第３の直流出力３３を、抵抗Ｒ１１とツェナーダイオードＤ６とからなり、３３Ｖの電圧に安定する定電圧回路を介して、負荷部１６に導いている。
【０００５】
このため、マイクロコンピュータ１７からトランジスタＱ１２に送出する制御信号をＨレベルとし、トランジスタＱ１２をオンとするときでは、トランジスタＱ１１がオフとなる。その結果、第２の直流出力３２は負荷部１６には送出されなくなる。また、トランジスタＱ１１がオフとなったときには、トランジスタＱ６がオフとなり、第１の直流出力３１は負荷部１６に送出されなくなる。その結果、負荷部１６は動作を停止する（抵抗Ｒ１１とツェナーダイオードＤ６とからなる定電圧回路の出力は、チューナのチューニング用電圧の生成にのみ使用される構成となっている）。
【０００６】
また、以下に示す従来技術が提案されている（第３の従来技術とする）。すなわち、この技術においては、誤差検出の対象となる直流出力（検出対象側直流出力）と、誤差検出の対象となる直流出力より低い電圧であり、誤差検出されない直流出力（非検出側直流出力）との間にスイッチ回路を設けている。また、検出対象側直流出力の電圧を、高い側の電圧（７．５Ｖ）と低い側の電圧（５Ｖ）とに切り換えて安定化することが可能になっている。一方、非検出側直流出力の電圧は、検出対象側直流出力の電圧が７．５Ｖとなるときには５Ｖとなり、検出対象側直流出力の電圧が５Ｖとなるときには３．３Ｖとなるようになっている。そして、検出対象側直流出力の電圧を、低い側の電圧（５Ｖ）に安定化する制御を行うときには、スイッチ回路の接続を閉じることによって、非検出側直流出力の電圧を、検出対象側直流出力の電圧と同じ電圧の５Ｖとしている。従って、非検出側直流出力の電圧は、検出対象側直流出力の電圧が低い側の電圧（５Ｖ）に安定化されるときにも、３．３Ｖに低下することなく、所望の電圧である５Ｖに維持されることになる（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開平９−２０５７６９号公報
【０００８】
【考案が解決しようとする課題】
しかしながら第１の従来技術を用いた場合では、以下に示す問題を生じていた。すなわち、第１〜第３の直流出力３１〜３３の電圧を１／２に下降させたときにも、マイクロコンピュータが必要とする安定化された５Ｖの電圧を生成するには、定電圧回路５３が不可欠となっている。このため、回路構成が複雑なものとなっていた。
【０００９】
一方、第２の従来技術を用いる場合では、定電圧回路５３を必要とせず、回路構成の複雑化を招くことも少ない。しかし、負荷部１６を電源オフ状態とするときにも、第３の直流出力３３の経路においては、ツェナーダイオードＤ６に電流が流れる続ける。従って、電源オフ状態においても、ツェナーダイオードＤ６において無駄な電力が消費され、電源オフ時の消費電力の増加を招いている。このような事態を防止するため、第３の直流出力３３の経路にスイッチ回路を設け、電源オフとなるときには、スイッチ回路の接続を開くことによって、ツェナーダイオードＤ６への電圧の供給を停止させる構成とする場合では、上記した消費電力の増加は回避されるが、このときでは、追加して設けたスイッチ回路の分だけハードウエアの増加を招くことになる。
【００１０】
第３の従来技術は、誤差が検出される直流出力（検出対象側直流出力）と、誤差が検出される直流出力の電圧より低い電圧の直流出力（非検出側直流出力）との間の接続を、スイッチ回路を用いて開閉可能にしている。つまり、検出対象側直流出力と、検出対象側直流出力の電圧より高い電圧の直流出力との間の接続を開閉するためのスイッチ回路を設けた構成とはなっていない。従って、第３の従来技術においては、スイッチ回路の接続を閉じるときにも、検出対象側直流出力の電圧は、変化することなく、スイッチ回路の接続を閉じないときと同じ電圧に安定化される。従って、直流出力の電圧を低下させようとする場合では、別の制御方法を用いる必要がある（上記公報においては、スイッチング制御回路において、検出対象側直流出力の電圧を、低い側の電圧に安定化するための制御と、高い側の電圧に安定化するための制御とが、外部信号に従って切り換わることが示されている）。
【００１１】
本考案は上記課題を解決するため創案されたものであって、その目的は、二次側の直流出力の電圧を低下させないときと低下させるときとの双方において、制御用のマイクロコンピュータに同じ電圧に安定化された直流出力を動作電源として供給するときにも、別途に定電圧回路を設けることを不要とすることのでき、且つ、スイッチ回路の接続を閉じたときの電圧誤差の検出対象となる直流出力の経路の電圧の一時的な異常上昇の発生を防止することのでき、且つ、スイッチ回路の構成を簡単化することのでき、且つ、スイッチ回路の接続を閉じたときの直流出力の電圧の低下の割合を大きいものにすることのでき、且つ、ツェナーダイオードにおける電力の消費を無くすことにより、電源オフ時の消費電力を、より少ないものにすることのできるスイッチング電源を提供することにある。
【００１２】
また本考案の目的は、電圧誤差の検出対象となる直流出力と、この直流出力より高い電圧の直流出力との間にスイッチ回路を設け、スイッチ回路を閉じることでもって二次側の出力電圧を低下させることにより、二次側の出力電圧を低下させるときにも、電圧誤差の検出対象となる直流出力の経路の電圧を、スイッチ回路の接続が閉じられる以前の電圧と同じ電圧に安定化させることによって、二次側の直流出力の電圧を低下させないときと低下させるときとの双方において、同じ電圧に安定化された直流出力を得るときにも、別途に定電圧回路を設けることを不要とすることのできるスイッチング電源を提供することにある。
【００１３】
また上記目的に加え、スイッチ回路の接続のインピーダンスの変化を緩やかな変化とすることにより、スイッチ回路の接続を閉じたときの電圧誤差の検出対象となる直流出力の経路の電圧の一時的な異常上昇の発生を防止することのできるスイッチング電源を提供することにある。
【００１４】
また上記目的に加え、スイッチ回路のスイッチ素子をＰＮＰトランジスタとし、スイッチ回路の構成を簡単化することでもって、部品原価を低減することのできるスイッチング電源を提供することにある。
【００１５】
また上記目的に加え、スイッチ回路を介して電圧誤差の検出対象となる直流出力に接続される直流出力の電圧を、電圧誤差の検出対象となる直流出力の電圧の２倍より高い電圧とすることによって、スイッチ回路の接続を閉じたときの直流出力の電圧の低下の割合を大きいものにすることのできるスイッチング電源を提供することにある。
【００１６】
【課題を解決するための手段】
上記課題を解決するため本考案に係るスイッチング電源は、一次コイルと第１の二次コイルと第２の二次コイルと第３の二次コイルとが巻回されたトランスと、一次コイルに流れる電流をスイッチングするスイッチング回路と、第１の二次コイルの出力を整流平滑することにより得られた第１の直流出力を送出する第１の整流平滑回路と、第２の二次コイルの出力を整流平滑することにより得られた第２の直流出力を送出する第２の整流平滑回路と、第３の二次コイルの出力を整流平滑することにより得られた第３の直流出力を送出する第３の整流平滑回路と、第１の直流出力の経路の電圧誤差を検出するとともに、検出した電圧誤差を絶縁素子を介してスイッチング回路に帰還する誤差検出回路とを備え、第１の直流出力の経路に現れる直流出力は、第１の直流出力と第２の直流出力とを動作電源とする負荷部の制御を行うマイクロコンピュータに動作電源として供給され、二次側の直流出力の状態を、高い電圧となる状態と低い電圧となる状態とに切り換えて安定化することを可能にしたスイッチング電源に適用している。そして、第２の直流出力の電圧を第１の直流出力の電圧の２倍より高い電圧とし、一方の端子が第３の直流出力に接続された抵抗と、前記抵抗の他方の端子と接地レベルとの間に接続されたツェナーダイオードとからなり、第３の直流出力から電圧が安定化された直流出力を生成して負荷部に供給する定電圧回路と、第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路とを備え、スイッチ回路は、エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、制御信号がＬレベルからＨレベルに変化したとき、ＮＰＮトランジスタのベース電流の増加を緩やかとすることによって、ＰＮＰトランジスタのコレクタ・エミッタ間のインピーダンスを、接続が開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させる遅延回路とを備え、第２の直流出力の電圧を第１の直流出力の電圧まで下降させるときには、制御信号のレベルをＬレベルからＨレベルに変化させている。
【００１７】
すなわち、スイッチ回路の接続が開かれているときでは、第１の直流出力の電圧が目標とする電圧となるようにスイッチングが行われる。そして、スイッチ回路の接続が閉じられたときには、第２の直流出力の電圧が、前記目標とする電圧となるようにスイッチングが行われる。また、このときでは、第２の直流出力は第１の直流出力の経路に導かれる。つまり、スイッチ回路が開かれた状態と閉じられた状態との双方において、第１の直流出力の経路には、同じ電圧に安定化された直流電圧が現れる。また、第１の直流出力の経路には、第２の直流出力が、電流値を緩やかに増加させながら流れ込む。このため、第１の直流出力の経路の電圧の上昇を補正するためのスイッチングの変化が充分に追従できることになる。また、少数の素子によってスイッチ回路を構成することができる。また、スイッチ回路の接続を閉じるときでは、閉じる以前に比して、第２の直流出力の電圧は１／２以下の電圧に下降する。また、スイッチ回路を閉じたときでは、定電圧回路におけるツェナーダイオードの消費電力が０となる。
【００１８】
また本考案に係るスイッチング電源は、一次コイルと第１の二次コイルと第２の二次コイルとが巻回されたトランスと、一次コイルに流れる電流をスイッチングするスイッチング回路と、第１の二次コイルの出力を整流平滑することにより得られた第１の直流出力を送出する第１の整流平滑回路と、第２の二次コイルの出力を整流平滑することにより得られた第２の直流出力を送出する第２の整流平滑回路と、第１の直流出力の経路の電圧誤差を検出するとともに、検出した電圧誤差を絶縁素子を介してスイッチング回路に帰還する誤差検出回路とを備え、第２の直流出力の電圧を第１の直流出力の電圧より高い電圧とし、二次側の直流出力の状態を、高い電圧となる状態と低い電圧となる状態とに切り換えて安定化することを可能にしたスイッチング電源に適用している。そして、第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路を備え、スイッチ回路の接続を閉じることによって、第２の直流出力の電圧をスイッチ回路の接続を閉じる前の第１の直流出力の電圧まで下降させている。
【００１９】
すなわち、スイッチ回路の接続が開かれているときでは、第１の直流出力の電圧が目標とする電圧となるようにスイッチングが行われる。そして、スイッチ回路の接続が閉じられたときには、第２の直流出力の電圧が、前記した目標とする電圧となるようにスイッチングが行われる。また、このときでは、第２の直流出力は第１の直流出力の経路に導かれる。つまり、スイッチ回路が開かれた状態と閉じられた状態との双方において、第１の直流出力の経路には、同じ電圧に安定化された直流電圧が現れる。
【００２０】
また上記構成に加え、スイッチ回路の接続を開いた状態から閉じた状態に移行させるときには、スイッチ回路の接続のインピーダンスを、開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させるようになっている。すなわち、第１の直流出力の経路には、第２の直流出力が、電流値を緩やかに増加させながら流れ込む。このため、第１の直流出力の経路の電圧の上昇を補正するためのスイッチングの変化が充分に追従できることになる。
【００２１】
また上記構成に加え、スイッチ回路は、エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、制御信号がＬレベルからＨレベルに変化するときに、ＮＰＮトランジスタのベース電流の増加を緩やかにする遅延回路とを備えている。すなわち、少数の素子によってスイッチ回路を構成することができる。
【００２２】
また上記構成に加え、第２の直流出力の電圧は第１の直流出力の電圧の２倍より高い電圧となっている。すなわち、スイッチ回路の接続を閉じるときでは、閉じる以前に比して、第２の直流出力の電圧は１／２以下の電圧に下降する。
【００２３】
【考案の実施の形態】
以下に本考案の実施例の形態を、図面を参照しつつ説明する。
図１は、本考案に係るスイッチング電源の一実施形態の電気的接続を示す回路図であり、ＲＣＣ方式スイッチング電源を示している。なお、図３に示す構成と同一となる部分には、図３における符号と同一符号を付与している。
【００２４】
図において、ダイオードＤ１とコンデンサＣ１とからなる第１の整流平滑回路２１は、トランス１２に巻回された二次コイルＬ２のうち、タップＴ０からタップＴ１までの部分である第１の二次コイルの出力を整流平滑することにより得られた第１の直流出力３１を、インダクタＬ５の一方の端子に送出する。インダクタＬ５のコンデンサＣ８とは、コンデンサＣ１とともに、π型の平滑回路を構成する。そして、前記したπ型の平滑回路の出力は、マイクロコンピュータ１７に動作電源として導かれるとともに、スイッチ素子となるトランジスタＱ６を介して、負荷部１６に導かれている。
【００２５】
ダイオードＤ２とコンデンサＣ２とからなる第２の整流平滑回路２２は、二次コイルＬ２のうち、タップＴ０からタップＴ２までの部分である第２の二次コイルの出力を整流平滑することにより得られた第２の直流出力３２を、負荷部１６に送出する。ダイオードＤ３とコンデンサＣ３とからなる第３の整流平滑回路２３は、二次コイルＬ２のうち、タップＴ０からタップＴ３までの部分である第３の二次コイルの出力を整流平滑することにより得られた第３の直流出力３３を、第２の抵抗Ｒ１１の一方の端子に送出する。また、第２の抵抗Ｒ１１の他方の端子と接地レベルとの間には、第２の抵抗Ｒ１１の他方の端子から送出される直流出力の電圧を３３Ｖ（その他の電圧とすることもできる）に安定化するため、ツェナーダイオードＤ６が接続されている。そして、第２の抵抗Ｒ１１の他方の端子から送出される３３Ｖに安定化された直流出力は、負荷部１６に送出されている。なお、第２の抵抗Ｒ１１とツェナーダイオードＤ６とからなるブロック１９は、請求項記載の定電圧回路となっている。
【００２６】
破線１５により囲まれ、ＰＮＰトランジスタＱ３、ＮＰＮトランジスタＱ４、５つの抵抗Ｒ５〜Ｒ９、コンデンサＣ６からなるブロックは、第１の直流出力３１の経路３１Ａと第２の直流出力３２の経路との接続の開閉を行うスイッチ回路となっている。
【００２７】
詳細には、ＰＮＰトランジスタＱ３のエミッタは第２の直流出力３２の経路に接続され、コレクタは第１の直流出力３１の経路３１Ａに接続されている。また、ベースと第２の直流出力３２の経路との間には、ＰＮＰトランジスタＱ３のベース電位をエミッタの電位に引き上げるための抵抗Ｒ６が接続されている。また、ＰＮＰトランジスタＱ３のベースには、ベース電流を制限するための第１の抵抗Ｒ７の一方の端子が接続されている。そして、第１の抵抗Ｒ７の他方の端子は、ＮＰＮトランジスタＱ４のコレクタに接続されている。
【００２８】
ＮＰＮトランジスタＱ４のベースには、抵抗Ｒ５と抵抗Ｒ８とを介して、マイクロコンピュータ１７から送出される制御信号１７１が導かれている。また、ＮＰＮトランジスタＱ４のベースと接地レベルとの間には、ベースインピーダンスの上昇を抑制するための抵抗Ｒ９が接続され、ＮＰＮトランジスタＱ４のエミッタは接地されている。また、抵抗Ｒ５と抵抗Ｒ８との接続点と接地レベルとの間には、コンデンサＣ６が接続されている。なお、抵抗Ｒ５とコンデンサＣ６からなるブロック１８は、制御信号１７１がＬレベルからＨレベルに変化するときに、ＮＰＮトランジスタＱ４のベース電流の増加を遅らせる遅延回路となっている。
【００２９】
トランジスタＱ６のコレクタは第１の直流出力３１の経路３１Ａに接続され、エミッタは負荷部１６に接続されている。また、トランジスタＱ６のベースと第２の直流出力３２の経路との間には、ベース電流を制限する抵抗Ｒ１２が接続されている。また、トランジスタＱ６のベースとＮＰＮトランジスタＱ４のコレクタとの間には、ＮＰＮトランジスタＱ４のコレクタの側に電流が流れる方向に、ダイオードＤ７が接続されている。つまり、ダイオードＤ７は、ＰＮＰトランジスタＱ３のベースから、抵抗Ｒ７を介して、トランジスタＱ６のベースの側に電流が流れることを防止する。
【００３０】
シャントレギュレータＱ２、抵抗Ｒ１〜Ｒ４、コンデンサＣ４からなるブロック１４は、第１の直流出力３１の経路３１Ａに現れる電圧の電圧誤差を検出し、検出結果を、フォトカプラ１３を介して、スイッチング回路１１に帰還する誤差検出回路となっている。詳細には、抵抗Ｒ２と抵抗Ｒ４とは、第１の直流出力３１の経路３１Ａの電圧を１／２に分圧して、シャントレギュレータＱ２の検出端子に出力する。また、フォトカプラ１３の発光ダイオードＤ４のアノードには、抵抗Ｒ１を介して、第１の直流出力３１が供給されている。また、発光ダイオードＤ４のカソードは、シャントレギュレータＱ２のカソードに接続されている。このため、発光ダイオードＤ４には、電圧誤差に対応した電流が流れる（コンデンサＣ４と抵抗Ｒ３とは、位相補正を行う）。
【００３１】
スイッチング回路１１は、補助コイルＬ３に発生する電圧がゲートに導かれ、自励発振を行うことによって、一次コイルＬ１に流れる電流をスイッチングするＦＥＴや、ＦＥＴのゲート電圧を、フォトカプラ１３のフォトトランジスタＱ１の出力に対応して制御することにより、第１の直流出力３１の経路３１Ａの電圧を５Ｖに安定化する制御用トランジスタ、等を備えている。このため、スイッチング回路１１は、フォトカプラ１３の出力に従って、一次コイルＬ１に流れる電流をスイッチングすることにより、二次側の直流出力の電圧を所定電圧に安定化する。
【００３２】
詳細に説明すると、スイッチング回路１１は、誤差検出回路１４に導かれる電圧が５Ｖとなるように（第１の直流出力３１の経路３１Ａの電圧が５Ｖとなるように）、一次コイルＬ１に流れる電流をスイッチングする。このため、ＰＮＰトランジスタＱ３がオフであるときには、スイッチング回路１１は、第１の直流出力３１の電圧が５Ｖとなるようにスイッチングを行う。このとき、第２の直流出力３２の電圧は１２Ｖとなり、第３の直流出力３３の電圧は約４０Ｖとなる。
【００３３】
一方、ＰＮＰトランジスタＱ３がオンとなるときには、第２の直流出力３２が第１の直流出力３１の経路３１Ａに流れ込むので、第２の直流出力３２の電圧が５Ｖとなるようにスイッチングを行う（ＰＮＰトランジスタＱ３のコレクタ・エミッタ間電圧を無視することにする）。このとき、第３の直流出力３３の電圧は約１７Ｖとなる。また、流れ込んだ第２の直流出力３２の電圧を無視すると、第１の整流平滑回路２１の出力電圧は約２．２Ｖとなる。
【００３４】
図２は、実施形態の主要点のレベル変化を示す説明図である。必要に応じて同図を参照しつつ、実施形態の動作を説明する。
マイクロコンピュータ１７からＮＰＮトランジスタＱ４に送出される制御信号１７１がＬレベルの場合、ＮＰＮトランジスタＱ４はオフとなる。このため、ＰＮＰトランジスタＱ３のベース電位はエミッタ電位に等しくなり、ＰＮＰトランジスタＱ３はオフとなる。また、トランジスタＱ６のベースには、抵抗Ｒ１２を介して、第２の直流出力３２の側から電流が供給されるので、トランジスタＱ６はオンとなる。
【００３５】
上記状態においては、第１の直流出力３１の電圧誤差が誤差検出回路１４によって検出され、フォトカプラ１３を介して、スイッチング回路１１に帰還される。このため、スイッチング回路１１は、第１の直流出力３１の電圧が５Ｖとなるようにスイッチングを行う。その結果、負荷部１６には、第１の直流出力３１の５Ｖが供給される。また、負荷部１６には、第２の直流出力３２の１２Ｖが供給される。また、負荷部１６には、ツェナーダイオードＤ６によって安定化された３３Ｖの直流出力が、チューニング電圧のための直流電源として供給される。また、マイクロコンピュータ１７には５Ｖの第１の直流出力３１が供給される。その結果、負荷部１６とマイクロコンピュータ１７とは、所定動作が可能な状態に維持されるので、マイクロコンピュータ１７は負荷部１６の動作の制御を行う。また、負荷部１６は、マイクロコンピュータ１７により指示された動作を実行する。
【００３６】
上記状態において、図示されない電源キーが操作されたことから、電源オフとする場合、マイクロコンピュータ１７は、遅延回路１８に送出する制御信号１７１のレベルを、ＬレベルからＨレベルに変化させる（時刻Ｓ１）。遅延回路１８の出力においては、抵抗Ｒ５とコンデンサＣ６との作用により、１７２によって示したように、レベルの上昇が遅れる。このため、ＮＰＮトランジスタＱ４のベース電流は、急激に増加することなく、Ａに示すように、緩やかな増加を示す。従って、ＮＰＮトランジスタＱ４のコレクタ電流も緩やかな増加を示す。その結果、ＰＮＰトランジスタＱ３のコレクタ・エミッタ間のインピーダンスは、Ｂによって示したように、オフに対応するインピーダンスからオンに対応するインピーダンスに向かって緩やかに変化する。
【００３７】
以上の結果、第１の直流出力３１の経路３１Ａには、第２の直流出力３２が、電流値を緩やかに増加させながら流れ込む。そして、流れ込む第２の直流出力３２の電流値の増加に対応して生じる経路３１Ａの電圧の上昇は、経路３１Ａの電圧を下降させるように、スイッチング回路１１のスイッチングを変化させる。一方、経路３１Ａの電圧が上昇し、この上昇がスイッチング回路１１のスイッチングの変化を生じさせて、経路３１Ａの電圧を下降させるまでには少しの遅れがある。しかし、経路３１Ａに流れ込む第２の直流出力３２の電流値は、緩やかに増加するに過ぎないので、経路３１Ａの電圧の上昇を補正するためのスイッチングの変化が充分に追従する。従って、制御信号１７１をＬレベルからＨレベルに急激に変化させるときにも、経路３１Ａの電圧は、図２の３１Ａによって示したように、一定の５Ｖの電圧に維持される。そして、ＰＮＰトランジスタＱ３が完全なオン状態となったときには、スイッチング回路１１は、第２の直流出力３２の電圧が５Ｖとなるようにスイッチングを行う。従って、マイクロコンピュータ１７には、このときにも、５Ｖに安定化された直流出力が動作電源として供給されることになる。
【００３８】
また、第３の直流出力３３の電圧は約１７Ｖとなり、ツェナーダイオードＤ６の電流は０となる。また、第２の直流出力３２の電圧の流れ込みを無視したときの第１の直流出力３１の電圧は約２．２Ｖとなる。つまり、経路３１Ａに流れ込んだ第２の直流出力３２の電圧によってダイオードＤ１は逆バイアスされることになり、第１の二次コイルの出力電流は０となる。また、トランジスタＱ６のベース電位が０Ｖ近傍となるので、トランジスタＱ６はオフとなる。
【００３９】
このため、負荷部１６には、３３Ｖから約１７Ｖに低下した第３の直流出力３３と、１２Ｖから５Ｖに低下した第２の直流出力３２とが供給されるのみとなり、トランジスタＱ６のエミッタから供給されていた直流出力の電圧は０Ｖとなる。このため、負荷部１６は動作を停止する。また、このときでは、１７Ｖの第３の直流出力３３の電流値および５Ｖの第２の直流出力３２の電流値は、ともに０近傍となる。
【００４０】
上記状態を、図４に示した構成と比較するときには、ツェナーダイオードＤ６において消費されていた電力分だけ、消費電力が少なくなることを意味している。すなわち、実機における測定では、図４に示す構成を用いたとき、電源オフ状態において一次側から見たときの消費電力が約１．５Ｗであったものが、図１に示す実施形態では、電源オフ状態において一次側から見たときの消費電力が約０．８Ｗとなっていて、ツェナーダイオードＤ６による電力の消費分だけ、改良されたという結果を得ている。また、このときでは、スイッチング回路１１におけるスイッチング動作は、二次側の消費電力が微少となるように改善されているため、間欠的なスイッチング動作となっている。
【００４１】
以下に補足的な説明を行う。
図２において破線により示したレベル変化は、遅延回路１８を省略した場合の変化を示しており、時刻Ｓ１において、抵抗Ｒ８に与えられるレベルが急激に上昇する（破線６１により示す）。従って、ＮＰＮトランジスタＱ４のベース電流が急激に増加する（破線６２により示す）。従って、ＰＮＰトランジスタＱ３のベース電流が急激に増加する。このため、ＰＮＰトランジスタＱ３のコレクタ・エミッタ間のインピーダンスが、急激に、オフに対応する値からオンに対応する値に変化する（破線６３により示す）。
【００４２】
その結果、第１の直流出力３１の経路３１Ａに、突然に、第２の直流出力３２の１２Ｖが流れ込む。この流れ込みによって生じた経路３１Ａの電圧上昇に対応して、スイッチング回路１１のスイッチングが変化し、経路３１Ａの電圧を下降させるが、経路３１Ａの電圧を下降させるまでの制御の遅れにより、経路３１Ａには、破線６４でもって示したような一時的な電圧の異常上昇が発生する。また、この電圧の一時的な異常上昇の最大値は、実機では８Ｖとなっており、マイクロコンピュータ１７の破壊を招く恐れがあることが示されている。つまり、遅延回路１８の有効性が確認されるという結果を得ている。
【００４３】
なお、本考案は上記実施形態に限定されず、ＲＣＣ方式スイッチング電源に適用した場合について説明したが、その他のスイッチング電源として、例えば、他励式のスイッチング電源にも同様に適用することができる。
【００４４】
【考案の効果】
以上説明したように、本考案では、第２の直流出力の電圧を第１の直流出力の電圧の２倍より高い電圧とし、一方の端子が第３の直流出力に接続された抵抗と、前記抵抗の他方の端子と接地レベルとの間に接続されたツェナーダイオードとからなり、第３の直流出力から電圧が安定化された直流出力を生成して負荷部に供給する定電圧回路と、第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路とを備え、スイッチ回路は、エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、制御信号がＬレベルからＨレベルに変化したとき、ＮＰＮトランジスタのベース電流の増加を緩やかとすることによって、ＰＮＰトランジスタのコレクタ・エミッタ間のインピーダンスを、接続が開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させる遅延回路とを備え、第２の直流出力の電圧を下降させるときには、制御信号のレベルをＬレベルからＨレベルに変化させるようになっている。このため、スイッチ回路が開かれた状態と閉じられた状態との双方において、第１の直流出力の経路には、同じ電圧に安定化された直流電圧が現れる。また、第１の直流出力の経路の電圧の上昇を補正するためのスイッチングの変化が充分に追従できることになる。また、少数の素子によってスイッチ回路は構成され、スイッチ回路の接続を閉じるときでは、閉じる以前に比して、第２の直流出力の電圧は１／２以下の電圧に下降し、且つ、定電圧回路におけるツェナーダイオードの消費電力が０となるので、二次側の直流出力の電圧を低下させないときと低下させるときとの双方において、制御用のマイクロコンピュータに同じ電圧に安定化された直流出力を動作電源として供給するときにも、別途に定電圧回路を設けることを不要とすることができ、且つ、スイッチ回路の接続を閉じたときの電圧誤差の検出対象となる直流出力の電圧の一時的な異常上昇の発生を防止することができ、且つ、スイッチ回路の構成を簡単化することができ、且つ、スイッチ回路の接続を閉じたときの直流出力の電圧の低下の割合を大きいものにすることができ、且つ、電源オフ時の消費電力を、より少ないものにすることができる。
【００４５】
また本考案では、第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路を備え、スイッチ回路の接続を閉じることによって、第２の直流出力の電圧を下降させるようになっている。このため、スイッチ回路が開かれた状態と閉じられた状態との双方において、第１の直流出力の経路には、同じ電圧に安定化された直流電圧が現れるので、二次側の直流出力の電圧を低下させないときと低下させるときとの双方において、同じ電圧に安定化された直流出力を得るときにも、別途に定電圧回路を設けることを不要とすることができる。
【００４６】
またさらに、スイッチ回路の接続を開いた状態から閉じた状態に移行させるときには、スイッチ回路の接続のインピーダンスを、開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させるようになっている。このため、第１の直流出力の経路の電圧の上昇を補正するためのスイッチングの変化が充分に追従できることになるので、スイッチ回路の接続を閉じたときの電圧誤差の検出対象となる直流出力の電圧の一時的な異常上昇の発生を防止することができる。
【００４７】
またさらに、スイッチ回路は、エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、ＮＰＮトランジスタのベース電流の増加を緩やかにする遅延回路とを備えている。このため、スイッチ回路の構成が簡単化されるので、部品原価を低減することができる。
【００４８】
またさらに、第２の直流出力の電圧は第１の直流出力の電圧の２倍より高い電圧となっている。従って、スイッチ回路の接続を閉じるときでは、閉じる以前に比して、第２の直流出力の電圧は１／２以下の電圧に下降するので、スイッチ回路の接続を閉じたときの直流出力の電圧の低下の割合を大きいものにすることができる。
【図面の簡単な説明】
【図１】本考案に係るスイッチング電源の一実施形態の電気的接続を示す回路図である。
【図２】実施形態の主要点のレベル変化を示す説明図である。
【図３】従来技術の電気的接続を示す回路図である。
【図４】従来技術の電気的接続を示す回路図である。
【符号の説明】
１１ スイッチング回路
１２ トランス
１３ フォトカプラ（絶縁素子）
１４ 誤差検出回路
１５ スイッチ回路
１６ 負荷部
１７ マイクロコンピュータ
１８ 遅延回路
１９ 定電圧回路
２１ 第１の整流平滑回路
２２ 第２の整流平滑回路
２３ 第３の整流平滑回路
３１ 第１の直流出力
３２ 第２の直流出力
３３ 第３の直流出力
Ｄ６ ツェナーダイオード
Ｌ１ 一次コイル
Ｌ２ 第１〜第３の二次コイルを形成する二次コイル
Ｑ３ ＰＮＰトランジスタ
Ｑ４ ＮＰＮトランジスタ
Ｒ７ 第１の抵抗
Ｒ１１ 第２の抵抗
【考案の属する技術分野】
本考案は、二次側の直流出力の状態を、高い電圧となる状態と低い電圧となる状態とに切り換えて安定化することを可能にしたスイッチング電源に係り、より詳細には、電圧誤差が検出される直流出力より電圧が高い直流出力を、スイッチ回路を介して、電圧誤差が検出される直流出力の側に導くことにより、直流出力の電圧を低下させるスイッチング電源に関するものである。
【０００２】
【従来の技術】
商用電源が供給された状態において、負荷となるブロックを電源オフ状態に移行させることを可能にするスイッチング電源の１つに、図３に示す構成の電源がある（第１の従来技術とする）。すなわち、この構成においては、スイッチ５２の接続が開かれる場合、誤差検出回路５１は、第１の直流出力３１の電圧を１／２に分圧した電圧と２．５Ｖとの差異を誤差電圧として検出し、フォトカプラ１３を介して、スイッチング回路１１に帰還する。このため、第１の直流出力３１の電圧は５Ｖに安定化される。一方、スイッチ５２の接続が閉じられる場合、誤差検出回路５１は、第１の直流出力３１の電圧と２．５Ｖとの差異を誤差電圧として検出し、フォトカプラ１３を介して、スイッチング回路１１に帰還する。このため、第１の直流出力３１の電圧は２．５Ｖに安定化される。つまり、スイッチ５２の接続を閉じるときでは、第１の直流出力３１、第２の直流出力３２、および、第３の直流出力３３の全ての電圧が所定電圧の１／２の電圧に下降する。その結果、負荷部１６は、電源オフ状態と等価な状態になる。
【０００３】
一方、マイクロコンピュータ１７には、第１の直流出力３１が５Ｖに安定化されるときには、第１の直流出力３１が動作電源として供給される（定電圧回路５３は動作を停止するようになっている）。そして、第１の直流出力３１が２．５Ｖに安定化されるときでは、定電圧回路５３は、６Ｖに下降した第２の直流出力３２から５Ｖに安定化された直流出力を生成し、マイクロコンピュータ１７に動作電源として供給する。従って、マイクロコンピュータ１７には、スイッチ５２の接続が開かれたときと閉じられたときとの双方において、５Ｖに安定化された直流出力が供給されるので、マイクロコンピュータ１７は、常に、所定の動作を行うことができるようになっている。
【０００４】
また、図４（図３に示す構成と同一となる部分には、図３における符号と同一符号が付与されている）に示す構成のスイッチング電源も使用されている（第２の従来技術とする）。すなわち、この構成においては、ダイオードＤ２とコンデンサＣ２とからなる整流平滑回路から送出される１２Ｖの第２の直流出力３２を、トランジスタＱ１１を介して、負荷部１６に導いている。また、ダイオードＤ１とコンデンサＣ１とからなる整流平滑回路から送出される５Ｖの第１の直流出力３１を、トランジスタＱ６を介して、負荷部１６に導いている。また、ダイオードＤ３とコンデンサＣ３とからなる整流平滑回路から送出される約４０Ｖの第３の直流出力３３を、抵抗Ｒ１１とツェナーダイオードＤ６とからなり、３３Ｖの電圧に安定する定電圧回路を介して、負荷部１６に導いている。
【０００５】
このため、マイクロコンピュータ１７からトランジスタＱ１２に送出する制御信号をＨレベルとし、トランジスタＱ１２をオンとするときでは、トランジスタＱ１１がオフとなる。その結果、第２の直流出力３２は負荷部１６には送出されなくなる。また、トランジスタＱ１１がオフとなったときには、トランジスタＱ６がオフとなり、第１の直流出力３１は負荷部１６に送出されなくなる。その結果、負荷部１６は動作を停止する（抵抗Ｒ１１とツェナーダイオードＤ６とからなる定電圧回路の出力は、チューナのチューニング用電圧の生成にのみ使用される構成となっている）。
【０００６】
また、以下に示す従来技術が提案されている（第３の従来技術とする）。すなわち、この技術においては、誤差検出の対象となる直流出力（検出対象側直流出力）と、誤差検出の対象となる直流出力より低い電圧であり、誤差検出されない直流出力（非検出側直流出力）との間にスイッチ回路を設けている。また、検出対象側直流出力の電圧を、高い側の電圧（７．５Ｖ）と低い側の電圧（５Ｖ）とに切り換えて安定化することが可能になっている。一方、非検出側直流出力の電圧は、検出対象側直流出力の電圧が７．５Ｖとなるときには５Ｖとなり、検出対象側直流出力の電圧が５Ｖとなるときには３．３Ｖとなるようになっている。そして、検出対象側直流出力の電圧を、低い側の電圧（５Ｖ）に安定化する制御を行うときには、スイッチ回路の接続を閉じることによって、非検出側直流出力の電圧を、検出対象側直流出力の電圧と同じ電圧の５Ｖとしている。従って、非検出側直流出力の電圧は、検出対象側直流出力の電圧が低い側の電圧（５Ｖ）に安定化されるときにも、３．３Ｖに低下することなく、所望の電圧である５Ｖに維持されることになる（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開平９−２０５７６９号公報
【０００８】
【考案が解決しようとする課題】
しかしながら第１の従来技術を用いた場合では、以下に示す問題を生じていた。すなわち、第１〜第３の直流出力３１〜３３の電圧を１／２に下降させたときにも、マイクロコンピュータが必要とする安定化された５Ｖの電圧を生成するには、定電圧回路５３が不可欠となっている。このため、回路構成が複雑なものとなっていた。
【０００９】
一方、第２の従来技術を用いる場合では、定電圧回路５３を必要とせず、回路構成の複雑化を招くことも少ない。しかし、負荷部１６を電源オフ状態とするときにも、第３の直流出力３３の経路においては、ツェナーダイオードＤ６に電流が流れる続ける。従って、電源オフ状態においても、ツェナーダイオードＤ６において無駄な電力が消費され、電源オフ時の消費電力の増加を招いている。このような事態を防止するため、第３の直流出力３３の経路にスイッチ回路を設け、電源オフとなるときには、スイッチ回路の接続を開くことによって、ツェナーダイオードＤ６への電圧の供給を停止させる構成とする場合では、上記した消費電力の増加は回避されるが、このときでは、追加して設けたスイッチ回路の分だけハードウエアの増加を招くことになる。
【００１０】
第３の従来技術は、誤差が検出される直流出力（検出対象側直流出力）と、誤差が検出される直流出力の電圧より低い電圧の直流出力（非検出側直流出力）との間の接続を、スイッチ回路を用いて開閉可能にしている。つまり、検出対象側直流出力と、検出対象側直流出力の電圧より高い電圧の直流出力との間の接続を開閉するためのスイッチ回路を設けた構成とはなっていない。従って、第３の従来技術においては、スイッチ回路の接続を閉じるときにも、検出対象側直流出力の電圧は、変化することなく、スイッチ回路の接続を閉じないときと同じ電圧に安定化される。従って、直流出力の電圧を低下させようとする場合では、別の制御方法を用いる必要がある（上記公報においては、スイッチング制御回路において、検出対象側直流出力の電圧を、低い側の電圧に安定化するための制御と、高い側の電圧に安定化するための制御とが、外部信号に従って切り換わることが示されている）。
【００１１】
本考案は上記課題を解決するため創案されたものであって、その目的は、二次側の直流出力の電圧を低下させないときと低下させるときとの双方において、制御用のマイクロコンピュータに同じ電圧に安定化された直流出力を動作電源として供給するときにも、別途に定電圧回路を設けることを不要とすることのでき、且つ、スイッチ回路の接続を閉じたときの電圧誤差の検出対象となる直流出力の経路の電圧の一時的な異常上昇の発生を防止することのでき、且つ、スイッチ回路の構成を簡単化することのでき、且つ、スイッチ回路の接続を閉じたときの直流出力の電圧の低下の割合を大きいものにすることのでき、且つ、ツェナーダイオードにおける電力の消費を無くすことにより、電源オフ時の消費電力を、より少ないものにすることのできるスイッチング電源を提供することにある。
【００１２】
また本考案の目的は、電圧誤差の検出対象となる直流出力と、この直流出力より高い電圧の直流出力との間にスイッチ回路を設け、スイッチ回路を閉じることでもって二次側の出力電圧を低下させることにより、二次側の出力電圧を低下させるときにも、電圧誤差の検出対象となる直流出力の経路の電圧を、スイッチ回路の接続が閉じられる以前の電圧と同じ電圧に安定化させることによって、二次側の直流出力の電圧を低下させないときと低下させるときとの双方において、同じ電圧に安定化された直流出力を得るときにも、別途に定電圧回路を設けることを不要とすることのできるスイッチング電源を提供することにある。
【００１３】
また上記目的に加え、スイッチ回路の接続のインピーダンスの変化を緩やかな変化とすることにより、スイッチ回路の接続を閉じたときの電圧誤差の検出対象となる直流出力の経路の電圧の一時的な異常上昇の発生を防止することのできるスイッチング電源を提供することにある。
【００１４】
また上記目的に加え、スイッチ回路のスイッチ素子をＰＮＰトランジスタとし、スイッチ回路の構成を簡単化することでもって、部品原価を低減することのできるスイッチング電源を提供することにある。
【００１５】
また上記目的に加え、スイッチ回路を介して電圧誤差の検出対象となる直流出力に接続される直流出力の電圧を、電圧誤差の検出対象となる直流出力の電圧の２倍より高い電圧とすることによって、スイッチ回路の接続を閉じたときの直流出力の電圧の低下の割合を大きいものにすることのできるスイッチング電源を提供することにある。
【００１６】
【課題を解決するための手段】
上記課題を解決するため本考案に係るスイッチング電源は、一次コイルと第１の二次コイルと第２の二次コイルと第３の二次コイルとが巻回されたトランスと、一次コイルに流れる電流をスイッチングするスイッチング回路と、第１の二次コイルの出力を整流平滑することにより得られた第１の直流出力を送出する第１の整流平滑回路と、第２の二次コイルの出力を整流平滑することにより得られた第２の直流出力を送出する第２の整流平滑回路と、第３の二次コイルの出力を整流平滑することにより得られた第３の直流出力を送出する第３の整流平滑回路と、第１の直流出力の経路の電圧誤差を検出するとともに、検出した電圧誤差を絶縁素子を介してスイッチング回路に帰還する誤差検出回路とを備え、第１の直流出力の経路に現れる直流出力は、第１の直流出力と第２の直流出力とを動作電源とする負荷部の制御を行うマイクロコンピュータに動作電源として供給され、二次側の直流出力の状態を、高い電圧となる状態と低い電圧となる状態とに切り換えて安定化することを可能にしたスイッチング電源に適用している。そして、第２の直流出力の電圧を第１の直流出力の電圧の２倍より高い電圧とし、一方の端子が第３の直流出力に接続された抵抗と、前記抵抗の他方の端子と接地レベルとの間に接続されたツェナーダイオードとからなり、第３の直流出力から電圧が安定化された直流出力を生成して負荷部に供給する定電圧回路と、第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路とを備え、スイッチ回路は、エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、制御信号がＬレベルからＨレベルに変化したとき、ＮＰＮトランジスタのベース電流の増加を緩やかとすることによって、ＰＮＰトランジスタのコレクタ・エミッタ間のインピーダンスを、接続が開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させる遅延回路とを備え、第２の直流出力の電圧を第１の直流出力の電圧まで下降させるときには、制御信号のレベルをＬレベルからＨレベルに変化させている。
【００１７】
すなわち、スイッチ回路の接続が開かれているときでは、第１の直流出力の電圧が目標とする電圧となるようにスイッチングが行われる。そして、スイッチ回路の接続が閉じられたときには、第２の直流出力の電圧が、前記目標とする電圧となるようにスイッチングが行われる。また、このときでは、第２の直流出力は第１の直流出力の経路に導かれる。つまり、スイッチ回路が開かれた状態と閉じられた状態との双方において、第１の直流出力の経路には、同じ電圧に安定化された直流電圧が現れる。また、第１の直流出力の経路には、第２の直流出力が、電流値を緩やかに増加させながら流れ込む。このため、第１の直流出力の経路の電圧の上昇を補正するためのスイッチングの変化が充分に追従できることになる。また、少数の素子によってスイッチ回路を構成することができる。また、スイッチ回路の接続を閉じるときでは、閉じる以前に比して、第２の直流出力の電圧は１／２以下の電圧に下降する。また、スイッチ回路を閉じたときでは、定電圧回路におけるツェナーダイオードの消費電力が０となる。
【００１８】
また本考案に係るスイッチング電源は、一次コイルと第１の二次コイルと第２の二次コイルとが巻回されたトランスと、一次コイルに流れる電流をスイッチングするスイッチング回路と、第１の二次コイルの出力を整流平滑することにより得られた第１の直流出力を送出する第１の整流平滑回路と、第２の二次コイルの出力を整流平滑することにより得られた第２の直流出力を送出する第２の整流平滑回路と、第１の直流出力の経路の電圧誤差を検出するとともに、検出した電圧誤差を絶縁素子を介してスイッチング回路に帰還する誤差検出回路とを備え、第２の直流出力の電圧を第１の直流出力の電圧より高い電圧とし、二次側の直流出力の状態を、高い電圧となる状態と低い電圧となる状態とに切り換えて安定化することを可能にしたスイッチング電源に適用している。そして、第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路を備え、スイッチ回路の接続を閉じることによって、第２の直流出力の電圧をスイッチ回路の接続を閉じる前の第１の直流出力の電圧まで下降させている。
【００１９】
すなわち、スイッチ回路の接続が開かれているときでは、第１の直流出力の電圧が目標とする電圧となるようにスイッチングが行われる。そして、スイッチ回路の接続が閉じられたときには、第２の直流出力の電圧が、前記した目標とする電圧となるようにスイッチングが行われる。また、このときでは、第２の直流出力は第１の直流出力の経路に導かれる。つまり、スイッチ回路が開かれた状態と閉じられた状態との双方において、第１の直流出力の経路には、同じ電圧に安定化された直流電圧が現れる。
【００２０】
また上記構成に加え、スイッチ回路の接続を開いた状態から閉じた状態に移行させるときには、スイッチ回路の接続のインピーダンスを、開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させるようになっている。すなわち、第１の直流出力の経路には、第２の直流出力が、電流値を緩やかに増加させながら流れ込む。このため、第１の直流出力の経路の電圧の上昇を補正するためのスイッチングの変化が充分に追従できることになる。
【００２１】
また上記構成に加え、スイッチ回路は、エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、制御信号がＬレベルからＨレベルに変化するときに、ＮＰＮトランジスタのベース電流の増加を緩やかにする遅延回路とを備えている。すなわち、少数の素子によってスイッチ回路を構成することができる。
【００２２】
また上記構成に加え、第２の直流出力の電圧は第１の直流出力の電圧の２倍より高い電圧となっている。すなわち、スイッチ回路の接続を閉じるときでは、閉じる以前に比して、第２の直流出力の電圧は１／２以下の電圧に下降する。
【００２３】
【考案の実施の形態】
以下に本考案の実施例の形態を、図面を参照しつつ説明する。
図１は、本考案に係るスイッチング電源の一実施形態の電気的接続を示す回路図であり、ＲＣＣ方式スイッチング電源を示している。なお、図３に示す構成と同一となる部分には、図３における符号と同一符号を付与している。
【００２４】
図において、ダイオードＤ１とコンデンサＣ１とからなる第１の整流平滑回路２１は、トランス１２に巻回された二次コイルＬ２のうち、タップＴ０からタップＴ１までの部分である第１の二次コイルの出力を整流平滑することにより得られた第１の直流出力３１を、インダクタＬ５の一方の端子に送出する。インダクタＬ５のコンデンサＣ８とは、コンデンサＣ１とともに、π型の平滑回路を構成する。そして、前記したπ型の平滑回路の出力は、マイクロコンピュータ１７に動作電源として導かれるとともに、スイッチ素子となるトランジスタＱ６を介して、負荷部１６に導かれている。
【００２５】
ダイオードＤ２とコンデンサＣ２とからなる第２の整流平滑回路２２は、二次コイルＬ２のうち、タップＴ０からタップＴ２までの部分である第２の二次コイルの出力を整流平滑することにより得られた第２の直流出力３２を、負荷部１６に送出する。ダイオードＤ３とコンデンサＣ３とからなる第３の整流平滑回路２３は、二次コイルＬ２のうち、タップＴ０からタップＴ３までの部分である第３の二次コイルの出力を整流平滑することにより得られた第３の直流出力３３を、第２の抵抗Ｒ１１の一方の端子に送出する。また、第２の抵抗Ｒ１１の他方の端子と接地レベルとの間には、第２の抵抗Ｒ１１の他方の端子から送出される直流出力の電圧を３３Ｖ（その他の電圧とすることもできる）に安定化するため、ツェナーダイオードＤ６が接続されている。そして、第２の抵抗Ｒ１１の他方の端子から送出される３３Ｖに安定化された直流出力は、負荷部１６に送出されている。なお、第２の抵抗Ｒ１１とツェナーダイオードＤ６とからなるブロック１９は、請求項記載の定電圧回路となっている。
【００２６】
破線１５により囲まれ、ＰＮＰトランジスタＱ３、ＮＰＮトランジスタＱ４、５つの抵抗Ｒ５〜Ｒ９、コンデンサＣ６からなるブロックは、第１の直流出力３１の経路３１Ａと第２の直流出力３２の経路との接続の開閉を行うスイッチ回路となっている。
【００２７】
詳細には、ＰＮＰトランジスタＱ３のエミッタは第２の直流出力３２の経路に接続され、コレクタは第１の直流出力３１の経路３１Ａに接続されている。また、ベースと第２の直流出力３２の経路との間には、ＰＮＰトランジスタＱ３のベース電位をエミッタの電位に引き上げるための抵抗Ｒ６が接続されている。また、ＰＮＰトランジスタＱ３のベースには、ベース電流を制限するための第１の抵抗Ｒ７の一方の端子が接続されている。そして、第１の抵抗Ｒ７の他方の端子は、ＮＰＮトランジスタＱ４のコレクタに接続されている。
【００２８】
ＮＰＮトランジスタＱ４のベースには、抵抗Ｒ５と抵抗Ｒ８とを介して、マイクロコンピュータ１７から送出される制御信号１７１が導かれている。また、ＮＰＮトランジスタＱ４のベースと接地レベルとの間には、ベースインピーダンスの上昇を抑制するための抵抗Ｒ９が接続され、ＮＰＮトランジスタＱ４のエミッタは接地されている。また、抵抗Ｒ５と抵抗Ｒ８との接続点と接地レベルとの間には、コンデンサＣ６が接続されている。なお、抵抗Ｒ５とコンデンサＣ６からなるブロック１８は、制御信号１７１がＬレベルからＨレベルに変化するときに、ＮＰＮトランジスタＱ４のベース電流の増加を遅らせる遅延回路となっている。
【００２９】
トランジスタＱ６のコレクタは第１の直流出力３１の経路３１Ａに接続され、エミッタは負荷部１６に接続されている。また、トランジスタＱ６のベースと第２の直流出力３２の経路との間には、ベース電流を制限する抵抗Ｒ１２が接続されている。また、トランジスタＱ６のベースとＮＰＮトランジスタＱ４のコレクタとの間には、ＮＰＮトランジスタＱ４のコレクタの側に電流が流れる方向に、ダイオードＤ７が接続されている。つまり、ダイオードＤ７は、ＰＮＰトランジスタＱ３のベースから、抵抗Ｒ７を介して、トランジスタＱ６のベースの側に電流が流れることを防止する。
【００３０】
シャントレギュレータＱ２、抵抗Ｒ１〜Ｒ４、コンデンサＣ４からなるブロック１４は、第１の直流出力３１の経路３１Ａに現れる電圧の電圧誤差を検出し、検出結果を、フォトカプラ１３を介して、スイッチング回路１１に帰還する誤差検出回路となっている。詳細には、抵抗Ｒ２と抵抗Ｒ４とは、第１の直流出力３１の経路３１Ａの電圧を１／２に分圧して、シャントレギュレータＱ２の検出端子に出力する。また、フォトカプラ１３の発光ダイオードＤ４のアノードには、抵抗Ｒ１を介して、第１の直流出力３１が供給されている。また、発光ダイオードＤ４のカソードは、シャントレギュレータＱ２のカソードに接続されている。このため、発光ダイオードＤ４には、電圧誤差に対応した電流が流れる（コンデンサＣ４と抵抗Ｒ３とは、位相補正を行う）。
【００３１】
スイッチング回路１１は、補助コイルＬ３に発生する電圧がゲートに導かれ、自励発振を行うことによって、一次コイルＬ１に流れる電流をスイッチングするＦＥＴや、ＦＥＴのゲート電圧を、フォトカプラ１３のフォトトランジスタＱ１の出力に対応して制御することにより、第１の直流出力３１の経路３１Ａの電圧を５Ｖに安定化する制御用トランジスタ、等を備えている。このため、スイッチング回路１１は、フォトカプラ１３の出力に従って、一次コイルＬ１に流れる電流をスイッチングすることにより、二次側の直流出力の電圧を所定電圧に安定化する。
【００３２】
詳細に説明すると、スイッチング回路１１は、誤差検出回路１４に導かれる電圧が５Ｖとなるように（第１の直流出力３１の経路３１Ａの電圧が５Ｖとなるように）、一次コイルＬ１に流れる電流をスイッチングする。このため、ＰＮＰトランジスタＱ３がオフであるときには、スイッチング回路１１は、第１の直流出力３１の電圧が５Ｖとなるようにスイッチングを行う。このとき、第２の直流出力３２の電圧は１２Ｖとなり、第３の直流出力３３の電圧は約４０Ｖとなる。
【００３３】
一方、ＰＮＰトランジスタＱ３がオンとなるときには、第２の直流出力３２が第１の直流出力３１の経路３１Ａに流れ込むので、第２の直流出力３２の電圧が５Ｖとなるようにスイッチングを行う（ＰＮＰトランジスタＱ３のコレクタ・エミッタ間電圧を無視することにする）。このとき、第３の直流出力３３の電圧は約１７Ｖとなる。また、流れ込んだ第２の直流出力３２の電圧を無視すると、第１の整流平滑回路２１の出力電圧は約２．２Ｖとなる。
【００３４】
図２は、実施形態の主要点のレベル変化を示す説明図である。必要に応じて同図を参照しつつ、実施形態の動作を説明する。
マイクロコンピュータ１７からＮＰＮトランジスタＱ４に送出される制御信号１７１がＬレベルの場合、ＮＰＮトランジスタＱ４はオフとなる。このため、ＰＮＰトランジスタＱ３のベース電位はエミッタ電位に等しくなり、ＰＮＰトランジスタＱ３はオフとなる。また、トランジスタＱ６のベースには、抵抗Ｒ１２を介して、第２の直流出力３２の側から電流が供給されるので、トランジスタＱ６はオンとなる。
【００３５】
上記状態においては、第１の直流出力３１の電圧誤差が誤差検出回路１４によって検出され、フォトカプラ１３を介して、スイッチング回路１１に帰還される。このため、スイッチング回路１１は、第１の直流出力３１の電圧が５Ｖとなるようにスイッチングを行う。その結果、負荷部１６には、第１の直流出力３１の５Ｖが供給される。また、負荷部１６には、第２の直流出力３２の１２Ｖが供給される。また、負荷部１６には、ツェナーダイオードＤ６によって安定化された３３Ｖの直流出力が、チューニング電圧のための直流電源として供給される。また、マイクロコンピュータ１７には５Ｖの第１の直流出力３１が供給される。その結果、負荷部１６とマイクロコンピュータ１７とは、所定動作が可能な状態に維持されるので、マイクロコンピュータ１７は負荷部１６の動作の制御を行う。また、負荷部１６は、マイクロコンピュータ１７により指示された動作を実行する。
【００３６】
上記状態において、図示されない電源キーが操作されたことから、電源オフとする場合、マイクロコンピュータ１７は、遅延回路１８に送出する制御信号１７１のレベルを、ＬレベルからＨレベルに変化させる（時刻Ｓ１）。遅延回路１８の出力においては、抵抗Ｒ５とコンデンサＣ６との作用により、１７２によって示したように、レベルの上昇が遅れる。このため、ＮＰＮトランジスタＱ４のベース電流は、急激に増加することなく、Ａに示すように、緩やかな増加を示す。従って、ＮＰＮトランジスタＱ４のコレクタ電流も緩やかな増加を示す。その結果、ＰＮＰトランジスタＱ３のコレクタ・エミッタ間のインピーダンスは、Ｂによって示したように、オフに対応するインピーダンスからオンに対応するインピーダンスに向かって緩やかに変化する。
【００３７】
以上の結果、第１の直流出力３１の経路３１Ａには、第２の直流出力３２が、電流値を緩やかに増加させながら流れ込む。そして、流れ込む第２の直流出力３２の電流値の増加に対応して生じる経路３１Ａの電圧の上昇は、経路３１Ａの電圧を下降させるように、スイッチング回路１１のスイッチングを変化させる。一方、経路３１Ａの電圧が上昇し、この上昇がスイッチング回路１１のスイッチングの変化を生じさせて、経路３１Ａの電圧を下降させるまでには少しの遅れがある。しかし、経路３１Ａに流れ込む第２の直流出力３２の電流値は、緩やかに増加するに過ぎないので、経路３１Ａの電圧の上昇を補正するためのスイッチングの変化が充分に追従する。従って、制御信号１７１をＬレベルからＨレベルに急激に変化させるときにも、経路３１Ａの電圧は、図２の３１Ａによって示したように、一定の５Ｖの電圧に維持される。そして、ＰＮＰトランジスタＱ３が完全なオン状態となったときには、スイッチング回路１１は、第２の直流出力３２の電圧が５Ｖとなるようにスイッチングを行う。従って、マイクロコンピュータ１７には、このときにも、５Ｖに安定化された直流出力が動作電源として供給されることになる。
【００３８】
また、第３の直流出力３３の電圧は約１７Ｖとなり、ツェナーダイオードＤ６の電流は０となる。また、第２の直流出力３２の電圧の流れ込みを無視したときの第１の直流出力３１の電圧は約２．２Ｖとなる。つまり、経路３１Ａに流れ込んだ第２の直流出力３２の電圧によってダイオードＤ１は逆バイアスされることになり、第１の二次コイルの出力電流は０となる。また、トランジスタＱ６のベース電位が０Ｖ近傍となるので、トランジスタＱ６はオフとなる。
【００３９】
このため、負荷部１６には、３３Ｖから約１７Ｖに低下した第３の直流出力３３と、１２Ｖから５Ｖに低下した第２の直流出力３２とが供給されるのみとなり、トランジスタＱ６のエミッタから供給されていた直流出力の電圧は０Ｖとなる。このため、負荷部１６は動作を停止する。また、このときでは、１７Ｖの第３の直流出力３３の電流値および５Ｖの第２の直流出力３２の電流値は、ともに０近傍となる。
【００４０】
上記状態を、図４に示した構成と比較するときには、ツェナーダイオードＤ６において消費されていた電力分だけ、消費電力が少なくなることを意味している。すなわち、実機における測定では、図４に示す構成を用いたとき、電源オフ状態において一次側から見たときの消費電力が約１．５Ｗであったものが、図１に示す実施形態では、電源オフ状態において一次側から見たときの消費電力が約０．８Ｗとなっていて、ツェナーダイオードＤ６による電力の消費分だけ、改良されたという結果を得ている。また、このときでは、スイッチング回路１１におけるスイッチング動作は、二次側の消費電力が微少となるように改善されているため、間欠的なスイッチング動作となっている。
【００４１】
以下に補足的な説明を行う。
図２において破線により示したレベル変化は、遅延回路１８を省略した場合の変化を示しており、時刻Ｓ１において、抵抗Ｒ８に与えられるレベルが急激に上昇する（破線６１により示す）。従って、ＮＰＮトランジスタＱ４のベース電流が急激に増加する（破線６２により示す）。従って、ＰＮＰトランジスタＱ３のベース電流が急激に増加する。このため、ＰＮＰトランジスタＱ３のコレクタ・エミッタ間のインピーダンスが、急激に、オフに対応する値からオンに対応する値に変化する（破線６３により示す）。
【００４２】
その結果、第１の直流出力３１の経路３１Ａに、突然に、第２の直流出力３２の１２Ｖが流れ込む。この流れ込みによって生じた経路３１Ａの電圧上昇に対応して、スイッチング回路１１のスイッチングが変化し、経路３１Ａの電圧を下降させるが、経路３１Ａの電圧を下降させるまでの制御の遅れにより、経路３１Ａには、破線６４でもって示したような一時的な電圧の異常上昇が発生する。また、この電圧の一時的な異常上昇の最大値は、実機では８Ｖとなっており、マイクロコンピュータ１７の破壊を招く恐れがあることが示されている。つまり、遅延回路１８の有効性が確認されるという結果を得ている。
【００４３】
なお、本考案は上記実施形態に限定されず、ＲＣＣ方式スイッチング電源に適用した場合について説明したが、その他のスイッチング電源として、例えば、他励式のスイッチング電源にも同様に適用することができる。
【００４４】
【考案の効果】
以上説明したように、本考案では、第２の直流出力の電圧を第１の直流出力の電圧の２倍より高い電圧とし、一方の端子が第３の直流出力に接続された抵抗と、前記抵抗の他方の端子と接地レベルとの間に接続されたツェナーダイオードとからなり、第３の直流出力から電圧が安定化された直流出力を生成して負荷部に供給する定電圧回路と、第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路とを備え、スイッチ回路は、エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、制御信号がＬレベルからＨレベルに変化したとき、ＮＰＮトランジスタのベース電流の増加を緩やかとすることによって、ＰＮＰトランジスタのコレクタ・エミッタ間のインピーダンスを、接続が開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させる遅延回路とを備え、第２の直流出力の電圧を下降させるときには、制御信号のレベルをＬレベルからＨレベルに変化させるようになっている。このため、スイッチ回路が開かれた状態と閉じられた状態との双方において、第１の直流出力の経路には、同じ電圧に安定化された直流電圧が現れる。また、第１の直流出力の経路の電圧の上昇を補正するためのスイッチングの変化が充分に追従できることになる。また、少数の素子によってスイッチ回路は構成され、スイッチ回路の接続を閉じるときでは、閉じる以前に比して、第２の直流出力の電圧は１／２以下の電圧に下降し、且つ、定電圧回路におけるツェナーダイオードの消費電力が０となるので、二次側の直流出力の電圧を低下させないときと低下させるときとの双方において、制御用のマイクロコンピュータに同じ電圧に安定化された直流出力を動作電源として供給するときにも、別途に定電圧回路を設けることを不要とすることができ、且つ、スイッチ回路の接続を閉じたときの電圧誤差の検出対象となる直流出力の電圧の一時的な異常上昇の発生を防止することができ、且つ、スイッチ回路の構成を簡単化することができ、且つ、スイッチ回路の接続を閉じたときの直流出力の電圧の低下の割合を大きいものにすることができ、且つ、電源オフ時の消費電力を、より少ないものにすることができる。
【００４５】
また本考案では、第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路を備え、スイッチ回路の接続を閉じることによって、第２の直流出力の電圧を下降させるようになっている。このため、スイッチ回路が開かれた状態と閉じられた状態との双方において、第１の直流出力の経路には、同じ電圧に安定化された直流電圧が現れるので、二次側の直流出力の電圧を低下させないときと低下させるときとの双方において、同じ電圧に安定化された直流出力を得るときにも、別途に定電圧回路を設けることを不要とすることができる。
【００４６】
またさらに、スイッチ回路の接続を開いた状態から閉じた状態に移行させるときには、スイッチ回路の接続のインピーダンスを、開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させるようになっている。このため、第１の直流出力の経路の電圧の上昇を補正するためのスイッチングの変化が充分に追従できることになるので、スイッチ回路の接続を閉じたときの電圧誤差の検出対象となる直流出力の電圧の一時的な異常上昇の発生を防止することができる。
【００４７】
またさらに、スイッチ回路は、エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、ＮＰＮトランジスタのベース電流の増加を緩やかにする遅延回路とを備えている。このため、スイッチ回路の構成が簡単化されるので、部品原価を低減することができる。
【００４８】
またさらに、第２の直流出力の電圧は第１の直流出力の電圧の２倍より高い電圧となっている。従って、スイッチ回路の接続を閉じるときでは、閉じる以前に比して、第２の直流出力の電圧は１／２以下の電圧に下降するので、スイッチ回路の接続を閉じたときの直流出力の電圧の低下の割合を大きいものにすることができる。
【図面の簡単な説明】
【図１】本考案に係るスイッチング電源の一実施形態の電気的接続を示す回路図である。
【図２】実施形態の主要点のレベル変化を示す説明図である。
【図３】従来技術の電気的接続を示す回路図である。
【図４】従来技術の電気的接続を示す回路図である。
【符号の説明】
１１ スイッチング回路
１２ トランス
１３ フォトカプラ（絶縁素子）
１４ 誤差検出回路
１５ スイッチ回路
１６ 負荷部
１７ マイクロコンピュータ
１８ 遅延回路
１９ 定電圧回路
２１ 第１の整流平滑回路
２２ 第２の整流平滑回路
２３ 第３の整流平滑回路
３１ 第１の直流出力
３２ 第２の直流出力
３３ 第３の直流出力
Ｄ６ ツェナーダイオード
Ｌ１ 一次コイル
Ｌ２ 第１〜第３の二次コイルを形成する二次コイル
Ｑ３ ＰＮＰトランジスタ
Ｑ４ ＮＰＮトランジスタ
Ｒ７ 第１の抵抗
Ｒ１１ 第２の抵抗
Claims (5)
- 一次コイルと第１の二次コイルと第２の二次コイルと第３の二次コイルとが巻回されたトランスと、
一次コイルに流れる電流をスイッチングするスイッチング回路と、
第１の二次コイルの出力を整流平滑することにより得られた第１の直流出力を送出する第１の整流平滑回路と、
第２の二次コイルの出力を整流平滑することにより得られた第２の直流出力を送出する第２の整流平滑回路と、
第３の二次コイルの出力を整流平滑することにより得られた第３の直流出力を送出する第３の整流平滑回路と、
第１の直流出力の経路の電圧誤差を検出するとともに、検出した電圧誤差を絶縁素子を介してスイッチング回路に帰還する誤差検出回路とを備え、
第１の直流出力の経路に現れる直流出力は、第１の直流出力と第２の直流出力とを動作電源とする負荷部の制御を行うマイクロコンピュータに動作電源として供給され、
二次側の直流出力の状態を、高い電圧となる状態と低い電圧となる状態とに切り換えて安定化することを可能にしたスイッチング電源において、
第２の直流出力の電圧を第１の直流出力の電圧の２倍より高い電圧とし、
一方の端子が第３の直流出力に接続された抵抗と、前記抵抗の他方の端子と接地レベルとの間に接続されたツェナーダイオードとからなり、第３の直流出力から電圧が安定化された直流出力を生成して負荷部に供給する定電圧回路と、
第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路とを備え、
スイッチ回路は、
エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、
一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、
コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、
制御信号がＬレベルからＨレベルに変化したとき、ＮＰＮトランジスタのベース電流の増加を緩やかとすることによって、ＰＮＰトランジスタのコレクタ・エミッタ間のインピーダンスを、接続が開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させる遅延回路とを備え、
第２の直流出力の電圧を第１の直流出力の電圧まで下降させるときには、制御信号のレベルをＬレベルからＨレベルに変化させることを特徴とするスイッチング電源。 - 一次コイルと第１の二次コイルと第２の二次コイルとが巻回されたトランスと、
一次コイルに流れる電流をスイッチングするスイッチング回路と、
第１の二次コイルの出力を整流平滑することにより得られた第１の直流出力を送出する第１の整流平滑回路と、
第２の二次コイルの出力を整流平滑することにより得られた第２の直流出力を送出する第２の整流平滑回路と、
第１の直流出力の経路の電圧誤差を検出するとともに、検出した電圧誤差を絶縁素子を介してスイッチング回路に帰還する誤差検出回路とを備え、
第２の直流出力の電圧を第１の直流出力の電圧より高い電圧とし、
二次側の直流出力の状態を、高い電圧となる状態と低い電圧となる状態とに切り換えて安定化することを可能にしたスイッチング電源において、
第２の直流出力の経路と第１の直流出力の経路との間の接続を開閉するスイッチ回路を備え、
スイッチ回路の接続を閉じることによって、第２の直流出力の電圧をスイッチ回路の接続を閉じる前の第１の直流出力の電圧まで下降させることを特徴とするスイッチング電源。 - スイッチ回路の接続を開いた状態から閉じた状態に移行させるときには、スイッチ回路の接続のインピーダンスを、開いた状態に対応するインピーダンスから閉じた状態に対応するインピーダンスに向かって緩やかに変化させることを特徴とする請求項２記載のスイッチング電源。
- スイッチ回路は、
エミッタが第２の直流出力の経路に接続され、コレクタが第１の直流出力の経路に接続されたＰＮＰトランジスタと、
一方の端子がＰＮＰトランジスタのベースに接続された第１の抵抗と、
コレクタが第１の抵抗の他方の端子に接続され、ベースには制御信号が導かれたＮＰＮトランジスタと、
制御信号のレベルをＬレベルからＨレベルに変化させるときに、ＮＰＮトランジスタのベース電流の増加を緩やかにする遅延回路とを備えたことを特徴とする請求項３記載のスイッチング電源。 - 第２の直流出力の電圧は第１の直流出力の電圧の２倍より高い電圧であることを特徴とする請求項２から請求項４までのいずれかに記載のスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003003377U JP3098465U (ja) | 2003-06-10 | 2003-06-10 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003003377U JP3098465U (ja) | 2003-06-10 | 2003-06-10 | スイッチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3098465U true JP3098465U (ja) | 2004-03-04 |
Family
ID=43252223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003003377U Expired - Fee Related JP3098465U (ja) | 2003-06-10 | 2003-06-10 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3098465U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0627752A (ja) * | 1992-07-13 | 1994-02-04 | Mita Ind Co Ltd | 画像形成装置のユニット取り付け構造 |
| US8040072B2 (en) | 2007-08-07 | 2011-10-18 | Samsung Sdi Co., Ltd. | Power supply and plasma display including the same |
-
2003
- 2003-06-10 JP JP2003003377U patent/JP3098465U/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0627752A (ja) * | 1992-07-13 | 1994-02-04 | Mita Ind Co Ltd | 画像形成装置のユニット取り付け構造 |
| US8040072B2 (en) | 2007-08-07 | 2011-10-18 | Samsung Sdi Co., Ltd. | Power supply and plasma display including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6137696A (en) | Switching regulator for power converter with dual mode feedback input and method thereof | |
| US7492615B2 (en) | Switching power supply | |
| TWI414142B (zh) | 電源供應控制方法及其系統 | |
| KR100827001B1 (ko) | 스위칭 전원공급장치에서 전류 및 전압을 제어하기 위한 제어회로 및 그 제어방법 | |
| KR101228354B1 (ko) | 전력 과부하 검출 방법 및 이를 위한 구조 | |
| KR20140018790A (ko) | 케이블 보상 회로 | |
| KR20010110155A (ko) | 전원 공급 장치 및 방법 | |
| JP4471454B2 (ja) | パルス幅変調制御装置 | |
| US6532159B2 (en) | Switching power supply unit | |
| JPH0529976A (ja) | 電源電圧制御切換え回路 | |
| TWI424300B (zh) | 脈寬調制控制器及形成脈寬調制控制器之方法 | |
| JP3098465U (ja) | スイッチング電源 | |
| CN110401347B (zh) | 直流电源装置 | |
| US6473320B2 (en) | Voltage converter circuit with self-oscillating half-bridge configuration and with protection against hard switching | |
| JP3826804B2 (ja) | ２重化電源システム | |
| JP3344479B2 (ja) | チョッパ型スイッチング電源 | |
| US20040174721A1 (en) | Switching power supply unit | |
| CN211670787U (zh) | 一种反激式变换器 | |
| JP2002017086A (ja) | スイッチング電源 | |
| CN220570463U (zh) | 一种负载可调电路、电源电路、电路板及电子设备 | |
| KR100603420B1 (ko) | 스위칭 모드 파워 서플라이 | |
| JP2008131739A (ja) | スイッチング電源装置 | |
| KR100370057B1 (ko) | 전압공급 스위칭을 위한 스탠바이 제어회로 | |
| JP2022115278A (ja) | 制御回路、制御方法及びスイッチング電源 | |
| JP3616278B2 (ja) | 電圧低下検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |