JP3097711B2 - Impact dot printer - Google Patents

Impact dot printer

Info

Publication number
JP3097711B2
JP3097711B2 JP6488092A JP6488092A JP3097711B2 JP 3097711 B2 JP3097711 B2 JP 3097711B2 JP 6488092 A JP6488092 A JP 6488092A JP 6488092 A JP6488092 A JP 6488092A JP 3097711 B2 JP3097711 B2 JP 3097711B2
Authority
JP
Japan
Prior art keywords
signal
impact
counter
time
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6488092A
Other languages
Japanese (ja)
Other versions
JPH05261975A (en
Inventor
洋 城取
克彦 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP6488092A priority Critical patent/JP3097711B2/en
Priority to US08/033,037 priority patent/US5385414A/en
Priority to DE69310975T priority patent/DE69310975T2/en
Priority to EP93104525A priority patent/EP0562477B1/en
Priority to SG1996006091A priority patent/SG44708A1/en
Publication of JPH05261975A publication Critical patent/JPH05261975A/en
Priority to HK98102224A priority patent/HK1003110A1/en
Application granted granted Critical
Publication of JP3097711B2 publication Critical patent/JP3097711B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、印刷時の騒音を低減す
ることができるインパクトドットプリンタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an impact dot printer capable of reducing noise during printing.

【0002】[0002]

【従来の技術】シリアルインパクトプリンタは、電磁エ
ネルギーにより印字ワイヤを記録紙に衝突させて記録を
行う関係上、印字時の騒音が、他の記録方式に比較して
大きいという問題をかかえている。このため、特開昭56
-144170号公報に見られるように、仮想垂直印字位置に
対して角度θだけ傾けてインパクトワイヤを配置し(図
6(a)(b))、図7に示すように遅延回路51〜5
4を介し通電時間信号をずらしながら時系列に供給する
ことで、インパクトワイヤの同時駆動を防止しつつ、図
6(c)(d)に示すように仮想垂直位置にワイヤがド
ットを形成して文字を印刷し、もって低い騒音での印刷
を可能ならしめることが提案されている。
2. Description of the Related Art A serial impact printer has a problem that noise at the time of printing is greater than other recording methods because recording is performed by causing a printing wire to collide with a recording sheet by electromagnetic energy. For this reason,
As shown in JP-A-144170, impact wires are arranged at an angle θ with respect to a virtual vertical printing position (FIGS. 6A and 6B), and delay circuits 51 to 5 are arranged as shown in FIG.
4, the wires are formed in imaginary vertical positions as shown in FIGS. 6C and 6D by simultaneously supplying the energizing time signals while shifting the energizing time signals, thereby preventing simultaneous driving of the impact wires. It has been proposed to print characters and thereby enable low noise printing.

【0003】[0003]

【発明が解決しようとする課題】しかし、印字周期内に
仮想垂直位置の印字を完了してしまうことが必要であ
り、高速での印字を優先させようとすると、遅延時間を
十分に取ることができず、この結果、各インパクトワイ
ヤの駆動時点に重なりが生じて、騒音を十分に低くする
ことができないという問題がある。
However, it is necessary to complete the printing of the virtual vertical position within the printing cycle, and when giving priority to high-speed printing, it is necessary to take a sufficient delay time. As a result, there is a problem that the impact wires are overlapped at the time of driving, and the noise cannot be sufficiently reduced.

【0004】本発明は、このような問題に鑑みなされた
ものであって、その目的とするところは、高速印字時に
おいても遅延時間を十分に確保して複数のワイヤが同時
に駆動されるのを防止し、もって騒音を低減することが
できるシリアルインパクトドットプリンタを提供するこ
とである。
The present invention has been made in view of such a problem, and an object of the present invention is to secure a sufficient delay time even at the time of high-speed printing to simultaneously drive a plurality of wires. An object of the present invention is to provide a serial impact dot printer that can prevent noise and thereby reduce noise.

【0005】[0005]

【課題を解決するための手段】このような課題を達成す
るために本発明のインパクトプリンタは、垂直な仮想印
字位置に対して傾斜させて複数のインパクトワイヤが配
置された印字ヘッドを、前記傾斜に応じた遅延時間間隔
で時系列的に前記各インパクトワイヤを駆動しつつ前記
仮想印字位置に印字を行うインパクトプリンタにおい
て、基本印字タイミング信号毎に印字データを交互に格
納する第1及び第2のレジスタと、前記インパクトワイ
ヤの傾斜角に対応する共通の遅延時間を記憶する遅延量
レジスタと、印字モードに応じて発せられる前記基本印
字タイミング信号により第1、第2の通電時間信号を交
互に発生する通電時間生成回路と、第1の通電時間信号
が出力した時点から前記遅延時間毎に、前記印字ヘッド
の移動に応じて作動する第1のカウンタと、第1のカウ
ンタの出力を前記各インパクトワイヤの駆動開始信号に
変換する第1のデコード手段と、第1の通電時間信号が
終了した時点から前記遅延時間毎に前記印字ヘッドの移
動に応じて作動する第2のカウンタと、第2のカウンタ
の出力を前記各インパクトワイヤの駆動終了号に変換す
る第2のデコード手段と、第2の通電時間信号が出力し
た時点から前記遅延時間毎に、前記印字ヘッドの移動に
応じて作動する第3のカウンタと、第3のカウンタの出
力を前記各インパクトワイヤの駆動開始信号に変換する
第3のデコード手段と、第2の通電時間信号が終了した
時点から前記遅延時間毎に前記印字ヘッドの移動に応じ
て作動する第4のカウンタと、第4のカウンタの出力を
前記各インパクトワイヤの駆動終了号に変換する第4の
デコード手段と、第1及び第3のデコード手段からの信
号を前記インパクトワイヤを駆動する信号として格納
し、また第2及び第4のデコード手段からの信号により
クリアされる格納手段とを備え、第2または第4のデコ
ード手段により前記インパクトワイヤの配列順にクリア
された領域に、第3、または第1のデコード手段からの
信号が前記インパクトワイヤの配列順に書込まれるよう
にした。
In order to achieve the above object, an impact printer according to the present invention comprises a print head in which a plurality of impact wires are arranged at an angle with respect to a vertical virtual printing position. In the impact printer that prints at the virtual printing position while driving each of the impact wires in a time series at a delay time interval according to the first and the second, the print data is alternately stored for each basic print timing signal. A register, a delay amount register for storing a common delay time corresponding to the tilt angle of the impact wire, and first and second energization time signals alternately generated by the basic print timing signal generated according to a print mode. An energization time generation circuit that operates according to the movement of the print head for each of the delay times from when the first energization time signal is output A first counter for converting the output of the first counter into a drive start signal for each of the impact wires; a first decoding means for converting the output of the first counter into the drive signal for each impact wire; A second counter that operates according to the movement of the head, a second decoding unit that converts the output of the second counter into a drive end signal for each of the impact wires, and a point in time at which the second energization time signal is output. A third counter that operates in accordance with the movement of the print head for each of the delay times, a third decoding unit that converts an output of the third counter into a drive start signal for each of the impact wires, A fourth counter that operates according to the movement of the print head for each of the delay times from the end of the energization time signal, and outputs the output of the fourth counter to the drive end signal of each of the impact wires. Fourth decoding means for conversion, and storage means for storing signals from the first and third decoding means as signals for driving the impact wire, and cleared by signals from the second and fourth decoding means The signal from the third or first decoding means is written in the area in which the impact wires are arranged in the area cleared by the second or fourth decoding means in the arrangement order of the impact wires. .

【0006】[0006]

【作用】印字基本タイミング毎に2種類の通電時間信号
を交互に出力させて、ワイヤを駆動するためのデータを
格納する手段のクリア工程を当該基本印字タイミングか
らずらせて、ワイヤ駆動の遅延時間を最大で基本印字タ
イミング周期とすることが可能となり、高速印字のよう
に基本印字タイミングの周期が短くなるような場合にで
も、ワイヤの傾きを補正するのに十分な遅延時間を確保
する。
According to the present invention, two types of energization time signals are alternately output at each basic printing timing, and the clearing process of the means for storing data for driving the wire is shifted from the basic printing timing to reduce the wire drive delay time. The basic print timing cycle can be set at the maximum, and a sufficient delay time for correcting the inclination of the wire is secured even when the cycle of the basic print timing is shortened as in the case of high-speed printing.

【0007】[0007]

【実施例】そこで以下に本発明の詳細を図示した実施例
に基づいて説明する。図3は、本発明のインパクトプリ
ンタの一実施例を示すもので、図中符号71はヘッド、
76はインクリボン、72はプラテンであり、図示して
いない印字用紙をプルトラクタ73、74に装着して印
字がなされる。レリースレバー75は、単票紙等の用紙
に印字する際にトラクタ73、74による紙送りをプラ
テン72と図示していない紙送りローラーの摩擦力で送
る方式に切り替える為に装備されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below with reference to the illustrated embodiments. FIG. 3 shows an embodiment of the impact printer of the present invention.
Reference numeral 76 denotes an ink ribbon, and reference numeral 72 denotes a platen. Printing is performed by attaching printing paper (not shown) to the pull tractors 73 and 74. The release lever 75 is provided for switching the paper feed by the tractors 73 and 74 to the paper feed by the frictional force of the platen 72 and a paper feed roller (not shown) when printing on paper such as cut sheet paper.

【0008】図1は、本発明の実施例を示すものであっ
て、印字データは、高速の印字に対応するために基本印
字タイミング信号毎に、印字データNレジスタ1と、印
字データHレジスタ2との2つのいずれかに交互に格納
される。遅延量レジスタ3は、印字モードに応じて各イ
ンパクトワイヤの印字タイミングの遅延量データを記憶
するものである。通電時間生成回路30は、図示せぬ外
部の制御回路から印字モードに応じて出力される基本印
字タイミング信号PTSに同期して、印字ヘッド76の
通電時間を決める通電時間信号HPW1とHPW2とを
基本印字タイミング信号PTSに対し交互に出力する。
通電時間信号HPW1は、印字データNレジスタ1のデ
ータに対する通電時間信号となり、また通電時間信号H
PW2は、印字データHレジスタ2のデータに対する通
電時間信号となる。このように、基本印字タイミング信
号毎に2種類の通電時間信号HPW1、HPW2を用意
することにより、フリップフロップ18〜23に書き込
まれたデータの消去にマージンを取ることができ、高速
印字時においても遅延時間を十分とることができ、イン
パクトワイヤの駆動に重なりを生じさせることなく、時
系列的に駆動できる。
FIG. 1 shows an embodiment of the present invention. In order to cope with high-speed printing, print data includes a print data N register 1 and a print data H register 2 for each basic print timing signal. Are alternately stored in one of the two. The delay amount register 3 stores the delay amount data of the print timing of each impact wire according to the print mode. The energization time generation circuit 30 uses energization time signals HPW1 and HPW2 that determine the energization time of the print head 76 in synchronization with the basic print timing signal PTS output from an external control circuit (not shown) according to the print mode. The print timing signal PTS is output alternately.
The energization time signal HPW1 is an energization time signal for the data of the print data N register 1, and the energization time signal H
PW2 is an energization time signal for the data in the print data H register 2. Thus, by preparing two types of energization time signals HPW1 and HPW2 for each basic print timing signal, a margin can be provided for erasing data written in the flip-flops 18 to 23, and even during high-speed printing. A sufficient delay time can be provided, and the impact wires can be driven in time series without overlapping.

【0009】8ビットカウンタ6は、通電開始時刻を遅
らせるための遅延時間tdを生成するもので、通電時間
信号HPW1の立ち下がりエッジにより、遅延量レジス
タ3の値をカウント値とし設定し、基準クロック信号C
LOCKで減算動作を開始する。減算の結果、カウント
値が0となった時点で、信号を発し、また遅延量レジス
タ3のデータによりカウント値を再設定してカウント動
作を繰り返す。つまり、8ビットカウンタ6は、遅延量
レジスタ3により設定された時間ごとに信号を出力す
る。
The 8-bit counter 6 generates a delay time td for delaying the energization start time, sets the value of the delay amount register 3 as a count value by the falling edge of the energization time signal HPW1, and sets a reference clock. Signal C
A subtraction operation is started with LOCK. When the count value becomes 0 as a result of the subtraction, a signal is issued, and the count value is reset by the data of the delay amount register 3 to repeat the count operation. That is, the 8-bit counter 6 outputs a signal at each time set by the delay amount register 3.

【0010】4ビットカウンタ10は、8ビットカウン
タ6の信号をクロックとし、制御レジスタ4からの信号
に基づき加算あるいは減算動作を行う。4ビットカウン
タ10からの出力は、10進デコーダ14でデコードさ
れ、遅延時間間隔tdで切り替わる9個の信号Y0C〜
Y8Cにより、印字データNレジスタ1のデータをビッ
トごとに時系列にフリップフロップ18〜20に記憶
(FS1〜FS9)させ、各印字ワイヤの駆動を開始す
る。10進デコーダ14の信号Y9Cは、4ビットカウ
ンタ10のカウント値を初期設定するとともに、通電開
始信号HPW1の立ち下がりエッジが入力するまで8ビ
ットカウンタ6の動作を停止させる信号となっている。
The 4-bit counter 10 performs an addition or subtraction operation based on a signal from the control register 4 using a signal from the 8-bit counter 6 as a clock. The output from the 4-bit counter 10 is decoded by the decimal decoder 14, and the nine signals Y0C to
By Y8C, the data of the print data N register 1 is stored in the flip-flops 18 to 20 in a time series for each bit (FS1 to FS9), and the driving of each print wire is started. The signal Y9C of the decimal decoder 14 is a signal that initializes the count value of the 4-bit counter 10 and stops the operation of the 8-bit counter 6 until the falling edge of the energization start signal HPW1 is input.

【0011】8ビットカウンタ7は、通電終了時刻を遅
らせるための遅延時間tdを生成するもので、通電時間
信号HPW1の立ち上がり信号により、遅延量レジスタ
3の値をカウント値に設定し、基準クロック信号CLO
CKで減算動作を開始する。減算結果カウント値が0と
なると信号を出力し、遅延量レジスタ3よりカウント値
を再設定してからカウント動作を繰り返す。つまり、8
ビットカウンタ7からの信号は、遅延量レジスタ3で設
定した時間ごとに出力される。4ビットカウンタ11
は、8ビットカウンタ7からの信号をクロックとし、制
御レジスタ4からの信号に基づき加算あるいは減算動作
をする。4ビットカウンタ11からの信号は、10進デ
コーダ15でデコードされ、遅延時間tdの間隔で切り
替わる9個の信号Y0R〜Y8Rにより、時系列にフリ
ップフロップ18〜20をリセットして各印字ワイヤの
駆動を停止させる。10進デコーダ14の信号Y9R
は、4ビットカウンタ11のカウント値を初期設定する
とともに、通電開始信号HPW1の立ち上がりエッジが
入力されるまで8ビットカウンタ7の動作を停止させ
る。
The 8-bit counter 7 generates a delay time td for delaying the energization end time. The 8-bit counter 7 sets the value of the delay amount register 3 to a count value in response to a rising signal of the energization time signal HPW1, and generates a reference clock signal. CLO
The subtraction operation is started by CK. When the count value of the subtraction result becomes 0, a signal is output, the count value is reset from the delay amount register 3, and the count operation is repeated. That is, 8
The signal from the bit counter 7 is output every time set by the delay amount register 3. 4-bit counter 11
Performs an addition or subtraction operation based on a signal from the control register 4 using a signal from the 8-bit counter 7 as a clock. The signal from the 4-bit counter 11 is decoded by the decimal decoder 15 and the flip-flops 18 to 20 are reset in a time series to drive each print wire by nine signals Y0R to Y8R switched at intervals of the delay time td. To stop. The signal Y9R of the decimal decoder 14
Initializes the count value of the 4-bit counter 11 and stops the operation of the 8-bit counter 7 until the rising edge of the energization start signal HPW1 is input.

【0012】通電開始信号HPW2に対する動作も全く
同様であり、印字データHレジスタ2のデータは、遅延
量レジスタ3で設定された遅延時間量tdでビットごと
に時系列にフリップフロップ21〜23に記憶(HS1
〜HS9)され、通電開始信号HPW2で規定される通
電時間だけ保持され、遅延時間tdの間隔で切り替わる
9個の出力により時系列にリセットされる。
The operation in response to the energization start signal HPW2 is exactly the same, and the data of the print data H register 2 is stored in the flip-flops 21 to 23 in a time series for each bit with the delay time td set in the delay register 3. (HS1
HS9), the current is maintained for the energization time defined by the energization start signal HPW2, and reset in time series by nine outputs switched at intervals of the delay time td.

【0013】尚、FS1とHS1とが、FS2とHS2
とが、・・・、FS9とHS9とが、それぞれ論理和を
取られてワイヤ#1〜#9の駆動信号HD1〜HD9と
なり、図4に示す駆動回路に入力して各インパクトワイ
ヤを駆動する。なお、図4において、ツェナーダイオー
ドZD1とダイオードD1は、ワイヤを駆動するトラン
ジスタQ1のオフ時に発生する逆起電力を吸収する回路
を構成している。
Note that FS1 and HS1 are replaced by FS2 and HS2.
, FS9 and HS9 are logically ORed to become drive signals HD1 to HD9 for wires # 1 to # 9, which are input to the drive circuit shown in FIG. 4 to drive each impact wire. . In FIG. 4, the Zener diode ZD1 and the diode D1 constitute a circuit for absorbing a back electromotive force generated when the transistor Q1 for driving the wire is turned off.

【0014】次に上述した実施例を図2のタイミングチ
ャートに基づいて説明する。なお、図2は、図5に示す
印字ヘッド背面側から印字用紙に向かう方向に対して右
にθ傾いたヘッドを矢印の方向に走査させる場合の制御
を説明している。制御レジスタ4には、図示せぬ制御回
路から4ビットアップダウンカウンタ10〜13に加算
動作を行う信号が入力されており、カウント初期値は−
1となっている。印字データNレジスタ1に印字データ
が書き込まれ、また印字基本タイミング信号PTSが入
力すると、通電時間生成回路30は通電時間信号HPW
1を出力する。通電時間信号HPW1の立ち下がりエッ
ジにより8ビットカウンタ6が遅延時間tdの計時管理
を開始する。
Next, the above-described embodiment will be described with reference to the timing chart of FIG. FIG. 2 illustrates the control in the case where the head inclined to the right by θ with respect to the direction from the back side of the print head to the print paper shown in FIG. 5 is scanned in the direction of the arrow. A signal for performing an addition operation to the 4-bit up / down counters 10 to 13 from a control circuit (not shown) is input to the control register 4, and the initial count value is −
It is 1. When print data is written to the print data N register 1 and the print basic timing signal PTS is input, the energization time generation circuit 30 outputs the energization time signal HPW
Outputs 1. The 8-bit counter 6 starts timing management of the delay time td by the falling edge of the energization time signal HPW1.

【0015】このようにして遅延時間tdが経過する
と、8ビットカウンタ6から4ビットアップダウンカウ
ンタ10をカウントアップする信号が出力して、4ビッ
トアップダウンカウンタ10のカウント値が−1から0
に変わる。これにより、10進デコーダ14から信号Y
0Cが出力し、印字データNレジスタ1に記憶されてい
るワイヤ#1のデータがフリップフロップ18にFS1
として格納される。
When the delay time td elapses, a signal for counting up the 4-bit up / down counter 10 is output from the 8-bit counter 6, and the count value of the 4-bit up / down counter 10 is changed from -1 to 0.
Changes to Thereby, the signal Y from the decimal decoder 14 is output.
0C is output and the data of the wire # 1 stored in the print data N register 1 is stored in the flip-flop 18 by FS1.
Is stored as

【0016】信号Y0Cの出力時点から遅延時間tdが
経過すると、8ビットカウンタ6から信号が出力するか
ら、4ビットアップダウンカウンタ10がカウントアッ
プしてカウント値が1となる。これにより、10進デコ
ーダ14から信号Y1Cが出力され、印字データNレジ
スタ1に記憶されているワイヤ#2のデータがフリップ
フロップ19にFS2とし格納される。
When the delay time td elapses from the output of the signal Y0C, the signal is output from the 8-bit counter 6, and the 4-bit up / down counter 10 counts up and the count value becomes 1. As a result, the signal Y1C is output from the decimal decoder 14, and the data of the wire # 2 stored in the print data N register 1 is stored in the flip-flop 19 as FS2.

【0017】以下、このように遅延時間tdの間隔で時
系列的にワイヤ#3〜#9についてのデータFS3〜F
S9が順次、フリップフロップ20〜23に格納されて
いく。ワイヤ#9のデータをFS9として格納してから
遅延時間tdが経過すると、4ビットアップダウンカウ
ンタ10のカウント値が9となるから、10進デコーダ
14から信号Y9Cが出力され、8ビットカウンタ6に
よる遅延時間tdの計時管理が停止し、また4ビットア
ップダウンカウンタ10に初期値−1が再設定される。
Hereinafter, data FS3 to FS for wires # 3 to # 9 in a time series manner at intervals of delay time td as described above.
S9 is sequentially stored in the flip-flops 20 to 23. When the delay time td elapses after the data of the wire # 9 is stored as FS9, the count value of the 4-bit up / down counter 10 becomes 9, so that the signal Y9C is output from the decimal decoder 14 and the 8-bit counter 6 The time management of the delay time td is stopped, and the initial value -1 is reset in the 4-bit up / down counter 10.

【0018】通電時間信号HPW1がLからHに立ち上
がると、今度は8ビットカウンタ7で遅延時間tdの計
時管理が開始される。遅延時間tdが経過すると、8ビ
ットカウンタ7から信号が出力し、4ビットアップダウ
ンカウンタ11がカウントアップされてカウント値が0
となる。これにより、10進デコーダ15から信号Y0
Rが出力され、フリップフロップ18に格納されていた
ワイヤ#1の印字データFS1がクリアされる。
When the energization time signal HPW1 rises from L to H, the 8-bit counter 7 starts time management of the delay time td. After the elapse of the delay time td, a signal is output from the 8-bit counter 7 and the 4-bit up / down counter 11 is counted up to 0.
Becomes Thereby, the signal Y0 from the decimal decoder 15 is output.
R is output, and the print data FS1 of the wire # 1 stored in the flip-flop 18 is cleared.

【0019】同様に、次の遅延時間tdが経過すると、
8ビットカウンタ7から4ビットアップダウンカウンタ
11をカウントアップする信号が出力され、カウント値
が1となり、フリップフロップ19のワイヤ#2の印字
データFS2がクリアされる。以下、遅延時間td間隔
で時系列的にフリップフロップ20〜23のワイヤ#3
〜#9の印字データがクリアされていく。
Similarly, when the next delay time td elapses,
A signal for counting up the 4-bit up / down counter 11 is output from the 8-bit counter 7, the count value becomes 1, and the print data FS <b> 2 of the wire # 2 of the flip-flop 19 is cleared. Hereinafter, the wires # 3 of the flip-flops 20 to 23 are chronologically sequenced at the delay time td interval.
Print data # 9 to # 9 are cleared.

【0020】ワイヤ#9の印字データFS9がクリアさ
れた後、遅延時間tdが経過すると、4ビットアップダ
ウンカウンタ11のカウント値が9となり、10進デコ
ーダ15から信号Y9Cが出力され、8ビットカウンタ
7での遅延時間tdの計時管理を停止させるとともに4
ビットアップダウンカウンタ11のカウント値を初期値
の−1に再設定する。
When the delay time td elapses after the print data FS9 of the wire # 9 has been cleared, the count value of the 4-bit up / down counter 11 becomes 9, the signal Y9C is output from the decimal decoder 15, and the 8-bit counter The timing management of the delay time td at 7 is stopped and
The count value of the bit up / down counter 11 is reset to the initial value of -1.

【0021】ところで、前回の基本印字タイミングでワ
イヤ#1〜#9の印字データを格納したフリップフロッ
プ18〜23をクリアする過程で、次の印字基本タイミ
ング信号PTSが入力すると、印字データを印字データ
Hレジスタ2に書込み、通電時間信号HPW2が出力さ
れ、既にクリアされたワイヤ#1〜#9から順番に印字
データが、遅延時間tdの間隔で時系列にHS1〜HS
9として格納されていく。
In the process of clearing the flip-flops 18 to 23 storing the print data of the wires # 1 to # 9 at the previous basic print timing, when the next print basic timing signal PTS is input, the print data is changed to the print data. The energization time signal HPW2 is output to the H register 2, and the print data is sequentially output from the already cleared wires # 1 to # 9 at intervals of the delay time td.
9 is stored.

【0022】このように、印字基本タイミング毎に2種
類の通電時間信号HPW1と、通電時間信号HPW2と
のいずれかを交互に出力することにより、ワイヤを駆動
するためのデータを格納する手段のクリア工程を基本印
字タイミング内に設定する必要がなくなり、遅延時間を
最大で基本印字タイミング周期とすることが可能とな
り、高速印字のように基本印字タイミングの周期が短く
なるような場合にでも、ワイヤ#1〜#9の傾きを補正
するのに十分な遅延時間を確保することができる。
As described above, by alternately outputting either one of the two types of energization time signals HPW1 and HPW2 for each basic printing timing, the means for storing data for driving the wire is cleared. There is no need to set the process within the basic printing timing, and the delay time can be set to the basic printing timing cycle at the maximum. Even when the cycle of the basic printing timing is shortened as in high-speed printing, the wire # It is possible to secure a delay time sufficient to correct the inclinations of 1 to # 9.

【0023】[0023]

【発明の効果】以上、説明したように本発明において
は、印字基本タイミング毎に2種類の通電時間信号を交
互に出力させて、ワイヤを駆動するためのデータを格納
する手段のクリア工程を当該基本印字タイミングからず
らせて、ワイヤ駆動の遅延時間を最大で基本印字タイミ
ング周期とすることが可能となり、高速印字のように基
本印字タイミングの周期が短くなるような場合にでも、
ワイヤの傾きを補正するのに十分な遅延時間が確保で
き、高速印刷においても同時駆動されるインパクトワイ
ヤの数を減らして低い騒音により印刷することができ
る。
As described above, according to the present invention, the clearing step of the means for storing the data for driving the wire by alternately outputting the two kinds of energization time signals for each basic printing timing is described. By shifting from the basic printing timing, the delay time of the wire drive can be set to the basic printing timing cycle at the maximum, and even when the cycle of the basic printing timing becomes short as in high-speed printing,
A delay time sufficient to correct the inclination of the wire can be secured, and the number of simultaneously driven impact wires can be reduced and printing can be performed with low noise even in high-speed printing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】同上装置の動作を示すタイミング図である。FIG. 2 is a timing chart showing the operation of the above device.

【図3】本発明のシリアルインパクトドットプリンタの
一実施例を示す外観図である。
FIG. 3 is an external view showing an embodiment of a serial impact dot printer according to the present invention.

【図4】同上プリンタの印字ヘッドを駆動する駆動回路
の一実施例を示す回路図である。
FIG. 4 is a circuit diagram showing an embodiment of a drive circuit for driving a print head of the printer.

【図5】同上プリンタの印字ヘッドのワイヤの配置を示
す図である。
FIG. 5 is a diagram showing an arrangement of wires of a print head of the printer.

【図6】図(a)、(b)は、それぞれ従来例のプリン
タの印字ヘッドのワイヤの配置を示す図であり、また図
(c)、(d)は、それぞれ印字結果を示す図である。
FIGS. 6 (a) and 6 (b) are diagrams showing the arrangement of wires of a print head of a conventional printer, and FIGS. 6 (c) and (d) are diagrams each showing a printing result. is there.

【図7】従来例のシリアルインパクトドットプリンタの
ワイヤ駆動方法の一例を示す図である。
FIG. 7 is a diagram illustrating an example of a wire driving method of a conventional serial impact dot printer.

【符号の説明】[Explanation of symbols]

1 印字データNレジスタ 2 印字データHレジスタ 3 遅延量レジスタ 4 制御レジスタ 6〜9 8ビットカウンタ 10〜13 4ビットアップダウンカウンタ 14〜17 10進デコーダ 18〜23 フリップフロップ REFERENCE SIGNS LIST 1 print data N register 2 print data H register 3 delay amount register 4 control register 6 to 9 8 bit counter 10 to 13 4 bit up / down counter 14 to 17 decimal decoder 18 to 23 flip-flop

フロントページの続き (56)参考文献 特開 平4−10952(JP,A) 特開 平2−303862(JP,A) 特開 昭56−111677(JP,A) 特開 昭59−11256(JP,A) 特開 昭56−144170(JP,A) (58)調査した分野(Int.Cl.7,DB名) B41J 2/51 B41J 2/30 Continuation of the front page (56) References JP-A-4-10952 (JP, A) JP-A-2-303862 (JP, A) JP-A-56-111677 (JP, A) JP-A-59-11256 (JP, A) , A) JP-A-56-144170 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) B41J 2/51 B41J 2/30

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 垂直な仮想印字位置に対して傾斜させて
複数のインパクトワイヤが配置された印字ヘッドを、前
記傾斜に応じた遅延時間間隔で時系列的に前記各インパ
クトワイヤを駆動しつつ前記仮想印字位置に印字を行う
インパクトプリンタにおいて、 基本印字タイミング信号毎に印字データを交互に格納す
る第1及び第2のレジスタと、 前記インパクトワイヤの傾斜角に対応する共通の遅延時
間を記憶する遅延量レジスタと、 印字モードに応じて発せられる前記基本印字タイミング
信号により第1、第2の通電時間信号を交互に発生する
通電時間生成回路と、 第1の通電時間信号が出力した時点から前記遅延時間毎
に、前記印字ヘッドの移動に応じて作動する第1のカウ
ンタと、第1のカウンタの出力を前記各インパクトワイ
ヤの駆動開始信号に変換する第1のデコード手段と、 第1の通電時間信号が終了した時点から前記遅延時間毎
に前記印字ヘッドの移動に応じて作動する第2のカウン
タと、第2のカウンタの出力を前記各インパクトワイヤ
の駆動終了信号に変換する第2のデコード手段と、 第2の通電時間信号が出力した時点から前記遅延時間毎
に、前記印字ヘッドの移動に応じて作動する第3のカウ
ンタと、第3のカウンタの出力を前記各インパクトワイ
ヤの駆動開始信号に変換する第3のデコード手段と、 第2の通電時間信号が終了した時点から前記遅延時間毎
に前記印字ヘッドの移動に応じて作動する第4のカウン
タと、第4のカウンタの出力を前記各インパクトワイヤ
の駆動終了号に変換する第4のデコード手段と、 第1及び第3のデコード手段からの信号を前記インパク
トワイヤを駆動する信号として格納し、また第2及び第
4のデコード手段からの信号によりクリアされる格納手
段とを備え、 第2または第4のデコード手段により前記インパクトワ
イヤの配列順にクリアされた領域に、第3、または第1
のデコード手段からの信号が前記インパクトワイヤの配
列順に書込まれるインパクトドットプリンタ。
1. A print head in which a plurality of impact wires are arranged so as to be inclined with respect to a vertical virtual printing position, while driving each of said impact wires in a time series at a delay time interval corresponding to said inclination. In an impact printer for printing at a virtual printing position, a first and a second register for alternately storing print data for each basic print timing signal, and a delay for storing a common delay time corresponding to the inclination angle of the impact wire An amount register, an energization time generation circuit that alternately generates first and second energization time signals based on the basic print timing signal generated according to a print mode, and the delay from the time when the first energization time signal is output. A first counter that operates in accordance with the movement of the print head every time, and outputs an output of the first counter to each of the impact wires. First decoding means for converting the printhead signal into a start signal, a second counter which operates in accordance with the movement of the print head for each delay time after the end of the first energization time signal, and an output of the second counter A second decoding means for converting the print head into a drive end signal for each impact wire; and a third counter which operates in accordance with the movement of the print head for each of the delay times from when the second energization time signal is output. And third decoding means for converting the output of the third counter into a drive start signal for each impact wire; and responding to the movement of the print head for each delay time from the end of the second energization time signal. A fourth counter which operates in response to a signal, fourth decoding means for converting the output of the fourth counter into a drive end signal for each impact wire, and signals from the first and third decoding means. Storage means for storing the signal as a signal for driving the impact wire, and cleared by a signal from second and fourth decoding means, wherein the second and fourth decoding means clear the impact wire in the arrangement order of the impact wires. The third or first
An impact dot printer in which signals from the decoding means are written in the order in which the impact wires are arranged.
JP6488092A 1992-03-23 1992-03-23 Impact dot printer Expired - Fee Related JP3097711B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP6488092A JP3097711B2 (en) 1992-03-23 1992-03-23 Impact dot printer
US08/033,037 US5385414A (en) 1992-03-23 1993-03-18 Printing head and its drive timing control circuit for impact printer
DE69310975T DE69310975T2 (en) 1992-03-23 1993-03-19 Printhead and its timing circuit for impact printers
EP93104525A EP0562477B1 (en) 1992-03-23 1993-03-19 Printing head and its drive timing control circuit for impact printer
SG1996006091A SG44708A1 (en) 1992-03-23 1993-03-19 Printing head and its drive timing control circuit for impact printer
HK98102224A HK1003110A1 (en) 1992-03-23 1998-03-17 Printing head and its drive timing control circuit for impact printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6488092A JP3097711B2 (en) 1992-03-23 1992-03-23 Impact dot printer

Publications (2)

Publication Number Publication Date
JPH05261975A JPH05261975A (en) 1993-10-12
JP3097711B2 true JP3097711B2 (en) 2000-10-10

Family

ID=13270877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6488092A Expired - Fee Related JP3097711B2 (en) 1992-03-23 1992-03-23 Impact dot printer

Country Status (2)

Country Link
JP (1) JP3097711B2 (en)
SG (1) SG44708A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7110704B2 (en) 2018-04-26 2022-08-02 東洋インキScホールディングス株式会社 Polyurethane resin and biocompatible resin composition

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6855855B2 (en) 2017-03-16 2021-04-07 セイコーエプソン株式会社 Printing device and control method of printing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7110704B2 (en) 2018-04-26 2022-08-02 東洋インキScホールディングス株式会社 Polyurethane resin and biocompatible resin composition

Also Published As

Publication number Publication date
JPH05261975A (en) 1993-10-12
SG44708A1 (en) 1997-12-19

Similar Documents

Publication Publication Date Title
JP3097711B2 (en) Impact dot printer
US5263994A (en) Printer having a plurality of printing modes
EP0130419B1 (en) Thermal transfer printer
JPH10181017A (en) Recording apparatus and control method therefor
JP3208823B2 (en) Print timing signal control circuit for serial printer
JPH0645244B2 (en) Inkjet printer printing method
JPS59396B2 (en) Dot matrix type serial printer
EP0562477A2 (en) Printing head and its drive timing control circuit for impact printer
JP2899365B2 (en) Printing piezoelectric element drive circuit
JPS6330154B2 (en)
JP2796763B2 (en) Print head control method
JPS6330155B2 (en)
JPH03293171A (en) Method for controlling printing of perfecting dot matrix printer
JPS6220035B2 (en)
JPS6365028B2 (en)
JP3139166B2 (en) Thermal head drive circuit
JPS5832933Y2 (en) Half dot print control device
JP2810806B2 (en) Print timing generation circuit in serial printer
JPS58107367A (en) Dot matrix printer
JPS58124670A (en) Recording type desk-top calculator
JPS6319155Y2 (en)
JP2530973Y2 (en) Thermal printer
JPS6250011B2 (en)
JPS61199962A (en) Printer head
JPS6264564A (en) Dot impact-type serial printer

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000712

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070811

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees