JP3096663B2 - 分析フィルタバンク、合成フィルタバンク及びフィルタバンク回路 - Google Patents

分析フィルタバンク、合成フィルタバンク及びフィルタバンク回路

Info

Publication number
JP3096663B2
JP3096663B2 JP09217354A JP21735497A JP3096663B2 JP 3096663 B2 JP3096663 B2 JP 3096663B2 JP 09217354 A JP09217354 A JP 09217354A JP 21735497 A JP21735497 A JP 21735497A JP 3096663 B2 JP3096663 B2 JP 3096663B2
Authority
JP
Japan
Prior art keywords
signal
matrix
output
input
filter bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09217354A
Other languages
English (en)
Other versions
JPH10303703A (ja
Inventor
アブデセラム・クルーシェ・ジェディ
高志 関口
好男 唐沢
Original Assignee
株式会社エイ・ティ・アール環境適応通信研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社エイ・ティ・アール環境適応通信研究所 filed Critical 株式会社エイ・ティ・アール環境適応通信研究所
Priority to JP09217354A priority Critical patent/JP3096663B2/ja
Publication of JPH10303703A publication Critical patent/JPH10303703A/ja
Application granted granted Critical
Publication of JP3096663B2 publication Critical patent/JP3096663B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、通信信号
処理のために用いられる、分析フィルタバンクと、合成
フィルタバンクとを備えた直交ミラーフィルタ（Quadra
ture Mirror Filter；以下、ＱＭＦという。）のフィル
タバンク回路に関する。
【０００２】
【従来の技術】通信信号処理においては、信号を多数の
周波数帯域からなる信号に分解し、これらの帯域信号か
ら元の信号を復元することが必要となる。このような一
連の処理は、フィルタバンクにより実現されている。フ
ィルタバンクは、例えば、音声信号や映像信号の帯域分
割による高能率符号化、トランスマルチプレクサのＦＤ
Ｍ−ＴＤＭ変換などに利用されている。
【０００３】従来技術のフィルタバンクは、分析フィル
タバンクと、合成フィルタバンクとからなり、フィルタ
バンクの機能としては、分析フィルタバンクにおいて、
入力信号ｘ（ｎ）を複数の周波数帯域に分割して複数の
チャンネル信号を生成する。また、合成フィルタバンク
において、チャンネル信号から再生信号ｘｈ（ｎ）を再
生して出力する。フィルタバンクの処理においては、サ
ンプリングレート変換処理を伴うことが多い。この場
合、分析フィルタバンク出力信号である複数のチャンネ
ル信号をダウンサンプリングして、そのあと、例えば符
号化処理を行う。符号化処理して何らかの伝送路を通過
した複数のチャンネル信号を復号化した後、合成フィル
タバンクにより、再生信号ｘｈ（ｎ）を得る。合成フィ
ルタバンクにおいては、アップサンプリング処理と帯域
通過フィルタを用いる。ダウンサンプリング処理は信号
を一定間隔に間引く処理であり、また、アップサンプリ
ング処理は、信号サンプル間に所定の数の０値を挿入す
る処理である。
【０００４】
【発明が解決しようとする課題】ところで、従来技術文
献１「P.P.Vaidyanathanet al.,“Design of Dubly Com
plementary IIR Digital Filters Using a Single Comp
lex Allpass Filter,with Multirate Applications",IE
EE Transactions on Circuits and System,Vol.CAS-34,
No.4,pp.378-389,April 1987」において、複素全域通過
フィルタを用いて、無限インパルス応答（ＩＩＲ）ディ
ジタルフィルタを構成することが開示されている。この
従来例のディジタルフィルタは、１次全域通過ブロック
の縦続形成構成に基づいて実現され、信号処理演算量が
比較的少なく、また、有限語長効果に優れ、すなわち、
係数量子化に対する感度が比較的低く、リミットサイク
ルが生じず、量子化雑音電力が比較的小さいという利点
を有しているが、回路が比較的複雑であって、ＬＳＩ化
又はＶＬＳＩ化することが難しいという問題点があっ
た。
【０００５】本発明の目的は以上の問題点を解決し、従
来例に比較して回路が簡単であって、ＬＳＩ化又はＶＬ
ＳＩ化することが容易である分析フィルタバンク、合成
フィルタバンク、及びＱＭＦフィルタバンク回路を提供
することにある。
【０００６】
【課題を解決するための手段】本発明に係る請求項１記
載の分析フィルタバンクは、入力される入力信号ｘ
（ｎ）を２分配して、分配された一方の入力信号ｘ
（ｎ）を遅延演算子ｚ-1の逆数ｚの奇数次有理関数で表
現された伝達関数Ｈ0（ｚ）を有するＩＩＲ型低域通過
ディジタルフィルタにより低域ろ波した後、１／２倍の
レートのダウンサンプリング処理を実行して第１のチャ
ンネル信号ｘ0（ｎ）を出力する一方、分配された他方
の入力信号ｘ（ｎ）をｚの奇数次有理関数で表現された
伝達関数Ｈ1（ｚ）を有するＩＩＲ型高域通過ディジタ
ルフィルタにより高域ろ波した後、１／２倍のレートの
ダウンサンプリング処理を実行して第２のチャンネル信
号ｘ1（ｎ）を出力し、上記２つの伝達関数Ｈ0（ｚ）と
Ｈ1（ｚ）はともに次数ｍで同一の極を持つ有界実伝達
関数である分析フィルタバンクにおいて、入力される入
力信号ｘ（ｎ）と、第１の行列乗算手段から出力された
ｍ個の出力信号からなる出力信号ベクトルＶ1を単位時
間だけ遅延する第１の遅延素子を介して入力される複数
ｍ個の信号からなる信号ベクトルＶ1’とを含む入力信
号ベクトルに対して所定の行列Ｓを乗算して、中間信号
ｇａ（ｎ）を出力するとともに、乗算結果の信号とし
て、第１の出力信号ｙ0（ｎ）と、上記出力信号ベクト
ルＶ1とを出力する第１の行列乗算手段と、上記第１の
行列乗算手段から出力される第１の出力信号ｙ0（ｎ）
に対して１／２倍のレートのダウンサンプリング処理を
実行して処理後の第１のチャンネル信号ｘ0（ｎ）を出
力する第１のダウンサンプラと、上記第１の行列乗算手
段から出力される中間信号ｇａ（ｎ）に対して所定の乗
算係数Ａ35を乗算して、乗算結果の第２の出力信号ｙ1
（ｎ）を出力する第１の乗算器と、上記第１の乗算器か
ら出力される第２の出力信号ｙ1（ｎ）に対して１／２
倍のレートのダウンサンプリング処理を実行して処理後
の第２のチャンネル信号ｘ1（ｎ）を出力する第２のダ
ウンサンプラとを備え、上記行列Ｓは、ＳTＳ≦Ｉm+1を
満足する上記伝達関数Ｈ0（ｚ）の状態空間実現行列
Ｅ，ｆ，ｇ，ｈから
【数１５】 のように構成され、上記状態空間実現行列Ｅ，ｆ，ｇ，
ｈは上記伝達関数Ｈ0（ｚ）と、
【数１６】Ｈ0（ｚ）＝ｇ（ｚＩm−Ｅ）-1ｆ＋ｈ の関係を持ち、次式のように因数分解されて表され、
【数１７】 ここで、Ｉm+1は（ｍ＋１）×（ｍ＋１）の単位行列、
Ｉmはｍ×ｍの単位行列であり、上記乗算定数Ａ35は√
（１−ｓ0 2）に実質的に等しいことを特徴とする。
【０００７】また、請求項２記載の分析フィルタバンク
は、請求項１記載の分析フィルタバンクにおいて、上記
第１の行列乗算手段は、上記入力信号ベクトルに対して
行列Ｒ1を乗算して、乗算結果の信号として、上記中間
信号ｇａ（ｎ）を第１の乗算器に出力するとともに、ｍ
個の中間信号からなる中間信号ベクトルＧａとを出力す
る第２の行列乗算手段と、上記第２の行列乗算手段から
出力される中間信号ｇａ（ｎ）に対して所定の乗算定数
Ａ34＝ｓ0を乗算して、乗算結果の信号を出力する第２
の乗算器と、上記第２の乗算器から出力される乗算結果
の信号と、上記第２の行列乗算手段から出力される中間
信号ベクトルＧａとを含む信号ベクトルに対して行列Ｒ
2を乗算して、乗算結果の信号として、第１の出力信号
ｙ0（ｎ）と、上記出力信号ベクトルＶ1とを出力する第
３の行列乗算手段とを備えたことを特徴とする。
【０００８】本発明に係る請求項３記載の合成フィルタ
バンクは、入力される第１のチャンネル信号ｘ0’
（ｎ）に対して２倍のレートのアップサンプリング処理
を実行した後、遅延演算子ｚ-1の逆数ｚの奇数次有理関
数で表現された伝達関数Ｆ0（ｚ）を有するＩＩＲ型低
域通過ディジタルフィルタにより低域ろ波する一方、入
力される第２のチャンネル信号ｘ1’（ｎ）に対して２
倍のレートのアップサンプリング処理を実行した後、ｚ
の奇数次有理関数で表現された伝達関数Ｆ1（ｚ）を有
するＩＩＲ型高域通過ディジタルフィルタにより高域ろ
波し、上記低域ろ波された信号と上記高域ろ波された信
号とを合成して再生信号ｘｈ（ｎ）として出力し、上記
２つの伝達関数Ｆ0（ｚ）とＦ1（ｚ）はともに次数ｍで
同一の極を持つ有界実伝達関数である合成フィルタバン
クにおいて、入力される第１のチャンネル信号ｘ0’
（ｎ）に対して２倍のレートのアップサンプリング処理
を実行して処理後の第１の処理信号ｙｈ0（ｎ）を出力
する第１のアップサンプラと、入力される第２のチャン
ネル信号ｘ1’（ｎ）に対して２倍のレートのアップサ
ンプリング処理を実行して処理後の第２の処理信号ｙｈ
1（ｎ）を出力する第２のアップサンプラと、上記第２
のアップサンプラから出力される第２の処理信号ｙｈ1
（ｎ）に対して所定の乗算係数−Ａ46を乗算して、乗算
結果の中間信号ｇｂ（ｎ）を出力する第３の乗算器と、
上記第１のアップサンプラから出力される第１の処理信
号ｙｈ0（ｎ）と、第４の行列乗算手段から出力された
ｍ個の再生信号からなる再生信号ベクトルＶ2を単位時
間だけ遅延する第２の遅延素子を介して入力される複数
ｍ個の信号からなる信号ベクトルＶ2’とを含む入力信
号ベクトル、及び上記第２のアップサンプラから出力さ
れた中間信号ｇｂ（ｎ）に対して所定の転置行列ＳTを
乗算して、乗算結果の信号として、再生信号ｘｈ（ｎ）
と、上記再生信号ベクトルＶ2とを出力する第４の行列
乗算手段とを備え、上記転置行列ＳTは、ＳＳT≦Ｉm+1
を満足する上記伝達関数Ｆ0（ｚ）の状態空間実現行列
ＥT，ｇT，ｆT，ｈから、
【数１８】 のように構成され、上記状態空間実現行列ＥT，ｇT，ｆ
T，ｈは上記伝達関数Ｆ0（ｚ）と、
【数１９】Ｆ0（ｚ）＝ｆT（ｚＩm−ＥT）-1ｇT＋ｈ の関係を持ち、次式のように因数分解されて表され、
【数２０】 ここで、Ｉm+1は（ｍ＋１）×（ｍ＋１）の単位行列、
Ｉはｍ×ｍの単位行列であり、上記乗算定数−Ａ46は−
√（１−ｓ0 2）に実質的に等しいことを特徴とする。
【０００９】また、請求項４記載の合成フィルタバンク
は、請求項３記載の合成フィルタバンクにおいて、上記
第４の行列乗算手段は、上記第１のアップサンプラから
出力される第１の処理信号ｙｈ0（ｎ）と、上記信号ベ
クトルＶ2’とを含む入力信号ベクトルに対して所定の
転置行列Ｒ2 Tを乗算して、乗算結果の信号として、中間
信号ｇｃ（ｎ）と、中間信号ベクトルＧｂとを出力する
第５の行列乗算手段と、上記第５の行列乗算手段から出
力される中間信号ｇｃ（ｎ）に対して所定の乗算定数Ａ
44＝ｓ0を乗算して、乗算結果の信号を出力する第４の
乗算器と、上記第４の乗算器から出力される乗算結果の
信号と、上記第５の行列乗算手段から出力されるｍ個の
中間信号からなる中間信号ベクトルＧｂとを含む信号ベ
クトルに対して転置行列Ｒ1 Tを乗算して、乗算結果の信
号として、再生信号ｘｈ（ｎ）と、上記再生信号ベクト
ルＶ2とを出力する第６の行列乗算手段とを備えたこと
を特徴とする。
【００１０】さらに、本発明に係る請求項５記載のフィ
ルタバンク回路は、請求項１又は２記載の分析フィルタ
バンクと、請求項３又は４記載の合成フィルタバンクと
を備え、Ｆ0（ｚ）＝Ｈ0（ｚ）、Ｆ1（ｚ）＝−Ｈ
1（ｚ）、及びＨ1（ｚ）＝Ｈ0（−ｚ）が成立し、かつ
Ｈ0（ｚ）Ｈ1（ｚ）＋Ｆ0（ｚ）Ｆ1（ｚ）が全域通過関
数であるという完全再構成条件が成立することを特徴と
する。
【００１１】本発明に係る請求項６記載の分析フィルタ
バンクは、入力される入力信号ｘ（ｎ）を２分配して、
分配された一方の入力信号ｘ（ｎ）を遅延演算子ｚ-1の
逆数ｚの奇数次有理関数で表現された伝達関数Ｈ
0（ｚ）を有するＩＩＲ型低域通過ディジタルフィルタ
により低域ろ波した後、１／２倍のレートのダウンサン
プリング処理を実行して第１のチャンネル信号ｘ
0（ｎ）を出力する一方、分配された他方の入力信号ｘ
（ｎ）をｚの奇数次有理関数で表現された伝達関数Ｈ1
（ｚ）を有するＩＩＲ型高域通過ディジタルフィルタに
より高域ろ波した後、１／２倍のレートのダウンサンプ
リング処理を実行して第２のチャンネル信号ｘ1（ｎ）
を出力し、上記２つの伝達関数Ｈ0（ｚ）とＨ1（ｚ）が
ともに次数Ｎの有界実伝達関数であり、Ｈ0（ｚ）とＨ1
（ｚ）の間にはＨ1（ｚ）＝Ｈ0（−ｚ）かつすべての正
規化角周波数ωに対して｜Ｈ0（ｅｘｐ（ｊω））｜2＋
｜Ｈ1（ｅｘｐ（ｊω））｜2＝１の関係を有する分析フ
ィルタバンクにおいて、入力される入力信号ｘ（ｎ）
と、０である零入力信号と、第７の行列乗算手段から出
力されたＮ個の出力信号からなる出力信号ベクトルＶ3
を単位時間だけ遅延する第３の遅延素子を介して入力さ
れる複数Ｎ個の信号からなる信号ベクトルＶ3’とを含
む入力信号ベクトルに対して所定の行列Ｑを乗算して、
乗算結果の信号として、上記出力信号ベクトルＶ3と、
第１の出力信号ｙ0（ｎ）と、第２の出力信号ｙ1（ｎ）
とを出力する第７の行列乗算手段と、上記第７の行列乗
算手段から出力される第１の出力信号ｙ0（ｎ）に対し
て１／２倍のレートのダウンサンプリング処理を実行し
て処理後の第１のチャンネル信号ｘ0（ｎ）を出力する
第１のダウンサンプラと、上記第７の行列乗算手段から
出力される第２の出力信号ｙ1（ｎ）に対して１／２倍
のレートのダウンサンプリング処理を実行して処理後の
第２のチャンネル信号ｘ1（ｎ）を出力する第２のダウ
ンサンプラとを備え、上記行列Ｑは、入力信号ｘ（ｎ）
を入力とする１入力２出力の伝達行列［Ｈ0（ｚ） Ｈ1
（ｚ）］Tを、
【数２１】［Ｈ0（ｚ） Ｈ1（ｚ）］T＝Ｃ（ｚＩN−
Ａ）-1Ｂ＋Ｄ と表わすことができる（ここで、ＩNはＮ×Ｎの単位行
列である。）可制御正準形状態空間実現行列Ａ，Ｂ，
Ｃ，Ｄから構成される（Ｎ＋２）×（Ｎ＋１）の行列
【数２２】 に対して、所定の相似変換の演算を実行して得られる
（Ｎ＋２）×（Ｎ＋１）の行列Ｓに、上記行列Ｓの各列
が互いに直交するように所定の列ベクトルを（Ｎ＋２）
列目に加えることにより得られた（Ｎ＋２）×（Ｎ＋
２）の行列であって、上記行列Ｑは、Ｑ＝ＰＲのように
行列Ｐと行列Ｒとに因数分解されて表されたことを特徴
とする。
【００１２】また、請求項７記載の分析フィルタバンク
は、請求項６記載の分析フィルタバンクにおいて、上記
第７の行列乗算手段は、上記入力信号ベクトルに対して
上記行列Ｒを乗算して、乗算結果の信号として、Ｎ個の
中間信号からなる中間信号ベクトルＧｃと、２個の別の
信号とを出力する第８の行列乗算手段と、上記第８の行
列乗算手段から出力される中間信号ベクトルＧｃと２個
の別の信号とに対して上記行列Ｐを乗算して、乗算結果
の信号として、上記出力信号ベクトルＶ3と、上記第１
の出力信号ｙ0（ｎ）と、上記第２の出力信号ｙ1（ｎ）
とを出力する第９の行列乗算手段とを備えたことを特徴
とする。
【００１３】本発明に係る請求項８記載の合成フィルタ
バンクは、入力される第１のチャンネル信号ｘ0’
（ｎ）に対して２倍のレートのアップサンプリング処理
を実行した後、遅延演算子ｚ-1の逆数ｚの奇数次有理関
数で表現された伝達関数Ｆ0（ｚ）を有するＩＩＲ型低
域通過ディジタルフィルタにより低域ろ波する一方、入
力される第２のチャンネル信号ｘ1’（ｎ）に対して２
倍のレートのアップサンプリング処理を実行した後、ｚ
の奇数次有理関数で表現された伝達関数Ｆ1（ｚ）を有
するＩＩＲ型高域通過ディジタルフィルタにより高域ろ
波し、上記低域ろ波された信号と上記高域ろ波された信
号とを合成して再生信号ｘｈ（ｎ）として出力し、上記
２つの伝達関数Ｆ0（ｚ）とＦ1（ｚ）がともに次数がＮ
の有界実伝達関数であり、Ｆ0（ｚ）とＦ1（ｚ）の間に
Ｆ1（ｚ）＝−Ｆ0（−ｚ）かつすべての正規化角周波数
ωに対して│Ｆ0（ｅｘｐ（ｊω））│2＋│Ｆ1（ｅｘ
ｐ（ｊω））│2＝１の関係を有する合成フィルタバン
クにおいて、入力される第１のチャンネル信号ｘ0’
（ｎ）に対して２倍のレートのアップサンプリング処理
を実行して処理後の第１の処理信号ｙｈ0（ｎ）を出力
する第１のアップサンプラと、入力される第２のチャン
ネル信号ｘ1’（ｎ）に対して２倍のレートのアップサ
ンプリング処理を実行して処理後の第２の処理信号ｙｈ
1（ｎ）を出力する第２のアップサンプラと、上記第２
のアップサンプラから出力される第２の処理信号ｙｈ1
（ｎ）に対して所定の乗算係数Ａ84＝−１を乗算するこ
とにより反転して、乗算結果の反転された第２の処理信
号ｙｈ1（ｎ）を出力する第５の乗算器と、上記第１の
アップサンプラから出力される第１の処理信号ｙｈ
0（ｎ）と、上記第５の乗算器から出力される反転され
た第２の処理信号ｙｈ1（ｎ）と、第１０の行列乗算手
段から出力されたＮ個の再生信号からなる再生信号ベク
トルＶ4を単位時間だけ遅延する第４の遅延素子を介し
て入力される複数Ｎ個の信号からなる信号ベクトル
Ｖ4’とを含む入力信号ベクトルとに対して所定の転置
行列ＱTを乗算して、乗算結果の信号として、再生信号
ｘｈ（ｎ）と、０である零再生信号と、上記再生信号ベ
クトルＶ4とを出力する第１０の行列乗算手段とを備
え、上記転置行列ＱTは、再生信号ｘｈ（ｎ）を出力と
する２入力１出力の伝達行列［Ｆ0（ｚ） Ｆ1（ｚ）］
を、
【数２３】［Ｆ0（ｚ） Ｆ1（ｚ）］＝Ｃ’（ｚＩN−
Ａ’）-1Ｂ’＋Ｄ’ と表わすことができる（ここで、ＩNはＮ×Ｎの単位行
列である。）可制御正準形状態空間実現行列Ａ’，
Ｂ’，Ｃ’，Ｄ’から構成される（Ｎ＋２）×（Ｎ＋
１）の行列
【数２４】 に対して、所定の相似変換の演算を実行して得られる
（Ｎ＋２）×（Ｎ＋１）の行列Ｓ’に、上記行列Ｓ’の
各列が互いに直交するように所定の列ベクトルを（Ｎ＋
２）列目に加えることにより得られた（Ｎ＋２）×（Ｎ
＋２）の行列であって、上記転置行列ＱTは、ＱT＝ＲT
ＰTのように転置行列ＲTと転置行列ＰTとに因数分解さ
れて表されたことを特徴とする。
【００１４】また、請求項９記載の合成フィルタバンク
は、請求項８記載の合成フィルタバンクにおいて、上記
第１０の行列乗算手段は、上記第１のアップサンプラか
ら出力される第１の処理信号ｙｈ0（ｎ）と、上記第５
の乗算器から出力される反転された第２の処理信号ｙｈ
1（ｎ）と、上記信号ベクトルＶ4’とを含む入力信号ベ
クトルとに対して上記転置行列ＰTを乗算して、乗算結
果の信号として、中間信号ベクトルＧｄと、２個の別の
信号とを出力する第１１の行列乗算手段と、上記第１１
の行列乗算手段から出力される中間信号ベクトルＧｄと
２個の別の信号とを含む信号ベクトルに対して上記転置
行列ＲTを乗算して、乗算結果の信号として、再生信号
ｘｈ（ｎ）と、０である零再生信号と、上記再生信号ベ
クトルＶ4とを出力する第１２の行列乗算手段とを備え
たことを特徴とする。
【００１５】さらに、請求項１０記載のフィルタバンク
回路は、請求項６又は７記載の分析フィルタバンクと、
請求項８又は９記載の合成フィルタバンクとを備え、Ｆ
0（ｚ）＝Ｈ0（ｚ）、Ｆ1（ｚ）＝−Ｈ1（ｚ）、及びＨ
1（ｚ）＝Ｈ0（−ｚ）が成立し、かつＨ0（ｚ）Ｈ
1（ｚ）＋Ｆ0（ｚ）Ｆ1（ｚ）が全域通過関数であると
いう完全再構成条件が成立することを特徴とする。
【００１６】本発明に係る請求項１１記載の分析フィル
タバンクは、入力される入力信号ｘ（ｎ）を２分配し
て、分配された一方の入力信号ｘ（ｎ）を遅延演算子ｚ
-1の逆数ｚの偶数次有理関数で表現された伝達関数
Ｈ0’（ｚ）を有するＩＩＲ型低域通過ディジタルフィ
ルタにより低域ろ波した後、１／２倍のレートのダウン
サンプリング処理を実行して第１のチャンネル信号ｘ0
（ｎ）を出力する一方、分配された他方の入力信号ｘ
（ｎ）をｚの偶数次有理関数で表現された伝達関数
Ｈ1’（ｚ）を有するＩＩＲ型高域通過ディジタルフィ
ルタにより高域ろ波した後、１／２倍のレートのダウン
サンプリング処理を実行して第２のチャンネル信号ｘ1
（ｎ）を出力し、上記２つの伝達関数Ｈ0’（ｚ）と
Ｈ1’（ｚ）がともに次数Ｎの有界実伝達関数であり、
Ｈ0’（ｚ）とＨ1’（ｚ）の間にＨ1’（ｚ）＝Ｈ0’
（−ｚ）かつすべての正規化角周波数ωに対して│
Ｈ0’（ｅｘｐ（ｊω））│2＋Ｈ1’（ｅｘｐ（ｊ
ω））│2＝１の関係を有する分析フィルタバンクにお
いて、入力される入力信号ｘ（ｎ）と、０である零入力
信号と、第７の行列乗算手段から出力されたＮ個の出力
信号からなる出力信号ベクトルＶ3を単位時間だけ遅延
する第３の遅延素子を介して入力される複数Ｎ個の信号
からなる信号ベクトルＶ3’とを含む入力信号ベクトル
に対して所定の行列Ｑ’を乗算して、乗算結果の信号と
して、上記出力信号ベクトルＶ3と、第１の出力信号ｙ0
（ｎ）と、第２の出力信号ｙ1（ｎ＋１）とを出力する
第７の行列乗算手段と、上記第７の行列乗算手段から出
力される第２の出力信号ｙ1（ｎ＋１）を上記単位時間
だけ遅延して遅延された第２の出力信号ｙ1（ｎ）を出
力する第５の遅延素子と、上記第７の行列乗算手段から
出力される第１の出力信号ｙ0（ｎ）に対して１／２倍
のレートのダウンサンプリング処理を実行して処理後の
第１のチャンネル信号ｘ0（ｎ）を出力する第１のダウ
ンサンプラと、上記第５の遅延素子から出力される遅延
された第２の出力信号ｙ1（ｎ）に対して１／２倍のレ
ートのダウンサンプリング処理を実行して処理後の第２
のチャンネル信号ｘ1（ｎ）を出力する第２のダウンサ
ンプラとを備え、上記行列Ｑ’は、入力信号ｘ（ｎ）を
入力とする１入力２出力の伝達行列［Ｈ0’（ｚ）
Ｈ1’（ｚ）］Tを、
【数２５】［Ｈ0’（ｚ） Ｈ1’（ｚ）］T＝Ｃ（ｚＩN
−Ａ）-1Ｂ＋Ｄ と表わすことができる（ここで、ＩNはＮ×Ｎの単位行
列である。）可制御正準形状態空間実現行列Ａ，Ｂ，
Ｃ，Ｄから構成される（Ｎ＋２）×（Ｎ＋１）の行列
【数２６】 に対して、所定の相似変換の演算を実行して得られる
（Ｎ＋２）×（Ｎ＋１）の行列Ｓａに、上記行列Ｓａの
各列が互いに直交するように所定の列ベクトルを（Ｎ＋
２）列目に加えることにより得られた（Ｎ＋２）×（Ｎ
＋２）の行列であって、上記行列Ｑ’は、Ｑ’＝Ｐ’
Ｒ’のように行列Ｐ’と行列Ｒ’とに因数分解されて表
されたことを特徴とする。
【００１７】また、請求項１２記載の分析フィルタバン
クは、請求項１１記載の分析フィルタバンクにおいて、
上記第７の行列乗算手段は、上記入力信号ベクトルに対
して上記行列Ｒ’を乗算して、乗算結果の信号として、
Ｎ個の中間信号からなる中間信号ベクトルＧｃと、２個
の別の信号とを出力する第８の行列乗算手段と、上記第
８の行列乗算手段から出力される中間信号ベクトルＧｃ
と２個の別の信号とに対して上記行列Ｐ’を乗算して、
乗算結果の信号として、上記出力信号ベクトルＶ3と、
上記第１の出力信号ｙ0（ｎ）と、上記第２の出力信号
ｙ1（ｎ＋１）とを出力する第９の行列乗算手段とを備
えたことを特徴とする。
【００１８】本発明に係る請求項１３記載の合成フィル
タバンクは、入力される第１のチャンネル信号ｘ0’
（ｎ）に対して２倍のレートのアップサンプリング処理
を実行した後、遅延演算子ｚ-1の逆数ｚの偶数次有理関
数で表現された伝達関数Ｆ0’（ｚ）を有するＩＩＲ型
低域通過ディジタルフィルタにより低域ろ波する一方、
入力される第２のチャンネル信号ｘ1’（ｎ）に対して
２倍のレートのアップサンプリング処理を実行した後、
ｚの偶数次有理関数で表現された伝達関数Ｆ1’（ｚ）
を有するＩＩＲ型高域通過ディジタルフィルタにより高
域ろ波し、上記低域ろ波された信号と上記高域ろ波され
た信号とを合成して再生信号ｘｈ（ｎ）として出力し、
上記２つの伝達関数Ｆ0’（ｚ）とＦ1’（ｚ）がともに
次数がＮの有界実伝達関数であり、Ｆ0’（ｚ）とＦ1’
（ｚ）の間にＦ0’（ｚ）＝Ｆ1’（−ｚ）かつすべての
正規化角周波数ωに対して｜Ｆ0’（ｅｘｐ（ｊω））
｜2＋｜Ｆ1’（ｅｘｐ（ｊω））｜2＝１の関係を有す
る合成フィルタバンクにおいて、入力される第１のチャ
ンネル信号ｘ0’（ｎ）に対して２倍のレートのアップ
サンプリング処理を実行して処理後の第１の処理信号ｙ
ｈ0（ｎ）を出力する第１のアップサンプラと、入力さ
れる第２のチャンネル信号ｘ1’（ｎ）に対して２倍の
レートのアップサンプリング処理を実行して処理後の第
２の処理信号ｙｈ1（ｎ）を出力する第２のアップサン
プラと、上記第１のアップサンプラから出力される第１
の処理信号ｙｈ0（ｎ）を上記単位時間だけ遅延して遅
延された第１の処理信号ｙｈ0（ｎ−１）を出力する第
６の遅延素子と、上記第６の遅延素子から出力される遅
延された第１の処理信号ｙｈ0（ｎ−１）と、上記第２
のサップサンプラから出力された第２の処理信号ｙｈ1
（ｎ）と、第１０の行列乗算手段から出力されたＮ個の
再生信号からなる再生信号ベクトルＶ4を単位時間だけ
遅延する第４の遅延素子を介して入力される複数Ｎ個の
信号からなる信号ベクトルＶ4’とを含む入力信号ベク
トルとに対して所定の転置行列Ｑ’Tを乗算して、乗算
結果の信号として、再生信号ｘｈ（ｎ）と、０である零
再生信号と、上記再生信号ベクトルＶ4とを出力する第
１０の行列乗算手段とを備え、上記転置行列Ｑ’Tは、
再生信号ｘｈ（ｎ）を出力とする２入力１出力の伝達行
列［Ｆ0’（ｚ） Ｆ1’（ｚ）］を、
【数２７】［Ｆ0’（ｚ） Ｆ1’（ｚ）］＝Ｃ’（ｚＩ
N−Ａ’）-1Ｂ’＋Ｄ’ と表わすことができる（ここで、ＩNはＮ×Ｎの単位行
列である。）可制御正準形状態空間実現行列Ａ’，
Ｂ’，Ｃ’，Ｄ’から構成される（Ｎ＋２）×（Ｎ＋
１）の行列
【数２８】 に対して、所定の相似変換の演算を実行して得られる
（Ｎ＋２）×（Ｎ＋１）の行列Ｓａ’に、上記行列Ｓ
ａ’の各列が互いに直交するように所定の列ベクトルを
（Ｎ＋２）列目に加えることにより得られた（Ｎ＋２）
×（Ｎ＋２）の行列であって、上記転置行列Ｑ’Tは、
Ｑ’T＝Ｒ’TＰ’Tのように転置行列Ｒ’Tと転置行列
Ｐ’Tとに因数分解されて表されたことを特徴とする。
【００１９】また、請求項１４記載の合成フィルタバン
クは、請求項１３記載の合成フィルタバンクにおいて、
上記第１０の行列乗算手段は、上記第６の遅延素子から
出力される遅延された第１の処理信号ｙｈ0（ｎ−１）
と、上記第２のアップサンプラから出力される第２の処
理信号ｙｈ1（ｎ）と、上記信号ベクトルＶ4’とを含む
入力信号ベクトルとに対して上記転置行列Ｐ’Tを乗算
して、乗算結果の信号として、中間信号ベクトルＧｄ
と、２個の別の信号とを出力する第１１の行列乗算手段
と、上記第１１の行列乗算手段から出力される中間信号
ベクトルＧｄと２個の別の信号とを含む信号ベクトルに
対して上記転置行列Ｒ’Tを乗算して、乗算結果の信号
として、再生信号ｘｈ（ｎ）と、０である零再生信号
と、上記再生信号ベクトルＶ4とを出力する第１２の行
列乗算手段とを備えたことを特徴とする。
【００２０】さらに、本発明に係る請求項１５記載のフ
ィルタバンク回路は、請求項１１又は１２記載の分析フ
ィルタバンクと、請求項１３又は１４記載の合成フィル
タバンクとを備え、Ｆ0’（ｚ）＝Ｈ0’（ｚ）、Ｆ1’
（ｚ）＝Ｈ1’（ｚ）、及びＨ1’（ｚ）＝Ｈ0’（−
ｚ）が成立し、かつＨ0’2（ｚ）＋Ｈ1’2（ｚ）が全域
通過関数であるという完全再構成条件が成立することを
特徴とする。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施形態について説明する。本発明に係る実施形態に
おいては、第１の実施形態において、遅延演算子ｚ-1の
逆数ｚの奇数次有理関数で表現された伝達関数を有する
ＩＩＲ（無限インパルス応答）型ディジタルフィルタを
用いたＱＭＦフィルタバンク回路について説明する一
方、第２の実施形態において、ｚの偶数次有理関数で表
現された伝達関数を有するＩＩＲ型ディジタルフィルタ
を用いたＱＭＦフィルタバンク回路について説明する。
ＱＭＦフィルタバンク回路については、第１と第２の実
現法があるが、第１の実施形態では両方の実現法を用い
た実施形態について説明する一方、第２の実施形態では
第２の実現法を用いたとき実施形態について説明する。
後者において、第２の実現法のみについて説明するの
は、第１の実現法による回路が複雑であって、実用に供
することが難しいためである。
【００２２】＜第１の実施形態＞図１は、本発明に係る
第１の実施形態である分析フィルタバンク１０と合成フ
ィルタバンク２０とを備えたＱＭＦフィルタバンク回路
の構成を示すブロック図であ理、図２は、図１の分析フ
ィルタバンク１０の構成を示すブロック図であり、図３
は、図１の合成フィルタバンク２０の構成を示すブロッ
ク図である。
【００２３】本実施形態のＱＭＦフィルタバンクは、図
１に示すように、２本の伝送路Ｌ１，Ｌ２を介して互い
に接続された、分析フィルタバンク１０と、合成フィル
タバンク２０とからなる。分析フィルタバンク２０に入
力された入力信号ｘ（ｎ）は分配器１１に入力されて２
分配され、一方の信号は伝達関数Ｈ0（ｚ）を有する分
析フィルタ１２を介してダウンサンプラ１４に出力され
る。ダウンサンプラ１４は、１／２倍のレートでダウン
サンプリング処理を実行して処理後の信号を第１のチャ
ンネル信号ｘ0（ｎ）として伝送路Ｌ１に出力されて合
成フィルタバンク２０に伝送される。ここで、１／２倍
のレートでダウンサンプリング処理とは、デシメーショ
ン比が２のダウンサンプリング処理、つまり、信号を１
サンプルおきに間引く処理であり、以下同様である。分
配された他方の信号は伝達関数Ｈ1（ｚ）を有する分析
フィルタ１３を介してダウンサンプラ１５に出力され
る。ここで、上記２つの伝達関数Ｈ0（ｚ）とＨ1（ｚ）
はともに次数ｍで同一の極を持つ有界実伝達関数であ
る。ダウンサンプラ１５は、１／２倍のレートでダウン
サンプリング処理を実行して処理後の信号を第２のチャ
ンネル信号ｘ1（ｎ）として伝送路Ｌ２に出力されて合
成フィルタバンク２０に伝送される。ここで、分析フィ
ルタ１２は、奇数次伝達関数Ｈ0（ｚ）を有するＩＩＲ
型低域通過ディジタルフィルタであり、入力される信号
を低域ろ波して出力する。また、分析フィルタ１３は、
奇数次多項式で表現された伝達関数Ｈ1（ｚ）を有する
ＩＩＲ型高域通過ディジタルフィルタで構成され、入力
される信号を高域ろ波して出力する。
【００２４】合成フィルタバンク２０においては、伝送
路Ｌ１を介して伝送されて入力された第１のチャンネル
信号ｘ0’（ｎ）はアップサンプラ２１に入力され、ア
ップサンプラ２１は、入力された第１のチャンネル信号
ｘ0’（ｎ）に対して２倍のレートでアップサンプリン
グ処理を実行して処理後の信号ｙｈ0（ｎ）を伝達関数
Ｆ0（ｚ）を有する合成フィルタ２３を介して加算器２
５に出力する。ここで、２倍のレートでアップサンプリ
ング処理とは、入力信号に対して、サンプルとサンプル
との間に１つの０値のサンプルを挿入するアップサンプ
リング処理であり、以下同様である。一方、伝送路Ｌ２
を介して伝送されて入力された第２のチャンネル信号ｘ
1’（ｎ）はアップサンプラ２２に入力され、アップサ
ンプラ２２は、入力された第２のチャンネル信号ｘ1’
（ｎ）に対して２倍のレートでアップサンプリング処理
を実行して処理後の信号ｙｈ1（ｎ）を伝達関数Ｆ
1（ｚ）を有する合成フィルタ２４を介して加算器２５
に出力する。ここで、上記２つの伝達関数Ｆ0（ｚ）と
Ｆ1（ｚ）はともに次数ｍで同一の極を持つ有界実伝達
関数である。加算器２５は、入力される２つの信号ｙｈ
0（ｎ），ｙｈ1（ｎ）を加算して、加算結果の信号を再
生信号ｘｈ（ｎ）として再生して出力する。ここで、合
成フィルタ２３は、奇数次伝達関数Ｆ0（ｚ）を有する
ＩＩＲ型低域通過ディジタルフィルタであり、入力され
る信号を低域ろ波して出力する。また、合成フィルタ２
４は、奇数次多項式で表現された伝達関数Ｆ1（ｚ）を
有するＩＩＲ型高域通過ディジタルフィルタにより構成
され、入力される信号を高域ろ波して出力する。
【００２５】図１のＱＭＦフィルタバンク回路におい
て、伝送路Ｌ１，Ｌ２において雑音が信号に挿入しない
という条件のもとで、合成フィルタバンク２０側の再生
信号ｘｈ（ｎ）として、分析フィルタバンク１０への入
力信号ｘ（ｎ）と同一の信号を得るための、いわゆる完
全再構成条件は、「Ｆ0（ｚ）＝Ｈ0（ｚ）、Ｆ1（ｚ）
＝−Ｈ1（ｚ）、及びＨ1（ｚ）＝Ｈ0（−ｚ）が成立
し、かつＨ0（ｚ）Ｈ1（ｚ）＋Ｆ0（ｚ）Ｆ1（ｚ）が全
域通過関数である」ことである。従って、本実施形態に
おいて、当該完全再構成条件が成立することが好まし
い。
【００２６】本発明に係る本実施形態のＱＭＦフィルタ
バンク回路は、分析フィルタバンク１０を図２に示すよ
うに構成する一方、合成フィルタバンク２０を図３に示
すように構成したことを特徴とする。
【００２７】ここで、本実施形態の分析フィルタバンク
１０は、（ａ）入力される入力信号ｘ（ｎ）と、行列乗
算器３０から出力されたｍ個の出力信号からなる出力信
号ベクトルＶ1を単位時間だけ遅延する遅延素子３３を
介して入力される複数ｍ個の信号からなる信号ベクトル
Ｖ1’とを含む入力信号ベクトルに対して所定の行列Ｓ
を乗算して、中間信号ｇａ（ｎ）を出力するとともに、
乗算結果の信号として、出力信号ｙ0（ｎ）と、出力信
号ベクトルＶ1とを出力する行列乗算器３０と、（ｂ）
行列乗算器３０から出力される出力信号ｙ0（ｎ）に対
して１／２倍のレートのダウンサンプリング処理を実行
して処理後の第１のチャンネル信号ｘ0（ｎ）を出力す
るダウンサンプラ１４と、（ｃ）行列乗算器３０から出
力される中間信号ｇａ（ｎ）に対して所定の乗算係数Ａ
35を乗算して、乗算結果の出力信号ｙ1（ｎ）を出力す
る乗算器３５と、（ｄ）乗算器３５から出力される出力
信号ｙ1（ｎ）に対して１／２倍のレートのダウンサン
プリング処理を実行して処理後の第２のチャンネル信号
ｘ1（ｎ）を出力するダウンサンプラ１５とを備えたこ
とを特徴とする。
【００２８】ここで、行列Ｓは、ＳTＳ≦Ｉm+1を満足す
る上記伝達関数Ｈ0（ｚ）の状態空間実現行列Ｅ，ｆ，
ｇ，ｈから数１５のように構成され、上記状態空間実現
行列Ｅ，ｆ，ｇ，ｈは上記伝達関数Ｈ0（ｚ）と、数１
６の関係を持ち、次式のように因数分解されて表され、
【数２９】 ここで、Ｉmはｍ×ｍの単位行列であり、以下同様に明
らかな場合を除いてＩの添字で単位行列のサイズを表わ
すものとする。また、乗算定数Ａ35は√（１−ｓ0 2）に
実質的に等しい。また、行列乗算器３０は、（ｅ）入力
信号ベクトルに対して行列Ｒ1を乗算して、乗算結果の
信号として、中間信号ｇａ（ｎ）を乗算器３５に出力す
るとともに、ｍ個の中間信号からなる中間信号ベクトル
Ｇａとを出力する行列乗算器３１と、（ｆ）行列乗算器
３１から出力される中間信号ｇａ（ｎ）に対して所定の
乗算定数Ａ34＝ｓ0を乗算して、乗算結果の信号を出力
する乗算器３４と、（ｇ）乗算器３４から出力される乗
算結果の信号と、行列乗算器３１から出力される中間信
号ベクトルＧａとを含む信号ベクトルに対して行列Ｒ2
を乗算して、乗算結果の信号として、出力信号ｙ
0（ｎ）と、出力信号ベクトルＶ1とを出力する行列乗算
器３２とを備える。
【００２９】なお、行列乗算器３１から出力される中間
信号ｇａ（ｎ）は分配器３６により２分配され、分配さ
れた一方の中間信号は乗算器３４を介して行列乗算器３
２に出力される一方、他方の中間信号は乗算器３５を介
してダウンサンプラ１５に出力される。
【００３０】また、本実施形態の合成フィルタバンク２
０は、（ａ）入力される第１のチャンネル信号ｘ0’
（ｎ）に対して２倍のレートのアップサンプリング処理
を実行して処理後の処理信号ｙｈ0（ｎ）を出力するア
ップサンプラ２１と、（ｂ）入力される第２のチャンネ
ル信号ｘ1’（ｎ）に対して２倍のレートのアップサン
プリング処理を実行して処理後の処理信号ｙｈ1（ｎ）
を出力するアップサンプラ２２と、（ｃ）アップサンプ
ラ２２から出力される処理信号ｙｈ1（ｎ）に対して所
定の乗算係数−Ａ46＝Ａ45・Ａ46を乗算して、乗算結果
の中間信号ｇｂ（ｎ）を出力する乗算器４５，４６と、
（ｄ）アップサンプラ２１から出力される処理信号ｙｈ
0（ｎ）と、行列乗算器４０から出力されたｍ個の出力
信号からなる再生信号ベクトルＶ2を単位時間だけ遅延
する遅延素子４３を介して入力される複数ｍ個の信号か
らなる信号ベクトルＶ2’とを含む入力信号ベクトル、
及びアップサンプラ２２から出力された中間信号ｇｂ
（ｎ）に対して所定の転置行列ＳTを乗算して、乗算結
果の信号として、再生信号ｘｈ（ｎ）と、再生信号ベク
トルＶ2とを出力する行列乗算器４０とを備えたことを
特徴とする。
【００３１】ここで、行列Ｓの転置行列である行列ＳT
は、ＳＳT≦Ｉm+1を満足する上記伝達関数Ｆ0（ｚ）の
状態空間実現行列ＥT，ｇT，ｆT，ｈから、数１８のよ
うに構成され、上記状態空間実現行列ＥT，ｇT，ｆT，
ｈは上記伝達関数Ｆ0（ｚ）と、数１９の関係を持ち、
次式のように因数分解されて表され、
【数３０】 ここで、乗算定数−Ａ46は−√（１−ｓ0 2）に実質的に
等しい。また、行列乗算器４０は、（ｅ）アップサンプ
ラ２１から出力される処理信号ｙｈ0（ｎ）と、行列乗
算器４０から出力された再生信号ベクトルＶ2を単位時
間だけ遅延する遅延素子４３を介して入力される信号ベ
クトルＶ2’とを含む入力信号ベクトルに対して、行列
Ｒ2の転置行列である行列Ｒ2 Tを乗算して、乗算結果の
信号として、中間信号ｇｃ（ｎ）と、中間信号ベクトル
Ｇｂとを出力する行列乗算器４１と、（ｆ）行列乗算器
４１から出力される中間信号ｇｃ（ｎ）に対して所定の
乗算定数Ａ44＝ｓ0を乗算して、乗算結果の信号を出力
する乗算器４４と、（ｇ）乗算器４４から出力される乗
算結果の信号と、行列乗算器４１から出力されるｍ個の
中間信号からなる中間信号ベクトルＧｂとを含む信号ベ
クトルに対して、行列Ｒ1の転置行列である行列Ｒ1 Tを
乗算して、乗算結果の信号として、再生信号ｘｈ（ｎ）
と、再生信号ベクトルＶ2とを出力する行列乗算器４２
とを備える。
【００３２】なお、行列乗算器４１から出力される中間
信号ｇｃ（ｎ）は乗算器４４を介して加算器４７に入力
される一方、アップサンプラ２２から出力される第２の
処理信号ｙｈ1（ｎ）は乗算器４５及び４６を介して加
算器４７に入力される。加算器４７は、入力された２つ
の信号を加算して加算結果の信号を行列乗算器４２に出
力する。
【００３３】本発明は、ＱＭＦの２チャンネル型フィル
タバンク用として有効な２つのディジタルフィルタ構造
について発明したものである。このディジタルフィルタ
はＩＩＲタイプであり、エイリアシングと振幅の両方の
歪みが排除されている。従って、このディジタルフィル
タは結果的に全域通過フィルタであり、位相歪みだけを
有している。また、当該ディジタルフィルタは、２つの
高度に並列化されモジュール化されて実現されている。
基本的な構成ブロックは、平面回転型セクション又は１
個の乗算器を用いた１乗算器セクションのいずれかであ
る。
【００３４】本発明の実施形態を説明する前に、準備と
して、まずＩＩＲフィルタを用いた２チャンネル型ＱＭ
Ｆフィルタバンク回路について説明する。ここでは、実
係数を有するディジタルフィルタについてのみ考察す
る。図１のＱＭＦフィルタバンクの入出力信号の関係
は、ｚ変換領域で次式で表わすことができる。
【数３１】Ｘｈ(ｚ)＝(１／２)[Ｈ0(ｚ)Ｆ0（ｚ）＋Ｈ1
(ｚ)Ｆ1(ｚ)]Ｘ(ｚ)＋(１／２)[Ｈ0(−ｚ)Ｆ0(ｚ)＋Ｈ1
(−ｚ)Ｆ1(ｚ)]Ｘ(−ｚ)
【００３５】Ｘ（−ｚ）を含む項におけるエイリアシン
グ及びイメージ効果をキャンセルするために、分析フィ
ルタと合成フィルタが次式を満足するように選択する
（従来技術文献２「貴家仁志著、”マルチレート信号処
理”６章（昭晃堂、１９９５）」、従来技術文献３「P.
P.Vaidyanathan,“QMF Banks,M-Band Extension and pe
rfect Reconstruction Techniques",IEEE ASSP Mag.,p
p.4-20,July 1987」参照。）。
【数３２】Ｆ0（ｚ）＝Ｈ1（−ｚ）
【数３３】Ｆ1（ｚ）＝−Ｈ0（−ｚ）
【００３６】この場合、ＱＭＦフィルタバンク回路は次
式のような伝達関数を有する線形時不変システムとな
る。
【数３４】Ｔ(ｚ)＝(１／２)[Ｈ0(ｚ)Ｈ1(−ｚ)−Ｈ
1(ｚ)Ｈ0(−ｚ）］
【００３７】分析フィルタ１２，１３の伝達関数Ｈ
０（ｚ）及びＨ1（ｚ）の選択が、ＱＭＦ応答を特徴づ
ける。ここでは、
【数３５】Ｈ1（ｚ）＝Ｈ0（−ｚ） のように関係付けられているとする。
【００３８】２つの分析フィルタ１２，１３が１対の低
域通過ハーフバンドフィルタ（以下、低域通過フィルタ
をＬＰＦという。）と、高域通過ハーフバンドフィルタ
（以下、高域通過フィルタをＨＰＦという。）（例え
ば、従来技術文献２及び３参照。）である場合について
述べる。この場合、
【数３６】 Ｔ(ｚ) ＝Ｘｈ(ｚ)／Ｘ(ｚ) ＝(１／２)(Ｈ0 2(ｚ)−Ｈ1 2(ｚ)) であり、次式を導出できる。
【数３７】Ｔ(ｚ)Ｔ(ｚ-1)＝(１／４)[(Ｈ0(ｚ)Ｈ0(ｚ
-1)＋Ｈ1(ｚ)Ｈ1(ｚ-1))2−(Ｈ0(ｚ)Ｈ1(ｚ-1)＋Ｈ
1(ｚ)Ｈ0(ｚ-1))2]
【００３９】２つの分析フィルタ１２，１３は同一の極
を有し、
【数３８】Ｄ0(ｚ)＝±Ｄ1(ｚ)＝Ｄ(ｚ)， （ここで、Ｄi（ｚ）（ｉ＝０，１）は、Ｈi（ｚ）の分
母多項式を表する。）であると仮定する。
【００４０】＜注１＞数３５のハーフバンド制約条件に
より、Ｄ（ｚ）は、Ｈi（ｚ）（ｉ＝０，１）の次数が
奇数の場合、のｚの奇数のべき乗の多項式である一方、
Ｈｉ（ｚ）の次数が偶数の場合、ｚの偶数のべき乗の多
項式である。すなわち、
【数３９】Ｄ（ｚ）＝ｚｌｄ（ｚ2），ｌ＝１ であり、ここで、ｌ＝１（又は０）である。
【００４１】Ｈi（ｚ）の分子をＮi（ｚ）（ｉ＝０，
１）で表すと、数３７の右辺の第２項は次式のように書
き換えることができる。
【数４０】{Ｎ0(ｚ)Ｎ0(−ｚ-1)＋Ｎ0(−ｚ)Ｎ0(ｚ-1)}
／ｄ(ｚ2)ｄ(ｚ-2)
【００４２】ここで、Ｈ0（ｚ）が零点を単位円上で有
していないとすると、Ｎ0（ｚ）は鏡像又は非鏡像多項
式（例えば、従来技術文献１参照。）のいずれかとな
る。すなわち、
【数４１】Ｎ0（ｚ-1）＝±ｚ-NＮ0（ｚ） であり、ここで、Ｎはディジタルフィルタの次数であ
る。また、数４０の分子は、
【数４２】±Ｎ0（ｚ）Ｎ0（−ｚ）ｚ-N（（−１）N＋
１） となる。従って、Ｎが奇数であればこの項はゼロであ
り、結果的に、数３７は、
【数４３】Ｔ(ｚ)Ｔ(ｚ-1)＝(１／４)(Ｈ0(ｚ)Ｈ
0(ｚ-1)＋Ｈ1(ｚ)Ｈ1(ｚ-1))2 となる。また、特に単位円上では、次式のようになる。
【数４４】｜Ｔ(ｅｘｐ（ｊω)）｜＝(１／２)(｜Ｈ
0（ｅｘｐ(ｊω)）｜2＋｜Ｈ1（ｅｘｐ(ｊω)）｜2）
【００４３】この１対の分析フィルタ１２，１３が
【数４５】｜Ｔ（ｅｘｐ（ｊω））｜＝１／２ となるような、電力相補型有界実（Bounded Real）ディ
ジタルフィルタ（例えば、従来技術文献４「P.P.Vaidya
nathan et al.,“Low Passband Sensitivity Digital F
ilters:A Generalized Viewpoint and Synthesis Proce
dures",Proceedings of IEEE,Vol.72,No.4,pp.404-424,
April 1984」参照。）であるなら、Ｔ（ｚ）は全域通過
型（振幅歪みが無い。）となる。有界実関数（以下、Ｂ
Ｒ関数という。）の場合、電力相補型ディジタルフィル
タの構成方法は多くの文献において開示されている（例
えば、従来技術文献１及び従来技術文献５「A.Klouche-
Djedid,“On the Synthesis of the Generalized Casca
ded LBR Digital Filter Structures",IEICE Transacti
ons on Fundamentals,Vol.E77-A,No.2,February 1994」
参照。）。
【００４４】＜注２＞また、数３５のハーフバンドの制
約条件により、
【数４６】Ｎ1（ｚ）＝±Ｎ0（−ｚ） は必ず、単位円上にすべての零点を有する鏡像多項式又
は反鏡像多項式のいずれかである。数４４によれば、伝
達関数Ｈ1（ｚ）の零点が伝達関数Ｈ0（ｚ）の振幅応答
の最大値を与える周波数に対応するので、伝達関数Ｈ0
（ｚ）の振幅値が最大値１となる周波数点の数は伝達関
数Ｈ0（ｚ）の次数に等しい。ここで、バターワース、
チェビシェフ、楕円ディジタルフィルタはこのような条
件を満足している。
【００４５】以下に、図１の２チャンネルＱＭＦが全域
通過型周波数応答を得るための必要条件について要約す
る。 （１）ディジタルフィルタの次数Ｎが奇数であること。 （２）単位円上で複数の零点又は複数の値が１となる点
を有する低域通過ハーフバンドフィルタＨ0（ｚ）であ
ること。 （３）伝達関数Ｈ1（ｚ）が数４４を満足するような電
力相補型ディジタルフィルタであること。以上で本発明
の第１の実施形態を説明するための準備を終わる。
【００４６】次に、本発明によるディジタルフィルタの
実現として可能な２つの場合について示す。まず、公知
の無損失有界実（Loss-less Bounded Real；以下、ＬＢ
Ｒという。）関数構造（例えば、従来技術文献４参
照。）を有する因数分解された状態空間方程式に基づく
新たな構成方法、次に、分析フィルタ１２，１３の可制
御正準形有界実（Bounded Real、以下ＢＲという）状態
空間記述（state-space-description；以下、ＳＳＤと
いう。）行列の因数分解を用いたハーフバンド直交フィ
ルタ構成である。
【００４７】まず、第１の実現法として、因数分解され
た状態空間ＬＢＲ実現について述べる。前述の必要条件
を満たすＢＲ最小伝達関数の場合、次式に示す（Ｎ＋
１）×（Ｎ＋１）のＢＲＳＳＤ行列
【数４７】 （例えば、従来技術文献３及び従来技術文献４「P.P.Va
idyanathan,“The Discrete-time LBR Lemma in Digita
l Filtering",IEEE Transactions on Circuits and Sys
tem,Vol.CAS-32,No.9,September 1985」参照。）が存在
していることが知られている。ここで、ＢＲ行列Ｓと
は、安定なシステム、すなわち単位円内部に行列Ａの固
有値が存在するＳＳＤ行列を意味し、また、
【数４８】ＳTＳ≦ＩN+1 という条件、すなわち行列（ＳTＳ−ＩN+1）は半負値で
あることを意味している。ここではＩN+1は（Ｎ＋１）
×（Ｎ＋１）の単位行列である。先の従来技術文献６に
おいて明確にされていないこうしたＢＲＳＳＤ行列を導
く方法を本明細書の付録Ａに示す。状態空間行列因数分
解法を用いると、伝達関数Ｈ0（ｚ）の振幅値が最大と
なる周波数に応じて、以下に示す行列Ｓの３通りの因数
分解の仕方が存在する。付録Ｂにその証明を示す。
【００４８】（ａ）ケース１：Ｈ0（１）＝１の場合、
【数４９】 （ｂ）ケース２：Ｈ0（ｅｘｐ（ｊωi））＝ｅｘｐ（ｊ
ωi）の場合、
【数５０】 （ｃ）ケース３：Ｈ0（ｅｘｐ（ｊωi））＝ｅｘｐ（ｊ
α）の場合、
【数５１】
【００４９】ここで、行列Ｒijは以下のように定義する
平面回転行列である。θを回転角とするとき、（Ｎ＋
１）×（Ｎ＋１）の単位行列の（ｉ，ｉ），（ｉ，
ｊ），（ｊ，ｉ），（ｊ，ｊ）要素をそれぞれｃｏｓ
θ，ｓｉｎθ，−ｓｉｎθ，ｃｏｓθに置き換えたもの
である。すなわち、（Ｎ＋１）次の単位行列を取り、平
面回転によって要素（ｉ，ｉ），（ｉ，ｊ），（ｊ，
ｉ），（ｊ，ｊ）を交換する。行列Ｓ0もまた、上記３
ケースのうちの１つを満足するＢＲ伝達関数を表すＢＲ
ＳＳＤ行列であり、さらに行列Ｓ0が行列Ｓよりも１だ
け（ケース１の場合）、又は２だけ（ケース２又は３の
場合）次元が小さいので、スカラーｓ０（＜１）を得る
まで因数分解処理を反復可能である（例えば、従来技術
文献７「P.P.Vaidyanathan,“A general Theorem for D
egree-reduction of a Digital BR function",IEEE Tra
nsactions on Circuit and System,Vol.CAS-32,No.4,Ap
ril 1985」参照。）。結果として得られた実現は、次の
ようなＳＳＤ行列の直交因数分解に対応する。
【００５０】
【数５２】
【００５１】ここで、Ｒ1及びＲ2はいくつかの平面回転
行列の積である。その結果、図２の信号フローグラフが
得られる。ｙ0（ｎ）に対する応答がＨ0（ｚ）であり、
ｙ1（ｎ）に対応する応答がＨ1（ｚ）である。なぜな
ら、対応する１入力２出力のＳＳＤ行列が直交している
ので、電力相補フィルタ対に対応しているためである
（従来技術文献６参照。）。Ｎ＝２Ｎ1＋２Ｎ2＋Ｎ3と
仮定すると（ここで、２Ｎ1、２Ｎ2、Ｎ3はそれぞれ上
記ケース３、２、１を満たす周波数点の数である。）、
平面回転操作回数は４Ｎ1＋３Ｎ2＋２Ｎ3である。ＣＯ
ＲＤＩＣアルゴリズムを使用して、各平面回転行列を実
現することができる（例えば、従来技術文献８「J.S.Wa
lter,“A Unified Algorithm for Elementary Function
s",Proceedings of Spring Joint Computation Confere
nce(SJCC) AFIPS Proceedings,Vol.38,pp.379-385,197
1」参照。）。ＣＯＲＤＩＣアルゴリズムの代わりに平
面回転操作に１個の乗算器を用いた２入力２出力セクシ
ョン（以下、１乗算器セクションという。図４に図示さ
れる。）を使用することができる。このことは、平面回
転とそれに対応する１乗算器セクションとの次の関係に
よって可能である。
【００５２】
【数５３】
【００５３】ここで、
【数５４】ｃ＝ｃｏｓ（θ） ｓ＝ｓｉｎ（θ） である。
【００５４】この関係をＳＳＤ行列形式に適用すると、
乗数ｓ（１＋ｃ）-1及びｓ-1（１＋ｃ）がそれぞれ１乗
算器セクションの前後にくる形で実現される。しかしな
がら、ケース３の場合は１乗算器セクションを用いた構
造的無損失ＱＭＦ実現は不可能であり、ＳＳＤ行列の因
数分解で示される対称性によってこれが可能であるケー
ス１及び２とは異なって、幾つかの特別なスケーリング
係数を必要とする。バターワースフィルタは、すべての
平面回転行列の抽出段階でケース１を満足し、非常に単
純な構造となる。これらすべての実現回路は、係数量子
化のもとで良好に作用することが知られており（例え
ば、従来技術文献９「P.P.Vaidyanathan,“Multirate S
ystems and Filter Banks,"Prentice-Hall,pp.217-21
8，pp.418-423,1993」参照。）、従って、係数の絶対値
が１未満に保持されている限りは不安定になることはな
く、寄生振動も生じない。
【００５５】次いで、第２の実現法として、ハーフバン
ド直交フィルタ構成について述べる。以下、対象とする
ディジタルフィルタがハーフバンド特性であることを利
用して乗算器数の少ない構造について説明する。伝達関
数Ｈ0（ｚ）の係数の対称性により、ＳＳＤ行列Ｓは
「擬似的にスパース、すなわち擬似的に疎」（多くのゼ
ロの要素を有する）行列である。わかりやすくするため
に、ディジタルフィルタの次数を３として説明する。伝
達行列［Ｈ0（ｚ） Ｈ1（ｚ）］Tを有する１入力２出
力の分析フィルタの可制御正準形ＳＳＤ行列Ｓｄをと
り、付録Ａの直交化手順を適用すると、行列Ｓｄは次式
に示す形に変形できる。
【数５５】
【００５６】この行列Ｓｄの各列は直交しており、５行
列目に新たに行列を追加することによって各行を直交化
することができる。このことは、次のような形式の直交
ＱＲファクタ（又は因数）を生じる行列ＳｄのＱＲ分解
によって実行可能である。
【数５６】 行列Ｑは、ガウス消去法を使用して次のような方法で因
数分解することができる。
【数５７】 ここで、Ｒijは先に定義した平面回転行列である。この
場合の行列Ｑは拡張された２入力２出力のＬＢＲ伝達行
列の直交ＳＳＤ行列を表わしている。そして、ｃｏｓや
ｓｉｎの位置を変えることにより、次式に示すように同
様の実現として行列Ｑ’を得ることができる。
【数５８】
【００５７】この変換は、信号フローグラフをできる限
り並列にさせるために行う。ここで、置換行列（数５８
の右辺の左端の行列）の存在のために出力における入れ
替えは必要である。ＱＭＦディジタルフィルタの場合
も、同じ実現が可能だが、所望の１入力２出力のＱＭＦ
分析フィルタ１２、１３を得るために、第２の入力信号
を０にする必要がある。この場合の回転操作数は４であ
る。一般的な奇数の次数Ｎでは、同様な因数分解が可能
であり、回転操作数はＮ＋１である。よって、回転操作
数は第１の実現法の約半分となる。３次のディジタルフ
ィルタの場合は図５のような構造が得られる。ここで
も、各平面回転（及び幾つかのスケーリング係数）の代
わりに１乗算器セクションが使用可能である。第１の実
現法も第２の実現法も、合成フィルタ２３，２４の伝達
関数は、
【数５９】Ｆ0（ｚ）＝Ｈ0（ｚ） Ｆ1（ｚ）＝−Ｈ1（ｚ） として数３２、数３３及び数３５から簡単に導くことが
できる。
【００５８】従って、図３に示すように、先の信号フロ
ーグラフを転置し、高域チャンネルに対応する第２の入
力信号を反転することによって、分析フィルタ１２，１
３の構成に使用したものと同一のディジタルフィルタ構
造を、合成フィルタ２３，２４にも使用することができ
る。
【００５９】さらに、ディジタルフィルタの実現におけ
る基本的な構成ブロックは、次のうちのいずれかであ
る。 （ａ）
【数６０】 によって表される２×２の回転行列を用いて、２個の要
素からなる１個のベクトルを２個の要素からなる別のベ
クトルへと回転させる平面回転行列。 （ｂ）図４に示すような、３つの加算器５１，５２，５
３と１つの乗算器５４によって実現することが可能な演
算
【数６１】 を用いて２個の要素からなるベクトルを別のベクトルに
変換する１乗算器セクション。
【００６０】さらに、以上で述べた第２の実現法による
分析フィルタバンク１０及び合成フィルタバンク２０の
構成をより簡潔な形式で記述したブロック図を図１１及
び図１２に示す。第２の実現法の分析フィルタバンク１
０においては、２つの伝達関数Ｈ0（ｚ）とＨ1（ｚ）が
ともに次数Ｎの有界実伝達関数であり、Ｈ0（ｚ）とＨ1
（ｚ）の間にはＨ1（ｚ）＝Ｈ0（−ｚ）かつすべての正
規化角周波数ωに対して│Ｈ0（ｅｘｐ（ｊω））│2＋
│Ｈ1（ｅｘｐ（ｊω））│2＝１の関係を有する。ま
た、第２の実現法の合成フィルタバンク２０において
は、２つの伝達関数Ｆ0（ｚ）とＦ1（ｚ）がともに次数
がＮの有界実伝達関数であり、Ｆ0（ｚ）とＦ1（ｚ）の
間にＦ1（ｚ）＝−Ｆ0（−ｚ）かつすべての正規化角周
波数ωに対して│Ｆ0（ｅｘｐ（ｊω））│2＋│Ｆ
1（ｅｘｐ（ｊω））│2＝１の関係を有する。
【００６１】図１１の分析フィルタバンク１０は、
（ａ）入力される入力信号ｘ（ｎ）と、０である零入力
信号と、行列乗算器７０から出力されたＮ個の出力信号
からなる出力信号ベクトルＶ3を単位時間だけ遅延する
遅延素子７３を介して入力される複数Ｎ個の信号からな
る信号ベクトルＶ3’とを含む入力信号ベクトルに対し
て所定の行列Ｑを乗算して、乗算結果の信号として、上
記出力信号ベクトルＶ3と、第１の出力信号ｙ0（ｎ）
と、第２の出力信号ｙ1（ｎ）とを出力する行列乗算器
７０と、（ｂ）行列乗算器７０から出力される第１の出
力信号ｙ0（ｎ）に対して１／２倍のレートのダウンサ
ンプリング処理を実行して処理後の第１のチャンネル信
号ｘ0（ｎ）を出力するダウンサンプラ１４と、（ｃ）
行列乗算器７０から出力される第２の出力信号ｙ
1（ｎ）に対して１／２倍のレートのダウンサンプリン
グ処理を実行して処理後の第２のチャンネル信号ｘ
1（ｎ）を出力するダウンサンプラ１５とを備える。
【００６２】ここで、上記行列Ｑは、入力信号ｘ（ｎ）
を入力とする１入力２出力の伝達行列［Ｈ0（ｚ） Ｈ1
（ｚ）］Tを、
【数６２】 ［Ｈ0（ｚ） Ｈ1（ｚ）］T＝Ｃ（ｚＩN−Ａ）-1Ｂ＋Ｄ と表わすことができる可制御正準形状態空間実現行列
Ａ，Ｂ，Ｃ，Ｄから構成される（Ｎ＋２）×（Ｎ＋１）
の行列
【数６３】 に対して、所定の相似変換の演算を実行して得られる
（Ｎ＋２）×（Ｎ＋１）の行列Ｓに、上記行列Ｓの各列
が互いに直交するように所定の列ベクトルを（Ｎ＋２）
列目に加えることにより得られた（Ｎ＋２）×（Ｎ＋
２）の行列であって、上記行列Ｑは、次式のように行列
Ｐと行列Ｒとに因数分解されて表される。
【数６４】Ｑ＝ＰＲ
【００６３】さらに、行列乗算器７０は、（ａ）上記入
力信号ベクトルに対して上記行列Ｒを乗算して、乗算結
果の信号として、Ｎ個の中間信号からなる中間信号ベク
トルＧｃと、２個の別の信号とを出力する行列乗算器７
１と、（ｂ）行列乗算器７１から出力される中間信号ベ
クトルＧｃと２個の別の信号とに対して上記行列Ｐを乗
算して、乗算結果の信号として、上記出力信号ベクトル
Ｖ3と、上記第１の出力信号ｙ0（ｎ）と、上記第２の出
力信号ｙ1（ｎ）とを出力する行列乗算器７２とを備え
る。
【００６４】図１２の合成フィルタバンク２０は、
（ａ）入力される第１のチャンネル信号ｘ0’（ｎ）に
対して２倍のレートのアップサンプリング処理を実行し
て処理後の第１の処理信号ｙｈ0（ｎ）を出力するアッ
プサンプラ２１と、（ｂ）入力される第２のチャンネル
信号ｘ1’（ｎ）に対して２倍のレートのアップサンプ
リング処理を実行して処理後の第２の処理信号ｙｈ
1（ｎ）を出力するアップサンプラ２２と、（ｃ）アッ
プサンプラ２２から出力される第２の処理信号ｙｈ
1（ｎ）に対して所定の乗算係数Ａ84＝−１を乗算する
ことにより反転して、乗算結果の反転された第２の処理
信号ｙｈ1（ｎ）を出力する乗算器（符号反転器又はイ
ンバータ）８４と、（ｄ）アップサンプラ２１から出力
される第１の処理信号ｙｈ0（ｎ）と、乗算器８４から
出力される反転された第２の処理信号ｙｈ1（ｎ）と、
行列乗算器８０から出力されたＮ個の再生信号からなる
再生信号ベクトルＶ4を単位時間だけ遅延する遅延素子
８３を介して入力される複数Ｎ個の信号からなる信号ベ
クトルＶ4’とを含む入力信号ベクトルとに対して所定
の転置行列ＱTを乗算して、乗算結果の信号として、再
生信号ｘｈ（ｎ）と、０である零再生信号と、上記再生
信号ベクトルＶ4とを出力する行列乗算器８０とを備え
る。
【００６５】ここで、上記転置行列ＱTは、再生信号ｘ
ｈ（ｎ）を出力とする２入力１出力の伝達行列［Ｆ
0（ｚ） Ｆ1（ｚ）］を、
【数６５】［Ｆ0（ｚ） Ｆ1（ｚ）］＝Ｃ’（ｚＩN−
Ａ’）-1Ｂ’＋Ｄ’ と表わすことができる可制御正準形状態空間実現行列
Ａ’，Ｂ’，Ｃ’，Ｄ’から構成される（Ｎ＋２）×
（Ｎ＋１）の行列
【数６６】 に対して、所定の相似変換の演算を実行して得られる
（Ｎ＋２）×（Ｎ＋１）の行列Ｓ’に、上記行列Ｓ’の
各列が互いに直交するように所定の列ベクトルを（Ｎ＋
２）列目に加えることにより得られた（Ｎ＋２）×（Ｎ
＋２）の行列であって、上記転置行列ＱTは、次式のよ
うに転置行列ＰTと転置行列ＲTとに因数分解されて表さ
れる。
【数６７】ＱT＝ＲTＰT
【００６６】ここで、行列乗算器８０は、（ａ）アップ
サンプラ２１から出力される第１の処理信号ｙｈ
0（ｎ）と、乗算器８４から出力される反転された第２
の処理信号ｙｈ1（ｎ）と、上記信号ベクトルＶ4’とを
含む入力信号ベクトルとに対して上記転置行列ＰTを乗
算して、乗算結果の信号として、中間信号ベクトルＧｄ
と、２個の別の信号とを出力する行列乗算器８１と、
（ｂ）行列乗算器８１から出力される中間信号ベクトル
Ｇｄと２個の別の信号とを含む信号ベクトルに対して上
記転置行列ＲTを乗算して、乗算結果の信号として、再
生信号ｘｈ（ｎ）と、０である零再生信号と、上記再生
信号ベクトルＶ4とを出力する行列乗算器８２とを備え
る。
【００６７】なお、第２の実現法によるＱＭＦフィルタ
バンク回路においても、合成フィルタバンク２０におい
て元の入力信号ｘ（ｎ）と同じ再生信号ｈ（ｎ）を得る
ためには、「Ｆ0（ｚ）＝Ｈ0（ｚ）、Ｆ1（ｚ）＝−Ｈ1
（ｚ）、及びＨ1（ｚ）＝Ｈ0（−ｚ）が成立し、かつＨ
0（ｚ）Ｈ1（ｚ）＋Ｆ0（ｚ）Ｆ1（ｚ）が全域通過関数
である」という完全再構成条件が成立することが必要で
ある。
【００６８】以上説明したように構成することにより、
第１の実施形態の第２の実現法によるＱＭＦフィルタバ
ンク回路は、第１の実現法と同様の効果を有するととも
に、第１の実現法による回路に比較して回路構成が簡単
であるという特有の効果を有する。
【００６９】＜＜第１の実施形態の実施例＞＞次いで、
実施例とコンピュータによるシミュレーション結果につ
いて述べる。まず、第１の実現法である。因数分解され
た状態空間ＬＢＲ実現について述べる。
【００７０】まず最初に、以下の極・零点を持つ２８ｄ
Ｂの阻止域減衰量を有する５次のハーフバンド楕円ディ
ジタルフィルタの対について考察する。ここで、伝達関
数Ｈ1（ｚ）の極はＨ0（ｚ）の極と同じであり、また、
Ｈ1（ｚ）の零点はＨ0（ｚ）の零点の符号を反対にした
ものなので、Ｈ0（ｚ）の極・零点のみを示す。 （ａ）極は、±ｊ０．８９２９、±ｊ０．５６９５、０
に存在する。 （ｂ）零点は、−１、ｅｘｐ（±ｊ１．７７１５）、ｅ
ｘｐ（±ｊ２．１２８９）において存在する。 本明細書の最後に記載の付録Ａ、Ｂの結果を用いて、次
式のような直交ＬＢＲＳＳＤ因数分解行列を得る。
【数６８】 回転角等として、次の表１に示す値を得る。ここで、回
転角θijに対応する回転行列はＲijである。ただし、角
度はラジアン表示である。
【００７１】
【表１】 ─────────── ｓ０＝−０．１６２２ θ45＝２．７３８２ θ46＝０．５９５４ θ23＝２．２８５７ θ12＝０．６４１５ θ24＝２．６２９７ θ34＝０．７７４１ θ56＝１．６４７９ ───────────
【００７２】図６は、第１の実施形態の第１の実現法に
おいて、回転操作にＣＯＲＤＩＣアルゴリズムを用い
て、角度の量子化を６ビットとして、上記楕円ディジタ
ルフィルタによる直交ＬＢＲ２チャンネルフィルタバン
クを実現したときの係数量子化のないＨＰＦ、角度量子
化ＬＰＦ、角度量子化ＨＰＦ及び係数量子化のないＬＰ
Ｆの相対利得の周波数特性を示すグラフである。
【００７３】次に、バターワースディジタルフィルタに
対して、第１の実現法である因数分解されたＬＢＲ状態
空間実現行列について試した。５次のハーフバンドバタ
ーワース高域通過フィルタは、±ｊ０．７２６５，±ｊ
０．３２４９，０において極を有し、零点は全て＋１に
存在する。この場合、平面回転行列の抽出処理はケース
１のみを包含するだけであるため、得られるＢＲＳＳＤ
行列は簡単なものとなる。さらに、図４の構成ブロック
を使用して乗算器の数を節約することも可能である。
【数６９】
【００７４】ここで、Ｉ5は５×５の単位行列、Ｍ
ijは、６×６の単位行列のうちの（ｉ，ｉ），（ｉ，
ｊ），（ｊ，ｉ），（ｊ，ｊ）要素をそれぞれｃi，１
＋ｃi，ｃi−１，ｃiに置き換えた行列である。これは
図４に示す１乗算器セクションに対応する。ｃi等の値
は次式の通りである。
【数７０】ｓ0＝０．０５２８，
【数７１】ｃ1＝０．７４５７， ｃ2＝−０．８９３５， ｃ3＝０．９０４０， ｃ4＝−０．８５０６， ｃ5＝０．６１８０ である。
【００７５】図７は、第１の実施形態の第１の実現法に
おいて、このバターワースディジタルフィルタを６ビッ
トで係数量子化した直交ＬＢＲ２チャンネルフィルタバ
ンクを実現したときの係数量子化のないＨＰＦ、角度量
子化ＬＰＦ、角度量子化ＨＰＦ及び係数量子化のないＬ
ＰＦの振幅周波数特性を示すグラフである。図７から明
らかなように、−１（正規化周波数０．５に対応）にお
ける零点近傍で良好な特性が認められる。
【００７６】次に、発明した第２の実現法を用いて先の
楕円フィルタ及びバターワースフィルタを実現した。楕
円フィルタの場合、可制御正準形ＳＳＤ行列及び付録Ａ
を用いて数５５の形式を有するＢＲ ＳＳＤ行列を次式
のように得る。
【数７２】 これより数７２の直交Ｑ行列の次式のような因数分解を
得る。
【数７３】Ｑ＝ＰＲ12Ｒ26Ｒ13Ｒ24Ｒ35Ｒ47 ここで各回転行列Ｒijは次の表２に示す角度パラメータ
を有する。
【００７７】
【表２】 ──────────── θ12＝２．３５６２ θ13＝０．９５３１ θ35＝２．７５８３ θ26＝０．２３１４ θ24＝２．５３０９ θ47＝０．４２３５ ────────────
【００７８】
【数７４】 は置換行列である。
【００７９】図８は、第１の実施形態の第２の実現法に
おいて、回転操作にＣＯＲＤＩＣアルゴリズムを用いて
６ビットで角度量子化したときのハーフバンド直交２チ
ャンネルフィルタバンクを実現したときの係数量子化の
ないＨＰＦ、角度量子化ＬＰＦ、角度量子化ＨＰＦ及び
係数量子化のないＬＰＦの振幅周波数特性を示すグラフ
である。図８から明らかなように、回転操作の数は第１
の実現法より少ないが、周波数応答は角度量子化のもと
でも劣化が小さい。ここで、置換行列が存在するため、
構造は第１の実現法ほど並列化されていない。バターワ
ースディジタルフィルタも同様の方法を用いて実現し
た。その結果、この場合のＱ行列は次式の通りである。
【数７５】 行列Ｑは回転行列Ｒijに、表３に示す角度パラメータを
有して、次式のように因数分解される。
【数７６】Ｑ＝ＰＲ12Ｒ26Ｒ13Ｒ24Ｒ35Ｒ47
【００８０】
【表３】 ─────────── θ12＝０．７８５４ θ13＝１．１８７２ θ35＝２．８１６０ θ26＝０．０７４７ θ24＝０．７１０１ θ47＝３．０２６５ ───────────
【００８１】ここで、行列Ｐは数７４と同じ置換行列で
ある。
【００８２】図９は、第１の実施形態の第２の実現法に
おいて、回転操作にＣＯＲＤＩＣアルゴリズムを用いて
６ビットで角度量子化したときの、ハーフバンド直交２
チャンネルフィルタバンクを実現したときの係数量子化
のないＨＰＦ、角度量子化ＬＰＦ、角度量子化ＨＰＦ及
び係数量子化のないＬＰＦの振幅周波数特性を示すグラ
フである。
【００８３】最後に、発明した第１の実現法でも第２の
実現法でもＱＭＦの総合周波数応答は、係数量子化のも
とであっても依然として全域通過型のままであることを
強調しておく。これは直接形実現の場合にはあり得ない
ことである。図１０は、楕円フィルタを６ビットで係数
量子化したときの直接形及び直交形２チャンネルＱＭＦ
の振幅周波数特性を示すグラフである。図１０から明ら
かなように、係数量子化によりＱＭＦ総合振幅特性に歪
みを生じているのに対して、本発明による実現法ではそ
れがない。
【００８４】以上説明したように、本実施形態によれ
ば、ＩＩＲ形２チャンネルＱＭＦバンクを振幅歪みが無
いように構成できる。２つの直交型の因数分解された状
態空間実現回路を発明し、高度に並列化されたモジュー
ル方式の信号フローグラフを得た。両構造共に、基本的
な構成単位は、ＣＯＲＤＩＣアルゴリズムにより効果的
に実現可能な平面回転行列である。また、奇数次の低域
通過バターワースハーフバンドディジタルフィルタの場
合、１乗算器セクションを用いる場合においては、ＬＢ
Ｒ実現が特に簡単である。ハーフバンドディジタルフィ
ルタの実現は、分析フィルタに関するＢＲＳＳＤ行列の
スパース性を利用して誘導した。さらに、発明したフィ
ルタバンク回路は、係数量子化のもとでも良好な特性を
維持できる。
【００８５】従って、本実施形態によれば、従来例に比
較して回路が簡単であって、行列乗算器３１，３２，４
１，４２や乗算器３４，３５，４４，４５，４６など一
定の構造の小さい構成要素を組み合わせて構成するため
に、従来例に比較して回路が簡単であって、モジュール
化、並列化（又はパラレル化）、パイプライン化するこ
とができ、ＬＳＩ化又はＶＬＳＩ化することが容易であ
る分析フィルタバンク、合成フィルタバンク、及びＱＭ
Ｆフィルタバンク回路を提供することができる。また、
ディジタルフィルタの係数量子化や乗算後の丸め処理な
どの有限語長に起因する劣化に対する耐性が強いという
特有の効果がある。
【００８６】＜第２の実施形態＞図１３は、本発明に係
る第２の実施形態のＱＭＦフィルタバンク回路の構成を
示すブロック図であり、図１３において図１と同一のも
のは同一の符号を付しており、当該ＱＭＦフィルタバン
ク回路は、分析フィルタバンク１０ａと、合成フィルタ
バンク２０ａとからなる。第２の実施形態においては、
各フィルタ１２，１３，２３，２４の伝達関数は、偶数
次有理関数で表現され、第１の実施形態のそれらと区別
するために、ダッシュ（’）を付加している。また、第
２の実施形態では、回路構成の簡単化のために、第１の
実施形態における第２の実現法による構成方法のみを採
用する。すなわち、第２の実施形態は、第１の実施形態
における第２の実現法を、偶数次有理関数で表現された
伝達関数を有するＩＩＲ型ディジタルフィルタに適用し
たものである。
【００８７】図１３において、分析フィルタバンク１０
ａは、図１の分析フィルタバンク１０と比較して、分析
フィルタ１３とダウンサンプラ１５との間に、入力され
る信号を所定の単位時間だけ遅延して出力する遅延素子
１６を挿入したことを特徴とし、合成フィルタバンク２
０ａは、図１の合成フィルタバンク２０と比較して、ア
ップサンプラ２１と合成フィルタ２３との間に、入力さ
れる信号を所定の単位時間だけ遅延して出力する遅延素
子２６を挿入したことを特徴とする。第２の実施形態の
第２の実現法の分析フィルタバンク１０ａにおいては、
２つの伝達関数Ｈ0’（ｚ）とＨ1’（ｚ）がともに次数
Ｎの有界実伝達関数であり、Ｈ0’（ｚ）とＨ1’（ｚ）
の間にはＨ1’（ｚ）＝Ｈ0’（−ｚ）かつすべての正規
化角周波数ωに対して│Ｈ0’（ｅｘｐ（ｊω））│2＋
│Ｈ1’（ｅｘｐ（ｊω））│2＝１の関係を有する。ま
た、第２の実施形態の第２の実現法の合成フィルタバン
ク２０ａにおいては、２つの伝達関数Ｆ0’（ｚ）と
Ｆ1’（ｚ）がともに次数がＮの有界実伝達関数であ
り、Ｆ0’（ｚ）とＦ1’（ｚ）の間にＦ1’（ｚ）＝
Ｆ0’（−ｚ）かつすべての正規化角周波数ωに対して
│Ｆ0’（ｅｘｐ（ｊω））│2＋│Ｆ1’（ｅｘｐ（ｊ
ω））│2＝１の関係を有する。
【００８８】図１４は、図１３の分析フィルタバンク１
０ａの構成を示すブロック図であり、図１４において図
１１と同一のものについては同一の符号を付している。
図１４において、分析フィルタバンク１０ａは、（ａ）
入力される入力信号ｘ（ｎ）と、０である零入力信号
と、行列乗算器７０から出力されたＮ個の出力信号から
なる出力信号ベクトルＶ3を単位時間だけ遅延する遅延
素子７３を介して入力される複数Ｎ個の信号からなる信
号ベクトルＶ3’とを含む入力信号ベクトルに対して所
定の行列Ｑ’を乗算して、乗算結果の信号として、上記
出力信号ベクトルＶ3と、第１の出力信号ｙ0（ｎ）と、
第２の出力信号ｙ1（ｎ＋１）とを出力する行列乗算器
７０と、（ｂ）行列乗算器７０から出力される第２の出
力信号ｙ1（ｎ＋１）を上記単位時間だけ遅延して遅延
された第２の出力信号ｙ1（ｎ）を出力する遅延素子１
６と、（ｃ）行列乗算器７０から出力される第１の出力
信号ｙ0（ｎ）に対して１／２倍のレートのダウンサン
プリング処理を実行して処理後の第１のチャンネル信号
ｘ0（ｎ）を出力するダウンサンプラ１４と、（ｄ）遅
延素子１６から出力される遅延された第２の出力信号ｙ
1（ｎ）に対して１／２倍のレートのダウンサンプリン
グ処理を実行して処理後の第２のチャンネル信号ｘ
1（ｎ）を出力するダウンサンプラ１５とを備える。
【００８９】ここで、上記行列Ｑ’は、入力信号ｘ
（ｎ）を入力とする１入力２出力の伝達行列［Ｈ0’
（ｚ） Ｈ1’（ｚ）］Tを、
【数７７】［Ｈ0’（ｚ） Ｈ1’（ｚ）］T＝Ｃ（ｚＩN
−Ａ）-1Ｂ＋Ｄ と表わすことができる可制御正準形状態空間実現行列
Ａ，Ｂ，Ｃ，Ｄから構成される（Ｎ＋２）×（Ｎ＋１）
の行列
【数７８】 に対して、所定の相似変換の演算を実行して得られる
（Ｎ＋２）×（Ｎ＋１）の行列Ｓａに、上記行列Ｓａの
各列が互いに直交するように所定の列ベクトルを（Ｎ＋
２）列目に加えることにより得られた（Ｎ＋２）×（Ｎ
＋２）の行列であって、上記行列Ｑ’は、次式のように
行列Ｐ’と行列Ｒ’とに因数分解されて表される。
【数７９】Ｑ’＝Ｐ’Ｒ’
【００９０】ここで、図１４の行列乗算器７０は、
（ａ）入力信号ベクトルに対して上記行列Ｒ’を乗算し
て、乗算結果の信号として、Ｎ個の中間信号からなる中
間信号ベクトルＧｃと、２個の別の信号とを出力する行
列乗算器７１と、（ｂ）行列乗算器７１から出力される
中間信号ベクトルＧｃと２個の別の信号とに対して上記
行列Ｐ’を乗算して、乗算結果の信号として、上記出力
信号ベクトルＶ3と、上記第１の出力信号ｙ0（ｎ）と、
上記第２の出力信号ｙ1（ｎ＋１）とを出力する行列乗
算器７２とを備える。
【００９１】図１５は、図１３の合成フィルタバンク２
０ａの構成を示すブロック図であり、図１５において図
１２と同一のものについては同一の符号を付している。
図１５において、合成フィルタバンク２０ａは、（ａ）
入力される第１のチャンネル信号ｘ0’（ｎ）に対して
２倍のレートのアップサンプリング処理を実行して処理
後の第１の処理信号ｙｈ0（ｎ）を出力するアップサン
プラ２１と、（ｂ）入力される第２のチャンネル信号ｘ
1’（ｎ）に対して２倍のレートのアップサンプリング
処理を実行して処理後の第２の処理信号ｙｈ1（ｎ）を
出力するアップサンプラ２２と、（ｃ）アップサンプラ
２１から出力される第１の処理信号ｙｈ0（ｎ）を上記
単位時間だけ遅延して遅延された第１の処理信号ｙｈ0
（ｎ−１）を出力する遅延素子２６と、（ｄ）遅延素子
２６から出力される遅延された第１の処理信号ｙｈ
0（ｎ−１）と、アップサンプラ２２から出力される第
２の処理信号ｙｈ1（ｎ）と、行列乗算器８０から出力
されたＮ個の再生信号からなる再生信号ベクトルＶ4を
単位時間だけ遅延する遅延素子８３を介して入力される
複数Ｎ個の信号からなる信号ベクトルＶ4’とを含む入
力信号ベクトルとに対して所定の転置行列Ｑ’Tを乗算
して、乗算結果の信号として、再生信号ｘｈ（ｎ）と、
０である零再生信号と、上記再生信号ベクトルＶ4とを
出力する行列乗算器８０とを備える。
【００９２】ここで、上記転置行列Ｑ’Tは、再生信号
ｘｈ（ｎ）を出力とする２入力１出力の伝達行列
［Ｆ0’（ｚ） Ｆ1’（ｚ）］を、
【数８０】［Ｆ0’（ｚ） Ｆ1’（ｚ）］＝Ｃ’（ｚＩ
N−Ａ’）-1Ｂ’＋Ｄ’ と表わすことができる可制御正準形状態空間実現行列
Ａ’，Ｂ’，Ｃ’，Ｄ’から構成される
【数８１】 に対して、所定の相似変換の演算を実行して得られる
（Ｎ＋２）×（Ｎ＋１）の行列Ｓａ’に、上記行列Ｓ
ａ’の各列が互いに直交するように所定の列ベクトルを
（Ｎ＋２）列目に加えることにより得られた（Ｎ＋２）
×（Ｎ＋２）の行列であって、上記転置行列Ｑ’Tは、
次式のように転置行列Ｒ’Tと転置行列Ｐ’Tとに因数分
解されて表される。
【数８２】Ｑ’T＝Ｒ’TＰ’T
【００９３】ここで、図１５の行列乗算器８０は、
（ａ）遅延素子２６から出力される遅延された第１の処
理信号ｙｈ0（ｎ−１）と、アップサンプラ２２から出
力される第２の処理信号ｙｈ1（ｎ）と、上記信号ベク
トルＶ4’とを含む入力信号ベクトルとに対して上記転
置行列Ｐ’Tを乗算して、乗算結果の信号として、中間
信号ベクトルＧｄと、２個の別の信号とを出力する行列
乗算器８１と、（ｂ）行列乗算器８１から出力される中
間信号ベクトルＧｄと２個の別の信号とを含む信号ベク
トルに対して上記転置行列Ｒ’Tを乗算して、乗算結果
の信号として、再生信号ｘｈ（ｎ）と、０である零再生
信号と、上記再生信号ベクトルＶ 4とを出力する行列乗
算器８２とを備える。
【００９４】第２の実施形態においても、第１の実施形
態と同様に、合成フィルタバンク２０ａの再生信号ｘｈ
（ｎ）として、分析フィルタバンク１０ａへの入力信号
ｘ（ｎ）と同一の信号を得るためには、「Ｆ0’（ｚ）
＝Ｈ0’（ｚ）、Ｆ1’（ｚ）＝Ｈ1’（ｚ）、及びＨ1’
（ｚ）＝Ｈ0’（−ｚ）が成立し、かつＨ0’2（ｚ）＋
Ｈ1’2（ｚ）が全域通過関数である」という完全再構成
条件が成立することが必要である。
【００９５】以下、第２の実施形態の場合を例にとり、
ＱＭＦフィルタバンク回路の構成方法について詳述す
る。次数Ｎの電力相補型フィルタの場合（Ｈ０（ｚ）及
びＨ１（ｚ）の場合）、列直交性の（Ｎ＋２）×（Ｎ＋
１）ＳＳＤ行列Ｓが存在する（従来技術文献６参
照。）。数３９から、ＳＳＤ行列Ｓはスパース行列（ゼ
ロ要素を多く有している。）であると考えられる。解り
やすく説明するため、フィルタの次数が４である特定例
を挙げて新たな実現法の説明を展開する。伝達行列［Ｈ
0（ｚ） Ｈ1（ｚ）］Ｔを有する１入力２出力の分析フ
ィルタのコントローラ基準形式のＳＳＤ行列Ｓcは、次
式で表される。
【数８３】
【００９６】ここで、雑音行列を
【数８４】 とおき、ここで、Ａc及びＣcはそれぞれ状態行列、出力
行列であって、一例では、
【数８５】
【数８６】 である。
【００９７】雑音行列Ｗcのコレスキー（Ｃｈｏｌｅｓ
ｋｙ）ファクタＴcを相似変換行列としてＳcに適用する
と、列直交実現行列Ｓが得られる（従来技術文献６参
照。）。ファクタＴｃとその逆数が次式のような構造で
あることは容易に証明できる。
【数８７】 ここで、ｘの値はゼロではない。そして、最終的に得ら
れる列直交ＳＳＤ行列Ｓは、次のような形式のものであ
る。
【数８８】
【００９８】ここで、６列目に対して所定の列ベクトル
を加えることにより、行を直交化することができる。こ
れは、Ｓ行列のＱＲ分解によって実現可能であり、最終
的に直交因子Ｑは次のような形式となる。
【数８９】 上記数８９の最後の式は、ガウスの消去法を使用して求
めることができる。ここで、Ｒijは平面ｉ及びｊのみに
作用する平面回転又は反転である。すなわち、これは平
面回転又は反転がそれぞれ、
【数９０】 又は
【数９１】 で置換される要素（ｉ，ｉ），（ｉ，ｊ），（ｊ，
ｉ），（ｊ，ｊ）を除いて基本的に単位行列である。行
列Ｑは、２入力２出力の無損失有界実（ＬＢＲ）伝達行
列に直交するＳＳＤ行列と見ることができるため、２番
目の入力信号（Ｑの最終列に結合している。）を０に設
定すれば所望の実現が得られる。
【００９９】ここで、隣接するノードでできるだけ多く
の回転を起こさせ、次式の恒等式
【数９２】Ｒij＝Ｐi(j-1)Ｒ(j-1)jＰi(j-1) を使って、すべての置換行列を結合してＳＳＤ行列の出
力で１つにまとめることにより信号フローグラフを可能
な限り並列にすることが可能である。数９２で、Ｐ
i(j-1)は平面ｉと平面ｊ−１のみに作用する置換行列で
ある。図１４は、結果として得られるフローグラフであ
る。ここで、Ｒ’行列は平面回転数の積で構成されてい
る。この場合、回転数は５であり、一般の次数Ｎの分解
構造は保存され、回転数はＮ＋１となる。合成フィルタ
バンクは、図１５に示すように図１４の信号フローグラ
フの転置によって導き出すことができる。
【０１００】＜＜第２の実施形態の実施例＞＞次いで、
一例を示す。次のような極及び零点（Ｈ1（ｚ）の極は
Ｈ0（ｚ）と同一でありその零点はＨ0（ｚ）の場合の反
対符号であるため、ここではＨ0（ｚ）の場合しか提示
していない。）を有する５０ｄＢの阻止域減衰量をもつ
６次楕円ハーフバンドフィルタについて考える。 極：±ｊ０．８５３６、±ｊ０．５５５６、±ｊ０．１
９７３。 零点：ｅｘｐ（±ｊ２．２４２４）、ｅｘｐ（±ｊ２．
７８３８）、ｅｘｐ（±ｊ１．９９６９）。
【０１０１】数８９の形のＬＢＲ ＳＳＤ行列は、伝達
行列の可制御正準形実現、付録Ａの直交化過程、及び次
のような対応する直交化Ｑ行列の因数分解を用いて見つ
けることができる。
【数９３】Ｑ＝ＰＲ16Ｒ67Ｒ12Ｒ56Ｒ23Ｒ45Ｒ28 ここで、
【数９４】 であり、また、行列Ｒijは、反転行列Ｒ16及びＲ23を除
いて、角度θ16＝４５゜、θ67＝５．３６９４゜、θ12
＝−６８．２４１３゜、θ56＝４６．０２００゜、θ23
＝−１１８．４１３６゜、θ45＝１６２．０００１゜、
θ28＝−１２．２２４１゜の平面回転行列である。
【０１０２】図１６は、第２の実施形態の第２の実現法
において、６ビット角度量子化を使用したディジタルフ
ィルタを備えたＱＭＦフィルタバンク回路の振幅周波数
特性を示す。図１６から明らかなように、同一の量子化
ビット数の下では、従来技術文献１において開示された
従来例の全域通過ブロックを用いた回路の周波数応答よ
り感度特性が良好であるという利点がある。
【０１０３】第２の実施形態は、ＩＩＲ型ディジタルフ
ィルタを備えた２チャネルＱＭＦフィルタバンクを、振
幅ひずみのないように構成されたものである。フィルタ
の実現は、直交スパース疎状態空間行列の単純な平面回
転又は反転への因数分解を基礎としている。この回転や
反転は、公知のＣＯＲＤＩＣアルゴリズムによって効果
的に実現可能である。従って、第２の実施形態によれ
ば、第１の実施形態と同様の効果を有する。すなわち、
第２の実施形態によれば、偶数次伝達関数であっても、
従来例に比較して回路が簡単であって、モジュール化、
並列化（又はパラレル化）、パイプライン化することが
でき、ＬＳＩ化又はＶＬＳＩ化することが容易である分
析フィルタバンク、合成フィルタバンク、及びＱＭＦフ
ィルタバンク回路を提供することができる。また、ディ
ジタルフィルタの係数量子化や乗算後の丸め処理などの
有限語長に起因する劣化に対する耐性が強いという特有
の効果がある。
【０１０４】＜応用例＞上述の第１と第２の実施形態の
ＱＭＦフィルタバンク回路を、図１７及び図１８のシス
テムに適用してもよい。図１７は、８個のバンドの伝送
路を用いて伝送する公知の対称な８分割システムであ
り、分析フィルタバンク回路１００と合成フィルタバン
ク回路２００とからなる。図１８は、４個のバンドの伝
送路を用いて伝送する公知のオクターブ分割システムで
あり、分析フィルタバンク回路１００と合成フィルタバ
ンク回路２００とからなる。図１７と図１８では、図１
のフィルタバンク回路を用いているが、図１３のフィル
タバンク回路を使うこともできる。これらは混用しても
よいが、対となる分析フィルタバンク回路と合成フィル
タバンク回路の伝達関数の次数は一致する必要がある。
【０１０５】＜付録Ａ＞伝達関数Ｈ0（ｚ）を実かつ最
小のＢＲ伝達関数とすると、ＬＢＲ補助定理（従来技術
文献６参照。）により、
【数９５】ＳTＳ≦Ｉ であるようなＢＲＳＳＤ行列Ｓが存在する。ここでは、
こうした行列を得る方法を明らかにする。伝達関数Ｈ0
（ｚ）とＨ1（ｚ）は同一の極を有した電力相補型ディ
ジタルフィルタ対とする。１入力２出力システムのＳＳ
Ｄ行列Ｓddを求める。行列Ｓddは次式のような形式を有
する。
【数９６】
【０１０６】ここで、行列Ｃddと行列Ｄddは次式で表さ
れる。
【数９７】
【数９８】
【０１０７】また、行列Ａ、Ｂ、Ｃ、Ｄは行列Ｓの場合
と同一である。また、行列Ｃｈは数３４から幾つかの要
素の符号を反転することを除いて、行列Ｃに等しい、状
態空間ベクトルから第２出力への結合行列である。Ｄｈ
＝±Ｄは、入力から第２の出力への結合係数である。可
制御正準形ＳＳＤにおいては、行列Ａ及びＢが「擬似的
にスパース性」、つまり、多くの０の要素を有する。こ
のことを、本実施形態において示された第２の実現法の
導出に用いる。そして、従来技術文献６から、
【数９９】 のように、対称正定値行列Ｐが存在し、事実、それは、
リャプノフ方程式
【数１００】ＡTＷＡ＋ＣddTＣdd＝Ｗ を満足する単位雑音利得行列に対応する。この行列は次
式の無限総和の恒等式
【数１０１】 の近似を用いて計算することができる。
【０１０８】次に、対称正定値行列Ｗは、
【数１０２】Ｗ＝ＴTＴ のようにコレスキーファクタＴを用いて分解できる。そ
の結果、新たなＳＳＤ行列を次式のように得る。
【数１０３】
【０１０９】ここで、Ｉは２×２単位行列である。数１
０３は、同一の伝達行列を表し、さらに互いに直交であ
り、すなわち
【数１０４】ＳdTＳd＝Ｉ である。いま、行列Ｓの最後の列（第２の入力への結合
ベクトル）を消去すれば、
【数１０５】ＳTＳ≦Ｉ を満足する、伝達関数Ｈ0（ｚ）のＢＲＳＳＤ行列が得
られることが簡単に立証される。
【０１１０】＜付録Ｂ＞Ｎ次のＢＲ伝達関数Ｈ0（ｚ）
及び付録Ａにおいて導出されたＨ0（ｚ）の（Ｎ＋１）
次ＢＲＳＳＤ行列Ｓが与えられており、
【数１０６】Ｈ0（ｅｘｐ（ｊωi））＝ｅｘｐ（ｊ
αi） であるようなＮ個の周波数ωｉ及び位相αｉが存在する
と仮定して（バターワース、チェビチェフ、楕円の各フ
ィルタにあてはまる。）、第１の実現法におけるケース
１〜３の分解が可能であることを以下に示す。まず、証
明過程で使用する幾つかの準備的な事柄を与える。
【０１１１】系１：
【数１０７】Ｈ0（ｚ0）＝ｚ0 であるための必要十分条件は、ｚ0が伝達関数Ｈ0（ｚ）
のＳＳＤ行列
【数１０８】 の固有値であり、すなわち、
【数１０９】 であり、さらに
【数１１０】ｖ＝（ｚ0Ｉ−Ａ）-1Ｂ 及び
【数１１１】ＣTｖ＋Ｄ＝ｚ0 であることである。証明 ：従来技術文献１０「R.A.Roberts and C. T. Mull
is,"Digital Signal Processing",Addison-Wesley,198
7」参照。
【０１１２】系２：
【数１１２】ＳTＳ≦Ｉ⇔ＳＳT≦Ｉ証明 ：これは行列Ｓの固有値分解を行い、行列ＳTＳの
固有値の絶対値が必ず１以下でなければならないことか
らわかる。
【０１１３】系３：
【数１１３】ＳTＳ≦Ｉ及びＳｅN+1＝ｅN+1 （ここで、ｅN+1は（Ｎ＋１）×（Ｎ＋１）単位行列の
最終列である。）であれば、Ｓの最終行もまた（Ｎ＋
１）×（Ｎ＋１）単位行列の最終行である。すなわち
【数１１４】
【０１１４】証明：
【数１１５】 とおく。ここで、上記系２より、
【数１１６】 ｅN+1 TＳＳTｅN+1＝ｘTｘ＋１≦ｅN+1 TｅN+1＝１ であり、従って、
【数１１７】ｘTｘ＝０⇔ｘ＝０ が成立する。
【０１１５】系４：もし
【数１１８】ＳTＳ≦Ｉ でかつ Ｓ［ｅN ｅN+1］＝［ｅN ｅN+1］Ｒ12 （ここで、行列要素ｅN及びｅN+1は（Ｎ＋１）×（Ｎ＋
１）単位行列のそれぞれの終わりの２列であり、Ｒ12は
任意の２×２平面回転行列である。）とすると、先の系
３における結果と同様に行列Ｓは次の形式を有する。
【数１１９】 証明：先の系３の場合と同様である。
【０１１６】系５：Ｌ×Ｌの次元を有する直交行列Ｒ1L
は次式のように表される。
【数１２０】Ｒ1L＝Ｒ1(L-1)Ｒ(L-1)LＲ1(L-1) ここで、各Ｒijは同一次元の直交回転行列である。証明 ：上記系５はガウスの消去法から明らかである。
【０１１７】系６：行列ＳをＢＲＳＳＤ行列とし、行列
Ｓ’を次式で表されるようなもう１つのＳＳＤ行列
【数１２１】 とし、行列Ｒが任意の直交行列であるとすると、行列
Ｓ’は同一伝達関数の等価ＢＲＳＳＤ行列である。証明 ：Ｓ’TＳ'及びＳTＳ（Ｔが上付（転置を表す））
が同一の固有値を有している点を注意すれば証明可能で
ある。
【０１１８】系７：行列Ｓを次式のような
【数１２２】Ｓｐ＝ｅｘｐ（ｊω0）ｐ，（ω0≠０，
π） のようなＢＲＳＳＤ行列Ｓとする（ここで、ｐは複素ベ
クトルである）。ｐの実数部と虚数部とは互いに直交
し、同一の長さを有する。従って、適当なスケーリング
によりそれらは正規直交である。証明 ：付録Ａの結果から、１入力２出力のＳＳＤ行列Ｓ
ｄ
【数１２３】 は直交し、
【数１２４】 である。転置共役
【数１２５】 ｐ†・ＳdTＳdｐ＝ｐ†・ｐ＝ｐ†・ｐ＋ｐ†・ｘｘTｐ を利用すると、
【数１２６】ｘＴｐ＝０ であり、次式を得る。
【数１２７】
【０１１９】ここで、数１２７の転置を取ると、
【数１２８】 ｐTＳdTＳdｐ＝ｐTｐ＝ｅｘｐ（ｊ２ω0）ｐTｐ であり、また
【数１２９】ω０≠０，π であるため、
【数１３０】ｐTｐ＝ｐr Tｐr−ｐi Tｐi＋２ｊｐr Tｐi＝
０ ここで、ｐr及びｐiはそれぞれ、ｐの実数部及び虚数部
である。
【０１２０】系８：行列Ｓを次式のように、
【数１３１】 ＢＲＳＳＤ行列とし、ここで、ｐiは次式で示されるよ
うに、
【数１３２】 ｍi×２の次元を有する任意の実行列であり、行列Ｒiは
２×２の任意直交行列とすると、
【数１３３】ｐTｐ＝ｑTｑ である。この関係は右側のｐ及びｑに対して逆行列が存
在する行列を乗算したとしても、成立する。
【０１２１】証明：ｐの２列がそれぞれ、複素ベクトル
ｐcの実数部及び虚数部を表すとする。行列Ｓが実であ
るため、ｑに対する複素数表現は次式で表される。
【数１３４】 ここで、ｐciはｐiの複素数表現であり、ωiは行列Ｒi
の回転角である。
【数１３５】ｐc†・ｐc＝ｑc†・ｑc ということは容易に証明できる。次式の付録Ａの拡張さ
れた１入力２出力のシステムの直交ＳＳＤ行列
【数１３６】 と、前述の関係（共役転置を取ること）を用いることに
より、
【数１３７】ｘｐc＝０ を簡単に示すことができる。
【０１２２】次いで、転置をとることにより、
【数１３８】ｐc†ｐc＝ｑc†ｑc とともに
【数１３９】ｐc Tｐc＝ｑc Tｑc が示される。これは実数領域では、
【数１４０】ｐTｐ＝ｑTｑ と等価である（証明終）。
【０１２３】次いで、以上の準備のもと、第１の実現法
におけるケース１の分解（数４９）の証明を開始する。
伝達関数Ｈ0（１）＝１であることから、系１により、
また、与えられたＢＲＳＳＤ行列Ｓ’に対して、
【数１４１】Ｓ’ｐ＝ｐ となるような行列Ｓ’の実の固有ベクトルｐが存在する
（ｚ＝１は伝達関数Ｈ0（ｚ）においてＨ0（１）＝１と
なる点である。）。ｐをスケーリングした後、直交行列
Ｒの最後の列がｐであるような直交行列Ｒを求めること
ができる。従って、
【数１４２】Ｓ'ＲｅN+1＝ＲｅN+1 である。
【０１２４】次に、行列Ｒを因数分解し、系５に従え
ば、
【数１４３】Ｓ’Ｒ1NＲN(N+1)Ｒ’1NｅN+1＝Ｒ1NＲ
N(N+1)Ｒ’1NｅN+1 を得る。行列Ｒ1N TＳ'Ｒ1Nは、伝達関数Ｈ0（ｚ）及び
ＢＲ性の両方を不変とする相似変換である（系６によ
る）。また、
【数１４４】Ｒ'1NｅN+1＝ｅN+1 であることに留意し、系３を適用すると、次式の所望の
結果を得る。
【数１４５】 ただし、行列Ｓは次式で表わされる。
【数１４６】Ｓ＝Ｒ1N TＳ’Ｒ1N
【０１２５】次に、第１の実現法におけるケース２の分
解（数５０）を取り扱う。
【数１４７】Ｈ0（ｅｘｐ（ｊωi））＝ｅｘｐ（ｊ
ωi） を仮定すれば、ＢＲＳＳＤ行列Ｓ”は複素固有ベクトル
ｐである固有値ｅｘｐ（ｊωi）を有する。系７を適用
すれば、
【数１４８】 Ｓ'Ｒ［ｅN ｅN+1］＝Ｒ［ｅN ｅN+1］ＲN(N+1) が得られる。ここで、行列Ｒの最後の２列はそれぞれｐ
の実数部及び虚数部に対応する。この場合、ｐの虚数部
の最終要素は０に等しく（系１の結果を参照。）、また
系５から行列Ｒの特別な因数分解、すなわち
【数１４９】Ｒ＝Ｒ1NＲ(N-1)(N+1)Ｒ1(N-1) が導かれる。この場合、
【数１５０】Ｒ1(N-1)［ｅN ｅN+1］＝［ｅN ｅN+1］
であり、また、上述の通り、
【数１５１】Ｓ＝Ｒ1N TＳ'Ｒ1N がＢＲ性を保存する相似変換であることに留意すれば、
系４を適用後に最終結果である次式を得ることができ
る。
【数１５２】
【０１２６】最後に、第１の実現法のケース３
【数１５３】 Ｈ0（ｅｘｐ（ｊωi））＝ｅｘｐ（ｊα），α≠０，π における分解（数６１）について証明する。ここで、ω
ｉ及びαの両方は０、πでないものとする。伝達関数Ｈ
0（ｚ）に対してあるＢＲＳＳＤ行列Ｓ’を与えると、
次式を得る。
【数１５４】 ここで、
【数１５５】 ｐ＝［ｅｘｐ（ｊω1）Ｉ−Ａ］-1Ｂ＝ｐr＋ｊｐi である。ここで、ｐr及びｐiはそれぞれ、ｐの実数部及
び虚数部である。そして、数１５４と等価な式を得る。
【数１５６】
【０１２７】ここで、
【数１５７】 は（Ｎ＋１）×２の実行列である。また、Ｒiは系８の
定義通りであり、Ｒαは回転角αの回転行列である。数
１５７の行列の最初のＮ列を三角化して（例えば、ＱＲ
分解手法による）、次式を得る。
【数１５８】 ここで、Ｒ1NはＮ×Ｎの直交行列、０は（Ｎ−２）×２
の零行列、Ｔ1は２×２の下三角行列
【数１５９】 である。数１５８を数１５６に代入し、
【数１６０】 がＢＲ属性を保存する有効な相似変換であることに留意
して以下の式を得る。
【数１６１】
【０１２８】次いで、次式に関してＱＲ分解を行う。
【数１６２】 ここで、行列Ｒ1(N+1)は直交（Ｎ＋１）×（Ｎ＋１）因
数であり、ｒは行列Ｒ1(N+1)の最後の２列からなる直交
行列、行列Ｔ2は２×２の下三角行列
【数１６３】 である。行列Ｔ2の逆行列が存在するであると仮定し、
数１６１の両辺に対して行列Ｔ2 -1を乗算すると、次式
が得られる。
【０１２９】
【数１６４】 ここで、
【数１６５】 は行列Ｔ1又はＴ2と同形式の２×２の三角行列であり、
（数１６５が三角行列の積である理由による）、
【数１６６】Ｍ2＝Ｔ1ＲiＴ2 -1， ｘ1＝［１ ０］Ｔ2 -1＝［ｔ21 -1 ０］ ｘ2＝［１ ０］ＲαＴ２ −１ であり、ｘ１とｘ2は、１×２のベクトルである。数１
６２から、２列で構成された行列
【数１６７】 は直交しているが、２列目が非零要素が１つしかない
（ｍ3）ため、対応する要素ｍ2は必ずゼロであり、また
行列Ｍ1は対角行列でなければならないことがわかる。
【０１３０】さらに、系８から数１６４の第２項もまた
直交する。すなわち、
【数１６８】Ｍ1 TＭ1＋ｘ1 Tｘ1＝Ｍ2 TＭ2＋ｘ2 Tｘ2 である。さらに、１×２のベクトルであるｘ1及びｘ
2は、
【数１６９】ｘ1ｘ1 T＝ｘ2ｘ2 T を満足し、従って、
【数１７０】ｘ2Ｒx T＝ｘ1 である平面回転行列Ｒx Tが存在する。同様に
【数１７１】ＲyＭ2Ｒx T＝Ｍ1 であるような平面回転Ｒyの存在も導くことができる
（先の３つの関係を使用する。）。
【０１３１】最後に今までの結果を要約すると、
【数１７２】 のような、
【数１７３】Ｈ0（ｅｘｐ（ｊωi））＝ｅｘｐ（ｊα） のときの伝達関数Ｈ0（ｚ）のＢＲＳＳＤ行列Ｓ”が存
在し、ここで、上記数１７２は、次式で書き換えられ
る。
【数１７４】
【０１３２】ここで、行列Ｒ(N-1)Nは平面Ｎ−１と平面
Ｎにのみ作用する平面回転行列であって、行列Ｒyと同
一回転角を有する。上記数１７４は、ＢＲＳＳＤ行列Ｒ
(N-1) NＳ”が系１によって単位円上に固定点Ｈ0（ｅｘ
ｐ（ｊβ））＝ｅｘｐ（ｊβ）となる点βを有し、回転
行列Ｒxにより決定された角度を有する異なるＢＲ関数
を表していることを意味する。従って、ケース２の結果
は使用可能であり、直交的に因数分解されたＳＳＤ行列
Ｓ
【数１７５】 が得られる。
【０１３３】
【発明の効果】以上詳述したように本発明に係る請求項
１記載の分析フィルタバンクにおいては、入力される入
力信号ｘ（ｎ）を２分配して、分配された一方の入力信
号ｘ（ｎ）を遅延演算子ｚ-1の逆数ｚの奇数次有理関数
で表現された伝達関数Ｈ0（ｚ）を有するＩＩＲ型低域
通過ディジタルフィルタにより低域ろ波した後、１／２
倍のレートのダウンサンプリング処理を実行して第１の
チャンネル信号ｘ0（ｎ）を出力する一方、分配された
他方の入力信号ｘ（ｎ）をｚの奇数次有理関数で表現さ
れた伝達関数Ｈ1（ｚ）を有するＩＩＲ型高域通過ディ
ジタルフィルタにより高域ろ波した後、１／２倍のレー
トのダウンサンプリング処理を実行して第２のチャンネ
ル信号ｘ1（ｎ）を出力し、上記２つの伝達関数Ｈ
0（ｚ）とＨ1（ｚ）はともに次数ｍで同一の極を持つ有
界実伝達関数である分析フィルタバンクにおいて、入力
される入力信号ｘ（ｎ）と、第１の行列乗算手段から出
力されたｍ個の出力信号からなる出力信号ベクトルＶ1
を単位時間だけ遅延する第１の遅延素子を介して入力さ
れる複数ｍ個の信号からなる信号ベクトルＶ1’とを含
む入力信号ベクトルに対して所定の行列Ｓを乗算して、
中間信号ｇａ（ｎ）を出力するとともに、乗算結果の信
号として、第１の出力信号ｙ0（ｎ）と、上記出力信号
ベクトルＶ1とを出力する第１の行列乗算手段と、上記
第１の行列乗算手段から出力される第１の出力信号ｙ0
（ｎ）に対して１／２倍のレートのダウンサンプリング
処理を実行して処理後の第１のチャンネル信号ｘ
0（ｎ）を出力する第１のダウンサンプラと、上記第１
の行列乗算手段から出力される中間信号ｇａ（ｎ）に対
して所定の乗算係数Ａ35を乗算して、乗算結果の第２の
出力信号ｙ1（ｎ）を出力する第１の乗算器と、上記第
１の乗算器から出力される第２の出力信号ｙ1（ｎ）に
対して１／２倍のレートのダウンサンプリング処理を実
行して処理後の第２のチャンネル信号ｘ1（ｎ）を出力
する第２のダウンサンプラとを備え、上記行列Ｓは、Ｓ
TＳ≦Ｉm+1を満足する上記伝達関数Ｈ0（ｚ）の状態空
間実現行列Ｅ，ｆ，ｇ，ｈから数１５のように構成さ
れ、上記状態空間実現行列Ｅ，ｆ，ｇ，ｈは上記伝達関
数Ｈ0（ｚ）と、数１６の関係を持ち、数１７のように
因数分解されて表され、ここで、Ｉm+1は（ｍ＋１）×
（ｍ＋１）の単位行列、Ｉmはｍ×ｍの単位行列であ
り、上記乗算定数Ａ35は√（１−ｓ0 2）に実質的に等し
い。従って、従来例に比較して回路が簡単であって、行
列乗算手段や乗算器など一定の構造の小さい構成要素を
組み合わせて構成するために、従来例に比較して回路が
簡単であって、モジュール化、並列化（又はパラレル
化）、パイプライン化することができ、ＬＳＩ化又はＶ
ＬＳＩ化することが容易である分析フィルタバンクを提
供することができる。また、ディジタルフィルタの係数
量子化や乗算後の丸め処理などの有限語長に起因する劣
化に対する耐性が強いという特有の効果がある。
【０１３４】また、請求項２記載の分析フィルタバンク
においては、請求項１記載の分析フィルタバンクにおい
て、上記第１の行列乗算手段は、上記入力信号ベクトル
に対して行列Ｒ1を乗算して、乗算結果の信号として、
上記中間信号ｇａ（ｎ）を第１の乗算器に出力するとと
もに、ｍ個の中間信号からなる中間信号ベクトルＧａと
を出力する第２の行列乗算手段と、上記第２の行列乗算
手段から出力される中間信号ｇａ（ｎ）に対して所定の
乗算定数Ａ34＝ｓ0を乗算して、乗算結果の信号を出力
する第２の乗算器と、上記第２の乗算器から出力される
乗算結果の信号と、上記第２の行列乗算手段から出力さ
れる中間信号ベクトルＧａとを含む信号ベクトルに対し
て行列Ｒ2を乗算して、乗算結果の信号として、第１の
出力信号ｙ0（ｎ）と、上記出力信号ベクトルＶ1とを出
力する第３の行列乗算手段とを備える。従って、従来例
に比較して回路が簡単であって、行列乗算手段や乗算器
など一定の構造の小さい構成要素を組み合わせて構成す
るために、従来例に比較して回路が簡単であって、モジ
ュール化、並列化（又はパラレル化）、パイプライン化
することができ、ＬＳＩ化又はＶＬＳＩ化することが容
易である分析フィルタバンクを提供することができる。
また、ディジタルフィルタの係数量子化や乗算後の丸め
処理などの有限語長に起因する劣化に対する耐性が強い
という特有の効果がある。
【０１３５】本発明に係る請求項３記載の合成フィルタ
バンクにおいては、入力される第１のチャンネル信号ｘ
0’（ｎ）に対して２倍のレートのアップサンプリング
処理を実行した後、遅延演算子ｚ-1の逆数ｚの奇数次有
理関数で表現された伝達関数Ｆ0（ｚ）を有するＩＩＲ
型低域通過ディジタルフィルタにより低域ろ波する一
方、入力される第２のチャンネル信号ｘ1’（ｎ）に対
して２倍のレートのアップサンプリング処理を実行した
後、ｚの奇数次有理関数で表現された伝達関数Ｆ
1（ｚ）を有するＩＩＲ型高域通過ディジタルフィルタ
により高域ろ波し、上記低域ろ波された信号と上記高域
ろ波された信号とを合成して再生信号ｘｈ（ｎ）として
出力し、上記２つの伝達関数Ｆ0（ｚ）とＦ1（ｚ）はと
もに次数ｍで同一の極を持つ有界実伝達関数である合成
フィルタバンクにおいて、入力される第１のチャンネル
信号ｘ0’（ｎ）に対して２倍のレートのアップサンプ
リング処理を実行して処理後の第１の処理信号ｙｈ
0（ｎ）を出力する第１のアップサンプラと、入力され
る第２のチャンネル信号ｘ1’（ｎ）に対して２倍のレ
ートのアップサンプリング処理を実行して処理後の第２
の処理信号ｙｈ1（ｎ）を出力する第２のアップサンプ
ラと、上記第２のアップサンプラから出力される第２の
処理信号ｙｈ1（ｎ）に対して所定の乗算係数−Ａ46を
乗算して、乗算結果の中間信号ｇｂ（ｎ）を出力する第
３の乗算器と、上記第１のアップサンプラから出力され
る第１の処理信号ｙｈ0（ｎ）と、第４の行列乗算手段
から出力されたｍ個の再生信号からなる再生信号ベクト
ルＶ2を単位時間だけ遅延する第２の遅延素子を介して
入力される複数ｍ個の信号からなる信号ベクトルＶ2’
とを含む入力信号ベクトル、及び上記第２のアップサン
プラから出力された中間信号ｇｂ（ｎ）に対して所定の
転置行列ＳTを乗算して、乗算結果の信号として、再生
信号ｘｈ（ｎ）と、上記再生信号ベクトルＶ2とを出力
する第４の行列乗算手段とを備え、上記転置行列Ｓ
Tは、ＳＳT≦Ｉm+1を満足する上記伝達関数Ｆ0（ｚ）の
状態空間実現行列ＥT，ｇT，ｆT，ｈから、数１８のよ
うに構成され、上記状態空間実現行列ＥT，ｇT，ｆT，
ｈは上記伝達関数Ｆ0（ｚ）と、数１９の関係を持ち、
数２０のように因数分解されて表され、ここで、Ｉm+1
は（ｍ＋１）×（ｍ＋１）の単位行列、Ｉはｍ×ｍの単
位行列であり、上記乗算定数−Ａ46は−√（１−ｓ0 2）
に実質的に等しい。従って、従来例に比較して回路が簡
単であって、行列乗算手段や乗算器など一定の構造の小
さい構成要素を組み合わせて構成するために、従来例に
比較して回路が簡単であって、モジュール化、並列化
（又はパラレル化）、パイプライン化することができ、
ＬＳＩ化又はＶＬＳＩ化することが容易である分析フィ
ルタバンクを提供することができる。また、ディジタル
フィルタの係数量子化や乗算後の丸め処理などの有限語
長に起因する劣化に対する耐性が強いという特有の効果
がある。
【０１３６】また、請求項４記載の合成フィルタバンク
においては、請求項３記載の合成フィルタバンクにおい
て、上記第４の行列乗算手段は、上記第１のアップサン
プラから出力される第１の処理信号ｙｈ0（ｎ）と、上
記信号ベクトルＶ2’とを含む入力信号ベクトルに対し
て所定の転置行列Ｒ2 Tを乗算して、乗算結果の信号とし
て、中間信号ｇｃ（ｎ）と、中間信号ベクトルＧｂとを
出力する第５の行列乗算手段と、上記第５の行列乗算手
段から出力される中間信号ｇｃ（ｎ）に対して所定の乗
算定数Ａ44＝ｓ0を乗算して、乗算結果の信号を出力す
る第４の乗算器と、上記第４の乗算器から出力される乗
算結果の信号と、上記第５の行列乗算手段から出力され
るｍ個の中間信号からなる中間信号ベクトルＧｂとを含
む信号ベクトルに対して転置行列Ｒ1 Tを乗算して、乗算
結果の信号として、再生信号ｘｈ（ｎ）と、上記再生信
号ベクトルＶ2とを出力する第６の行列乗算手段とを備
える。従って、従来例に比較して回路が簡単であって、
行列乗算手段や乗算器など一定の構造の小さい構成要素
を組み合わせて構成するために、従来例に比較して回路
が簡単であって、モジュール化、並列化（又はパラレル
化）、パイプライン化することができ、ＬＳＩ化又はＶ
ＬＳＩ化することが容易である分析フィルタバンクを提
供することができる。また、ディジタルフィルタの係数
量子化や乗算後の丸め処理などの有限語長に起因する劣
化に対する耐性が強いという特有の効果がある。
【０１３７】さらに、本発明に係る請求項５記載のフィ
ルタバンク回路においては、請求項１又は２記載の分析
フィルタバンクと、請求項３又は４記載の合成フィルタ
バンクとを備え、Ｆ0（ｚ）＝Ｈ0（ｚ）、Ｆ1（ｚ）＝
−Ｈ1（ｚ）、及びＨ1（ｚ）＝Ｈ0（−ｚ）が成立し、
かつＨ0（ｚ）Ｈ1（ｚ）＋Ｆ0（ｚ）Ｆ1（ｚ）が全域通
過関数であるという完全再構成条件が成立する。従っ
て、従来例に比較して回路が簡単であって、行列乗算手
段や乗算器など一定の構造の小さい構成要素を組み合わ
せて構成するために、従来例に比較して回路が簡単であ
って、モジュール化、並列化（又はパラレル化）、パイ
プライン化することができ、ＬＳＩ化又はＶＬＳＩ化す
ることが容易である分析フィルタバンクを提供すること
ができる。また、ディジタルフィルタの係数量子化や乗
算後の丸め処理などの有限語長に起因する劣化に対する
耐性が強いという特有の効果がある。さらに、上記分析
フィルタバンクと、上記合成フィルタバンクとの間の伝
送路において雑音がないときに、上記合成フィルタバン
クから出力される再生信号を、上記分析フィルタバンク
への入力信号に一致させることができ、受信側において
入力信号を取り出すことができる。
【０１３８】本発明に係る請求項６記載の分析フィルタ
バンクにおいては、入力される入力信号ｘ（ｎ）を２分
配して、分配された一方の入力信号ｘ（ｎ）を遅延演算
子ｚ-1の逆数ｚの奇数次有理関数で表現された伝達関数
Ｈ0（ｚ）を有するＩＩＲ型低域通過ディジタルフィル
タにより低域ろ波した後、１／２倍のレートのダウンサ
ンプリング処理を実行して第１のチャンネル信号ｘ
0（ｎ）を出力する一方、分配された他方の入力信号ｘ
（ｎ）をｚの奇数次有理関数で表現された伝達関数Ｈ1
（ｚ）を有するＩＩＲ型高域通過ディジタルフィルタに
より高域ろ波した後、１／２倍のレートのダウンサンプ
リング処理を実行して第２のチャンネル信号ｘ1（ｎ）
を出力し、上記２つの伝達関数Ｈ0（ｚ）とＨ1（ｚ）が
ともに次数Ｎの有界実伝達関数であり、Ｈ0（ｚ）とＨ1
（ｚ）の間にはＨ1（ｚ）＝Ｈ0（−ｚ）かつすべての正
規化角周波数ωに対して｜Ｈ0（ｅｘｐ（ｊω））｜2＋
｜Ｈ1（ｅｘｐ（ｊω））｜2＝１の関係を有する分析フ
ィルタバンクにおいて、入力される入力信号ｘ（ｎ）
と、０である零入力信号と、第７の行列乗算手段から出
力されたＮ個の出力信号からなる出力信号ベクトルＶ3
を単位時間だけ遅延する第３の遅延素子を介して入力さ
れる複数Ｎ個の信号からなる信号ベクトルＶ3’とを含
む入力信号ベクトルに対して所定の行列Ｑを乗算して、
乗算結果の信号として、上記出力信号ベクトルＶ3と、
第１の出力信号ｙ0（ｎ）と、第２の出力信号ｙ1（ｎ）
とを出力する第７の行列乗算手段と、上記第７の行列乗
算手段から出力される第１の出力信号ｙ0（ｎ）に対し
て１／２倍のレートのダウンサンプリング処理を実行し
て処理後の第１のチャンネル信号ｘ0（ｎ）を出力する
第１のダウンサンプラと、上記第７の行列乗算手段から
出力される第２の出力信号ｙ1（ｎ）に対して１／２倍
のレートのダウンサンプリング処理を実行して処理後の
第２のチャンネル信号ｘ1（ｎ）を出力する第２のダウ
ンサンプラとを備え、上記行列Ｑは、入力信号ｘ（ｎ）
を入力とする１入力２出力の伝達行列［Ｈ0（ｚ） Ｈ1
（ｚ）］Tを、数２１と表わすことができる（ここで、
ＩNはＮ×Ｎの単位行列である。）可制御正準形状態空
間実現行列Ａ，Ｂ，Ｃ，Ｄから構成される（Ｎ＋２）×
（Ｎ＋１）の行列（数２２）に対して、所定の相似変換
の演算を実行して得られる（Ｎ＋２）×（Ｎ＋１）の行
列Ｓに、上記行列Ｓの各列が互いに直交するように所定
の列ベクトルを（Ｎ＋２）列目に加えることにより得ら
れた（Ｎ＋２）×（Ｎ＋２）の行列であって、上記行列
Ｑは、Ｑ＝ＰＲのように行列Ｐと行列Ｒとに因数分解さ
れて表される。従って、従来例に比較して回路が簡単で
あって、行列乗算手段や乗算器など一定の構造の小さい
構成要素を組み合わせて構成するために、従来例に比較
して回路が簡単であって、モジュール化、並列化（又は
パラレル化）、パイプライン化することができ、ＬＳＩ
化又はＶＬＳＩ化することが容易である分析フィルタバ
ンクを提供することができる。また、ディジタルフィル
タの係数量子化や乗算後の丸め処理などの有限語長に起
因する劣化に対する耐性が強いという特有の効果があ
る。
【０１３９】また、請求項７記載の分析フィルタバンク
においては、請求項６記載の分析フィルタバンクにおい
て、上記第７の行列乗算手段は、上記入力信号ベクトル
に対して上記行列Ｒを乗算して、乗算結果の信号とし
て、Ｎ個の中間信号からなる中間信号ベクトルＧｃと、
２個の別の信号とを出力する第８の行列乗算手段と、上
記第８の行列乗算手段から出力される中間信号ベクトル
Ｇｃと２個の別の信号とに対して上記行列Ｐを乗算し
て、乗算結果の信号として、上記出力信号ベクトルＶ3
と、上記第１の出力信号ｙ0（ｎ）と、上記第２の出力
信号ｙ1（ｎ）とを出力する第９の行列乗算手段とを備
える。従って、従来例に比較して回路が簡単であって、
行列乗算手段や乗算器など一定の構造の小さい構成要素
を組み合わせて構成するために、従来例に比較して回路
が簡単であって、モジュール化、並列化（又はパラレル
化）、パイプライン化することができ、ＬＳＩ化又はＶ
ＬＳＩ化することが容易である分析フィルタバンクを提
供することができる。また、ディジタルフィルタの係数
量子化や乗算後の丸め処理などの有限語長に起因する劣
化に対する耐性が強いという特有の効果がある。
【０１４０】本発明に係る請求項８記載の合成フィルタ
バンクにおいては、入力される第１のチャンネル信号ｘ
0’（ｎ）に対して２倍のレートのアップサンプリング
処理を実行した後、遅延演算子ｚ-1の逆数ｚの奇数次有
理関数で表現された伝達関数Ｆ0（ｚ）を有するＩＩＲ
型低域通過ディジタルフィルタにより低域ろ波する一
方、入力される第２のチャンネル信号ｘ1’（ｎ）に対
して２倍のレートのアップサンプリング処理を実行した
後、ｚの奇数次有理関数で表現された伝達関数Ｆ
1（ｚ）を有するＩＩＲ型高域通過ディジタルフィルタ
により高域ろ波し、上記低域ろ波された信号と上記高域
ろ波された信号とを合成して再生信号ｘｈ（ｎ）として
出力し、上記２つの伝達関数Ｆ0（ｚ）とＦ1（ｚ）がと
もに次数がＮの有界実伝達関数であり、Ｆ0（ｚ）とＦ1
（ｚ）の間にＦ1（ｚ）＝−Ｆ0（−ｚ）かつすべての正
規化角周波数ωに対して│Ｆ0（ｅｘｐ（ｊω））│2＋
│Ｆ1（ｅｘｐ（ｊω））│2＝１の関係を有する合成フ
ィルタバンクにおいて、入力される第１のチャンネル信
号ｘ0’（ｎ）に対して２倍のレートのアップサンプリ
ング処理を実行して処理後の第１の処理信号ｙｈ
0（ｎ）を出力する第１のアップサンプラと、入力され
る第２のチャンネル信号ｘ1’（ｎ）に対して２倍のレ
ートのアップサンプリング処理を実行して処理後の第２
の処理信号ｙｈ1（ｎ）を出力する第２のアップサンプ
ラと、上記第２のアップサンプラから出力される第２の
処理信号ｙｈ1（ｎ）に対して所定の乗算係数Ａ84＝−
１を乗算することにより反転して、乗算結果の反転され
た第２の処理信号ｙｈ1（ｎ）を出力する第５の乗算器
と、上記第１のアップサンプラから出力される第１の処
理信号ｙｈ0（ｎ）と、上記第５の乗算器から出力され
る反転された第２の処理信号ｙｈ1（ｎ）と、第１０の
行列乗算手段から出力されたＮ個の再生信号からなる再
生信号ベクトルＶ4を単位時間だけ遅延する第４の遅延
素子を介して入力される複数Ｎ個の信号からなる信号ベ
クトルＶ4’とを含む入力信号ベクトルとに対して所定
の転置行列ＱTを乗算して、乗算結果の信号として、再
生信号ｘｈ（ｎ）と、０である零再生信号と、上記再生
信号ベクトルＶ4とを出力する第１０の行列乗算手段と
を備え、上記転置行列ＱTは、再生信号ｘｈ（ｎ）を出
力とする２入力１出力の伝達行列［Ｆ0（ｚ） Ｆ
1（ｚ）］を、数２３と表わすことができる（ここで、
ＩNはＮ×Ｎの単位行列である。）可制御正準形状態空
間実現行列Ａ’，Ｂ’，Ｃ’，Ｄ’から構成される（Ｎ
＋２）×（Ｎ＋１）の行列（数２４）に対して、所定の
相似変換の演算を実行して得られる（Ｎ＋２）×（Ｎ＋
１）の行列Ｓ’に、上記行列Ｓ’の各列が互いに直交す
るように所定の列ベクトルを（Ｎ＋２）列目に加えるこ
とにより得られた（Ｎ＋２）×（Ｎ＋２）の行列であっ
て、上記転置行列ＱTは、ＱT＝ＲTＰTのように転置行列
ＲTと転置行列ＰTとに因数分解されて表される。従っ
て、従来例に比較して回路が簡単であって、行列乗算手
段や乗算器など一定の構造の小さい構成要素を組み合わ
せて構成するために、従来例に比較して回路が簡単であ
って、モジュール化、並列化（又はパラレル化）、パイ
プライン化することができ、ＬＳＩ化又はＶＬＳＩ化す
ることが容易である分析フィルタバンクを提供すること
ができる。また、ディジタルフィルタの係数量子化や乗
算後の丸め処理などの有限語長に起因する劣化に対する
耐性が強いという特有の効果がある。
【０１４１】また、請求項９記載の合成フィルタバンク
においては、請求項８記載の合成フィルタバンクにおい
て、上記第１０の行列乗算手段は、上記第１のアップサ
ンプラから出力される第１の処理信号ｙｈ0（ｎ）と、
上記第５の乗算器から出力される反転された第２の処理
信号ｙｈ1（ｎ）と、上記信号ベクトルＶ4’とを含む入
力信号ベクトルとに対して上記転置行列ＰTを乗算し
て、乗算結果の信号として、中間信号ベクトルＧｄと、
２個の別の信号とを出力する第１１の行列乗算手段と、
上記第１１の行列乗算手段から出力される中間信号ベク
トルＧｄと２個の別の信号とを含む信号ベクトルに対し
て上記転置行列ＲTを乗算して、乗算結果の信号とし
て、再生信号ｘｈ（ｎ）と、０である零再生信号と、上
記再生信号ベクトルＶ4とを出力する第１２の行列乗算
手段とを備える。従って、従来例に比較して回路が簡単
であって、行列乗算手段や乗算器など一定の構造の小さ
い構成要素を組み合わせて構成するために、従来例に比
較して回路が簡単であって、モジュール化、並列化（又
はパラレル化）、パイプライン化することができ、ＬＳ
Ｉ化又はＶＬＳＩ化することが容易である分析フィルタ
バンクを提供することができる。また、ディジタルフィ
ルタの係数量子化や乗算後の丸め処理などの有限語長に
起因する劣化に対する耐性が強いという特有の効果があ
る。
【０１４２】さらに、請求項１０記載のフィルタバンク
回路においては、請求項６又は７記載の分析フィルタバ
ンクと、請求項８又は９記載の合成フィルタバンクとを
備え、Ｆ0（ｚ）＝Ｈ0（ｚ）、Ｆ1（ｚ）＝−Ｈ
1（ｚ）、及びＨ1（ｚ）＝Ｈ0（−ｚ）が成立し、かつ
Ｈ0（ｚ）Ｈ1（ｚ）＋Ｆ0（ｚ）Ｆ1（ｚ）が全域通過関
数であるという完全再構成条件が成立する。従って、従
来例に比較して回路が簡単であって、行列乗算手段や乗
算器など一定の構造の小さい構成要素を組み合わせて構
成するために、従来例に比較して回路が簡単であって、
モジュール化、並列化（又はパラレル化）、パイプライ
ン化することができ、ＬＳＩ化又はＶＬＳＩ化すること
が容易である分析フィルタバンクを提供することができ
る。また、ディジタルフィルタの係数量子化や乗算後の
丸め処理などの有限語長に起因する劣化に対する耐性が
強いという特有の効果がある。さらに、上記分析フィル
タバンクと、上記合成フィルタバンクとの間の伝送路に
おいて雑音がないときに、上記合成フィルタバンクから
出力される再生信号を、上記分析フィルタバンクへの入
力信号に一致させることができ、受信側において入力信
号を取り出すことができる。
【０１４３】本発明に係る請求項１１記載の分析フィル
タバンクにおいては、入力される入力信号ｘ（ｎ）を２
分配して、分配された一方の入力信号ｘ（ｎ）を遅延演
算子ｚ-1の逆数ｚの偶数次有理関数で表現された伝達関
数Ｈ0’（ｚ）を有するＩＩＲ型低域通過ディジタルフ
ィルタにより低域ろ波した後、１／２倍のレートのダウ
ンサンプリング処理を実行して第１のチャンネル信号ｘ
0（ｎ）を出力する一方、分配された他方の入力信号ｘ
（ｎ）をｚの偶数次有理関数で表現された伝達関数
Ｈ1’（ｚ）を有するＩＩＲ型高域通過ディジタルフィ
ルタにより高域ろ波した後、１／２倍のレートのダウン
サンプリング処理を実行して第２のチャンネル信号ｘ1
（ｎ）を出力し、上記２つの伝達関数Ｈ0’（ｚ）と
Ｈ1’（ｚ）がともに次数Ｎの有界実伝達関数であり、
Ｈ0’（ｚ）とＨ1’（ｚ）の間にＨ1’（ｚ）＝Ｈ0’
（−ｚ）かつすべての正規化角周波数ωに対して│
Ｈ0’（ｅｘｐ（ｊω））│2＋Ｈ1’（ｅｘｐ（ｊ
ω））│2＝１の関係を有する分析フィルタバンクにお
いて、入力される入力信号ｘ（ｎ）と、０である零入力
信号と、第７の行列乗算手段から出力されたＮ個の出力
信号からなる出力信号ベクトルＶ3を単位時間だけ遅延
する第３の遅延素子を介して入力される複数Ｎ個の信号
からなる信号ベクトルＶ3’とを含む入力信号ベクトル
に対して所定の行列Ｑ’を乗算して、乗算結果の信号と
して、上記出力信号ベクトルＶ3と、第１の出力信号ｙ0
（ｎ）と、第２の出力信号ｙ1（ｎ＋１）とを出力する
第７の行列乗算手段と、上記第７の行列乗算手段から出
力される第２の出力信号ｙ1（ｎ＋１）を上記単位時間
だけ遅延して遅延された第２の出力信号ｙ1（ｎ）を出
力する第５の遅延素子と、上記第７の行列乗算手段から
出力される第１の出力信号ｙ0（ｎ）に対して１／２倍
のレートのダウンサンプリング処理を実行して処理後の
第１のチャンネル信号ｘ0（ｎ）を出力する第１のダウ
ンサンプラと、上記第５の遅延素子から出力される遅延
された第２の出力信号ｙ1（ｎ）に対して１／２倍のレ
ートのダウンサンプリング処理を実行して処理後の第２
のチャンネル信号ｘ1（ｎ）を出力する第２のダウンサ
ンプラとを備え、上記行列Ｑ’は、入力信号ｘ（ｎ）を
入力とする１入力２出力の伝達行列［Ｈ0’（ｚ）
Ｈ1’（ｚ）］Tを、数２５と表わすことができる（ここ
で、ＩNはＮ×Ｎの単位行列である。）可制御正準形状
態空間実現行列Ａ，Ｂ，Ｃ，Ｄから構成される（Ｎ＋
２）×（Ｎ＋１）の行列（数２６）に対して、所定の相
似変換の演算を実行して得られる（Ｎ＋２）×（Ｎ＋
１）の行列Ｓａに、上記行列Ｓａの各列が互いに直交す
るように所定の列ベクトルを（Ｎ＋２）列目に加えるこ
とにより得られた（Ｎ＋２）×（Ｎ＋２）の行列であっ
て、上記行列Ｑ’は、Ｑ’＝Ｐ’Ｒ’のように行列Ｐ’
と行列Ｒ’とに因数分解されて表される。従って、従来
例に比較して回路が簡単であって、行列乗算手段や乗算
器など一定の構造の小さい構成要素を組み合わせて構成
するために、従来例に比較して回路が簡単であって、モ
ジュール化、並列化（又はパラレル化）、パイプライン
化することができ、ＬＳＩ化又はＶＬＳＩ化することが
容易である分析フィルタバンクを提供することができ
る。また、ディジタルフィルタの係数量子化や乗算後の
丸め処理などの有限語長に起因する劣化に対する耐性が
強いという特有の効果がある。
【０１４４】また、請求項１２記載の分析フィルタバン
クにおいては、請求項１１記載の分析フィルタバンクに
おいて、上記第７の行列乗算手段は、上記入力信号ベク
トルに対して上記行列Ｒ’を乗算して、乗算結果の信号
として、Ｎ個の中間信号からなる中間信号ベクトルＧｃ
と、２個の別の信号とを出力する第８の行列乗算手段
と、上記第８の行列乗算手段から出力される中間信号ベ
クトルＧｃと２個の別の信号とに対して上記行列Ｐ’を
乗算して、乗算結果の信号として、上記出力信号ベクト
ルＶ3と、上記第１の出力信号ｙ0（ｎ）と、上記第２の
出力信号ｙ1（ｎ＋１）とを出力する第９の行列乗算手
段とを備える。従って、従来例に比較して回路が簡単で
あって、行列乗算手段や乗算器など一定の構造の小さい
構成要素を組み合わせて構成するために、従来例に比較
して回路が簡単であって、モジュール化、並列化（又は
パラレル化）、パイプライン化することができ、ＬＳＩ
化又はＶＬＳＩ化することが容易である分析フィルタバ
ンクを提供することができる。また、ディジタルフィル
タの係数量子化や乗算後の丸め処理などの有限語長に起
因する劣化に対する耐性が強いという特有の効果があ
る。
【０１４５】本発明に係る請求項１３記載の合成フィル
タバンクにおいては、入力される第１のチャンネル信号
ｘ0’（ｎ）に対して２倍のレートのアップサンプリン
グ処理を実行した後、遅延演算子ｚ-1の逆数ｚの偶数次
有理関数で表現された伝達関数Ｆ0’（ｚ）を有するＩ
ＩＲ型低域通過ディジタルフィルタにより低域ろ波する
一方、入力される第２のチャンネル信号ｘ1’（ｎ）に
対して２倍のレートのアップサンプリング処理を実行し
た後、ｚの偶数次有理関数で表現された伝達関数Ｆ1’
（ｚ）を有するＩＩＲ型高域通過ディジタルフィルタに
より高域ろ波し、上記低域ろ波された信号と上記高域ろ
波された信号とを合成して再生信号ｘｈ（ｎ）として出
力し、上記２つの伝達関数Ｆ0’（ｚ）とＦ1’（ｚ）が
ともに次数がＮの有界実伝達関数であり、Ｆ0’（ｚ）
とＦ1’（ｚ）の間にＦ0’（ｚ）＝Ｆ1’（−ｚ）かつ
すべての正規化角周波数ωに対して｜Ｆ0’（ｅｘｐ
（ｊω））｜2＋｜Ｆ1’（ｅｘｐ（ｊω））｜2＝１の
関係を有する合成フィルタバンクにおいて、入力される
第１のチャンネル信号ｘ0’（ｎ）に対して２倍のレー
トのアップサンプリング処理を実行して処理後の第１の
処理信号ｙｈ0（ｎ）を出力する第１のアップサンプラ
と、入力される第２のチャンネル信号ｘ1’（ｎ）に対
して２倍のレートのアップサンプリング処理を実行して
処理後の第２の処理信号ｙｈ1（ｎ）を出力する第２の
アップサンプラと、上記第１のアップサンプラから出力
される第１の処理信号ｙｈ0（ｎ）を上記単位時間だけ
遅延して遅延された第１の処理信号ｙｈ0（ｎ−１）を
出力する第６の遅延素子と、上記第６の遅延素子から出
力される遅延された第１の処理信号ｙｈ0（ｎ−１）
と、上記第２のサップサンプラから出力された第２の処
理信号ｙｈ1（ｎ）と、第１０の行列乗算手段から出力
されたＮ個の再生信号からなる再生信号ベクトルＶ4を
単位時間だけ遅延する第４の遅延素子を介して入力され
る複数Ｎ個の信号からなる信号ベクトルＶ4’とを含む
入力信号ベクトルとに対して所定の転置行列Ｑ’Tを乗
算して、乗算結果の信号として、再生信号ｘｈ（ｎ）
と、０である零再生信号と、上記再生信号ベクトルＶ4
とを出力する第１０の行列乗算手段とを備え、上記転置
行列Ｑ’Tは、再生信号ｘｈ（ｎ）を出力とする２入力
１出力の伝達行列［Ｆ0’（ｚ） Ｆ1’（ｚ）］を、数
２７と表わすことができる（ここで、ＩNはＮ×Ｎの単
位行列である。）可制御正準形状態空間実現行列Ａ’，
Ｂ’，Ｃ’，Ｄ’から構成される（Ｎ＋２）×（Ｎ＋
１）の行列（数２８）に対して、所定の相似変換の演算
を実行して得られる（Ｎ＋２）×（Ｎ＋１）の行列Ｓ
ａ’に、上記行列Ｓａ’の各列が互いに直交するように
所定の列ベクトルを（Ｎ＋２）列目に加えることにより
得られた（Ｎ＋２）×（Ｎ＋２）の行列であって、上記
転置行列Ｑ’Tは、Ｑ’T＝Ｒ’TＰ’Tのように転置行列
Ｒ’Tと転置行列Ｐ’Tとに因数分解されて表される。従
って、従来例に比較して回路が簡単であって、行列乗算
手段や乗算器など一定の構造の小さい構成要素を組み合
わせて構成するために、従来例に比較して回路が簡単で
あって、モジュール化、並列化（又はパラレル化）、パ
イプライン化することができ、ＬＳＩ化又はＶＬＳＩ化
することが容易である分析フィルタバンクを提供するこ
とができる。また、ディジタルフィルタの係数量子化や
乗算後の丸め処理などの有限語長に起因する劣化に対す
る耐性が強いという特有の効果がある。
【０１４６】また、請求項１４記載の合成フィルタバン
クにおいては、請求項１３記載の合成フィルタバンクに
おいて、上記第１０の行列乗算手段は、上記第６の遅延
素子から出力される遅延された第１の処理信号ｙｈ
0（ｎ−１）と、上記第２のアップサンプラから出力さ
れる第２の処理信号ｙｈ1（ｎ）と、上記信号ベクトル
Ｖ4’とを含む入力信号ベクトルとに対して上記転置行
列Ｐ’Tを乗算して、乗算結果の信号として、中間信号
ベクトルＧｄと、２個の別の信号とを出力する第１１の
行列乗算手段と、上記第１１の行列乗算手段から出力さ
れる中間信号ベクトルＧｄと２個の別の信号とを含む信
号ベクトルに対して上記転置行列Ｒ’Tを乗算して、乗
算結果の信号として、再生信号ｘｈ（ｎ）と、０である
零再生信号と、上記再生信号ベクトルＶ4とを出力する
第１２の行列乗算手段とを備える。従って、従来例に比
較して回路が簡単であって、行列乗算手段や乗算器など
一定の構造の小さい構成要素を組み合わせて構成するた
めに、従来例に比較して回路が簡単であって、モジュー
ル化、並列化（又はパラレル化）、パイプライン化する
ことができ、ＬＳＩ化又はＶＬＳＩ化することが容易で
ある分析フィルタバンクを提供することができる。ま
た、ディジタルフィルタの係数量子化や乗算後の丸め処
理などの有限語長に起因する劣化に対する耐性が強いと
いう特有の効果がある。
【０１４７】さらに、本発明に係る請求項１５記載のフ
ィルタバンク回路においては、請求項１１又は１２記載
の分析フィルタバンクと、請求項１３又は１４記載の合
成フィルタバンクとを備え、Ｆ0’（ｚ）＝Ｈ0’
（ｚ）、Ｆ1’（ｚ）＝Ｈ1’（ｚ）、及びＨ1’（ｚ）
＝Ｈ0’（−ｚ）が成立し、かつＨ0’2（ｚ）＋Ｈ1’2
（ｚ）が全域通過関数であるという完全再構成条件が成
立する。従って、従来例に比較して回路が簡単であっ
て、行列乗算手段や乗算器など一定の構造の小さい構成
要素を組み合わせて構成するために、従来例に比較して
回路が簡単であって、モジュール化、並列化（又はパラ
レル化）、パイプライン化することができ、ＬＳＩ化又
はＶＬＳＩ化することが容易である分析フィルタバンク
を提供することができる。また、ディジタルフィルタの
係数量子化や乗算後の丸め処理などの有限語長に起因す
る劣化に対する耐性が強いという特有の効果がある。さ
らに、上記分析フィルタバンクと、上記合成フィルタバ
ンクとの間の伝送路において雑音がないときに、上記合
成フィルタバンクから出力される再生信号を、上記分析
フィルタバンクへの入力信号に一致させることができ、
受信側において入力信号を取り出すことができる。
【図面の簡単な説明】
【図１】 本発明に係る第１の実施形態である分析フィ
ルタバンク１０と合成フィルタバンク２０とを備えたＱ
ＭＦフィルタバンク回路の構成を示すブロック図であ
る。
【図２】 第１の実施形態の第１の実現法による図１の
分析フィルタバンク１０の構成を示すブロック図であ
る。
【図３】 第１の実施形態の第１の実現法による図１の
合成フィルタバンク２０の構成を示すブロック図であ
る。
【図４】 図２及び図３における１個の乗算器を用いた
基本構成ブロックを示すブロック図である。
【図５】 第１の実施形態の第２の実現法を用いた３次
の分析フィルタバンク１０の構成を示すブロック図であ
る。
【図６】 第１の実施形態の第１の実現法を用いて、楕
円フィルタに対して、ＣＯＲＤＩＣアルゴリズムを用い
て６ビットで角度量子化して直交ＬＢＲ２チャンネルフ
ィルタバンクを実現したときの係数量子化のないＨＰ
Ｆ、角度量子化ＬＰＦ、角度量子化ＨＰＦ及び係数量子
化のないＬＰＦの振幅周波数特性を示すグラフである。
【図７】 第１の実施形態の第１の実現法を用いて、バ
ターワースフィルタに対して、６ビットで図４の係数を
量子化して直交ＬＢＲ２チャンネルフィルタバンクを実
現したときの係数量子化のないＨＰＦ、係数量子化ＬＰ
Ｆ、係数量子化ＨＰＦ及び係数量子化のないＬＰＦの振
幅周波数特性を示すグラフである。
【図８】 第１の実施形態の第２の実現法を用いて、６
ビットの角度量子化（楕円フィルタ）を用いてハーフバ
ンド直交２チャンネルフィルタバンクを実現したときの
係数量子化のないＨＰＦ、角度量子化ＬＰＦ、角度量子
化ＨＰＦ及び係数量子化のないＬＰＦの振幅周波数特性
を示すグラフである。
【図９】 第１の実施形態の第２の実現法を用いて、バ
ターワースフィルタに対して、ＣＯＲＤＩＣアルゴリズ
ムを用いて６ビットで角度量子化してハーフバンド直交
２チャンネルフィルタバンクを実現したときの係数量子
化のないＨＰＦ、角度量子化ＬＰＦ、角度量子化ＨＰＦ
及び係数量子化のないＬＰＦの振幅周波数特性を示すグ
ラフである。
【図１０】 第１の実施形態において、楕円フィルタに
対して、ＣＯＲＤＩＣアルゴリズムを用いて６ビットで
角度量子化したときの直接型及び直交型２チャンネルＱ
ＭＦの総合振幅周波数特性を示すグラフである。
【図１１】 第１の実施形態の第２の実現法による図１
の分析フィルタバンク１０の構成を示すブロック図であ
る。
【図１２】 第１の実施形態の第２の実現法による図１
の合成フィルタバンク２０の構成を示すブロック図であ
る。
【図１３】 本発明に係る第２の実施形態である分析フ
ィルタバンク１０ａと合成フィルタバンク２０ａとを備
えたＱＭＦフィルタバンク回路の構成を示すブロック図
である。
【図１４】 第２の実施形態の第２の実現法による図１
の分析フィルタバンク１０ａの構成を示すブロック図で
ある。
【図１５】 第２の実施形態の第２の実現法による図１
の合成フィルタバンク２０ａの構成を示すブロック図で
ある。
【図１６】 第２の実施形態の第２の実現法を用いて、
６ビットの角度量子化を用いてハーフバンド直交２チャ
ンネルフィルタバンクを実現したときの量子化のないＨ
ＰＦ、量子化のないＬＰＦ、実施形態の量子化ＨＰＦ、
実施形態の量子化ＬＰＦ、量子化複素全域通過ブロック
使用ＬＰＦ、及び量子化複素全域通過ブロック使用ＨＰ
Ｆの振幅周波数特性を示すグラフである。
【図１７】 第１及び第２の実施形態の分析フィルタバ
ンク及び合成フィルタバンクを用いたときの８バンド伝
送システムのための第１の変形例の対称な８分割システ
ムの構成をブロック図である。
【図１８】 第１及び第２の実施形態の分析フィルタバ
ンク及び合成フィルタバンクを用いたときの８バンド伝
送システムのための第２の変形例のオクターブ分割シス
テムの構成をブロック図である。
【符号の説明】
１０…分析フィルタバンク、 １１…分配器、 １２，１３…分析フィルタ、 １４，１５…ダウンサンプラ、 １６…遅延素子、 ２０…合成フィルタバンク、 ２１，２２…アップサンプラ、 ２３，２４…合成フィルタ、 ２５…加算器、 ２６…遅延素子、 ３０，３１，３２…行列乗算器、 ３３…遅延素子、 ３４，３５…乗算器、 ３６…分配器 ４０，４１，４２…行列乗算器、 ４３…遅延素子、 ４４，４５，４６…乗算器、 ４７…加算器、 ７０，７１，７２…行列乗算器、 ７３…遅延素子、 ８０，８１，８２…行列乗算器、 ８３…遅延素子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 唐沢 好男 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール環 境適応通信研究所内 (56)参考文献 特開 昭61−177015（ＪＰ，Ａ) 特開 平３−82233（ＪＰ，Ａ) 特開 平８−274586（ＪＰ，Ａ) 特開 平７−135448（ＪＰ，Ａ) ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓ ｙｓｔｅｍ，ＣＡＳ−34〔４〕（1987− ４）ｐ．378−389 ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａ ｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒ ｃｕｉｔｓ ａｎｓ Ｓｙｓｔｅｍ, 1997〔Ｖｏｌ．４〕（1997−６−９〜 12）ｐ．2397−2400 (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/02 613 H03H 17/02 633 H03H 17/02 671 H03H 17/00 621 ＪＩＣＳＴファイル（ＪＯＩＳ) 特許ファイル（ＰＡＴＯＬＩＳ)

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力される入力信号ｘ（ｎ）を２分配し
    て、分配された一方の入力信号ｘ（ｎ）を遅延演算子ｚ
    -1の逆数ｚの奇数次有理関数で表現された伝達関数Ｈ0
    （ｚ）を有するＩＩＲ型低域通過ディジタルフィルタに
    より低域ろ波した後、１／２倍のレートのダウンサンプ
    リング処理を実行して第１のチャンネル信号ｘ0（ｎ）
    を出力する一方、分配された他方の入力信号ｘ（ｎ）を
    ｚの奇数次有理関数で表現された伝達関数Ｈ1（ｚ）を
    有するＩＩＲ型高域通過ディジタルフィルタにより高域
    ろ波した後、１／２倍のレートのダウンサンプリング処
    理を実行して第２のチャンネル信号ｘ1（ｎ）を出力
    し、上記２つの伝達関数Ｈ0（ｚ）とＨ1（ｚ）はともに
    次数ｍで同一の極を持つ有界実伝達関数である分析フィ
    ルタバンクにおいて、 入力される入力信号ｘ（ｎ）と、第１の行列乗算手段か
    ら出力されたｍ個の出力信号からなる出力信号ベクトル
    Ｖ1を単位時間だけ遅延する第１の遅延素子を介して入
    力される複数ｍ個の信号からなる信号ベクトルＶ1’と
    を含む入力信号ベクトルに対して所定の行列Ｓを乗算し
    て、中間信号ｇａ（ｎ）を出力するとともに、乗算結果
    の信号として、第１の出力信号ｙ0（ｎ）と、上記出力
    信号ベクトルＶ1とを出力する第１の行列乗算手段と、 上記第１の行列乗算手段から出力される第１の出力信号
    ｙ0（ｎ）に対して１／２倍のレートのダウンサンプリ
    ング処理を実行して処理後の第１のチャンネル信号ｘ0
    （ｎ）を出力する第１のダウンサンプラと、 上記第１の行列乗算手段から出力される中間信号ｇａ
    （ｎ）に対して所定の乗算係数Ａ35を乗算して、乗算結
    果の第２の出力信号ｙ1（ｎ）を出力する第１の乗算器
    と、 上記第１の乗算器から出力される第２の出力信号ｙ
    1（ｎ）に対して１／２倍のレートのダウンサンプリン
    グ処理を実行して処理後の第２のチャンネル信号ｘ
    1（ｎ）を出力する第２のダウンサンプラとを備え、 上記行列Ｓは、ＳTＳ≦Ｉm+1を満足する上記伝達関数Ｈ
    0（ｚ）の状態空間実現行列Ｅ，ｆ，ｇ，ｈから 【数１】 のように構成され、上記状態空間実現行列Ｅ，ｆ，ｇ，
    ｈは上記伝達関数Ｈ0（ｚ）と、 【数２】Ｈ0（ｚ）＝ｇ（ｚＩm−Ｅ）-1ｆ＋ｈ の関係を持ち、次式のように因数分解されて表され、 【数３】 ここで、Ｉm+1は（ｍ＋１）×（ｍ＋１）の単位行列、
    Ｉmはｍ×ｍの単位行列であり、上記乗算定数Ａ35は√
    （１−ｓ0 2）に実質的に等しいことを特徴とする分析フ
    ィルタバンク。
  2. 【請求項２】 請求項１記載の分析フィルタバンクにお
    いて、上記第１の行列乗算手段は、 上記入力信号ベクトルに対して行列Ｒ1を乗算して、乗
    算結果の信号として、上記中間信号ｇａ（ｎ）を第１の
    乗算器に出力するとともに、ｍ個の中間信号からなる中
    間信号ベクトルＧａとを出力する第２の行列乗算手段
    と、 上記第２の行列乗算手段から出力される中間信号ｇａ
    （ｎ）に対して所定の乗算定数Ａ34＝ｓ0を乗算して、
    乗算結果の信号を出力する第２の乗算器と、 上記第２の乗算器から出力される乗算結果の信号と、上
    記第２の行列乗算手段から出力される中間信号ベクトル
    Ｇａとを含む信号ベクトルに対して行列Ｒ2を乗算し
    て、乗算結果の信号として、第１の出力信号ｙ0（ｎ）
    と、上記出力信号ベクトルＶ1とを出力する第３の行列
    乗算手段とを備えたことを特徴とする分析フィルタバン
    ク。
  3. 【請求項３】 入力される第１のチャンネル信号ｘ0’
    （ｎ）に対して２倍のレートのアップサンプリング処理
    を実行した後、遅延演算子ｚ-1の逆数ｚの奇数次有理関
    数で表現された伝達関数Ｆ0（ｚ）を有するＩＩＲ型低
    域通過ディジタルフィルタにより低域ろ波する一方、入
    力される第２のチャンネル信号ｘ1’（ｎ）に対して２
    倍のレートのアップサンプリング処理を実行した後、ｚ
    の奇数次有理関数で表現された伝達関数Ｆ1（ｚ）を有
    するＩＩＲ型高域通過ディジタルフィルタにより高域ろ
    波し、上記低域ろ波された信号と上記高域ろ波された信
    号とを合成して再生信号ｘｈ（ｎ）として出力し、上記
    ２つの伝達関数Ｆ0（ｚ）とＦ1（ｚ）はともに次数ｍで
    同一の極を持つ有界実伝達関数である合成フィルタバン
    クにおいて、 入力される第１のチャンネル信号ｘ0’（ｎ）に対して
    ２倍のレートのアップサンプリング処理を実行して処理
    後の第１の処理信号ｙｈ0（ｎ）を出力する第１のアッ
    プサンプラと、 入力される第２のチャンネル信号ｘ1’（ｎ）に対して
    ２倍のレートのアップサンプリング処理を実行して処理
    後の第２の処理信号ｙｈ1（ｎ）を出力する第２のアッ
    プサンプラと、 上記第２のアップサンプラから出力される第２の処理信
    号ｙｈ1（ｎ）に対して所定の乗算係数−Ａ46を乗算し
    て、乗算結果の中間信号ｇｂ（ｎ）を出力する第３の乗
    算器と、 上記第１のアップサンプラから出力される第１の処理信
    号ｙｈ0（ｎ）と、第４の行列乗算手段から出力された
    ｍ個の再生信号からなる再生信号ベクトルＶ2を単位時
    間だけ遅延する第２の遅延素子を介して入力される複数
    ｍ個の信号からなる信号ベクトルＶ2’とを含む入力信
    号ベクトル、及び上記第２のアップサンプラから出力さ
    れた中間信号ｇｂ（ｎ）に対して所定の転置行列ＳTを
    乗算して、乗算結果の信号として、再生信号ｘｈ（ｎ）
    と、上記再生信号ベクトルＶ2とを出力する第４の行列
    乗算手段とを備え、 上記転置行列ＳTは、ＳＳT≦Ｉm+1を満足する上記伝達
    関数Ｆ0（ｚ）の状態空間実現行列ＥT，ｇT，ｆT，ｈか
    ら、 【数４】 のように構成され、上記状態空間実現行列ＥT，ｇT，ｆ
    T，ｈは上記伝達関数Ｆ0（ｚ）と、 【数５】Ｆ0（ｚ）＝ｆT（ｚＩm−ＥT）-1ｇT＋ｈ の関係を持ち、次式のように因数分解されて表され、 【数６】 ここで、Ｉm+1は（ｍ＋１）×（ｍ＋１）の単位行列、
    Ｉはｍ×ｍの単位行列であり、 上記乗算定数−Ａ46は−√（１−ｓ0 2）に実質的に等し
    いことを特徴とする合成フィルタバンク。
  4. 【請求項４】 請求項３記載の合成フィルタバンクにお
    いて、上記第４の行列乗算手段は、 上記第１のアップサンプラから出力される第１の処理信
    号ｙｈ0（ｎ）と、上記信号ベクトルＶ2’とを含む入力
    信号ベクトルに対して所定の転置行列Ｒ2 Tを乗算して、
    乗算結果の信号として、中間信号ｇｃ（ｎ）と、中間信
    号ベクトルＧｂとを出力する第５の行列乗算手段と、 上記第５の行列乗算手段から出力される中間信号ｇｃ
    （ｎ）に対して所定の乗算定数Ａ44＝ｓ0を乗算して、
    乗算結果の信号を出力する第４の乗算器と、 上記第４の乗算器から出力される乗算結果の信号と、上
    記第５の行列乗算手段から出力されるｍ個の中間信号か
    らなる中間信号ベクトルＧｂとを含む信号ベクトルに対
    して転置行列Ｒ1 Tを乗算して、乗算結果の信号として、
    再生信号ｘｈ（ｎ）と、上記再生信号ベクトルＶ2とを
    出力する第６の行列乗算手段とを備えたことを特徴とす
    る合成フィルタバンク。
  5. 【請求項５】 請求項１又は２記載の分析フィルタバン
    クと、 請求項３又は４記載の合成フィルタバンクとを備え、 Ｆ0（ｚ）＝Ｈ0（ｚ）、Ｆ1（ｚ）＝−Ｈ1（ｚ）、及び
    Ｈ1（ｚ）＝Ｈ0（−ｚ）が成立し、かつＨ0（ｚ）Ｈ
    1（ｚ）＋Ｆ0（ｚ）Ｆ1（ｚ）が全域通過関数であると
    いう完全再構成条件が成立することを特徴とするフィル
    タバンク回路。
  6. 【請求項６】 入力される入力信号ｘ（ｎ）を２分配し
    て、分配された一方の入力信号ｘ（ｎ）を遅延演算子ｚ
    -1の逆数ｚの奇数次有理関数で表現された伝達関数Ｈ0
    （ｚ）を有するＩＩＲ型低域通過ディジタルフィルタに
    より低域ろ波した後、１／２倍のレートのダウンサンプ
    リング処理を実行して第１のチャンネル信号ｘ0（ｎ）
    を出力する一方、分配された他方の入力信号ｘ（ｎ）を
    ｚの奇数次有理関数で表現された伝達関数Ｈ1（ｚ）を
    有するＩＩＲ型高域通過ディジタルフィルタにより高域
    ろ波した後、１／２倍のレートのダウンサンプリング処
    理を実行して第２のチャンネル信号ｘ1（ｎ）を出力
    し、上記２つの伝達関数Ｈ0（ｚ）とＨ1（ｚ）がともに
    次数Ｎの有界実伝達関数であり、Ｈ0（ｚ）とＨ1（ｚ）
    の間にはＨ1（ｚ）＝Ｈ0（−ｚ）かつすべての正規化角
    周波数ωに対して｜Ｈ0（ｅｘｐ（ｊω））｜2＋｜Ｈ1
    （ｅｘｐ（ｊω））｜2＝１の関係を有する分析フィル
    タバンクにおいて、 入力される入力信号ｘ（ｎ）と、０である零入力信号
    と、第７の行列乗算手段から出力されたＮ個の出力信号
    からなる出力信号ベクトルＶ3を単位時間だけ遅延する
    第３の遅延素子を介して入力される複数Ｎ個の信号から
    なる信号ベクトルＶ3’とを含む入力信号ベクトルに対
    して所定の行列Ｑを乗算して、乗算結果の信号として、
    上記出力信号ベクトルＶ3と、第１の出力信号ｙ0（ｎ）
    と、第２の出力信号ｙ1（ｎ）とを出力する第７の行列
    乗算手段と、 上記第７の行列乗算手段から出力される第１の出力信号
    ｙ0（ｎ）に対して１／２倍のレートのダウンサンプリ
    ング処理を実行して処理後の第１のチャンネル信号ｘ0
    （ｎ）を出力する第１のダウンサンプラと、 上記第７の行列乗算手段から出力される第２の出力信号
    ｙ1（ｎ）に対して１／２倍のレートのダウンサンプリ
    ング処理を実行して処理後の第２のチャンネル信号ｘ1
    （ｎ）を出力する第２のダウンサンプラとを備え、 上記行列Ｑは、入力信号ｘ（ｎ）を入力とする１入力２
    出力の伝達行列［Ｈ0（ｚ） Ｈ1（ｚ）］Tを、 【数７】［Ｈ0（ｚ） Ｈ1（ｚ）］T＝Ｃ（ｚＩN−Ａ）
    -1Ｂ＋Ｄ と表わすことができる（ここで、ＩNはＮ×Ｎの単位行
    列である。）可制御正準形状態空間実現行列Ａ，Ｂ，
    Ｃ，Ｄから構成される（Ｎ＋２）×（Ｎ＋１）の行列 【数８】 に対して、所定の相似変換の演算を実行して得られる
    （Ｎ＋２）×（Ｎ＋１）の行列Ｓに、上記行列Ｓの各列
    が互いに直交するように所定の列ベクトルを（Ｎ＋２）
    列目に加えることにより得られた（Ｎ＋２）×（Ｎ＋
    ２）の行列であって、 上記行列Ｑは、Ｑ＝ＰＲのように行列Ｐと行列Ｒとに因
    数分解されて表されたことを特徴とする分析フィルタバ
    ンク。
  7. 【請求項７】 請求項６記載の分析フィルタバンクにお
    いて、上記第７の行列乗算手段は、 上記入力信号ベクトルに対して上記行列Ｒを乗算して、
    乗算結果の信号として、Ｎ個の中間信号からなる中間信
    号ベクトルＧｃと、２個の別の信号とを出力する第８の
    行列乗算手段と、 上記第８の行列乗算手段から出力される中間信号ベクト
    ルＧｃと２個の別の信号とに対して上記行列Ｐを乗算し
    て、乗算結果の信号として、上記出力信号ベクトルＶ3
    と、上記第１の出力信号ｙ0（ｎ）と、上記第２の出力
    信号ｙ1（ｎ）とを出力する第９の行列乗算手段とを備
    えたことを特徴とする分析フィルタバンク。
  8. 【請求項８】 入力される第１のチャンネル信号ｘ0’
    （ｎ）に対して２倍のレートのアップサンプリング処理
    を実行した後、遅延演算子ｚ-1の逆数ｚの奇数次有理関
    数で表現された伝達関数Ｆ0（ｚ）を有するＩＩＲ型低
    域通過ディジタルフィルタにより低域ろ波する一方、入
    力される第２のチャンネル信号ｘ1’（ｎ）に対して２
    倍のレートのアップサンプリング処理を実行した後、ｚ
    の奇数次有理関数で表現された伝達関数Ｆ1（ｚ）を有
    するＩＩＲ型高域通過ディジタルフィルタにより高域ろ
    波し、上記低域ろ波された信号と上記高域ろ波された信
    号とを合成して再生信号ｘｈ（ｎ）として出力し、上記
    ２つの伝達関数Ｆ0（ｚ）とＦ1（ｚ）がともに次数がＮ
    の有界実伝達関数であり、Ｆ0（ｚ）とＦ1（ｚ）の間に
    Ｆ1（ｚ）＝−Ｆ0（−ｚ）かつすべての正規化角周波数
    ωに対して│Ｆ0（ｅｘｐ（ｊω））│2＋│Ｆ1（ｅｘ
    ｐ（ｊω））│2＝１の関係を有する合成フィルタバン
    クにおいて、 入力される第１のチャンネル信号ｘ0’（ｎ）に対して
    ２倍のレートのアップサンプリング処理を実行して処理
    後の第１の処理信号ｙｈ0（ｎ）を出力する第１のアッ
    プサンプラと、 入力される第２のチャンネル信号ｘ1’（ｎ）に対して
    ２倍のレートのアップサンプリング処理を実行して処理
    後の第２の処理信号ｙｈ1（ｎ）を出力する第２のアッ
    プサンプラと、 上記第２のアップサンプラから出力される第２の処理信
    号ｙｈ1（ｎ）に対して所定の乗算係数Ａ84＝−１を乗
    算することにより反転して、乗算結果の反転された第２
    の処理信号ｙｈ1（ｎ）を出力する第５の乗算器と、 上記第１のアップサンプラから出力される第１の処理信
    号ｙｈ0（ｎ）と、上記第５の乗算器から出力される反
    転された第２の処理信号ｙｈ1（ｎ）と、第１０の行列
    乗算手段から出力されたＮ個の再生信号からなる再生信
    号ベクトルＶ4を単位時間だけ遅延する第４の遅延素子
    を介して入力される複数Ｎ個の信号からなる信号ベクト
    ルＶ4’とを含む入力信号ベクトルとに対して所定の転
    置行列ＱTを乗算して、乗算結果の信号として、再生信
    号ｘｈ（ｎ）と、０である零再生信号と、上記再生信号
    ベクトルＶ4とを出力する第１０の行列乗算手段とを備
    え、 上記転置行列ＱTは、再生信号ｘｈ（ｎ）を出力とする
    ２入力１出力の伝達行列［Ｆ0（ｚ） Ｆ1（ｚ）］を、 【数９】［Ｆ0（ｚ） Ｆ1（ｚ）］＝Ｃ’（ｚＩN−
    Ａ’）-1Ｂ’＋Ｄ’ と表わすことができる（ここで、ＩNはＮ×Ｎの単位行
    列である。）可制御正準形状態空間実現行列Ａ’，
    Ｂ’，Ｃ’，Ｄ’から構成される（Ｎ＋２）×（Ｎ＋
    １）の行列 【数１０】 に対して、所定の相似変換の演算を実行して得られる
    （Ｎ＋２）×（Ｎ＋１）の行列Ｓ’に、上記行列Ｓ’の
    各列が互いに直交するように所定の列ベクトルを（Ｎ＋
    ２）列目に加えることにより得られた（Ｎ＋２）×（Ｎ
    ＋２）の行列であって、 上記転置行列ＱTは、ＱT＝ＲTＰTのように転置行列ＲT
    と転置行列ＰTとに因数分解されて表されたことを特徴
    とする合成フィルタバンク。
  9. 【請求項９】 請求項８記載の合成フィルタバンクにお
    いて、上記第１０の行列乗算手段は、 上記第１のアップサンプラから出力される第１の処理信
    号ｙｈ0（ｎ）と、上記第５の乗算器から出力される反
    転された第２の処理信号ｙｈ1（ｎ）と、上記信号ベク
    トルＶ4’とを含む入力信号ベクトルとに対して上記転
    置行列ＰTを乗算して、乗算結果の信号として、中間信
    号ベクトルＧｄと、２個の別の信号とを出力する第１１
    の行列乗算手段と、 上記第１１の行列乗算手段から出力される中間信号ベク
    トルＧｄと２個の別の信号とを含む信号ベクトルに対し
    て上記転置行列ＲTを乗算して、乗算結果の信号とし
    て、再生信号ｘｈ（ｎ）と、０である零再生信号と、上
    記再生信号ベクトルＶ4とを出力する第１２の行列乗算
    手段とを備えたことを特徴とする合成フィルタバンク。
  10. 【請求項１０】 請求項６又は７記載の分析フィルタバ
    ンクと、 請求項８又は９記載の合成フィルタバンクとを備え、 Ｆ0（ｚ）＝Ｈ0（ｚ）、Ｆ1（ｚ）＝−Ｈ1（ｚ）、及び
    Ｈ1（ｚ）＝Ｈ0（−ｚ）が成立し、かつＨ0（ｚ）Ｈ
    1（ｚ）＋Ｆ0（ｚ）Ｆ1（ｚ）が全域通過関数であると
    いう完全再構成条件が成立することを特徴とするフィル
    タバンク回路。
  11. 【請求項１１】 入力される入力信号ｘ（ｎ）を２分配
    して、分配された一方の入力信号ｘ（ｎ）を遅延演算子
    ｚ-1の逆数ｚの偶数次有理関数で表現された伝達関数Ｈ
    0’（ｚ）を有するＩＩＲ型低域通過ディジタルフィル
    タにより低域ろ波した後、１／２倍のレートのダウンサ
    ンプリング処理を実行して第１のチャンネル信号ｘ
    0（ｎ）を出力する一方、分配された他方の入力信号ｘ
    （ｎ）をｚの偶数次有理関数で表現された伝達関数
    Ｈ1’（ｚ）を有するＩＩＲ型高域通過ディジタルフィ
    ルタにより高域ろ波した後、１／２倍のレートのダウン
    サンプリング処理を実行して第２のチャンネル信号ｘ1
    （ｎ）を出力し、上記２つの伝達関数Ｈ0’（ｚ）と
    Ｈ1’（ｚ）がともに次数Ｎの有界実伝達関数であり、
    Ｈ0’（ｚ）とＨ1’（ｚ）の間にＨ1’（ｚ）＝Ｈ0’
    （−ｚ）かつすべての正規化角周波数ωに対して│
    Ｈ0’（ｅｘｐ（ｊω））│2＋Ｈ1’（ｅｘｐ（ｊ
    ω））│2＝１の関係を有する分析フィルタバンクにお
    いて、 入力される入力信号ｘ（ｎ）と、０である零入力信号
    と、第７の行列乗算手段から出力されたＮ個の出力信号
    からなる出力信号ベクトルＶ3を単位時間だけ遅延する
    第３の遅延素子を介して入力される複数Ｎ個の信号から
    なる信号ベクトルＶ3’とを含む入力信号ベクトルに対
    して所定の行列Ｑ’を乗算して、乗算結果の信号とし
    て、上記出力信号ベクトルＶ3と、第１の出力信号ｙ
    0（ｎ）と、第２の出力信号ｙ1（ｎ＋１）とを出力する
    第７の行列乗算手段と、 上記第７の行列乗算手段から出力される第２の出力信号
    ｙ1（ｎ＋１）を上記単位時間だけ遅延して遅延された
    第２の出力信号ｙ1（ｎ）を出力する第５の遅延素子
    と、 上記第７の行列乗算手段から出力される第１の出力信号
    ｙ0（ｎ）に対して１／２倍のレートのダウンサンプリ
    ング処理を実行して処理後の第１のチャンネル信号ｘ0
    （ｎ）を出力する第１のダウンサンプラと、 上記第５の遅延素子から出力される遅延された第２の出
    力信号ｙ1（ｎ）に対して１／２倍のレートのダウンサ
    ンプリング処理を実行して処理後の第２のチャンネル信
    号ｘ1（ｎ）を出力する第２のダウンサンプラとを備
    え、 上記行列Ｑ’は、入力信号ｘ（ｎ）を入力とする１入力
    ２出力の伝達行列［Ｈ0’（ｚ） Ｈ1’（ｚ）］Tを、 【数１１】［Ｈ0’（ｚ） Ｈ1’（ｚ）］T＝Ｃ（ｚＩN
    −Ａ）-1Ｂ＋Ｄ と表わすことができる（ここで、ＩNはＮ×Ｎの単位行
    列である。）可制御正準形状態空間実現行列Ａ，Ｂ，
    Ｃ，Ｄから構成される（Ｎ＋２）×（Ｎ＋１）の行列 【数１２】 に対して、所定の相似変換の演算を実行して得られる
    （Ｎ＋２）×（Ｎ＋１）の行列Ｓａに、上記行列Ｓａの
    各列が互いに直交するように所定の列ベクトルを（Ｎ＋
    ２）列目に加えることにより得られた（Ｎ＋２）×（Ｎ
    ＋２）の行列であって、 上記行列Ｑ’は、Ｑ’＝Ｐ’Ｒ’のように行列Ｐ’と行
    列Ｒ’とに因数分解されて表されたことを特徴とする分
    析フィルタバンク。
  12. 【請求項１２】 請求項１１記載の分析フィルタバンク
    において、上記第７の行列乗算手段は、 上記入力信号ベクトルに対して上記行列Ｒ’を乗算し
    て、乗算結果の信号として、Ｎ個の中間信号からなる中
    間信号ベクトルＧｃと、２個の別の信号とを出力する第
    ８の行列乗算手段と、 上記第８の行列乗算手段から出力される中間信号ベクト
    ルＧｃと２個の別の信号とに対して上記行列Ｐ’を乗算
    して、乗算結果の信号として、上記出力信号ベクトルＶ
    3と、上記第１の出力信号ｙ0（ｎ）と、上記第２の出力
    信号ｙ1（ｎ＋１）とを出力する第９の行列乗算手段と
    を備えたことを特徴とする分析フィルタバンク。
  13. 【請求項１３】 入力される第１のチャンネル信号
    ｘ0’（ｎ）に対して２倍のレートのアップサンプリン
    グ処理を実行した後、遅延演算子ｚ-1の逆数ｚの偶数次
    有理関数で表現された伝達関数Ｆ0’（ｚ）を有するＩ
    ＩＲ型低域通過ディジタルフィルタにより低域ろ波する
    一方、入力される第２のチャンネル信号ｘ1’（ｎ）に
    対して２倍のレートのアップサンプリング処理を実行し
    た後、ｚの偶数次有理関数で表現された伝達関数Ｆ1’
    （ｚ）を有するＩＩＲ型高域通過ディジタルフィルタに
    より高域ろ波し、上記低域ろ波された信号と上記高域ろ
    波された信号とを合成して再生信号ｘｈ（ｎ）として出
    力し、上記２つの伝達関数Ｆ0’（ｚ）とＦ1’（ｚ）が
    ともに次数がＮの有界実伝達関数であり、Ｆ0’（ｚ）
    とＦ1’（ｚ）の間にＦ0’（ｚ）＝Ｆ1’（−ｚ）かつ
    すべての正規化角周波数ωに対して｜Ｆ0’（ｅｘｐ
    （ｊω））｜2＋｜Ｆ1’（ｅｘｐ（ｊω））｜2＝１の
    関係を有する合成フィルタバンクにおいて、 入力される第１のチャンネル信号ｘ0’（ｎ）に対して
    ２倍のレートのアップサンプリング処理を実行して処理
    後の第１の処理信号ｙｈ0（ｎ）を出力する第１のアッ
    プサンプラと、 入力される第２のチャンネル信号ｘ1’（ｎ）に対して
    ２倍のレートのアップサンプリング処理を実行して処理
    後の第２の処理信号ｙｈ1（ｎ）を出力する第２のアッ
    プサンプラと、 上記第１のアップサンプラから出力される第１の処理信
    号ｙｈ0（ｎ）を上記単位時間だけ遅延して遅延された
    第１の処理信号ｙｈ0（ｎ−１）を出力する第６の遅延
    素子と、 上記第６の遅延素子から出力される遅延された第１の処
    理信号ｙｈ0（ｎ−１）と、上記第２のサップサンプラ
    から出力された第２の処理信号ｙｈ1（ｎ）と、第１０
    の行列乗算手段から出力されたＮ個の再生信号からなる
    再生信号ベクトルＶ4を単位時間だけ遅延する第４の遅
    延素子を介して入力される複数Ｎ個の信号からなる信号
    ベクトルＶ4’とを含む入力信号ベクトルとに対して所
    定の転置行列Ｑ’Tを乗算して、乗算結果の信号とし
    て、再生信号ｘｈ（ｎ）と、０である零再生信号と、上
    記再生信号ベクトルＶ4とを出力する第１０の行列乗算
    手段とを備え、 上記転置行列Ｑ’Tは、再生信号ｘｈ（ｎ）を出力とす
    る２入力１出力の伝達行列［Ｆ0’（ｚ） Ｆ1’
    （ｚ）］を、 【数１３】［Ｆ0’（ｚ） Ｆ1’（ｚ）］＝Ｃ’（ｚＩ
    N−Ａ’）-1Ｂ’＋Ｄ’ と表わすことができる（ここで、ＩNはＮ×Ｎの単位行
    列である。）可制御正準形状態空間実現行列Ａ’，
    Ｂ’，Ｃ’，Ｄ’から構成される（Ｎ＋２）×（Ｎ＋
    １）の行列 【数１４】 に対して、所定の相似変換の演算を実行して得られる
    （Ｎ＋２）×（Ｎ＋１）の行列Ｓａ’に、上記行列Ｓ
    ａ’の各列が互いに直交するように所定の列ベクトルを
    （Ｎ＋２）列目に加えることにより得られた（Ｎ＋２）
    ×（Ｎ＋２）の行列であって、 上記転置行列Ｑ’Tは、Ｑ’T＝Ｒ’TＰ’Tのように転置
    行列Ｒ’Tと転置行列Ｐ’Tとに因数分解されて表された
    ことを特徴とする合成フィルタバンク。
  14. 【請求項１４】 請求項１３記載の合成フィルタバンク
    において、上記第１０の行列乗算手段は、 上記第６の遅延素子から出力される遅延された第１の処
    理信号ｙｈ0（ｎ−１）と、上記第２のアップサンプラ
    から出力される第２の処理信号ｙｈ1（ｎ）と、上記信
    号ベクトルＶ4’とを含む入力信号ベクトルとに対して
    上記転置行列Ｐ’Tを乗算して、乗算結果の信号とし
    て、中間信号ベクトルＧｄと、２個の別の信号とを出力
    する第１１の行列乗算手段と、 上記第１１の行列乗算手段から出力される中間信号ベク
    トルＧｄと２個の別の信号とを含む信号ベクトルに対し
    て上記転置行列Ｒ’Tを乗算して、乗算結果の信号とし
    て、再生信号ｘｈ（ｎ）と、０である零再生信号と、上
    記再生信号ベクトルＶ4とを出力する第１２の行列乗算
    手段とを備えたことを特徴とする合成フィルタバンク。
  15. 【請求項１５】 請求項１１又は１２記載の分析フィル
    タバンクと、 請求項１３又は１４記載の合成フィルタバンクとを備
    え、 Ｆ0’（ｚ）＝Ｈ0’（ｚ）、Ｆ1’（ｚ）＝Ｈ1’
    （ｚ）、及びＨ1’（ｚ）＝Ｈ0’（−ｚ）が成立し、か
    つＨ0’2（ｚ）＋Ｈ1’2（ｚ）が全域通過関数であると
    いう完全再構成条件が成立することを特徴とするフィル
    タバンク回路。
JP09217354A 1997-02-25 1997-08-12 分析フィルタバンク、合成フィルタバンク及びフィルタバンク回路 Expired - Fee Related JP3096663B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09217354A JP3096663B2 (ja) 1997-02-25 1997-08-12 分析フィルタバンク、合成フィルタバンク及びフィルタバンク回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4048397 1997-02-25
JP9-40483 1997-02-25
JP09217354A JP3096663B2 (ja) 1997-02-25 1997-08-12 分析フィルタバンク、合成フィルタバンク及びフィルタバンク回路

Publications (2)

Publication Number Publication Date
JPH10303703A JPH10303703A (ja) 1998-11-13
JP3096663B2 true JP3096663B2 (ja) 2000-10-10

Family

ID=26379942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09217354A Expired - Fee Related JP3096663B2 (ja) 1997-02-25 1997-08-12 分析フィルタバンク、合成フィルタバンク及びフィルタバンク回路

Country Status (1)

Country Link
JP (1) JP3096663B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114145757B (zh) * 2022-02-08 2022-05-10 广东工业大学 一种基于非对称合成滤波器组的脑电信号重构方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｓ Ｓｙｓｔｅｍ，１９９７〔Ｖｏｌ．４〕（１９９７−６−９〜１２）ｐ．２３９７−２４００
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍ，ＣＡＳ−３４〔４〕（１９８７−４）ｐ．３７８−３８９

Also Published As

Publication number Publication date
JPH10303703A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
Selesnick et al. Generalized digital Butterworth filter design
Fernandes et al. Complex wavelet transforms with allpass filters
EP2200180B1 (en) Subband signal processing
US10003324B2 (en) Fast FIR filtering technique for multirate filters
Kumar et al. Design of nearly perfect reconstructed non-uniform filter bank by constrained equiripple FIR technique
Regalia et al. Tree-structured complementary filter banks using all-pass sections
Zhang et al. Design of interpolating biorthogonal multiwavelet systems with compact support
JP3096663B2 (ja) 分析フィルタバンク、合成フィルタバンク及びフィルタバンク回路
Argenti et al. Design of pseudo-QMF banks with rational sampling factors using several prototype filters
Milić et al. Efficient algorithm for the design of high-speed elliptic IIR filters
Abraham et al. Design of transmultiplexer filter banks using ramanujan sums
Spurbeck et al. Least squares approximation of perfect reconstruction filter banks
Shen et al. Some properties of symmetric-antisymmetric orthonormal multiwavelets
Averbuch et al. Multiwavelet frames in signal space originated from Hermite splines
Kwan A multi-output second-order digital filter structure for VLSI implementation
Turney et al. Multirate filters and wavelets: from theory to implementation
Sundararajan Multirate Digital Signal Processing
Wijenayake et al. FPGA-prototypes of differential-form 2D-IIR systolic-array DSP architectures for multi-beam plane-wave filters
Cooklev et al. Multidimensional two-channel linear phase FIR filter banks and wavelet bases with vanishing moments
Klouche-Djedid Design of stable, causal, perfect reconstruction, IIR uniform DFT filter banks
Vaidyanathan et al. The perfect-reconstruction QMF bank: New architectures, solutions, and optimization strategies
Dibal et al. Analysis of wavelet transform design via filter bank technique
Abdul-Jabbar et al. Design and realization of bireciprocal lattice wave discrete wavelet filter banks
Nayebi et al. Design and implementation of computationally efficient, modulated filter banks
Olkkonen et al. Half-delay B-spline filter for construction of shift-invariant wavelet transform

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees