JP3092702B2 - Clock generator - Google Patents

Clock generator

Info

Publication number
JP3092702B2
JP3092702B2 JP09312591A JP31259197A JP3092702B2 JP 3092702 B2 JP3092702 B2 JP 3092702B2 JP 09312591 A JP09312591 A JP 09312591A JP 31259197 A JP31259197 A JP 31259197A JP 3092702 B2 JP3092702 B2 JP 3092702B2
Authority
JP
Japan
Prior art keywords
signal
reference information
clock
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09312591A
Other languages
Japanese (ja)
Other versions
JPH11136633A (en
Inventor
剛士 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP09312591A priority Critical patent/JP3092702B2/en
Priority to US09/177,633 priority patent/US6345079B1/en
Priority to CN200410055890.2A priority patent/CN1282356C/en
Priority to CNB981235425A priority patent/CN1169293C/en
Priority to EP98120402A priority patent/EP0914010A3/en
Publication of JPH11136633A publication Critical patent/JPH11136633A/en
Application granted granted Critical
Publication of JP3092702B2 publication Critical patent/JP3092702B2/en
Priority to US10/025,583 priority patent/US6643347B2/en
Priority to US10/059,172 priority patent/US20020080900A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタル放送で
使用されているMPEG2トランスポートパケット等の
ビットストリームに含まれるレファレンス情報の応じて
基準クロックを生成するクロック生成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock generator for generating a reference clock in accordance with reference information included in a bit stream such as an MPEG2 transport packet used in digital broadcasting.

【0002】[0002]

【従来の技術】ディジタル放送においては、多数の番組
に関する映像、音声などの各種信号をビットストリーム
として多重して伝送する。これを受信するためには、受
信側で基準クロックとしてのシステムクロックを生成す
る必要がある。そこで、システムクロックを生成するた
めのレファレンス情報をビットストリーム内に適当な間
隔で挿入し、受信側でこれを検出して、受信側発振器を
検出したレファレンス情報と位相ロックさせる位相ロッ
クループ回路(PLL回路)を用いてシステムクロック
を得ることが従来より行われている。
2. Description of the Related Art In digital broadcasting, various signals such as video and audio related to a large number of programs are multiplexed and transmitted as a bit stream. In order to receive this, it is necessary to generate a system clock as a reference clock on the receiving side. Therefore, reference information for generating a system clock is inserted into the bit stream at an appropriate interval, and this is detected on the receiving side, and a phase locked loop circuit (PLL) for phase-locking the receiving side oscillator with the detected reference information. Circuit) to obtain a system clock.

【0003】ビットストリームとしてMPEG2トランスポ
ートストリームを用いる場合には、以下に述べる様なレ
ファレンス情報であるプログラムクロックレファレンス
レファレンス(PCR:Program Clock Reference、以下
「PCR」という)信号が伝送され、これを基準に受信
側で27MHzのシステムクロックが生成される。図2は、M
PEG2のトランスポートストリームの構造を示す図であ
り、188バイトのトランスポートパケットのうち、先頭
の4バイト(32ビット)はヘッダである。ヘッダ内のア
ダプテーションフィールド制御フィールドF7により、
アダプテーションフィールドF9の有無が示される。ア
ダプテーションフィールドF9が無いことが示される
と、ヘッダの後には直ちにペイロードF10が続く。こ
のペイロードF10にビデオやオーディオ等のデータが
挿入されて送られる。アダプテーションフィールドF9
の存在が示されると、ヘッダの後にはアダプテーション
フィールドF9が続き、残りの部分がペイロードF10
となる。アダプテーションフィールドF9の後に続くペ
イロードF10にはビデオ等のデータを入れても良い
が、他と違う長さのペイロードにデータを入れるのが処
理を複雑にすることを避けたい場合には、このペイロー
ドには「スタッフィングデータ」(場所を詰めるために
入れるデータで、内容的には意味のないデータ)を挿入
すればよい。
When an MPEG2 transport stream is used as a bit stream, a program clock reference (PCR) signal, which is reference information as described below, is transmitted and used as a reference. At the receiving side, a 27 MHz system clock is generated. FIG.
FIG. 3 is a diagram illustrating the structure of a PEG2 transport stream, in which a leading 4 bytes (32 bits) of a 188-byte transport packet is a header. According to the adaptation field control field F7 in the header,
The presence or absence of the adaptation field F9 is indicated. When the absence of the adaptation field F9 is indicated, the header is immediately followed by the payload F10. Data such as video and audio is inserted into the payload F10 and sent. Adaptation field F9
Is indicated, the header is followed by an adaptation field F9 and the rest is the payload F10
Becomes Data such as video may be inserted into the payload F10 following the adaptation field F9, but if it is desired to avoid complicating the processing by inserting data into a payload of a different length, the payload may be added to the payload F10. May be inserted as "stuffing data" (data that is inserted to fill a place and that has no meaning in content).

【0004】アダプテーションフィールドF9の構造は
同図(c)、(d)に示すようになっており、この中で
PCR信号を含むフィールドF11が定義されている。
PCR信号は、実データが42ビットのデータで、これを
含んだトランスポートパケットが各番組毎に0.1秒以下
の周期で伝送される。PCR信号の中での所定位置(例
えば最終バイトの先頭)が時刻の標準化位置と規定さ
れ、受信機側ではこの位置の到着時点でPCR信号の示
す値に従ってクロックを修正することが求められる。
The structure of the adaptation field F9 is shown in FIGS. 1C and 1D, in which a field F11 including a PCR signal is defined.
In the PCR signal, the actual data is 42-bit data, and a transport packet containing the data is transmitted at a period of 0.1 second or less for each program. A predetermined position (for example, the beginning of the last byte) in the PCR signal is defined as a time standardized position, and the receiver is required to correct the clock according to the value indicated by the PCR signal at the time of arrival of this position.

【0005】以下、図3を用いてMPEG2トランスポ
ートストリームのディジタル放送を受信する受信機にお
けるシステムクロック生成PLL回路の構成を述べる。
まず、受信したディジタル信号から、PCR検出器10
2により当該番組のパケットからPCR信号を抽出す
る。PCR検出器102により検出されたPCR信号の
時刻標準化位置においてPCR検出器102内で発生さ
れるラッチパルスにより、電圧制御発振器(以下「VC
O」という)105の出力をカウントするカウンタ10
6のカウント値をラッチする。PCR信号のデータはP
CR検出器102により解読され、比較回路103の一
方の入力に供給される。比較回路103の他方の入力に
はカウンタ106のラッチされた出力が供給され、両者
が比較される。比較結果は、例えばPWM信号(パルス
幅変調信号)に変換され、ローパスフィルタ104によ
り平滑化されてVCO105に供給される。ディジタル
放送受信時は、スイッチ108の可動接片はB側に切り
換えれられ、VCO105の出力は、システムクロック
として出力端子107を介して、例えばMPEG2トラ
ンスポートストリームの記録再生装置に供給される。
The configuration of a system clock generating PLL circuit in a receiver for receiving a digital broadcast of an MPEG2 transport stream will be described below with reference to FIG.
First, from the received digital signal, the PCR detector 10
2, a PCR signal is extracted from the packet of the program. A latch pulse generated in the PCR detector 102 at a time standardized position of the PCR signal detected by the PCR detector 102 causes a voltage-controlled oscillator (hereinafter “VC
O ”) counter 10 for counting the output of 105
The count value of 6 is latched. The data of the PCR signal is P
The signal is decoded by the CR detector 102 and supplied to one input of a comparison circuit 103. The other input of the comparison circuit 103 is supplied with the latched output of the counter 106, and the two are compared. The comparison result is converted into, for example, a PWM signal (pulse width modulation signal), smoothed by the low-pass filter 104, and supplied to the VCO 105. At the time of digital broadcast reception, the movable contact of the switch 108 is switched to the B side, and the output of the VCO 105 is supplied as a system clock to, for example, an MPEG2 transport stream recording / reproducing device via the output terminal 107.

【0006】またディジタル放送の非受信時、例えばデ
ィジタル放送受信機一体型記録再生装置による記録媒体
の再生時には、スイッチ108の可動接片はA側に切り
換えられ、27MHzで発振する水晶発振器109の出
力がシステムクロックとして出力される。
When the digital broadcast is not received, for example, when the recording medium is reproduced by the recording / reproducing apparatus integrated with the digital broadcast receiver, the movable contact of the switch 108 is switched to the A side and the output of the crystal oscillator 109 oscillating at 27 MHz is output. Is output as the system clock.

【0007】[0007]

【発明が解決しようとする課題】ディジタル放送受信機
一体型記録再生装置において、ディジタル放送の受信か
ら記録再生部による記録媒体の再生に切り換えるとき、
従来例の様に直接システムクロックを切り換えると、信
号処理LSIの入力クロックなどに不連続が生じ、LS
Iをリセットしなければならないため、例えば再生信号
の出力開始が遅れるといった問題点があった。
SUMMARY OF THE INVENTION In a digital broadcast receiver-integrated recording / reproducing apparatus, when switching from receiving a digital broadcast to reproducing a recording medium by a recording / reproducing section,
If the system clock is switched directly as in the conventional example, discontinuity occurs in the input clock of the signal processing LSI, and
Since I must be reset, there has been a problem that, for example, the output start of the reproduction signal is delayed.

【0008】本発明は、この点に着目してなされたもの
であり、入力信号がディジタル放送受信信号であって、
入力信号に含まれるレファレンス情報に位相ロックした
状態から、入力信号がディジタル放送受信信号以外の信
号であって、レファレンス情報を使用しない状態に切り
換えたときまたはその逆に切り換えたときに、出力する
基準クロックが不連続とならないようにしたクロック生
成装置を提供することを目的とする。
The present invention has been made in view of this point, wherein the input signal is a digital broadcast reception signal,
When the phase of the input signal is locked to the reference information contained in the input signal , the input signal is a signal other than the digital broadcast reception signal.
A Nos, when switched when or vice versa is switched to a state that does not use reference information, and an object thereof is to provide a clock generator output for a reference clock is to avoid a discontinuity.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
本発明は、入力ディジタル信号に含まれるレファレンス
情報を抽出するレファレンス情報抽出手段と、該抽出し
たレファレンス情報に応じて制御信号を生成する制御信
号生成手段と、前記制御信号に応じて発振周波数が制御
される発振手段とを備え、前記レファレンス情報に位相
ロックした基準クロックを出力するように前記発振手段
を制御するクロック生成装置において、前記レファレン
ス情報に対応する内部レファレンス情報を生成する内部
レファレンス情報生成手段を備え、前記入力ディジタル
信号がディジタル放送受信信号である場合には、前記レ
ファレンス情報に位相ロックした基準クロックを前記発
振手段が出力し、前記入力ディジタル信号がディジタル
放送受信信号でない場合には、前記発振手段が出力する
基準クロックが前記内部レファレンス情報に位相ロック
するように前記発振手段を制御することを特徴とする。
In order to achieve the above object, the present invention provides a reference information extracting means for extracting reference information contained in an input digital signal, and a control for generating a control signal in accordance with the extracted reference information. and signal generating means includes an oscillation means whose oscillation frequency is controlled in response to the control signal, the clock generator for controlling said oscillation means to output the reference clock phase-locked before Symbol reference information, wherein an internal reference information generating means for generating an internal reference information corresponding to the reference information, the input digital
If the signal is a digital broadcast reception signal,
Generates a reference clock phase-locked to reference information
Output means, and the input digital signal is
If the received signal is not a broadcast reception signal, the oscillation means is controlled so that a reference clock output from the oscillation means is phase-locked to the internal reference information.

【0010】[0010]

【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。図1は、本発明の一実施形態にかか
るクロック生成装置の構成を示すブロック図である。同
図において、図3と同様の部分については同一の番号で
付して示している。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram illustrating a configuration of a clock generation device according to an embodiment of the present invention. 3, the same parts as those in FIG. 3 are denoted by the same reference numerals.

【0011】図1の装置は、受信したディジタル信号中
の当該番組のパケットからPCR信号を抽出するPCR
検出器102と、VCO105と、VCO105の出力
をカウントし、PCR検出器102により検出されたP
CR信号の時刻標準化位置においてPCR検出器102
内で発生されるラッチパルスにより、カウント値がラッ
チされるカウンタ106と、PCR検出器102により
解読されたPCR信号のデータと、カウンタ106のラ
ッチ出力とを比較し、その比較結果を例えばPWM信号
(パルス幅変調信号)に変換して出力する比較回路10
3と、スイッチ110と、スイッチ110の出力信号を
平滑化するローパスフィルタ104と、内部レファレン
ス信号としての周波数27MHzの基準信号を発生する
水晶発振器111と、位相比較器112とを備えてい
る。すなわち、図1の装置は、図3の従来の装置のスイ
ッチ105及び水晶発振器109が削除され、スイッチ
110、水晶発振器111及び位相比較器112が追加
された構成を有する。そして、VCO105の出力は、
カウンタ106の他に、位相比較器112の一方の比較
入力にも入力されている。位相比較器112の他方の比
較入力は、水晶発振器111に接続されている。
The apparatus of FIG. 1 extracts a PCR signal from a packet of the program in a received digital signal.
The detector 102, the VCO 105, and the output of the VCO 105 are counted, and the P detected by the PCR detector 102 is detected.
The PCR detector 102 at the time standardized position of the CR signal
The counter 106 latches the count value by the latch pulse generated in the counter, compares the PCR signal data decoded by the PCR detector 102 with the latch output of the counter 106, and compares the comparison result with, for example, the PWM signal. (Comparison circuit 10 for converting into pulse width modulated signal)
3, a switch 110, a low-pass filter 104 for smoothing an output signal of the switch 110, a crystal oscillator 111 for generating a reference signal having a frequency of 27 MHz as an internal reference signal, and a phase comparator 112. That is, the device of FIG. 1 has a configuration in which the switch 105 and the crystal oscillator 109 of the conventional device of FIG. 3 are deleted, and a switch 110, a crystal oscillator 111, and a phase comparator 112 are added. And the output of the VCO 105 is
In addition to the counter 106, it is also input to one comparison input of the phase comparator 112. The other comparison input of the phase comparator 112 is connected to the crystal oscillator 111.

【0012】この装置は、ディジタル放送受信時におい
ては、入力端子101からPCR信号を含むディジタル
信号が入力され、スイッチ110の可動接片がB側に保
持されて、図3に示す従来の装置と同様に動作する。
When receiving a digital broadcast, this device receives a digital signal including a PCR signal from an input terminal 101 and holds a movable contact of a switch 110 on the B side, which is different from the conventional device shown in FIG. It works similarly.

【0013】一方例えば、図1の装置がディジタル放送
受信機一体型記録再生装置に組み込まれた場合におい
て、当該記録再生装置の再生時には、スイッチ110の
可動接片はA側に切り換えられる。したがって、記録再
生装置の再生時などにおいては、VCO105、位相比
較器112及びローパスフィルタ104によるループで
PLL回路が構成され、そのリファレンス信号として
は、水晶発振器111の出力が用いられる。この様にす
ることにより、システムクロックとしては同じVCO1
05の出力が用いられるため、ディジタル放送受信から
再生への切り換えなどのモード切替時においてもシステ
ムクロックの不連続が生じることがなく、信号処理用L
SI等のリセット動作を不要とすることができる。
On the other hand, for example, when the apparatus shown in FIG. 1 is incorporated in a digital broadcast receiver-integrated recording / reproducing apparatus, the movable contact of the switch 110 is switched to the A side during reproduction of the recording / reproducing apparatus. Therefore, at the time of reproduction of the recording / reproducing apparatus or the like, a PLL circuit is configured by a loop including the VCO 105, the phase comparator 112, and the low-pass filter 104, and the output of the crystal oscillator 111 is used as a reference signal. By doing so, the same VCO1 as the system clock is used.
Since the output of the signal processing L.05 is used, the system clock does not become discontinuous even at the time of mode switching such as switching from digital broadcast reception to reproduction.
The reset operation of SI or the like can be made unnecessary.

【0014】また、スイッチ110の切り換え時にその
出力で切り換えノイズが発生する可能性があるが、本実
施形態ではスイッチ110をローパスフィルタ104の
前段に配置したので、上記の切り換えノイズはローパス
フィルタ104で平滑化され、VCO105の出力が切
り換えノイズにより大きく揺すられることはなく、シス
テムクロックとして連続したものを生成することができ
る。
Further, when the switch 110 is switched, switching noise may be generated at the output thereof. However, in the present embodiment, since the switch 110 is disposed in front of the low-pass filter 104, the switching noise is reduced by the low-pass filter 104. The output is smoothed, and the output of the VCO 105 is not largely fluctuated by switching noise, and a continuous system clock can be generated.

【0015】なお、図1の水晶発振器111は、図3の
水晶発振器109と同一のものであってもよい。
The crystal oscillator 111 shown in FIG. 1 may be the same as the crystal oscillator 109 shown in FIG.

【0016】[0016]

【発明の効果】以上詳述したように本発明によれば、入
力ディジタル信号に含まれるレファレンス情報に対応す
る内部レファレンス情報が生成され、入力ディジタル信
号がディジタル放送受信信号である場合には、入力ディ
ジタル信号に含まれるレファレンス情報に位相ロックし
た基準クロックを発振手段が出力し、入力ディジタル信
号がディジタル放送受信信号でない場合には、発振手段
が出力する基準クロックが内部レファレンス情報に位相
ロックするように発振手段が制御されるので、入力信号
をディジタル放送受信信号からそれ以外の信号に切り換
えたとき、またはその逆に切り換えたときに、出力する
基準クロックの連続性を保持することができる。その結
果、基準クロックを使用するLSIなどをリセットする
必要がなく、例えば入力ディジタル信号を記録再生する
記録再生装置の再生動作の立ち上りの性能を向上させる
ことができる。
As described above in detail, according to the present invention, internal reference information corresponding to reference information included in an input digital signal is generated, and the input digital signal is generated.
If the signal is a digital broadcast reception signal,
Phase locked to the reference information contained in the digital signal.
The oscillation means outputs the reference clock
If the signal is not a digital broadcast reception signal,
Since but a reference clock output from the oscillation means to phase lock the internal reference information is controlled, the input signal
Is switched from a digital broadcast reception signal to another signal or vice versa, the continuity of the output reference clock can be maintained. As a result, there is no need to reset an LSI or the like using the reference clock, and for example, it is possible to improve the rising performance of the reproducing operation of the recording / reproducing apparatus for recording / reproducing the input digital signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態にかかるクロック生成装置
の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a clock generation device according to an embodiment of the present invention.

【図2】MPEG2トランスポートストリームの構成を
説明するための図である。
FIG. 2 is a diagram for describing a configuration of an MPEG2 transport stream.

【図3】従来のクロック生成装置の構成を示す図であ
る。
FIG. 3 is a diagram illustrating a configuration of a conventional clock generation device.

【符号の説明】[Explanation of symbols]

102 PCR検出器(レファレンス情報抽出手段) 103 比較器(制御信号生成手段) 104 ローパスフィルタ(制御信号生成手段) 105 電圧制御発振器(発振手段) 106 カウンタ(制御信号生成手段) 111 水晶発振器(内部レファレンス情報生成手段) 112 位相比較器 Reference Signs List 102 PCR detector (reference information extracting means) 103 Comparator (control signal generating means) 104 Low-pass filter (control signal generating means) 105 Voltage controlled oscillator (oscillating means) 106 Counter (control signal generating means) 111 Crystal oscillator (internal reference) Information generating means) 112 Phase comparator

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 5/91 - 5/956 H04N 7/24 - 7/68 H04L 7/033 Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H04N 5/91-5/956 H04N 7/ 24-7/68 H04L 7/033

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力ディジタル信号に含まれるレファレ
ンス情報を抽出するレファレンス情報抽出手段と、該抽
出したレファレンス情報に応じて制御信号を生成する制
御信号生成手段と、前記制御信号に応じて発振周波数が
制御される発振手段とを備え、前記レファレンス情報に
位相ロックした基準クロックを出力するように前記発振
手段を制御するクロック生成装置において、 前記レファレンス情報に対応する内部レファレンス情報
を生成する内部レファレンス情報生成手段を備え、前記入力ディジタル信号がディジタル放送受信信号であ
る場合には、前記レファレンス情報に位相ロックした基
準クロックを前記発振手段が出力し、前記入力ディジタ
ル信号がディジタル放送受信信号でない場合には、前記
発振手段が出力する 基準クロックが前記内部レファレン
ス情報に位相ロックするように前記発振手段を制御する
ことを特徴とするクロック生成装置。
1. A reference information extracting means for extracting reference information included in an input digital signal, a control signal generating means for generating a control signal in accordance with the extracted reference information, and an oscillation frequency in accordance with the control signal. and a oscillating means controlled, in the clock generator for controlling said oscillation means to output the reference clock phase-locked before Symbol reference information, internal reference information to generate internal reference information corresponding to said reference information Generating means, wherein the input digital signal is a digital broadcast reception signal.
If the reference information is phase locked to the reference information,
The oscillating means outputs a quasi-clock, and the input
If the broadcast signal is not a digital broadcast reception signal,
A clock generation device, wherein the oscillation unit is controlled so that a reference clock output from the oscillation unit is phase-locked to the internal reference information.
JP09312591A 1997-10-29 1997-10-29 Clock generator Expired - Lifetime JP3092702B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP09312591A JP3092702B2 (en) 1997-10-29 1997-10-29 Clock generator
US09/177,633 US6345079B1 (en) 1997-10-29 1998-10-23 Clock signal generation apparatus
CNB981235425A CN1169293C (en) 1997-10-29 1998-10-27 Clock forming device
CN200410055890.2A CN1282356C (en) 1997-10-29 1998-10-27 Clock signal generation apparatus
EP98120402A EP0914010A3 (en) 1997-10-29 1998-10-28 Clock signal generation apparatus
US10/025,583 US6643347B2 (en) 1997-10-29 2001-12-26 Clock signal generation apparatus
US10/059,172 US20020080900A1 (en) 1997-10-29 2002-01-31 Clock signal generation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09312591A JP3092702B2 (en) 1997-10-29 1997-10-29 Clock generator

Publications (2)

Publication Number Publication Date
JPH11136633A JPH11136633A (en) 1999-05-21
JP3092702B2 true JP3092702B2 (en) 2000-09-25

Family

ID=18031051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09312591A Expired - Lifetime JP3092702B2 (en) 1997-10-29 1997-10-29 Clock generator

Country Status (1)

Country Link
JP (1) JP3092702B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036827A1 (en) * 2000-07-28 2002-02-14 Alcatel Sa Clock supply unit
CA2376971A1 (en) * 2001-03-16 2002-09-16 Silicon Image, Inc. Combining a clock signal and a data signal
JP4793247B2 (en) * 2006-12-18 2011-10-12 株式会社日立製作所 Recording apparatus, recording method, reproducing apparatus, and reproducing method
JP2015002358A (en) * 2013-06-13 2015-01-05 日本電気株式会社 System and method for generating clock signal

Also Published As

Publication number Publication date
JPH11136633A (en) 1999-05-21

Similar Documents

Publication Publication Date Title
US6643347B2 (en) Clock signal generation apparatus
US6574225B2 (en) Clock recovery in a packet-based data network
US6970526B2 (en) Controlling the system time clock of an MPEG decoder
JP3045715B2 (en) Transmission system, transmitting device, recording / reproducing device, and recording device
KR100367636B1 (en) Demodulator for demodulating digital broadcast signals
JPH10334615A (en) Reference clock reproducing apparatus and recording apparatus
JP3346445B2 (en) Identification / timing extraction circuit
JP3092702B2 (en) Clock generator
JP3024599B2 (en) AAL5 jitter reduction method and apparatus
JP3119116B2 (en) Digital video signal output circuit, recording device and reproducing device
JPS6348471B2 (en)
JP3894965B2 (en) Phase detector for phase-locked loop
JP3092701B2 (en) Clock generator
JP3931477B2 (en) Clock regeneration / identification device
JP4084646B2 (en) Communication terminal with digital broadcast reception / playback function
US6603816B1 (en) Receiver and receiving-decoding method
US6557109B1 (en) Synchronizing device and method that adjusts readout speed according to remaining quantity of data in memory while operating decoder on fixed frequency system clock
JP3767966B2 (en) Data transmission equipment
JP3314700B2 (en) MPEG data transfer control circuit
JPS6072416A (en) Sampling clock regenerating circuit
JP5133818B2 (en) Signal reproduction device
JP3117804B2 (en) Horizontal synchronous playback device
JP2005072820A (en) Rate clock recovery apparatus
JPH10320916A (en) Reference clock regenerating apparatus and recording apparatus
EP2093926A1 (en) Method of receiving and method of sending data over a network

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080728

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080728

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 13

EXPY Cancellation because of completion of term