JP3090414B2 - Solder bump connection method - Google Patents

Solder bump connection method

Info

Publication number
JP3090414B2
JP3090414B2 JP31184395A JP31184395A JP3090414B2 JP 3090414 B2 JP3090414 B2 JP 3090414B2 JP 31184395 A JP31184395 A JP 31184395A JP 31184395 A JP31184395 A JP 31184395A JP 3090414 B2 JP3090414 B2 JP 3090414B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor chip
layer
transfer
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31184395A
Other languages
Japanese (ja)
Other versions
JPH09153495A (en
Inventor
秀起 恒次
正風 細矢
剛 林
信夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP31184395A priority Critical patent/JP3090414B2/en
Publication of JPH09153495A publication Critical patent/JPH09153495A/en
Application granted granted Critical
Publication of JP3090414B2 publication Critical patent/JP3090414B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、高精度で高密度な端子
接続が可能で、しかも作業性に優れたはんだバンプを用
いた半導体モジュールおよびはんだバンプの接続方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor module using solder bumps capable of high-precision, high-density terminal connection and excellent workability, and a method of connecting solder bumps.

【0002】[0002]

【従来の技術】従来の半導体チップと配線基板との端子
接続法としてはワイヤボンディング法、TAB(Tape A
utomated Bonding)法、フリップチップ法が一般的に知
られている(文献例:半導体実装技術ハンドブック、株
式会社サイエンスフォーラム社発行)。ワイヤボンディ
ング法はAuやAl等の微細なボンディングワイヤを用
いて簡便に端子接続する方法であり、現状では直径20
〜30μm程度の直径を持つワイヤを用い、端子ピッチ
としては約150μm程度が限界であるといわれてい
る。また、TAB法はAuめっきを施したリード端子を
用いて接続する方法であり、現状では端子幅が約50μ
mで約100μm程度のピッチが限界であるといわれて
いる。これに対してフリップチップ法は半導体チップと
基板の間を直径100μm程度の微小なはんだバンプを
用いて接続する方法であり、半導体チップ全面からの端
子取り出しが可能なため高密度な接続が可能である。ま
た、接続長が短いため接続部の浮遊容量や寄生インダク
タンスを極力低減することができるため、高速LSIの
端子接続法としても重要な技術になってきている。
2. Description of the Related Art Conventional methods for connecting terminals between a semiconductor chip and a wiring board include a wire bonding method and TAB (Tape A).
The utomated bonding method and the flip chip method are generally known (reference examples: Handbook for Semiconductor Packaging Technology, published by Science Forum Co., Ltd.). The wire bonding method is a method for easily connecting terminals using a fine bonding wire such as Au or Al.
It is said that a wire having a diameter of about 30 μm is used, and the terminal pitch is about 150 μm as a limit. The TAB method is a method of connecting using lead terminals plated with Au. At present, the terminal width is about 50 μm.
It is said that the limit is about 100 μm pitch in m. On the other hand, the flip-chip method is a method of connecting between a semiconductor chip and a substrate by using small solder bumps having a diameter of about 100 μm. Terminals can be taken out from the entire surface of the semiconductor chip, so that high-density connection is possible. is there. Also, since the connection length is short, the stray capacitance and the parasitic inductance of the connection portion can be reduced as much as possible, so that it has become an important technique as a terminal connection method for a high-speed LSI.

【0003】しかしながら、従来のフリップチップ法で
は、半導体基板に半導体素子等を形成した後、電極端子
上に直接はんだを形成する工程が必要であるため、工程
が複雑で歩留りが悪く、生産性に劣るという問題があっ
た。このため、多数のはんだバンプをキャリア基板上に
形成しておき、上記バンプを半導体素子の電極上に転
写、基板にフリップチップ接続する方法が開発されてい
る(特願平3−335287号参照)。この方法の概略
工程を図8に示す。
However, the conventional flip-chip method requires a step of forming solder directly on the electrode terminals after forming a semiconductor element or the like on a semiconductor substrate, so that the process is complicated, the yield is low, and the productivity is low. There was a problem of inferiority. For this reason, a method has been developed in which a large number of solder bumps are formed on a carrier substrate, the bumps are transferred onto electrodes of a semiconductor element, and flip-chip connected to the substrate (see Japanese Patent Application No. 3-335287). . FIG. 8 shows schematic steps of this method.

【0004】すなわち、はんだのぬれ性に劣る転写用キ
ャリア基板1上にドット状のはんだ層2をパターン形成
した後(a)、上記転写用キャリア基板1を半導体チッ
プ3の電極4上に位置合わせし(b)、はんだを溶融す
ることにより、転写用キャリア基板1上のはんだ層2を
半導体チップ3の電極4上に転写し、はんだバンプ5を
形成する(c)。さらに、上記半導体チップ3を配線基
板6上の電極7に位置合わせし(d)、はんだバンプ5
をリフローすることによりフリップチップ接続する
(e)方法である。
That is, after a dot-shaped solder layer 2 is formed on a transfer carrier substrate 1 having poor solder wettability by patterning (a), the transfer carrier substrate 1 is positioned on the electrodes 4 of the semiconductor chip 3. Then, by melting the solder, the solder layer 2 on the transfer carrier substrate 1 is transferred onto the electrodes 4 of the semiconductor chip 3 to form the solder bumps 5 (c). Further, the semiconductor chip 3 is aligned with the electrode 7 on the wiring board 6 (d), and the solder bump 5
This is a method (e) of flip-chip connection by reflowing.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、はんだ
層2を所望の電極4上に転写しはんだバンプ5を形成す
る図8の(b)、(c)の工程において、多数のはんだ
層を完全に転写し、はんだバンプ5を形成することが課
題となる。このため図9に示すように、はんだバンプ5
の位置が動かないように転写用キャリア基板1上のはん
だ層2が形成される表面にはんだとのぬれ性に優れた小
さな電極8を形成し転写する方法があるが、フラックス
9を用いたはんだの溶融条件のもとでは、電極4上に転
写されたはんだバンプ5だけでなく、電極4上に転写で
きないバンプ5Aを生じる。また、図10は、はんだバ
ンプ5の位置が動かないように、転写用キャリア基板1
に小さな凹部12を形成し転写する方法があるが、フラ
ックス9を用いたはんだの溶融条件のもとでは、図9に
示したのと同様に、電極上4に転写できないバンプ5A
を生じ、多数のはんだバンプ5を所望の電極4上に完全
に転写することが課題となる。
However, in the steps of FIGS. 8B and 8C in which the solder layer 2 is transferred onto a desired electrode 4 to form a solder bump 5, a large number of solder layers are completely removed. Transferring and forming the solder bumps 5 is an issue. Therefore, as shown in FIG.
There is a method in which a small electrode 8 having excellent wettability with solder is formed and transferred on the surface of the transfer carrier substrate 1 where the solder layer 2 is formed so that the position does not move. Under the above melting conditions, not only the solder bumps 5 transferred onto the electrodes 4 but also the bumps 5A which cannot be transferred onto the electrodes 4 are generated. FIG. 10 shows the transfer carrier substrate 1 so that the position of the solder bump 5 does not move.
There is a method in which a small concave portion 12 is formed and transferred. However, under the solder melting conditions using the flux 9, the bump 5A that cannot be transferred to the electrode 4 as shown in FIG.
The problem is to completely transfer a large number of solder bumps 5 onto a desired electrode 4.

【0006】本発明の目的は、前記従来の転写バンプ法
の問題点を解消し、はんだ層が完全に電極上に転写さ
れ、はんだバンプが形成された半導体チップが得られる
はんだバンプの接続方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the conventional transfer bump method and to provide a method of connecting solder bumps in which a solder layer is completely transferred onto electrodes and a semiconductor chip on which solder bumps are formed is obtained. To provide.

【0007】[0007]

【課題を解決するための手段】本発明にかかる第一の発
明は、転写用キャリア基板上にドット状のはんだ層を形
成する前に、前記はんだ層の下の転写用キャリア基板上
に、前記はんだ層の形状より小さく、中心に向かって面
積が増大するパターン形状で、かつ、少なくとも2層か
らなり上層ははんだとのぬれ性に優れ、かつ、はんだと
合金化する金属膜とし、下層ははんだとのぬれ性に劣る
金属膜とした転写用金属膜を形成し、これを転写用キャ
リア基板として用いることを特徴とするものである。
According to a first aspect of the present invention, before forming a dot-shaped solder layer on a transfer carrier substrate, the dot-shaped solder layer is formed on the transfer carrier substrate below the solder layer. It is smaller than the shape of the solder layer, has a pattern shape that increases in area toward the center, and has at least two layers. The upper layer is a metal film that has excellent wettability with solder and is alloyed with solder. A metal film for transfer, which is a metal film having poor wettability, is used as a carrier substrate for transfer.

【0008】第2の発明は、前記転写用キャリア基板上
にドット状のはんだ層を形成する前に、前記はんだ層の
下の転写用キャリア基板上に、前記はんだ層の形状より
小さく、かつ、中心に向かって面積が増大するパターン
形状を有する凹部を形成し、これを転写用キャリア基板
として用いることを特徴とするものである。
In a second aspect of the present invention, before the dot-shaped solder layer is formed on the transfer carrier substrate, the solder layer is formed on the transfer carrier substrate below the solder layer and has a shape smaller than the shape of the solder layer. A concave portion having a pattern shape whose area increases toward the center is formed, and this is used as a transfer carrier substrate.

【0009】第3の発明は、前記転写用キャリア基板上
にドット状のはんだ層を形成する前に、前記はんだ層の
下の転写用キャリア基板上に、前記はんだ層の形状より
小さく、中心に向かって面積が増大するパターン形状の
凹部を形成し、さらに、前記凹部の上に少なくとも2層
からなり上層ははんだとのぬれ性に優れ、かつ、はんだ
と合金化する金属膜とし、下層ははんだとのぬれ性に劣
る金属膜とした転写用金属膜を形成し、これを転写用キ
ャリア基板として用いるものである。
In a third aspect of the present invention, before forming a dot-shaped solder layer on the transfer carrier substrate, the shape of the solder layer is smaller than the shape of the solder layer on the transfer carrier substrate below the solder layer. A concave portion having a pattern shape whose area increases toward the bottom is further formed, and further, at least two layers are formed on the concave portion, the upper layer is a metal film excellent in wettability with solder and alloyed with solder, and the lower layer is formed of solder. A transfer metal film is formed as a metal film having inferior wettability, and is used as a transfer carrier substrate.

【0010】第4の発明は、さらに転写用金属膜として
2層膜に代えてはんだ層とのぬれ性に優れた材料からな
る単層膜とし、これを転写用キャリア基板として用いる
ことを特徴とするものである。
A fourth aspect of the present invention is characterized in that a single-layer film made of a material having excellent wettability with a solder layer is used as the transfer metal substrate instead of the two-layer film as the transfer metal film. Is what you do.

【0011】[0011]

【作用】本発明は、前記のような方法により、転写用キ
ャリア基板上に中心に向かって面積が増大するパターン
形状で、かつ、はんだ層とのぬれ性に優れた材料あるい
はぬれ性に劣る材料の所望の材料の組み合わせからなる
単層膜また多層膜で最上層がぬれ性に優れた材料からな
る転写用金属膜を形成したり、中心に向かって面積が増
大するパターン形状を有する凹部を形成したり、また、
これら金属膜と凹部を組み合わせた構成としたり、転写
用金属膜として単層膜ではんだとのぬれ性に優れ、か
つ、はんだを合金化する金属を用いるようにしたりする
ことにより、はんだ層を溶融しボール形状のバンプを形
成する工程において、溶融はんだが中心部に集まり易く
なる。
According to the present invention, there is provided a material having a pattern shape in which the area increases toward the center on a transfer carrier substrate and a material having excellent wettability with a solder layer or a material having poor wettability by the above-described method. Forming a transfer metal film made of a material having excellent wettability with a single layer film or a multilayer film made of a desired material combination, or forming a concave portion having a pattern shape in which the area increases toward the center Or,
The solder layer can be melted by using a combination of these metal films and concave portions, or by using a single-layer film with excellent wettability with solder and using a metal that alloys the solder as a transfer metal film. In the process of forming a ball-shaped bump, the molten solder tends to gather at the center.

【0012】[0012]

【実施例】本発明の第1〜第3の実施例を図1〜図7に
示す。なお、図1,図2,図4,図5,図6,図7にお
いて、はんだ層2を透明なものとして示してある。ま
た、図1〜図7では1個のはんだ層2のみを図示してい
る。
1 to 7 show the first to third embodiments of the present invention. 1, 2, 4, 5, 6, and 7, the solder layer 2 is shown as being transparent. 1 to 7 show only one solder layer 2.

【0013】〔実施例1〕図1〜図3は、本発明の第1
の実施例を示すもので、図1,図2は転写用キャリア基
板の説明図、図3ははんだバンプの形成過程の説明図で
ある。図1に示すように転写用キャリア基板1上に中心
に向かって面積が増大するパターン形状として星形のパ
ターン形状で、かつ、はんだ層2とのぬれ性に優れた材
料およびぬれ性に劣る材料の所望の材料の組み合わせか
らなる2層膜で、下層がTiのようなはんだとのぬれ性
に劣る金属膜12からなり上層がAuのようなはんだと
のぬれ性に優れた金属膜13とからなる転写用金属膜1
1を形成し、これを転写用キャリア基板1として用い
る。はんだとのぬれ性に劣る基板材料としては、たとえ
ばシリコン、チタン、モリブデン等からなる転写用キャ
リア基板1上に、はんだ層2の直径より小さい直径の星
形パターン形状からなる転写用金属膜11として、たと
えばTi/Au(下側がTiで上側がAu)を形成す
る。次に、前記転写用金属膜11の上にフィルム状の厚
膜レジスト(たとえば、デュポン社の商品名「リスト
ン」あるいは液状のレジスト(たとえば、ヘキスト社の
AZ系レジスト)を塗布し、はんだ層2を形成する部分
を露光,現像して穴あけし、真空蒸着法等によりはんだ
層2を多数同時に形成した後、リフトオフ技術により前
記レジストを除去し、図1のようにはんだ層2を形成す
る。
Embodiment 1 FIGS. 1 to 3 show a first embodiment of the present invention.
1 and 2 are explanatory views of a transfer carrier substrate, and FIG. 3 is an explanatory view of a process of forming solder bumps. As shown in FIG. 1, a star-shaped pattern shape as a pattern shape whose area increases toward the center on the transfer carrier substrate 1, and a material excellent in wettability with the solder layer 2 and a material poor in wettability A two-layer film made of a combination of the desired materials described above, wherein the lower layer is formed of a metal film 12 having poor wettability with solder such as Ti, and the upper layer is formed of a metal film 13 having excellent wettability with solder such as Au. Transfer metal film 1
1 is formed and used as the carrier substrate 1 for transfer. As a substrate material having poor wettability with solder, for example, a transfer metal film 11 having a star pattern shape having a diameter smaller than the diameter of the solder layer 2 is formed on a transfer carrier substrate 1 made of silicon, titanium, molybdenum or the like. For example, Ti / Au (the lower side is Ti and the upper side is Au) is formed. Next, a film-like thick film resist (for example, "Liston" (trade name of DuPont) or a liquid resist (for example, AZ-based resist of Hoechst)) is applied on the transfer metal film 11, and the solder layer 2 is formed. Is formed by exposing and developing a portion for forming a solder layer, and after forming a large number of solder layers 2 at the same time by a vacuum deposition method or the like, the resist is removed by a lift-off technique to form the solder layer 2 as shown in FIG.

【0014】図2は、はんだ溶融しはんだボール(はん
だバンプ)が形成される様子を示したもので、真空中あ
るいは水素等の還元雰囲気中、またはフラックス雰囲気
中で加熱溶融すると、転写用金属膜11が中心に向かっ
て面積が増大するパターン形状となっているため溶融は
んだは中心部に集中し易くなり(図2(a)参照)、転
写用金属膜11の内ぬれ性の優れた金属膜13のAuは
はんだと合金化し、はんだとのぬれ性の劣る金属膜1
2、すなわちTiを残し、転写用金属膜11の中心と同
じ中心位置にはんだバンプ5を形成できる(図2(b)
参照)。
FIG. 2 shows a state in which the solder is melted to form a solder ball (solder bump). When heated and melted in a vacuum, a reducing atmosphere such as hydrogen, or a flux atmosphere, the transfer metal film is formed. Since the pattern 11 has a pattern shape in which the area increases toward the center, the molten solder tends to concentrate at the center (see FIG. 2A), and the metal film having excellent inner wettability of the transfer metal film 11. No. 13 is a metal film 1 which is alloyed with solder and has poor wettability with solder.
2, that is, leaving the Ti, the solder bump 5 can be formed at the same center position as the center of the transfer metal film 11 (FIG. 2B).
reference).

【0015】また、図3は前記はんだ層2と対向する位
置に電極4を形成した半導体チップ3をアライメントし
(図3(a)参照)、真空中あるいは水素等の還元雰囲
気中、またはフラックス雰囲気中で加熱溶融すると、前
記の図2で説明したように、下地の金属膜12の中心と
同じ中心位置を有するはんだバンプ5を形成できる(図
3(b)参照)。この後のボンディング工程は、前記の
図8の(d)、(e)と同様である。
FIG. 3 shows an alignment of the semiconductor chip 3 on which the electrodes 4 are formed at positions opposed to the solder layer 2 (see FIG. 3A), in a vacuum, in a reducing atmosphere such as hydrogen, or in a flux atmosphere. When the inside is heated and melted, the solder bump 5 having the same center position as the center of the underlying metal film 12 can be formed as described with reference to FIG. 2 (see FIG. 3B). Subsequent bonding steps are the same as those shown in FIGS. 8D and 8E.

【0016】なお、この実施例では転写用金属膜11と
して2層のものを示したが、これは多層であってもよ
く、要は最上層がはんだとぬれ易く、かつ、合金化する
金属膜で下地がはんだにぬれにくい金属膜であればよ
い。
In this embodiment, the transfer metal film 11 has a two-layer structure. However, the transfer metal film 11 may have a multi-layer structure. In short, the uppermost layer is easily wettable with the solder and is alloyed with a metal film. The base may be any metal film that is hardly wetted by solder.

【0017】〔実施例2〕図4および図5は、本発明の
第2の実施例を示すもので、転写用キャリア基板1上に
中心に向かって面積が増大するパターン形状として星形
のパターン形状を有する凹部14を形成し、これを転写
用キャリア基板として用いる方法の実施例である。
[Embodiment 2] FIGS. 4 and 5 show a second embodiment of the present invention, in which a star-shaped pattern is formed on a transfer carrier substrate 1 so that its area increases toward the center. This is an embodiment of a method of forming a concave portion 14 having a shape and using the concave portion 14 as a transfer carrier substrate.

【0018】図4は具体的な構成を示したものであり、
はんだとのぬれ性に劣る基板材料としては、たとえばシ
リコン、チタン、モリブデン等からなる転写用キャリア
基板1の上に、はんだ層2の直径より小さい直径の星形
パターン形状からなる凹部14を化学的エッチングある
いは反応性イオンエッチングで形成する。次に、前記凹
部14の上に、先の図1に示した方法ではんだ層2を形
成する。
FIG. 4 shows a specific configuration.
As a substrate material having poor wettability with solder, for example, a concave portion 14 having a star pattern shape smaller in diameter than the diameter of the solder layer 2 is formed on a transfer carrier substrate 1 made of silicon, titanium, molybdenum or the like. It is formed by etching or reactive ion etching. Next, the solder layer 2 is formed on the concave portion 14 by the method shown in FIG.

【0019】図5は、第2の実施例において、はんだが
溶融し、はんだバンプ5が形成される様子を示したもの
で、加熱溶融すると、中心に向かって凹部14の面積が
増大するパターン形状としているため溶融はんだは中心
部に集中し易くなり(図5(a)参照)、凹部14の中
心と同じ中心位置にはんだバンプ5を形成できる(図5
(b)参照)。また、半導体チップへの転写はんだバン
プ5の形成工程は、前記図3に示したものとほぼ同様で
あり、加熱溶融すると、凹部14の中心と同じ中心位置
の近辺、すなわち、相対する半導体チップの電極の上に
はんだバンプ5を形成できる。この後のボンディング工
程は、前記図8の(d)、(e)と同様である。
FIG. 5 shows a state in which the solder is melted and the solder bumps 5 are formed in the second embodiment. The pattern shape in which the area of the concave portion 14 increases toward the center when heated and melted is shown. Therefore, the molten solder is easily concentrated at the center (see FIG. 5A), and the solder bump 5 can be formed at the same center position as the center of the concave portion 14 (FIG. 5).
(B)). The process of forming the transfer solder bumps 5 on the semiconductor chip is substantially the same as that shown in FIG. 3, and when heated and melted, the vicinity of the same center position as the center of the concave portion 14, that is, the opposite semiconductor chip The solder bumps 5 can be formed on the electrodes. The subsequent bonding step is the same as that shown in FIGS. 8D and 8E.

【0020】〔実施例3〕図6および図7は、本発明の
第3の実施例を示すもので、転写用キャリア基板1上
に、中心に向かって面積が増大するパターン形状として
星形のパターン形状を有する凹部14を形成すると共
に、前記凹部14の上にはんだ層2とのぬれ性に優れた
材料およびぬれ性に劣る材料の所望の材料の組み合わせ
からなる2層膜で、下層がぬれ性に劣る材料からなる金
属膜12とし、上層がぬれ性に優れた材料からなる金属
膜13とし、これを転写用キャリア基板1として用いる
方法の実施例である。
[Embodiment 3] FIGS. 6 and 7 show a third embodiment of the present invention. On a transfer carrier substrate 1, a star-shaped pattern having an area increasing toward the center is shown. The lower layer is wetted with a two-layer film made of a desired material combination of a material having excellent wettability with the solder layer 2 and a material having poor wettability on the recess 14 while forming the concave portion 14 having a pattern shape. This is an embodiment of a method in which a metal film 12 made of a material having poor wettability and a metal film 13 whose upper layer is made of a material excellent in wettability are used as the carrier substrate 1 for transfer.

【0021】図6は、具体的な構成を示したものであ
り、はんだとのぬれ性に劣る基板材料としては、たとえ
ばシリコン、チタン、モリブデン等からなる転写用キャ
リア基板1上に、はんだ層2の直径より小さい直径の星
形パターン形状からなる凹部14を化学的エッチングあ
るいは反応性イオンエッチングで形成した後、さらに、
前記凹部14の上にはんだ層2とのぬれ性に優れた材料
とぬれ性に劣る材料の所望の材料の組み合わせからなる
2層膜で下層がぬれ性に劣る金属膜12とし、上層がぬ
れ性に優れた金属膜13からなる転写用金属膜11を形
成し、転写用金属膜付凹部15を形成する。次に、前記
転写用金属膜付凹部15の上に、前記の図1に示した方
法ではんだ層2を形成する。
FIG. 6 shows a specific configuration. As a substrate material having poor wettability with solder, a transfer carrier substrate 1 made of, for example, silicon, titanium, molybdenum, or the like is used. After forming a concave portion 14 having a star-shaped pattern shape with a diameter smaller than the diameter by chemical etching or reactive ion etching,
A two-layer film made of a desired material combination of a material having excellent wettability with the solder layer 2 and a material having poor wettability on the concave portion 14, the lower layer being the metal film 12 having poor wettability, and the upper layer being wettability. The transfer metal film 11 made of the excellent metal film 13 is formed, and the concave portion 15 with the transfer metal film is formed. Next, the solder layer 2 is formed on the transfer metal film-provided concave portion 15 by the method shown in FIG.

【0022】図7は、はんだが溶融し、はんだバンプ5
が形成される様子を示したもので、加熱溶融すると、中
心に向かって転写用金属膜付凹部15の面積が増大する
パターン形状としているため溶融はんだは中心部に集中
し易くなり(図7(a)参照)、凹部14の中心と同じ
中心位置を有するはんだバンプ5を形成できる(図7
(b)参照)。また、半導体チップへの転写はんだバン
プ5の形成工程は、前記の図3に示したものとほぼ同様
であり、加熱溶融すると、凹部14の中心と同じ中心位
置の近辺、すなわち、相対する半導体チップの電極の上
にはんだバンプ5を形成できる。この後のボンディング
工程は、前記図8の(d)、(e)と同様である。
FIG. 7 shows that the solder is melted and the solder bump 5
7 shows that when the solder is heated and melted, the molten solder tends to concentrate at the center because the pattern shape is such that the area of the concave portion 15 with the metal film for transfer increases toward the center (FIG. 7 ( a)), the solder bump 5 having the same center position as the center of the concave portion 14 can be formed.
(B)). The process of forming the transfer solder bumps 5 on the semiconductor chip is substantially the same as that shown in FIG. 3, and when heated and melted, the vicinity of the same center position as the center of the concave portion 14, that is, the opposite semiconductor chip Solder bumps 5 can be formed on the electrodes. The subsequent bonding step is the same as that shown in FIGS. 8D and 8E.

【0023】なお、この実施例では転写用金属膜11と
して2層のものを示したが、これは多層であってもよ
く、要は最上層がはんだとぬれ易く、かつ、合金化する
金属膜で、下地がはんだにぬれにくい金属膜であればよ
い。
In this embodiment, the transfer metal film 11 has a two-layer structure. However, the transfer metal film 11 may have a multi-layer structure. It is sufficient that the base is a metal film that is not easily wetted by solder.

【0024】〔実施例4〕上記実施例1,3において、
転写用金属膜11としてぬれ性に劣る金属膜12とぬれ
性に優れた金属膜13とで構成したが、この2層の転写
用金属膜11に代えて、はんだとのぬれ性に優れ、か
つ、はんだと合金化する金属の単層膜を用いることがで
きる。
Embodiment 4 In Embodiments 1 and 3,
Although the transfer metal film 11 was composed of the metal film 12 having poor wettability and the metal film 13 having excellent wettability, the transfer metal film 11 was excellent in wettability with solder in place of the two-layer transfer metal film 11, and Alternatively, a single-layer film of a metal alloying with solder can be used.

【0025】なお、上記各実施例では、星形のパターン
形状からなる転写用金属膜11や凹部14を形成した構
成を示したが、中心に向かって面積が増大するパターン
形状であればよく、最も単純な例では三角形のパターン
形状であり、パターン形状で制限されるものではないこ
とは自明である。また、転写用キャリア基板1や転写用
金属膜11の材質についても同様である。
In each of the embodiments described above, the configuration in which the transfer metal film 11 and the concave portion 14 are formed in the form of a star pattern is shown. However, any pattern may be used as long as the area increases toward the center. It is obvious that the simplest example has a triangular pattern shape and is not limited by the pattern shape. The same applies to the material of the transfer carrier substrate 1 and the transfer metal film 11.

【0026】[0026]

【発明の効果】以上のように、本発明は、転写用のキャ
リア基板上に中心に向かって面積が増大するパターン形
状で、かつ、はんだ層とのぬれ性に優れた材料あるいは
ぬれ性に劣る材料の所望の材料の組み合わせからなる単
層膜または多層膜で最上層がぬれ性に優れた材料からな
る転写用金属膜を形成したり、中心に向かって面積が増
大するパターン形状を有する凹部を形成したり、また、
これら転写用金属膜と凹部とを組み合せた構成とするこ
とにより、はんだ層を溶融しボール形状のバンプを形成
する工程において溶融はんだが中心部に集まり易くな
り、転写用金属膜や凹部の中心位置にはんだボールを形
成することができる。
As described above, the present invention has a pattern shape in which the area increases toward the center on the carrier substrate for transfer, and is a material excellent in wettability with the solder layer or poor in wettability. A transfer metal film whose uppermost layer is made of a material having excellent wettability with a single-layer film or a multilayer film composed of a desired material combination of materials, or a concave portion having a pattern shape in which the area increases toward the center. Forming or
With the configuration in which the transfer metal film and the concave portion are combined, the molten solder easily gathers at the center in the step of melting the solder layer to form a ball-shaped bump, and the central position of the transfer metal film and the concave portion is reduced. Solder balls can be formed on the substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す要部の平面図と断
面図である。
FIG. 1 is a plan view and a sectional view of a main part showing a first embodiment of the present invention.

【図2】図1の第1の実施例の作用の説明図である。FIG. 2 is an explanatory diagram of an operation of the first embodiment of FIG. 1;

【図3】図1の第1の実施例の作用の説明図である。FIG. 3 is an explanatory diagram of an operation of the first embodiment of FIG. 1;

【図4】本発明は第2の実施例を示す要部の平面図と断
面図である。
FIG. 4 is a plan view and a sectional view of a main part showing a second embodiment of the present invention.

【図5】図4は第2の実施例の作用の説明図である。FIG. 4 is an explanatory diagram of the operation of the second embodiment.

【図6】本発明の第3の実施例を示す要部の平面図と断
面図である。
FIG. 6 is a plan view and a sectional view of a main part showing a third embodiment of the present invention.

【図7】図6の第3の実施例の作用の説明図である。FIG. 7 is an explanatory diagram of the operation of the third embodiment of FIG. 6;

【図8】従来のフリップチップ法によるはんだ付け方法
の説明図である。
FIG. 8 is an explanatory view of a conventional flip-chip soldering method.

【図9】従来のフリップチップ法によるはんだ付け方法
の説明図である。
FIG. 9 is an explanatory view of a conventional flip-chip soldering method.

【図10】従来のフリップチップ法によるはんだ付け方
法の説明図である。
FIG. 10 is an explanatory view of a conventional flip-chip soldering method.

【符号の説明】[Explanation of symbols]

1 転写用キャリア基板 2 はんだ層 3 半導体チップ 4 半導体上の電極 5 はんだバンプ 5A 電極上に転写できないバンプ 6 配線基板 7 配線基板上の電極 8 電極 9 フラックス 10 凹部 11 転写用金属膜 12 はんだとのぬれ性の劣る金属膜 13 はんだとのぬれ性の優れた金属膜 14 星形パターン形状の凹部 15 転写用金属膜付凹部 REFERENCE SIGNS LIST 1 transfer carrier substrate 2 solder layer 3 semiconductor chip 4 electrode on semiconductor 5 solder bump 5A bump that cannot be transferred onto electrode 6 wiring board 7 electrode on wiring board 8 electrode 9 flux 10 recess 11 transfer metal film 12 with solder Metal film with inferior wettability 13 Metal film with excellent wettability with solder 14 Star-shaped pattern concave part 15 Concave part with metal film for transfer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 信夫 東京都新宿区西新宿三丁目19番2号 日 本電信電話株式会社内 (56)参考文献 特開 平6−84922(JP,A) 特開 平5−243232(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Nobuo Sato 3-19-2 Nishishinjuku, Shinjuku-ku, Tokyo Japan Telegraph and Telephone Corporation (56) References JP-A-6-84922 (JP, A) Kaihei 5-243232 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/60

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 はんだとのぬれ性に劣る転写用キャリア
基板上に所望の形状、ピッチからなる複数のドット状の
はんだ層を形成し、当該はんだ層と対向する位置に半導
体チップの電極部を位置合わせし、前記はんだ層を加熱
溶融することにより、前記はんだ層を前記半導体チップ
の電極部に転写してはんだバンプを形成し、さらに、当
該はんだバンプを形成した前記半導体チップを、配線基
板あるいは他の半導体チップの電極部に位置合わせした
後、再度前記はんだバンプを加熱溶融することにより、
前記半導体チップの電極部と前記配線基板あるいは他の
半導体チップの電極間を端子接続するはんだバンプの接
続方法において、 前記転写用キャリア基板上にドット状のはんだ層を形成
する前に、前記はんだ層の下の転写用キャリア基板上
に、前記はんだ層の形状より小さく、中心に向かって面
積が増大するパターン形状で、かつ、少なくとも2層か
らなり上層ははんだとのぬれ性に優れ、かつ、はんだと
合金化する金属膜とし、下層ははんだとのぬれ性に劣る
金属膜とした転写用金属膜を形成し、これを転写用キャ
リア基板として用いて転写バンプを形成し、配線基板あ
るいは他の半導体チップにバンプ接続することを特徴と
するはんだバンプの接続方法。
1. A plurality of dot-shaped solder layers having a desired shape and pitch are formed on a transfer carrier substrate having poor wettability with solder, and an electrode portion of a semiconductor chip is formed at a position facing the solder layer. By aligning and heating and melting the solder layer, the solder layer is transferred to the electrode portion of the semiconductor chip to form a solder bump.Furthermore, the semiconductor chip on which the solder bump is formed is connected to a wiring board or After being aligned with the electrode portion of another semiconductor chip, the solder bump is heated and melted again,
In a method for connecting a solder bump for connecting terminals between an electrode portion of the semiconductor chip and an electrode of the wiring board or another semiconductor chip, it is preferable that, before forming a dot-shaped solder layer on the transfer carrier substrate, On the transfer carrier substrate below, a pattern shape smaller than the shape of the solder layer, the area increases toward the center, and at least two layers are formed, and the upper layer has excellent wettability with solder, and A transfer metal film is formed as a metal film that is alloyed with the metal, and the lower layer is a metal film having poor wettability with solder. A transfer bump is formed by using the transfer metal film as a transfer carrier substrate, and a wiring board or other semiconductor is formed. A method of connecting solder bumps, which comprises connecting bumps to a chip.
【請求項2】 はんだとのぬれ性に劣る転写用キャリア
基板上に所望の形状、ピッチからなる複数のドット状の
はんだ層を形成し、当該はんだ層と対向する位置に半導
体チップの電極部を位置合わせし、前記はんだ層を加熱
溶融することにより、前記はんだ層を前記半導体チップ
の電極部に転写してはんだバンプを形成し、さらに、当
該はんだバンプを形成した前記半導体チップを、配線基
板あるいは他の半導体チップの電極部に位置合わせした
後、再度前記はんだバンプを加熱溶融することにより、
前記半導体チップの電極部と前記配線基板あるいは他の
半導体チップの電極間を端子接続するはんだバンプの接
続方法において、 前記転写用キャリア基板上にドット状のはんだ層を形成
する前に、前記はんだ層の下の転写用キャリア基板上
に、前記はんだ層の形状より小さく、かつ、中心に向か
って面積が増大するパターン形状を有する凹部を形成
し、これを転写用キャリア基板として用いて転写バンプ
を形成し、配線基板あるいは他の半導体チップにバンプ
接続することを特徴とするはんだバンプの接続方法。
2. A plurality of dot-shaped solder layers having a desired shape and pitch are formed on a transfer carrier substrate having poor wettability with solder, and an electrode portion of a semiconductor chip is formed at a position facing the solder layer. By aligning and heating and melting the solder layer, the solder layer is transferred to the electrode portion of the semiconductor chip to form a solder bump, and further, the semiconductor chip on which the solder bump is formed is connected to a wiring board or After being aligned with the electrode portion of another semiconductor chip, the solder bump is heated and melted again,
In a method of connecting a solder bump for connecting a terminal between an electrode portion of the semiconductor chip and an electrode of the wiring board or another semiconductor chip, the method further comprises: forming a dot-shaped solder layer on the transfer carrier substrate; On the transfer carrier substrate below, a recess having a pattern shape smaller than the shape of the solder layer and having an area increasing toward the center is formed, and a transfer bump is formed using this as a transfer carrier substrate. And a bump connection to a wiring board or another semiconductor chip.
【請求項3】 はんだとのぬれ性に劣る転写用キャリア
基板上に所望の形状、ピッチからなる複数のドット状の
はんだ層を形成し、当該はんだ層と対向する位置に半導
体チップの電極部を位置合わせし、前記はんだ層を加熱
溶融することにより、前記はんだ層を前記半導体チップ
の電極部に転写してはんだバンプを形成し、さらに、当
該はんだバンプを形成した前記半導体チップを、配線基
板あるいは他の半導体チップの電極部に位置合わせした
後、再度前記はんだバンプを加熱溶融することにより、
前記半導体チップの電極部と前記配線基板あるいは他の
半導体チップの電極間を端子接続するはんだバンプの接
続方法において、 前記転写用キャリア基板上にドット状のはんだ層を形成
する前に、前記はんだ層の下の転写用キャリア基板上
に、前記はんだ層の形状より小さく、中心に向かって面
積が増大するパターン形状の凹部を形成すると共に、さ
らに、前記凹部の上に少なくとも2層からなり上層はは
んだとのぬれ性に優れ、かつ、はんだと合金化する金属
膜とし、下層ははんだとのぬれ性に劣る金属膜とした転
写用金属膜を形成し、これを転写用キャリア基板として
用いて転写バンプを形成し、配線基板あるいは他の半導
体チップにバンプ接続することを特徴とするはんだバン
プの接続方法。
3. A plurality of dot-shaped solder layers having a desired shape and pitch are formed on a transfer carrier substrate having poor wettability with solder, and an electrode portion of a semiconductor chip is formed at a position facing the solder layer. By aligning and heating and melting the solder layer, the solder layer is transferred to the electrode portion of the semiconductor chip to form a solder bump, and further, the semiconductor chip on which the solder bump is formed is connected to a wiring board or After being aligned with the electrode portion of another semiconductor chip, the solder bump is heated and melted again,
In a method of connecting a solder bump for connecting a terminal between an electrode portion of the semiconductor chip and an electrode of the wiring board or another semiconductor chip, the method further comprises: forming a dot-shaped solder layer on the transfer carrier substrate; On the transfer carrier substrate below, a concave portion having a pattern shape smaller than the shape of the solder layer and increasing in area toward the center is formed, and further, at least two layers are formed on the concave portion and the upper layer is formed of solder. A transfer metal film is used, which is a metal film that has excellent wettability with solder and is alloyable with solder, and the lower layer is a metal film with poor wettability with solder. Forming a bump and connecting the bump to a wiring board or another semiconductor chip.
【請求項4】 請求項1または3に記載の転写用金属膜
として、2層膜に代えて単層膜のはんだとのぬれ性に優
れ、かつ、はんだと合金化する金属を用いることを特徴
とするはんだバンプの接続方法。
4. A metal film for transfer according to claim 1 or 3, wherein a metal having excellent wettability with a single layer film and alloying with the solder is used instead of the two layer film. The connection method of the solder bump.
JP31184395A 1995-11-30 1995-11-30 Solder bump connection method Expired - Lifetime JP3090414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31184395A JP3090414B2 (en) 1995-11-30 1995-11-30 Solder bump connection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31184395A JP3090414B2 (en) 1995-11-30 1995-11-30 Solder bump connection method

Publications (2)

Publication Number Publication Date
JPH09153495A JPH09153495A (en) 1997-06-10
JP3090414B2 true JP3090414B2 (en) 2000-09-18

Family

ID=18022078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31184395A Expired - Lifetime JP3090414B2 (en) 1995-11-30 1995-11-30 Solder bump connection method

Country Status (1)

Country Link
JP (1) JP3090414B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body

Also Published As

Publication number Publication date
JPH09153495A (en) 1997-06-10

Similar Documents

Publication Publication Date Title
US5108027A (en) Flip chip solder bond structure for devices with gold based metallization
US7056818B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
US5872404A (en) Interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US6828173B2 (en) Semiconductor device including edge bond pads and methods
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP4698125B2 (en) Flip chip for substrate assembly without bumps and polymer layers
US6858941B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
JP3285796B2 (en) Conductive contact pad connection method
US6415974B2 (en) Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity
JP3393755B2 (en) Interconnection structure by reflow solder ball with low melting point metal cap
US20060278999A1 (en) Substrate for Pre-Soldering Material and Fabrication Method Thereof
US20030073300A1 (en) Method of forming a bump on a copper pad
US20050006759A1 (en) [wafer structure and bumping process thereof]
USRE49286E1 (en) Method of making flip chip
US20020163069A1 (en) Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
US6429046B1 (en) Flip chip device and method of manufacture
TWI223425B (en) Method for mounting passive component on wafer
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
JP3090414B2 (en) Solder bump connection method
USRE48422E1 (en) Method of making flip chip
JP2615744B2 (en) Method of forming solder bumps
JP2001168268A (en) Semiconductor module and electronic circuit device
JP3003098B2 (en) Chip wiring board mounting method
KR100523298B1 (en) Semiconductor chip having Au bump and manufacturing method thereof
GB2228825A (en) Flip chip solder bond structure for devices with gold based metallisation

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070721

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 13

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term