JP3071125B2 - Split power supply circuit for driving LCD - Google Patents
Split power supply circuit for driving LCDInfo
- Publication number
- JP3071125B2 JP3071125B2 JP7132399A JP13239995A JP3071125B2 JP 3071125 B2 JP3071125 B2 JP 3071125B2 JP 7132399 A JP7132399 A JP 7132399A JP 13239995 A JP13239995 A JP 13239995A JP 3071125 B2 JP3071125 B2 JP 3071125B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- current
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は液晶を駆動するための複
数段階の電圧を発生する液晶駆動用分割電源回路、特に
単純マトリクス型液晶ディスプレイ等に使用される液晶
駆動用分割電源回路の構成に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a divided power supply circuit for driving a liquid crystal for generating a plurality of voltages for driving a liquid crystal, and more particularly to a structure of a divided power supply circuit for driving a liquid crystal used in a simple matrix type liquid crystal display or the like. .
【0002】[0002]
【従来の技術】従来より各種機器の表示装置として、薄
型で低消費電力で知られる液晶ディスプレイが用いられ
ている。この液晶ディスプレイは、2枚の基板間に液晶
を封入し、各基板の対向面に形成された2つの電極にそ
れぞれ所定の電圧を印加することによってこの電極間の
液晶分子を画素毎に駆動し、所望の表示を行っている。2. Description of the Related Art Conventionally, a thin liquid crystal display with low power consumption has been used as a display device of various devices. In this liquid crystal display, liquid crystal is sealed between two substrates, and a predetermined voltage is applied to each of two electrodes formed on the opposing surface of each substrate to drive liquid crystal molecules between the electrodes for each pixel. , Desired display.
【0003】例えば、単純マトリクス型の液晶ディスプ
レイでは、時分割駆動方法を用いて各電極の線順次走査
が行われている。そして、このような時分割駆動方式に
おいては、図4に示されるように複数段階の電圧(V1
〜V4)を発生して、これを図示しない液晶ディスプレ
イのドライバに出力する分割電源回路が用いられてい
る。For example, in a simple matrix type liquid crystal display, line-sequential scanning of each electrode is performed using a time division driving method. In such a time-division driving method, as shown in FIG.
To V4) and outputs the same to a driver of a liquid crystal display (not shown).
【0004】図4において、分割電源回路は、複数段階
の電圧(V1〜V4)を発生するバッファアンプAmp
1〜Amp4によって構成されている。また、高圧側回
路電源VCCと低圧側回路電源VEEとの間には、抵抗R1
0、抵抗R11、可変抵抗RO、R12、R13が直列
接続されており、これらの抵抗によって分圧された所望
の電圧が、Amp1〜4の各入力端子IN1〜IN4に
それぞれ入力されている。そして、各Amp1〜4は、
各入力端子IN1〜IN4に入力される電圧に応じ、4
つの分割電圧V1、V2、V3、V4を発生する。な
お、分割電圧V1〜V4は、高電圧側のV1、V2と、
低電圧側のV3、V4からなり、高電圧側のV2と低電
圧側のV3の間の電位差は、抵抗ROによって、液晶デ
ィスプレイの水平走査線数等に応じて調整されている。
そして、このような分割電源回路からの複数段階の分割
電圧出力によって、液晶ディスプレイの各画素の選択・
非選択時における液晶駆動電圧が決定され、これに基づ
いて表示が行われている。In FIG. 4, a divided power supply circuit includes a buffer amplifier Amp for generating voltages (V1 to V4) in a plurality of stages.
1 to Amp4. A resistor R1 is connected between the high-side circuit power supply VCC and the low-side circuit power supply VEE.
0, a resistor R11, and variable resistors RO, R12, and R13 are connected in series, and desired voltages divided by these resistors are input to input terminals IN1 to IN4 of Amp1 to Amp4, respectively. And each Amp1-4
Depending on the voltage input to each of the input terminals IN1 to IN4, 4
The two divided voltages V1, V2, V3, and V4 are generated. The divided voltages V1 to V4 are V1 and V2 on the high voltage side,
The potential difference between V2 on the high voltage side and V3 on the low voltage side is adjusted by a resistor RO according to the number of horizontal scanning lines of the liquid crystal display.
The multi-stage divided voltage output from the divided power supply circuit allows selection and selection of each pixel of the liquid crystal display.
The liquid crystal drive voltage at the time of non-selection is determined, and display is performed based on this.
【0005】ところで、このような液晶駆動用分割電源
回路では、液晶ディスプレイの大型化に伴って出力電流
を増加するという要求があり、これを解決するために例
えば、特開平4−328721号公報に示されるよう
に、バッファアンプの出力トランジスタをダーリントン
接続することが提案されている。即ち、図4において、
Amp2〜4については、Amp1と同様のトランジス
タQ15の下流側に1段目のトランジスタを設け、この
トランジスタのエミッタに出力トランジスタQ10のベ
ースを接続する構成とする。これにより、出力トランジ
スタに供給するバイアス電流を抑制しつつ、十分な電流
増幅が行なわれている。なお、この従来例では、最も高
い電圧を発生するAmp1については、図4に示すよう
に回路電源VCCに対する2VBE分の電圧降下を防止する
ため、その出力トランジスタはシングル出力となってい
る。In such a divided power supply circuit for driving a liquid crystal, there is a demand that the output current be increased with an increase in the size of the liquid crystal display. To solve this, for example, Japanese Unexamined Patent Publication No. Hei 4-328721 discloses a method. As shown, it has been proposed to connect the output transistors of the buffer amplifier in Darlington connection. That is, in FIG.
Regarding Amp2 to Amp4, a first-stage transistor is provided downstream of the transistor Q15 similar to Amp1, and the base of the output transistor Q10 is connected to the emitter of this transistor. Thus, sufficient current amplification is performed while suppressing the bias current supplied to the output transistor. In this conventional example, the output transistor of Amp1 which generates the highest voltage has a single output in order to prevent a voltage drop of 2VBE with respect to the circuit power supply VCC as shown in FIG.
【0006】更に、上記従来例では、図4に示すよう
に、高電圧側の電力を発生するAmp1及びAmp2の
電流吐き出し側トランジスタQ10に供給するバイアス
電流は、外付けの可変抵抗RBOの抵抗値を調整して、分
割電源回路の能力に応じて適切な電流量に調整可能とな
っている。具体的には、起動回路の起動に応じて基準電
圧を発生する基準電圧発生部(Vref )に、トランジス
タQ6のベースが接続され、このトランジスタQ6のエ
ミッタ側に、端子BOを介して外付け可変抵抗RBOが接
続されている。Further, in the above conventional example, as shown in FIG. 4, the bias current supplied to the current source transistors Q10 of Amp1 and Amp2 for generating the high voltage power is the resistance value of the external variable resistor RBO. Is adjusted so that an appropriate amount of current can be adjusted according to the capability of the divided power supply circuit. More specifically, the base of a transistor Q6 is connected to a reference voltage generator (Vref) that generates a reference voltage in response to the activation of the activation circuit, and the emitter of the transistor Q6 is externally variable via a terminal BO. The resistor RBO is connected.
【0007】そして、この可変抵抗RBOの抵抗値を調整
することによって、トランジスタQ6のコレクタ側に設
けられた定電流回路の入力側トランジスタQ7に、この
可変抵抗RBOの抵抗値に応じた電流が流れ、これによ
り、トランジスタQ7とカレントミラー回路を構成する
トランジスタQ15の流す定電流値が変更される。トラ
ンジスタQ15のコレクタには、電流吐き出し側トラン
ジスタである出力トランジスタQ10のベースが接続さ
れており、トランジスタQ15から出力トランジスタQ
10に供給される定電流、即ちバイアス電流が変更され
る。よって、出力トランジスタQ10が流す電流が所望
の値に調整される。なお、この出力トランジスタQ10
のバイアス電流の調整は、Amp2についても同様にし
て行われていた。By adjusting the resistance value of the variable resistor RBO, a current corresponding to the resistance value of the variable resistor RBO flows through the input side transistor Q7 of the constant current circuit provided on the collector side of the transistor Q6. Thereby, the constant current value flowing through the transistor Q15 forming the current mirror circuit with the transistor Q7 is changed. The collector of the transistor Q15 is connected to the base of an output transistor Q10, which is a current source side transistor.
The constant current supplied to 10, ie, the bias current, is changed. Therefore, the current flowing through output transistor Q10 is adjusted to a desired value. The output transistor Q10
The adjustment of the bias current was performed in the same manner for Amp2.
【0008】このように、従来の駆動回路に用いられる
分割電源回路では、電流吐き出し側トランジスタのバイ
アス電流を調整して、分割電源回路にとって適切なバイ
アス電流とし、これにより装置の消費電力の低減をはか
っていた。As described above, in the divided power supply circuit used in the conventional drive circuit, the bias current of the current source transistor is adjusted to make the bias current appropriate for the divided power supply circuit, thereby reducing the power consumption of the device. It was measured.
【0009】ところが、液晶ディスプレイの大型化や多
様なサイズの液晶ディスプレイの開発により、分割電源
出力回路からの出力電流についても液晶ディスプレイの
規格に応じて調整することが要求されるようになった。
このため、図4に示すような従来の分割電源出力回路で
は、各Amp1〜4からのそれぞれの出力電流を調整す
るため、要求に応じて各Ampの出力端子に外付けで電
流調整用の抵抗R20〜R23が接続されていた。However, with the enlargement of the liquid crystal display and the development of liquid crystal displays of various sizes, it has been required to adjust the output current from the divided power supply output circuit according to the standard of the liquid crystal display.
For this reason, in the conventional split power supply output circuit as shown in FIG. 4, in order to adjust the respective output currents from the respective Amps 1 to 4, an external current adjusting resistor may be connected to the output terminal of each Amp as required. R20 to R23 were connected.
【0010】[0010]
【発明が解決しようとする課題】しかしながら、Amp
1〜4からの各出力電流の調整用リミッタをその出力端
子に外付け抵抗を接続して構成すると、各Ampの出力
にそれぞれ抵抗が必要とされる。また、液晶駆動用の電
源回路では、出力負荷が液晶、即ちコンデンサ成分ある
ため、出力電流の切替時、瞬間的に分割電源回路の能力
一杯に電流が流れ、装置の低消費電力化が困難であると
いう問題があった。SUMMARY OF THE INVENTION However, Amp
If the limiters for adjusting the output currents from 1 to 4 are configured by connecting external resistors to their output terminals, each output of each Amp requires a resistor. Further, in the power supply circuit for driving the liquid crystal, since the output load includes the liquid crystal, that is, the capacitor component, the current instantaneously flows to the full capacity of the divided power supply circuit when switching the output current, and it is difficult to reduce the power consumption of the device. There was a problem.
【0011】更に、上述のように出力端子に外付け抵抗
R20〜R23を接続すると、Ampの帰還回路外に抵
抗が付くことになり、この抵抗の両端に電位差が発生
し、負荷変動に極めて弱い回路構成となってしまう。従
って、出力電圧が安定せず、液晶ディスプレイにおける
表示品質に悪影響を及すという問題があった。Further, when the external resistors R20 to R23 are connected to the output terminal as described above, a resistor is added outside the feedback circuit of Amp, and a potential difference is generated between both ends of the resistor, and the resistor is extremely vulnerable to load fluctuation. It becomes a circuit configuration. Therefore, there has been a problem that the output voltage is not stabilized, which adversely affects the display quality of the liquid crystal display.
【0012】また、出力電流の調整のために、Ampの
出力トランジスタと出力端子との間の電流路に内蔵の抵
抗を設ける方法も提案されているが、この方法では、抵
抗値が一定となるので、液晶ディスプレイに応じて個別
的に要求される出力電流量を調整することができないと
いう問題があった。In order to adjust the output current, a method has been proposed in which a built-in resistor is provided in a current path between an output transistor of Amp and an output terminal. However, in this method, the resistance value is constant. Therefore, there has been a problem that the amount of output current individually required for the liquid crystal display cannot be adjusted.
【0013】本発明は上記課題を解決するためになされ
たものであり、液晶ディスプレイに応じて最適な電流出
力を行うと共に、低消費電力の液晶駆動用分割電源回路
を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a divided power supply circuit for driving a liquid crystal, which outputs an optimum current according to a liquid crystal display and consumes low power. .
【0014】[0014]
【課題を解決するための手段】以上のような目的を達成
するために、本発明の液晶駆動用分割電源回路は以下の
ような特徴を有する。In order to achieve the above object, the liquid crystal driving divided power supply circuit of the present invention has the following features.
【0015】即ち、液晶を駆動するための複数段階の電
圧を発生する液晶駆動用分割電源回路であって、各段階
の電圧をそれぞれ発生する複数の電圧発生部を有し、前
記複数の電圧発生部は、それぞれ電流吐き出し側トラン
ジスタ及び電流吸い込み側トランジスタを有し、前記電
流吐き出し側トランジスタを駆動するバイアス電流と、
前記電流吸い込み側トランジスタを駆動するバイアス電
流の両方を調整用抵抗によって調整することを特徴とす
る。That is, a divided power supply circuit for driving a liquid crystal for generating a plurality of voltage levels for driving the liquid crystal, comprising a plurality of voltage generating sections for respectively generating the voltage of each step, wherein the plurality of voltage generating sections are provided. The unit has a current source side transistor and a current sink side transistor, respectively, a bias current for driving the current source side transistor ,
A bias voltage for driving the current sink side transistor
It is characterized in that both currents are adjusted by adjusting resistors.
【0016】更に、調整用抵抗端子を有し、前記調整用
抵抗端子に所定の抵抗値の前記調整用抵抗を接続するこ
とにより、電流吐き出し側トランジスタ用及び電流吸い
込み側トランジスタ用の前記バイアス電流の両方を調整
することを特徴とする。Further, the device has an adjusting resistor terminal, and the adjusting resistor having a predetermined resistance value is connected to the adjusting resistor terminal, so that the current source transistor and the current sink are connected.
And adjusting both of the bias currents for the built-in transistor .
【0017】また、別の調整用抵抗の構成として、複数
の固定抵抗を選択するための端子を設け、選択する前記
端子の1または複数の組み合わせによって前記調整用抵
抗の抵抗値を調整することを特徴とする。Further, as another configuration of the adjusting resistor, a terminal for selecting a plurality of fixed resistors is provided, and the resistance value of the adjusting resistor is adjusted by one or a combination of the selected terminals. Features.
【0018】また、前記電圧発生部は、高圧側の電圧を
発生する高圧側の電圧発生部と、低圧側の電圧を発生す
る低圧側の電圧発生部とを有し、前記高圧側の電圧発生
部の電流吸い込み側トランジスタの下流側には、抵抗を
介して低圧側の回路電源に接続するための端子が設けら
れ、前記低圧側の電圧発生部の電流吐き出し側トランジ
スタの上流側には、抵抗を介して高圧側の回路電源に接
続するための端子が設けられていることを特徴とする。The voltage generator includes a high-voltage generator for generating a high-voltage and a low-voltage generator for generating a low-voltage. A terminal for connecting to a low-voltage side circuit power supply via a resistor is provided on the downstream side of the current sinking transistor of the section, and a resistor is provided on the upstream side of the current source side transistor of the low voltage side voltage generating section. And a terminal for connecting to a circuit power supply on the high voltage side via the terminal.
【0019】更に、前記複数の電圧発生部のうち、最も
高電圧側の電圧発生部の前記電流吐き出し側トランジス
タをシングル出力構成とし、残りの前記電圧発生部の前
記電流吐き出し側トランジスタをダーリントン出力構成
とすることを特徴とする。Further, among the plurality of voltage generating sections, the current source transistor of the highest voltage side voltage generating section has a single output configuration, and the current source side transistors of the remaining voltage generation sections have a Darlington output configuration. It is characterized by the following.
【0020】[0020]
【作用】本発明における液晶駆動用分割電源回路では、
複数段階の電圧を発生するそれぞれの電圧発生部におい
て、各電流吐き出し側トランジスタ及び各電流吸い込み
側トランジスタのバイアス電流を全て調整用抵抗によっ
て調整している。このため、駆動する液晶ディスプレイ
に応じてバイアス電流を調整すれば、各電圧発生部から
の出力電流を最適な値とすることができる。According to the liquid crystal driving split power supply circuit of the present invention,
In each of the voltage generators that generate voltages in a plurality of stages, the bias currents of the respective current source transistors and the respective current sink transistors are all adjusted by adjusting resistors. Therefore, if the bias current is adjusted according to the liquid crystal display to be driven, the output current from each voltage generation unit can be set to an optimum value.
【0021】更に、調整用抵抗端子を設け、この端子に
外付け可変抵抗を接続すれば、要求に応じて様々な抵抗
値を設定することが可能となる。また、別の例として
は、調整用抵抗を複数の固定抵抗と、この固定抵抗を選
択するための端子によって構成し、選択する端子の1ま
たは複数の組み合わせによって、抵抗値を変更すれば、
容易かつ正確に抵抗値の調整を行うことができる。Further, if an adjusting resistor terminal is provided and an external variable resistor is connected to this terminal, various resistance values can be set as required. Further, as another example, if the adjustment resistor is configured by a plurality of fixed resistors and a terminal for selecting the fixed resistor, and the resistance value is changed by one or a combination of the selected terminals,
The resistance value can be adjusted easily and accurately.
【0022】また、本発明では、高電圧側の電圧発生部
の電流吸込み側トランジスタの下流側、低電圧側の電圧
発生部の電流吐き出し側トランジスタの上流側に、それ
ぞれ抵抗を介して低電圧側回路電源、高電圧回路電源を
接続するための端子を設けることとした。これにより、
電位差の大きい上記電流吸い込み側または吐き出し側ト
ランジスタのエミッタ−コレクタ間の電位差が低減さ
れ、このトランジスタの破壊が防止される。更に、これ
らの抵抗に電流を流すことにより、分割電源回路の出力
トランジスタにおける発熱を緩和する。Further, according to the present invention, the low voltage side is connected via a resistor to the downstream side of the current sinking transistor of the high voltage side voltage generating section and the upstream side of the current source side transistor of the low voltage side voltage generating section. A terminal for connecting a circuit power supply and a high-voltage circuit power supply is provided. This allows
The potential difference between the emitter and the collector of the transistor on the current sink side or the source side having a large potential difference is reduced, and destruction of this transistor is prevented. Further, by passing a current through these resistors, heat generation in the output transistors of the divided power supply circuit is reduced.
【0023】更に、本発明においては、複数の電圧発生
部のうち、最も高電圧の電圧発生部の電流吐き出し側ト
ランジスタをシングル出力構成とする。これにより、回
路電源電圧に対しての電圧降下を1つのトランジスタの
VBEとできる。一方、他の電圧発生部の電流流し出しト
ランジスタは、ダーリントン出力構成とする。よって、
少ないバイアス電流で大きな出力電流が得られる。Further, in the present invention, among the plurality of voltage generators, the current source transistor of the highest voltage generator has a single output configuration. Thus, a voltage drop with respect to the circuit power supply voltage can be set as VBE of one transistor. On the other hand, the current flowing transistors of the other voltage generating units have a Darlington output configuration. Therefore,
A large output current can be obtained with a small bias current.
【0024】[0024]
【実施例】以下、本発明の実施例の液晶駆動用分割電源
回路の構成について、図面を用いて説明する。なお既に
説明した図面と同一部分には同一符号を付し説明を省略
するものとする。ここで、図1は、高電圧側の電圧発生
部及び調整用抵抗、起動回路、基準電源発生部の構成を
示し、図2は低電圧側の電圧発生部の構成を示してい
る。また、図3は、各電圧発生部のアンプ部の構成を示
している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of a liquid crystal driving divided power supply circuit according to an embodiment of the present invention will be described below with reference to the drawings. The same parts as those in the drawings already described are denoted by the same reference numerals and description thereof will be omitted. Here, FIG. 1 shows a configuration of a voltage generator on the high voltage side, an adjustment resistor, a starter circuit, and a reference power supply generator, and FIG. 2 shows a configuration of a voltage generator on the low voltage side. FIG. 3 shows the configuration of the amplifier section of each voltage generating section.
【0025】[起動回路及び基準電圧発生部、調整用抵
抗の構成]図1において、トランジスタQ1、Q2は、
回路電源(VCC)の起動時に、起動用の電流を流すため
のものである。そして、起動後には、通常ダイオードと
して作用するトランジスタQ3、Q4によって決定され
る電圧降下(2VBE)と、抵抗R1の抵抗値とで決定さ
れる第1定電流がトランジスタQ5に流れる。そして、
このトランジスタQ5とカレントミラー接続されている
各トランジスタに上記第1定電流に対応した定電流が流
れ、これがバッファアンプである各電圧発生部100、
200、300、400のアンプ部10〜40に定電流
源22からの定電流として供給されている。[Configuration of Starting Circuit, Reference Voltage Generating Unit, and Adjusting Resistor] In FIG. 1, transistors Q1 and Q2 are
When the circuit power supply (VCC) is started, a current for starting is supplied. After the startup, a first constant current determined by the voltage drop (2VBE) determined by the transistors Q3 and Q4, which normally function as diodes, and the resistance value of the resistor R1 flows through the transistor Q5. And
A constant current corresponding to the first constant current flows through each transistor that is connected to the transistor Q5 in a current mirror connection, and the constant current corresponding to the first constant current flows through each of the voltage generating units 100, which are buffer amplifiers.
The constant current is supplied from the constant current source 22 to the amplifier units 10 to 40 of 200, 300, and 400.
【0026】また、トランジスタQ6のベースには、ト
ランジスタQ3、Q4によって決定される電圧(2VB
E)が基準電圧Vrefとして印加されている。そし
て、トランジスタQ3、Q4の電圧降下(2VBE)と調
整用抵抗50(抵抗R2、R3、R4)の抵抗値によっ
て決定される電流がトランジスタQ6に流れ、これによ
り、対応する電流が第2定電流として、トランジスタQ
6のコレクタ側と電源(VCC)との間に設けられたトラ
ンジスタQ7に流れる。更に、このトンジスタQ7とカ
レントミラー回路を構成するトランジスタQ14、Q1
5に上記第2定電流が流れる。The base of the transistor Q6 has a voltage (2VB) determined by the transistors Q3 and Q4.
E) is applied as the reference voltage Vref. Then, a current determined by the voltage drop (2VBE) of the transistors Q3 and Q4 and the resistance value of the adjusting resistor 50 (the resistors R2, R3 and R4) flows through the transistor Q6, whereby the corresponding current is changed to the second constant current. As the transistor Q
6 and a power supply (VCC). Further, transistors Q14 and Q1 forming a current mirror circuit with the transistor Q7.
5, the second constant current flows.
【0027】ここで、調整用抵抗50は、第2定電流を
調整するための抵抗であって、トランジスタQ6のエミ
ッタと低圧側電源(VEE)との間に固定抵抗R2〜R4
が直列接続されている。そして、トランジスタQ6のエ
ミッタと抵抗R2との接続点から端子B1が引き出さ
れ、抵抗R2と抵抗R3の接続点から端子B2が引き出
され、抵抗R3と抵抗R4との接続点から端子R3が引
き出されている。例えば、B1端子とB3端子を接続す
ると、トランジスタQ6のエミッタと電源(VEE)間に
抵抗R4が設けられ、調整用抵抗50の抵抗値は抵抗R
4の抵抗値に等しくなる。また、いずれの端子B1〜B
3も接続しなければ、トランジスタQ6のエミッタと電
源(VEE)との間には、抵抗R2,R3,R4全てが接
続され、調整用抵抗50の抵抗値は、抵抗R2,R3,
R4の抵抗値の和となる。このように、端子B1〜B3
を選択的に接続することにより、容易かつ正確に調整用
抵抗50の抵抗値が変更され、第2電流の電流量が調整
される。なお、この調整用抵抗50は、固定抵抗には限
らず、トランジスタQ6のエミッタ側に端子を設けて外
付けの可変抵抗を接続して構成しても良い。Here, the adjusting resistor 50 is a resistor for adjusting the second constant current, and has fixed resistors R2 to R4 between the emitter of the transistor Q6 and the low voltage side power supply (VEE).
Are connected in series. Then, the terminal B1 is drawn out from the connection point between the emitter of the transistor Q6 and the resistor R2, the terminal B2 is drawn out from the connection point between the resistors R2 and R3, and the terminal R3 is drawn out from the connection point between the resistors R3 and R4. ing. For example, when the B1 terminal and the B3 terminal are connected, a resistor R4 is provided between the emitter of the transistor Q6 and the power supply (VEE), and the resistance value of the adjusting resistor 50 is the resistor R4.
4 is equal to the resistance value. In addition, any of the terminals B1 to B
3 is also not connected, all the resistors R2, R3, and R4 are connected between the emitter of the transistor Q6 and the power supply (VEE).
This is the sum of the resistance values of R4. Thus, the terminals B1 to B3
Is selectively connected, the resistance value of the adjusting resistor 50 is easily and accurately changed, and the amount of the second current is adjusted. The adjusting resistor 50 is not limited to a fixed resistor, but may be configured by providing a terminal on the emitter side of the transistor Q6 and connecting an external variable resistor.
【0028】[高電圧側の電圧発生部100、200の
構成]バッファアンプによって構成された各電圧発生部
100、200、300、400の各アンプ部10、2
0、30、40の正入力端子IN1〜IN4には、図4
と同様に、電源VCC−電源VEE間を抵抗分圧して得られ
る複数段階の電圧が印加されている。具体的には、図1
及び図2に示すように、電源(VCC)−(VEE)間に抵
抗R10,R11,RO,R12,R13が直列に接続
されて電源電圧が分圧されている。そして、本実施例で
は、この抵抗のうちR10,R11,R12,R13を
固定抵抗によって構成し、調整用抵抗50と同様にその
抵抗値を端子の接続方法によって変更可能とした。ま
た、抵抗ROも後述するように複数の固定抵抗を端子を
任意に選択してその抵抗値を調整する構成としている。
従って、使用する抵抗R10,R11,R12,R13
及びRO抵抗値を所望のものとすることにより、電圧発
生部100〜400からの出力電圧V1〜V4を要求に
応じて適切なものとすることが可能となっている。な
お、分圧抵抗を構成するR10〜R13及びROは、外
付け抵抗で構成しても良いが、本実施例のように固定抵
抗の組み合わせによってその抵抗値を変更可能とすれ
ば、より抵抗値の変更が正確かつ容易となる。[Structure of High-Voltage-Side Voltage Generating Units 100 and 200] The amplifier units 10 and 2 of the voltage generating units 100, 200, 300 and 400 each constituted by a buffer amplifier.
0, 30, 40 positive input terminals IN1 to IN4
In the same manner as described above, a multi-step voltage obtained by dividing the voltage between the power supply VCC and the power supply VEE by resistance is applied. Specifically, FIG.
As shown in FIG. 2, resistors R10, R11, RO, R12, and R13 are connected in series between a power supply (VCC) and (VEE) to divide the power supply voltage. In the present embodiment, R10, R11, R12, and R13 of these resistors are configured by fixed resistors, and the resistance value can be changed by the terminal connection method, similarly to the adjusting resistor 50. Further, the resistor RO has a configuration in which terminals are arbitrarily selected from a plurality of fixed resistors and their resistance values are adjusted as described later.
Therefore, the used resistors R10, R11, R12, R13
By setting the RO resistance to a desired value, the output voltages V1 to V4 from the voltage generators 100 to 400 can be made appropriate as required. Note that R10 to R13 and RO constituting the voltage dividing resistor may be constituted by external resistors. However, if the resistance value can be changed by a combination of fixed resistors as in the present embodiment, the resistance value becomes higher. Changes are accurate and easy.
【0029】(バッファアンプ100の構成)第1電圧
発生部であるバッファアンプ100の入力端子IN1に
は、電源電圧VCCから抵抗R10の抵抗値に応じて降下
した所定の電圧が印加され、この電圧が入力端子IN1
に接続されたアンプ部10の正入力端子に供給されてい
る。一方、アンプ部10の負入力端子は、抵抗を介し電
圧V1が発生するバッファアンプの出力端子V1outに接
続され、負帰還路が構成されている。(Structure of Buffer Amplifier 100) A predetermined voltage dropped from the power supply voltage VCC in accordance with the resistance value of the resistor R10 is applied to the input terminal IN1 of the buffer amplifier 100 as the first voltage generator. Is the input terminal IN1
Is supplied to the positive input terminal of the amplifier unit 10 connected to the input terminal. On the other hand, the negative input terminal of the amplifier section 10 is connected to the output terminal V1out of the buffer amplifier which generates the voltage V1 via a resistor, and forms a negative feedback path.
【0030】アンプ部10は正入力端子に印加された電
圧に応じて動作してトランジスタQ16のベースに所定
の電流を供給する。また、トランジスタQ16のコレク
タは第2定電流を供給するトランジスタQ14を介して
上側電源(VCC)に接続され、トランジスタQ16のエ
ミッタにはトランジスタQ13のベースが接続されてい
る。トランジスタQ13のエミッタは、下側電源(VE
E)に接続され、トランジスタQ13のコレクタは、第
2定電流を供給するトランジスタQ15及びダイオード
接続されたトランジスタを介して電源(VCC)に接続さ
れている。The amplifier section 10 operates according to the voltage applied to the positive input terminal and supplies a predetermined current to the base of the transistor Q16. The collector of the transistor Q16 is connected to an upper power supply (VCC) via a transistor Q14 for supplying a second constant current, and the base of the transistor Q13 is connected to the emitter of the transistor Q16. The emitter of the transistor Q13 is connected to the lower power supply (VE
E), and the collector of the transistor Q13 is connected to a power supply (VCC) via a transistor Q15 for supplying a second constant current and a diode-connected transistor.
【0031】そこで、トランジスタQ16からトランジ
スタQ13のベースに、アンプ部10への入力電圧及び
トランジスタQ14から供給される電流に応じた電流が
供給されると、その電流に応じてトランジスタQ13が
動作し、トランジスタQ17及びこれとカレントミラー
接続されたQ18に所定の電流が流れる。そして、この
第2定電流に応じた電流がバイアス電流として電流吸込
み側トランジスタである出力トランジスタQ12のベー
スに供給される。When a current is supplied from the transistor Q16 to the base of the transistor Q13 in accordance with the input voltage to the amplifier unit 10 and the current supplied from the transistor Q14, the transistor Q13 operates according to the current, A predetermined current flows through the transistor Q17 and the current mirror Q18 connected thereto. Then, a current corresponding to the second constant current is supplied as a bias current to the base of the output transistor Q12, which is the current sink transistor.
【0032】一方、電流吐き出し側トランジスタである
出力トランジスタQ10のベースには、トランジスタQ
15のコレクタが接続されており、出力トランジスタQ
10のベースには第2定電流がバイアス電流として供給
されている。On the other hand, the base of an output transistor Q10, which is a current source transistor, is connected to a transistor Q10.
15 collectors are connected and the output transistor Q
A second constant current is supplied as a bias current to the base 10.
【0033】従って、上述の調整用抵抗50の抵抗値を
所望の値に設定することにより、出力トランジスタQ1
0及び出力トランジスタQ12に供給されるバイアス電
流のいずれもが調整され、出力トランジスタQ10,Q
12がそれぞれ流す電流、即ちバッファアンプ100か
らの出力電流が所望の値に調整される。Therefore, by setting the resistance value of the adjusting resistor 50 to a desired value, the output transistor Q1
0 and both the bias current supplied to the output transistor Q12 are adjusted, and the output transistors Q10, Q
The currents flowing through the respective elements 12, that is, the output currents from the buffer amplifier 100 are adjusted to desired values.
【0034】また、トランジスタQ13に流れる電流に
応じて、出力トランジスタQ10及びQ12が動作する
と、出力トランジスタQ10のエミッタと出力トランジ
スタQ12のコレクタとの接続点に所望の電圧V1が発
生し、この電圧V1が出力端子V1outから液晶ディスプ
レイに供給される。When the output transistors Q10 and Q12 operate according to the current flowing through the transistor Q13, a desired voltage V1 is generated at the connection point between the emitter of the output transistor Q10 and the collector of the output transistor Q12. Is supplied to the liquid crystal display from the output terminal V1out.
【0035】更に、電流吸込み側トランジスタQ12の
下流側、即ち本実施例において、トランジスタQ12は
そのエミッタが端子E1に引き出されており、所定の外
付け抵抗RE を介して下側電源(VEE)に接続可能な構
成となっている。Further, on the downstream side of the current sinking transistor Q12, that is, in this embodiment, the emitter of the transistor Q12 is connected to the terminal E1, and is connected to the lower power supply (VEE) via a predetermined external resistor RE. It has a connectable configuration.
【0036】(バッファアンプ200の構成)次に、第
2電圧発生部であるバッファアンプ200の構成につい
て説明する。バッファアンプ100に対してバッファア
ンプ200の相違する点は、その電流吐き出し側トラン
ジスタがダーリントン接続されていることである。即
ち、調整用抵抗50によって決定されるバイアス電流を
流すトランジスタQ15のコレクタにトランジスタQ2
2のベースが接続されており、このトランジスタQ22
のエミッタに電流吐き出し側トランジスタである出力ト
ランジスタQ20のベースが接続されている。このよう
に出力トランジスタQ20をダーリントン出力構成をす
ることにより、トランジスタQ15から供給されるバッ
ファアンプ100と同様のバイアス電流によって、出力
トランジスタQ20の電流供給能力を高くすることが可
能となる。なお、図中(*)印は、互いに接続されてい
ることを示している。(Configuration of Buffer Amplifier 200) Next, the configuration of the buffer amplifier 200 which is the second voltage generator will be described. The buffer amplifier 200 is different from the buffer amplifier 100 in that the current source transistor is Darlington connected. That is, the transistor Q2 is connected to the collector of the transistor Q15 through which the bias current determined by the adjusting resistor 50 flows.
2 is connected to this transistor Q22.
Is connected to the base of an output transistor Q20, which is a current source transistor. By thus configuring the output transistor Q20 in a Darlington output configuration, it is possible to increase the current supply capability of the output transistor Q20 with the same bias current as that of the buffer amplifier 100 supplied from the transistor Q15. Note that the (*) marks in the figure indicate that they are connected to each other.
【0037】また、バッファアンプ200の入力端子I
N2には、電源電圧VCCから抵抗R10及び抵抗R11
による電圧降下分だけ低い電圧が入力されており、この
入力電圧がアンプ部20の正入力端子に印加され、この
入力電圧に応じ、トランジスタQ20のエミッタとトラ
ンジスタQ12のコレクタとの接続点に電圧V2が発生
し、電圧V2が出力端子V2outから出力される。The input terminal I of the buffer amplifier 200
N2 includes a resistor R10 and a resistor R11 from the power supply voltage VCC.
Is input to the positive input terminal of the amplifier section 20, and the voltage V2 is applied to the connection point between the emitter of the transistor Q20 and the collector of the transistor Q12 in accordance with the input voltage. Occurs, and the voltage V2 is output from the output terminal V2out.
【0038】また、バッファアンプ100と同様にその
出力トランジスタQ12の下流側(エミッタ)が端子E
2に引き出され、この端子E2を外付け抵抗RE を介し
て下側電源VEEに接続可能な構成となっている。Similarly to the buffer amplifier 100, the downstream side (emitter) of the output transistor Q12 is connected to the terminal E.
2 so that the terminal E2 can be connected to the lower power supply VEE via an external resistor RE.
【0039】ここで、高電圧側バッファアンプ100、
200は、例えば電源電圧VCCを40Vとすると、バッ
ファアンプ100からの出力電圧V1は38V、バッフ
ァアンプ200からの出力電圧V2は36V程度の高い
電圧となる。このため、バッファアンプ100、200
の電流吸込み側トランジスタQ12のコレクタ−エミッ
タ間には、大きな電位差(例えば、30V程度)が発生
する。そこで、上述のようにそのエミッタ(下流側)を
抵抗RE を介して下側電源(VEE)に接続すれば、この
抵抗RE の両端に電圧を発生させることができる。従っ
て、トランジスタQ12のコレクタ−エミッタ間に発生
する電位差を低減し、トランジスタQ12の破損を防止
すると共に、トランジスタQ12における発熱量を低減
することができる。液晶ディスプレイでは、その表示特
性が温度依存性を有している。よって、ディスプレイの
周囲で局部的な発熱領域があると、その付近の表示品質
が低下する可能性がある。このため、本実施例のように
発熱領域をトランジスタQ12と抵抗RE とに分散する
ことにより、液晶ディスプレイの表示品質の低下を防止
することが可能となる。なお、端子E1と端子E2との
間に、電圧V1とV2との差に対応する程度の抵抗値の
抵抗を更に接続し、端子E1における電位を端子E2に
おける電位よりも高くする構成としても良い。Here, the high voltage side buffer amplifier 100,
For example, if the power supply voltage VCC is 40V, the output voltage V1 from the buffer amplifier 100 is 38V, and the output voltage V2 from the buffer amplifier 200 is as high as 36V. Therefore, the buffer amplifiers 100 and 200
A large potential difference (for example, about 30 V) is generated between the collector and the emitter of the current sink transistor Q12. If the emitter (downstream side) is connected to the lower power supply (VEE) via the resistor RE as described above, a voltage can be generated at both ends of the resistor RE. Therefore, the potential difference generated between the collector and the emitter of the transistor Q12 can be reduced, the damage of the transistor Q12 can be prevented, and the amount of heat generated in the transistor Q12 can be reduced. In a liquid crystal display, its display characteristics have temperature dependence. Therefore, if there is a local heat generation area around the display, there is a possibility that the display quality in the vicinity of the heat generation area is degraded. For this reason, by dispersing the heat generating region to the transistor Q12 and the resistor RE as in the present embodiment, it is possible to prevent the display quality of the liquid crystal display from deteriorating. Note that a resistor having a resistance value corresponding to the difference between the voltages V1 and V2 may be further connected between the terminals E1 and E2 so that the potential at the terminal E1 is higher than the potential at the terminal E2. .
【0040】[低電圧側の電圧発生部300、400の
構成]次に、図2を用いて低電圧側の電圧発生部、即ち
バッファアンプ300、400の構成を説明する。[Configuration of Low-Voltage-Side Voltage Generating Units 300 and 400] Next, the configuration of the low-voltage-side voltage generating units, that is, the buffer amplifiers 300 and 400 will be described with reference to FIG.
【0041】バッファアンプ300、400の構成は、
基本的に図1のバッファアンプ200と同様である。バ
ッファアンプ300の入力端子IN3と、図1のバッフ
ァアンプ200の入力端子IN2との間には、抵抗端子
RX1〜RX6と、各端子RX1〜6の間に接続された
固定抵抗が設けられている。端子RX1には、バッファ
アンプ200の入力端子IN2が接続され、残りの端子
RX2〜RX6のいずれかにバッファアンプ300の入
力端子IN3が接続される。入力端子IN3をRX2〜
RX6のいずれかの端子を接続するかによって、バッフ
ァアンプ300のアンプ部30に印加される電圧が決定
され、これによりバッファアンプ300の出力端子V3o
utからの出力電圧V3が決定される構成となっている。
また、バッファアンプ400の入力端子IN4は、バッ
ファアンプ300の入力端子IN3に接続されている抵
抗R12と、一端が下側電源(VEE)に接続された抵抗
R13との間に接続されている。これにより、入力端子
IN4には、電源電圧VCCから抵抗R10,R11,R
O,R12とR13との抵抗値の比に応じた電圧降下分
だけ低い電圧が印加され、バッファアンプ400の出力
端子V4outからは入力電圧に応じた電圧V4が出力され
る。The configuration of the buffer amplifiers 300 and 400 is as follows.
This is basically the same as the buffer amplifier 200 of FIG. Between the input terminal IN3 of the buffer amplifier 300 and the input terminal IN2 of the buffer amplifier 200 in FIG. 1, resistance terminals RX1 to RX6 and fixed resistors connected between the terminals RX1 to RX6 are provided. . The input terminal IN2 of the buffer amplifier 200 is connected to the terminal RX1, and the input terminal IN3 of the buffer amplifier 300 is connected to any of the remaining terminals RX2 to RX6. Connect input terminal IN3 to RX2
The voltage applied to the amplifier unit 30 of the buffer amplifier 300 is determined depending on whether any terminal of the RX 6 is connected, and the output terminal V3o of the buffer amplifier 300 is thereby determined.
The configuration is such that the output voltage V3 from ut is determined.
The input terminal IN4 of the buffer amplifier 400 is connected between a resistor R12 connected to the input terminal IN3 of the buffer amplifier 300 and a resistor R13 having one end connected to the lower power supply (VEE). Thus, the input terminal IN4 receives the resistors R10, R11, R11 from the power supply voltage VCC.
O, a voltage lower by a voltage drop corresponding to the resistance value ratio between R12 and R13 is applied, and a voltage V4 corresponding to the input voltage is output from the output terminal V4out of the buffer amplifier 400.
【0042】バッファアンプ300、400では、その
電流吐き出し側トランジスタQ30が、バッファアンプ
200と同様、ダーリントン接続構成となっている。即
ち、バイアス電流を供給するトランジスタQ15のコレ
クタにベースが接続されたトランジスタQ22のエミッ
タが出力トランジスタQ30のベースに接続されてい
る。そして、上述の図1の調整抵抗50によって決定さ
れるバイアス電流がトランジスタQ22のベースに供給
される。一方、電流吸い込み側トランジスタである出力
トランジスタQ32のエミッタは下側電源(VEE)に接
続され、バッファアンプ100等と同様に出力トランジ
スタQ32のベースには、トランジスタQ14から供給
される第2定電流に応じた電流がバイアス電流として供
給される。このように出力トランジスタQ30,Q32
のベースには図1の調整用抵抗50によって調整された
バイアス電流が供給され、バッファアンプ300、40
0からの出力電流が制御されている。なお、図2の
(*)印は、図1の(*)と接続されていることを示し
ている。In the buffer amplifiers 300 and 400, the current source side transistor Q30 has a Darlington connection configuration like the buffer amplifier 200. That is, the emitter of the transistor Q22 whose base is connected to the collector of the transistor Q15 that supplies the bias current is connected to the base of the output transistor Q30. Then, the bias current determined by the adjustment resistor 50 in FIG. 1 is supplied to the base of the transistor Q22. On the other hand, the emitter of the output transistor Q32, which is a current sinking transistor, is connected to the lower power supply (VEE), and the base of the output transistor Q32 is connected to the second constant current supplied from the transistor Q14 like the buffer amplifier 100 and the like. A corresponding current is supplied as a bias current. Thus, the output transistors Q30, Q32
The bias current adjusted by the adjusting resistor 50 of FIG.
The output current from 0 is controlled. Note that the mark (*) in FIG. 2 indicates that it is connected to (*) in FIG.
【0043】また、電流吐き出し側トランジスタである
出力トランジスタQ30の上流側、即ち本実施例ではト
ランジスタQ30のコレクタはそれぞれ端子C1、C2
に引き出され、外付け抵抗RC を介して上側電源VCCに
接続可能な構成となっている。低電圧側のバッファアン
プ300、400では、例えば、高電圧側のバッファア
ンプ100、200からの出力電圧V1,V2が(38
V),(36V)である場合に、出力電圧V3は(4
V)、V4は(2V)等の低電圧となる。このため、各
バッファアンプ300、400の電流吐き出し側トラン
ジスタQ30のコレクタ−エミッタ間に、極めて大きな
電位差(例えば、30V程度)が発生する。そこで、出
力トランジスタQ30の上流側(コレクタ)を抵抗RC
を電源電圧VCCとの間に介して接続することによって、
出力トランジスタQ30のコレクタ−エミッタ間の電位
差を低減することができる。これにより、出力トランジ
スタQ30の破壊の可能性を低減すると共に、トランジ
スタQ30での発熱量を低減して、上述のように液晶デ
ィスプレイの表示品質の向上を図ることができる。な
お、端子C1と端子C2との間に、電圧V3とV4との
差に対応する程度の抵抗値の抵抗を更に接続し、端子C
2における電位を端子C1における電位よりも低くする
構成としても良い。Further, on the upstream side of the output transistor Q30 which is a current source transistor, that is, in this embodiment, the collector of the transistor Q30 is connected to the terminals C1 and C2, respectively.
And connected to the upper power supply VCC via an external resistor RC. In the buffer amplifiers 300 and 400 on the low voltage side, for example, the output voltages V1 and V2 from the buffer amplifiers 100 and 200 on the high voltage side are (38).
V) and (36V), the output voltage V3 is (4
V) and V4 are low voltages such as (2V). Therefore, an extremely large potential difference (for example, about 30 V) occurs between the collector and the emitter of the current source transistor Q30 of each of the buffer amplifiers 300 and 400. Therefore, the upstream side (collector) of the output transistor Q30 is connected to the resistor RC.
To the power supply voltage VCC.
The potential difference between the collector and the emitter of output transistor Q30 can be reduced. Thereby, the possibility of destruction of the output transistor Q30 is reduced, and the amount of heat generated by the transistor Q30 is reduced, so that the display quality of the liquid crystal display can be improved as described above. Note that a resistor having a resistance value corresponding to the difference between the voltages V3 and V4 is further connected between the terminal C1 and the terminal C2, and the terminal C
2 may be configured to be lower than the potential at the terminal C1.
【0044】[アンプ部10〜40の構成]次に、図3
を用いて各バッファアンプ100〜400のアンプ部1
0〜40の構成について説明する。[Configuration of Amplifier Units 10 to 40] Next, FIG.
The amplifier unit 1 of each buffer amplifier 100 to 400 using
The configuration of 0 to 40 will be described.
【0045】各入力端子IN1〜IN4に印加される入
力電圧は、アンプ部10、20、30、40の正入力端
子をなすトランジスタQ33、Q35のベースに印加さ
れている。一方、アンプ部10〜40の負入力端子であ
るトランジスタQ34、Q36のベースは、図1、図2
に示すように抵抗を介してバッファアンプの出力端子I
N1〜IN4に接続され、負帰還路が構成されている。
そして、トランジスタQ33、Q35、Q34、Q36
のエミッタには、それぞれ定電流源22を構成するトラ
ンジスタQ40から第1定電流が供給されている。ま
た、トランジスタQ33、Q36の下流側には、カレン
トミラー回路を構成するトランジスタQ42、Q44が
設けられている。そして、トランジスタQ36とトラン
ジスタQ44との接続点、及びトランジスタQ30とト
ランジスタQ42との接続点には、定電流源22のトラ
ンジスタQ46、Q51からそれぞれ第1定電流の供給
を受けるトランジスタQ50、Q52のベースが接続さ
れている。また、トランジスタQ52の上流側には、ト
ランジスタQ16のベースが接続されている。トランジ
スタQ16の上流側(コレクタ)には、図1のトランジ
スタQ7とカレントミラー回路を構成するトランジスタ
Q14が接続され、このトランジスタQ14から第2定
電流の供給を受けている。The input voltages applied to the input terminals IN1 to IN4 are applied to the bases of the transistors Q33 and Q35, which form the positive input terminals of the amplifier units 10, 20, 30, and 40. On the other hand, the bases of the transistors Q34 and Q36 which are the negative input terminals of the amplifier units 10 to 40 are shown in FIGS.
As shown in FIG.
N1 to IN4 to form a negative feedback path.
Then, the transistors Q33, Q35, Q34, Q36
Are supplied with a first constant current from a transistor Q40 constituting the constant current source 22, respectively. Further, transistors Q42 and Q44 forming a current mirror circuit are provided downstream of the transistors Q33 and Q36. The connection point between the transistor Q36 and the transistor Q44 and the connection point between the transistor Q30 and the transistor Q42 are connected to the bases of the transistors Q50 and Q52 receiving the first constant current from the transistors Q46 and Q51 of the constant current source 22, respectively. Is connected. The base of the transistor Q16 is connected to the upstream side of the transistor Q52. An upstream side (collector) of the transistor Q16 is connected to a transistor Q14 forming a current mirror circuit together with the transistor Q7 of FIG. 1, and receives a second constant current from the transistor Q14.
【0046】各アンプ部10〜40は、入力端子IN1
〜IN4からの入力電圧と、出力端子Vout (V1out〜
V4out)における出力電圧(V1〜V4)との電圧の差
がなくなるように動作し、トランジスタQ16のベース
電流を変更する。そして、これに応じてトランジスタQ
13へのベース電流が変更され、バッファアンプ100
〜400からの出力電圧V1〜V4が調整されその出力
電圧及び出力電流の値が安定化されている。Each of the amplifier sections 10 to 40 has an input terminal IN1.
ININ4 and the output terminal Vout (V1outV
(V4out) and the output voltage (V1 to V4) so as to eliminate the voltage difference, thereby changing the base current of the transistor Q16. Then, the transistor Q
13 is changed and the buffer amplifier 100
The output voltages V1 to V4 from to 400 are adjusted, and the values of the output voltage and the output current are stabilized.
【0047】[0047]
【発明の効果】本発明における液晶駆動用分割電源回路
では、複数段階の電圧を発生するそれぞれの電圧発生部
において、各電流吐き出し側トランジスタ及び各電流吸
い込み側トランジスタのバイアス電流を全て調整用抵抗
によって調整している。このため、駆動する液晶ディス
プレイに応じてバイアス電流を調整すれば、電圧発生部
から最適な値の電流を出力することができる。In the divided power supply circuit for driving a liquid crystal according to the present invention, the bias currents of the current source transistors and the current sink transistors are all adjusted by the adjusting resistors in each of the voltage generators for generating the voltage in a plurality of stages. I am adjusting. Therefore, if the bias current is adjusted according to the liquid crystal display to be driven, a current having an optimum value can be output from the voltage generator.
【0048】さらに、調整用抵抗を外付け可変抵抗によ
り構成するか、もしくは複数の固定抵抗及びこの固定抵
抗を選択するための端子によって構成することにより、
容易に抵抗値の変更ができ、バイアス電流の調整が容易
である。Further, by forming the adjusting resistor by an external variable resistor, or by using a plurality of fixed resistors and a terminal for selecting the fixed resistor,
The resistance value can be easily changed, and the bias current can be easily adjusted.
【0049】また、本発明では、高電圧側の電圧発生部
の電流吸込み側トランジスタの下流側、低電圧側の電圧
発生部の電流吐き出し側トランジスタの上流側に、それ
ぞれ抵抗を介して低電圧側回路電源、高電圧回路電源を
接続するための端子を設けている。これにより、上記ト
ランジスタのエミッタ−コレクタ間における電位差を低
減して、トランジスタの破壊を防止することができる。
更に、このトランジスタにおける発熱を緩和することが
でき、表示特性に温度依存性を有する液晶ディスプレイ
の表示品質の向上が可能となる。Further, according to the present invention, the low voltage side is connected via a resistor to the downstream side of the current sinking transistor of the high voltage side voltage generating section and the upstream side of the current source side transistor of the low voltage side voltage generating section. Terminals for connecting a circuit power supply and a high-voltage circuit power supply are provided. Thus, the potential difference between the emitter and the collector of the transistor can be reduced, and the transistor can be prevented from being broken.
Further, heat generation in the transistor can be reduced, and the display quality of a liquid crystal display having display characteristics that are temperature-dependent can be improved.
【0050】また、本発明においては、複数の電圧発生
部のうち、最も高電圧の電圧発生部の電流吐き出し側ト
ランジスタをシングル出力構成とする。これにより、回
路電源電圧に対しての電圧降下を小さくでき電源電圧を
有効に利用できる。一方、他の電圧発生部の電流流し出
しトランジスタをダーリントン出力構成とすることによ
り、少ないバイアス電流で大きな出力電流が得られ、装
置の低消費電力化と十分な電流供給能力が実現される。In the present invention, among the plurality of voltage generators, the current source transistor of the highest voltage generator has a single output configuration. Thus, the voltage drop with respect to the circuit power supply voltage can be reduced, and the power supply voltage can be used effectively. On the other hand, by using the Darlington output configuration for the current source transistors of the other voltage generators, a large output current can be obtained with a small bias current, and low power consumption and sufficient current supply capability of the device can be realized.
【図1】 本発明の実施例における高電圧側のバッファ
アンプの構成を示す回路図である。FIG. 1 is a circuit diagram illustrating a configuration of a buffer amplifier on a high voltage side according to an embodiment of the present invention.
【図2】 本発明の実施例の低電圧側のバッファアンプ
の構成を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration of a buffer amplifier on a low voltage side according to an embodiment of the present invention.
【図3】 図1及び図2のアンプ部10〜40の構成を
示す回路図である。FIG. 3 is a circuit diagram showing a configuration of amplifier units 10 to 40 in FIGS. 1 and 2;
【図4】 従来の液晶駆動用分割電源回路の回路構成を
示す図である。FIG. 4 is a diagram showing a circuit configuration of a conventional divided power supply circuit for driving a liquid crystal.
10、20、30、40 アンプ部、22 定電流源、
50 調整用抵抗、100、200、300、400
バッファアンプ。10, 20, 30, 40 amplifier section, 22 constant current source,
50 Adjusting resistor, 100, 200, 300, 400
Buffer amplifier.
Claims (5)
発生する液晶駆動用分割電源回路であって、 各段階の電圧をそれぞれ発生する複数の電圧発生部を有
し、 前記複数の電圧発生部は、それぞれ電流吐き出し側トラ
ンジスタ及び電流吸い込み側トランジスタを有し、 前記電流吐き出し側トランジスタを駆動するバイアス電
流と、前記電流吸い込み側トランジスタを駆動するバイ
アス電流の両方を調整用抵抗によって調整することを特
徴とする液晶駆動用分割電源回路。1. A divided power supply circuit for driving a liquid crystal, which generates a plurality of voltages for driving a liquid crystal, comprising: a plurality of voltage generators for respectively generating voltages of respective stages; The unit has a current source side transistor and a current sink side transistor, and a bias voltage for driving the current source side transistor.
Current and a bias for driving the current sink transistor.
A divided power supply circuit for driving a liquid crystal , wherein both of the assembling current are adjusted by an adjusting resistor.
路であって、 更に、調整用抵抗端子を有し、 前記調整用抵抗端子に所定の抵抗値の前記調整用抵抗を
接続することにより、電流吐き出し側トランジスタ用及
び電流吸い込み側トランジスタ用の前記バイアス電流の
両方を調整することを特徴とする液晶駆動用分割電源回
路。2. The liquid crystal driving divided power supply circuit according to claim 1, further comprising an adjusting resistor terminal, wherein the adjusting resistor having a predetermined resistance value is connected to the adjusting resistor terminal. The current source side transistor
Of the bias current for fine current sink side transistor
A divided power supply circuit for driving a liquid crystal, wherein both are adjusted.
路であって、 更に、複数の固定抵抗を選択するための端子を有し、 選択する前記端子の1または複数の組み合わせにより前
記調整用抵抗の抵抗値を調整することを特徴とする液晶
駆動用分割電源回路。3. The divided power supply circuit for driving a liquid crystal according to claim 1, further comprising a terminal for selecting a plurality of fixed resistors, wherein the adjustment is performed by one or a combination of the selected terminals. A divided power supply circuit for driving a liquid crystal, wherein a resistance value of the resistance for the liquid crystal is adjusted.
載の液晶駆動用分割電源回路において、 前記電圧発生部は、高圧側の電圧を発生する高圧側の電
圧発生部と、低圧側の電圧を発生する低圧側の電圧発生
部とを有し、 前記高圧側の電圧発生部の電流吸い込み側トランジスタ
の下流側には、抵抗を介して低圧側の回路電源に接続す
るための端子が設けられ、 前記低圧側の電圧発生部の電流吐き出し側トランジスタ
の上流側には、抵抗を介して高圧側の回路電源に接続す
るための端子が設けられていることを特徴とする液晶駆
動用分割電源回路。4. The divided power supply circuit for driving a liquid crystal according to claim 1, wherein the voltage generating section includes a high voltage side voltage generating section that generates a high voltage side voltage, and a low voltage side. A low-voltage side voltage generating unit that generates a voltage on the low-voltage side, and a terminal for connecting to a low-voltage side circuit power supply via a resistor on the downstream side of the current sink side transistor of the high-voltage side voltage generating unit. A terminal for connecting to a circuit power supply on the high voltage side via a resistor is provided on the upstream side of the transistor on the current discharge side of the voltage generating unit on the low voltage side. Split power supply circuit.
載の液晶駆動用分割電源回路において、 前記複数の電圧発生部のうち、最も高電圧側の電圧発生
部の前記電流吐き出し側トランジスタをシングル出力構
成とし、 残りの前記電圧発生部の前記電流吐き出し側トランジス
タをダーリントン出力構成とすることを特徴とする液晶
駆動用分割電源回路。5. The divided power supply circuit for driving a liquid crystal according to claim 1, wherein the current source on the highest voltage side of the plurality of voltage generators. A divided power supply circuit for driving a liquid crystal, characterized in that a transistor has a single output configuration, and the remaining current source transistors of the voltage generating section have a Darlington output configuration.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7132399A JP3071125B2 (en) | 1995-05-30 | 1995-05-30 | Split power supply circuit for driving LCD |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7132399A JP3071125B2 (en) | 1995-05-30 | 1995-05-30 | Split power supply circuit for driving LCD |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08327973A JPH08327973A (en) | 1996-12-13 |
JP3071125B2 true JP3071125B2 (en) | 2000-07-31 |
Family
ID=15080491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7132399A Expired - Lifetime JP3071125B2 (en) | 1995-05-30 | 1995-05-30 | Split power supply circuit for driving LCD |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3071125B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3488054B2 (en) | 1997-09-12 | 2004-01-19 | Necエレクトロニクス株式会社 | LCD drive device |
-
1995
- 1995-05-30 JP JP7132399A patent/JP3071125B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08327973A (en) | 1996-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5798741A (en) | Power source for driving liquid crystal | |
US5198747A (en) | Liquid crystal display driver and driver method | |
EP0631269B1 (en) | Liquid crystal driving power supply circuit | |
JP2001216034A (en) | Circuit and method for generating internal power supply voltage | |
US5191589A (en) | Laser driver and optical disk drive apparatus | |
WO1996021879A1 (en) | Power supply circuit, power supply for liquid crystal display, and liquid crystal display | |
US20080259013A1 (en) | Gamma correction circuit | |
JPH1124766A (en) | Reference voltage generator | |
EP1955437B1 (en) | Small signal amplifier with large signal output boost stage | |
JP3016143B2 (en) | Power supply circuit for LCD | |
JP4017850B2 (en) | Power circuit | |
JP2830862B2 (en) | LCD gradation voltage generation circuit | |
JP3071125B2 (en) | Split power supply circuit for driving LCD | |
KR19990087228A (en) | Internal Voltage Reference Output Driver | |
JPH04315207A (en) | Power supply circuit | |
US6630863B2 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
US5940069A (en) | Driving signal generator for a liquid crystal display | |
JP2644387B2 (en) | Output circuit for split power supply for LCD | |
JP2003280749A (en) | Power circuit | |
JP2865163B2 (en) | Stabilized power supply circuit | |
JPH03274090A (en) | Liquid crystal display device | |
KR100422439B1 (en) | Pd limiting circuit for motor driver ic | |
JPH10268253A (en) | Reference voltage generation circuit | |
JP2604530Y2 (en) | Output circuit | |
JP2000132147A (en) | Stabilizing circuit and power supply circuit using it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080318 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20080715 Free format text: JAPANESE INTERMEDIATE CODE: A02 |