JP3070745B2 - Defect inspection method and apparatus, and semiconductor manufacturing method using the same - Google Patents

Defect inspection method and apparatus, and semiconductor manufacturing method using the same

Info

Publication number
JP3070745B2
JP3070745B2 JP1126617A JP12661789A JP3070745B2 JP 3070745 B2 JP3070745 B2 JP 3070745B2 JP 1126617 A JP1126617 A JP 1126617A JP 12661789 A JP12661789 A JP 12661789A JP 3070745 B2 JP3070745 B2 JP 3070745B2
Authority
JP
Japan
Prior art keywords
defect
sample
inspected
semiconductor wafer
coordinate system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1126617A
Other languages
Japanese (ja)
Other versions
JPH02306144A (en
Inventor
光義 小泉
良正 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1126617A priority Critical patent/JP3070745B2/en
Publication of JPH02306144A publication Critical patent/JPH02306144A/en
Application granted granted Critical
Publication of JP3070745B2 publication Critical patent/JP3070745B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体LSI製造工程中において、ウェハ上
に発生する欠陥の状態を検査する欠陥検査方法及びその
装置並びにそれを用いた半導体の製造方法に関する。
Description: BACKGROUND OF THE INVENTION The present invention relates to a defect inspection method and apparatus for inspecting a state of a defect generated on a wafer during a semiconductor LSI manufacturing process, and a method for manufacturing a semiconductor using the same. About the method.

〔従来の技術〕[Conventional technology]

従来,製造工程中のLSIウェハ試料上の異物の検出,
観察・分析作業の高効率化の為,特開昭60−218845号公
報に記載された方法が知られていた。即ち,光学的異
物検出ヘッドと電子線(SEM)による観察・XMAによる
分析ヘッドを同一の真空室上に並べて設置して,(1)
ステージ上に搭載された試料全面の異物検出の後,
(2)ステージを観察・分析ヘッドの下に移動して
(1)で検出された個々の異物をSEM観察・XMA分析する
方法(一体型)である(第15図)。この方法は同一ステ
ージ上に試料が固定して搭載されたまま上記(1),
(2)の一連の作業を行えるため,試料の位置合せ機能
が不要であるという装置構成上のメリットを有するが,
一度,試料をステージより取外した後,再び,同試料を
本装置に搭載して前回検出された異物の観察・分析を行
う場合は,試料の位置検出機能がないので,前回検査し
た異物の観察・分析(工程間追跡)が出来ないという一
体型特有の課題を有する。
Conventionally, detection of foreign matter on LSI wafer samples during the manufacturing process,
A method described in Japanese Patent Application Laid-Open No. 60-218845 has been known for improving the efficiency of observation and analysis. That is, the optical foreign matter detection head and the observation head by electron beam (SEM) and the analysis head by XMA are set side by side on the same vacuum chamber, and (1)
After detecting foreign matter on the entire surface of the sample mounted on the stage,
(2) This is a method (integrated type) of moving the stage under the observation / analysis head and performing SEM observation / XMA analysis of each foreign substance detected in (1) (FIG. 15). In this method, the sample is fixed and mounted on the same stage,
Since the series of operations (2) can be performed, there is an advantage in the device configuration that the sample alignment function is not required.
Once the sample is removed from the stage, and the sample is mounted on the instrument again to observe and analyze the previously detected foreign matter, there is no sample position detection function. -There is a unique problem that analysis (tracking between processes) cannot be performed.

(A)例えば洗浄・乾燥の効果を定量化するためには第
4図に示したフローを行うことが必要となる。(1),
(2)で試料上に予め付着している異物の検出,観察・
分析を行い,(3),(4)で洗浄,乾燥を行い,更
に,(5),(6)で再度,異物検出,観察・分析を行
い,この結果より,(イ)除去異物,(ロ)残存異物,
(ハ)新規付着異物を特定して,第5図に示す様に洗浄
法の効果(上記(イ)〜(ハ)の個数と割合)の定量化
が可能となる。更に個々の異物をX線マイクロアナライ
ザー等により元素分析することにより,除去・残存異物
の物質が判る。これにより洗浄法α,βの効果の比較,
各々の洗浄法の特性等が定量的に判る。
(A) For example, in order to quantify the effects of washing and drying, it is necessary to perform the flow shown in FIG. (1),
In (2), detection and observation of foreign matter adhering to the sample in advance
Analysis is performed, washing and drying are performed in (3) and (4), and foreign matter detection, observation and analysis are performed again in (5) and (6). B) residual foreign matter,
(C) The newly attached foreign matter is specified, and the effect of the cleaning method (the number and ratio of the above (a) to (c)) can be quantified as shown in FIG. Further, individual foreign substances are subjected to elemental analysis using an X-ray microanalyzer or the like, whereby substances of the removed and remaining foreign substances can be determined. This compares the effects of the cleaning methods α and β,
The characteristics of each washing method can be quantitatively determined.

しかしながら、従来装置では試料の位置検出機能がな
いので、(1),(2)で検出・観察した異物を工程間
追跡のために(5),(6)で再び検出し,観察するこ
とが出来ない。ここで異物検出(5)を行えば残存異物
kは観察・分析(6)が可能であるが,除去異物i,jの
観察(除去の痕跡)は出来ない。(除去の痕跡を観察・
分析して洗浄の詳細な評価を行える。) 更に、異物が近接して存在する場合には除去異物,残
存異物,新規付着異物の特定が困難となり,異物の工程
間追跡作業が全ったく不可能となる。
However, since the conventional apparatus does not have a function of detecting the position of the sample, it is necessary to detect and observe the foreign substances detected and observed in (1) and (2) again in (5) and (6) for tracking between processes. Can not. If the foreign matter detection (5) is performed, the remaining foreign matter k can be observed and analyzed (6), but the removed foreign matter i, j cannot be observed (removal trace). (Observe traces of removal
Analyze for a detailed assessment of the wash. Furthermore, when foreign matter is present in the vicinity, it becomes difficult to identify the removed foreign matter, the remaining foreign matter, and the newly attached foreign matter, and the work of tracking the foreign matter between processes is completely impossible.

従来技術として試料の外形基準ピン(3点ピン)によ
り試料を機械的に位置合せすることが考えられるが,こ
の場合には,試料位置再現性精度(同一3点ピンへの装
着で)は±100μm程度であり,上記目的を果すことは
困難である。更に、異なる装置(異物検査装置と異物・
分析装置)の間では,3点ピンの配置誤差が上記再現性精
度に重畳する為,±150μm程度の位置決め誤差を生じ
る。
As a conventional technique, it is conceivable to mechanically align the sample with the external reference pin (three-point pin) of the sample. In this case, the accuracy of sample position reproducibility (by mounting on the same three-point pin) is ± It is about 100 μm, and it is difficult to achieve the above object. Furthermore, different devices (foreign matter inspection device and foreign matter
(Analyzer), a positioning error of about ± 150 μm occurs because the arrangement error of the three-point pin is superimposed on the reproducibility accuracy.

(B)従来装置では(1)で検出した異物は(2)でSE
M観察・XMA分析が可能であるが、イオンマイクロアナラ
イザ,赤外分析等の他の分析装置で分析することはでき
ない。例えば、XMAは無機物の分析に適しているが,ホ
トレジスト等の有機物の分析には赤外分析が適してい
る。このように,従来の装置では、複数の観察・分析ヘ
ッドを用意しないと多種・詳細な分析が出来ない。しか
し、複数の観察・分析ヘッドを真空室上に設置すること
は大きなスペースを要する課題を有し,現実的ではな
い。
(B) In the conventional device, the foreign matter detected in (1) is SE in (2).
Although M observation and XMA analysis are possible, they cannot be analyzed with other analyzers such as an ion microanalyzer and infrared analysis. For example, XMA is suitable for analysis of inorganic substances, but infrared analysis is suitable for analysis of organic substances such as photoresist. As described above, in the conventional apparatus, various and detailed analyzes cannot be performed unless a plurality of observation / analysis heads are prepared. However, installing a plurality of observation / analysis heads on a vacuum chamber has a problem that requires a large space, and is not practical.

半導体試料の観察・分析に必要な代表的な方法は下記
文献に詳しく掲載されている。
Representative methods required for observation and analysis of semiconductor samples are described in detail in the following literature.

1)大高他4名:半導体プロセス評価装置,日立評論,V
ol.68,No.9(1986)pp37 2)菅原:1987年度版日本半導体年鑑、第3編最新技術
情報、第2章 プロセス・材料技術、第5節 薄膜形
成,pp.415,プレスジャーナル(1987). 3)河津:ウェハプロセスにおける評価・検査技術,電
子材料,Vol.24,No.8(1985)pp24,(工業調査会) 4)半導体・電子部品の精密洗浄システム技術集成,第
3章,第1節,pp29〜30,リアライズ社(1986) これらの観察・分析方法は視野が非常に狭いので(通
常10μm程度),予め異物検査装置により検出された異
物座標を利用することが、観察・分析作業には不可欠で
ある。
1) Otaka et al .: Semiconductor process evaluation equipment, Hitachi review, V
ol.68, No.9 (1986) pp37 2) Sugawara: 1987 Edition Japan Semiconductor Yearbook, 3rd edition latest technical information, Chapter 2 Process and material technology, Section 5 Thin film formation, pp.415, Press Journal ( 1987). 3) Kawazu: Evaluation and Inspection Technology in Wafer Process, Electronic Materials, Vol.24, No.8 (1985) pp24, (Industrial Research Committee) 4) Integrated Precision Cleaning System Technology for Semiconductors and Electronic Components, Chapter 3, Chapter Section 1, pp29-30, Realize Inc. (1986) These observation and analysis methods have a very narrow field of view (usually about 10 μm). Essential for work.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術は (A)ウェハ等の試料上の座標について配慮がなされて
おらず,一度上記装置から試料を取り除くと,座標の再
現性が得られない。
In the above prior art, (A) no consideration is given to coordinates on a sample such as a wafer, and once the sample is removed from the apparatus, reproducibility of coordinates cannot be obtained.

(B)観察・分析ヘッドが一つであり,多種の詳細な分
析が出来ない。
(B) Since there is only one observation / analysis head, various types of detailed analysis cannot be performed.

という課題がある。There is a problem that.

本発明の目的は欠陥の位置を絶対座標で出力するよう
にして試料上の欠陥を分析できるようにした欠陥検査方
法及びその装置並びにそれを用いた半導体の製造方法を
提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a defect inspection method and apparatus for outputting a defect position in absolute coordinates so that a defect on a sample can be analyzed, and a semiconductor manufacturing method using the same.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成する為に本発明は 異物検出ヘッドに試料位置検出機能を設けて試料の絶
対座標を得ることを可能とした。
In order to achieve the above object, the present invention provides a foreign matter detection head with a sample position detection function to obtain the absolute coordinates of a sample.

また本発明は上記絶対座標を外部記憶装置に記憶し
て、多種の観察・分析装置へ上記記憶座標を入力して、
多種の観察・分析方法を適用することを可能とした。
Further, the present invention stores the absolute coordinates in an external storage device, and inputs the stored coordinates to various types of observation / analysis devices,
Various observation and analysis methods can be applied.

本発明では観察・分析装置においても,試料位置検出
機能を設置することが必要である。また、観察機能(SE
M像,イオンビーム走査像等)により試料の位置を検出
すれば,専用の位置検出機能の付加は不要である。
In the present invention, it is necessary to provide a sample position detecting function also in the observation / analysis device. In addition, the observation function (SE
If the position of the sample is detected by using an M image, an ion beam scanning image, etc., it is not necessary to add a dedicated position detection function.

〔作用〕[Action]

試料位置検出機能は異物検出の前に行い,試料が工程
を経ても位置の変化がない様に特定のマークの位置を検
出して,これを基準として試料上の異物の絶対座標を提
供する。又,試料上にマークがない場合(鏡面ウェハ
等)では試料外形位置を検出すればよい。これにより試
料を異物検出ヘッドから取り除しても,座標の再現性が
確保出来るので, (イ) 異物の工程間追跡 (ロ) 多種の異物観察・分析作業が可能となる。
The sample position detection function is performed before the foreign substance detection, detects the position of a specific mark so that the position does not change even if the sample goes through the process, and provides the absolute coordinates of the foreign substance on the sample based on this. If there is no mark on the sample (mirror wafer or the like), the outer shape position of the sample may be detected. As a result, even if the sample is removed from the foreign matter detection head, the reproducibility of the coordinates can be ensured, so that (a) foreign matter tracking between processes (b) various kinds of foreign matter observation and analysis work become possible.

本発明は容易に上記(イ)(ロ)を出来る作用を有す
る。
The present invention has an effect of easily performing the above (a) and (b).

位置検出機能として例えば、倍率100倍(対物レンズ2
0倍+リレーレンズ5倍)の顕微鏡像を2/3インチのTVカ
メラで撮像した場合,TVカメラの1画素は0.27μm
なり,1μm以下の位置検出精度が得られる。
As the position detection function, for example, magnification 100 times (object lens 2
When a microscope image of ( 0x + 5x relay lens) is picked up by a 2 / 3-inch TV camera, one pixel of the TV camera is 0.27 μm, and a position detection accuracy of 1 μm or less can be obtained.

〔実施例〕〔Example〕

第6図〜第13図を使用して試料位置検出方法について
説明する。
The sample position detection method will be described with reference to FIGS.

第6図は試料200上の異物iの本発明の絶対座標(Xi,
Xi)を示す。ここで格子220(スクライブ・ライン)に
より試料200上のチップがマトリックス状に配置されて
いる。
FIG. 6 shows the absolute coordinates (X i ,
X i ). Here, the chips on the sample 200 are arranged in a matrix by the grating 220 (scribe line).

座標原点210は格子(延長線)220の交点であり,試料
上又は試料外の適当な点を選択する。本実施例では格子
220の延長線の左下の点210を選択した。
The coordinate origin 210 is the intersection of the grid (extended line) 220 and selects an appropriate point on or outside the sample. In this embodiment, the lattice
Point 210 at the lower left of the extension of 220 was selected.

第7図(a)では異物iの存在するチップ(d,n)を
拡大して示す。チップ(d,n)の左下よりの異物位置(x
i,yi)として,異物iの絶対座標は Xi=Wx(d−1)+xi ‥‥‥‥(1) Yi=Wy(n−1)+yi ‥‥‥‥(2) となる。次に工程間追跡を説明する。
FIG. 7 (a) is an enlarged view of the chip (d, n) where the foreign matter i exists. Foreign matter position (x from bottom left of tip (d, n)
i, as y i), the absolute coordinates of the foreign matter i is X i = Wx (d-1 ) + x i ‥‥‥‥ (1) Y i = Wy (n-1) + y i ‥‥‥‥ and (2) Become. Next, tracking between processes will be described.

第7図(b)では試料AA′断面を示す。基材400の上
に層30があり,接続穴30aとチップ境界30bを形成してい
る。
FIG. 7 (b) shows a cross section of the sample AA '. The layer 30 is on the base material 400, and forms the connection hole 30a and the chip boundary 30b.

次工程では第8図のパターン設計に基づく露光成膜・
加工が行なわれ,層32上に接続穴32aと新らたなチップ
境界32bが形成される(第9図)。
In the next step, exposure film formation based on the pattern design in FIG.
Processing is performed to form a connection hole 32a and a new chip boundary 32b on the layer 32 (FIG. 9).

第9図(b)は第9図(a)のAA′断面を、第9図
(c)は第9図(a)のBB′断面を示す。
9 (b) shows a section taken along the line AA 'in FIG. 9 (a), and FIG. 9 (c) shows a section taken along the line BB' in FIG. 9 (a).

ここで穴30aと32aの位置合せ(アライメント)を高精
度に行う必要がある。
Here, it is necessary to perform the alignment of the holes 30a and 32a with high accuracy.

第9図に示す例では,前工程で発生した異物iにより
層32に欠陥(穴状)が生じている。しかし異物jは工程
途中で除去されて,次工程では消失している。本発明で
は絶対座標を使用しているので,以上の工程追跡が可能
である ここで,除去異物jと残存異物iの分析を行って,異
物iの発生防止対策を前工程と次工程の間で重点的に行
えば不良防止に役立つ。ここで,除去異物jは次工程で
不良の原因とならないので,対策の必要はない。
In the example shown in FIG. 9, a defect (hole) is generated in the layer 32 due to the foreign matter i generated in the previous step. However, the foreign matter j is removed during the process and disappears in the next process. In the present invention, since the absolute coordinates are used, the above process tracking can be performed. Here, the analysis of the removed foreign matter j and the remaining foreign matter i is performed, and a measure for preventing the generation of the foreign matter i is performed between the previous process and the next process. Focusing on this will help prevent defects. Here, since the removed foreign matter j does not cause a defect in the next process, no countermeasure is necessary.

この様に対策の目的・対象を特定する(絞り込む)こ
とにより迅速に効率の良い対策が初めて可能とすること
が本発明の目的である。
It is an object of the present invention to enable an efficient and quick measure for the first time by specifying (narrowing down) the purpose and target of the measure in this way.

第10図は本発明の異物位置(xi,yi)の基準点φの位
置検出方法を示す。位置検出用顕微鏡視野の中にはレチ
クル40(の2重線)が刻まれており,この2重線の中心
線と境界30b(又は32b)の中心を位置合せすれば,工程
により境界30b,32bの寸法が異なっても,常に正確に基
準点φが位置決めされる。(結局,格子220の中心線の
交差が基準点φとなる。)第10図の例ではこの作業はε
x1=εx2y1=εy2とすることにより容易に出来る。
FIG. 10 shows a method for detecting the position of the reference point φ of the foreign matter position (x i , y i ) according to the present invention. A reticle 40 (double line) is engraved in the position detection microscope field of view, and if the center line of this double line is aligned with the center of the boundary 30b (or 32b), the boundary 30b, Even if the size of 32b is different, the reference point φ is always accurately positioned. (After all, the intersection of the center line of the grid 220 becomes the reference point φ.) In the example of FIG.
x1 = ε x2, easily by the ε y1 = ε y2.

第11図,第12図に本発明以外の方法を説明して,本発
明の長所を明確化して説明する。第11図(b)は第11図
(a)のAA′断面を示す。この例では境界30b,32bの左
下点φ′及びφ″を,各々の工程での基準点としている
為,前述の工程追跡作業での座標の誤差が生じる。
A method other than the present invention will be described with reference to FIGS. 11 and 12, and the advantages of the present invention will be clarified and described. FIG. 11 (b) shows a cross section AA 'of FIG. 11 (a). In this example, since the lower left points φ ′ and φ ″ of the boundaries 30b and 32b are used as reference points in each process, a coordinate error occurs in the process tracking operation described above.

本発明において、第13図に示すように、試料が鏡面ウ
ェハ200aの様なパターンがない場合には,位置検出視野
41を試料200aの特徴点の各々に移動して,各々の位置で
X1〜X3,Y1,Y2を測定して原点210′を求める。
In the present invention, as shown in FIG. 13, when the sample does not have a pattern like the mirror surface wafer 200a, the position detection field
41 is moved to each of the feature points of sample 200a, and
By measuring X 1 to X 3 , Y 1 and Y 2 , the origin 210 ′ is obtained.

以上の位置検出法により,試料が鏡面の場合でも容易
に絶対座標が求まる。
With the above position detection method, absolute coordinates can be easily obtained even when the sample is a mirror surface.

更にパターン付ウェハの場合で,上記格子220の交点2
10を座標原点とする以外の他の方法として,第17図に示
すようにステッパ(縮小投影露光装置)等の露光装置に
使用される位置合せマーク221等の使用が考えられる。
この場合にも工程間で位置誤差の生じない様に考慮して
マークを選択する必要がある。
In the case of a wafer with a pattern, the intersection 2
As another method other than using the coordinate origin as 10, use of an alignment mark 221 used in an exposure apparatus such as a stepper (reduced projection exposure apparatus) as shown in FIG. 17 can be considered.
Also in this case, it is necessary to select a mark in consideration of a position error between processes.

即ち,本発明の「絶対座標」では,工程間で位置ずれ
が生じない様にマーク221を選択して検出することが必
要条件である。第17図に示した例では座標原点210aを用
いた。
That is, in the “absolute coordinates” of the present invention, it is a necessary condition that the mark 221 is selected and detected so that no positional displacement occurs between processes. In the example shown in FIG. 17, the coordinate origin 210a is used.

第1図〜第3図に上記位置検出(又は位置合せ)機能
を用いた異物検出装置の実施例を述べる。
FIGS. 1 to 3 show an embodiment of a foreign matter detecting apparatus using the above-described position detecting (or positioning) function.

(あ)位置検出・異物検出ステージ分離方式(第1図) 第1図(a)〜(d)に示した実施例では位置検出部
Aと異物検出部Bが別々に設置されており,試料S(20
0又は200a)を位置検出部Aで位置合せして,搬送機構1
3により試料Sを異物検出部Bへ移載して,異物検出の
後に,検出された個々の異物の絶対座標を外部記憶媒体
8に記憶して,この座標を用いて観察・分析装置Dによ
り個々の異物を分析する方法である。
(A) Position detection / foreign matter detection stage separation method (FIG. 1) In the embodiment shown in FIGS. 1 (a) to (d), the position detecting part A and the foreign matter detecting part B are separately installed, S (20
0 or 200a) by the position detection unit A, and
The sample S is transferred to the foreign substance detecting section B by 3 and, after the foreign substance is detected, the absolute coordinates of each detected foreign substance are stored in the external storage medium 8, and the observation / analysis device D uses the coordinates. This is a method for analyzing individual foreign substances.

ここで外部記憶媒体8は第14図に示す様に以下の形態
がある。
Here, the external storage medium 8 has the following forms as shown in FIG.

(a)コンピュータ8a,LAN(Local Area Network)等へ
の通信 (b)フロッピィディスク,MT(Magnetic Tape),カセ
ットテープ等8bのメモリ (c)異物検査装置(A+B)と分析装置Dとの通信8c (d)プリンタ出力により目視・手動入力8d (e)ディスプレイ出力により目視・手動入力8e各々の
構成は以下の通りである。
(A) Computer 8a, communication to LAN (Local Area Network), etc. (b) Memory of 8b such as floppy disk, MT (Magnetic Tape), cassette tape, etc. (c) Communication between foreign object inspection device (A + B) and analyzer D 8c (d) Visual / manual input by printer output 8d (e) Visual / manual input 8e by display output The configuration of each is as follows.

本方式(あ)では搬送機構13を用いており,これは試
料移載時において試料Sの位置ずれが生じない機構とす
ることが肝要である。更に本方式では位置検出Aと異物
検出ステージBが分割されているので,上記作業を同時
に行なうことが可能となり,スループットが同上する。
即ち装置構成は以下の通りである。
In this method (a), the transport mechanism 13 is used, and it is important that the transport mechanism 13 does not cause a displacement of the sample S when transferring the sample. Further, in this method, since the position detection A and the foreign matter detection stage B are divided, the above operations can be performed simultaneously, and the throughput is the same.
That is, the device configuration is as follows.

即ち第1図(a)に示す欠陥検査装置は、 被検査試料Sを搭載する第1の試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器を有する光学
手段3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器の出力信号を逐次処理す
る信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段5からの座標位置を入力して記憶する記憶
回路7と、 該記憶回路に接続した外部記憶媒体8と、 該試料を搭載する第2の試料搭載機構9と、 該第2の試料搭載機構9上の該試料位置を検出する第
2の検出器を有する第2の位置検出手段10と、 該第2の検出器の出力信号を処理して基準位置からの
該試料の位置ずれ量を演算する位置ずれ量算出回路11
と、 該第2の搭載機構を移動することにより該位置ずれ量
を補正する位置合せ手段12と、 該試料を第1の搭載機構から第2の搭載機構へ移載す
る搬送機構13とを有し、 該第2の搭載機構9上の該試料の位置ずれ量を該第2
の位置検出手段10と該位置ずれ量算出回路11により演算
して、 該位置合せ手段12により位置ずれの補正後、 該試料を該搬送機構13により第1の搭載機構1へ移載
し、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した後、 該記憶回路7の記憶座標位置を該外部記憶媒体8に記
憶するように構成されている。
That is, the defect inspection apparatus shown in FIG. 1A includes: a first sample mounting mechanism 1 for mounting a sample S to be inspected; an illuminating means 2 for illuminating the sample; An optical unit 3 having one detector, a scanning unit 4 for scanning a detection visual field of the optical unit on the sample, a first position detecting unit 5 for detecting a scanning position of the sample by the scanning, A signal processing circuit 6 for sequentially processing an output signal of the detector in the detection visual field; and a storage circuit 7 for inputting and storing a coordinate position from the position detecting means 5 as a position of a defect processed by the signal processing circuit. An external storage medium 8 connected to the storage circuit, a second sample mounting mechanism 9 for mounting the sample, and a second detector for detecting the position of the sample on the second sample mounting mechanism 9. Second position detecting means 10 having an output signal of the second detector. To calculate the amount of displacement of the sample from the reference position.
Positioning means 12 for correcting the amount of displacement by moving the second mounting mechanism, and a transport mechanism 13 for transferring the sample from the first mounting mechanism to the second mounting mechanism. The displacement amount of the sample on the second mounting mechanism 9 is calculated by the second
The sample is transferred to the first mounting mechanism 1 by the transport mechanism 13 after the position is corrected by the position detecting means 10 and the position shift amount calculating circuit 11 and the position adjusting means 12 corrects the position shift. After the sample is illuminated by the illuminating means 2 and a defect on the sample is detected by the optical means 3, the scanning means 4, and the signal processing means 6, the storage coordinate position of the storage circuit 7 is stored in the external storage medium 8. Is configured to be stored.

また第1図(b)に示す欠陥検査装置は、 被検査試料Sを搭載する第1の試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器を有する光学
手段3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器の出力信号を逐次処理す
る信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該試料を搭載する第2の試料搭載機構9と、 該第2の試料搭載機構9上の該試料位置を検出する第
2の検出器を有する第2の位置検出手段10と、 該第2の検出器の出力信号を処理して基準位置からの
位置ずれ量を演算する位置ずれ量算出回路11と、 該試料を第1の搭載機構から第2の搭載機構へ移載す
る搬送機構13と、 該搬送機構と該位置ずれ量に見合った距離を移動する
位置合せ手段14とを有し、 該第2の搭載機構9上の該試料の位置ずれ量を該第2
の位置検出手段10と該位置ずれ量算出回路11により演算
して、 該搬送機構13による第1の搭載機構1への該試料の移
載の際、 該位置合せ手段14により位置ずれの補正を同時に行
い、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した後、 該記憶回路7の記憶座標位置を該外部記憶媒体8に記
憶するように構成されている。
Further, the defect inspection apparatus shown in FIG. 1 (b) comprises: a first sample mounting mechanism 1 for mounting a sample S to be inspected; an illuminating means 2 for illuminating the sample; An optical unit 3 having one detector, a scanning unit 4 for scanning a detection visual field of the optical unit on the sample, a first position detecting unit 5 for detecting a scanning position of the sample by the scanning, A signal processing circuit 6 for sequentially processing an output signal of the detector in the detection visual field; a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit; An external storage medium 8 connected to the storage circuit; a second sample mounting mechanism 9 for mounting the sample; and a second detector for detecting the position of the sample on the second sample mounting mechanism 9. A second position detecting means 10 and an output signal of the second detector A displacement calculating circuit 11 for processing and calculating a displacement from a reference position, a transport mechanism 13 for transferring the sample from the first mounting mechanism to a second mounting mechanism, the transport mechanism and the position Positioning means 14 for moving a distance commensurate with the amount of displacement, wherein the amount of displacement of the sample on the second mounting mechanism 9 is determined by the second
The position of the sample is transferred to the first mounting mechanism 1 by the transport mechanism 13 by using the position detecting means 10 and the displacement calculating circuit 11 to correct the displacement by the positioning means 14. Simultaneously, the sample is illuminated by the illuminating means 2, the optical means 3, the scanning means 4, and the signal processing means 6 detect defects on the sample. It is configured to store in the external storage medium 8.

また第1図(c)に示す欠陥検査装置は、 被検査試料Sを搭載する第1の試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器を有する光学
手段3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器の出力信号を逐次処理す
る信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該試料を搭載する第2の試料搭載機構9と、 該第2の試料搭載機構9上の該試料位置を検出する第
2の検出器を有する第2の位置検出手段10と、 該第2の検出器の出力信号を処理して基準位置からの
該試料の位置ずれ量を演算する位置ずれ量算出回路11
と、 該試料を第1の搭載機構から第2の搭載機構へ移載す
る搬送機構13と、 該記憶回路から出力される記憶座標位置を補正する座
標補正回路15とを有し、 該第2の搭載機構9上の該試料の位置ずれ量を該第2
の位置検出手段10と該位置ずれ量算出回路11により演算
して、 該位置ずれ量を該座標補正回路15に入力して、 該試料を該搬送機構13により第1の搭載機構1へ移載
し、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した後、 該記憶回路7の記憶座標位置を該座標補正回路15によ
り位置ずれ補正して該外部記憶媒体8に記憶するように
構成されている。
Further, the defect inspection apparatus shown in FIG. 1 (c) comprises: a first sample mounting mechanism 1 for mounting a sample S to be inspected; an illuminating means 2 for illuminating the sample; An optical unit 3 having one detector, a scanning unit 4 for scanning a detection visual field of the optical unit on the sample, a first position detecting unit 5 for detecting a scanning position of the sample by the scanning, A signal processing circuit 6 for sequentially processing an output signal of the detector in the detection visual field; a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit; An external storage medium 8 connected to the storage circuit; a second sample mounting mechanism 9 for mounting the sample; and a second detector for detecting the position of the sample on the second sample mounting mechanism 9. A second position detecting means 10 and an output signal of the second detector A displacement calculating circuit 11 for processing and calculating the displacement of the sample from the reference position
A transfer mechanism 13 for transferring the sample from the first mounting mechanism to the second mounting mechanism; and a coordinate correction circuit 15 for correcting a storage coordinate position output from the storage circuit. The amount of displacement of the sample on the mounting mechanism 9 of the second
Is calculated by the position detecting means 10 and the position shift amount calculating circuit 11, and the position shift amount is input to the coordinate correcting circuit 15, and the sample is transferred to the first mounting mechanism 1 by the transport mechanism 13. Then, the sample is illuminated by the illuminating means 2, and the optical means 3, the scanning means 4, and the signal processing means 6 detect a defect on the sample. The correction circuit 15 is configured to correct the positional deviation and store the result in the external storage medium 8.

また第1図(d)に示す欠陥検査装置は、 被検査試料Sを搭載する第1の試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器を有する光学
手段3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器の出力信号を逐次処理す
る信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該試料を搭載する第2の試料搭載機構9と、 該第2の試料搭載機構9上の該試料位置を検出する第
2の検出器を有する第2の位置検出手段10と、 該第2の検出器の出力信号を処理して基準位置からの
位置ずれ量を演算する位置ずれ量算出回路11と、 該試料を第1の搭載機構から第2の搭載機構へ移載す
る搬送機構13と、 該第1の位置検出手段の出力を補正する検出位置補正
手段16とを有し、 該第2の搭載機構9上の該試料の位置ずれ量を該第2
の位置検出手段10と該位置ずれ量算出回路11により演算
して、 該位置ずれ量を該検出位置補正手段16に入力して、 該搬送機構13により第1の搭載機構1へ該試料を移載
し、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した際、 該検出位置補正手段16により位置ずれの補正を行い、 該記憶回路7の記憶座標位置を該外部記憶媒体8に記
憶するように構成されている。
Further, the defect inspection apparatus shown in FIG. 1 (d) comprises: a first sample mounting mechanism 1 for mounting a sample S to be inspected; an illuminating means 2 for illuminating the sample; An optical unit 3 having one detector, a scanning unit 4 for scanning a detection visual field of the optical unit on the sample, a first position detecting unit 5 for detecting a scanning position of the sample by the scanning, A signal processing circuit 6 for sequentially processing an output signal of the detector in the detection visual field; a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit; An external storage medium 8 connected to the storage circuit; a second sample mounting mechanism 9 for mounting the sample; and a second detector for detecting the position of the sample on the second sample mounting mechanism 9. A second position detecting means 10 and an output signal of the second detector A displacement amount calculating circuit 11 for processing and calculating a displacement amount from a reference position; a transport mechanism 13 for transferring the sample from the first mounting mechanism to the second mounting mechanism; And a detection position correcting means 16 for correcting the output of the means.
The position of the sample is transferred to the first mounting mechanism 1 by the transport mechanism 13 by inputting the amount of the positional shift to the detected position correcting means 16. The sample is illuminated by the illumination means 2, and when a defect on the sample is detected by the optical means 3, the scanning means 4, and the signal processing means 6, the detection position correction means 16 detects a position shift. It is configured to perform correction and store the storage coordinate position of the storage circuit 7 in the external storage medium 8.

(い)位置検出・異物検出ヘッド分離方式(第2図) 第2図(a)〜(d)に実施例を示す。(I) Position detection / foreign matter detection head separation method (FIG. 2) FIGS. 2 (a) to 2 (d) show an embodiment.

本方式はステージは共通であるので,同時作業は出来
ないが,搬送機構13は不要である。
In this method, since the stage is common, simultaneous work cannot be performed, but the transfer mechanism 13 is unnecessary.

即ち第2図(a)に示す欠陥検査装置は、 被検査試料Sを搭載する試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器を有する光学
手段3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器の出力信号を逐次処理す
る信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該試料搭載機構上の該試料位置を検出する第2の検出
器を有する第2の位置検出手段10と、 該第2の検出器の出力信号を処理して基準位置からの
該試料の位置ずれ量を演算する位置ずれ量算出回路11
と、 該搭載機構を移動することにより該位置ずれ量を補正
する位置合せ手段12と、 該試料を第2の位置検出手段10の位置から光学手段3
の位置へ移載する搬送機構13とを有し、 該位置検出手段10の位置の該試料の位置ずれ量を該第
2の位置検出手段10と該位置ずれ量算出回路11により演
算して、 該位置合せ手段12により位置ずれの補正後、 該試料を該搬送機構13により光学手段3の位置へ移載
し、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した後、 該記憶回路7の記憶座標位置を該外部記憶媒体8に記
憶するように構成されている。
That is, the defect inspection apparatus shown in FIG. 2A includes a sample mounting mechanism 1 for mounting a sample S to be inspected, an illuminating means 2 for illuminating the sample, and a first detection for detecting a defect on the sample. Optical means 3 having a detector; scanning means 4 for scanning a detection field of the optical means on the sample; first position detection means 5 for detecting a scanning position of the sample by the scanning; A signal processing circuit 6 for sequentially processing an output signal of the detector in the above, a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit, An external storage medium 8 connected to a circuit; second position detecting means 10 having a second detector for detecting the position of the sample on the sample mounting mechanism; and processing an output signal of the second detector. Where the amount of displacement of the sample from the reference position is calculated It is amount calculation circuit 11
Positioning means 12 for correcting the amount of displacement by moving the mounting mechanism; and moving the sample from the position of the second position detecting means 10 to the optical means 3.
And a transfer mechanism 13 for transferring the sample to the position of the sample. The position shift amount of the sample at the position of the position detecting means 10 is calculated by the second position detecting means 10 and the position shift amount calculating circuit 11, After correcting the positional deviation by the positioning means 12, the sample is transferred to the position of the optical means 3 by the transport mechanism 13, the sample is illuminated by the illumination means 2, the optical means 3 and the scanning means 4 After detecting a defect on the sample by the signal processing unit 6 and the signal processing unit 6, the storage coordinate position of the storage circuit 7 is stored in the external storage medium 8.

また第2図(b)に示す欠陥検査装置は、 被検査試料Sを搭載する試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器を有する光学
手段3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器の出力信号を逐次処理す
る信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該試料搭載機構上の該試料位置を検出する第2の検出
器を有する第2の位置検出手段10と、 該第2の検出器の出力信号を処理して基準位置からの
位置ずれ量を演算する位置ずれ量算出回路11と、 該試料を第2の位置検出手段10の位置から光学手段3
の位置へ移載する搬送機構13と、 該搬送機構と該位置ずれ量に見合った距離を移動する
位置合せ手段14とを有し、 該位置検出手段10の位置の該試料の位置ずれ量を該第
2の位置検出手段10と該位置ずれ量算出回路11により演
算して、 該搬送機構13による光学手段3の位置への該試料の移
載の際、 該位置合せ手段14により位置ずれの補正を同時に行
い、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した後、 該記憶回路7の記憶座標位置を該外部記憶媒体8に記
憶するように構成されている。
A defect inspection apparatus shown in FIG. 2 (b) comprises: a sample mounting mechanism 1 for mounting a sample S to be inspected; an illuminating means 2 for illuminating the sample; and a first detection for detecting a defect on the sample. Optical means 3 having a detector; scanning means 4 for scanning a detection field of the optical means on the sample; first position detection means 5 for detecting a scanning position of the sample by the scanning; A signal processing circuit 6 for sequentially processing an output signal of the detector in the above, a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit, An external storage medium 8 connected to a circuit; second position detecting means 10 having a second detector for detecting the position of the sample on the sample mounting mechanism; and processing an output signal of the second detector. To calculate the amount of misalignment from the reference position Circuit 11 and an optical unit 3 from the position of the second position detecting means 10 the sample
And a positioning mechanism 14 for moving the transport mechanism and a distance commensurate with the amount of positional deviation, and the amount of positional deviation of the sample at the position of the position detecting means 10 is determined. When the sample is transferred to the position of the optical means 3 by the transport mechanism 13 by the second position detecting means 10 and the position shift amount calculating circuit 11, the position adjusting means 14 calculates the position shift. The correction is performed simultaneously, the sample is illuminated by the illuminating means 2, and the optical means 3, the scanning means 4, and the signal processing means 6 detect defects on the sample. Is stored in the external storage medium 8.

また第2図(c)に示す欠陥検査装置は、 被検査試料Sを搭載する試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器を有する光学
手段3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器の出力信号を逐次処理す
る信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該試料搭載機構上の該試料位置を検出する第2の検出
器を有する第2の位置検出手段10と、 該第2の検出器の出力信号を処理して基準位置からの
該試料の位置ずれ量を演算する位置ずれ量算出回路11
と、 該試料を第2の位置検出手段10の位置から光学手段3
の位置へ移載する搬送機構13と、 該記憶回路から出力される記憶座標位置を補正する座
標補正回路14とを有し、 該位置検出手段10の位置の該試料の位置ずれ量を該第
2の位置検出手段10と該位置ずれ量算出回路11により演
算して、 該位置ずれ量を該座標補正回路15に入力して、 該試料を該搬送機構13により光学手段3の位置へ移載
し、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した後、 該記憶回路7の記憶座標位置を該座標補正回路15によ
り位置ずれ補正して該外部記憶媒体8に記憶するように
構成されている。
A defect inspection apparatus shown in FIG. 2C includes a sample mounting mechanism 1 for mounting a sample S to be inspected, an illuminating means 2 for illuminating the sample, and a first detection for detecting a defect on the sample. Optical means 3 having a detector; scanning means 4 for scanning a detection field of the optical means on the sample; first position detection means 5 for detecting a scanning position of the sample by the scanning; A signal processing circuit 6 for sequentially processing an output signal of the detector in the above, a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit, An external storage medium 8 connected to a circuit; second position detecting means 10 having a second detector for detecting the position of the sample on the sample mounting mechanism; and processing an output signal of the second detector. Where the amount of displacement of the sample from the reference position is calculated It is amount calculation circuit 11
And moving the sample from the position of the second position detecting means 10 to the optical means 3.
And a coordinate correction circuit 14 for correcting the storage coordinate position output from the storage circuit, and the position shift amount of the sample at the position of the position detection means 10 2 is calculated by the position detecting means 10 and the positional shift amount calculating circuit 11, and the positional shift amount is input to the coordinate correcting circuit 15, and the sample is transferred to the position of the optical means 3 by the transport mechanism 13. Then, the sample is illuminated by the illuminating means 2, and the optical means 3, the scanning means 4, and the signal processing means 6 detect a defect on the sample. The correction circuit 15 is configured to correct the positional deviation and store the result in the external storage medium 8.

また第2図(d)に示す欠陥検査装置は、 被検査試料Sを搭載する試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器を有する光学
手段3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器の出力信号を逐次処理す
る信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該試料搭載機構上の該試料位置を検出する第2の検出
器を有する第2の位置検出手段10と、 該第2の検出器の出力信号を処理して基準位置からの
位置ずれ量を演算する位置ずれ量算出回路11と、 該試料を第2の位置検出手段10の位置から光学手段3
の位置へ移載する搬送機構13と、 該第1の位置検出手段の出力を補正する検出位置補正
手段16とを有し、 該位置検出手段10の位置の該試料の位置ずれ量を該第
2の位置検出手段10と該位置ずれ量算出回路11により演
算して、 該位置ずれ量を該検出位置補正手段16に入力して、 該搬送機構13により光学手段3の位置へ該試料を移載
し、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した際、 該検出位置補正手段16により位置ずれの補正を行い、 該記憶回路7の記憶座標位置を該外部記憶媒体8に記
憶するように構成されている。
A defect inspection apparatus shown in FIG. 2D includes a sample mounting mechanism 1 for mounting a sample S to be inspected, an illuminating means 2 for illuminating the sample, and a first detection for detecting a defect on the sample. Optical means 3 having a detector; scanning means 4 for scanning a detection field of the optical means on the sample; first position detection means 5 for detecting a scanning position of the sample by the scanning; A signal processing circuit 6 for sequentially processing an output signal of the detector in the above, a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit, An external storage medium 8 connected to a circuit; second position detecting means 10 having a second detector for detecting the position of the sample on the sample mounting mechanism; and processing an output signal of the second detector. To calculate the amount of misalignment from the reference position Circuit 11 and an optical unit 3 from the position of the second position detecting means 10 the sample
And a detection position correcting means 16 for correcting the output of the first position detecting means. The position shift amount of the sample at the position of the position detecting means 10 2 is calculated by the position detecting means 10 and the position shift amount calculating circuit 11, and the position shift amount is input to the detection position correcting means 16, and the sample is moved to the position of the optical means 3 by the transport mechanism 13. The sample is illuminated by the illumination means 2, and when a defect on the sample is detected by the optical means 3, the scanning means 4, and the signal processing means 6, the detection position correction means 16 detects a position shift. It is configured to perform correction and store the storage coordinate position of the storage circuit 7 in the external storage medium 8.

(う)位置検出・異物検出一体型(第3図) 本方式には異物検出用の検出器20を位置検出器として
併用する手法(15),(17)と両者を別々の検出器(即
ち異物検出用20,位置検出用21)として設置する手法(1
6),(18)がある。
(C) Position detection / foreign matter detection integrated type (Fig. 3) In this method, the method (15), (17) in which the detector 20 for foreign matter detection is used as a position detector, and both methods are used as separate detectors (ie, Installation method for foreign matter detection 20 and position detection 21) (1
6) and (18).

機構の特徴は以下の通りである。 The features of the mechanism are as follows.

即ち第3図(a)に示す欠陥検査装置は、 被検査試料Sを搭載する試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する検出器20を有する光学手段
3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器20の出力信号を逐次処理
する信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該検出器20の出力信号を処理して基準位置からの該試
料の位置ずれ量を演算する位置ずれ量算出回路11と、 該搭載機構を移動することにより該位置ずれ量を補正
する位置合せ手段12とを有し、 該搭載機構1上の該試料の位置ずれ量を該光学手段3
と該位置ずれ量算出回路11により演算して、 該位置合せ手段12により位置ずれの補正後、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した後、 該記憶回路7の記憶座標位置を該外部記憶媒体8に記
憶するように構成されている。
That is, the defect inspection apparatus shown in FIG. 3A includes a sample mounting mechanism 1 for mounting a sample S to be inspected, an illuminating means 2 for illuminating the sample, and a detector 20 for detecting a defect on the sample. Optical means 3 having; scanning means 4 for scanning a detection field of the optical means on the sample; first position detection means 5 for detecting a scanning position of the sample by the scanning; A signal processing circuit 6 for sequentially processing an output signal of the detector 20; a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit; An external storage medium 8 connected to a sensor, a displacement calculating circuit 11 for processing an output signal of the detector 20 to calculate a displacement of the sample from a reference position, and moving the mounting mechanism. The positioning means 12 for correcting the amount of displacement. And, optical means 3 a positional shift amount of the sample on the mounting mechanism 1
After the correction by the positioning means 12, the sample is illuminated by the illuminating means 2, the optical means 3, the scanning means 4, and the signal processing means. After detecting a defect on the sample by 6, the storage coordinate position of the storage circuit 7 is stored in the external storage medium 8.

また第3図(b)に示す欠陥検査装置は、 被検査試料Sを搭載する試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器20と該試料の
位置を検出する第2の検出器21とを有する光学手段3
と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器20の出力信号を逐次処理
する信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該第2の検出器21の出力信号を処理して基準位置から
の該試料の位置ずれ量を演算する位置算出回路11と、 該搭載機構を移動することにより該位置ずれ量を補正
する位置合せ手段12とを有し、 該搭載機構1上の該試料の位置ずれ量を該第2の検出
器21と該位置ずれ量算出回路11により演算して、 該位置合せ手段12により位置ずれの補正後、 該試料を該照明手段2で照明し、第1の検出器20と該
走査手段4と該信号処理手段6により該試料上の欠陥を
検出した後、 該記憶回路7の記憶座標位置を該外部記憶媒体8に記
憶するように構成されている。
The defect inspection apparatus shown in FIG. 3 (b) includes a sample mounting mechanism 1 for mounting a sample S to be inspected, an illuminating means 2 for illuminating the sample, and a first detection for detecting a defect on the sample. Optical means 3 having a detector 20 and a second detector 21 for detecting the position of the sample
Scanning means 4 for scanning a detection field of view of the optical means on the sample; first position detection means 5 for detecting a scanning position of the sample by the scanning; A signal processing circuit 6 for sequentially processing an output signal; a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit; and an external device connected to the storage circuit. A storage medium 8; a position calculating circuit 11 for processing an output signal of the second detector 21 to calculate an amount of displacement of the sample from a reference position; and an amount of displacement by moving the mounting mechanism. And a position shift amount of the sample on the mounting mechanism 1 is calculated by the second detector 21 and the position shift amount calculating circuit 11, and After correcting the displacement, the sample is illuminated by the illumination means 2. After detecting a defect on the sample by the first detector 20, the scanning means 4, and the signal processing means 6, the storage coordinate position of the storage circuit 7 is stored in the external storage medium 8. Have been.

また第3図(c)に示す欠陥検査装置は、 被検査試料Sを搭載する試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器20を有する光
学手段3と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器20の出力信号を逐次処理
する信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該検出器20の出力信号を処理して基準位置からの該試
料の位置ずれ量を演算する位置ずれ量算出回路11と、 該記憶回路から出力される記憶座標位置を補正する座
標補正回路15とを有し、 該搭載機構1上の該試料の位置ずれ量を光学手段3と
該位置ずれ量算出回路11により演算して、 該位置ずれ量を該座標補正回路15に入力して、 該試料を該照明手段2で照明し、該光学手段3と該走
査手段4と該信号処理手段6により該試料上の欠陥を検
出した後、 該記憶回路7の記憶座標位置を該座標補正回路15によ
り位置ずれ補正して該外部記憶媒体8に記憶するように
構成されている。
The defect inspection apparatus shown in FIG. 3 (c) comprises: a sample mounting mechanism 1 for mounting a sample S to be inspected; an illuminating means 2 for illuminating the sample; and a first detection for detecting a defect on the sample. Optical means 3 having a detector 20; scanning means 4 for scanning a detection field of view of the optical means on the sample; first position detecting means 5 for detecting a scanning position of the sample by the scanning; A signal processing circuit 6 for sequentially processing an output signal of the detector 20 in the field of view; a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit; An external storage medium 8 connected to the storage circuit; a displacement amount calculation circuit 11 for processing an output signal of the detector 20 to calculate a displacement amount of the sample from a reference position; And a coordinate correction circuit 15 for correcting the stored coordinate position. Then, the displacement amount of the sample on the mounting mechanism 1 is calculated by the optical means 3 and the displacement amount calculation circuit 11, and the displacement amount is input to the coordinate correction circuit 15, and the sample is After illuminating by the illumination means 2 and detecting defects on the sample by the optical means 3, the scanning means 4 and the signal processing means 6, the storage coordinate position of the storage circuit 7 is shifted by the coordinate correction circuit 15. The data is corrected and stored in the external storage medium 8.

また第3図(d)に示す欠陥検査装置は、 被検査試料Sを搭載する試料搭載機構1と、 該試料上を照明する照明手段2と、 該試料上の欠陥を検出する第1の検出器20と該試料の
位置を検出する第2の検出器21とを有する光学手段3
と、 該光学手段の該試料上への検出視野を走査する走査手
段4と、 該走査による該試料の走査位置を検出する第1の位置
検出手段5と、 該検出視野における該検出器20の出力信号を逐次処理
する信号処理回路6と、 該信号処理回路により処理された欠陥の位置として該
位置検出手段からの座標位置を入力して記憶する記憶回
路7と、 該記憶回路に接続した外部記憶媒体8と、 該第2の検出器21の出力信号を処理して基準位置から
の位置ずれ量を演算する位置ずれ量算出回路11と、 該記憶回路から出力される記憶座標位置を補正する座
標補正回路15とを有し、 該搭載機構1上の該試料の位置ずれ量を第2の検出器
21と該位置ずれ量算出回路11により演算して、 該位置ずれ量を該座標補正回路15に入力して、 該試料を該照明手段2で照明し、第1の検出器20と該
走査手段4と該信号処理手段6により該試料上の欠陥を
検出した後、 該記憶回路7の記憶座標位置を該座標補正回路15によ
り位置ずれ補正して該外部記憶媒体8に記憶するように
構成されている。
The defect inspection apparatus shown in FIG. 3D includes a sample mounting mechanism 1 for mounting a sample S to be inspected, an illuminating means 2 for illuminating the sample, and a first detection for detecting a defect on the sample. Optical means 3 having a detector 20 and a second detector 21 for detecting the position of the sample
Scanning means 4 for scanning a detection field of view of the optical means on the sample; first position detection means 5 for detecting a scanning position of the sample by the scanning; A signal processing circuit 6 for sequentially processing an output signal; a storage circuit 7 for inputting and storing a coordinate position from the position detecting means as a position of a defect processed by the signal processing circuit; and an external device connected to the storage circuit. A storage medium 8, a position shift amount calculation circuit 11 that processes an output signal of the second detector 21 to calculate a position shift amount from a reference position, and corrects a storage coordinate position output from the storage circuit. A coordinate correction circuit 15; and a second detector for detecting the amount of displacement of the sample on the mounting mechanism 1.
21 and the displacement calculating circuit 11, the displacement is input to the coordinate correcting circuit 15, the sample is illuminated by the illumination means 2, the first detector 20 and the scanning means After a defect on the sample is detected by the signal processing means 4 and the signal processing means 6, the coordinate position of the storage circuit 7 is corrected by the coordinate correction circuit 15 and stored in the external storage medium 8. ing.

また第1図乃至第3図に示した各欠陥検査装置に備え
られた外部記憶媒体8が記憶した試料上の欠陥の絶対座
標位置を入力して該絶対座標位置の各々が、他の欠陥検
査装置,光学顕微鏡,蛍光顕微鏡,赤外顕微鏡,偏光顕
微鏡,微分干渉顕微鏡,レーザラマン等の光学素子を組
合せた光学装置による拡大像あるいは光電変換像の観察
視野内に入るように試料を移動して欠陥を観察すること
ができる。
Also, the absolute coordinate position of the defect on the sample stored in the external storage medium 8 provided in each of the defect inspection apparatuses shown in FIGS. 1 to 3 is input, and each of the absolute coordinate positions is used for another defect inspection. Move the sample so that it is within the observation field of the magnified image or photoelectric conversion image by an optical device that combines optical elements such as a device, an optical microscope, a fluorescence microscope, an infrared microscope, a polarization microscope, a differential interference microscope, and a laser Raman. Can be observed.

また前記した各欠陥検査装置に有する外部記憶媒体8
が記憶した試料上の欠陥の絶対座標位置を入力して該絶
対座標位置の各々がSEM,X線マイクロアナライザ(XM
A),オージェ分析等のX線,電子線,イオンビーム等
を応用した分析装置の分析領域内に入るように試料を移
動して分析同定を行うことができる。
The external storage medium 8 included in each of the above-described defect inspection devices.
Input the absolute coordinate position of the defect on the sample stored by the SEM, X-ray microanalyzer (XM
A) The analysis and identification can be performed by moving the sample so as to enter the analysis area of an analyzer using X-ray, electron beam, ion beam, etc. such as Auger analysis.

また前記した各欠陥検査装置に有する外部記憶媒体8
が記憶した試料上の欠陥の絶対座標位置を入力して該絶
対座標位置の各々が電気テスタ,レーザテスタ,EBテス
タ等の電気導通試験装置の測定範囲内に入るように試料
を移動して欠陥の近傍の電気特性を測定することができ
る。
The external storage medium 8 included in each of the above-described defect inspection devices.
Enter the absolute coordinate position of the defect on the sample stored in the sample and move the sample so that each of the absolute coordinate position is within the measurement range of an electrical continuity test device such as an electric tester, a laser tester, and an EB tester. The nearby electric characteristics can be measured.

更に本発明は電気特性検査にも適用出来る。[超LSI
デバイスハンドブック,pp.255,256,サイエンスフォーラ
ム社,(昭和58年)]に示すように電気的特性試験の出
力結果と異物との因果関係(致命性)評価(第16図)を
絶対座標を基にして定量的に把握できれば,対策するべ
き異物,対策するべき工程の重点化,更に途中工程の異
物発生状況により歩留り(電気的不良率)を推定出来る
ので,投入量を適正化出来る。
Further, the present invention can be applied to electrical characteristic inspection. [Super LSI
Device Handbook, pp. 255, 256, Science Forum, (1983)] based on the absolute coordinates based on the evaluation of the causal relationship (fatality) between the output results of the electrical characteristics test and foreign matter (fatality) (Fig. 16). If it can be grasped quantitatively, the yield (electrical failure rate) can be estimated based on the foreign matter to be dealt with, the priority of the process to be dealt with, and the foreign matter generation status in the middle of the process, so that the input amount can be optimized.

第16図では工程Nで発生した異物が電気不良となる割
合が大きいので(影響が大きい),対策を施す必要があ
るが,工程Mでは影響が小さいので対策を施す必要は少
ない。更に,[古川:LSIの非接触診断技術の動向,月刊
Semiconductor World,VoL.7,No.6,pp.114〜124プレスジ
ャーナル(1988)]には電子ビームテスタ,[永瀬:レ
ーザ走査方式による故障解析システム,電子材料,別
冊,「超LSIの注目技術」pp.122〜126(昭和55年)工業
調査会]にはレーザビームテスタを用いた電気特性検査
を述べており,これらの特性検査にも本発明が適用出来
る。
In FIG. 16, since the ratio of the foreign matter generated in the process N to the electrical failure is large (has a large influence), it is necessary to take a countermeasure. However, in the process M, the countermeasure is small because the influence is small. In addition, [Furukawa: Trends of LSI Non-Contact Diagnosis Technology, Monthly
Semiconductor World, Vol.7, No.6, pp.114-124 Press Journal (1988)] has an electron beam tester, [Nagase: Failure analysis system by laser scanning method, electronic materials, separate volume, "Technology of Ultra LSI" Pp.122-126 (Showa 55), Industrial Research Committee] describes an electrical characteristic inspection using a laser beam tester, and the present invention can be applied to these characteristic inspections.

更に本発明は欠陥修正,異物除去に適用出来る。〔落
合:集束イオンビーム装置,電子材料,別冊「超LSI製
造・試験装置,1989年版」pp.94〜99工業調査会〕に述べ
ている様な修正装置,〔D.J.Elliott:Photoablation of
Resist Coated Alignment Targets to Improve VLSI P
attern Overlay,SPIE Proceedings VoL.774,pp.172〜17
5(1987)〕に述べている様なエキシマレーザを用いた
除去装置に適用すれば,異物の除去による不良の救済,
良品の確保に役立つ。
Further, the present invention can be applied to defect correction and foreign matter removal. [Ochiai: Focused ion beam device, electronic material, separate volume "Super LSI manufacturing and testing device, 1989 edition" pp. 94-99 Industrial Research Committee], a correction device as described in [DJ Elliott: Photoablation of
Resist Coated Alignment Targets to Improve VLSI P
attern Overlay, SPIE Proceedings VoL. 774, pp. 172-17
5 (1987)], remedy of defects by removing foreign matter,
Helps to secure good products.

次の第1表に以上をまとめた。 The above is summarized in Table 1 below.

更に本発明は異物検査結果のみに限らず,パターンの
断線,ショート,汚れ,異物等を総合的に検出する外観
不良検査装置が出力する欠陥検査結果にも適用範囲は広
げられる。
Further, the present invention can be applied not only to the inspection result of foreign matter but also to a defect inspection result output from an appearance defect inspection apparatus that comprehensively detects disconnection, short circuit, dirt, foreign matter and the like of a pattern.

LSIの不良は下記に分類されるが,本発明の異物検出
部(B)は下記の外観不良を検査する欠陥検出機能に適
用範囲を広げることが出来る。
LSI defects are classified as follows. The foreign matter detection unit (B) of the present invention can be applied to a defect detection function for inspecting the following appearance defects.

第26図には本発明により工程間追跡した例を示す。工
程Nで発生した異物が,次工程N+1ではパターン欠陥
(短絡)の原因となっていることが把握できる。
FIG. 26 shows an example of tracking between processes according to the present invention. It can be understood that the foreign matter generated in the process N causes a pattern defect (short circuit) in the next process N + 1.

これは第1表No.1で A+B=異物検査 D=欠陥検査 を使用した場合である。これは第18図に示すフローによ
り実現出来る。更に,A+Bで検出された個々の異物の大
きさを光学顕微鏡(D1)により測定して,その後,欠陥
検査装置(D2)によりパターン欠陥になるか否かを定量
化して,第18図のグラフを得る。ここでは0.75μm以上
の異物パターン欠陥率30%以上となるので,量産ライン
では工程Nでの0.75μm以上の異物を検出してこの発生
個数により、良・不良検査を実施した。
This is the case where A + B = foreign matter inspection and D = defect inspection are used in Table 1 No. 1. This can be realized by the flow shown in FIG. Further, the size of each foreign substance detected by A + B is measured by an optical microscope (D 1 ), and thereafter, whether or not it becomes a pattern defect is quantified by a defect inspection device (D 2 ). To get the graph. In this case, the defect rate of the foreign matter pattern of 0.75 μm or more is 30% or more. Therefore, in the mass production line, the foreign matter of 0.75 μm or more was detected in the process N, and the quality inspection was performed based on the number of the generated foreign matter.

第19図はNo.3(第1表)の例を示す。この場合,工程
Nでの0.5μm以上の大きさの異物が電気特性不良(50
%以上)に影響するので,工程Nの異物検査の異物管理
基準を0.5μmと決定出来る。
FIG. 19 shows an example of No. 3 (Table 1). In this case, the foreign matter having a size of 0.5 μm or more in the process N has poor electrical characteristics (50
% Or more), it is possible to determine the foreign matter management standard of the foreign matter inspection in the process N to be 0.5 μm.

第20図(第21図)は第1表のNo.1(No.2)とNo.3を複
合した用いた例を示す。この例では洗浄αと洗浄βの効
果の比較を示した。第20図に示したフローにより(a)
洗浄αと(b)洗浄βでの各々で物質・材料毎に除去・
残存・新規付着異物を定量化(第21図)すれば,第5図
の場合に比べて洗浄α,βの効果の相違をより明確に把
握できる。
FIG. 20 (FIG. 21) shows an example in which No. 1 (No. 2) and No. 3 in Table 1 are combined. In this example, a comparison between the effects of cleaning α and cleaning β was shown. According to the flow shown in FIG. 20, (a)
In each of cleaning α and (b) cleaning β, removal is performed for each substance and material.
By quantifying the remaining and newly attached foreign matter (FIG. 21), it is possible to more clearly grasp the difference in the effects of the cleaning α and β as compared with the case of FIG.

第22図〜第24図はNo.2(第1表)の例を示す。 22 to 24 show an example of No. 2 (Table 1).

第22図はホトレジスト塗布工程の後の異物検出(A+
B)と個々の異物の分析(D)を示す。ここではウェハ
の周辺にホトレジストの粒子が在り,ホトレジストのス
ピン(回転)塗布装置の不良(周囲に飛散した余分のホ
トレジストが再付着したことが原因)と判り,対策し
た。本例では,ホトレジストとその他の異物のみを分け
て表示して,初めて上記原因を追求することが出来た。
FIG. 22 shows foreign matter detection (A +
B) and analysis of individual foreign substances (D). Here, photoresist particles were present around the wafer, and it was determined that the photoresist spin (rotation) coating device was defective (caused by the re-adhesion of excess photoresist scattered around), and a countermeasure was taken. In this example, the above cause could be pursued for the first time by displaying only the photoresist and other foreign matters separately.

第23図はウェハの搬送工程を評価した結果である。こ
の場合はウェハ周囲にSi破片があり,搬送機構とSiウェ
ハとの接触が原因であった。
FIG. 23 shows the result of evaluating the wafer transfer step. In this case, there were Si debris around the wafer, which was caused by contact between the transfer mechanism and the Si wafer.

第24図は露光・現像工程後の欠陥検出(A+B)と個
々の欠陥の分析(D)を示す。この場合は,各露光単位
(ステッパでの1回の露光領域)の端部にホトレジスト
残り欠陥が共通に在ることから,ステッパがこの部分で
露光量不足(露光むら)が生じていることが判った。
FIG. 24 shows the defect detection (A + B) after the exposure and development steps and the analysis of individual defects (D). In this case, since the remaining photoresist is commonly present at the end of each exposure unit (one exposure area on the stepper), the stepper may have an insufficient exposure amount (irradiation unevenness) in this part. understood.

第25図はNo.1,No.2(第1表)の複合例を示す。パタ
ーン欠陥34(A+B)を観察(D1)して短絡34の結果を
得る。この短絡部34を分析(D2)した結果, (イ) 34=400と同一材料の場合 (第25図(b)に第25図(a)のAA′断面とし
て示す。) (ロ) 34=33と 〃 (第25図(c)に第25図(a)のAA′断面とし
て示す。) 上記(イ),(ロ)の場合のどちらかとなる。これが
判明すると短絡原因が推定出来るので,対策が可能とな
る。
FIG. 25 shows a composite example of No. 1 and No. 2 (Table 1). The pattern defect 34 (A + B) is observed (D 1 ), and the result of the short circuit 34 is obtained. As a result of analyzing (D 2 ) the short-circuited portion 34, (a) in the case of the same material as that of 34 = 400 (shown in FIG. 25 (b) as an AA ′ cross section in FIG. 25 (a)) (b) 34 = 33 and 〃 (shown in FIG. 25 (c) as an AA ′ cross section in FIG. 25 (a).) Either of the cases (a) and (b) above. When this is found, the cause of the short circuit can be estimated, so that countermeasures can be taken.

以上示した様に本発明により (1)不良原因の追求,対策が容易 (2)洗浄法等の効果の定量化 (3)量産ラインでの異物管理レベル(大きさ,個数et
c)の決定 が可能となる。
As described above, according to the present invention, (1) it is easy to pursue the cause of the defect and the countermeasure is easy. (2) the quantification of the effect of the cleaning method, etc. (3) the foreign matter management level (size, number et.
c) can be determined.

更に本発明は半導体LSI以外にも撮像素子(CCD,MID
(Mos Image Device)),液晶表示用パネル(TFT),
計算機用高密度配線基板等の電子部品試料にも幅広く適
用出来る。
Further, the present invention provides an image pickup device (CCD, MID
(Mos Image Device)), LCD panel (TFT),
It can be widely applied to electronic component samples such as high-density wiring boards for computers.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば,工程間の欠陥の
状況変化を定量的に把握でき,対策すべき欠陥,対策す
べき工程の重点化,並びに欠陥の発生状況により歩留り
を推定することができる効果を奏する。
As described above, according to the present invention, it is possible to quantitatively grasp the change in the situation of the defect between the processes, and to estimate the yield based on the defect to be dealt with, the priority of the process to be dealt with, and the defect occurrence status. The effect that can be performed.

また本発明によれば、欠陥検査を行う装置と別の装置
で欠陥の除去修正,欠陥の分析・同定を行うことができ
る効果も奏する。
Further, according to the present invention, there is an effect that the defect can be removed and corrected, and the defect can be analyzed and identified by a device different from the device that performs the defect inspection.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係る欠陥検査装置の各実施例を示す概
略構成図、第2図は本発明に係る欠陥検査装置の各実施
例を示す概略構成図、第3図は本発明に係る欠陥検査装
置の各実施例を示す概略構成図、第4図は本発明の目的
の一例を示すフロー図、第5図は第4図に示すフローに
おいて洗浄α,洗浄βによって除去異物,残存異物,新
規付着異物の割合を示した図、第6図は本発明に係る異
物絶対位置座標を示す平面図、第7図は第6図を更に部
分的に拡大して示した平面図とAA′断面図、第8図は第
7図とは異なる他の例を示した平面図、第9図は第8図
に示す例において異物が存在する場合を示した平面図と
AA′断面図とBB′断面図、第10図は本発明に係る格子中
心線の位置決めを示す顕微鏡視野の拡大図、第11図は各
工程毎基準の異物座標を示す平面図とAA′断面図、第12
図は各工程毎基準の顕微鏡視野の拡大図、第13図は本発
明に係る鏡面ウェハの異物絶対位置座標を示す平面図、
第14図は本発明に係る外部記憶媒体の様々な形態を示す
図、第15図は従来の欠陥分析装置の概略構成を示す図、
第16図は本発明によって検出された異物と電気的特性不
良との相関関係を示す図、第17図は本発明による工程間
追跡例を示す図、第18図は本発明によって得られる工程
間におけるパターン欠陥率4を示した図、第19図は本発
明によって得られる工程間における電気特性不良率とを
示した図、第20図は本発明による異物の分析フローを示
す図、第21図は第20図に示すフローによって有機物異
物,無機物異物の異物の個数の変化を示した図、第22図
は本発明によって得られるホトレジスト塗布工程の後の
異物検出(A+B)と個々の異物の分析(D)を示す
図、第23図は本発明によってウェハの搬送工程を評価し
た結果を示す図、第24図は本発明によって得られる露光
・現像工程後の欠陥検出(A+B)と個々の欠陥の分析
(D)を示す図、第25図は本発明によってウェハ上の回
路パターンの短絡部の観察視野を示した図とその断面
図、第26図は工程Nにおいて存在するウェハ上の異物と
工程N+1において異物が除去されたところに発生して
いるパターン欠陥とを示した図である。 1,9……試料搭載機構、2……照明手段、 3……光学手段、4……走査手段、 5,10……位置検出手段、6……信号処理回路、 7……記憶回路、 8,8a〜8e……外部記憶媒体、 11……位置ずれ量算出回路、 12……位置合せ手段、13……搬送機構、 14,15……座標補正回路、 16……検出位置補正手段、20,21……検出器、 30a……接続穴、 30b,32b……チップ境界、 200,200a,S……試料、 210,210′……座標原点、220……格子。
FIG. 1 is a schematic configuration diagram showing each embodiment of the defect inspection apparatus according to the present invention, FIG. 2 is a schematic configuration diagram showing each embodiment of the defect inspection apparatus according to the present invention, and FIG. FIG. 4 is a schematic diagram showing an embodiment of the defect inspection apparatus, FIG. 4 is a flow chart showing an example of the object of the present invention, and FIG. 5 is a flow chart shown in FIG. , FIG. 6 is a plan view showing the absolute position coordinates of the foreign matter according to the present invention, FIG. 7 is a plan view showing a partially enlarged view of FIG. 6, and AA ′ 8 is a cross-sectional view, FIG. 8 is a plan view showing another example different from FIG. 7, and FIG. 9 is a plan view showing a case where a foreign substance is present in the example shown in FIG.
AA 'sectional view and BB' sectional view, FIG. 10 is an enlarged view of the microscope field of view showing the positioning of the grating center line according to the present invention, and FIG. Fig. 12,
The figure is an enlarged view of the microscope field of view for each step, FIG. 13 is a plan view showing the absolute position coordinates of the foreign matter of the mirror wafer according to the present invention,
FIG. 14 is a diagram showing various forms of an external storage medium according to the present invention, FIG. 15 is a diagram showing a schematic configuration of a conventional defect analyzer,
FIG. 16 is a diagram showing a correlation between a foreign substance detected by the present invention and an electrical characteristic defect, FIG. 17 is a diagram showing an example of inter-process tracking according to the present invention, and FIG. FIG. 19 shows the pattern defect rate 4 in FIG. 19, FIG. 19 shows the electrical characteristic failure rate between steps obtained by the present invention, FIG. 20 shows the foreign matter analysis flow according to the present invention, FIG. FIG. 20 is a view showing a change in the number of foreign matters of organic and inorganic foreign matters according to the flow shown in FIG. 20, and FIG. FIG. 23 (D), FIG. 23 shows the results of evaluating the wafer transfer process according to the present invention, and FIG. 24 shows the defect detection (A + B) and the individual defects after the exposure and development processes obtained by the present invention. Fig. 25 shows the analysis (D) of the present invention. FIG. 26 is a view showing the observation field of view of the short-circuited portion of the circuit pattern on the wafer and the cross-sectional view thereof. FIG. FIG. 3 is a diagram showing pattern defects. 1,9 ... Sample mounting mechanism, 2 ... Illumination means, 3 ... Optical means, 4 ... Scanning means, 5,10 ... Position detection means, 6 ... Signal processing circuit, 7 ... Storage circuit, 8 , 8a to 8e: external storage medium, 11: positional deviation amount calculation circuit, 12: positioning means, 13: transport mechanism, 14, 15: coordinate correction circuit, 16: detection position correction means, 20 , 21 ... Detector, 30a ... Connection hole, 30b, 32b ... Chip boundary, 200,200a, S ... Sample, 210,210 '... Coordinate origin, 220 ... Grid.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−15939(JP,A) 特開 昭63−66447(JP,A) 特開 昭60−31235(JP,A) 特開 昭64−69023(JP,A) 特開 昭64−15944(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01B 11/00 - 11/30 102 G01N 21/84 - 21/958 H01L 21/64 - 21/66 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-60-15939 (JP, A) JP-A-63-66447 (JP, A) JP-A-60-31235 (JP, A) JP-A 64-64 69023 (JP, A) JP-A-64-15944 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01B 11/00-11/30 102 G01N 21/84-21/958 H01L 21/64-21/66

Claims (15)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被検査試料を検査して該被検査試料上に存
在する欠陥を検出して該欠陥の位置を前記被検査試料上
の絶対座標系における位置として記憶し、前記被検査試
料に対して所定の処理を施し、該所定の処理を施した前
記被検査試料を再度検査して該被検査試料上に存在する
欠陥を検出し、該検出した欠陥の前記被検査試料上の絶
対座標系における位置を前記記憶した欠陥の前記被検査
試料上の絶対座標系における位置と比較し、該比較した
結果に基づく前記被検査試料上の欠陥に関する情報を出
力することを特徴とする欠陥検査方法。
An inspection unit for inspecting a sample to be inspected, detecting a defect present on the sample to be inspected, storing a position of the defect as a position in the absolute coordinate system on the sample to be inspected, A predetermined process is performed on the test sample, and the test sample subjected to the predetermined process is inspected again to detect a defect present on the test sample, and the absolute coordinates of the detected defect on the test sample are detected. A defect inspection method comprising: comparing a position in a system with a position of the stored defect in an absolute coordinate system on the sample to be inspected; and outputting information on a defect on the sample to be inspected based on the comparison result. .
【請求項2】前記出力する前記被検査試料上の欠陥に関
する情報が、前記所定の処理を施した後に検出された欠
陥から、前記所定の処理を施す前に検出された欠陥を除
去した結果の情報であることを特徴とする請求項1記載
の欠陥検査方法。
2. The method according to claim 1, wherein the output information on the defect on the sample to be inspected is a result of removing a defect detected before performing the predetermined process from a defect detected after performing the predetermined process. 2. The defect inspection method according to claim 1, wherein the defect inspection information is information.
【請求項3】被検査試料を第1の手段で検査して該被検
査試料上に存在する欠陥を検出し、該検出した欠陥の位
置を前記被検査試料上の絶対座標系における位置として
出力し、該出力された前記被検査試料上の絶対座標系に
おける位置の情報に基いて前記欠陥を第2の手段を用い
て観察または分析することを特徴とする欠陥検査方法。
3. A sample to be inspected is inspected by a first means to detect a defect present on the sample to be inspected, and a position of the detected defect is output as a position in the absolute coordinate system on the sample to be inspected. And a defect inspection method for observing or analyzing the defect using a second unit based on the output information on the position in the absolute coordinate system on the sample to be inspected.
【請求項4】前記観察または分析を、電子線を用いて行
うことを特徴とする請求項3記載の欠陥検査方法。
4. The defect inspection method according to claim 3, wherein said observation or analysis is performed using an electron beam.
【請求項5】欠陥検出手段と欠陥分析手段とで共通の座
標系を用い、前記欠陥検出手段で検出された被検査試料
上の欠陥の位置を前記共通の座標系のデータとして記憶
媒体または通信手段を介して欠陥分析手段に送り、該欠
陥分析手段で前記被検査試料上の欠陥を前記共通の座標
系のデータに基いて分析することを特徴とする欠陥検査
方法。
5. A defect detection means and a defect analysis means using a common coordinate system, and a position of a defect on a specimen to be inspected detected by said defect detection means is stored in a storage medium or a communication medium as data of said common coordinate system. A defect inspection method, wherein the defect is sent to defect analysis means via the means, and the defect analysis means analyzes a defect on the sample to be inspected based on the data of the common coordinate system.
【請求項6】被検査試料を欠陥検出手段を用いて検査し
て該被検査試料上に存在する欠陥を検出し、該検出した
欠陥の位置を前記被検査試料上の絶対座標系における位
置として記憶し、前記被検査試料を電気特性検査手段を
用いて検査して電気的特性の欠陥を検出し、該検出した
電気的特性の欠陥の前記被検査試料上の絶対座標系にお
ける位置と前記記憶した前記被検査試料上の絶対座標系
における欠陥の位置とを比較し、該比較した結果に基づ
く情報を出力することを特徴とする欠陥検査方法。
6. A sample to be inspected is inspected by using a defect detecting means to detect a defect present on the sample to be inspected, and the position of the detected defect is defined as a position on the sample to be inspected in an absolute coordinate system. Storing, inspecting the inspected sample using an electrical characteristic inspecting means to detect a defect in the electric characteristic, and storing the detected position of the electric characteristic defect in the absolute coordinate system on the inspected sample and the storage. A defect position in the absolute coordinate system on the sample to be inspected, and outputting information based on the result of the comparison.
【請求項7】前記被検査試料上には同一のパターンが格
子状に多数形成されており、前記被検査試料上の絶対座
標系を、前記被検査試料上に格子状に多数形成されたパ
ターンの前記格子の交点、または、前記被検査試料の外
形を基準として設定することを特徴とする請求項1乃至
6の何れかに記載の欠陥検査方法。
7. A pattern in which a large number of identical patterns are formed in a grid on the sample to be inspected, and a plurality of absolute coordinate systems on the sample to be inspected are formed in a grid on the sample to be inspected. The defect inspection method according to any one of claims 1 to 6, wherein the intersection is set based on the intersection of the lattices or the outer shape of the sample to be inspected.
【請求項8】被検査試料を検査して該被検査試料上に存
在する欠陥を検出する欠陥検出手段と、該欠陥検出手段
で検出した欠陥の位置を前記被検査試料上の絶対座標系
における位置として出力する出力手段と、該出力手段か
ら出力された前記被検査試料上の絶対座標系における位
置に基いて前記欠陥検出手段で検出した欠陥を観察また
は分析する手段とを備えたことを特徴とする欠陥検査装
置。
8. A defect detecting means for inspecting a sample to be inspected to detect a defect present on the sample to be inspected, and detecting a position of the defect detected by the defect detecting means in an absolute coordinate system on the sample to be inspected. Output means for outputting as a position, and means for observing or analyzing a defect detected by the defect detection means based on a position in the absolute coordinate system on the inspection sample output from the output means. Defect inspection equipment.
【請求項9】前記欠陥を観察または分析する手段が、電
子線を用いて前記欠陥を観察または分析することを特徴
とする請求項7記載の欠陥検査装置。
9. The defect inspection apparatus according to claim 7, wherein the means for observing or analyzing the defect observes or analyzes the defect using an electron beam.
【請求項10】前記出力手段が、通信により前記欠陥の
情報を出力することを特徴とする、請求項8記載の欠陥
検査装置。
10. The defect inspection apparatus according to claim 8, wherein said output means outputs said defect information by communication.
【請求項11】所定の処理を施す前の半導体ウェハを検
査して該半導体ウェハ上に存在する欠陥を検出し、該検
出した欠陥の位置を前記半導体ウェハ上の座標系の位置
として記憶し、前記半導体ウェハに対して前記所定の処
理を施し、該所定の処理を施した前記半導体ウェハを再
度検査して該半導体ウェハ上に存在する欠陥を検出し、
該検出した欠陥の前記半導体ウェハ上の座標系の位置を
前記記憶した欠陥の前記半導体ウェハ上の座標系の位置
と比較して前記所定の工程において発生した欠陥を特定
し、該特定した欠陥の情報に基づいて前記所定の工程を
管理して半導体ウェハの処理を行うことを特徴とする半
導体の製造方法。
11. A semiconductor wafer before performing a predetermined process is inspected to detect a defect existing on the semiconductor wafer, and the position of the detected defect is stored as a position in a coordinate system on the semiconductor wafer. Performing the predetermined process on the semiconductor wafer, detecting the semiconductor wafer subjected to the predetermined process again to detect a defect present on the semiconductor wafer,
The position of the detected defect in the coordinate system on the semiconductor wafer is compared with the position of the stored defect in the coordinate system on the semiconductor wafer to identify the defect that has occurred in the predetermined step, A method of manufacturing a semiconductor, wherein the semiconductor wafer is processed by managing the predetermined process based on information.
【請求項12】前記特定した欠陥の情報に基づいて前記
所定の工程を管理することが、該所定の工程での異物の
発生を低減することであることを特徴とする請求項11記
載の半導体の製造方法。
12. The semiconductor device according to claim 11, wherein managing the predetermined step based on the information on the specified defect is to reduce generation of foreign matter in the predetermined step. Manufacturing method.
【請求項13】半導体LSIの製造工程における途中の工
程において該途中の工程を経る前の半導体ウェハを検査
して該半導体ウェハ上に存在する欠陥を検出し、該検出
した欠陥の位置を前記半導体ウェハ上の座標系の位置と
して記憶し、前記半導体ウェハに対して前記途中の工程
の処理を施し、該途中の工程の処理を施した前記半導体
ウェハを再度検査して該半導体ウェハ上に存在する欠陥
を検出し、該検出した欠陥の前記半導体ウェハ上の座標
系の位置を前記記憶した欠陥の前記半導体ウェハ上の座
標系の位置と比較して前記所定の工程において発生した
欠陥を特定し、該特定した欠陥の情報に基づいて前記製
造工程における半導体ウェハの歩留まりを推定すること
を特徴とする半導体の製造方法。
13. A method for inspecting a semiconductor wafer before passing through the intermediate step in a process in the process of manufacturing the semiconductor LSI to detect a defect existing on the semiconductor wafer, and determining a position of the detected defect in the semiconductor LSI. Stored as the position of the coordinate system on the wafer, perform the process of the intermediate process on the semiconductor wafer, inspect the semiconductor wafer that has been subjected to the process of the intermediate process again, and exist on the semiconductor wafer. Detect a defect, identify the defect that occurred in the predetermined process by comparing the position of the detected defect in the coordinate system on the semiconductor wafer with the position of the stored defect in the coordinate system on the semiconductor wafer, A method of manufacturing a semiconductor, comprising: estimating a yield of a semiconductor wafer in the manufacturing process based on the information on the specified defect.
【請求項14】前記製造工程における半導体ウェハの歩
留まりが、前記半導体ウェハの電気的不良率であること
を特徴とする請求項13記載の半導体の製造方法。
14. The method of manufacturing a semiconductor according to claim 13, wherein the yield of the semiconductor wafer in the manufacturing process is an electrical failure rate of the semiconductor wafer.
【請求項15】半導体LSIの製造工程における途中の工
程を経た半導体ウェハを欠陥検出手段を用いて検査して
該半導体ウェハ上に存在する欠陥を検出し、該検出した
欠陥の前記半導体ウェハ上の座標系の位置を記憶し、前
記半導体ウェハを電気特性検査手段を用いて検査して電
気的特性の欠陥を検出し、該検出した電気的特性の欠陥
の前記半導体ウェハ上の座標系の位置と前記記憶した欠
陥の前記半導体ウェハ上の座標系の位置とを比較し、該
比較した結果に基いて前記途中の工程を制御して半導体
ウェハの処理を行うことを特徴とする半導体の製造方
法。
15. A semiconductor wafer which has undergone an intermediate step in a semiconductor LSI manufacturing process is inspected by using a defect detecting means to detect a defect present on the semiconductor wafer, and the detected defect is detected on the semiconductor wafer. The position of the coordinate system is stored, the semiconductor wafer is inspected by using an electric characteristic inspection unit to detect a defect in the electric characteristic, and the position of the detected electric characteristic defect in the coordinate system on the semiconductor wafer. A method of manufacturing a semiconductor, comprising: comparing a position of the stored defect with a coordinate system on the semiconductor wafer; and controlling the intermediate process based on the comparison result to process the semiconductor wafer.
JP1126617A 1989-05-22 1989-05-22 Defect inspection method and apparatus, and semiconductor manufacturing method using the same Expired - Fee Related JP3070745B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1126617A JP3070745B2 (en) 1989-05-22 1989-05-22 Defect inspection method and apparatus, and semiconductor manufacturing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1126617A JP3070745B2 (en) 1989-05-22 1989-05-22 Defect inspection method and apparatus, and semiconductor manufacturing method using the same

Publications (2)

Publication Number Publication Date
JPH02306144A JPH02306144A (en) 1990-12-19
JP3070745B2 true JP3070745B2 (en) 2000-07-31

Family

ID=14939639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1126617A Expired - Fee Related JP3070745B2 (en) 1989-05-22 1989-05-22 Defect inspection method and apparatus, and semiconductor manufacturing method using the same

Country Status (1)

Country Link
JP (1) JP3070745B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002168793A (en) * 2000-11-30 2002-06-14 Fuji Photo Film Co Ltd Surface defect inspection device and surface defect inspection method
JP2008014700A (en) * 2006-07-04 2008-01-24 Olympus Corp Workpiece inspection method and workpiece inspection device
JP5010881B2 (en) * 2006-09-11 2012-08-29 株式会社日立ハイテクノロジーズ Inspection apparatus and inspection method
KR100863140B1 (en) * 2007-04-25 2008-10-14 에스엔유 프리시젼 주식회사 Detecting materials on wafer and repair system and method thereof
JP6519804B2 (en) * 2016-04-01 2019-05-29 住友金属鉱山株式会社 Method of analyzing the abnormal part of the surface of the laminate

Also Published As

Publication number Publication date
JPH02306144A (en) 1990-12-19

Similar Documents

Publication Publication Date Title
US9201022B2 (en) Extraction of systematic defects
KR101324419B1 (en) Methods and systems for determining a characteristic of a wafer
US7711514B2 (en) Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
KR100775437B1 (en) Pattern inspection device and method
US6952492B2 (en) Method and apparatus for inspecting a semiconductor device
US7054480B2 (en) System and method for process variation monitor
US8755045B2 (en) Detecting method for forming semiconductor device
WO2011068056A1 (en) Method for defect inspection and apparatus for defect inspection
JP3660763B2 (en) Inspection pattern inspection method, manufacturing process diagnosis method, and semiconductor substrate manufacturing method
JP2001159616A (en) Method and apparatus for inspecting pattern
KR20120125273A (en) Inspection guided overlay metrology
JP3721147B2 (en) Pattern inspection device
US20120262723A1 (en) Surface inspection tool and surface inspection method
TW201712774A (en) Method and system for diagnosing a semiconductor wafer
US8050490B2 (en) Method for inspecting overlay shift defect during semiconductor manufacturing and apparatus thereof
JP4529365B2 (en) Substrate inspection system and substrate inspection method
JP3070745B2 (en) Defect inspection method and apparatus, and semiconductor manufacturing method using the same
US7243331B2 (en) Method and system for controlling the quality of a reticle
TWI807171B (en) Reference image generation for semiconductor applications
JP2006227026A (en) Pattern test method and device
US20070019859A1 (en) Method for measuring registration
JP2004012365A (en) Substrate inspection system and substrate inspection method
JP4745380B2 (en) Review SEM
US8923601B2 (en) Method for inspecting overlay shift defect during semiconductor manufacturing and apparatus thereof
JPH09211840A (en) Inspection method and inspection device for reticle as well as inspection method and inspection device for pattern

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees