JP3070640B2 - Device simulation method and device simulator - Google Patents

Device simulation method and device simulator

Info

Publication number
JP3070640B2
JP3070640B2 JP23388492A JP23388492A JP3070640B2 JP 3070640 B2 JP3070640 B2 JP 3070640B2 JP 23388492 A JP23388492 A JP 23388492A JP 23388492 A JP23388492 A JP 23388492A JP 3070640 B2 JP3070640 B2 JP 3070640B2
Authority
JP
Japan
Prior art keywords
fermi level
equation
area
level setting
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23388492A
Other languages
Japanese (ja)
Other versions
JPH0683802A (en
Inventor
豊 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23388492A priority Critical patent/JP3070640B2/en
Publication of JPH0683802A publication Critical patent/JPH0683802A/en
Application granted granted Critical
Publication of JP3070640B2 publication Critical patent/JP3070640B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体の動作を解析す
るデバイスシミュレータに関し、特に3次元のデバイス
構造を2次元的に解析するデバイスシミュレーション方
法及びデバイスシミュレータに関する。
The present invention relates to relates to a device simulator for analyzing the semiconductor operation, device simulation how to analyze particular a three-dimensional device structure two-dimensionally
Method and device simulator.

【0002】[0002]

【従来の技術】檀良による文献“プロセス・デバイスシ
ミュレーション技術”(産業図書)のP.4〜P.9に
あるように、通常のデバイスシミュレータでは、電極に
初期値を与え、電極以外の全領域についてポアソン方程
式、電子の電流連続式、正孔の電流連続式を解く方法を
用いる。
2. Description of the Related Art P.S. 4-P. As shown in FIG. 9, in a general device simulator, a method is used in which an initial value is given to an electrode and a Poisson equation, an electron current continuous equation, and a hole current continuous equation are solved for all regions other than the electrode.

【0003】また、過渡的なデバイスの応答特性を計算
するデバイスシミュレータでは、檀良による文献“プロ
セス・デバイスシミュレーション技術”(産業図書)の
P.124〜125にあるように、解析時刻を変化さ
せ、ポアソン方程式あるいは電流保存の式、電子の電流
連続式、正孔の電流連続式を解く方法を用いる。
A device simulator for calculating response characteristics of a transient device is disclosed in P.T. As indicated by reference numerals 124 to 125, a method of changing the analysis time and solving the Poisson equation or the current conservation equation, the electron current continuation equation, and the hole current continuation equation is used.

【0004】次に、3次元的な構造である電荷転送デバ
イス( CCD:Charge Coupled Device)を、2次元のデ
バイスシミュレータを用いて解析するときの従来の解析
手法について述べる。
Next, a conventional analysis method for analyzing a charge transfer device (CCD: Charge Coupled Device) having a three-dimensional structure using a two-dimensional device simulator will be described.

【0005】図2に示すように、CCDは、フォトダイ
オード部1に入射した光によって発生したキャリアが、
転送ゲート2に印加した電位によって、垂直CCD部3
に転送される。垂直CCD部3に転送されたキャリア
は、CCDの奥行き方向(図2の紙面に垂直な方向)に
印加された電位差によって、CCDの奥行き方向へ転送
される。
[0005] As shown in FIG. 2, in the CCD, carriers generated by light incident on the photodiode unit 1 are:
Depending on the potential applied to the transfer gate 2, the vertical CCD unit 3
Is forwarded to The carrier transferred to the vertical CCD unit 3 is transferred in the depth direction of the CCD by the potential difference applied in the depth direction of the CCD (the direction perpendicular to the paper surface of FIG. 2).

【0006】従来の手法では、転送ゲート2下の電位分
布を解析するときに、川添らの文献“CCDイメージセ
ンサ開発のための2次元デバイスシミュレータの適用”
(1990年春季第37回応用物理学会関係連合講演会
講演予稿集第0文冊、P.1208),北村らの文献“フレー
ムトランスファー(FT)方式CCDの感度シミュレー
ション”(1990年春季第37回応用物理学会関係連
合講演会講演予稿集第2文冊、P.629 )にあるように、
垂直CCD部に仮想電極を設けて、その仮想電極を含ん
だ領域が十分空乏化するまで仮想電極に電圧を印加し、
シミュレーションを行い、その後仮想電極を取り外して
からもう一度シミュレーションを行うという方法で、半
導体内部の物理量分布を調べていた。
In the conventional method, when analyzing the potential distribution under the transfer gate 2, Kawazoe et al.'S document "Application of a two-dimensional device simulator for developing a CCD image sensor".
(Spring 1990, The 37th Annual Meeting of the Japan Society of Applied Physics, Proceedings of the Related Lectures, Vol. 0, P.1208), Kitamura et al., "Simulation of sensitivity of frame transfer (FT) CCDs" As described in the second volume of the proceedings of the JSAP Conference, p.629)
A virtual electrode is provided in the vertical CCD section, and a voltage is applied to the virtual electrode until a region including the virtual electrode is sufficiently depleted,
The physical quantity distribution inside the semiconductor was examined by performing a simulation, then removing the virtual electrode and performing the simulation again.

【0007】また、秋山のデバイスシミュレーション方
法(特願平3−36924号)ではフェルミレベル固定
領域を解析領域内に設け、そのフェルミレベル固定領域
内でフェルミレベルを用いてCCD垂直方向の電位変化
をフェルミレベルを用いて表す方法であった。
In the device simulation method of Akiyama (Japanese Patent Application No. 3-36924), a Fermi level fixed region is provided in an analysis region, and a potential change in a CCD vertical direction is detected using the Fermi level in the Fermi level fixed region. It was a method of expressing using Fermi level.

【0008】[0008]

【発明が解決しようとする課題】しかしながら上述した
従来の川添、北村らの2次元デバイスシミュレーション
方法は、内部の物理量を調べるために、垂直CCD部へ
のキャリア転送部として仮想的に設けた電極を取り外し
てシミュレーションを行うため、フォトダイオードから
垂直CCD部に転送されたキャリアを吸収する場所が無
いため、電流を流すことができず、フォトダイオードで
発生したキャリアが垂直CCDに転送されている様子を
解析することが出来ないという問題点があった。
However, the conventional two-dimensional device simulation method of Kawazoe and Kitamura et al. Described above uses an electrode virtually provided as a carrier transfer section to a vertical CCD section in order to check the internal physical quantity. Since the simulation was carried out with the sensor removed, there was no place to absorb the carrier transferred from the photodiode to the vertical CCD section, so current could not flow, and the carrier generated by the photodiode was transferred to the vertical CCD. There was a problem that analysis was not possible.

【0009】また、秋山の2次元デバイスシミュレーシ
ョン方法でもフェルミ固定領域のフェルミレベルを時間
的に変化できないので、キャリアの転送効率がどのくら
いか等のデバイス内部の過渡応答を調べることができな
かった。
Further, even in the two-dimensional device simulation method of Akiyama, since the Fermi level of the Fermi fixed region cannot be changed with time, a transient response inside the device such as how much carrier transfer efficiency cannot be examined.

【0010】そこで、本発明の技術的課題は、上記欠点
に鑑み、半導体素子内におけるキャリアの転送状態を正
確にシミュレートするデバイスシミュレーション方法及
デバイスシミュレータを提供することである。
In view of the above drawbacks, the technical problem of the present invention is to provide a device simulation method and a device simulation method for accurately simulating a carrier transfer state in a semiconductor device.
And device simulators.

【0011】[0011]

【課題を解決するための手段】本発明によれば、電極に
所定の電位を設定するステップと、時刻を進めるステッ
プと、所定の領域に所定のフェルミレベルを設定するス
テップと、電流保存の式を解くステップと、フェルミレ
ベル設定領域以外の全領域について電子の電流連続式を
解くステップと、前記フェルミレベル設定領域ではボル
ツマン分布から電子濃度を求めるステップと、フェルミ
レベル設定領域以外の全領域について正孔の電流連続式
を解くステップと、フェルミレベル設定領域ではボルツ
マン分布から正孔濃度を求めるステップと、これらの解
収束するかどうかを判断するステップと、前記時刻が
解析終了時刻に達したかどうかを判断するステップとを
実行することを特徴とするデバイスシミュレーション方
が得られる。
According to the present invention, a step of setting a predetermined potential to an electrode, a step of advancing a time, a step of setting a predetermined Fermi level in a predetermined area, and a formula of current conservation are provided. , Solving the electron current continuity equation for all regions other than the Fermi level setting region, obtaining the electron concentration from the Boltzmann distribution in the Fermi level setting region, Solving the hole current continuity equation, obtaining the hole concentration from the Boltzmann distribution in the Fermi level setting region, determining whether these solutions converge, and determining whether the time has reached the analysis end time. The steps to determine whether
Device simulation side, characterized in that to perform
The law is obtained.

【0012】また、本発明によれば、光の入射を受けキ
ャリアを発生させるフォトダイオード部と、前記キャリ
アを転送する転送ゲート部と、この転送方向とは異なる
奥行き方向へ転送する垂直CCD部とを有し、前記キャ
リアのシンク領域である前記垂直CCD部に、フェルミ
レベル設定手段を設け、このフェルミレベルを時間的に
変化させて、このフェルミレベル設定領域では、電流保
存の式と前記キャリアのボルツマン分布の式との解に基
づいてキャリア濃度を求めることを特徴とするデバイス
シミュレータが得られる。
Further, according to the present invention, there is provided a photodiode unit for generating carriers by receiving light, a transfer gate unit for transferring the carriers, and a vertical CCD unit for transferring the carriers in a depth direction different from the transfer direction. Fermi level setting means is provided in the vertical CCD section which is a sink area of the carrier, and the Fermi level is temporally changed. In the Fermi level setting area, a current storage formula and a carrier A device simulator characterized in that the carrier concentration is obtained based on the solution to the Boltzmann distribution equation is obtained.

【0013】具体的には、本発明のフェルミレベル設定
機能付きデバイスシミュレーション方法は、半導体基本
方程式を差分法等の数値解析を用いて解き、半導体デバ
イスを2次元的に解析する
[0013] Specifically, the Fermi level setting function device simulation method of the present invention, solves the semiconductor basic equations using numerical analysis of difference method or the like, to analyze the semiconductor device in two dimensions.

【0014】[0014]

【作用】上述した従来の2次元デバイスシミュレーショ
ン方法に対し、本発明は、フェルミレベルを時間的に変
化させることができるため、フォトダイオードから垂直
CCDにキャリアが転送される様子を正確に解析するこ
とができる。
In contrast to the above-described conventional two-dimensional device simulation method, the present invention can accurately change the transfer of carriers from a photodiode to a vertical CCD because the Fermi level can be changed with time. Can be.

【0015】[0015]

【実施例】次に、本発明の実施例について、図面を参照
して説明する。図1は、第1の実施例であるフェルミレ
ベル設定機能付きデバイスシミュレータのフローチャー
トを示したものである。図1の処理手順について説明す
る。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a flowchart of a device simulator with a Fermi level setting function according to the first embodiment. The processing procedure of FIG. 1 will be described.

【0016】手段1によって電極に任意の電位を設定
し、手段2によって時刻を進める。手段3によって任意
の領域に任意のフェルミレベルを設定し、手段4によっ
て電流保存の式を解く。判定手段D1では領域がフェル
ミレベル設定領域であるかどうかを判定し、フェルミレ
ベル設定領域で無ければ、手段5によってフェルミレベ
ル設定領域以外の全領域について電子の電流連続式を解
く。一方、フェルミレベル設定領域であれば、手段6に
よってボルツマン分布から電子濃度を求める。
An arbitrary potential is set to the electrode by means 1 and the time is advanced by means 2. Means 3 sets an arbitrary Fermi level in an arbitrary area, and means 4 solves a current conservation equation. The determining means D1 determines whether or not the area is the Fermi level setting area. If the area is not the Fermi level setting area, the means 5 solves the electron current continuity equation for all areas other than the Fermi level setting area. On the other hand, in the Fermi level setting region, the electron concentration is obtained from the Boltzmann distribution by the means 6.

【0017】次に、判定手段D2でも領域がフェルミレ
ベル設定領域であるかどうかを判定し、フェルミレベル
設定領域で無ければ、手段7によってフェルミレベル設
定領域以外の全領域について正孔の電流連続式を解く。
一方、フェルミレベル設定領域であれば、手段8によっ
てフェルミレベル設定領域におけるボルツマン分布から
正孔濃度を求める。続いて、手段9により求めた解が正
しい値、言い換えれば収束するかどうかを判断し、正し
ければ手段10に移行し、正しくない場合は手段4まで
戻り、解が正しくなるまで繰り返す。そして、手段10
によって時刻が解析終了時刻まで進んだかどうかを判断
し、解析終了時刻まで進んでいない場合は、手段2に戻
り時刻を進める。
Next, the judging means D2 also judges whether or not the area is the Fermi level setting area. If the area is not the Fermi level setting area, the means 7 determines whether the area is the Fermi level setting area. Solve.
On the other hand, in the case of the Fermi level setting area, the hole concentration is obtained by the means 8 from the Boltzmann distribution in the Fermi level setting area. Subsequently, it is determined whether or not the solution obtained by the means 9 is a correct value , in other words, whether or not the solution converges. If the solution is correct , the procedure shifts to the means 10; And means 10
It is determined whether the time has advanced to the analysis end time, and if the time has not advanced to the analysis end time, the process returns to the means 2 to advance the time.

【0018】図3は本発明の第2の実施例の処理手段を
示したものである。図1の方法は、電流保存の式、電子
の電流連続式、正孔の電流連続式をそれぞれ別々に解く
デカップル法を用いている。図3で示す第2の実施例で
は、ポアソン方程式、電子の電流連続式、正孔の電流連
続式を一括して解くカップル法に、フェルミレベル設定
機能を取り入れたものである。
FIG. 3 shows processing means according to a second embodiment of the present invention. The method of FIG. 1 uses a decoupling method that separately solves the current conservation equation, the electron current continuation equation, and the hole current continuation equation. In the second embodiment shown in FIG. 3, the Fermi level setting function is incorporated in the couple method for solving the Poisson equation, the electron current continuity equation, and the hole current continuity equation collectively.

【0019】図3の処理手順について説明する。手段3
1によって電極に任意の電位を設定し、手段32によっ
て時刻を進める。手段33によって、所定の領域に任意
のフェルミレベルを設定する。判定手段D31では領域
がフェルミレベル設定領域であるかどうかを判定し、フ
ェルミレベル設定領域で無ければ、手段34によりフェ
ルミレベル設定領域外の領域についてポアソン方程式、
電子の電流連続式、正孔の電流連続式を解く。一方、フ
ェルミレベル設定領域であれば、手段35によって、フ
ェルミレベル設定領域では、ポアソン方程式と、キャリ
ア濃度と電位の関係をボルツマン分布で表した式を解
く。
The processing procedure of FIG. 3 will be described. Means 3
1 sets an arbitrary potential on the electrode, and means 32 advances the time. By means 33, an arbitrary Fermi level is set in a predetermined area. The determining means D31 determines whether or not the area is a Fermi level setting area. If the area is not a Fermi level setting area, the means 34 determines a Poisson equation for an area outside the Fermi level setting area,
Solve the continuous current formula for electrons and the continuous current formula for holes. On the other hand, in the case of the Fermi level setting area, the means 35 solves the Poisson equation and the equation expressing the relationship between the carrier concentration and the potential by a Boltzmann distribution in the Fermi level setting area.

【0020】次に、手段36によって求めた解が正しい
、すなわち収束するかどうかを判断し、正しければ手
段37に移行し、正しくない場合は判定手段D31まで
戻り、解が正しくなるまで繰り返す。そして、手段37
によって時刻が解析終了時刻まで進んだかどうかを判断
し、解析終了時刻まで進んでいない場合は、手段2に戻
り時刻を進める。
Next, it is determined whether or not the solution obtained by the means 36 is a correct value , that is, whether or not the solution converges. If the solution is correct , the procedure shifts to the means 37. And means 37
It is determined whether the time has advanced to the analysis end time, and if the time has not advanced to the analysis end time, the process returns to the means 2 to advance the time.

【0021】ここで、第3の実施例として、第1の実施
例で、手段2の時刻を進めるタイミングを手段3のフェ
ルミレベル設定後、あるいは電極に任意の電位を設定す
る手段1の前に移すこともできる。手段2を手段3の後
に持ってきた場合は、フェルミレベルをある値に固定し
てからのデバイス内部の過渡応答を解析することができ
る。手段2を手段1の前に持ってきた場合は、それぞれ
の時刻において電極上の電位とフェルミレベル固定領域
のフェルミレベルを同時に変化させた時の過渡応答を解
析することができる。
Here, as a third embodiment, in the first embodiment, the timing at which the time of the means 2 is advanced is set after the Fermi level of the means 3 is set or before the means 1 for setting an arbitrary potential to the electrode. You can also move it. When the means 2 is brought after the means 3, it is possible to analyze the transient response inside the device after fixing the Fermi level to a certain value. When the means 2 is brought before the means 1, it is possible to analyze the transient response when the potential on the electrode and the Fermi level in the Fermi level fixed region are simultaneously changed at each time.

【0022】次に、第4の実施例として、第1の実施例
で、電極に任意の電位を設定する手段1と、フェルミレ
ベルを設定する手段3を置き換えることができる。手段
1と手段3を置き換えた場合、フェルミレベル固定領域
のフェルミレベルを設定後、それぞれの時刻において電
極上の電位を変化させたときのデバイス内部の過渡応答
を解析することができる。
Next, as a fourth embodiment, in the first embodiment, the means 1 for setting an arbitrary potential to the electrode and the means 3 for setting the Fermi level can be replaced. When the means 1 and the means 3 are replaced, after setting the Fermi level in the Fermi level fixed region, the transient response inside the device when the potential on the electrode is changed at each time can be analyzed.

【0023】[0023]

【発明の効果】以上説明したように本発明は、CCDの
ような3次元的な構造を2次元のデバイスシミュレータ
を使って解析する時に、フェルミレベルを設定し解析を
行っているため、フォトダイオードから垂直CCDにキ
ャリアが転送される様子を正確に解析することができ
る。
As described above, according to the present invention, when a three-dimensional structure such as a CCD is analyzed using a two-dimensional device simulator, the Fermi level is set and the analysis is performed. It is possible to accurately analyze how carriers are transferred from the CCD to the vertical CCD.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の処理手順を示したフロ
ーチャート。
FIG. 1 is a flowchart showing a processing procedure according to a first embodiment of the present invention.

【図2】CCDの概略断面図。FIG. 2 is a schematic sectional view of a CCD.

【図3】本発明の第2の実施例の処理手順を示したフロ
ーチャート。
FIG. 3 is a flowchart illustrating a processing procedure according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 フォトダイオード部 2 転送ゲート 3 垂直CCD部 1 photodiode section 2 transfer gate 3 vertical CCD section

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電極に所定の電位を設定するステップ
と、 時刻を進めるステップと、 所定の領域に所定のフェルミレベルを設定するステップ
と、 電流保存の式を解くステップと、 フェルミレベル設定領域以外の全領域について電子の電
流連続式を解くステップと、 前記フェルミレベル設定領域ではボルツマン分布から電
子濃度を求めるステップと、 フェルミレベル設定領域以外の全領域について正孔の電
流連続式を解くステップと、 フェルミレベル設定領域ではボルツマン分布から正孔濃
度を求めるステップと、 これらの求めた解が収束するかどうかを判断するステッ
プと、 前記時刻が解析終了時刻に達したかどうかを判断するス
テップとを実行することを特徴とするデバイスシミュレ
ーション方法
1. A step of setting a predetermined potential on an electrode, a step of advancing time, a step of setting a predetermined Fermi level in a predetermined area, a step of solving a current conservation equation, and a step other than a Fermi level setting area. Solving the electron current continuity equation for the entire region of; and obtaining the electron concentration from the Boltzmann distribution in the Fermi level setting area; and solving the hole current continuity equation for the entire area other than the Fermi level setting area. In the Fermi level setting area, a step of obtaining a hole concentration from the Boltzmann distribution, a step of determining whether or not the obtained solutions converge, and a step of determining whether the time has reached the analysis end time are executed. Device simulation
Solution method .
【請求項2】 光の入射を受けキャリアを発生させるフ
ォトダイオード部と、前記キャリアを転送する転送ゲー
ト部と、この転送方向とは異なる奥行き方向へ転送する
垂直CCD部とを有し、前記キャリアのシンク領域であ
る前記垂直CCD部に、フェルミレベル設定手段を設
け、このフェルミレベルを時間的に変化させて、このフ
ェルミレベル設定領域では、電流保存の式と前記キャリ
アのボルツマン分布の式との解に基づいてキャリア濃度
を求めることを特徴とするデバイスシミュレータ。
And a photodiode section for generating carriers by receiving light, a transfer gate section for transferring the carriers, and a vertical CCD section for transferring the carriers in a depth direction different from the transfer direction. sink area der of
The vertical CCD section is provided with a Fermi level setting means, and the Fermi level is changed with time. In this Fermi level setting region, the Fermi level is set based on the solution of the current conservation equation and the Boltzmann distribution equation of the carrier. A device simulator for determining a carrier concentration.
【請求項3】 電極に所定の電位を設定するステップ
と、 時刻を進めるステップと、 所定の領域に所定のフェルミレベルを設定するステップ
と、 フェルミレベル設定領域以外の全領域についてポアソン
方程式、電子の電流連 続式、正孔の電流連続式を一括し
て解くステップと、 前記フェルミレベル設定領域ではポアソン方程式、電子
のボルツマン分布の式、正孔のボルツマン分布の式を一
括して解くステップと、 これらの求めた解が収束するかどうかを判断するステッ
プと、 前記時刻が解析終了時刻に達したかどうかを判断するス
テップとを実行することを特徴とするデバイスシミュレ
ーション方法。
3. A step of setting a predetermined potential on an electrode.
Advancing the time, and setting a predetermined Fermi level in a predetermined area
And Poisson for all areas except the Fermi level setting area
Equations, the electron current continuous equations, the hole current continuous batch
And solving in the Fermi level setting region, Poisson equation, electron
The Boltzmann distribution equation for holes and the Boltzmann distribution equation for holes
And a step to determine whether these solutions converge.
And a step for determining whether the time has reached the analysis end time.
Device simulator for performing step and step
Solution method.
JP23388492A 1992-09-01 1992-09-01 Device simulation method and device simulator Expired - Fee Related JP3070640B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23388492A JP3070640B2 (en) 1992-09-01 1992-09-01 Device simulation method and device simulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23388492A JP3070640B2 (en) 1992-09-01 1992-09-01 Device simulation method and device simulator

Publications (2)

Publication Number Publication Date
JPH0683802A JPH0683802A (en) 1994-03-25
JP3070640B2 true JP3070640B2 (en) 2000-07-31

Family

ID=16962073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23388492A Expired - Fee Related JP3070640B2 (en) 1992-09-01 1992-09-01 Device simulation method and device simulator

Country Status (1)

Country Link
JP (1) JP3070640B2 (en)

Also Published As

Publication number Publication date
JPH0683802A (en) 1994-03-25

Similar Documents

Publication Publication Date Title
Deptuch et al. Simulation and measurements of charge collection in monolithic active pixel sensors
Phang et al. Carrier de-smearing of photoluminescence images on silicon wafers using the continuity equation
Bonilla et al. On the c-Si/SiO2 interface recombination parameters from photo-conductance decay measurements
Mutoh Simulation for 3-D optical and electrical analysis of CCD
CN104272723A (en) Photoarray, particularly for combining sampled brightness sensing with asynchronous detection of time-dependent image data
JP2800437B2 (en) Device simulation method
JP3070640B2 (en) Device simulation method and device simulator
Gupta et al. Compact current source models for timing analysis under temperature and body bias variations
Dunlap et al. Modeling nonlinear dark current behavior in CCDs
Kotov et al. CCD base line subtraction algorithms
Villania et al. Analysis and simulation of charge collection in Monolithic Active Pixel Sensors (MAPS)
JP2800722B2 (en) Terminal current calculation error evaluation method in semiconductor simulation
Allan et al. Sampling-based yield prediction for ULSI
JP2003197494A (en) Method for device simulation and apparatus for device simulation
Pace et al. An efficient method for modeling parasitic light sensitivity in global shutter CMOS image sensors
Colalongo et al. Modeling of light-addressable potentiometric sensors
Chen et al. Extended one-dimensional analysis to effectively derive quantum efficiency of various CMOS photodiodes
TWI602435B (en) Image sensor and image sensing method
Feng Méthode de simulation rapide de capteur d'image CMOS prenant en compte les paramètres d'extensibilité et de variabilité
Tachikawa et al. Device design with automatic simulation system for basic CCD characteristics
Bisogni et al. Simulated and experimental spectroscopic performance of GaAs X-ray pixel detectors
Luhta et al. Back-illuminated photodiodes for multislice CT: an estimation of temporal and spatial properties by carrier diffusion modeling
Weatherill et al. Modelling charge storage near full well in CCDs
Eskin Semiconductor gamma-ray detectors for nuclear medicine
Pinaroli et al. Modeling charge collection in x-ray imagers

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000426

LAPS Cancellation because of no payment of annual fees